[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN116326225A - 布线基板以及布线基板的制造方法 - Google Patents

布线基板以及布线基板的制造方法 Download PDF

Info

Publication number
CN116326225A
CN116326225A CN202180069877.4A CN202180069877A CN116326225A CN 116326225 A CN116326225 A CN 116326225A CN 202180069877 A CN202180069877 A CN 202180069877A CN 116326225 A CN116326225 A CN 116326225A
Authority
CN
China
Prior art keywords
layer
wiring
insulating film
inorganic insulating
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180069877.4A
Other languages
English (en)
Inventor
田村毅志
土田彻勇起
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Publication of CN116326225A publication Critical patent/CN116326225A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0753—Insulation
    • H05K2201/0769—Anti metal-migration, e.g. avoiding tin whisker growth
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/1338—Chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

为了提供能够抑制布线间的迁移的布线基板及其制造方法，在具备形成有第1布线层的第1布线基板、和形成有比所述第1布线层更微细的第2布线层的第2布线基板的布线基板的制造方法中，通过执行以下工序来形成第2布线基板：形成具备布线图案和开口部的第1绝缘树脂层的工序；在所述第1绝缘树脂层上形成第1无机绝缘膜的工序；在所述无机绝缘膜上形成与所述布线图案和所述开口部对应的第1导体层的工序；以及在所述第1导体层上形成第2无机绝缘膜的工序。

Description

布线基板以及布线基板的制造方法
技术领域
本发明涉及布线基板以及布线基板的制造方法。
背景技术
近年来，随着半导体装置的高速化、高集成化的发展，对于搭载半导体元件的FC-BGA(Flip Chip-Ball Grid Array：倒装芯片球栅阵列)用布线基板，也要求与半导体元件连接的连接端子的窄间距化、基板内的布线的微细化。另一方面，FC-BGA用布线基板与母板的连接要求使用具有与以往几乎相同的间距的连接端子进行连接。
为了应对与这样的半导体元件连接的连接端子的窄间距化、伴随而来的FC-BGA用布线基板内的布线的微细化，采用在FC-BGA用布线基板与半导体元件之间设置被称为中介层(interposer)的包含微细布线的多层布线基板的技术。
一种是使用半导体电路的制造技术在硅晶圆上形成中介层的硅中介层技术。
另外，还开发了不在硅晶圆上形成中介层而是在FC-BGA用布线基板上直接制作中介层的方法。这是利用CMP(Chemical Mechanical Polishing，化学机械研磨)等将FC-BGA用布线基板的表面平坦化，以在FC-BGA用布线基板上直接形成作为中介层的多层布线基板的方式。关于这一方式，公开在专利文献1中。
此外，还有以下方式：通过在玻璃基板等支持体上形成中介层(多层布线基板)，将其搭载在FC-BGA基板上，然后剥离支持体，从而在FC-BGA用布线基板上形成窄间距的多层布线基板。关于这一方式，公开在专利文献2中。
现有技术文献
专利文献
专利文献1：日本特开2014-225671号公报
专利文献2：国际公开第2018/047861号
发明内容
本发明所要解决的课题
由于硅制中介层是通过利用硅晶圆并使用半导体制造中的前工序用的设备而制作的，因此适合于形成微细的布线层。但是，硅晶圆的形状、尺寸有限，由1张晶圆所能制作的中介层的数量少，制造设备也昂贵，因此中介层也变得昂贵。另外，由于硅晶圆是半导体，所以也存在传输特性劣化的问题。
另外，在进行FC-BGA用布线基板的表面平坦化并在其上形成作为中介层的多层布线层的方式中，硅制中介层中出现的传输特性的劣化小，但是存在以下课题：FC-BGA用布线基板自身的制造成品率的问题；以及由于在FC-BGA用布线基板上形成微细布线的难度高，因此整体上制造成品率低。此外，还存在因FC-BGA用布线基板的翘曲、应变而导致的半导体元件的安装的课题。
此外，在玻璃基板等支持体上形成多层布线基板并将其载置在FC-BGA用布线基板上之后剥离支持体的方式中，在支持体上形成微细布线层时，多使用半加成法。这里，由于布线层与微细布线层中使用的感光性树脂层相邻形成，因此存在以下问题：在高温高湿环境试验等中，作为布线层材料的铜扩散到感光性树脂层中，导致附近的布线间导通而发生所谓的迁移(也称为电迁移)。
本发明是鉴于上述问题而完成的，目的在于提供能够抑制布线间的迁移的布线基板及其制造方法。
用于解决课题的手段
为了解决上述课题，代表性的本发明的一种布线基板具备：形成有第1布线层的第1布线基板、和形成有比所述第1布线层更微细的第2布线层的第2布线基板，在所述第2布线基板的一个面上接合所述第1布线基板、在另一个面上可安装半导体元件，
在所述第2布线基板的所述第2布线层与绝缘树脂层之间形成无机绝缘膜。
另外，代表性的本发明的一种布线基板的制造方法是具备形成有第1布线层的第1布线基板、和形成有2层以上的比所述第1布线层更微细的第2布线层的第2布线基板，在所述第2布线基板的一个面上接合所述第1布线基板、在另一个面上可安装半导体元件的布线基板的制造方法，
制造所述第2布线基板的工序具有：
形成具备与所述第2布线层对应的布线图案和开口部的第1绝缘树脂层的工序；
在所述第1绝缘树脂层上形成第1无机绝缘膜的工序；
在所述第1无机绝缘膜上形成与所述布线图案和所述开口部对应的第1导体层的工序；以及
在所述第1导体层上形成第2无机绝缘膜的工序。
发明的效果
根据本发明，可以提供能够抑制布线间的迁移的布线基板及其制造方法。
除了上述以外的课题、构成及效果通过以下实施方式的说明来明确。
附图说明
[图1]图1为使用了在安装有半导体元件的状态下示出的布线基板的半导体装置的剖面图。
[图2]图2为示出在支持体上形成了剥离层、感光性树脂层、种子密合层、种子层以及导体层的状态的剖面图。
[图3]图3为示出通过表面研磨对导体层和种子层进行研磨后的状态的剖面图。
[图4]图4为示出通过表面研磨对种子密合层和感光性树脂层进行研磨而形成与半导体元件接合用电极的状态的剖面图。
[图5]图5为示出形成了无机绝缘膜的状态的剖面图。
[图6]图6为示出形成了通孔部的感光性树脂层的状态的剖面图。
[图7]图7为示出形成了通孔部和布线部的感光性树脂层的状态的剖面图。
[图8]图8为示出在通孔部和布线部形成了无机绝缘膜的状态的剖面图。
[图9]图9为示出除去通孔部的无机绝缘膜后的状态的剖面图。
[图10]图10为示出与上述同样地形成了种子密合层、种子层、导体层的状态的剖面图。
[图11]图11为示出通过表面研磨形成了通孔部和布线部的状态的剖面图。
[图12]图12为示出通过表面研磨对种子密合层和感光性树脂层进行研磨而形成了层间连接导体的状态的剖面图。
[图13]图13为示出形成了无机绝缘膜的状态的剖面图。
[图14]图14为示出通过重复图6～图13而形成了多层布线的状态的剖面图。
[图15]图15为示出形成了感光性树脂层的状态的剖面图。
[图16]图16为示出除去通孔部的无机绝缘膜、与下层同样地形成了种子密合层、种子层、抗蚀剂图案的状态的剖面图。
[图17]图17为示出形成导体层并除去抗蚀剂图案后的状态的剖面图。
[图18]图18为示出蚀刻除去不需要的种子密合层和种子层后的状态的剖面图。
[图19]图19为示出形成了阻焊层、表面处理层的状态的剖面图。
[图20]图20为示出形成焊料接合部、支持体上的布线基板完成后的状态的剖面图。
[图21]图21为示出将FC-BGA基板与支持体上的布线基板接合并且用底部填充层密封后的状态的剖面图。
[图22]图22为示出向剥离层照射激光的状态的剖面图。
[图23]图23为示出除去支持体后的状态的剖面图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。在以下附图的记载中，对相同或类似的部分标注相同或类似的符号。但是，应当注意的是，附图是示意性的，厚度与平面尺寸的关系、各层的厚度的比率等与实际情况不同。因此，具体的厚度和尺寸应该参考以下的说明来判断。另外，在附图相互之间当然也包括彼此的尺寸关系和比率不同的部分。
另外，以下所示的实施方式示例出了用于将本发明的技术思想具体化的装置和方法，关于本发明的技术思想，构成部件的材质、形状、结构、配置等不特定于下述内容。本发明的技术思想可以在权利要求书所记载的权利要求项规定的技术范围内进行各种变更。
需要说明的是，在本公开中，“面”不仅指板状部件的面，而且对于板状部件所包含的层，有时也指与板状部件的面大致平行的层的界面。另外，“上面”、“下面”是指在图示出了板状部件或板状部件所包含的层时的图中的上方或下方所示的面。
另外，“侧面”是指板状部件或板状部件所包含的层的面或层的厚度部分。此外，有时将面的一部分和侧面统称为“端部”。
另外，“上方”是指水平地放置板状部件或层时的垂直上方的方向。此外，对于“上方”和与其相反的“下方”，有时将它们称为“Z轴方向”；对于水平方向，有时称为“X轴方向”、“Y轴方向”。
另外，“平面形状”、“平面视图”是指从上方观察面或层时的形状。此外，“剖面形状”、“剖面视图”是指以特定的方向切断板状部件或层时从水平方向观察时的形状。
此外，“中心部”是指不是面或层的周边部的中心部。并且，“中心方向”是指从面或层的周边部朝向面或层的平面形状的中心的方向。
(布线基板的构成)
本实施方式的布线基板16是通过将第2布线基板(中介层)13与FC-BGA基板(也称为第1布线基板)14接合而成的。首先，如图1所示，对使用本实施方式的布线基板16制造的半导体装置18的整体进行说明。
在图1中，第2布线基板13能够在第1面(上面)与半导体元件17连接，在第2面(下面)与FC-BGA基板14接合，它们成为一体而构成半导体装置18。第2布线基板13的2层以上的布线层(也称为第2布线层)比FC-BGA基板14的布线层(也称为第1布线层)更微细，相邻的布线间隔例如设为0.5～5.0μm。因此，详细情况将在后面叙述，需要实现迁移的抑制。
第2布线基板13经由芯片连接端子19而与半导体元件17连接后，被密封树脂26密封固定。另外，第2布线基板13经由连接端子20和焊料接合部12而与FC-BGA基板14连接后，被密封树脂23密封固定。
如后所述，第2布线基板13经由剥离层2而形成在支持体(载体基板)1的上方，与支持体1一起接合到FC-BGA基板14之后，在剥离层2中剥离除去支持体1。
半导体元件17可以与接合到FC-BGA基板14之后的第2布线基板13接合，也可以与接合到FC-BGA基板14之前的第2布线基板13接合。在以下的实施方式的说明中，对第2布线基板13与FC-BGA基板14接合之后、在布线基板16上接合半导体元件17的方式进行说明。
(布线基板的制造方法)
使用图2～图23，对本实施方式涉及的使用了支持体的布线基板的制造工序的一个例子进行说明。
(1)在支持体上形成剥离层
首先，参照图2，在支持体1的一个面上形成用于在后续工序中剥离支持体1所需的剥离层2。
剥离层2例如可以由吸收UV光等光而发热或者发生变质从而可剥离的树脂形成，也可以由通过热而发泡从而可剥离的树脂形成。在使用通过UV光等光(例如激光)而可剥离的树脂的情况下，从与设置有剥离层2的一侧的相反一侧的面向支持体1照射光，可以从支持体1上的第2布线基板13和FC-BGA基板14的接合体上除去支持体1。
剥离层2的材料例如可以选自环氧树脂、聚酰亚胺树脂、聚氨酯树脂、有机硅树脂、聚酯树脂、氧杂环丁烷树脂、马来酰亚胺树脂、以及丙烯酸树脂等有机树脂；或者无定形硅、氮化镓、金属氧化物层等无机层。此外，剥离层2的材料中可以含有光分解促进剂、光吸收剂、敏化剂、填料等添加剂。此外，剥离层2可以由多个层构成，例如，为了保护形成在支持体1上的多层布线层而在剥离层2上进一步设置保护层，或者在剥离层2的下层设置提高与支持体1的密合性的层。进一步，也可以在剥离层2与多层布线层之间设置激光反射层或金属层，其构成不限于本实施方式。
有时也透过支持体1而使光照射到剥离层2上，因此支持体1优选具有透明性，例如可以使用玻璃。玻璃的平坦性优异且刚性高，因此适合在支持体上的布线基板中进行微细图案形成。另外，玻璃的CTE(coefficient of thermal expansion：热膨胀系数)小且难以产生应变，因此在确保图案配置精度和平坦性方面是优异的。
在使用玻璃作为支持体1的情况下，从抑制在制造过程中发生的翘曲的观点来看，期望玻璃的厚度较厚，例如为0.5mm以上、优选设为1.2mm以上的厚度。另外，玻璃的CTE优选为3ppm以上16ppm以下，并且从FC-BGA布线基板14和半导体元件17的CTE的观点来看，更优选设为10ppm左右。
作为玻璃，例如使用石英玻璃、硼硅酸盐玻璃、无碱玻璃、钠玻璃或蓝宝石玻璃等。另一方面，在剥离层2中使用通过热而发泡的树脂等在剥离支持体1时不需要支持体1具有光透过性的情况下，支持体1可以使用应变较少的(例如)金属或陶瓷等。在本实施方式中，使用通过吸收UV光而可剥离的树脂作为剥离层2，并且支持体1使用玻璃。
(2)在剥离层上面形成感光性树脂层
接着，在剥离层2上形成作为绝缘树脂层的感光性树脂层3。在本实施方式中，作为感光性树脂层3，例如通过旋涂感光性的环氧系树脂而形成。感光性的环氧树脂可以在较低的温度下固化、并且形成后的固化收缩较少，因此在之后的微细图案形成方面是优异的。
作为感光性树脂的形成方法，在使用液状的感光性树脂的情况下，可以从狭缝涂布、帘涂布、模涂、喷涂、静电涂布法、喷墨涂布、凹版涂布、丝网印刷、凹版胶印印刷、旋涂、刮涂来选定。在使用膜状的感光性树脂的情况下，可以应用层压、真空层压、真空压制等。
感光性树脂层3例如也可以使用感光性聚酰亚胺树脂、感光性苯并环丁烯树脂、感光性环氧树脂及其改性物作为绝缘树脂。接着，通过光刻在感光性树脂层3上设置大径开口部。也可以对大径开口部进行等离子体处理，以除去显影时的残渣。感光性树脂层3的厚度根据形成于大径开口部的导体层的厚度来设定，在本实施方式中，例如设为8μm。另外，平面视图的大径开口部形状根据半导体元件的接合电极的间距、形状来设定，在本实施方式中，例如形成为φ25μm、间距为55μm。
(3)种子密合层和种子层的形成
接着，在真空中形成种子密合层4和种子层5。种子密合层4是提高种子层5对感光性树脂层3的密合性的层，是防止种子层5的剥离的层。种子层5在布线形成中作为电镀的供电层而发挥作用。
种子密合层4和种子层5例如通过溅射法或蒸镀法等形成，例如可以应用Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、Cu3N4、Cu合金、或将它们多个组合而得的材料。在本实施方式中，考虑到电特性、制造的容易性的观点以及成本方面，通过溅射法在种子密合层4上依次形成钛层、种子层5的铜层。作为电镀的供电层，钛和铜层的总膜厚优选设为1μm以下。在本实施方式中，形成Ti：50nm、Cu：300nm。
(4)导体层的形成
接着，通过电镀形成导体层6。导体层6成为与半导体元件17接合用的电极。可以列举出电镀镍、电镀铜、电镀铬、电镀Pd、电镀金、电镀铑、电镀铱等，但是电镀铜操作简便且价格低廉、电传导性良好，因此优选。从作为与半导体元件17接合用的电极和焊料接合的观点来看，电镀铜的厚度优选为1μm以上，并且从生产性的观点来看，优选为30μm以下。在本实施方式中，在感光性树脂层3的开口部形成Cu：10μm，在感光性树脂层3的上部形成Cu：2μm。
通过以上的工序，可以得到图2所示的构成。进一步，实施以下工序。
(5)导体层的研磨
接着，如图3所示，通过CMP(化学机械研磨)加工等研磨铜层，除去不需要的导体层6和种子层5。由此，可以以使得种子密合层4和导体层6成为表面的方式进行研磨加工。在本实施方式中，通过研磨除去感光性树脂层3的导体层6的Cu：2μm、以及种子层5的Cu：300nm。
(6)种子密合层和感光性树脂层的除去
接着，如图4所示，再次进行CMP加工等研磨，除去不需要的种子密合层4和感光性树脂层3。由于是种子密合层4和感光性树脂层3的异种材料的研磨，因此化学研磨所产生的效果少，利用研磨剂的物理研磨是有效的。但是，为了简化工序，可以参照图3使用与上述研磨同样的方法，另外，为了实现研磨的效率化，可以根据种子密合层4和感光性树脂层3的材料种类来改变研磨方法。然后，进行了研磨后的残留的导体层6成为与半导体元件17接合用的电极。
(7)无机绝缘膜的形成
接着，如图5所示，在导体层6和感光性树脂层3等的上面形成无机绝缘膜7。无机绝缘膜7可以应用氧化硅膜(SiOx)、氮化硅(硅氮化物)膜(SiNx)、SiC、SiOF、SiOC等。无机绝缘膜7的厚度优选为20nm～200nm。在本实施方式中，作为无机绝缘膜7，使用SiNx(厚度50nm)，并且通过可在较低温度下进行致密成膜的等离子体CVD法成膜。
但是，无机绝缘膜7例如可以不是通过等离子体CVD法形成所述氧化硅膜(SiOx)或氮化硅膜(SiNx)等的绝缘膜，只要是无机绝缘膜，则对种类和制法没有限定。
(8)感光性树脂层的形成
接着，如图6所示，通过与上述同样的方法，形成在上面具备小径开口部的感光性树脂层3。感光性树脂层3的厚度根据形成于小径开口部的导体层的厚度来设定，在本实施方式中，例如形成为2μm。另外，从与导体层6连接的观点来设定平面视图的小径开口部形状，在本实施方式中，例如形成φ11μm的开口形状。该小径开口部具备连接多层布线的上下层的通孔部的形状。
另外，如图6所示，通过使无机绝缘膜7介于感光性树脂层3与感光性树脂层3的界面处，与在感光性树脂层3上直接形成感光性树脂层3的情况相比，密合性提高。进一步，通过使无机绝缘膜7介于感光性树脂层3与导体层6之间，与导体层6直接与感光性树脂层3接触的情况相比，密合性提高。
进一步，如图7所示，在其上，通过与上述同样的方法，形成具备与下层的小径开口部重叠的大径开口部和在上面的布线图案的感光性树脂层3。感光性树脂层3的厚度根据形成于大径开口部的导体层的厚度来设定，在本实施方式中，例如形成2μm。另外，关于平面视图的大径开口部形状，从层叠体的连接性的观点来设定，形成为包围下层的小径开口部的外侧。在本实施方式中，大径开口部形状例如为φ25μm。该大径开口部成为多层布线的布线部，另外当为多层化时，成为通孔的受焊部、即焊盘部(land)。在本实施方式中，用于连接层间的通孔部与焊盘部一起一体地形成。如图所示，构成感光性树脂层3的布线图案的布线部具有下底比上底小的等腰梯形形状。
(9)无机绝缘膜的形成
接着，如图8所示，在感光性树脂层3上以及感光性树脂层3的开口部内形成无机绝缘膜7′。与无机绝缘膜7同样地，无机绝缘膜7′也可以应用氧化硅膜(SiOx)、氮化硅膜(SiNx)、SiC、SiOF、SiOC等。无机绝缘膜7′的厚度优选为20nm～200nm。在本实施方式中，作为无机绝缘膜7’，使用SiNx(厚度50nm)，并且通过可在较低温度下进行致密成膜的等离子体CVD法成膜。
(10)无机绝缘膜的开口的形成
接着，如图9所示，例如，在真空中通过干式蚀刻法除去覆盖感光性树脂层3的小径开口部内的导体层6的无机绝缘膜7’。即，通过以使感光性树脂层3的小径开口部的底部开放的方式在无机绝缘膜7’上形成开口，从而在后述的工序中由形成于开口部内侧的导体层6构成通孔部。
(11)种子密合层和种子层的形成
接着，通过与上述同样的方法，在真空中形成种子密合层4和种子层5，进一步通过与图2同样的方法利用电镀形成导体层6。在本实施方式中，形成为：种子密合层4为Ti：50nm，种子层5为Cu：300nm，导体层6为Cu：6μm。该状态如图10所示，由于种子层5和导体层6是相同的材料，因此在图中省略种子层5。导体层6成为通孔部和布线部。
(12)导体层和种子层的除去
如图11所示，通过CMP(化学机械研磨)加工等进行研磨，以除去不需要的导体层6和种子层5。此时，在被覆有无机绝缘膜7的感光性树脂层3的侧壁上形成种子密合层4。通过使种子密合层4为连续膜，并且在感光性树脂层3的侧壁上夹着无机绝缘膜7而形成，从而可以降低因热翘曲引起的通孔部与焊盘部之间的断线风险。
(13)种子密合层和感光性树脂层的除去
接着，如图12所示，通过CMP(化学机械研磨)加工等再次进行研磨，在无机绝缘膜7’残留的状态下除去不需要的种子密合层4和感光性树脂层3。然后，进行了CMP加工等之后残留的导体层6成为通孔部和布线部的导体部。在本实施方式中，通过研磨除去感光性树脂层3的导体层6的Cu：2μm、以及种子层5的Cu：300nm。这样，可以形成通孔部与焊盘部成为一体的层间连接导体层。
(14)无机绝缘膜的形成
接着，如图13所示，在残留的无机绝缘膜7’上形成无机绝缘膜7。无机绝缘膜7可以应用氧化硅膜(SiOx)、氮化硅膜(SiNx)、SiC、SiOF、SiOC等。无机绝缘膜7的厚度优选为20nm～200nm。在本实施方式中，作为无机绝缘膜7，使用SiNx(厚度50nm)，并通过可在较低温度下进行致密成膜的等离子体CVD法成膜。由此，导体层6的周围被感光性树脂层3包围，进一步使无机绝缘膜7’介于导体层6的下方和侧方的感光性树脂层3与导体层6之间，并且使无机绝缘膜7、7’介于导体层6的上方的感光性树脂层3与导体层6之间。因此，由导体层6构成的第2布线层从上下左右全方位被无机绝缘膜7、7’被覆，从而能够防止高温高湿试验等中的迁移。
(15)多层布线的形成
重复图6～图13的工序，以形成层叠2层以上的导体层6而得的多层布线。即，实施以下工序：形成具备与第2布线层对应的布线图案和开口部的第一层感光性树脂层3-1(称为第1绝缘树脂层)的工序(图6、7)；在所述第1绝缘树脂层上形成无机绝缘膜7’(称为第1无机绝缘膜)的工序(图8)；在所述第1无机绝缘膜上形成与所述布线图案和所述开口部对应的第一层导体层6-1(称为第1导体层)的工序(图10、11)；以及在所述第1导体层上形成无机绝缘膜7(称为第2无机绝缘膜)的工序(图13)。
进一步实施以下工序：通过与上述同样的方法，在所述第2无机绝缘膜上形成具备布线图案和开口部的第二层感光性树脂层3-2(称为第2绝缘树脂层)的工序；根据所述第2绝缘树脂层的开口部，例如在真空中通过干式蚀刻法在所述第2无机绝缘膜上形成开口的工序(图9)；以及形成经由所述第2无机绝缘膜的开口而与第1导体层导通的第二层导体层6-2(称为第2导体层)的工序。由此，得到了图14所示的构成。
在本实施方式中，如图14所示，在具有下底比上底小的等腰梯形形状的两层导体层6上分别层叠形成第2布线层。另外，为了使层叠的第2布线层彼此导通，使用与导体层6相邻的感光性树脂层3的开口部形成通孔部3a，并在通孔部3a内形成层间连接导体层。通过在通孔部3a内的无机绝缘膜7、7’上形成开口，可以使第2布线层彼此导通。
此外，如图14所示，各感光性树脂层3的上面和下面被无机绝缘膜7、7’被覆。
(16)感光性树脂层的形成
接着，如图15所示，在上面形成感光性树脂层3。
(17)无机绝缘膜的除去和抗蚀剂图案的形成
接着，如图16所示，通过与图9同样的方法，利用干式蚀刻除去感光性树脂层3的开口部内的无机绝缘膜7。然后，通过与上述同样的方法，在真空中形成种子密合层4和种子层5，进一步形成抗蚀剂图案8。
(18)电极的形成
接着，如图17所示，通过电镀形成导体层(焊料连接用)9。导体层(焊料连接用)9成为与FC-BGA基板14接合用的电极。对于电镀铜的厚度，从焊料接合的观点来看，优选为1μm以上，并且从生产性的观点来看，优选为30μm以下。在本实施方式中，在感光性树脂层3的开口部形成Cu：10μm，在感光性树脂层3的上部形成Cu：8μm。然后，除去抗蚀剂图案8。
(19)种子密合层和种子层的除去
接着，如图18所示，蚀刻除去不需要的种子密合层4和种子层5。
(20)阻焊层的形成
接着，如图19所示，形成阻焊层10。阻焊层10以覆盖感光性树脂层3的方式进行曝光、显影，并且以具备导体层(焊料连接用)9露出的开口部的方式形成。需要说明的是，作为阻焊层10的材料，例如可以使用环氧树脂、丙烯酸树脂等绝缘性树脂。在本实施方式中，作为阻焊层10，使用含有填料的感光性环氧树脂来形成阻焊层10。
此外，为了防止导体层(焊料连接用)9的表面氧化和改善焊料凸起的润湿性，设置表面处理层11。在本发明的实施方式中，形成无电解Ni/Pd/Au镀膜作为表面处理层11。需要说明的是，也可以在表面处理层11上形成OSP(使用有机可焊性保护层(OrganicSolderability Preservative)水溶性防腐剂进行的表面处理)膜。另外，也可以根据用途从无电解锡镀、无电解镀Ni/Au等中进行适当的选择。
(21)焊料接合部的形成
接着，如图20所示，将焊料材料搭载在表面处理层11上，然后通过一次熔融冷却使其固定，从而在导体层9上经由表面处理层11而形成焊料接合部12。由此，完成了形成在支持体1上的支持体上的第2布线基板13。
(22)布线基板与FC-BGA基板的接合
接着，如图21所示，将支持体上的第2布线基板13与FC-BGA基板14接合，然后利用底部填充层(underfill layer)(密封树脂23)来密封接合部。作为底部填充层，例如使用在环氧树脂、氨基甲酸酯树脂、有机硅树脂、聚酯树脂、氧杂环丁烷树脂以及马来酰亚胺树脂中的1种或这些树脂中的2种以上混合而得的树脂中添加作为填料的二氧化硅、氧化钛、氧化铝、氧化镁或氧化锌等而得的材料。底部填充层通过填充液状的树脂而形成。
(23)支持体的剥离
接着，如图22所示，照射激光15，使剥离层2成为可剥离的状态，然后剥离支持体1。即，通过从支持体1的背面、即支持体1的与FC-BGA基板14相反一侧的面向在与支持体1的界面处形成的剥离层2照射激光15，使其成为可剥离的状态，从而可以将支持体1除去。
(24)布线基板的完成
接着，如图23所示，除去支持体1，然后除去剥离层2、种子密合层4以及种子层5，从而得到布线基板16。
(25)半导体元件的安装
然后，通过安装半导体元件17，完成图1所示的半导体装置18。此时，在安装半导体元件17之前，为了防止氧化和改善焊料凸起的润湿性，可以在露出于表面的导体层6上实施无电解镀Ni/Pd/Au、OSP、无电解锡镀、无电解镀Ni/Au等表面处理。通过以上工序，完成了半导体装置18。
＜作用效果的确认＞
接下来，将如上所述制造的布线基板16与比较例进行比较，并对其比较效果进行说明。
本发明人以在布线基板16的构成中应用了氮化硅作为无机绝缘膜7和7′的例子作为实施例、并且以除了没有设置无机绝缘膜7、7′以外与布线基板16具有相同构成的布线基板作为比较例，在温度130℃、湿度85％、施加电压3.3V的高温高湿偏压试验中供试96小时。结果，在比较例中全部发生了迁移，但是在实施例中均未发生迁移且没有导通不良。由此，确认了无机绝缘膜7、7′所带来的迁移抑制的效果。
根据本实施方式，在支持基板上形成微细的布线层并搭载在FC-BGA基板上的第2布线基板中，即使在加热时基板产生翘曲时，通过使用种子密合层或无机绝缘膜包围布线部，可以抑制感光性树脂层内的裂纹，并且可以抑制布线断线，进一步可以抑制感光性树脂的剥离，从而能够提高第2布线基板的可靠性。
进一步，通过使布线的周围全部被无机绝缘膜被覆，可以抑制布线材料向绝缘树脂中的扩散，因此有助于进一步提高布线基板的可靠性。
本发明能够用于具有布线基板的半导体装置，该布线基板具备介于主基板与IC芯片之间的中介层等。
符号的说明
1：支持体、2：剥离层、3：感光性树脂层(绝缘树脂层)、4：种子密合层、5：种子层、6：导体层、7/7′：无机绝缘膜、8：抗蚀剂图案、9：导体层(焊料连接部)、10：阻焊层、11：表面处理层、12：焊料接合部、13：支持体上的布线基板、14：FC-BGA基板、15：激光、16：布线基板、17：半导体元件、18：半导体装置、19：芯片连接端子

Claims (9)

1.一种布线基板，具备：形成有第1布线层的第1布线基板、和形成有比所述第1布线层更微细的第2布线层的第2布线基板，在所述第2布线基板的一个面上接合所述第1布线基板、在另一个面上可安装半导体元件，
特征在于，在所述第2布线基板的所述第2布线层与绝缘树脂层之间形成无机绝缘膜。
2.根据权利要求1所述的布线基板，其特征在于，
所述第2布线层的周围被所述绝缘树脂层包围，所述绝缘树脂层夹着所述无机绝缘膜而与所述第2布线层相邻。
3.根据权利要求1或2所述的布线基板，其特征在于，
所述第2布线基板具有2层以上的所述第2布线层，上下相邻的所述第2布线层经由形成于所述无机绝缘膜的开口内的导体而导通。
4.根据权利要求1至3中任一项所述的布线基板，其特征在于，
所述第2布线基板具有2层以上的所述绝缘树脂层，一层所述绝缘树脂层的上面和下面被无机绝缘膜被覆。
5.根据权利要求1至4中任一项所述的布线基板，其特征在于，
所述无机绝缘膜为氮化硅。
6.根据权利要求1至5中任一项所述的布线基板，其特征在于，
所述绝缘树脂层由感光性的绝缘树脂形成。
7.一种布线基板的制造方法，其为具备形成有第1布线层的第1布线基板、和形成有2层以上的比所述第1布线层更微细的第2布线层的第2布线基板，在所述第2布线基板的一个面上接合所述第1布线基板、在另一个面上可安装半导体元件的布线基板的制造方法，特征在于，
制造所述第2布线基板的工序具有：
形成具备与所述第2布线层对应的布线图案和开口部的第1绝缘树脂层的工序；
在所述第1绝缘树脂层上形成第1无机绝缘膜的工序；
在所述第1无机绝缘膜上形成与所述布线图案和所述开口部对应的第1导体层的工序；以及
在所述第1导体层上形成第2无机绝缘膜的工序。
8.根据权利要求7所述的布线基板的制造方法，其特征在于，具有：
在所述第2无机绝缘膜上形成具备布线图案和开口部的第2绝缘树脂层的工序；
与所述第2绝缘树脂层的开口部对应地在所述第2无机绝缘膜上形成开口的工序；以及
形成经由所述第2无机绝缘膜的开口而与所述第1导体层导通的第2导体层的工序。
9.根据权利要求8所述的布线基板的制造方法，其特征在于，
所述第1无机绝缘膜和所述第2无机绝缘膜中的至少一者以氮化硅为材料并通过等离子体CVD法成膜。
CN202180069877.4A 2020-10-16 2021-10-01 布线基板以及布线基板的制造方法 Pending CN116326225A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020174700A JP2022065903A (ja) 2020-10-16 2020-10-16 配線基板及び配線基板の製造方法
JP2020-174700 2020-10-16
PCT/JP2021/036375 WO2022080152A1 (ja) 2020-10-16 2021-10-01 配線基板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
CN116326225A true CN116326225A (zh) 2023-06-23

Family

ID=81207989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180069877.4A Pending CN116326225A (zh) 2020-10-16 2021-10-01 布线基板以及布线基板的制造方法

Country Status (5)

Country Link
US (1) US20230254983A1 (zh)
EP (1) EP4231789A4 (zh)
JP (1) JP2022065903A (zh)
CN (1) CN116326225A (zh)
WO (1) WO2022080152A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024161912A1 (ja) * 2023-02-02 2024-08-08 Ｔｏｐｐａｎホールディングス株式会社 インターポーザ、半導体パッケージ及びそれらの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6908154B2 (ja) * 2015-10-28 2021-07-21 大日本印刷株式会社 インターポーザ及びインターポーザの製造方法
WO2018026002A1 (ja) * 2016-08-04 2018-02-08 大日本印刷株式会社 貫通電極基板及び実装基板
WO2020090601A1 (ja) * 2018-10-30 2020-05-07 凸版印刷株式会社 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法

Also Published As

Publication number Publication date
EP4231789A1 (en) 2023-08-23
JP2022065903A (ja) 2022-04-28
US20230254983A1 (en) 2023-08-10
WO2022080152A1 (ja) 2022-04-21
EP4231789A4 (en) 2024-03-27

Similar Documents

Publication Publication Date Title
JP7574632B2 (ja) 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法
WO2022124394A1 (ja) 支持体付き基板ユニット、基板ユニット、および支持体付き基板ユニットの製造方法
US20230254983A1 (en) Wiring board and method of producing wiring board
JP7497576B2 (ja) 配線基板及び配線基板の製造方法
JP2021114534A (ja) 配線基板および配線基板の製造方法
JP7528455B2 (ja) 配線基板及び配線基板の製造方法
JP7552102B2 (ja) 配線基板及び配線基板の製造方法
US20240234280A1 (en) Substrate with support and semiconductor device
JP7512644B2 (ja) 配線基板及び配線基板の製造方法
US20240224421A1 (en) Wiring board unit and method for designing the same
JP7491000B2 (ja) 配線基板および配線基板の製造方法
JP7521258B2 (ja) 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法
JP2023046275A (ja) 配線基板ユニットおよび配線基板ユニットの製造方法
JP7508879B2 (ja) 支持体付き配線基板、配線基板、及び半導体装置
JP7528578B2 (ja) 支持体付き基板ユニット、基板ユニット、半導体装置、および、支持体付き基板ユニットの製造方法
JP2022015429A (ja) 多層配線基板及び多層配線基板の製造方法
JP2021197403A (ja) 多層配線基板及び多層配線基板の製造方法
JP2021150306A (ja) 配線基板及び配線基板の製造方法
CN117981072A (zh) 布线基板单元及其设计方法
JP2022034306A (ja) 多層配線基板および多層配線基板の製造方法
JP2020191380A (ja) 配線基板の製造方法
JP2023046265A (ja) 配線基板ユニット及びその設計方法
JP2023046274A (ja) 支持体付き基板および半導体装置
CN117941058A (zh) 带支持体的基板以及半导体装置
JP2022122509A (ja) 支持体付き基板ユニット、基板ユニット、半導体装置、およびこれらの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination