[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP7512644B2 - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP7512644B2
JP7512644B2 JP2020059940A JP2020059940A JP7512644B2 JP 7512644 B2 JP7512644 B2 JP 7512644B2 JP 2020059940 A JP2020059940 A JP 2020059940A JP 2020059940 A JP2020059940 A JP 2020059940A JP 7512644 B2 JP7512644 B2 JP 7512644B2
Authority
JP
Japan
Prior art keywords
layer
forming
seed
insulating resin
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020059940A
Other languages
English (en)
Other versions
JP2021158306A (ja
Inventor
徹勇起 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2020059940A priority Critical patent/JP7512644B2/ja
Publication of JP2021158306A publication Critical patent/JP2021158306A/ja
Application granted granted Critical
Publication of JP7512644B2 publication Critical patent/JP7512644B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、配線基板及び配線基板の製造方法に関する。
近年、半導体装置の高速、高集積化が進む中で、FC-BGA(Flip Chip-Ball Grid Array)用配線基板に対しても、半導体素子との接続端子の狭ピッチ化、基板配線の微細化が求められている。一方、FC-BGA用配線基板とマザーボードとの接続は、従来とほぼ変わらないピッチの接続端子での接続が要求されている。
この半導体素子との接続端子の狭ピッチ化、基板配線の微細化のため、シリコンウェハ上に配線を形成して半導体素子接続用の基板(シリコンインターポーザ)として、FC-BGA用配線基板に接続する方式が知られている。しかしながら、シリコンインターポーザは、シリコンウェハを利用して、半導体前工程用の設備を用いて製作されており、シリコンウェハは形状、サイズに制限があるため、1枚のウェハから製作できるインターポーザの数が少なく、製造設備も高価である。そのため、インターポーザは高コストとなる。また、基板として用いるシリコンウェハが半導体であることから、伝送特性が劣化するという問題がある。
また、FC-BGA用配線基板の表面をCMP(Chemical Mechanical Polishing、化学機械研磨)等で平坦化してから微細配線を形成する方式が特許文献1に開示されている。しかしながら、FC-BGA用配線基板の表面の平坦化を行い、その上に微細配線層を形成する方式においては、シリコンインターポーザに見られる伝送特性劣化は小さいが、FC-BGA用配線基板の製造不良と、難易度の高い微細配線形成時の不良と、の通算で同一基板面内収率が低下する問題や、FC-BGA用配線基板の反り、歪みに起因した半導体素子の実装における問題がある。
また、支持基板の上に微細な配線層を形成しFC-BGA用配線基板に搭載した後、支持基板を剥離することで狭ピッチな配線基板を形成する方式が特許文献2に開示されている。この転写方式においては、支持基板の上に微細な配線層を形成する方法として、セミアディティブ工法が使用される場合があるが、微細な配線層に用いられる絶縁樹脂層はフィラーを含有しないため、フィラーを含有するアンダーフィル層、及びソルダーレジスト層と比較して、弾性率が低く、且つ、CTE(Coefficient of Thermal Expansion、熱膨張率)が大きい傾向がある。そのため、セミアディティブ工法によって作製した微細な配線層をFC-BGA用配線基板に搭載すると、加熱時に絶縁樹脂層のみが大きく変形するため、基板の反りが発生しやすい。また、FC-BGA用配線基板と接続する微細な配線層側のパッドのコーナー部に応力が集中し、熱サイクル時において、そのコーナー部を起点として、亀裂が進展するという問題があった。
特開2014-225671号公報 国際公開第2018/047861号
本発明は、上記転写方式における問題点に鑑みなされたものであり、加熱時に基板が反る事により、微細配線層とFC-BGA基板との接続部に発生する応力に対して、耐える
事ができる構造にする事により、微細配線層側の導体層の端部に亀裂が生じる事が無い配線基板及び配線基板の製造方法を提供することを課題とする。
上記の課題を解決する手段として、本発明の請求項1に記載の発明は、絶縁樹脂層に配線パターンが形成された配線層と、前記配線層の配線に接する複数のビアが形成されたビア層と、さらに、前記ビアに接するように設けられた外部接続用電極とを含む配線基板であって、
前記電極とビアとの界面、および前記電極とビアとの界面と面一の前記電極の上面、および前記ビアの側面、および前記ビアと前記配線とが接する界面、および前記配線の側面に、シード密着層が形成されている事を特徴とする配線基板である。
また、請求項2に記載の発明は、前記絶縁樹脂層が感光性絶縁樹脂層である事を特徴とする請求項1に記載の配線基板である。
また、請求項3に記載の発明は、前記シード密着層が銅より高い引っ張り応力を持つ導体層であり、チタンの単層膜またはチタンの単層膜を含む積層膜である事を特徴とする請求項1または2に記載の配線基板である。
また、請求項4に記載の発明は、
透明支持体上に剥離層を形成する工程と、
感光性絶縁樹脂層を形成する工程と、
前記感光性絶縁樹脂層の開口部を形成する工程と、
シード密着層とシード層と、をこの順に形成する工程と、
前記シード層の上に電解めっき導体層を形成する工程と、
前記導体層と前記シード層と前記シード密着層とを、前記シード密着層を完全に除去するまで研磨することにより、絶縁樹脂層に埋め込まれ、頭頂部だけが露出した導体層を形成する工程と、
前記絶縁樹脂層を形成する工程と前記導体層を形成する工程を必要回数繰り返す工程と、
前記工程の研磨によって露出した導体層と絶縁樹脂層上にシード密着層とシード層と、をこの順に形成する工程と、
外部接続電極となる位置に開口部を備えた感光性樹脂のパターンを形成後、開口部内に電解めっきにより導体層を形成する工程と、
前記感光性樹脂のパターンを剥離後、不要なシード層とシード密着層を除去する工程と、
前記外部接続電極の上に開口部を備えたソルダーレジスト層を形成する工程と、
前記ソルダーレジスト層の開口部に、溶融後に固化した半田を形成する工程と、を備えることを特徴とする支持体付き配線基板の製造方法である。
また、請求項5に記載の発明は、
前記支持体付き配線基板とFC-BGA基板とを、半田により接合する工程と、
前記支持体を剥離する工程と、を備えている事を特徴とする半導体パッケージ基板の製造方法である。
本発明の配線基板によれば、支持基板の上に微細な配線層を形成しFC-BGA基板に搭載する方式において、銅より強い引張応力を持つ材料からなるシード密着層が、導体層と、絶縁樹脂層および導体層と、の間に存在するため、加熱時に基板の反りが生じた際にもはんだ接続部にクラックが発生せず、配線基板の信頼性を向上させることが可能となる
また、本発明の配線基板の製造方法によれば、本発明の配線基板を製造可能とすることができる。
支持体上に剥離層を形成した状態を示す断面図である。 図1の剥離層の上に絶縁樹脂層を形成した状態を示す断面図である。 図2の状態から、更にシード密着層を形成した状態を示す断面図である。 図3の状態から、更にシード層を形成した状態を示す断面図である。 図4の状態から、更に導体層を形成した状態を示す断面図である。 図5の状態から、表面研磨により導体層及びシード層を除去した状態を示す断面図である。 図6の状態から、更に表面研磨によりシード密着層及び絶縁樹脂層の表面層を除去し、半導体素子との接合用電極を形成した状態を示す断面図である。 図7の状態から、層間接続部であるビア部の絶縁樹脂層に開口部を形成した状態を示す断面図である。 図8の状態から、絶縁樹脂層の上に更に絶縁樹脂層を形成し、その絶縁樹脂層に配線部となる凹部を形成した状態を示す断面図である。 図9の状態から、更にシード密着層を形成した状態を示す断面図である。 図10の状態から、更にシード層を形成した状態を示す断面図である。 図11の状態から、更に導体層を形成した状態を示す断面図である。 図12の状態から、表面研磨によりビア部及び配線部を形成した状態を示す断面図である。 図8~図13を繰り返して多層配線を形成した状態を示す断面図である。 図14の状態から、更に絶縁樹脂層を形成し、下地の電極と接続可能な位置に開口部を形成した状態を示す断面図である。 図15の状態から、更にシード密着層を形成した状態を示す断面図である。 図16の状態から、更にシード層を形成した状態を示す断面図である。 図17の状態から、更に導体層を形成した状態を示す断面図である。 図18の状態から、表面研磨により導体層とシード層を除去する事により、ビア部及び配線部を形成した状態を示す断面図である。 図19の状態から、更に表面研磨によりシード密着層及び絶縁樹脂層の表面層を研磨した状態を示す断面図である。 図20の状態から、シード密着層を形成した状態を示す断面図である。 図21の状態から、更にシード層を形成した状態を示す断面図である。 図22の状態から、レジストパターンを形成した状態を示す断面図である。 図23の状態から、導体層を形成した状態を示す断面図である。 図24の状態から、レジストパターンを除去した状態を示す断面図である。 図25の状態から、不要なシード層及びシード密着層をエッチング除去した状態を示す断面図である。 図26の状態から、更にソルダーレジスト層を形成した状態を示す断面図である。 図27の状態から、表面処理層を形成した後、はんだ接合部を形成する事により、支持体と微細配線基板の接合体が完成した状態を示す断面図である。 支持体と微細配線基板の接合体とFC-BGA基板を接合し、両者の隙間をアンダーフィル層で封止した状態を示す断面図である。 図29の接合体の支持体側から、剥離層にレーザー光を照射する状態を示す断面図である。 支持体を除去した状態を示す断面図である。 半導体素子を実装した状態を示す断面図である。 実施例におけるA-A′囲い部の拡大詳細断面図である。 比較例におけるA-A′囲い部の拡大詳細断面図である。
以下に、本発明の実施形態にについて図面を参照して説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれている。
また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
<配線基板>
本発明の配線基板は、FC-BGA基板の半導体チップを実装する側の面に、少なくとも2層以上の導体層を備えたビルドアップ配線層が接続された配線基板である。この様な構成とする事により、より微細な配線層と電極を備えたビルドアップ配線層を、平坦性が良いガラス基板などからなる支持基板上に形成可能となる。その様な微細配線を備えたビルドアップ配線層を、FC-BGA基板に転写する事により、本発明の配線基板が得られる。
ビルドアップ配線層のFC-BGA基板との半田接続用の電極である導体層Aと、FC-BGA基板の電極と、が半田を介して接続されている。
予め、ビルドアップ配線層のFC-BGA基板側の最表面に形成された絶縁樹脂層の開口部の底部に備えられた半田接続用の導体層Aには半田が盛り上げられて形成されており、半田接続部を構成している。その半田接続部と、FC-BGA基板の接続すべき電極とが、目合わせされた状態で半田が溶融する温度以上に加熱される事で両者が半田により接続された構造が得られる。
その様な構造において、導体層Aと、導体層Aと接続するビルドアップ配線層の導体層Bとの界面、および導体層Aと、導体層Bと面一に形成された絶縁樹脂層との界面、およびビルドアップ配線層の絶縁樹脂層と導体層との界面、およびビルドアップ配線層の層間接続された導体層の界面には、銅より高い引張応力を持つシード密着層が備えられている事が特徴である。
この様に、FC-BGA基板に半田接続されたビルドアップ配線層のうち、FC-BGA基板の電極と電気的に接続された各層間の電極の間にはシード密着層が形成されている為、密着力が増強されている。また、FC-BGA基板と半田接続するビルドアップ配線層の電極(導体層)と接しているビルドアップ配線層の絶縁樹脂層と電極の間には、シード密着層が形成されている。このシード密着層は、導体層として多用される銅より大きい引張応力を備えた導体材料が使用される。その為、本発明の配線基板に半導体素子が実装される際に高温となり、熱応力がビルドアップ配線層に集中しても、FC-BGA基板と半田接続するビルドアップ配線層の電極(導体層A)と接続するビルドアップ配線側の電極(導体層B)のコーナー部や端部にクラックや亀裂が生じる事が無い。これはシード密着層により、強い応力から保護される為である。
また、本発明の配線基板は、ビルドアップ配線層の2層以上の導体層において、FC-BGA基板に近い側で任意の導体層aと層間接続する導体層bが接する面を被覆するシード密着層の面積は、FC-BGA基板から離れた側で導体層aと層間接続する導体層cが接する面を被覆するシード密着層の面積より小さい事であっても構わない。
また、ビルドアップ配線層における絶縁樹脂層が感光性絶縁樹脂層であっても構わない。
また、銅より高い引張応力を持つ導体層が、チタンの単層膜またはチタンの単層膜を含む積層膜であっても構わない。
<配線基板の製造方法>
図1~図34を用いて、本発明の一実施形態に係る支持体を用いた配線基板の製造工程の一例を説明する。
まず、図1に示すように、支持体1の一方の面に、後の工程で支持体1を剥離するために必要な剥離層2を形成する。
剥離層2は、例えば、UV光などの光を吸収して発熱、もしくは、変質によって接着性を失う事で剥離可能となる樹脂でもよく、熱によって発泡する事により剥離可能となる樹脂でもよい。UV光などの光、例えばレーザー光によって剥離可能となる樹脂を用いる場合、剥離層2を設けた側とは反対側の面から支持体1に光を照射して、支持体と微細配線基板の接合体12(図28参照)と、FC-BGA基板13との接合体(図29参照)から支持体1を取り去る(図31参照)事を可能とするものである。その結果、配線基板15が得られる(図31参照)。
剥離層2は、光の照射によって剥離可能となる材料であれば限定されない。例えばエポキシ樹脂、ポリイミド樹脂、ポリウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、マレイミド樹脂、及び、アクリル樹脂などの樹脂に、光を照射する事で、膨張する材料、ガスが発生して剥離を促進する材料、樹脂が分解する材料などを添加した材料や、アモルファスシリコン、ガリウムナイトライド、金属酸化物層などの無機層から選ぶことが出来る。さらに剥離層2は光分解促進剤や光吸収剤、増感剤、フィラー等の添加剤を含有してもよい。さらに剥離層2は複数層で構成されていてもよく、例えば支持体1上に形成される多層配線層の保護を目的として、剥離層2上にさらに保護層を設けることや、支持体1との密着性を向上させる層を剥離層2の下層に設けてもよい。さらに剥離層2と多層配線層との間にレーザー光反射層や金属層を設けてもよく、その構成は本実施形態により限定されない。
支持体1は、支持体1を通じて剥離層2に光を照射させる場合もあるため、透明性を有することが好ましく、例えばガラスを用いることができる。ガラスは平坦性に優れており、また、剛性が高いため、支持体と微細配線基板の接合体12の微細なパターン形成に向いている。また、ガラスはCTE(coefficient of thermal expansion、熱膨張率)が小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。支持体1としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば0.8mm以上、好ましくは1.2mm以上の厚みである。また、ガラスのCTEは3(10-6/K)以上16(10-6/K)以下が好ましく、FC-BGA用配線基板13(図29参照)、半導体素子16(図32参照)のCTEの観点から10ppm程度がより好ましい。ガラスとしては、例えば石英ガラス、ホウケイ酸ガラス、無アルカリガラス、ソーダガラス、又は、サファイヤガラス等が用いられる。一方、剥離層2に熱によって発泡する樹脂を用いる等、支持体1を剥離する際に支持体1に光の透過性が必要でない場合は、支持体1には、歪みの少ない、例えばメタルやセラミックスなどを用いることができる。本発明の一実施形態では、剥離層2としてUV光を吸収して剥離可能となる樹脂を用い、支持体1にはガラスを用いた場合を例にとって説明する。
次に、図2に示すように絶縁樹脂層3を形成する。
絶縁樹脂層3を形成するにあたり、例えば、まず、感光性のエポキシ系樹脂をスピンコート法により剥離層2の上に塗布し、乾燥する事により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成に優れる。感光性樹脂の形成方法としては、液状の感光性樹脂を用いる場合は、スリットコート、カーテンコート、ダイコート、スプレーコート、静電塗布法、インクジェットコート、グラビアコート、スクリーン印刷、グラビアオフセット印刷、スピンコート、ドクターコートより選定できる。フィルム状の感光性樹脂で用いる場合は、ラミネート、真空ラミネート、真空プレスなどが適用できる。絶縁樹脂層3は、例えば感光性ポリイミド樹脂、感光性ベンゾシクロブテン樹脂、感光性エポキシ樹脂およびその変性物を絶縁樹脂として用いることも可能である。
次いで、フォトリソグラフィーにより、絶縁樹脂層3に開口部を設ける。開口部に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。絶縁樹脂層3の厚みは、開口部に形成する導体層の厚みに応じて設定され、例えば8μmを形成する。また平面視の開口部形状は、半導体素子の接合電極のピッチ、形状に応じて設定され、本発明の一実施形態では、例えば、直径25μmの開口形状とし、ピッチは55μmで形成する。
次いで、図3、図4に示すように、シード密着層4、及び、シード層5を形成する。シード密着層4は絶縁樹脂層3へのシード層5の密着性を向上させる層であり、シード層5の剥離を防止する層である。シード層5は配線形成において、電解めっきの給電層として作用する。シード密着層4は、例えば、スパッタ法または真空蒸着法などにより形成され、例えば、Ti、Ni、Cr、Mo、W、Ta、Ir、Ru、Pd、Pt、アルミニウム合金、AlSi、AlSiCu、AlCu、NiFe、ITO(Indium Tin Oxide、インジウムを添加した酸化錫)、ZnO(Zinc Oxide、酸化亜鉛)、IZO(Indium Zinc Oxide、インジウムを添加した酸化亜鉛)、AZO(Alminum Zinc Oxide、アルミニウムを添加した酸化亜鉛)、PZT(Lead Zirconate Titanate、チタン酸ジルコン酸鉛)、TiN、Cu、Cu合金や、これらを複数組み合わせたものを適用することができる。シード密着層4は、密着増強層と記しても良い。
また、シード層5は、Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、Cu、Cu合金や、これらを複数組み合わせたものを適用することができる。本実施形態では、電気特性、製造の容易性の観点およびコスト面を考慮して、シード密着層4にチタン層、続いてシード層5の銅層を順次スパッタリング法で形成する。チタンと銅層の合計の膜厚は、電解めっきの給電層として1μm以下とするのが好ましい。本実施形態では、例えばTi:50nm、Cu:300nmを形成する。
次に、図5に示すように、電解めっきにより導体層6を形成する。導体層6は半導体素子と接合用の電極となる。電解めっきとしては、電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、半導体素子との接合用の電極となる為、はんだ接合の観点から1μm以上である事が望ましく、且つ、生産性の観点から30μm以下であることが望ましい。例えば、厚さ8μmの絶縁樹脂層3の開口部にはCu:10μmを形成し、絶縁樹脂層3の上部にはCu:2μmを形成すれば良い。
次に、図6に示すように、CMP(化学機械研磨)加工等によって導体層6及びシード層5を除去する。本実施形態では、絶縁樹脂層3の上の導体層6のCu:2μm、及びシード層5のCu:300nmを研磨により除去する。その結果、絶縁樹脂層3の上にはシード密着層4が露出し、絶縁樹脂層3の開口部には銅めっき層である導体層6の研磨面が形成され、それらがほぼ面一となる様に形成される。
次に、図7に示すように、CMP加工等の研磨を再度行い、シード密着層4と、絶縁樹脂層3を除去する。シード密着層4と、絶縁樹脂層3の異種材料の研磨であるため、化学研磨による効能は少なく、研磨剤による物理的な研磨が支配的である。工程簡略化の目的で前述(図6)した研磨と同様の手法を用いてもよく、また研磨の効率化を目的としてシード密着層4と、絶縁樹脂層3の材料種に応じて研磨手法を変えてもよい。そして、研磨を行った後に残った導体層6が、半導体素子との接合用の電極となる。
次に、図8に示すように、図2と同様に上面に、開口部を備えた絶縁樹脂層3を形成する。絶縁樹脂層3の厚みは、開口部に形成する導体層の厚みに応じて設定される。例えば、2μmとする事ができる。また平面視の開口部形状は、導体層6との接続の観点から設定される。例えば直径11μmの開口形状を形成する。この開口部は多層配線の上下層をつなぐビア部となる。
次に、その上面に図9に示すように、図2と同様に上面に絶縁樹脂層3を形成する。絶縁樹脂層3の厚みは、開口部に形成する導体層の厚みに応じて設定される。例えば、2μmとする事ができる。また平面視の開口部形状は、積層体の接続性の観点から設定され下部の開口形状外側を囲って形成される。例えば、直径25μmの開口形状を形成する。この開口部は多層配線の配線部、及び、上下層をつなぐビア部の一部分の形状である。
次いで、図10、図11に示すように、図3、図4と同様に、シード密着層4及びシード層5を形成する。例えば、各膜厚をそれぞれ、Ti:50nm、Cu:300nmとする事ができる。
次に、図12に示すように電解めっきにより導体層6を形成する。導体層6はビア部、及び、配線部となる。電解めっきとしては、電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、配線部の電気抵抗の観点から0.5μm以上、生産性の観点から30μm以下であることが望ましい。本実施形態では、例えば、絶縁樹脂層3の内側の開口部にはCu:6μmを形成し、絶縁樹脂層3の外側の開口部にはCu:4μmを形成し、絶縁樹脂層3の上部にはCu:2μmを形成する。
次に、図13に示すように、CMP(化学機械研磨)加工等によって研磨し、導体層6及びシード層5を除去する。続けて、CMP(化学機械研磨)加工等によって研磨を再度行い、シード密着層4と、絶縁樹脂層3(の表面層)を除去する。そして、CMPを行った後に残った導体層6が、ビア部及び配線部の導体部となる。本実施形態では、絶縁樹脂層3の上の導体層6のCu:2μm、及びシード層5のCu:300nmを研磨により除去する。
次に、図14に示すように、図8~図13を繰り返して多層配線を形成する。本実施形態では、配線層を2層形成する。
次いで、図15に示すように、図2と同様に、最上層の配線層の上面に絶縁樹脂層3を
形成する。
次いで、図16、図17に示すように、図3、図4と同様にスパッタ装置や真空蒸着装置などの真空成膜装置を用いて、シード密着層4及びシード層5を形成する。
次いで、図18に示すように、電解めっきにより導体層6を形成する。導体層6はビア部及び配線部となる。電解めっきとしては、電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきであることが簡便で安価で、電気伝導性が良好であることから望ましい。電解銅めっきの厚みは、配線部の電気抵抗の観点から0.5μm以上、生産性の観点から30μm以下であることが望ましい。本実施形態では、例えば、絶縁樹脂層3の開口部にはCu:4μmを形成し、絶縁樹脂層3の上部にはCu:2μmを形成する。
次に、図19と図20に示すように、CMP(化学機械研磨)加工等によって研磨し、導体層6及びシード層5を除去する。続けて、CMP(化学機械研磨)加工等によって研磨を再度行い、シード密着層4と、絶縁樹脂層3(の表面層)を除去する。そして、CMPを行った後に残った導体層6が、ビア部及び配線部の導体部となる。本実施形態では、例えば、絶縁樹脂層3の上の導体層6(Cu:2μm)及びシード層5(Cu:300nm)を研磨により除去する。
次いで、図21、図22に示すように、図3、図4と同様にスパッタ装置や真空蒸着装置などの真空成膜装置を用いて、シード密着層4及びシード層5を形成する。本実施形態では、例えばTi:50nm、Cu:300nmを形成する。
次いで、図23に示すように、レジストパターン7を形成する。
その後、図24のように電解めっきにより導体層(はんだ接続用)8を形成する。導体層(はんだ接続用)8はFC-BGA基板13(図29参照)との接合用の電極となる。電解銅めっきの厚みは、はんだ接合の観点から1μm以上、且つ生産性の観点から30μm以下であることが望ましい。本実施形態では、例えば、絶縁樹脂層3の開口部にはCu:10μmを形成し、絶縁樹脂層3の上にはCu:8μmを形成する。
その後、図25に示すようにレジストパターン7を除去する。
その後、図26に示すように、レジストパターン7の下地にあった不要なシード密着層4及びシード層5をエッチング除去する。この状態で表面に残った導体層(はんだ接続用)8が、FC-BGA基板13(図29参照)との接合用の電極となる。
次に、図27に示すように、ソルダーレジスト層9を形成する。ソルダーレジスト層9は、導体層(はんだ接続用)8の上面が露出するように開口部を備えるように、露光、現像し、形成する。なお、ソルダーレジスト層9の材料としては、例えば、エポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。本実施形態では、ソルダーレジスト層9として、例えば、フィラーを含有した感光性エポキシ樹脂を使用してソルダーレジスト層9を形成する。
次に、図28に示すように導体層(はんだ接続用)8の表面の酸化防止とはんだバンプの濡れ性をよくするため、外部接続用電極8の表面に表面処理層10を設ける。本実施形態では、例えば、表面処理層10として無電解Ni/Pd/Auめっきを成膜する事ができる。なお、表面処理層10には、OSP(Organic Soiderabilit
y Preservative、水溶性プレフラックスによる表面処理)膜を形成してもよい。また、無電解スズめっき、無電解Ni/Auめっきなどから適宜用途に応じて選択しても良い。
次いで、表面処理層10上に、半田材料を搭載した後、一度溶融した後、冷却して固着させることで、はんだ11による接合部を得る。これにより、支持体1上に形成された支持体と微細配線基板の接合体12が完成する。
この様にして得られた支持体と微細配線基板の接合体12は、支持体1とその上に形成された微細配線基板15から構成されている。微細配線基板15は更に、ビルドアップ配線層20と、その最表面に形成された電極(外部接続用電極8)と、その電極8の頭頂部を露出する様に開口部が形成された絶縁樹脂層(ソルダーレジスト9)が形成されている。そして、その開口部に一度溶融した後、固化した半田11が形成されている。
次いで、図29に示すように、支持体と微細配線基板の接合体12とFC-BGA基板13を接合した後、それらの接合部をアンダーフィルで封止する。アンダーフィルとしては、例えば、エポキシ樹脂、ウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の1種又はこれらの樹脂の2種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。アンダーフィルは、液状の樹脂を充填させることで形成される。
次いで、図30に示すように、支持体1を剥離するため、剥離層2にレーザー光14を照射して剥離可能な状態とする。支持体1のFC-BGA基板13とは逆側の面から、レーザー光14を支持体1との界面に形成された剥離層2に照射し、剥離可能な状態とすることで、支持体1を剥離することが可能な状態となる。
次に、図31に示すように、支持体1を剥離した後、剥離層2とシード密着層4及びシード層5を除去し、配線基板21を得る。
その後、図32に示すように、半導体素子16を実装して半導体装置17が完成する。この際、半導体素子16の実装に先立って、表面に露出した導体層上に、酸化防止性の付与と半田バンプの濡れ性をよくするため、無電解Ni/Pd/Auめっき、OSP、無電解スズめっき、無電解Ni/Auめっきなどの表面処理を施してもよい。以上により半導体装置17が完成する。
次に、上述したような配線基板15の構成とその製造方法を用いた場合の作用効果について、図を参照して、実施例及び比較例を説明する。
図33は、本発明の実施例を示す配線基板21の一部(図31のA-A´破線に囲まれた部分)の断面図である。支持体と微細配線基板の接合体12のはんだ接続用端子として、FC-BGA基板13と接続するための導体層(はんだ接続用)8が形成されている。この導体層(はんだ接続用)8は導体層6との界面に、シード密着層4が形成されているため、FC-BGA基板13への搭載時にコーナー部18への応力集中を回避することができる。すなわち、半導体素子16の実装時に配線基板15の上面側(図32参照)が大きく変形し、図33において図の上側が伸びる方向となるような基板の反りに対しても、銅より強い引張応力を持つ材料からなるシード密着層4(本実施例においてはTi層)が、外部接続用電極8と絶縁樹脂層3および導体層6との間に存在するため、コーナー部18における応力集中と亀裂の進展が抑制される。
<比較例>
図34は、比較例を示す配線基板21の一部(図31のA-A´破線に囲まれた部分)の断面図である。支持体と微細配線基板の接合体12のはんだ接続用端子として、FC-BGA基板13と接続するための導体層(はんだ接続用)8が形成されている。この導体層(はんだ接続用)8は、絶縁樹脂層3に埋没するように形成される。
ここで、図34における導体層(はんだ接続用)8の形成方法には、公知技術であるセミアディティブ法を用いる。具体的には、絶縁樹脂層3を形成後、更にシード密着層4、シード層5を形成した後、レジストパターン形成後に電解めっきで導体層(はんだ接続用)8を形成する。その後に、レジストパターン剥離及びシード層5とシード密着層4をエッチングすることによって、導体層(はんだ接続用)8を形成している。
図34のような構成においては、FC-BGA基板13への搭載時に、応力がコーナー部18に集中するために、加熱時に上面側が大きく変形し、伸びる方向となるような基板の反りに対して、銅より強い引張応力を持つ材料からなるシード密着層4が外部接続用電極8と絶縁樹脂層3および導体層6との間に存在しないため、コーナー部18に応力集中が起こると、亀裂が進展しやすくなる。
<作用効果の確認>
本実施形態の効果の確認として、実施例で作製した配線基板15と比較例で作製した配線基板15をFC-BGA基板13に実装し、JEITA ED-4701/100A
試験方法105Aに準拠して、―55℃(20分間)⇔125℃(20分間)、30サイクル/日、の温度サイクル試験に投入した。200サイクル後において、比較例で作製した配線基板15では、コーナー部18に亀裂が確認された。一方、実施例で作製した配線基板15では亀裂は発生しなかった。
上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜、変更可能である。
本発明は、マザーボードなどの主基板とICチップとの間に介在するインターポーザ等を備えた配線基板を有する半導体装置に利用可能である。
1 支持体
2 剥離層
3 絶縁樹脂層
4 シード密着層
5 シード層
6 導体層
7 レジストパターン
8 導体層(はんだ接続部)
9 ソルダーレジスト層
10 表面処理層
11 はんだ
12 支持体と微細配線基板の接合体
13 FC-BGA基板
14 レーザー光
15 微細配線基板
16 半導体素子
17 半導体装置
18 コーナー部
19 アンダーフィル
20 ビルドアップ配線層
21 配線基板

Claims (5)

  1. 絶縁樹脂層に配線パターンが形成された配線層と、前記配線層の配線に接する複数のビアが形成されたビア層と、さらに、前記ビアに接するように設けられた外部接続用電極とを含む配線基板であって、
    前記電極と前記ビアとの界面、および前記電極と前記ビアとの界面と面一の前記電極の上面、および前記ビアの側面、および前記ビアと前記配線とが接する界面、および前記配線の側面に、シード密着層が形成されている事を特徴とする配線基板。
  2. 前記絶縁樹脂層が感光性絶縁樹脂層である事を特徴とする請求項1に記載の配線基板。
  3. 前記シード密着層が銅より高い引張応力を持つ導体層であり、チタンの単層膜またはチタンの単層膜を含む積層膜である事を特徴とする請求項1または2に記載の配線基板。
  4. 透明支持体上に剥離層を形成する工程と、
    感光性絶縁樹脂層を形成する工程と、
    前記感光性絶縁樹脂層の開口部を形成する工程と、
    シード密着層とシード層と、をこの順に形成する工程と、
    前記シード層の上に電解めっき導体層を形成する工程と、
    前記導体層と前記シード層と前記シード密着層とを、前記シード密着層を完全に除去するまで研磨することにより、絶縁樹脂層に埋め込まれ、頭頂部だけが露出した導体層を形成する工程と、
    前記絶縁樹脂層を形成する工程と前記導体層を形成する工程を必要回数繰り返す工程と、
    前記工程の研磨によって露出した導体層と絶縁樹脂層上にシード密着層とシード層と、をこの順に形成する工程と、
    外部接続電極となる位置に開口部を備えた感光性樹脂のパターンを形成後、開口部内に電解めっきにより導体層を形成する工程と、
    前記感光性樹脂のパターンを剥離後、不要なシード層とシード密着層を除去する工程と、
    前記外部接続電極の上に開口部を備えたソルダーレジスト層を形成する工程と、
    前記ソルダーレジスト層の開口部に、溶融後に固化した半田を形成する工程と、を備えることを特徴とする支持体付き配線基板の製造方法。
  5. 透明支持体上に剥離層を形成する工程と、
    感光性絶縁樹脂層を形成する工程と、
    前記感光性絶縁樹脂層の開口部を形成する工程と、
    シード密着層とシード層と、をこの順に形成する工程と、
    前記シード層の上に電解めっき導体層を形成する工程と、
    前記導体層と前記シード層と前記シード密着層とを、前記シード密着層を完全に除去するまで研磨することにより、絶縁樹脂層に埋め込まれ、頭頂部だけが露出した導体層を形成する工程と、
    前記絶縁樹脂層を形成する工程と前記導体層を形成する工程を必要回数繰り返す工程と、
    前記工程の研磨によって露出した導体層と絶縁樹脂層上にシード密着層とシード層と、をこの順に形成する工程と、
    外部接続電極となる位置に開口部を備えた感光性樹脂のパターンを形成後、開口部内に電解めっきにより導体層を形成する工程と、
    前記感光性樹脂のパターンを剥離後、不要なシード層とシード密着層を除去する工程と、
    前記外部接続電極の上に開口部を備えたソルダーレジスト層を形成する工程と、
    前記ソルダーレジスト層の開口部に、溶融後に固化した半田を形成する工程と、
    前記外部接続電極とFC-BGA基板とを、半田により接合する工程と、
    前記支持体を剥離する工程と、を備えている事を特徴とする半導体パッケージ基板の製造方法。
JP2020059940A 2020-03-30 2020-03-30 配線基板及び配線基板の製造方法 Active JP7512644B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020059940A JP7512644B2 (ja) 2020-03-30 2020-03-30 配線基板及び配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020059940A JP7512644B2 (ja) 2020-03-30 2020-03-30 配線基板及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2021158306A JP2021158306A (ja) 2021-10-07
JP7512644B2 true JP7512644B2 (ja) 2024-07-09

Family

ID=77918335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020059940A Active JP7512644B2 (ja) 2020-03-30 2020-03-30 配線基板及び配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP7512644B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018047861A1 (ja) 2016-09-08 2018-03-15 凸版印刷株式会社 配線基板及び配線基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018047861A1 (ja) 2016-09-08 2018-03-15 凸版印刷株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
JP2021158306A (ja) 2021-10-07

Similar Documents

Publication Publication Date Title
US11974404B2 (en) Method of producing circuit boards
JP7574632B2 (ja) 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法
WO2022124394A1 (ja) 支持体付き基板ユニット、基板ユニット、および支持体付き基板ユニットの製造方法
JP7351107B2 (ja) 配線基板及び配線基板の製造方法
JP7497576B2 (ja) 配線基板及び配線基板の製造方法
JP2021114534A (ja) 配線基板および配線基板の製造方法
US20230254983A1 (en) Wiring board and method of producing wiring board
JP7512644B2 (ja) 配線基板及び配線基板の製造方法
JP7528455B2 (ja) 配線基板及び配線基板の製造方法
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP7552102B2 (ja) 配線基板及び配線基板の製造方法
JP7491000B2 (ja) 配線基板および配線基板の製造方法
JP2022121999A (ja) 支持体付き配線基板、支持体付き配線基板の製造方法、複合配線基板の製造方法及び機能デバイス付き配線基板の製造方法
JP7521258B2 (ja) 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法
JP7508879B2 (ja) 支持体付き配線基板、配線基板、及び半導体装置
JP7528578B2 (ja) 支持体付き基板ユニット、基板ユニット、半導体装置、および、支持体付き基板ユニットの製造方法
US20240234280A1 (en) Substrate with support and semiconductor device
US20240224421A1 (en) Wiring board unit and method for designing the same
JP7516803B2 (ja) 半導体装置、及び半導体装置の製造方法
JP2023046250A (ja) 配線基板ユニットおよび配線基板ユニットの製造方法
JP2020191380A (ja) 配線基板の製造方法
JP2021197403A (ja) 多層配線基板及び多層配線基板の製造方法
JP2022015429A (ja) 多層配線基板及び多層配線基板の製造方法
JP2020191397A (ja) 複合配線基板及びその製造方法
JP2020161572A (ja) 配線基板及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230222

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20230914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240610

R150 Certificate of patent or registration of utility model

Ref document number: 7512644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150