[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2021197403A - 多層配線基板及び多層配線基板の製造方法 - Google Patents

多層配線基板及び多層配線基板の製造方法 Download PDF

Info

Publication number
JP2021197403A
JP2021197403A JP2020100923A JP2020100923A JP2021197403A JP 2021197403 A JP2021197403 A JP 2021197403A JP 2020100923 A JP2020100923 A JP 2020100923A JP 2020100923 A JP2020100923 A JP 2020100923A JP 2021197403 A JP2021197403 A JP 2021197403A
Authority
JP
Japan
Prior art keywords
layer
insulating resin
wiring board
multilayer wiring
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020100923A
Other languages
English (en)
Inventor
孝二 今吉
Koji Imayoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2020100923A priority Critical patent/JP2021197403A/ja
Publication of JP2021197403A publication Critical patent/JP2021197403A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】支持体1の上に多層配線基板11を形成し、FC−BGA基板に搭載する方式において、加熱時の基板の反りや、配線層内部の応力に対して耐性のある配線基板及び配線基板の製造方法を提供する。【解決手段】多層配線基板11は、第1絶縁樹脂層31及び第2絶縁樹脂層32からなる配線層を2層以上有しており、前記第1絶縁樹脂層31は、フィラーを含有する樹脂であり、前記第2絶縁樹脂層32は、前記第1絶縁樹脂31よりもフィラーの含有量が低い樹脂である。そして、第1の絶縁樹脂層31及び第2絶縁樹脂層32に形成されたトレンチ部の側面及び底面には、シード密着層4及びシード層5が形成されている。【選択図】図12

Description

本発明は、多層配線基板及び多層配線基板の製造方法に関する。
近年半導体装置の高速化、高集積化が進む中で、半導体素子を搭載するFC−BGA(Flip Chip−Ball Grid Array)基板に対しても、半導体素子との接合端子の狭ピッチ化、基板内の配線の微細化が求められている。一方、FC−BGA基板とマザーボードとの接合は、従来とほぼ変わらないピッチの接合端子での接合が要求されている。
このような半導体素子との接合端子の狭ピッチ化、これに伴うFC−BGA基板内の配線の微細化に対応するため、FC−BGA基板と半導体素子との間に、インターポーザ―とも呼ばれる、微細な配線を含む多層配線基板を設ける技術が採用されている。
その一つは、インターポーザを半導体回路の製造技術を用いて、シリコンウェハ上に形成するシリコンインターポーザ技術である。
また、インターポーザをシリコンウェハ上に形成するのではなく、FC−BGA基板上に直接作り込む手法も開発されている。これは、FC−BGA基板の表面をCMP(Chemical Mechanical Polishing、化学機械研磨)等で平坦化し、インターポーザとなる多層配線基板を、FC−BGA基板上に直に形成する方式である。これについては、特許文献1に開示されている。
さらに、インターポーザ(多層配線基板)をガラス基板等の支持体の上に形成し、これをFC−BGA基板に搭載した後、支持基板を剥離することで、FC−BGA基板上に狭ピッチな多層配線基板を形成する方式もある。これについては特許文献2に開示されている。
特開2014−225671号公報 国際公開第2018/047861号
シリコンインターポーザは、シリコンウェハを利用して、半導体製造における前工程用の設備を用いて製作されることから、微細な配線層を形成することに適している。しかし、シリコンウェハは形状、サイズに制約があり、1枚のウェハから製作できるインターポーザの数が少なく、製造設備も高価であるため、インターポーザも高価となる。また、シリコンウェハが半導体であることから、伝送特性も劣化するという問題がある。
また、FC−BGA基板の表面の平坦化を行い、その上にインターポーザとなる多層の配線層を形成する方式においては、シリコンインターポーザに見られる伝送特性の劣化は小さいが、FC−BGA基板自体の製造歩留まりの問題や、FC−BGA基板上に微細配線を形成する難易度が高いため、全体的に製造歩留まりが低いという課題がある。さらにFC−BGA基板の反り、歪みに起因した半導体素子の実装における課題も存在する。
さらに、多層配線基板をガラス基板等の支持体の上に形成し、これをFC−BGA基板上に載置した後に、支持体を剥離する方式においては、支持体の上に多層配線層を形成する際に、セミアディティブ法が用いられることが多い。しかし、セミアディティブ法で用いられる絶縁樹脂層はフィラーを含有せず、後の工程で用いるフィラーを含有したアンダーフィル層、及び、ソルダーレジスト層と比較して、弾性率が低く、且つ、CTE(coefficient of thermal expansion、熱膨張率)が大きい傾向がある。
そのため、加熱時に絶縁樹脂層のみが大きく変形し、基板の反りや、配線層内部に応力を発生させ、ひいては、微細な配線層などの内部の導体層の剥離や、剥離した箇所を起点とするクラックが生じてしまう問題があった。
そこで本発明は、上記問題に鑑みてなされたものであり、基板の反りや、配線層内部の応力に対して耐性のある多層配線基板及び多層配線基板の製造方法を提供することを目的とする。
上記の課題を解決するために、本発明の代表的な多層配線基板の一つは、第1開口部を設けた第1絶縁樹脂層及び第2開口部を設けた第2絶縁樹脂層からなる配線層を2層以上有しており、前記第2絶縁樹脂層は、前記第1絶縁樹脂層よりも弾性率が低い及び/又は熱膨張率が高い樹脂であり、前記第1開口部及び前記第2開口部からなるトレンチ部の側面及び底面にはシード密着層及びシード層及び導電体が配置されている。
また、本発明の代表的な多層配線基板の製造方法の一つは、
1)第1開口部を有する前記第1絶縁樹脂層を形成する工程と、
2)回路配線部またはビア部となる第2開口部を有する前記第1絶縁樹脂層より弾性率が低い及び/又は樹脂を用いて前記第2絶縁樹脂層を形成する工程と、
3)前記第1開口部及び前記第2開口部からなるトレンチ部の側面及び底面にシード密着層及びシード層順次設ける工程と、
4)前記シード層上に導電性材料を積層形成する工程と、
5)前記トレンチ部以外の前記第2絶縁樹脂層上の前記導電性材料を除去する工程と、
6)1)から5)の工程を所望の配線層の層数分繰り返す工程
を有する。
本発明によれば、基板の反りや、配線層内部の応力に対して耐性のある多層配線基板及び多層配線基板の製造方法を提供することが可能となる。
上記した以外の課題、構成及び効果は以下の実施形態の説明により明らかにされる。
多層配線基板とFC−BGA基板を接合し、半導体素子を実装した状態を示す断面図である。 支持体の上方に剥離層、絶縁樹脂層のパターン、シード密着層、シード層、導体層を形成した状態を示す断面図である。 表面研磨後に第1絶縁樹脂層のパターンを形成した状態を示す断面図である。 第1絶縁樹脂層のパターンの上面に第2絶縁樹脂層32のパターンを形成した状態を示す断面図である。 真空中でシード密着層を形成した状態を示す断面図である。 シード密着層の上にシード層を形成した状態を示す断面図である。 シード層の上に導体層を形成した状態を示す断面図である。 CMP(化学機械研磨)加工によって導体層及びシード層を除去した状態を示す断面図である。 図3〜図8を繰り返して多層配線を形成した状態を示す断面図である。 絶縁樹脂層、シード密着層、シード層、はんだ接続用導体層を形成した状態を示す断面図である。 ソルダーレジスト層を形成した状態を示す断面図である。 表面処理層、はんだ接合部を形成し、支持体上の配線基板が完成した状態を示す断面図である。 比較例における表面処理層、はんだ接合部を形成し、支持体上の配線基板が完成した状態を示す断面図である。
以下に、図1〜図12を用いて、本発明の一実施形態に係る多層配線基板及びその製造 工程の一例を説明する。
なお、以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施形態は、本発明の技術的思想を具体化するための装置や方法を例示するものであって、本発明の技術的思想は、構成部品の材質、形状、構造、配置等を記載されたものに特定するものではない。本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、種々の変更を加えることができる。
なお、本開示において、「面」とは、板状部材の面のみならず、板状部材に含まれる層について、板状部材の面と略平行な層の界面も指すことがある。また、「上面」、「下面」とは、板状部材や板状部材に含まれる層を図示した場合の、図面上の上方又は下方に示される面を意味する。
また、「側面」とは、板状部材や板状部材に含まれる層における面や層の厚みの部分を意味する。さらに、面の一部及び側面を合わせて「端部」ということがある。
また、「上方」とは、板状部材又は層を水平に載置した場合の垂直上方の方向を意味する。さらに、「上方」及びこれと反対の「下方」については、これらを「Z軸方向」ということがあり、水平方向については、「X軸方向」、「Y軸方向」ということがある。
また、「平面形状」、「平面視」とは、上方から面又は層を視認した場合の形状を意味する。さらに、「断面形状」、「断面視」とは、板状部材又は層を特定の方向で切断した場合の水平方向から視認した場合の形状を意味する。
さらに、「中心部」とは、面又は層の周辺部ではない中心部を意味する。そして、「中心方向」とは、面又は層の周辺部から面又は層の平面形状における中心に向かう方向を意味する。
本実施例の多層配線基板30は、第1の面において半導体素子と接続可能であり、第2の面において他の配線基板と接続可能である。まず、図1に示すように、本実施例の多層配線基板30を用いて製造する半導体装置18の全体について説明する。
図1において、多層配線基板30の上面に半導体素子17が接合されており、多層配線基板30の下面にはFC−BGA基板14が接合され、これらが一体となって半導体装置18を構成している。
半導体素子17は、多層配線基板30とはんだ接合部25で接合されたのち、封止樹脂26によって封止固定されている。また、多層配線基板30は、FC−BGA基板14とはんだ接合部27で接合されたのち、封止樹脂28によって封止固定されている。
後述するように、多層配線基板30は支持体1の上方に剥離層2を介して形成され、支持体1とともにFC−BGA基板14に接合されたのち、支持体1は剥離層によって剥離除去されている。
半導体素子17は、多層配線基板30がFC−BGA基板14に接合された後に多層配線基板30に接合されてもよいし、多層配線基板30がFC−BGA基板14に接合される前に多層配線基板30に接合されていてもよい。以下の実施形態の説明では、多層配線基板30がFC−BGA基板14に接合された後に多層配線基板30に半導体素子17が接合される態様について説明する。
次に図2〜図9を用いて、多層配線基板30の構成とその製造方法について説明する。
図2は、支持体1の上方に剥離層2、絶縁樹脂層3、シード密着層4、シード層5、導体層6を形成した状態を示す断面図である。
以下、図2の構成を得るための工程を順次説明する。
(1)支持体1上面への剥離層2の形成
まず、支持体1の一方の面に剥離層2を形成する。
支持体1は、支持体1を通じて剥離層2に光を照射させる場合もあるため、透光性を有するのが有利であり、例えば矩形のガラスを用いることができる。矩形のガラスは大型化に適しているとともに、ガラスは平坦性に優れており、また、剛性が高いため、支持体上に微細なパターンを形成するのに適している。
また、ガラスはCTEが小さく歪みにくいことから、パターン配置精度及び平坦性の確保に優れている。支持体1としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば0.5mm以上、好ましくは1.2mm以上の厚みである。
さらに、ガラスのCTEは3ppm以上16ppm以下が好ましく、FC−BGA基板14、半導体素子17のCTEとの整合性の観点から10ppm程度がより好ましい。
一方、剥離層2に熱によって発泡する樹脂を用いる等、支持体1を剥離する際に支持体1に光の透過性が必要でない場合は、支持体1には、歪みの少ない例えばメタルやセラミックスなどを用いることができる。
以下、本発明の一実施形態では、剥離層2としてUV光を吸収して剥離可能となる樹脂を用い、支持体1にはガラスを用いる例で説明する。
剥離層2は、例えば、UV光などの光を吸収して発熱、もしくは、変質によって剥離可能となる樹脂でもよく、熱によって発泡により剥離可能となる樹脂でもよい。
さらに剥離層2は光分解促進剤や光吸収剤、増感剤、フィラー等の添加剤を含有してもよい。
さらに、剥離層2は複数層で構成されていてもよく、例えば支持体1上に形成される多層配線層の保護を目的として、剥離層2上にさらに保護層を設けることや、支持体1との密着性を向上させる層を剥離層2の下層に設けてもよい。さらに、剥離層2と多層配線層との間にレーザー光反射層や金属層を設けてもよく、その構成は本実施形態により限定されない。
なお、剥離層2としてUV光などの光、例えばレーザー光によって剥離可能となる樹脂を用いる場合、支持体1が透光性であれば、剥離層2に光を照射する方向は、剥離層2を設けた側とは反対側の面から支持体1に光を照射してもよい。
(2)剥離層2上面への絶縁樹脂層3の形成
支持体1の上面に剥離層2を形成した後、剥離層2の上面に絶縁樹脂層3を形成する。本実施形態では、絶縁樹脂層3として例えば、感光性のエポキシ系樹脂を用い、これをスピンコート法により形成する。感光性のエポキシ樹脂は比較的低温で硬化することができ、形成後の硬化による収縮が少ないため、その後の微細パターン形成に優れている。
絶縁樹脂層3に使用する絶縁樹脂は、フィラーを含有する材料を使用してもよく、形成する微細パターンの解像性によりフィラーの含有量などを選択すればよい。一般的には、フィラーを含有すると解像性が低下するため、パターン寸法が10μmより大きい場合にフィラーを含有する材料を使用することができる。
(3)絶縁樹脂層3のパターン化
次いで、フォトリソグラフィーにより、感光性の絶縁樹脂層3に開口部を設ける。開口部に対して、現像時の残渣除去を目的として、プラズマ処理を行ってもよい。絶縁樹脂層3の厚みは、開口部に形成する導体層の厚みに応じて設定され、本発明の一実施形態では例えば7μmの厚さで形成する。
また平面視の開口部形状は、半導体素子の接合電極のピッチ、形状に応じて設定され、本発明の一実施形態では例えばφ25μmの開口形状とし、ピッチは55μmで形成する。
(4)シード密着層4、シード層5の形成
次いで、真空中で、シード密着層4、及び、シード層5を形成する。シード密着層4は絶縁樹脂層3に対するシード層5の密着性を向上させる層であり、シード層5の剥離を防止する層である。シード層5は配線形成において、電解めっきの給電層として作用する。シード密着層4、及び、シード層5は、例えば、スパッタ法、または蒸着法などにより形成され、例えば、Cu、Ni、Al、Ti、Cr、Mo、W、Ta、Au、Ir、Ru、Pd、Pt、AlSi、AlSiCu、AlCu、NiFe、ITO、IZO、AZO、ZnO、PZT、TiN、Cu、Cu合金や、これらを複数組み合わせたものを適用することができる。
本発明では、電気特性、製造の容易性の観点およびコスト面を考慮して、シード密着層4にチタン層、続いてシード層5に銅層を採用し、順次スパッタリング法で形成する。チタンと銅層の合計の膜厚は、電解めっきの給電層として1μm以下とするのが好ましい。本発明の一実施形態ではTi:50nm、Cu:300nmを形成する。
(5)導体層6の形成
次に、シード層5の上方に電解めっきにより導体層6を形成する。導体層6は半導体素子17と接合用の電極となる。電解めっきの選択肢としては、電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅が簡便で安価で、電気伝導性が良好であることから望ましい。
電解銅めっきの厚さは、この部分が半導体素子17との接合用の電極となり、はんだ接合の観点から1μm以上、且つ、生産性の観点から30μm以下であることが望ましい。本発明の一実施形態では絶縁樹脂層3の開口部にはCu:9μmを形成し、絶縁樹脂層3の上部にはCu:2μmを形成する。
このような工程により図2の構成を得ることができる。次に、図3の構成を得るために次の工程を行う。
(6)導体層6の研磨
図2で得られた構成に対して、CMP(化学機械研磨)加工等によって導体層6の銅層を研磨し、導体層6、及び、シード層5を除去する。シード密着層4と導体層6が表面となるように研磨加工を行う。本発明の一実施形態では、絶縁樹脂層3の上面に形成された導体層6のCu:2μm、及び、シード層5のCu:300nmを研磨により除去する。
(7)シード密着層4、絶縁樹脂層3の研磨
次に、CMP加工等の研磨を再度行い、シード密着層4と、絶縁樹脂層3の一部を除去する。シード密着層4と、絶縁樹脂層3の異種材料の研磨においては、化学的な研磨による効能は少なく、研磨剤による物理的な研磨が支配的である。工程を簡略化するためには、前述の導体層6及びシード層5の研磨と同様の手法を用いてもよいし、研磨の効率化を目的としてシード密着層4及び絶縁樹脂層3の材料種に応じて研磨手法を変えてもよい。
そして、研磨を行った後に残った導体層6が、半導体素子17と接合用の電極となる。
(8)第1開口部の形成
次に図3に示すように、研磨された表面に、第1絶縁樹脂層31のパターン(第1開口部)を形成する。第1絶縁樹脂層31の厚みは、第1開口部に形成する導体層の厚みに応じて設定され、本発明の一実施形態では例えば2μmを形成する。
また平面視の第1開口部の形状は、導体層6との接続の観点から設定され、本発明の一実施形態では例えばφ10μmの開口形状を形成する。この開口部は多層配線の上下層をつなぐビア部の一部分の形状である。
第1絶縁樹脂層31としては、後に形成する第2絶縁樹脂層32と比較して弾性率が高い及び/又はCTE(熱膨張率)が小さい材料を選択する。これによって、加熱時に絶縁樹脂層のみが大きく変形し、基板の反りや、配線層内部に応力を発生させ、ひいては、微細な配線層などの内部の導体層の剥離や、剥離した箇所を起点とするクラックの発生を防止することができる。
しかし、弾性率が高い及び/又はCTE(熱膨張率)が小さい材料は、パターン化の解像度が低いことが多いことから、こうした材料は、比較的大きなパターンを形成する場所に用い、より高い解像度が求められる箇所に用いることには適していない。
このため、本実施形態においては、回路配線層やビア部を形成するための絶縁樹脂層を2層に分割し、低い解像度で形成可能なパターンを形成する層には弾性率が高い及び/又はCTE(熱膨張率)が小さい材料を採用して、応力への耐性を高め、高い解像度が求められる層には弾性率が低い及び/又はCTE(熱膨張率)が大きな材料であって、高解像度が実現できる材料を採用して、微細なパターンの形成を実現している。
第1絶縁樹脂層31の具体例としては、例えば、粒子径0.1μm以下のシリカなどの無機フィラーないし架橋ゴムなどの有機フィラーを含有し、無機フィラーまたは有機フィラーの重量比は、第1絶縁樹脂の硬化後に残る不揮発成分のうち重量比50%以下となる材料が挙げられる。
フィラーの含有率や粒子径が高くなるに従い、フォトリソグラフィーによるパターン化の解像性が低下することとなる。また、フォトリソグラフィーにより絶縁樹脂層に開口したパターン部の端部にフィラーが露出する部分を生じ、場合によっては露出したフィラーが脱落し絶縁樹脂層に穴が生じることもある。この穴の存在により形成する配線パターンに導電層の直線性が低下することもある。例えば、ミクロンサイズのパターンでは0.1μmの凹凸が許容できない場合もあるので、フィラーの粒子径は0.1μm以下、望ましくは0.05μm以下がよい。
フィラーの重量比を上げると、絶縁樹脂層の剛性が向上するが、フォトリソグラフィー時の露光光がパターン底部に届かず解像性が低下することとなる。このため、解像性を確保する観点から重量比は50%以下が望ましく、これより大きい場合にはパターンの解像性に問題が現れるおそれがある。
第1絶縁樹脂層31を形成する厚みは数μmと薄いため、図2で示した絶縁樹脂層3に比べると、微細な解像度の実現化が可能である。具体的には、Φ8μmより大きい領域の開口径が解像可能となる。
感光性の絶縁樹脂としては、例えば感光性ポリイミド樹脂、感光性ベンゾシクロブテン樹脂、感光性エポキシ樹脂、感光性アクリル樹脂、およびその変性物を絶縁樹脂として用いることも可能である。
しかし、第1絶縁樹脂層31の材料としては、上述の材料に限られず、弾性率が高い及び/又はCTE(熱膨張率)が小さい材料であって、ある程度の解像度が実現できる材料であれば、種々の材料を選択可能である。
(9)第2開口部の形成
さらに、図4に示すように、第1絶縁樹脂層のパターンの上面に第2絶縁樹脂層32のパターンを形成する。ここで、第2絶縁樹脂層32のパターンは、後述する第2開口部の形状を規定するとともに、第1絶縁樹脂層31の上方に形成される多層配線基板の回路配線部12の形状を規定する。そして、第2絶縁樹脂層32の厚みは、第2開口部に形成する導体層の厚みに応じて設定され、本発明の一実施形態では例えば2μmの厚さで形成する。
また平面視の第2開口部の形状は、積層体の接続性の観点から設定され下部の第1開口部の開口形状の外側を囲って形成される。本発明の一実施形態では例えばφ25μmのランド部や、2μmの配線パターン部からなる開口形状を形成する。この第2開口部は多層配線の回路配線部、及び、上下層をつなぐビア部の一部分の形状である。
第2絶縁樹脂層32としては、第1絶縁樹脂層31と比較して弾性率が低い及び/又はCTE(熱膨張率)が大きい材料を選択することによって、高い解像度が求められる回路配線部を含む、微細なパターンの形成を実現している。
第2絶縁樹脂層の具体例としては、例えば、フィラーを含まないか、又は、フィラーを含んだとしても、必要なパターン解像度を満たす範囲でのフィラー成分を含有する材料が使用可能である。つまり、第1絶縁樹脂層31として使用する材料は、フィラー含有量が高いため、本実施例の配線パターンの解像度を実現することは困難である。このため、狭ピッチの配線パターン間の電気的な絶縁性を確保するためには、第2絶縁樹脂層としては、フィラーの含有量は重量比として10%以下が望ましい。
感光性の絶縁樹脂としては、例えば感光性ポリイミド樹脂、感光性ベンゾシクロブテン樹脂、感光性エポキシ樹脂、感光性アクリル樹脂、およびその変性物を絶縁樹脂として用いることも可能である。
しかし、第2絶縁樹脂層32の材料としては、上述の材料に限られず、弾性率が低い及び/又はCTE(熱膨張率)が大きい材料であって、所望の解像度が実現できる材料であれば、種々の材料を選択可能である。
(10)シード密着層4及びシード層5の形成
次いで、図5、図6に示すように、真空中で、シード密着層4、及び、シード層5を形成する。本発明の一実施形態ではTi:50nm、Cu:300nmを形成する。
これによって、ビア部13及び回路配線部12の底面(本実施形態においては、半導体素子が実装される側の面)及び側面にシード密着層が形成されることになる。
(11)導体層6の形成
次に、図7に示すように、電解めっきにより導体層6を形成する。導体層6はビア部13、及び、回路配線部12となる。電解めっきの選択肢としては、電解ニッケルめっき、電解銅めっき、電解クロムめっき、電解Pdめっき、電解金めっき、電解ロジウムめっき、電解イリジウムめっき等が挙げられるが、電解銅めっきが簡便で安価で、電気伝導性が良好であることから望ましい。
電解銅めっきの厚みは、回路配線部12の電気抵抗の観点から0.5μm以上、生産性の観点から30μm以下であることが望ましい。
本実施形態では、第1絶縁樹脂層31および第2絶縁樹脂層32による2段開口部にはCu:6μmを形成し、第2絶縁樹脂層32の第2開口部にはCu:4μmを形成し、第2絶縁樹脂層32の上部にはCu:2μmを形成する。
(12)表面研磨
次に、図8に示すように、CMP(化学機械研磨)加工等によって研磨し、導体層6、及び、シード層5を除去する。
(13)シード密着層4、第2絶縁樹脂層32の除去
続けて、CMP(化学機械研磨)加工等によって研磨を再度行い、シード密着層4と、第2絶縁樹脂層32を除去する。そして、CMPを行った後に残った導体層6が、ビア部13、及び、回路配線部12の導体部となる。本発明の一実施形態では、第2絶縁樹脂層32の上部導体層6のCu:2μm、及び、シード層5のCu:300nmを研磨により除去する。
これによって、第1開口部を設けた第1絶縁樹脂層及び第2開口部を設けた第2樹脂層からなる1層の配線層が形成される。そして、多層配線基板の回路配線部の上面と、ビア部の上面とは面一となる。また、電極パッドの上面と前記配線層の下面とも面一となっている。
(14)工程の繰り返しによる多層配線の形成
図9に示すように、図3〜図8による性質の異なる2層の絶縁層からなる配線層の形成を繰り返すことにより多層配線基板が形成される。本実施形態では、配線層を2層形成する例を示している。
以下、FC−BGA基板14との接合用電極を形成する工程である、図10の構成を得るまでの工程を順次説明する。
(15)絶縁樹脂層の形成
図9で形成した研磨面の上面に絶縁樹脂層3を形成する。
ここで使用する絶縁樹脂層3は、(2)剥離層2上面への絶縁樹脂層3の形成の工程で説明した材料に限定するものではなく、第1絶縁樹脂層31や第2絶縁樹脂層32などから適宜選択すればよい。
(16)シード密着層4及びシード層5の形成
次いで、真空中で、シード密着層4、及び、シード層5を形成する。次いで、レジストパターン7を形成する。
(17)導体層(はんだ接続用)6の形成
その後、電解めっきにより導体層6を形成する。導体層6はFC−BGA基板14との接合用の電極となる。
電解銅めっきの厚みは、はんだ接合の観点から1μm以上、且つ、生産性の観点から30μm以下であることが望ましい。本実施形態では絶縁樹脂層3の開口部にはCu:9μmを形成し、絶縁樹脂層3の上部にはCu:7μmを形成する。
こうして図10に示した構成を得ることができる。
次に、図12に示す支持体上の配線基板が完成するまでの工程を順次説明する。
(18)レジストパターンの除去
その後、レジストパターン7を除去する。その後、導体層6をエッチングマスクとして不要なシード密着層4、及び、シード層5をエッチング除去する。この状態で表面に残った導体層6が、FC−BGA基板14との接合用の電極となる
(19)ソルダーレジスト8の形成
次に、図11に示されるように、はんだ接続用導体層の間にソルダーレジスト8を形成する。ソルダーレジスト8は、絶縁樹脂層3を覆うように、露光、現像し、導体層6が露出するように開口部を備えるように形成する。
なお、ソルダーレジスト8の材料としては、例えばエポキシ樹脂やアクリル樹脂などの絶縁性樹脂を用いることができる。本発明の実施形態では、ソルダーレジスト層8としてフィラーを含有した感光性エポキシ樹脂を使用している。
(20)表面処理層9の形成
次に、導体層6の表面の酸化防止とはんだバンプの濡れ性をよくするため、表面処理層9を設ける。
本発明の実施形態では、表面処理層9として無電解Ni/Pd/Auめっきを成膜する。 なお、表面処理層9には、OSP(Organic Soiderability Preservative 水溶性プレフラックスによる表面処理)膜を形成してもよい。また、無電解スズめっき、無電解Ni/Auめっきなどから適宜用途に応じて選択しても良い。
(21)はんだ接合部の形成
次いで、表面処理層9上に、はんだ材料を搭載した後、一度溶融冷却して固着させることで、はんだ10の接合部を得る。これにより、図12に示すように支持体上の多層配線基板11が完成する。
このように完成した支持体上の多層配線基板11は、FC−BGA基板14と接合した後、接合部をアンダーフィル層で封止する。
アンダーフィル層としては、例えば、エポキシ樹脂、ウレタン樹脂、シリコーン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の1種又はこれらの樹脂の2種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。アンダーフィル層は、液状の樹脂を充填させることで形成される。
次いで、剥離層2にレーザー光を照射して支持体1を取り外すことが可能となる。次に、剥離層2とシード密着層4、及び、シード層5を除去する。
その後、半導体素子17を実装して、図1に示す半導体装置18が完成する。この際、半導体素子17の実装に先立って、表面に露出した導体層6上に、酸化防止とはんだバンプの濡れ性をよくするため、無電解Ni/Pd/Auめっき、OSP、無電解スズめっき、無電解Ni/Auめっきなどの表面処理を施してもよい。以上により半導体装置18が完成する。
<効果の検証>
次に、上述したような多層配線基板30の構成とその製造方法を用いた場合の作用効果について、本実施形態の例である図12、及び、比較例である図13を参照にして説明する。
本実施形態については、図12を用いて説明する。図12は、多層配線基板30において、シリカフィラーを55%含有するCTE40ppmからなる第1絶縁樹脂層31とフィラーを含有しないCTE55ppmからなる第2絶縁樹脂層32とを交互に積層し、シリカフィラーを含有するCTE35ppmかならなるソルダーレジスト8を内部に有することで剛性を備えている。このため、図1に示す半導体素子を実装する際の圧着による接続電極パッドおよびその周辺に局所的に加わる力に対しても、多層配線基板30の歪みや内部の配線パターンの変形や破壊を回避できる。
また、フィラーを含有する層を複数層有することで、CTEを低く抑え、半導体装置内の多層配線基板30の伸縮や反りなどの変形量を制御し、各層間の密着性の向上や剥離防止や絶縁樹脂層の破断お及び破断による配線パタ―ンの断線防止に非常に効果的となる。
また、支持体上の多層配線基板11の回路配線部12、ビア部13、及び、半導体素子との接合電極パッド部33は、CMP(化学機械研磨)加工等の研磨によって、導体層6をパターニング(いわゆるダマシン法)しているため、図12のように、回路配線部12、ビア部13、及び、半導体素子との接合電極パッド部33の側面において、導体層6と絶縁樹脂層3の間にもシード密着層4を配置することが可能である。
上記のように、回路配線部12、及び、ビア部13おいては、底面、及び、側面にシード密着層4を配置でき、半導体素子との接合電極パッド部33においては、側面にシード密着層4を配置しているため、絶縁樹脂層3との密着性を向上でき、剥離を防止することが可能となる。
また、半導体素子との接合電極パッド部33の上面とビア部の底面の間にもシード密着層4が配置されていることから、電極パッド部33とビア部の間の密着性も向上することができる。
なお、支持体上の多層配線基板11は、FC−BGA基板14と接合した後、支持体1を除去して図1に示す多層配線基板30となる。
<比較例>
比較例については、図13を用いて説明する。図13は、絶縁樹脂層を全て、無機フィラー及び有機フィラーを含有しない感光性の絶縁樹脂を使用して、工程は本願の実施形態と同じ工法にて作製した構成である。
そして、FC-BGA基板14に支持体上の多層配線基板11を実装し、次に半導体素子17を実装し半導体装置18を形成した。
こうして得られた半導体装置18における多層配線基板においては、比較例の絶縁樹脂層3がフィラーを含有しないため、絶縁樹脂層自体の弾性により変形しやすい。
また、図1に示す半導体素子17を実装する際の圧着による力により、多層配線基板30の接続パッド部が沈みこみ、多層配線基板の歪みや内部の配線パターンの変形や破壊を生じやすくなる。
また、比較例の場合、フィラーを含有する層はソルダーレジスト層のみであるため、絶縁樹脂層のCTEは数十ppm高く、半導体装置内の多層配線基板30の伸縮や反りなどの変形量も大きく、変形に伴う各層間の密着性の低下も認められた。
<作用効果の確認>
本実施形態の効果として、本発明の実施形態で作製した多層配線基板30と比較例で作製した多層配線基板をピーク温度260℃のリフロー試験(JEDEC J−STD−020準拠)を繰り返し実施した。
その結果、比較例で作製した多層配線基板11では、導体層6と絶縁樹脂層3の間で剥離が観察され、剥離した箇所を起点として絶縁樹脂層3に亀裂が確認された。
一方、本発明の実施形態で作製した多層配線基板30では剥離も観察されず、絶縁樹脂の亀裂も発生しなかった。
上述の実施形態は一例であって、その他、具体的な細部構造などについては適宜に変更可能であることは勿論である。
1 支持体
2 剥離層
3 絶縁樹脂層
4 シード密着層
5 シード層
6 導体層
7 レジストパターン
8 ソルダーレジスト
9 表面処理層
10 はんだ
11 支持体上の多層配線基板
12 回路配線部
13 ビア部
14 FC−BGA基板
16 絶縁層
17 半導体素子
18 半導体装置
30 多層配線基板
31 第1絶縁樹脂層
32 第2絶縁樹脂層
33 電極パッド部
36 層間接続導体

Claims (10)

  1. 第1開口部を設けた第1絶縁樹脂層及び第2開口部を設けた第2絶縁樹脂層からなる配線層を2層以上有する多層配線基板であって、
    前記第2絶縁樹脂層は、前記第1絶縁樹脂層よりも弾性率が低い及び/又は熱膨張率が高い樹脂であり、
    前記第1開口部及び前記第2開口部からなるトレンチ部の側面及び底面にはシード密着層及びシード層及び導電体が配置されている
    ことを特徴とする多層配線基板。
  2. 請求項1に記載の多層配線基板であって、
    前記第1絶縁樹脂層は、フィラーを含有する樹脂であり、
    前記第2絶縁樹脂層は、前記第1絶縁樹脂層よりもフィラーの含有量が低い樹脂であることを特徴とする多層配線基板。
  3. 請求項2に記載の多層配線基板であって、
    前記第1絶縁樹脂層及び前記第2絶縁樹脂層は感光性の絶縁樹脂層であり、
    前記第1絶縁樹脂層は粒子径が0.1μm以下の無機フィラーまたは有機フィラーを含有し、前記無機フィラーまたは有機フィラーの重量比は、第1絶縁樹脂を硬化した後に残る不揮発成分のうち50%以下である
    ことを特徴とする多層配線基板。
  4. 請求項1〜3のいずれか一項に記載の多層配線基板であって、
    前記多層配線基板のビア部及び回路配線部の底面及び側面にはシード密着層が配置されている
    ことを特徴とする多層配線基板。
  5. 請求項1〜4のいずれか一項に記載の多層配線基板であって、
    前記多層配線基板のビア部の底面と電極パッド部の上面の間にシード密着層が配置されている
    ことを特徴とする多層配線基板。
  6. 請求項1〜5のいずれか一項に記載の多層配線基板であって、
    前記多層配線基板の回路配線部の上面と、ビア部の上面とは面一であり、且つ、電極パッドの上面と前記配線層の下面とが面一である
    ことを特徴とする多層配線基板。
  7. 請求項1〜6のいずれか一項に記載の多層配線基板であって、
    前記シード密着層はチタンを含む層である
    ことを特徴とする多層配線基板。
  8. 第1絶縁樹脂層及び第2絶縁樹脂層からなる配線層を2層以上有する多層配線基板の製造方法であって、
    1)第1開口部を有する前記第1絶縁樹脂層を形成する工程と、
    2)回路配線部またはビア部となる第2開口部を有する前記第1絶縁樹脂層より弾性率が低い及び/又は熱膨張率が高い樹脂を用いて前記第2絶縁樹脂層を形成する工程と、
    3)前記第1開口部及び前記第2開口部からなるトレンチ部の側面及び底面にシード密着層及びシード層を順次設ける工程と、
    4)前記シード層上に導電性材料を積層形成する工程と、
    5)前記トレンチ部以外の前記第2絶縁樹脂層上の前記導電性材料を除去する工程と、
    6)1)から5)の工程を所望の配線層の層数分繰り返す工程、
    を有することを特徴とする多層配線基板の製造方法。
  9. 請求項8に記載の多層配線基板の製造方法であって、
    前記第1絶縁樹脂層は、フィラーを含有する樹脂であり、
    前記第2絶縁樹脂層は、前記第1絶縁樹脂層よりもフィラーの含有量が低い樹脂である
    ことを特徴とする多層配線基板の製造方法。
  10. 請求項8又は9に記載の多層配線基板の製造方法であって、
    前記シード密着層と前記シード層はスパッタリング法で形成する
    ことを特徴とする多層配線基板の製造方法。
JP2020100923A 2020-06-10 2020-06-10 多層配線基板及び多層配線基板の製造方法 Pending JP2021197403A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020100923A JP2021197403A (ja) 2020-06-10 2020-06-10 多層配線基板及び多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020100923A JP2021197403A (ja) 2020-06-10 2020-06-10 多層配線基板及び多層配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2021197403A true JP2021197403A (ja) 2021-12-27

Family

ID=79195939

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020100923A Pending JP2021197403A (ja) 2020-06-10 2020-06-10 多層配線基板及び多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP2021197403A (ja)

Similar Documents

Publication Publication Date Title
JPWO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP7574632B2 (ja) 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法
JP7497576B2 (ja) 配線基板及び配線基板の製造方法
US20230254983A1 (en) Wiring board and method of producing wiring board
JP2021114534A (ja) 配線基板および配線基板の製造方法
JP2020077696A (ja) 配線基板、及びそれを用いた半導体装置
JP7528455B2 (ja) 配線基板及び配線基板の製造方法
JP7456097B2 (ja) 配線基板及び配線基板の製造方法
JP2021197403A (ja) 多層配線基板及び多層配線基板の製造方法
JP7512644B2 (ja) 配線基板及び配線基板の製造方法
JP7491000B2 (ja) 配線基板および配線基板の製造方法
JP2021097104A (ja) 複合配線基板及び複合配線基板の製造方法
JP7552102B2 (ja) 配線基板及び配線基板の製造方法
JP2022034306A (ja) 多層配線基板および多層配線基板の製造方法
JP7521258B2 (ja) 基板ユニット、基板ユニットの製造方法及び半導体装置の製造方法
JP2022015429A (ja) 多層配線基板及び多層配線基板の製造方法
JP7528578B2 (ja) 支持体付き基板ユニット、基板ユニット、半導体装置、および、支持体付き基板ユニットの製造方法
US20240234280A1 (en) Substrate with support and semiconductor device
US20240224421A1 (en) Wiring board unit and method for designing the same
JP7508879B2 (ja) 支持体付き配線基板、配線基板、及び半導体装置
JP2023046275A (ja) 配線基板ユニットおよび配線基板ユニットの製造方法
JP2021150306A (ja) 配線基板及び配線基板の製造方法
JP2020191380A (ja) 配線基板の製造方法
JP2020191397A (ja) 複合配線基板及びその製造方法
JP2022170158A (ja) 多層配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240516

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20240827