CN103679011B - 半导体集成电路 - Google Patents

Abstract

本发明涉及半导体集成电路。对存储在LSI中的机密信息进行保护，使其免受出于通过使得LSI故障而获取或伪造机密信息的目的而进行的激光攻击。检测激光攻击，而无论该激光攻击所导致的多比特存储元件中的错误比特的数量如何。提供了一种用于检测逻辑电路中包括的多比特存储元件的攻击检测电路。该攻击检测电路包括能够通过诸如代码原理的逻辑操作进行检测的错误确定电路和具有光线检测元件的光线照射检测电路，该光线检测元件被配置为使得该光线照射检测电路能够检测到该错误确定电路的检测限制以外的比特数量的错误。由于该错误确定电路所进行的错误检测以及该光线照射检测电路所进行的光线照射检测，该电路对来自外界的故障攻击进行补充检测。

Description

半导体集成电路

相关申请的交叉引用

包括说明书、附图和摘要的于2012年9月20日提交的日本专利申请No.2012-206965的公开通过引用被整体包含在此。

技术领域

本发明涉及一种半导体集成电路，具体地是可适当应用于针对以欺诈获取或伪造机密信息为目的的错误攻击的措施。

背景技术

存在着出于获取或伪造例如存储在用于处理机密信息的微控制器中的机密信息的目的而对安全微控制器的故障加以利用的故障攻击。该故障由应用异常电压或异常频率时钟，激光照射攻击等所导致。激光照射攻击会在局部区域处导致故障，这在故障攻击中极具威胁；因此，防范激光攻击的措施近来日益重要。

采用了部署光线检测器、电路双工、利用错误检测代码(例如，奇偶校验)的数据错误检测等作为防范激光攻击的措施。就部署光线检测器而言，光线检测元件被置于形成用于处理机密信息的微控制器的半导体芯片之中，因此直接检测激光照射。就电路双工而言，在简单示例中，提供了诸如触发器的两个存储元件，并且将相同数据输入到两个存储元件中。当该数据被读出时，将两个输出进行比较。如果输出不匹配，则确定已经进行了故障攻击。存在从上述简单的示例到对整个CPU(中央处理单元)进行双工的示例的范围的各种双工单元。针对错误检测，诸如奇偶校验的错误检测代码被基于要存储的数据事先进行计算。当存储的数据被再次读取时，错误检测代码被再次计算并且与存储的代码比较。如果代码不匹配，则确定已经进行了故障攻击。

日本未审专利公开No.2010-161405(专利文献1)公开基于由六个晶体管(图1)所构成的SRAM(静态随机访问存储器)存储器单元的光线检测器并且示出了直接将光线检测器布置在SRAM的存储器衬垫中的实施例(图4等)。另外，专利文献1公开了将光线检测器布置在配置了诸如CPU的逻辑电路和包含光线检测电路的D型触发器(图15，0096至0097段)的单元阵列中的实施例(图13，0089-0094段)。

日本未审专利公开No.2011-165732(专利文献2)公开了一种基于CMOS(互补金属氧化物半导体)反向器的光线检测电路。在该反向器上提供光线接收单元，其中故障由光线照射所导致并且被检测到。

日本未审专利公开No.2008-198700(专利文献3)公开了一种半导体闸流管结构的光线检测器。该光线检测器通过由P阱、N阱和相应阱中所形成的杂质扩散层形成PNPN结进行配置，并且能够在例如10平方μm的小面积中形成(图3，0029段)。

日本未审专利公开No.2009-289104(专利文献4)公开了一种安全设备，其将从包括存储器和CPU的双工核心中相同命令的处理所获得的响应进行比较，在结果不匹配的情况下确定其处于故障攻击之下，并且执行错误处理。

日本未审专利公开No.2009-187438(专利文献5)公开了一种通过IC卡中的错误检测码来保护程序的技术，该IC卡包括用于执行存储在非易失性存储器中的程序的CPU。针对每一个执行代码，在非易失性存储器中事先计算、增加和存储EDC(错误检测码)。在CPU进行读出以便执行时，再次计算EDC并且与所存储的EDC进行比较。如果EDC不匹配，则确定正在进行故障攻击。

发明内容

虽然部署光纤检测器作为防范激光攻击的措施在直接检测光线照射方面是有效的，但是必须将光线检测元件置于光线照射位置。近来，已经出现了照射具有减小至若干μm的激光束直径的激光，避开了所布置的光线元件的攻击方法，使得已经出现了光线检测器无法对其进行检测的问题。

虽然专利文献3中的图1和9公开了在激光直径减小至数百μm的假设下在光线检测范围内紧凑布置光线检测器的示例(0011段)，但是其无法应用于减小至数μm的光线直径。这是因为虽然有必要以所假设的激光直径的数μm的间隔布置光线检测元件，但是专利文献3中的图3所公开的光线检测元件产生10平方μm，并且在它们以数μm的间隔进行布置的情况下占据过大面积，这在成本方面是不现实的。专利文献1和2中所公开的光线检测元件像SRAM存储器单元或逻辑门的大小一样小，并且因此可以以数μm的间隔进行布置，但是占据过大面积，这会影响到芯片成本。另外，如果激光束直径在将来变得向SRAM存储器单元和逻辑门的大小一样小，则这些在成本方面会变得不现实。

虽然电路双工作为防范激光攻击的措施在抵御包括激光攻击的任何故障攻击方面是有效的，但是必须将电路的大小加倍，这影响到芯片的成本。例如，专利文献4中所描述的双工需要两组执行相同处理的存储器和CPU，这对于芯片的成本具有极大影响。

虽然错误检测作为防范激光攻击的措施在使得电路大小加倍的不必要性方面是有效的，但是错误检测码自身具有理论上的检测限制。例如，在奇偶校验检查和校验和中，生成奇偶校验以使得具有所添加的1比特奇偶校验的1的总数变为事先所确定的偶数或奇数。例如，在偶数奇偶校验的情况下，指示数据已经变为奇数奇偶校验的读取结果使得能够作出故障确定。然而，如果2个比特已经同时变化，则偶数奇偶校验的数据保持偶数奇偶校验，使得无法检测到错误。这同样应用于校验和。因此，奇偶校验和校验和能够检测到1比特错误，但是无法检测或错误检测2比特或更多的错误。冗余比特数量的增加使得能够检测出多比特错误，然而这增加了错误检测电路的大小。因此，这在充分小的激光束直径以及出现处于错误检测码自身的理论检测限制内的比特数量的错误的情况下有效工作，但是在大的光束直径以及出现超出检测限制之外的比特数量的错误的情况下无法始终检测到错误。

因此，在作为防范激光攻击的措施的各种方法中，没有能够在现实芯片成本范围内应对每种激光束直径的方法。

虽然下文将对解决这些问题的手段进行描述，但是其它问题和新颖特征将根据该说明书和附图的描述而变得显而易见。

以下将对一个实施例进行描述。

提供了一种用于检查逻辑电路中所包括的多比特存储元件的攻击检测电路。该攻击检测电路包括能够通过诸如代码原理的逻辑运算进行检测的错误确定电路以及具有光线检测元件的光线照射检测电路，并且该光线检测元件被配置为使得该光线照射检测电路能够检测到该错误确定电路的检测限制以外的比特数量的错误。由于该错误确定电路所进行的错误检测以及该光线照射检测电路所进行的光线照射检测，所以该电路互补地检测来自外界的攻击。

以上所描述实施例所获得的效果将简要描述如下。

可以对激光攻击进行检测，而不考虑由在逻辑电路上的激光攻击所导致的多比特存储元件中的错误比特的数量。

附图说明

图1是示出根据第一实施例的半导体设备的配置示例的解释示图。

图2是示出根据第二实施例的半导体设备的具体配置示例的解释示图。

图3是示出根据第二实施例的用于在检测到光线照射时进一步保护半导体设备中用于存储错误检测码的存储元件的配置示例的解释示图。

图4是示出根据第三实施例的半导体在其中利用3比特错误检测码的配置示例的解释示图。

图5是示出根据第四实施例的用于利用通过半导体设备的双工而进行保护的配置示例的解释示图。

图6A和6B是示出触发器以及用于检测针对两个或更多个存储元件(触发器)的光线照射的光线检测元件的排列的解释示图。

图7是示出触发器以及用于检测针对四个或更多个存储元件(触发器)的光线照射的光线检测元件的排列的解释示图。

图8是示出对于跨多个单元行布置触发器和光线检测元件以检测针对两个或更多个存储元件(触发器)的光线照射的修改的解释示图。

图9是示出对于跨多个单元行对角线布置触发器和光线检测元件以检测针对两个或更多个存储元件(触发器)的光线照射的修改的解释示图。

图10是示出触发器和光线检测元件被交替相邻布置以检测针对两个或更多个存储元件(触发器)的光线照射的情形的解释示图。

图11是示出用于保护处理器的实施例的解释示图。

图12是示出在用于保护处理器的实施例中检测到攻击时对处理器进行重置的实施例的解释示图。

图13是示出使用光电二极管作为光线检测元件的光线照射检测电路的配置的电路图。

图14是示出使用光电二极管作为光线检测元件的光线照射检测电路的操作的时序图。

图15A和15B是示出使用光响应型缓冲器作为光线检测元件的光线照射检测电路的配置的电路图。

图16是示出使用光响应型缓冲器作为光线检测元件的光线照射检测电路的操作的时序图。

具体实施方式

1.实施例的概述

首先，将对本申请中所公开的本发明的示例性实施例进行概述。附图中利用在示例性实施的概括描述中对其所应用的括号所应用的附图标记仅是利用该附图标记所标记的组件概念中所包含的组件的说明。

[1]<错误确定电路+光线照射检测电路>

包括逻辑电路(6)的半导体集成电路(10)配置如下，该逻辑电路(6)包括n个均能够存储1比特信息的存储元件(5_1至5_6)(n是正整数)和攻击检测电路(1)。

该攻击检测电路包括错误确定电路(2)和光线照射检测电路(4)。在错误确定电路检测到错误或光线照射检测电路检测到光线照射时确定逻辑电路已经从外界被攻击。

错误确定电路能够通过逻辑运算来检测出n个存储元件中所存储的n比特代码中已经出现了k比特或更少错误(k是正整数)。

光线照射检测电路具有光线检测元件(3_1至3_4)并且能够检测到光线已经被照射到n个存储元件中的(k+1)或更多个元件。

这使得可以检测到激光攻击，而不顾逻辑电路上的激光攻击所导致的多比特存储元件中的错误比特的数量。

[2]<错误确定电路＝误差检测码生成电路+校验电路>

在项目1中，n个存储元件(5_7至5_11，5_12至5_16，5_17至5_23)包括能够存储m比特的错误检测码的m个存储元件(5_11，5_16，5_23)。错误确定电路包括用于从n个存储元件中的(n-m)个存储元件生成错误检测码的错误检测码生成电路(7)以及能够检测n个存储元件中出现的错误的检查电路(8)。

这使得可以对针对用于存储n比特信息的存储元件的激光攻击进行保护，该n比特信息包括对所保护的(n-m)个比特所生成的m比特错误检测码。

<通过奇偶校验检查进行保护>

在项目2中，n个存储元件包括能够存储1比特奇偶校验码的一个存储元件(5_16)以及具有(n-1)个光线检测元件(3_8至3_11)的光线照射检测电路。

错误确定电路包括用于从n个存储元件中的(n-1)个存储元件(5_12至5_15)生成奇偶校验码的奇偶校验码生成电路(7)，以及能够检测n个存储元件(5_12至5_16)中出现的错误的奇偶校验检查电路(8)。

在检测到光线已经被照射到(n-1)个光线检测元件中的至少一个的时刻下，光线照射检测电路检测光线已经照射到n个存储元件中的两个或更多个。

这使得可以针对包括奇偶校验检查电路的保护电路上的激光攻击进行保护，该奇偶校验检查电路用于对存储包括为所保护的(n-1)比特所生成的奇偶校验码的n比特信息的存储元件进行检查。该奇偶校验码生成电路和奇偶校验检查电路可以配置有简单的逻辑门，这能够抑制用于保护的电路的开销。

[4]<通过双工进行保护>

在项目1中，n个存储元件包括作为有源逻辑电路的输出的m个有源存储元件(5_24)，以及作为与有源电路形成双工的备用逻辑电路的输出的m个备用存储元件(5_24)。错误确定电路在有源存储元件的输出与相对应的备用存储元件的输出不匹配的情况下检测到错误已经发生了。在有源存储元件和相对应的备用存储元件中，相对应的两个元件被布置有置于其间的至少一个光线检测元件。

这使得可以针对在采用双工保护的电路中的有源系统和相对应备用系统中同时导致错误的激光攻击进行保护。

[5]<用于1比特错误检测的光线检测元件的排列>

在项目3中，从n个存储元件中所选择的任意两个存储元件有必要被布置有置于其间的至少一个光线检测元件。

这使得可以检测到针对n个存储元件中的两个或更多个的同时的光线照射。

[6]宏单元(Macro Cell)

在项目5中，(n-1)个光线检测元件和n个存储元件各自交替地相邻布置在单个单元行中。

这使得可以通过制备并使用宏单元而在不特别考虑单元在自动布局中的排列的情况下设计LSI的布局，该宏单元满足用于检测针对n个存储元件中的两个或更多个的同时光线照射的条件。

[7]<CPU中程序计数器的保护>

在项目1中，逻辑电路为处理器(20)，并且n个存储元件包括该处理器的程序计数器(24)。

这使得可以保护LSI免受由激光照射所导致的程序的异常分支的影响。

[8]<CPU中条件代码寄存器的保护>

在项目1中，逻辑电路为处理器(20)，并且n个存储元件包括用于提供该处理器在执行条件分支指令时所参考的条件的寄存器(25)。

这使得可以保护LSI免受由激光照射所导致的程序的异常分支的影响。

[8]<CPU中通用寄存器的保护>

在项目1中，逻辑电路为处理器(20)，并且n个存储元件包括该处理器的通用寄存器(26)。

这使得可以保护LSI免受由激光照射所导致的程序的异常算术操作处理的影响。

[10]<检测到攻击时的重置>

在项目1中，逻辑电路是处理器(20)，并且攻击检测电路的输出被输入到该处理器的重置端子。

由此，当检测到激光照射所进行的攻击时，处理器被重置，这能够保护存储在LSI中的机密信息。

[11]<检测到攻击时删除机密信息>

在项目1中，逻辑电路是具有存储器(30)的处理器，攻击检测电路能够对处理器生成中断，并且处理器在检测到攻击时删除存储器中所存储的信息。

由此，当检测到激光照射所进行的攻击时，存储器中所存储的机密信息被删除，这能够保护存储在LSI中的机密信息。

[12]<检测到攻击时关闭电源>

在项目1中，半导体集成电路进一步包括电源电路，其具有用于控制对逻辑电路进行供电的电源控制端子。攻击检测电路的输出耦合至该电源电路的电源控制端子，并且在检测到攻击时切断对逻辑电路的供电。

由此，当检测到激光照射所进行的攻击时，电源被关闭，这能够保护存储在LSI中的机密信息。

[13]<错误确定电路+光线照射检测电路>

包括逻辑电路(6)的半导体集成电路(10)配置如下，该逻辑电路(6)包括每个均能够存储1比特信息的n个存储元件(5_1至5_6)(n是正整数)和攻击检测电路(1)。

攻击检测电路包括错误确定电路(2)以及具有光线检测元件的光线照射检测电路(4)。

错误确定电路能够通过逻辑运算来检测出n个存储元件中所存储的n比特代码中已经出现了k比特或更少错误(k是正整数)。

在不具有内凸圆周的最小封闭曲线下包围n个存储元件中的任意(k+1)个存储元件的多个区域均包含至少一个光线检测元件，并且光线照射检测电路在检测到光线已经照射到至少一个光线检测元件时检测针对n个存储元件中的(k+1)或更多个的光线照射。

在错误检测电路检测到错误或者光线照射检测电路检测到光线照射时确定逻辑电路已经从外界被攻击。

这使得可以检测到激光攻击，而不顾逻辑电路上的激光攻击所导致的多比特存储元件中的错误比特的数量。

2.实施例的细节

以下将更为详细地对实施例进行描述。

<错误确定电路+光线照射检测电路>

激光攻击会导致整个电路中被激光所照射的任意组件的故障。然而，对整个逻辑电路提供故障检测电路大幅增加了电路尺寸，并且因此在成本方面基本是不被允许的。出于该原因，仅诸如触发器和锁存器的存储元件被保护。存储在诸如触发器和锁存器的存储元件中的数值在任意时序被激光照射而反转，这使得攻击方能够轻易导致故障。另一方面，同样在一般逻辑门中，逻辑数值也在任意时序被激光照射而反转；然而，在存储元件进行数据获取的时序范围之外反转的数值被恢复而并不影响电路操作，这对于攻击方并不是有效攻击。

出于该原因，仅检测并保护诸如触发器和锁存器的存储元件的故障，因此可以在不大幅增加电路尺寸的情况下有效保护整个逻辑电路。

图1是示出根据第一实施例的半导体设备的配置示例的解释示图。半导体集成电路10具有包括n个触发器5_1至5_6(n是正整数)以及攻击检测电路1的逻辑电路6，并且被如下进行配置。攻击检测电路1包括错误确定电路2以及具有光线检测元件的光线照射检测电路4。

错误确定电路2能够通过逻辑运算来检测出n个触发器中所存储的n比特数据中已经出现的k比特或更少错误(k是正整数)。例如，向(n-m)比特数据添加m个冗余比特以形成k比特错误检测码，其能够对错误检测电路即错误确定电路2进行配置。能够使用已知的基于诸如奇偶校验码、循环冗余码、BCH码的编码原理的错误检测电路。另外，例如，相同数值被存储在两个触发器中，并且这两个数值被读出并进行比较。如果它们不匹配，则做出错误确定。这也可以对错误确定电路2进行配置。两个触发器的比较是1比特错误检测。在2比特错误的情况下，两个触发器都被反转，因此不可能检测到它们。

在错误确定电路2配置有能够检测k比特或更少错误的错误检测电路的情况下，光线照射检测电路被配置为检测同时被光线所照射的(k+1)个触发器。将对包围在n个触发器5中所包括的任意(k+1)个触发器的区域进行考虑。该区域被构造成没有内凸圆周的最小封闭曲线。在该区域为圆形的情况下，包围所有触发器的最小的圆被指定为该区域。来自攻击方的激光束聚焦于其中的圆形是用于对所有(k+1)个触发器同时照射光线的最小区域。激光束聚焦于其中的形状并不局限于圆形，并且应当将椭圆形等纳入考虑之中；然而，由于光线聚焦，形状将被局限于被外凸封闭曲线所包围的区域。至少一个光线检测元件3被布置在该区域之内。由此，检测到整个区域被光线照射，也就是说，所有(k+1)个触发器都被光线所照射。

在图1的示例中，错误确定电路2能够检测六个触发器5_1至5_6中的2比特错误，并且有必要为六个触发器5中的任意三个布置一个光线检测元件3。光线检测元件3_1被布置在包围三个触发器5_1、5_2和5_3的圆形51的中心处。光线检测元件3_2被布置在包围三个触发器5_2、5_4和5_5的圆形52的中心处。光线检测元件3_3被布置在包围三个触发器5_2、5_3和5_5的圆形53的中心处。光线检测元件3_4被布置在包围三个触发器5_3、5_5和5_6的圆形54的中心处。任意其它三个触发器的组合包括在比所图示的圆形51至54更大的区域中；因此，有必要在该区域中布置一个或多个光线检测元件3。在激光在圆形中聚焦的情况下，可以检测到针对错误确定电路2所检查的六个触发器5_1至5_6中的任意三个或更多个触发器的光线照射。圆形51至54是用于检测光线照射的最小区域。无法保证的是，根据该实施例的光线照射检测电路4能够必然检测到聚焦在比其更小的区域之中的光线所进行的照射。

当错误确定电路2检测到错误或者光线照射检测电路4检测到光线照射时，确定逻辑电路已经从外部被攻击。针对(k+1)或更多个触发器5的激光照射被光线照射检测电路4所检测，并且出现在被聚焦激光所照射的k个或更少个触发器5中的错误被错误确定电路2所检测。

这使得可以检测到激光攻击，而不顾逻辑电路上的激光攻击在多比特存储元件中所导致的错误比特的数量。错误确定电路2检测k比特或更少的错误，并且光线照射检测电路4检测(k+1)比特或更多的错误，它们彼此互补；因此，可以对任意数量比特的错误进行检测。

触发器能够被锁存器、存储器单元或能够存储1比特信息的其它存储元件所替代。

虽然图1示出了其中激光聚焦于圆形之中的示例；但是随着相同概念被应用于集中于椭圆形等之中的，光线检测元件能够被布置为对光线照射检测电路4进行配置。

由于该实施例的特征在于光线检测元件的排列，特备是与触发器(存储元件)的相对位置关系；所以能够采用已知的光线照射检测电路作为光线照射检测电路4。

图13是示出使用光电二极管作为光线检测元件的光线照射检测电路的配置的电路图。图14是示出其操作的时序图。多个光电二极管并行耦合至节点1。该节点1被缓冲器55驱动至高电平。由其它缓冲器所驱动的多个光电二极管可以级联耦合。该电压由缓冲器58(节点2)进行波形整形，输入到SR锁存器60中，并且输出到作为光线照射检测输出的节点3。由于节点1被缓冲器55驱动至高电平并且光电二极管3反向偏转，所以节点1正常地被保持在高电平。例如，当光线照射到在缓冲器55和56之间的光电二极管3时，光电二极管3中由所照射光线生成的电子洞配对产生反向电流，使得节点1处的电位下降。当电位变得低于缓冲器56的逻辑阈值Vt时，其作为脉冲波形传播至包括节点2的后续阶段。SR锁存器被该脉冲重置，其将节点3反转至高电平并保持它。通过适当设置缓冲器55的驱动能力，当光线照射到并行耦合的光电二极管3之一时，节点1处的电位能够变得低于设计中的缓冲器56的逻辑阈值Vt。由此，可以配置光线照射检测电路以便检测针对光电二极管之一的光线照射。该光电二极管可以被作为光线检测元件的光电晶体管等所替代。

图15A和15B是示出使用光响应型缓冲器作为光线检测元件的光线照射检测电路的配置的电路图。图16是示出其操作的时序图。在正常逻辑门中，光线照射可能会导致故障。最初，LSI上的激光照射所进行的故障攻击利用了该原理。其中没有在布局中单元的上层上布置金属连线层的缓冲器与正常缓冲器相比更容易由于光线照射而产生故障。这样的缓冲器能够被用作光响应型缓冲器。在图15A所示的光线照射检测电路中，其输入被固定为高电平的光响应型缓冲器3的输出通过反向器59被输入至SR锁存器60。如图15B所示，多个光响应型缓冲器3可以级联耦合。当光线照射至至少一个光响应型缓冲器3时，作为其输出节点的节点1处的电位下降。如果节点1处的电位即使其没有完全反转也下降并变为小于后续反向器59的逻辑阈值Vt，则在作为反向器59的输出的节点2处出现脉冲。SR锁存器60获取该脉冲，并且将其输出至作为光线照射检测输出的节点3。由此，可以对光线照射检测电路4进行配置用于检测针对光响应型缓冲器之一的光线照射。光响应型缓冲器可以被光响应型反向器或作为光线检测元件的其它逻辑门电路所替代。

第二实施例

<1比特错误检测码的生成和检查+光线照射检测电路>

图2是示出根据第二实施例的半导体设备的具体配置示例的解释示图。在该配置示例中，错误确定电路2能够检测1比特错误，并且光线检测元件3_5至3_7交错于存储元件5_7至5_10之间以便检测针对2比特或更多存储元件的激光照射。

该半导体设备包括错误检测码生成电路7，其用于基于触发器5_7至5_10中所存储的写入数据生成错误检测码。错误检测码生成电路7所生成的错误检测码被存储在触发器5_11中。检查电路8基于从触发器5_7至5_10所读取的数据以及触发器5_11中所存储的错误检测码确定存在还是不存在错误，在存在错误的情况下输出错误检测信号。光线检测元件3_5至3_7的输出被耦合至光线照射检测电路4，其在检测到针对光线检测元件3_5至3_7中的至少一个的光线照射时输出光线照射检测信号。

错误检测码例如是奇偶校验码。错误检测码生成电路7在写入数据中1的数量为偶数时生成数据0作为偶数奇偶校验，或者在1的数量为奇数时生成数据1作为奇数奇偶校验，并且将其存储在触发器5_11中。检查电路是奇偶校验检查电路。检查电路8确定从触发器5_7至5_10所读取的数据中1的数量是偶数还是奇数，并且将其与触发器5_11中所存储的数据进行比较。从触发器5_7至5_10所读取的数据中的1比特反转导致奇偶校验发生变化，这能够被奇偶校验检查电路8所检测到。另一方面，检查电路8无法检查到2比特或更多的数据反转。

由于光线检测元件3_5至3_7与触发器5_7至5_10交替布置，所以针对两个或更多触发器的光线照射必然能够被光线检测元件3_5至3_7中的至少一个所检测。

由此，当利用聚焦激光所进行的攻击仅导致1比特触发器中出现故障时，错误确定电路能够检测到该故障。另外，当利用较大直径的激光所进行的攻击在两个或更多触发器中导致故障时，光线照射检测电路4能够检测到光线照射。

图3是示出根据第二实施例的用于在检测到光线照射时进一步保护半导体设备中用于存储错误检测码的存储元件的配置示例的解释示图。

在该配置示例中，光线检测元件3_8至3_11交错在包括作为用于存储保护数据的存储元件的触发器5_12至5_15以及作为用于存储错误检测码的存储元件的触发器5_16的五个触发器之间。

包括错误检测码生成电路7和检查电路8的配置的用于确定错误的电路配置与图2所示的相同。光线检测元件3_11布置在触发器5_12和5_15以及用于存储错误检测码的触发器5_16之间，并且还耦合至光线照射检测电路4。可以检测到针对包括用于存储错误检测码的触发器5_16的两个触发器的光线照射。

这使得可以针对包括用于检查存储元件的奇偶校验检查电路的所保护电路上的激光攻击进行保护，该存储元件用于存储包括为所保护的(n-1)比特生成的奇偶校验码的n比特信息。奇偶校验码生成电路和奇偶校验检查电路能够配置有简单的逻辑门，这能够抑制用于保护的电路开销。

第三实施例

<m比特错误检测码的生成和检查+光线照射检测电路>

虽然第二实施例利用了1比特的错误检测码，但是错误检测能力被任意提升。在错误确定电路2的错误检测能力有被提升的情况下，光线照射检测电路4的光线照射检测能力会下降。在错误确定电路2能够检测m比特或更少错误的情况下，仅光线照射检测电路4仅有必要具有检测针对(m+1)或更多存储元件的光线照射的能力。更具体地，为m个存储元件设置一个光线检测元件。

图4是示出根据第三实施例的半导体设备采用3比特错误检测码的配置示例的解释示图。

该半导体设备包括用于基于触发器5_17至5_22中所存储的写入数据生成错误检测码的错误检测码生成电路7。由错误检测码生成电路7所生成的错误检测码存储在触发器5_23中。该错误检测码不必由1比特组成，并且通常由多个比特组成。检查电路8基于从触发器5_17至5_22所读取的数据以及触发器5_23中所存储的错误检测码来确定存在还是不存在错误，并且在存在错误的情况下输出错误检测信号。光线检测元件3_12至3_13均被设置为用于触发器5_17至5_23中的三个。具体配置，也就是存储元件和光线检测元件之间的位置关系在第一实施例和图1中进行了详述，并且将在第五实施例和图7中进行描述。光线检测元件3_12至3_13的输出耦合至光线照射检测电路4，其在检测到针对光线检测元件3_12至3_13中的至少一个的光线照射时输出光线照射检测信号。

就错误检测码而言，可以使用基于诸如循环代码、BCH代码等的编码理论的已知错误检测电路。由于光线检测元件3_12至3_13均被设置为用于触发器5_17至5_23中的三个，所以光线检测元件3_12至3_13必然要能够检测针对触发器5_17至5_23中的四个或更多个的光线照射。当利用所聚焦激光进行的攻击而仅在m比特或更少的触发器中出现故障时，错误确定电路能够检测到它们。另外，当由于较大直径的激光所进行的攻击而在(m+1)或更多个触发器中出现故障时，光线照射检测电路4能够检测到光线照射。

这使得可以针对用于存储包括为所保护的(n-m)比特生成的m比特错误检测码的n比特信息的存储元件上的激光攻击进行保护。

第四实施例

<电路双工+光线照射检测电路>

图5是示出根据第四实施例的用于利用半导体设备的双工所进行的保护的配置示例的解释示图。

写入数据被写入到作为有源系统的触发器5_24以及作为备用系统的触发器5_25，并且存储在作为有源系统的触发器5_24中的数据作为受保护的FF输出而被读取。错误检测电路2是异或门，并且在从触发器5_24所读取的数据和从触发器5_25所读取的数据不匹配的情况下输出错误检测信号。

光线检测元件3_14布置在作为有源系统的触发器5_24和作为备用系统的触发器5_25之间。基于其输出，光线照射检测电路输出光线照射检测信号。

当光线照射至作为有源和备用系统的触发器5_24和5_25之一而使得数据反转时，攻击作为光线检测信号被检测到。

虽然图5为了促进理解而示出了仅配置有两个触发器的有源和备用系统的双工电路，但是可以执行针对多个比特以及逻辑电路的多路复用等的提升。

多个比特的有源触发器设有相同比特数量的备用触发器。错误确定电路2将两个系统进行比较，并且在它们不匹配的情况下输出错误检测信号。每个光线检测元件布置在有源和备用触发器的相对应比特之间并且被输入至光线照射检测电路4，其在检测到对任何一个光线检测元件的光线照射时输出光线照射检测信号。导致有源和备用系统中的数据同时反转的光线照射能够被光线照射检测电路4检测到，并且仅在它们中的一个或不支持的触发器中发生的数据反转能够被错误确定电路2所检测。这同样可应用于对整个电路实现双工以及触发器作为存储元件的情形。

这使得可以针对同时在采用双工保护的电路中的有源系统和相对应备用系统中导致错误的激光攻击进行保护。

第五实施例

<光线检测元件的排列>

图6A和6B是示出触发器以及用于检测针对两个或更多个存储元件(触发器)的光线照射的光线检测元件的排列的解释示图。在用于在单元行中对标准单元进行布置并连线的设计方法的假设之下，图6A和6B示出了标准单元被布置在单元行中的布局。

在图6A中，一个光线检测元件3相邻地布置在两个触发器5之间。当光线照射到两个触发器5时，该光线必然照射到其间的光线检测元件3；因此，可以检测到针对两个或更多个触发器的光线照射。触发器5和光线检测元件3并不必需被相邻布置，并且可以在其间布置以其它逻辑门，如图6B所示。

在另一方面，用于在单元行中对标准单元进行布置和连线的许多设计工具并不具有用于容易地指定单元排列的方法。在这种情况下，通过准备在其中一个光线检测元件3相邻地布置在两个触发器5之间的新的单元，即使是利用并不具有用于指定单元排列的方法的设计工具，也可以轻易地实现第二至第四实施例中的触发器和光线检测元件之间的排列关系。

这使得可以检测到针对n个存储元件中的两个或更多个存储元件的同时光线照射。

图7是示出触发器以及用于检测针对四个或更多个存储元件(触发器)的光线照射的光线检测元件的排列的解释示图。一个光线检测元件3相邻地布置在三个触发器5的两个群组之间。由此，光线检测元件3必然能够检测到针对六个触发器中的四个或更多个的光线照射。虽然触发器5和光线检测元件3在图7中相邻布置，但是可以如图6B所示在其间布置以逻辑门等。另一方面，通过使用将触发器和光线检测元件相邻布置而制备的新单元，即使利用没有用于指定单元排列的方法的设计工具，也可以轻易地实现第四实施例中的触发器和光线检测元件之间的排列关系。

这使得可以检测针对n个存储元件中的四个或更多个的同时光线照射。

图8是示出对于跨多个单元行布置触发器和光线检测元件以检测针对两个或更多个存储元件(触发器)的修改的解释示图。虽然图6A和6B示出了两个触发器5和光线检测元件3布置在一个单元行中的示例，但是光线检测元件3可以跨多个单元行而布置在两个触发器5之间。相同的概念可应用于如图7所示的一个光线检测元件布置在多个触发器的群组之间的情形。

图9是示出对于跨多个单元行对角线布置触发器和光线检测元件以检测针对两个或更多个存储元件(触发器)的光线照射的修改的解释示图。不仅在如图8所示的将触发器和光线检测元件垂直于单元行进行排列的情形中，而且在连接两个触发器的直线上对角线布置光线检测元件3的情形中，都能够获得相同的操作和效果。另外，即使在多个触发器的情况下以及即使在其间提供有其它逻辑门的情况下，只要光线检测元件3被布置在连接两个触发器的直线上，就也能够获得相同的操作和效果。

图10是示出触发器和光线检测元件交替相邻布置以检测针对两个或更多个存储元件(触发器)的光线照射的情形的解释示图。

这使得可以通过制备并使用满足用于检测针对n个存储元件中的两个或更多个存储元件的同时光线照射的条件的宏单元而在不特别考虑自动布局中的单元排列的情况下设计LSI的布局。

第六实施例

<CPU的保护>

虽然由软件进行正常操作检查作为防范故障的措施是有效的，但是难以通过软件来检查诸如CPU的处理器自身的故障。

为了导致诸如CPU的处理器出现故障，用于改变通用寄存器、程序计数器(PC)和条件代码寄存器(CCR)的数值的故障攻击是有效的。另一方面，通过由硬件对它们进行保护，处理器的操作以及因此执行的软件对于故障攻击的抵抗性能够有所增强。

图11是示出用于保护处理器的实施例的解释示图。

诸如CPU的处理器包括提取单元21、解码单元22和指令执行单元23。提取单元21提取存储在由程序计数器24所指定的地址中的指令，解码单元22对该指令进行解码，并且指令执行单元23对其进行执行。指令执行单元23所进行的算术运算处理通过利用通用寄存器26的输入/输出而被执行。算术运算结果的状态标志被存储在条件代码寄存器25中。指令执行单元23基于条件代码寄存器25中所存储的状态标志执行分支和算术运算处理。

在该实施例中，程序计数器24、条件代码寄存器25和通用寄存器26分别具有奇偶校验生成电路7_1、7_2和7_3，在存储元件5_26、5_27和5_28中存储所生成的奇偶校验，并且具有奇偶校验检查电路8_1、8_2和8_3来检查错误。每个光线检测元件3被布置在对程序计数器24、条件代码寄存器25和通用寄存器26进行配置的存储元件的一个比特和下一比特之间。光线照射检测电路4_1、4_2和4_3检测光线照射。通用寄存器的数目、用于通用寄存器26的奇偶校验生成电路7_3、用于存储所生成的奇偶校验的存储元件5_28、奇偶校验检查电路8_3是相同的。

在程序计数器24、条件代码寄存器25和通用寄存器26中的任意一个中已经出现的1比特错误能够由奇偶校验检查电路8_1至8_3所检测。导致2比特或更多错误的针对两个或更多个存储元件的光线照射能够由光线照射检测电路4_1至4_3所检测。

通过制备程序计数器24和条件代码寄存器25之一或其二者，可以保护LSI免受激光照射所导致的程序异常分支的影响。另外，通过对通用寄存器26进行保护，可以保护LSI免受激光照射所导致的程序的异常算术运算处理。

在图11所示的示例中，奇偶校验检查电路8_1至8_3检测1比特错误，并且光线照射检测电路4_1至4_3检测针对两个或更多个存储元件的光线照射，因此对CPU 20进行保护。与之不同地，可以使用不小于2比特的任意m比特的错误检测电路以及能够检测针对(m+1)个存储元件的光线照射的光线照射检测电路的组合。另外，即使在仅对程序计数器24、条件代码寄存器25和通用寄存器26之一进行保护的情况下，也能够对保护效果有所影响。另一方面，将保护扩展至所有的程序计数器24、条件代码寄存器25和通用寄存器26和其它存储元件提高了针对攻击的抵抗性。

第七实施例

<检测攻击的处理>

如果错误确定电路2检测到错误或者光线照射检测电路4检测到光线照射，就能够确定正在进行故障攻击。如果确定了正在进行故障攻击，就能够执行各种处理来保护所存储的机密信息。

图12是示出用于在保护处理器的实施例中检测到攻击时对处理器进行重置的实施例的解释示图。从重置端子RESET输入的正常重置信号通过重置控制器28而被提供至CPU20以及诸如计时器29或存储器30的周边模块。错误确定电路2的错误确定输出det1以及光线照射检测电路4的光线照射检测输出det0被输入至重置控制器28。在接收到故障攻击以及正常重置时，包括CPU 20的整个LSI也被重置。

由此，当检测到激光照射所进行的攻击时，处理器被重置，这能够保护LSI中所存储的机密信息。

通过软件处理，可生成对CPU20的中断来替代检测到故障攻击时重置，以及删除在存储器中所存储的机密信息。

由此，当检测到激光照射所进行的攻击时，删除在存储器中所存储的机密信息，这能够保护LSI中所存储的机密信息。

当检测到故障攻击时，可提供在LSI中对CPU等供电的电源电路以及切断对CPU等的供电。

由此，当检测到激光照射所进行的攻击时切断电源，这能够保护LSI中所存储的机密信息。

这些可以独立使用或者以组合方式来使用。在有必要进行相对迅速的保护的情况下，重置和电源切断是有效的。另一方面，在LSI有时间进行处理的情况下，由CPU删除存储器中的机密信息是最为可靠的。当CPU自身受到攻击时，难以通过软件来执行诸如由CPU删除存储器中的机密信息的处理；因此，重置和电源切断是有效的。

虽然已经基于所图示的实施例对本发明人所做出的上述发明已进行了具体描述，但是本发明并不局限于此。不言而喻的是，能够对其进行各种改变和修改而不背离本发明的精神和范围。

Claims (13)

1.一种半导体集成电路，所述半导体集成电路包括逻辑电路，所述逻辑电路包括每个均能够存储1比特信息的n个存储元件和攻击检测电路，n是正整数，

所述攻击检测电路包括：

错误确定电路，所述错误确定电路能够通过逻辑运算来检测出在所述n个存储元件中所存储的n比特代码中已经出现k比特或更少的错误，k是正整数；和

光线照射检测电路，所述光线照射检测电路具有光线检测元件，并且能够检测到光线已经照射至所述n个存储元件中的（k+1）个或更多个，

其中，当所述错误确定电路检测到错误或者所述光线照射检测电路检测到光线照射时，确定所述逻辑电路已经从外界被攻击。

2.根据权利要求1所述的半导体集成电路，

其中，所述n个存储元件包括能够存储m比特错误检测码的m个存储元件，并且

其中，所述错误确定电路包括错误检测码生成电路和检查电路，所述错误检测码生成电路用于从所述n个存储元件中的（n-m）个存储元件来生成错误检测码，所述检查电路能够检测出在所述n个存储元件中出现错误。

3.根据权利要求2所述的半导体集成电路，

其中，所述n个存储元件包括一个能够存储1比特奇偶校验码的存储元件，并且所述光线照射检测电路具有（n-1）个光线检测元件，

其中，所述错误确定电路包括奇偶校验码生成电路和奇偶校验检查电路，所述奇偶校验码生成电路用于从所述n个存储元件中的（n-1）个存储元件来生成所述奇偶校验码，所述奇偶校验检查电路能够检测到所述n个存储元件中出现错误，并且

其中，在检测到光线已经被照射到所述（n-1）个光线检测元件中的至少一个的时刻下，所述光线照射检测电路检测到出现错误，即检测出光线已经被照射到所述n个存储元件中的两个或更多个。

4.根据权利要求1所述的半导体集成电路，

其中，所述n个存储元件包括m个有源存储元件以及m个备用存储元件，所述m个有源存储元件是有源逻辑电路的输出，所述m个备用存储元件是与所述有源电路形成双工的备用逻辑电路的输出，

其中，如果有源存储元件的输出与相对应的备用存储元件的输出不匹配，则所述错误确定电路检测到错误已经出现，并且

其中，在所述有源存储元件和所述相对应的备用存储元件中，相对应的两个存储元件被布置成以在两者之间插入有至少一个光线检测元件。

5.根据权利要求3所述的半导体集成电路，其中，

从所述n个存储元件所选择的任意两个存储元件被必要地布置成将以在两者之间插入有至少一个光线检测元件。

6.根据权利要求5所述的半导体集成电路，其中，

所述（n-1）个光线检测元件和所述n个存储元件各自交替相邻地布置在单个单元行中。

7.根据权利要求1所述的半导体集成电路，

其中，所述逻辑电路是处理器，并且

其中，所述n个存储元件包括所述处理器的程序计数器。

8.根据权利要求1所述的半导体集成电路，

其中，所述逻辑电路是处理器，并且

其中，所述n个存储元件包括寄存器以用于提供所述处理器在执行条件分支指令时所参考的条件。

9.根据权利要求1所述的半导体集成电路，

其中，所述逻辑电路是处理器，并且

其中，所述n个存储元件包括所述处理器的通用寄存器。

10.根据权利要求1所述的半导体集成电路，

其中，所述逻辑电路是处理器，并且

其中，所述攻击检测电路的输出被输入至所述处理器的重置端子。

11.根据权利要求1所述的半导体集成电路，

其中，所述逻辑电路是具有存储器的处理器，

其中，所述攻击检测电路能够向所述处理器生成中断，并且

其中，所述处理器在检测到所述攻击时删除在所述存储器中所存储的信息。

12.根据权利要求1所述的半导体集成电路，进一步包括电源电路，所述电源电路具有用于控制对所述逻辑电路进行供电的电源控制端子，

其中，所述攻击检测电路的输出耦合至所述电源电路的所述电源控制端子，并且在检测到所述攻击时切断对所述逻辑电路的供电。

13.一种半导体集成电路，所述半导体集成电路包括逻辑电路，所述逻辑电路包括每个均能够存储1比特信息的n个存储元件和攻击检测电路，n是正整数，

所述攻击检测电路包括错误确定电路和具有光线检测元件的光线照射检测电路，

其中，所述错误确定电路能够通过逻辑运算来检测出在所述n个存储元件中所存储的n比特代码中已经出现k比特或更少的错误，k是正整数，

其中，在以不具有内凸圆周的最小封闭曲线下包围所述n个存储元件中的任意（k+1）个存储元件的多个区域中的每个均包含至少一个光线检测元件，并且在检测到光线已经被照射到至少一个所述光线检测元件时，所述光线照射检测电路检测出针对所述n个存储元件中的（k+1）个或更多个存储元件的光线照射，并且

其中，当所述错误确定电路检测到错误或者所述光线照射检测电路检测到光线照射时，确定所述逻辑电路已经从外界被攻击。