[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN103038863A - 制备用于结合的表面的氧等离子体转化方法 - Google Patents

制备用于结合的表面的氧等离子体转化方法 Download PDF

Info

Publication number
CN103038863A
CN103038863A CN2011800326265A CN201180032626A CN103038863A CN 103038863 A CN103038863 A CN 103038863A CN 2011800326265 A CN2011800326265 A CN 2011800326265A CN 201180032626 A CN201180032626 A CN 201180032626A CN 103038863 A CN103038863 A CN 103038863A
Authority
CN
China
Prior art keywords
mating surface
glass
semiconductor wafer
barrier layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800326265A
Other languages
English (en)
Inventor
庄大可
A·尤森科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN103038863A publication Critical patent/CN103038863A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种用于制备半导体晶片材料的表面的方法，所述表面不可与另一种基材，例如半导体或者玻璃基材发生结合，通过用氧等离子体对晶片表面进行处理氧化表面，使得其更光滑、亲水性并可与另一种基材结合。可任选地用酸剥除经过转化的氧化物层，从而去除晶片表面上的污染物。经过剥除的表面可以进行第二氧等离子体处理使得表面更光滑，使得表面具有亲水性并可与另一种基材的表面结合。半导体晶片上可以具有由阻隔材料，例如SixNy或者SiNxOy形成的阻隔层，所述阻隔材料不可与另一种基材结合。

Description

制备用于结合的表面的氧等离子体转化方法
要求在先提交的美国申请的权益
本申请根据35U.S.C.§120，要求2010年6月30日提交的美国申请系列号第12/827,666号的优先权，本文以该申请为基础并将其全文通过引用结合于此。
背景技术
本申请一般地涉及一种制备与另一种材料表面进行结合的材料表面的方法，更具体地，涉及一种对基材的不可结合表面进行处理的氧等离子体转化方法，该方法使得所述基材的不可结合表面与另一种基材的表面变得可结合，更具体地，涉及制备给体晶片的可结合表面，该可结合表面可以与玻璃板的表面结合以形成玻璃上半导体（SOG）基材。
迄今为止，最广泛用于绝缘体上半导体结构的半导体材料是单晶硅。文献中将这种结构称作绝缘体上硅结构，并将缩写“SOI”用于这种结构。绝缘体上硅技术对高性能薄膜晶体管、太阳能电池和显示器越来越重要。绝缘体上硅晶片由绝缘材料上的基本为单晶硅的薄层（厚度为0.01-1微米）构成。本文所用术语“SOI”应该被更广泛地理解为薄层材料和除了硅之外的以及包含硅的绝缘半导体材料。
获得SOI结构的各种方法包括在晶格匹配的基材上外延生长硅。另一种方法包括将单晶硅晶片与另一个其上已生长SiO2的氧化物层的硅晶片结合，然后将上面的晶片向下抛光或蚀刻至例如0.05-0.3微米的单晶硅层。另一些方法包括离子注入法，在该方法中向给体硅晶片注入氢离子，以在硅晶片中产生弱化层，用于分离（剥离）硅薄层，该硅薄层与另一硅晶片层粘结，之间具有绝缘（或阻隔）氧化物层。目前，涉及氢离子注入的后一个方法比前一个方法具有优势。
美国专利第5,374,564号揭示了用于制备SOI基材的“智能截止”的氢离子注入薄膜转移和热粘结方法。通过氢离子注入方法的薄膜剥离和转移通常由以下步骤组成。在单晶硅晶片（给体晶片）上生长热氧化物膜。热氧化物膜成为绝缘体/支撑晶片和单晶膜层之间的绝缘埋层或者阻隔层，形成SOI结构。然后将氢离子注入到给体晶片中以产生表面下裂纹。还可以与氢离子一起共注入氦离子。注入能量决定产生裂纹处的深度，而剂量决定该深度处的裂纹密度。然后将给体晶片与另一硅支撑晶片（绝缘支撑、受体或处理基材或者晶片）在室温下接触放置，以在给体晶片和支撑晶片之间形成暂时的粘结。然后在大约600℃对所述晶片进行热处理，引起表面下裂纹生长，使得从给体晶片分离硅薄层或薄膜。然后将组件加热到高于1000℃的温度使得硅与支撑晶片完全粘结。该过程形成了硅薄膜与硅支撑晶片粘结的SOI结构，在硅膜和支撑晶片之间具有氧化物绝缘体或阻隔层。
如美国专利第7,176,528号所述，最近已经对于SOI结构使用离子注入薄膜分离技术，其中支撑基材是玻璃或玻璃陶瓷片而不是另一硅晶片。此类结构还被称作玻璃上硅（SiOG）结构，虽然可以使用半导体材料而不是硅以形成玻璃上半导体（SOG）结构。玻璃比硅提供更廉价的处理基材。此外，由于玻璃的透明特性，SOI的应用可以扩展到例如显示器、图像检测器、热电电池、光伏电池、太阳能电池和光之装置领域。
SOG的一个潜在问题是玻璃支撑或者处理基材含有可能对硅或者其他半导体层有害的金属或者其他组分。因此，在SiOG中的玻璃基材和硅层之间可能需要阻隔层。在一些情况下，通过使得硅层的粘结表面变得亲水性，该阻隔层促进了硅层与玻璃支撑的粘结。在此方面，SiO2层可用于在玻璃支撑基材和硅层之间得到亲水性表面条件。当给体硅晶片在粘结前与大气接触时，会在所述给体硅晶片上形成天然SiO2层。此外，美国专利第7,176,528号所揭示的阳极结合方法（在结合过程中施加热和电压，这使得离子移动进入玻璃）在硅给体晶片或者剥离层与玻璃基材之间产生“原位”SiO2层。如果需要的话，可以在结合之前在给体晶片上主动沉积或者生长SiO2层。通过美国专利第7,176,528号中揭示的阳极结合方法提供的另一种类型的阻隔层是玻璃基材中的改性离子消耗玻璃层，所述改性离子消耗玻璃层与硅层相邻。阳极结合方法从与结合界面邻接的约100nm厚度的玻璃表面区域中充分去除了对硅有害的碱性和碱土玻璃组分。
但是，阳极产生的基本无碱性玻璃阻隔层以及原位或沉积的SiO2阻隔层可能不足以防止钠从玻璃基材移动进入到硅层中。钠在略微升高温度，甚至是室温下的电场影响下，容易地在SiO2和玻璃中扩散和漂移，可能导致玻璃基材上的硅层的钠污染。硅层的钠污染会导致形成在SiOG基材上或者其中的晶体管的阈值电压发生偏移，进而可能会引起构建在SiOG上的电路的故障。
氮化硅（Si3N4）比通过阳极结合或者原位或沉积的SiO2阻隔层所产生的离子消耗的玻璃阻隔层132更好地阻隔玻璃支撑基材102中的钠、碱金属和其他元素移动进入到硅剥离层122中。但是，Si3N4并非易于与玻璃发生结合的材料。如果两个光滑表面都具有相同的亲水性标志，例如它们都是亲水性或者都是疏水性的，则它们是可结合的。Si3N4凭借其化学组分是疏水性的，但是可以容易地赋予玻璃表面亲水性而不能容易地赋予其疏水性。因此，应该对Si3N4阻隔层的表面进行处理使得其是亲水性的，从而使得给体晶片的结合表面变得亲水性，并容易与玻璃支撑基材结合。或者，可以用辅助亲水性材料层或膜，如SiO2或者其他氧化物涂覆Si3N4阻隔层的表面，从而使其是亲水性的。
SiO2和其他材料的PECVD沉积或者生长已经得到很好的发展，可用于氧化物膜大规模生产中的廉价涂覆。但是，当在本文所述的还起了强化功能的Si3N4阻隔层上生长SiO2膜时，难以生长具有维持强化功能所需低厚度的均匀二氧化硅膜。沉积或生长SiO2或者其他氧化物膜的其他方法是本领域已知的，但是这些方法通常太过昂贵而不能廉价地制造SiOG，并且通常与结合是不相容。此外，沉积过程通常增加了表面粗糙度，而低粗糙度是有效结合的要求之一。发现对于无缺陷的结合要求20x20μm2AFM扫描的RMS低于0.5nm，或者低于0.3nm，但是沉积过程通常产生20x20μm2AFM扫描的RMS大于0.3nm的膜。因此，对沉积膜可能需要进行额外的光滑处理以保证无缺陷的结合。化学机械抛光可用于改善粗糙度。但是，氮化物阻隔层是硬膜，对此类膜进行抛光是昂贵的操作。此外，抛光本身不足以使得氮化物表面变得可结合。
如上所述，SiO2可与玻璃结合，因为可通过简单清洁过程容易地对其表面赋予亲水性。在氮化硅阻隔层上沉积SiO2膜是可行的，但不是优选的，因为这会导致表面粗糙度的增加。通过热氧化将Si3N4阻隔层的表面转化为氧化物同样是可行但不是优选的。氮化硅的热氧化要求温度超过1000℃。在该温度下矩形硅砖片发生扭曲从而变得不可结合。
SiOG基材观察到的另一个潜在的问题是在从给体晶片剥离硅层（剥离层）的过程中，在转移的薄硅层中存在谷和针眼形式的微结构缺陷。谷和针眼可以完全穿透通过硅层到达下方玻璃基材。当在具有谷和针眼的硅层中制备晶体管时，所述谷和针眼可能会破坏适当的晶体管形成和运行。作为传输的表面中的许多谷和针眼可能太深而难以用例如抛光和蚀刻的精整操作去除。
由于基础材料的限制导致的硅金属-氧化物-半导体（MOS）器件性能的劣化和结垢正迫使半导体行业考虑非常规措施。考虑改变半导体器件的结构（例如各种形式的双栅器件）、改变通道区域（例如SiGe合金或者应变硅）中的半导体材料特性，并且替换硅和用于制造半导体器件的基材材料。鉴于将任意前述技术投入全面生具有许多挑战，可以重复使用大部分的硅基础构建和加工知识的其他选项是有吸引力的。
用锗取代硅作为半导体基材材料是一个选择，其具有使用大部分的现有硅基础构建和加工知识的潜力。使用锗的两个益处是：良好的质量，大小为200mm的块锗晶片相比于硅对于电子和空穴具有明显较高的载流子迁移率。锗还是基材的一个选择，因为其可以制造比砷化镓基材薄得多且轻得多的基材，同时对于砷化镓（GaAs）的外延生长仍提供合适的模板。GaAs用于制造以下器件，例如微波频率集成电路（MMIC）、红外发光二极管、激光二极管和太阳能电池。在块锗基材上生长的III-V族化合物半导体被用于制造效率超过30%的多结太阳能电池。但是，这些对于除了空间应用之外的应用都是非常昂贵的。Ge支撑或者处理基材构成了绝大部分的Ge基太阳能电池成本。本领域需要一种更易负担的具有Ge表面或晶种层的支撑或处理基材。
通过晶片结合和通过氢注入引发剥离的薄晶Ge层的层转移形成的锗/硅（Ge/Si）结构（或者绝缘体上锗（GeOI）基材）被认为是降低制造成本的同时维持太阳能电池装置性能的一个途径。通过将Ge的单晶薄层从块给体Ge晶片转移到较廉价的Si处理基材，或者另一种合适的廉价半导体材料处理基材，或者甚至是玻璃基材上，可以大大降低支撑基材的成本。通过抛光过程对给体Ge晶片进行抛光和重复使用，单个厚度为300μm的Ge给体晶片可以作为超过100个Ge薄剥离层或者装置层的源，甚至能更节约制备具有Ge表面或晶种层的支撑基材的成本。以这种方式为下一代处理器、存储器、MEMS和太阳能应用制造了极高晶体质量的工程改造的绝缘体上锗（GeOI）基材。
可以使用上述离子注入和热或者阳极结合薄膜转移法形成GeOI结构。但是这些方法不能直接将锗膜直接转移到玻璃处理基材。剥除作用的机械引发实现剥离层在较低温度，例如室温下分离，从而潜在地实现具有严格热衡算限制的应用，例如将膜转移到玻璃基材，并降低总体成本。但是，转移的锗剥离层或膜的作为裂开的表面具有约200埃均方根（RMS）的明显的粗糙度。因此，该过程需要额外的步骤，例如化学机械抛光（CMP）或者外延光滑过程，以降低表面粗糙度并将Ge剥离层变薄到最终所需的光洁度和厚度。此外，采用传统智能截止法或者阳极结合法制造的GeOG展现出的Ge膜均匀性较差。Ge膜没有与玻璃很好结合，可能需要外部压力迫使Ge层与玻璃结合。但是，具有压力迫使结合的智能截止方法形成了含有碎裂、裂缝和空穴的Ge膜，难以对层转移进行控制。
本领域需要一种表面化学和/或表面处理的方法，经济地改善Ge层的转移和与支撑基材，例如玻璃、玻璃陶瓷或者半导体基材的结合。本领域需要一种表面化学和/或表面处理的方法，经济地改善氮化硅阻隔层与支撑基材，例如玻璃、玻璃陶瓷或者半导体基材的可结合性。
本文的任何引用并承认不构成现有技术。申请人明确保留质疑任何引用文件的准确性和针对性的权利。
发明内容
根据本发明的一个实施方式，采用氧等离子体处理方法制备用于结合并将半导体层转移到玻璃或玻璃-陶瓷支撑基材的半导体给体晶片的表面。半导体给体晶片上可以形成有阻隔层。在该情况下，对阻隔层的表面进行氧等离子体处理过程以制备用于结合并将半导体层转移到玻璃或者玻璃-陶瓷支撑基材的阻隔层表面。所述阻隔层可以有氮化硅（SixNy）、氧氮化硅（SiNxOy）或者任意其他合适的阻隔层材料形成。
根据本发明的一个实施方式，采用反应性-离子-蚀刻（RIE）氧等离子体方法制备用于结合的Ge给体晶片的表面。
根据另一个实施方式，提供具有沉积的阻隔层的新型玻璃上半导体产品，更具体的是具有沉积的阻隔层的玻璃上锗。合适的阻隔层包括：氮化硅（SixNy）和氧氮化硅（SiNxOy）。
本发明还揭示了一种用于制备结合到另一个基材的半导体晶片的可结合表面的方法。所述方法可以包括以下步骤：得到半导体晶片，其具有不能与另一种基材结合的结合表面；用氧等离子体对半导体晶片的结合表面进行处理，对半导体晶片的结合表面进行氧化，并将半导体晶片的表面区域转化成氧化物层，所述氧化物层是亲水性的并可与另一种基材发生结合。
在对半导体晶片的结合表面进行处理的步骤之前，所述方法还可以包括以下步骤：将离子通过结合表面注入到半导体晶片，在给体晶片中形成弱化区域并将半导体剥离层限定在弱化区域和结合表面之间的半导体晶片中，该注入步骤污染了给体晶片的结合表面的表面区域；其中所述对半导体晶片的结合表面进行处理的步骤至少将给体晶片的结合表面的被污染的表面区域转化为牺牲氧化物层；从给体晶片的结合表面剥除所述牺牲氧化物层，从而去除给体晶片的结合表面的被污染的表面区域并暴露半导体晶片的清洁结合表面；以及用氧等离子体对半导体晶片的清洁结合表面进行处理，对半导体晶片的结合表面进行氧化并将半导体晶片的表面区域转化为氧化物结合层，所述氧化物结合层是亲水性的并可与另一种基材发生结合。
所述方法可以包括以下步骤：得到具有结合表面的绝缘支撑基材；将半导体晶片的结合表面与支撑基材的结合表面发生接触；使得结合表面与支撑基材发生结合；以及从半导体晶片的余下部分分离剥离层，留下剥离层与支撑基材结合。
所述支撑基材可以是玻璃基材。所述给体晶片可以是由硅（Si）、锗掺杂的硅（SiGe）、碳化硅（SiC）、锗（Ge）、砷化镓（GaAs）、GaP或者InP形成的半导体晶片。
所述半导体晶片可以由Ge形成，在其中形成有厚度约50nm至约150nm的氧化物层。
用于该方法的半导体晶片的表面上可以具有由阻隔材料形成的阻隔层，所述阻隔层不能与另一种基材结合，所述阻隔层形成了半导体晶片的结合表面。所述方法包括用氧等离子体对半导体晶片的结合表面进行处理的步骤，将阻隔层的靠近表面区域转化为氧化物层，所述氧化物层是亲水性的并可与另一种基材发生结合，同时阻隔层的余下部分仍是未氧化的阻隔材料。
所述阻隔层可任选地由SixNy、SiNxOy或者Si3N4中的一种形成。
所述方法可以包括对半导体晶片的结合表面进行处理的步骤，将阻隔层的表面区域转化为厚度约为2nm至约150nm，约5nm至约50nm，约2nm至约20nm，约5nm至约10nm或者约5nm，并且表面粗糙度小于0.3nm RMS的SiO2层。
所述方法可以包括以下步骤：得到具有结合表面的玻璃基材；使得阻隔层上的氧化物层与玻璃基材的结合表面发生接触；使得氧化物层与玻璃基材结合；以及从半导体晶片的余下部分分离剥离层，留下通过氧化物层与支撑基材结合的剥离层，阻隔层的余下部分位于剥离层和氧化物层之间。
所述玻璃基材可以是氧化物玻璃或者氧化物玻璃-陶瓷基材。
所述将剥离层与玻璃基材结合的步骤可以包括：向玻璃基材和半导体晶片施加电压电势，将提升的温度和电压维持一段时间，该时间足以使得氧化物玻璃或者氧化物玻璃-陶瓷中的正离子以远离半导体晶片的方向在玻璃基材中移动，从而所述玻璃基材包含(i)与剥离层相邻的第一玻璃层和(ii)与第一玻璃层相邻的第二玻璃层，所述第一玻璃层中基本不存在改性剂正离子，所述第二玻璃层具有浓度提高的改性剂正离子。
在对半导体晶片的结合表面进行处理的步骤之前，所述方法可以包括以下步骤：将离子通过阻隔层注入到半导体晶片中，在给体晶片中形成弱化区域并将半导体剥离层限定在弱化区域和阻隔层之间的半导体晶片中，该注入步骤污染了阻隔层的表面区域；其中所述对半导体晶片的结合表面进行处理的步骤至少将阻隔层的被污染表面区域转化为牺牲氧化物层；从阻隔剥除所述牺牲氧化物层，从而去除阻隔层的被污染的表面区域并暴露阻隔层上的清洁的结合表面；以及用氧等离子体对清洁的结合表面进行处理，对阻隔层的结合表面进行氧化并将阻隔层的表面区域转化为氧化物结合层，所述氧化物结合层是亲水性的并可与玻璃基材发生结合。
所述方法可以包括用氧等离子体对清洁的结合表面进行处理并形成氧化物结合层的步骤，进行处理的时间为约2分钟至约50分钟，或者约10分钟至约25分钟，约5分钟至约20分钟，或者10分钟至约20分钟，所述氧化物结合层的厚度小于或等于约10nm，小于或等于约7nm，或者约2nm至约20nm，表面粗糙度小于或等于约0.3nm RMS。
所述方法可以包括用氧等离子体对清洁的结合表面进行处理的步骤，将阻隔层的表面区域转化为表面粗糙度小于或等于0.3nm RMS的氧化物结合层，从而对阻隔层的表面进行光滑处理。
可以将阻隔层沉积到半导体晶片的结合表面上，沉积厚度大于或等于约100nm，大于或等于约250nm，或者大于或等于约350nm。
所述半导体晶片可以基本由单晶硅形成。
用氧等离子体对半导体晶片的结合表面进行处理的步骤的处理时间可以约为2分钟至约50分钟，或者约10分钟至约25分钟，约5分钟至约20分钟，或者约10分钟至约20分钟。
在以下的详细描述中给出了本发明的附加特征和优点，其中的部分特征和优点对本领域的技术人员而言是容易理解的，或按文字描述和其权利要求书以及附图中所述实施其实施方式而被认识。应理解，上面的一般性描述和下面的详细描述都仅仅是示例性的，用来提供理解权利要求书的性质和特点的总体评述或框架。
包括的附图提供了对本发明的进一步理解，附图被结合在本说明书中并构成说明书的一部分。附图说明了本发明的一个或多个实施方式，并与说明书一起用来解释各种实施方式的原理和操作。（如果没有附图，则是相应修改。）
附图简要说明
图1是使用传统离子注入膜转移法制造的SiOG基材的侧视示意图；
图2是根据本发明的实施方式，其上沉积有阻隔层的硅给体晶片的侧视示意图；
图3是根据本发明的实施方式使得图2的给体晶片进行离子注入的侧视示意图；
图4是根据本发明的实施方式，图3的阻隔层上形成有氧化物层的图3所示硅给体晶片的侧视示意图；
图5是根据本发明的实施方式的经过注入的硅给体晶片与玻璃支撑或者处理基材层预结合的侧视示意图；
图6是根据本发明的实施方式的经过注入的硅给体晶片在与玻璃支撑或者处理基材层结合过程中的侧视示意图；
图7是根据本发明的实施方式从给体晶片的余下部分分离并与玻璃支撑基材结合的剥离层的侧视示意图；
图8所示是根据本发明的实施方式对阻隔层表面进行氧化的氧等离子体转化过程的流程图；
图9是使用传统离子注入膜转移法制造的GeOG基材的侧视示意图；
图10是根据本发明的实施方式使得图9的GeOG结构进行离子注入的侧视示意图；
图11是根据本发明的实施方式其上形成有氧化物层的图10的GeOG结构的侧视示意图；
图12是根据本发明的实施方式的与玻璃支撑或者处理基材层结合过程中的图11的GeOG结构的侧视示意图；
图13是根据本发明的实施方式从给体Ge晶片的余下部分分离并与玻璃支撑基材结合的Ge剥离层的侧视示意图；
具体实施方式
虽然本文所揭示的特征、方面和实施方式可结合玻璃上硅（SiOG）结构和玻璃上锗（GeOG）结构及其制造进行讨论，但本领域技术人员将理解，这样揭示的内容不必限于SiOG和GeOG结构。实际上，本文所揭示的最广泛的可保护特征、方面等适用于任何方法，只要该方法采用离子注入薄膜转移技术对半导体材料的薄膜进行转移并结合到玻璃玻璃-陶瓷或者半导体支撑或处理基材上来制备玻璃上半导体（SOG）结构或者绝缘体上半导体（SOI，通常是半导体上半导体）结构。但为了方便陈述，本发明的内容主要结合SiOG和GeOG结构的制造予以揭示。除非另有说明，否则在本文中具体提到SiOG和GeOG结构是为了便于解释所揭示的实施方式，而不是为了、也不应解释为以任何方式将权利要求限制为SiOG和GeOG基材。所述用于制备SiOG和GeOG基材的方法同样适用于制备其他SOG和SOI基材。除非另有说明，否则本文中使用SiOG、SOG、GeOG和SOI缩写来一般性表示玻璃上半导体（SOG）结构，包括但不限于玻璃上硅（SiOG）结构、玻璃上锗（GeOG）结构，以及绝缘体上半导体（SOI）结构。
SOG结构具有与制造薄膜晶体管(TFT)（如用于显示应用，包括有机发光二极管(OLED)显示器和液晶显示器(LCD)）、集成电路、光伏装置、太阳能电池、热电装置、传感器等相关的适当用途。虽然没有要求，但是层的半导体材料可以是基本为单晶材料的形式。在描述层时使用词语“基本”是考虑到半导体材料通常含有至少一些固有的或特意加入的内部缺陷或表面缺陷的事实，如晶格缺陷或少量晶粒边界。词语“基本”还反映了以下事实：某些掺杂剂会扭曲或者以其他方式影响本体半导体的晶体结构。
对于附图，图中相同的数字表明相同的元件，现在参考附图1-7，显示了根据本发明的实施方式用前述的阻隔层制造SOG结构的一般离子注入膜转移方法（以及所得到的中间体结构）。首先参见图1，通过例如抛光、清洁等制备半导体给体晶片120，以形成适合结合到支撑或者处理基材102，如玻璃或玻璃-陶瓷基材（参见图7和图8）上的较平坦和均匀的注入表面121。举例来说，半导体给体晶片120可以基本为单晶Si晶片，尽管如上所讨论，可以使用其他任何合适的半导体材料。可以选择300mm最佳等级的正圆硅晶片作为用于制造SiOG结构或基材的给体晶片或者基材120。给体晶片可以具有<001>晶体取向和8-12欧姆/厘米的电阻率，并且可以是Cz生长、p-型、硼掺杂的晶片。可以选择不含源自晶体的颗粒（COP）的晶片，因为COP会阻碍膜转移过程或干扰晶体管运行。可以对晶片中的掺杂类型和水平进行选择使得后续在SiOG基材上进行制造的最终的晶体管获得所需的阈值电压。可以选择300mm的最大可用晶片尺寸，因为这实现了经济的SiOG大规模制备。
根据本发明的另一个实施方式，可以从初始的圆形晶片切割180x230mm的矩形给体晶片或者给体砖片。可以用研磨手段、激光或者其他已知的技术对给体砖片边缘进行加工，从而绘制边缘轮廓并得到类似于SEMI标准边缘轮廓的圆形或者斜切轮廓。还可以进行其他所需的机械加工步骤，例如倒角或倒圆以及表面抛光。根据本发明的其他实施方式，此类给体晶片基材或砖片还可用于制造矩形SOG结构。或者，给体晶片可以是圆形晶片并用于将圆形半导体膜/剥离层转移到正方形或圆形玻璃或玻璃陶瓷基材。
根据本发明的一个实施方式，在使得给体晶片与支撑基材接触之前，将SiNxOy或者SixNy材料，例如Si3N4阻隔层142沉积到硅给体晶片120上。可以使用低压化学气相沉积（LPCVD）或者其他合适的沉积方法，例如等离子体增强的化学气相沉积（PECVD）法将阻隔层142沉积到给体晶片120的结合表面121上。可以在给体晶片上形成厚度大于或等于约100nm，大于或等于约250nm，或者大于或等于约350nm的Si3N4阻隔层。或者，可以将阻隔层沉积到玻璃支撑基材上，厚度大于或等于约50nm，大于或等于约100nm，大于或等于约250nm，或者大于或等于约350nm。
本发明可以使用由除了SixNy和SiNxOy之外的其他不可结合的材料形成的阻隔层142。特别地，碳化硅或者钼膜可以用作阻隔层或者强化层，并用氧等离子体进行处理使得层表面变得光滑或者使其如本文所述是可结合性的。不合适的材料是那些会对最终SOG结构中的半导体层或者半导体层上或者层中形成的电子器件造成污染的材料。
可以在给体晶片120上沉积Si3N4阻隔层142，从给体晶片120剥除或者不剥除天然氧化物膜146。如同时提交的题为具有强化层的玻璃上硅基材及其制备方法的申请中，在Si3N4阻隔层还起了强化层的情况下，形成的SiO2层146不应该太厚。因为SiO2层具有较低弹性模量材料（杨氏模量为70），任意过高厚度的氧化物层146会降低较硬Si3N4阻隔层（杨氏模量为150GPa）的阻隔作用。如果氧化物层的厚度远小于要转移的硅剥离层的厚度，例如是剥离层厚度的10%，则氧化物层不会有害地降低阻隔层的阻隔作用。另一方面，该氧化物层起了使得Si层与Si3N4电荷绝缘的作用。因此，在较薄氧化物层增强抑制谷和空穴的形成与较厚的氧化物层的增强的阻隔性能之间存在平衡。可以转移最高至200nm的硅剥离层。当阻隔层142起到强化功能和阻隔功能时，氧化物层146的厚度应该在约1nm至小于或等于约10nm，或者约2nm至约5nm，或者小于或等于约20nm，或者小于或等于约10nm，或者小于或等于约7nm的范围内，从而不削弱强化作用。当阻隔层142仅起阻隔功能时，则氧化物层146的厚度可以小于或等于约100nm。
如图3所示，然后将氢离子（例如H+和/或H2+离子）通过Si3N4阻隔层142（按图6所示的箭头）注入到给体晶体120的结合表面121中所需的深度，在硅给体晶片120中形成破坏/弱化区或层123。还可以采用（本领域众所周知的）氦离子与氢离子的共注入来形成弱化区域123。从而将（其上具有氧化物层146和阻隔层142的）剥离层122限定在弱化区123和给体晶片的结合表面121之间的给体晶片中。本领域技术人员理解，可以调节离子注入能量和密度，以实现剥离层122的所需厚度，如约300-500nm之间，但是可实现任何合理的厚度。
可以使用SRIM模拟方法计算用于转移的膜的所需深度（即，注入深度）的合适的注入能量。因为硅和氮化硅的离子阻止能量不同，需要在SRIM输入中对Si/Si3N4目标进行模拟从而计算出合适的注入能量。本领域技术人员理解对于任意给定的注入离子或物质、给体晶片材料、阻隔层材料以及结合晶片的结合表面121上的任意其他材料，如何确定用于所需注入深度的合适的注入能量。例如，对于以60keV的能量将H2+离子通过100nm的Si3N4阻隔层注入到给体晶片120中，会形成厚度约为205nm的用于转移的包含Si3N4阻隔层的剥离层122。
根据如图4所示的一个实施方式，进行氧等离子体转化，将Si3N4阻隔层142的结合表面121的靠近表面区域转化为SiO2氧化物结合层148。所述氧化物结合层148使得阻隔层142的结合表面121变得亲水性，并可与玻璃或者其他支撑基材结合。可以形成厚度约2nm至约150nm，约5nm至约150nm，约5nm至约50nm，约2nm至约20nm，约5nm至约10nm或者约5nm的SiO2氧化物层148。结合层148应该足够厚以吸收界面处的水，并且足够薄以限制在用于有效结合的可接受范围内的沉积之后的表面粗糙度。这在硅给体晶片120的结合表面120上形成了氧化物-氮化物-氧化物146-142-148(ONO)结构。ONO结构中的底部氧化物146和顶部氧化物148可分别称作垫氧化物和盖氧化物。对所有三层膜的厚度进行仔细选择以产生所需的防止谷和针眼的阻隔作用。在本文所述的其他实施方式中可以采用此类ONO结构。
等离子体氧化法是已知的，但是在本发明之前没有被用于赋予氮化物表面可结合性。此外，在本发明之前，本领域技术人员并不知道通过对等离子体处理条件进行适当选择，相比于初始氮化物膜的表面粗糙度，可以改善等离子体氧化转化的膜的表面粗糙度，这在下文中会进一步详述。
在预结合之前将Si3N4阻隔层142的靠近表面区域148氧等离子体转化成SiO2氧化物层可以包括以下步骤。首先，如图3所示，将其上沉积有Si3N4阻隔层142的经过注入的给体晶片120放置在等离子体室中并用氧等离子体进行处理。对氧等离子体转化过程的条件进行选择，从而在Si3N4阻隔层142的靠近表面部分中形成了厚度为2nm至约20nm，或者约5nm至约10nm，或者约5nm的SiO2膜。如图3所示，该步骤同时将（1）Si3N4阻隔层142的一部分表面转化成SiO2层148，（2）对Si3N4阻隔层的表面121进行光滑处理。对Si3N4膜的结合表面121进行氧化和光滑处理都增加了给体晶片120与玻璃或者其他支撑基材的可结合性。然后可以通过在RCA溶液中进行处理并干燥，制备用于结合的给体晶片120。可以在如图3所示的给体晶片注入之前或者之后进行氧等离子体转化步骤。
可任选地，可以对硅给体基材120上的Si3N4阻隔层142进行二次等离子体转化。可以在离子注入之后进行所述二次等离子体转化过程，从而保证完全清除在离子注入步骤中给体晶片上获得的有机污染物，并进一步改善结合表面121的粗糙度。可以如下3个步骤进行所述二次等离子体转化：（1）第一氧等离子体转化或处理步骤，将经过注入的硅给体晶片上的Si3N4阻隔层142的表面转化为第一或SiO2牺牲层148；（2）从给体晶片湿式剥除第一、SiO2牺牲层148；以及（3）第二氧等离子体转化或处理步骤，将经过注入的硅给体晶片上的Si3N4阻隔层142的表面转化为第二SiO2结合层148。第一等离子体转化步骤形成含有所有或者几乎所有碳污染物的SiO2牺牲层148，所述碳污染物来自在离子注入过程中沉积在给体晶片的结合表面121中的有机物。所述剥除步骤去除牺牲层148，从而去除牺牲层中所含的碳污染物，并暴露出清洁Si3N4表面。所述第二等离子体转化步骤形成纯SiO2结合层148（如果需要的话，其可以足够薄以保留Si3N4阻隔层142的高表面硬度），同时足够光滑实现与玻璃基材的亲水性结合。
在注入或者等离子体转化之后，给体晶片120的结合表面121经过清洁去除灰尘和污染物，准备进行结合。可以通过在RCA溶液中处理给体晶片并干燥，制备用于结合的给体晶片。还对用作支撑基材的玻璃板102或者其他材料基材进行清洁以去除灰尘和污染物，制备用于结合。可以使用湿式氨法去除灰尘和污染物对玻璃板进行清洁，并用羟基基团封端玻璃表面为玻璃的结合表面赋予高度亲水性用于使得玻璃102与给体晶片120的结合表面121进行结合。然后可以将玻璃板在去离子水中进行冲洗并干燥。本领域技术人员理解如何为给体晶片和玻璃（或其他材料的）支撑基材配制合适的清洗溶液和过程。
玻璃支撑基材102可以是具有任意所需特性的任意合适的绝缘玻璃材料，例如，玻璃、氧化物玻璃、氧化物玻璃-陶瓷或者聚合物材料。在氧化物玻璃和氧化物玻璃-陶瓷之间，氧化物玻璃具有制造简便的优点，因此玻璃比玻璃-陶瓷更广泛易得并且廉价。举例来说，玻璃基材可以由含碱土离子的玻璃形成，例如，由康宁有限公司的编号为1737的玻璃组合物或者康宁有限公司的Eagle2000TM玻璃或者康宁有限公司的Eagle XGTM玻璃制造的基材。这些康宁有限公司熔合成形的玻璃的特别用途是例如制造液晶显示器。此外，用于在玻璃上制造液晶显示器后面板所需的所述玻璃的低表面粗糙度对于本文所述的有效结合也是有益的。Eagle玻璃也不含会对硅剥离/装置层产生负面影响的重金属和其他杂质，例如砷、锑、钡。设计成用于制备具有多晶硅薄膜晶体管的平板显示器，对Eagle玻璃的热膨胀系数（CTE）进行小心地调节以匹配硅的CTE，例如Eagle玻璃在400°C的CTE为3.18x10-6C-1，而硅在400°C的CTE为3.2538x10-6C-1。Eagle还具有666°C的较高应变点，这高于触发剥离所需的温度（通常约为500°C）。这两个特性，即能够耐受剥离温度以及CTE与硅匹配，是选择Eagle玻璃作为硅层转移和结合的主要原因。优选用于本文所述结合过程的玻璃还具有小于或等于约0.5nm RMS，小于或等于约0.3nm RMS或者小于或等于约0.1nm RMS的表面粗糙度。因为通常在约500°C发生给体晶片的剥离，所以玻璃的应变点应高于500°C。
玻璃基材的形状可以是矩形的，并且大到足以在玻璃的结合表面上排列多块给体晶片。在该情况下，放置到炉/结合器中用于膜转移的单给体晶片-玻璃组件可以包含排列在单个玻璃板的表面上的多块给体晶片。给体晶片可以是圆形半导体晶片或者它们可以是矩形半导体给体晶片/砖片。所得到的SOG产品包含其上结合有多个圆形或矩形硅膜的单个玻璃板。
本文所用术语“给体砖片”通常用于表示矩形给体晶片而术语“给体晶片”通常用于表示圆形给体晶片。但是，除非明确地指出或者表明对于本文所述的任意特定实施方式需要圆形或矩形晶片，否则术语“给体晶片”和“给体砖片”应理解为包括圆形或矩形给体晶片。
现在参考图5，然后使得（其上具有阻隔层142的）剥离层122的结合表面121与玻璃支撑基材102预结合。可以通过如下方法对玻璃和晶片（特别是矩形给体晶片或砖片的情况下）进行预结合：首先使得它们在一侧发生接触，从而在一侧引发结合波，使得结合波传播通过给体晶片和支撑基材以建立不含空穴的预结合。因此所得到的中间结构是包含半导体给体晶片102的剥离层122、给体晶片120的余下部分124以及玻璃支撑基材102的堆叠。
接着如图6所示，可以使用电解法（本文也称作阳极结合法）或者通过热结合法如“智能截止”的热结合法使得玻璃支撑基材102与剥离层122结合。合适的阳极结合方法的基础知识可以参见美国专利第7,176,528号，其全文通过参考结合于此。下面讨论这种方法的各步骤。合适的智能截至热结合方法的基础知识可以参见美国专利5,374,564号，其全文通过参考结合于此。
根据本文所揭示的一个实施方式，将预结合的玻璃-给体晶片组件放置在炉/结合器中进行结合与膜转移/剥离。可以将玻璃-给体晶片组件水平放置在炉中或者结合器中，从而防止给体晶片的余下部分滑动到新转移的剥离层上，并在剥离之后刮擦玻璃基材102上新形成的硅膜122。可以将玻璃-给体晶片组件这样放置在炉中，使得硅给体晶片120位于玻璃支撑基材102的向下朝向侧的下面。根据这种配置，在对剥离层122进行剥离或剖离之后，可以使得硅晶片的余下部分124从新剥离的和转移的剥离层122容易地脱落或者落下。从而可以防止发生玻璃上新产生的硅膜（剥离层）的刮擦。或者，可以将玻璃-给体晶片组件水平放置在炉中，使得给体晶体位于玻璃基材的上面。在该情况下，必须小心地从玻璃基材剥离给体晶片的余下部分124，以避免刮擦玻璃上新剥离的硅膜122。
一旦将预结合的玻璃-硅组件装载到炉中，在第一加热步骤中将炉子加热到100-200°C，保持1小时。所述第一加热步骤增加了硅和玻璃之间的结合强度，从而最终提升了层转移产率。在第二加热步骤中，可以将温度逐步升高到600°C以引起剥离。举例来说，在第二加热步骤中，温度可以是在玻璃基材102的应变点的约+/-350℃之内，更具体地在应变点的约-250℃与0℃之间，和/或在应变点的约-100℃与-50℃之间。依据玻璃的类型，这种温度可在约500-600℃的范围内。除了上面讨论的温度特性外，可对中间组件施加机械压力（如图3中的箭头所示）。该压力范围约为1至50psi之间。施加更高的压力，如大于100psi的压力，可能引起玻璃基材102碎裂。本领域技术人员可以对用于剥离的炉工艺过程进行适当的设计，本文以及例如美国专利第7,176,528号和第5,374,564号以及美国公开专利申请第2007/0246450号和第2007/0249139号中对其进行了描述。
根据本发明的一个实施方式，可以采用阳极结合。在阳极结合的情况下，在第二加热步骤时对中间体组件施加电压电势（如图6中的箭头和＋和－所示）。例如，将正电极与半导体给体晶片120接触，负电极与玻璃基材102接触。在第二加热步骤中，在升高的结合温度下对堆叠施加电压电势导致与给体晶片120相邻的玻璃基材102中的碱金属、碱土金属离子或者碱金属离子（改性剂离子）从半导体/玻璃界面移开，进一步进入玻璃基材102。更具体地，玻璃基材102的正离子，包括基本上所有的改性剂离子，从给体半导体晶片120的更高电压电势处移开，结果：（1）在与剥离层122相邻的玻璃基材102中形成正离子浓度下降（或者相比于原始玻璃136/102）较低的层132；（2）在与正离子浓度下降的层相邻的玻璃基材102中形成正离子浓度增强（或者相比于原始玻璃136/102）上升的层134；同时（3）留下具有离子浓度未变化的玻璃基材102的余下部分136（即，余下层136的离子浓度与原始“块玻璃”基材102相同）。玻璃支撑基材中正离子浓度下降的层132通过阻止正离子从氧化物玻璃或者氧化物玻璃-陶瓷移动进入到剥离层122起了阻隔作用。
现在参考图7，将中间组件在温度、压力和电压条件下保持足够时间后，撤去电压，让中间组件冷却至室温。在加热过程中、停留过程中、冷却过程中和/或冷却之后的某个时间，使得剥离层122与玻璃基材阳极结合并从给体晶片的余下部分124分离（剥离或裂开），但是不必以所述顺序进行。剥离层122从给体晶片的余下部分124的分离可通过给体晶片120因热应力而沿注入区域123发生的自发性断裂实现。作为另选或附加方式，可以使用机械应力如水射流切割或化学蚀刻来引发、促进或控制分离过程。之后从剥离层122去除给体晶片120的余下部分124，留下剥离层与玻璃基材102结合。这可包括在剥离层122尚未完全脱离给体晶体120的余下部分124的情况下进行一些机械剥落。得到SOG结构或者基材100，例如玻璃基材102，该玻璃基材102具有与其结合的较薄的半导体材料的剥离层或膜122。
现在参考图8对用于给体晶片上的Si3N4阻隔层的靠近表面区域的氧等离子体转化的一个实施方式的示例性过程进行详细描述。
在210中，如上文所述，可以选择Gen 2尺寸（370x470x0.5mm）的康宁Eagle XGTM玻璃作为用于制造SiOG的绝缘支撑基材。Gen 2尺寸的玻璃板允许以成本低廉的方式在单个玻璃支撑基材上同时制造数个3英寸的便携式显示器。
在步骤220中，如上文所述，根据本文的一个实施方式，可以选择300mm最佳等级的正圆硅晶片作为用于制造SiOG结构或基材的给体晶片120或者基材。可以从初始圆形晶片上切割180x230mm的矩形给体晶片或给体砖片，并对给体砖片的边缘进行处理，从而绘制边缘轮廓并得到类似于SEMI标准边缘轮廓的圆形或者斜切轮廓。还可以进行其他所需的机械加工步骤，例如倒角或倒圆以及表面抛光。
在步骤230中，如上文所述关于图2所示，（参见图7）在给体砖片120的结合表面121上生长或沉积SiO2层146（或者其他氧化物层）。在沉积Si3N4阻隔层之前，可以使用热处理、等离子体处理或者化学氧化处理对硅给体砖片的表面进行氧化。或者，如上文所述，可以故意将天然氧化物膜留在给体砖片的表面上，或者采取去除天然氧化物的步骤，或防止或最小化天然氧化物膜在给体砖片上的形成。
在步骤240中，如上文关于图2所述，将Si3N4阻隔层或膜142沉积到硅给体砖片120的天然或沉积的氧化物膜146上。
在步骤250中，如上文关于图3所述，对具有沉积的Si3N4阻隔层142的给体砖片120进行离子注入，在硅给体砖片中形成弱化区域123并限定硅剥离层122。如上文所述，要求低表面粗糙度用于与玻璃的后续结合。通过原子力显微图（AFM）进行扫描以及使用Zygo工具的光学技术对沉积的Si3N4阻隔层142的结合表面121的表面粗糙度进行分析。两种方法都证实对于20x20μm2AFM，表面粗糙度在约0.3nm至约1.0nm RMS的范围内。已知该粗糙度足以进行结合。但是对于具有此类粗糙度的基材，结合的组件在结合界面中通常具有缺陷（空穴）。发现对于无缺陷结合，20x20μm2 AFM要求小于0.3nm RMS的表面粗糙度。
在步骤260中，类似于上文所述的步骤，用氧等离子体转化法对Si3N4阻隔层142的结合表面121进行处理，将Si3N4阻隔层的靠近表面区域转化为第一SiO2牺牲层148。现在硅给体砖片上所得到的层包含：硅给体砖片上的第一牺牲SiO2（氧化物）层146、第一SiO2（氧化物）层上的Si3N4阻隔层142、以及Si3N4阻隔层上的第二SiO2（氧化物）光滑和结合层148，例如给体砖片上的氧化物-氮化物-氧化物或者ONO（146-142-148）层状结构。
为了将（对于20x20μm2AFM的表面粗糙度为0.3nm至1.0nm RMS的）Si3N4阻隔层142的结合表面121转化成SiO2牺牲层148，可以低频，30kHz的Technic公司等离子体方法对给体砖片120进行处理。处理条件可以是：引入氧气气体，氧气流速为2sccm，室中的压力为30毫托，等离子体功率为700W，处理时间为30分钟。这导致在Si3N4阻隔层142的靠近表面区域中形成厚度为15nm的SiO2牺牲层148，其表面粗糙度略小于或等于0.3mm RMS。在Si3N4阻隔层上可以容易地形成厚度范围为约2nm至约20nm，或者约7nm至约10nm的SiO2牺牲层，从而没有影响Si3N4阻隔层的阻隔作用。
在步骤260中形成的SiO2牺牲层148接近化学计量并且具有低氮含量（低于二次离子质谱法(SIMS)的检测限）。对具有根据步骤210至260形成的具有SiO2膜的Si3N4阻隔层的给体砖片进行SIMS分析。在SiO2结合层148的表面附近没有检测到氮。在经过等离子体转化的区域中完全去除氮保证了亲水性以及新结合表面121与玻璃支撑基材102的合适的结合性。
通过对实验样品进行SIMS分析，申请人证实了单次和二次氧等离子体转化处理的光滑作用。SIMS分析显示接近50分钟的较长时间的等离子体处理后的SiO2结合层148的结合表面121比仅数分钟的较短时间的等离子体处理后更光滑。但是，通过大于50分钟的较长时间的等离子体处理，由于溅射使得粗糙变得更为明显。进行处理的时间为约2分钟至约50分钟，约5分钟至约20分钟，或者约10分钟至约25分钟，或者约10分钟至约20分钟的等离子体处理可以实现对于20x20μm2AFM扫描小于或等于约0.3nm RMS，或者小于或等于约0.2nm RMS的表面粗糙度的有效光滑作用，用于无缺陷结合。
将Si3N4表面转化为SiO2的氧等离子体转化不限于低频等离子体法。还可以采用RF、微波和其他类型的等离子体设备和方法。通过常规实验，本领域技术人员可以为通过本文所述的氧等离子体转化将所需厚度的Si3N4或者其他阻隔层转化为氧化物选择所需的合适的等离子体设备和条件，例如等离子体功率、处理时间、氧气流量以及室中的压力。
通过可任选地进行下文所述步骤290，（如上文关于图5和6所述）给体砖片120现在可用于将剥离层122与玻璃或硅支撑基材102结合并转移，其中第一SiO2层148起结合层而不是牺牲层的作用。但是，当具有Si3N4阻隔层的硅给体砖片在之前的离子注入步骤250中进行离子注入时，Si3N4阻隔层的结合表面121被从离子注入室中吸附的有机物污染。难以通过化学或者机械方法去除该污染物，但是如果在污染物的下方形成牺牲氧化物膜然后去除该牺牲氧化物膜则可以容易地去除污染物。通过步骤260的第一氧等离子体转化过程形成的第一氧化物层可以用作此类牺牲氧化物层。如果希望在使得给体砖片与支撑基材结合之前如此去除此类污染物，则可任选地进行如下步骤270和280。
在步骤270中，通过将给体砖片在HF或者其他合适的溶液中洗浴剥除通过第一氧等离子体转化加工步骤形成的第一牺牲SiO2层148。从而从具有牺牲SiO2层的Si3N4阻隔层142的表面有效地去除了有机物和其他污染物。
在步骤280中，进行第二氧等离子体转化步骤，1)对Si3N4阻隔层142的新的不含有机污染物的结合表面121进行光滑处理，并且2)对Si3N4阻隔层142的结合表面121进行氧化使其具有亲水性并可以与玻璃支撑基材102结合。现在硅给体砖片上所得到的层再次包含：硅给体砖片上的第一SiO2（氧化物）层146、第一SiO2（氧化物）层上的Si3N4阻隔层142、以及Si3N4阻隔层上的第二SiO2（氧化物）光滑和结合层148，即氧化物-氮化物-氧化物或者ONO层状结构（或者ONO结构）。发现在第一转化步骤为1分钟时间的等离子体处理而第二转化步骤为5分钟的转化-剥除-转化循环之后，SiO2结合层148的表面粗糙度约为0.2nm RMS。该清洁的、高度光滑的亲水表面具有优异的结合性并且在后续的结合步骤具有高产率。可以在Si3N4阻隔层上容易地形成厚度小于或等于10nm，小于或等于7nm或者2至20nm范围内的非常薄的SiO2膜，从而没有破坏Si3N4阻隔层的阻隔作用同时仍对结合表面进行了光滑处理。等离子体处理的时间可以在约2分钟至约50分钟，约5分钟至约20分钟，或者约10分钟至约25分钟或者约10分钟至约20分钟的范围内。
通过二次等离子体转化过程，即产生ONO（或者产生NO，如果在步骤230中没有在给体砖片上形成氧化物层）的等离子体转化-剥除-等离子体转化循环，同时实现了三个目的，即有效清洁、表面光滑和产生亲水性可结合表面。二次等离子体转化过程特别适用于对Si3N4阻隔层142的结合表面进行光滑处理，以及对有机污染物的表面进行清洁。相对于例如在单次等离子体转化步骤中使得进行氧等离子体处理的时间加倍，等离子体-剥除-等离子体循环对于改善粗糙度更为有效。表面粗糙度的改善使得在结合步骤中产生了提高的产率。
在步骤290中，如上文关于图5所述，使得玻璃基材102与给体砖片120预结合。首先，清除玻璃基材和给体砖片的污染物，并赋予亲水性准备进行结合。将玻璃基材/板在氨水浴中进行清洗并干燥。可以在SC1清洗和干燥中对给体砖片上的ONO结合表面121进行清洁并赋予亲水性。将形成的具有等离子体转化的Si3N4阻隔层142的给体砖片120放置在玻璃支撑基材102上，使得Si3N4阻隔层和SiO2结合膜位于玻璃和给体砖片之间，从而使得给体砖片与玻璃支撑基材预结合。因此形成了预结合的中间体给体砖片-玻璃组件。
在步骤300中，如上文关于图6所述，使得（其上具有阻隔层142和结合层148的）剥离层122与玻璃基材102结合并从半导体给体砖片的余下部分124分离（剥离）。首先，将给体砖片-玻璃组件放在炉/结合器中。然后加热炉子，施加可任选的压力和可任选的电压通过离子注入热过程或者当施加电压时的正离子结合层转移过程引起剥离层的结合和分离（剥离）。从而将具有ONO结构的剥离层122从给体砖片转移并与玻璃基材102结合。如果需要的话，可以通过上文所述的退火、清洗或抛光对作为转移的剥离层125的剥离的表面125进行进一步处理。
本文所述的方法以及SOI和SOG结构相比于使用（沉积在硅或者玻璃上的）沉积膜的方法提供了较高产率的结合步骤。因为提供了相比于阳极产生的原位SiO2阻隔层和离子消耗的玻璃层的优异的阻隔层，所以本文所述的方法以及SOI和SOG结构还保证了晶体管制造过程的高产率。
根据本文所揭示的另一个实施方式，可以对给体晶片的表面直接进行所述的氧等离子体转化过程，例如无需在给体晶片的结合表面上预先制造阻隔层。对于以下讨论，假设基材上半导体结构是SOI结构，例如玻璃上半导体（SOG）结构，或者更具体为玻璃上锗结构或基材（GeOG）。
现在参考图9至13，根据本文所述的某些实施方式的GeOG结构100’可以包含玻璃处理基材102，与所述玻璃处理基材结合的锗器件薄层122’。在所述玻璃处理基材和锗器件层之间可以具有阻隔层148’。这种GeOG结构100’具有与制造薄膜晶体管(TFT)[如用于显示应用，包括有机发光二极管(OLED)显示器和液晶显示器(LCD)]、图像传感器、集成电路、光伏装置、热电器件等相关的适当用途。虽然没有要求，但层122’的半导体材料可以是基本为单晶Ge材料的形式。
如上所述，半导体材料可以是基于硅（Si）的半导体或者是任意其他类型的半导体，如III-V,II-IV,II-IV-V等类别的半导体。潜在的半导体材料的例子包括：硅(Si)、掺锗硅(SiGe)、碳化硅(SiC)、砷化镓(GaAs)、GaP和InP。
如上所述，支撑基材102可以是具有任意所需特性的任意所需材料。例如，在一些实施方式中，基材102可以由绝缘体例如，玻璃、玻璃-陶瓷、氧化物玻璃或者氧化物玻璃-陶瓷形成。在氧化物玻璃和氧化物玻璃陶瓷中，玻璃可能具有制造简便的优点，因此玻璃更广泛易得并且不贵。举例来说，玻璃基材102可以由含碱土离子的玻璃形成，例如，由康宁有限公司的编号为1737、7059的玻璃组合物或者康宁有限公司的EAGLETM玻璃制造的基材形成。这些玻璃材料的特别用途是例如制造液晶显示器。相对于给体晶片材料，对于玻璃的有效层转移需要考虑玻璃的热膨胀系数（CTE）。在SiOG的情况下，硅具有与Eagle XGTM匹配的良好的CTE（见下表1）。相反地，在Ge和Eagle XGTM、康宁1737玻璃或者康宁7059玻璃之间存在较大的CTE不匹配。表1中列出的所有玻璃都是熔合拉制的，所以表面粗糙度和表面平坦度都是优良性质的。对于表1中的玻璃，康宁7059具有与Ge最好的CTE匹配度，但是仍然存在1.2ppm/°C的CTE差异。
表1
Figure BDA00002680007300201
通过例如抛光、清洁等制备Ge给体晶片120’，以形成适合结合到支撑或者处理基材102，如玻璃或玻璃陶瓷基材上的较平坦和均匀的注入表面121’。此类清洁技术是本领域众所周知的。本领域技术人员可以实现合适的基材清洁方法。
现在参见图10，如上文关于图3所述，通过使得给体晶片的结合表面121’进行离子注入过程在结合表面121’的下方产生弱化区域123’，在Ge给体晶片120’中产生剥离层122’。如上文所述，可以调节离子注入能量，以实现给体晶片表面下方的总离子注入深度并对剥离层122’的厚度进行限定，如在约300-800nm之间，但是可实现从50nm至2微米的任何合理的厚度。
现在参考图11，在离子注入步骤之后，冲洗Ge给体晶片120’的结合表面121’以去除有机物和氧化物。如上文所述，还对玻璃支撑基材102进行清洗并准备进行结合。如本文关于图4所述，然后对Ge给体晶片120’的经过清洁的结合表面121’进行氧等离子体转化过程，从而将剥离层122’的结合表面121’的靠近表面区域转化为氧化锗结合层148’。Ge结合层148’使得给体晶片的结合表面121’具有亲水性并准备进行结合。结合层148可以是任意合适的厚度，例如，从约50nm到约150nm的厚度范围内。如上文所述，氧等离子体转化步骤还使得结合表面121’变光滑，使得其更适合进行结合。如果需要的话，可以进行二次氧等离子体转化步骤对给体晶片120’的表面进行进一步光滑处理。如上文所述，为了进行二次等离子体转化过程，首先可以用HCl剥除第一氧化锗结合层148’，并可以在Ge给体晶片上进行第二等离子体转化步骤以形成第二光滑的氧化锗结合层148’。
如图12示意性所示，以及上文关于图5所述，然后使得锗给体晶片120’与玻璃支撑基材预结合。接着，如上文关于图6所述，使用热或者阳极结合剥离法将剥离层122’与玻璃支撑基材102结合。给体晶片120’上的氧化锗层148’在玻璃支撑基材102和Ge剥离层122’之间形成氧化锗阻隔埋层。如上文关于图6所述，在阳极结合的情况下，还对预结合结构施加电压电势（如图3中箭头所示）。例如，可以对Ge给体晶片120’施加正电极而对玻璃处理基材102e施加负电极。施加电压电势使玻璃基材102中的碱金属或碱土金属离子从半导体/玻璃界面移开，进一步进入玻璃基材102，结果：（1）在与剥离层122相邻的玻璃处理基材102的顶部形成正离子浓度下降（或者相比于原始块玻璃组合物）较低的层132；以及（2）在与正离子浓度下降的层132相邻的玻璃基材102中形成正离子浓度增强（或者相比于原始块玻璃组合物）上升的层134，玻璃基材的余下部分136仍是未发生变化的原始块玻璃材料。在与剥离层122相邻的顶层玻璃处理基材102中形成离子浓度降低的层导致了阻隔作用。
如图13所示以及如上文关于图6和图7所述。在结合过程中或者之后，沿着经过注入的弱化区域123’对Ge给体晶片120’进行裂开或分离，从而留下与玻璃处理基材102附着的锗剥离薄层122’，形成具有沉积/埋覆的氧化物阻隔层148’的GeOG结构100’。如上文所述，可任选地进行锗剥离薄层的后裂开处理。此外，对给体晶片的余下部分124’进行再精整和重复使用，重复多次作为制造多种其他GeOG结构100’的给体晶片120’。
根据本发明的其他实施方式，并如上文关于图2至4中的阻隔层142所述，在对结合表面121’进行氧等离子体转化之前可以将阻隔层（未示出）沉积到Ge给体晶片120’上。在这种情况下，对阻隔层的表面进行氧等离子体转化步骤，赋予其亲水性对其进行光滑处理，准备用于结合。对于Ge给体晶片的合适的阻隔层包括：氮化硅（SixNy）和氧氮化硅（SiNxOy）。所得的GeOG结构100’与图7所示的SiOG结构11基本相同，Ge剥离层代替Si剥离层，而沉积的阻隔层代替Si3N4阻隔层。可以制造在Ge剥离层和沉积的阻隔层之间具有或者不具有氧化物层（类似于本文所述的层146）的结构。
参考图4，将中间组件在温度、压力和电压条件下保持足够时间后，撤去电压，让中间组件冷却至室温。在加热过程中、停留过程中、冷却过程中和/或冷却之后的某个时间，将剥离层122从给体晶片120的余下部分130剥离（例如，分离或者裂开），给体晶片120的余下部分130与玻璃处理基材102分离。这可包括在剥离层122尚未完全脱离给体晶体120的余下部分130的情况下进行一些机械剥落或剥除。得到其上结合有较薄的半导体剥离层122的玻璃基材102。该分离可以通过加热或冷却过程中剥落层122因为热应力所导致的破裂来实现。作为替代或者补充方式，可利用机械应力如水射流或化学蚀刻，促进剥离层与给体半导体晶片的余下部分的分离。
刚剥落后，SOI结构或基材100的裂开表面125可显示过高的表面粗糙度、过大的硅层厚度和/或对硅层的注入损害(例如，因为形成无定形化的硅层)。依据注入能量和注入时间，剥离层122的厚度可约为300-500nm，但其他厚度也有可能是合适的。这些特性可利用结合后方法改变，以便在剥离层122的基础上更进一步，得到半导体层1104、112的所需特性（图1）。应注意，给体半导体晶片120的余下部分可再次精整并重复使用来继续制造其他SOI结构100。
如果在任意前述实施方式中都不需要阳极结合，则可以省略施加电压电势并采用热结合方法使得剥离层122、122’与处理基材102结合。在该情况下，可以使用如美国专利第5,374,564号中所述的“智能截止”热结合方法来制备SOG结构，其全文通过引用结合入本文。当没有采用阳极结合时，则没有在SOG基材中形成上文所述的离子消耗和原位SiO2阻隔层。因此，当没有采用阳极结合使得半导体膜与玻璃支撑基材结合的情况下，在玻璃处理基材和半导体剥离层之间更需要额外的有效的阻隔层。
通过以下实施例进一步阐述各种实施方式。
实施例1
对Si3N4阻隔层作为SiOG中阻隔层的功效进行测试。在第一个测试中，使得SiOG结构在600°C退火24小时，并用二次离子质谱（SIMS）分析测量硅剥离层中的污染物。SIMS分析没有发现污染物。在第二次测试中，在SiOG的顶表面和底表面之间施加100V的电压，同样将样品加热到600°C。再次使用SIMS检测硅膜中的污染物。发现硅剥离层的污染物低于SIMS检测限。由上文中称作‘528的专利制得的5-层SiOG结构可以通过第一个测试，但是不能通过第二个测试。
该实施例证实Si3N4是比通过阳极结合法提供的其它方式更有效的阻隔层。
实施例2
通过标准LPCVD方法，使用氩稀释的硅烷和氨混合物，40sccm总气体流速，硅烷:氨＝3:1，800°C温度和室中1毫托的压力，将Si3N4膜沉积到硅给体砖片上。这使得沉积速率约为2mm/分钟，并在给体砖片上形成了厚度为100nm的Si3N4阻隔层沉积。
尝试将Si3N4涂覆的硅给体砖片与Eagle玻璃支撑基材或者板直接结合。可以通过在RCA溶液中处理给体砖片并干燥，制备用于结合的给体砖片。通过在氨水浴中处理玻璃板并干燥来制备玻璃板。使用Kruss DSA20仪器测定表面润湿角来测定氮化物和玻璃表面的亲水性。发现玻璃表面是高亲水性的，润湿角小于2°。发现Si3N4阻隔层的表面具有中等亲水性，润湿角为35°。通过如下方法对玻璃和砖片进行预结合：首先使得它们在一侧发生接触，从而在一侧引发结合波，使得结合波传播通过玻璃和砖片基材。将预结合的中间体组件加热到600°C。使得Si3N4涂覆的硅给体砖片与Eagle玻璃支撑基材直接结合的尝试失败。在结合界面处有许多空穴。
该实施例证实Si3N4不能与玻璃直接结合。
实施例3
选择尺寸为300mm，<100>朝向，p-型，硼掺杂，电阻率为8至13欧姆-厘米，并且厚度为775微米的标准最佳等级的硅晶片作为给体晶片。使用如下LPCVD技术将Si3N4层沉积到给体晶片上。将晶片装载到LPCVD反应器中，没有从晶片剥除天然氧化物膜。在800°C进行LPCVD过程。选择处理温度、室中的压力和反应性气体，在给体晶片的结合表面上得到厚度为100nm的化学计量Si3N4层。用椭圆测量技术测定沉积的Si3N4层的厚度均匀性，发现厚度为100nm+/-1%。使用AFM测定沉积的Si3N4层的表面粗糙度，发现粗糙度为0.2nm RMS，这足以进行进一步晶片结合过程。使用Tencor FLX方法测定沉积的Si3N4层中的应力，发现拉伸应力为700MPa。发现Si3N4层是连续的，没有剥落。进行较厚Si3N4层的试验性沉积以评估Si3N4层在不同厚度的稳定性。发现当层厚度超过350nm时Si3N4层开始剥落。
该实施例证实厚度最高为350nm的Si3N4阻隔层可用于前述的SiOG制备过程，而不会有降低产率的风险。
然后对其上沉积有Si3N4阻隔层的硅给体晶片注入氢。氢注入剂量和能量分别是5.5E16cm-2和30keV。该注入条件使得其上沉积有Si3N4阻隔层的给体晶片的表面下方约300nm的深度发生剥离，使得由100nm的Si3N4和200nm的晶体硅的硅剥离层组成的堆叠转移到玻璃基材。
选择Gen2尺寸的标准显示器玻璃板，例如具有适合进行结合的低粗糙度且厚度为0.5mm的康宁Eagle XG玻璃作为玻璃支撑基材。用湿氨法清洁玻璃。然后将玻璃板在去离子水中进行冲洗并干燥。通过接触润湿角测量测试制备的玻璃表面的亲水性。发现润湿角在设定-2°的可测量的最小角度以下°。这表明玻璃表面具有优良的结合性。
然后对硅晶片和玻璃进行预结合。将预结合的玻璃-硅组件装载到炉子中进行结合和剥离。将玻璃-给体晶片组件水平放置在炉中，给体晶片的底部朝下。首先将组件加热到100-200°C，保持1小时。该步骤增加了硅和玻璃之间的结合强度，从而最终提升了层转移产率。然后将温度逐步升高到600°C以引起剥离。
使用原子力显微图、扫描电镜图、传输诺马斯基科（Nomarski）模式的光学显微镜以及共焦光学显微镜对制造的SiOG基材进行分析。相比于仅使用SiO2阻隔层，证实使用Si3N4阻隔制备的作为转移的剥离层的产物显著改善了作为转移的剥离层/膜的表面形态和晶体质量。此外，具有Si3N4阻隔层的SiOG膜的透射电镜（TEM）截面分析显示在膜中没有可见的晶体缺陷。SiOG作为转移膜的扫描电镜（SEM）表面分析还揭示了SiOG/Si3N4SiOG基材的优异的表面形态（见图13）和透过硅剥离层/膜的深度的具有可见的谷型损坏的表面损坏的较差表面质量（见图14）。使用Si3N4阻隔层这样制备的SiOG的二次离子质谱（SIMS）显示了高纯度的Si薄膜。
该实施例证实Si3N4形成了用于防止离子元素迁移，例如钠和碱金属从玻璃进入到硅薄膜中的有效的阻隔层。
实施例4
以100Kev的注入能量，用H2离子对购自硅谷微电子(Silicon ValleyMicroelectronics)公司（SVM）的直径100mm、N-型<100>、电阻率大于40欧姆-cm的最佳等级锗晶片进行离子注入。以7°倾斜入射角对晶片进行四次注入，在晶片中形成剥除平面/弱化区域。在每次注入之间将晶片旋转90°，接收4.2E16cm-3的总剂量。使用用于Si晶片的标准SiOG清洁配方对经过注入的Ge给体晶片进行清洁。所述配方包含具有臭氧的去离子水、NH4OH/H2O2混合物（SC1）以及HCl/稀释的HF的混合物。然后对剥离层进行结合并转移到玻璃支撑基材以形成GeOG结构。此外，从AXT有限公司购买了具有较低表面粗糙度的n-型、<100>Ge晶片，用于材料和表面表征。
对所得到的GEOG结构进行分析，发现穿过玻璃的牛顿环，这表明Ge晶片没有与EagleXGTM玻璃结合。该实施例证实现有技术的SiOG清洁方法不足以使得Ge给体晶片的表面与玻璃充分可结合。
然后在结合之前，利用RIE氧等离子体转移（干法）将Ge给体晶片的结合表面转化为氧化锗。在反应性-离子-蚀刻系统中产生氧等离子体，能量密度为0.35W/cm2，RF频率为13.56MHz。氧气流为75sccm，分压为20毫托。通常180秒的处理时间足以使得Ge表面变得可结合。
然后将经过氧等离子体处理/转化的Ge给体晶片放置在玻璃支撑基材上。经过氧等离子体转化的Ge给体晶片的结合表面自发地与EagleXGTM玻璃支撑基材发生预结合。因为在预结合之前没有湿式清洁过程，作为颗粒留在预结合的表面上的结果，因此预结合的中间体给体晶片-玻璃基材组件具有一些空穴。可以通过预结合之前的合适的清洁方法消除这些颗粒引起的空穴。
对使用离子薄膜转移法对Ge给体晶片进行氧等离子体转化制备的实验样品进行分析，分别显示EagleXGTM和玻璃7059上Ge薄膜的完全转移。经过转移的膜的厚度约为0.5um。在两种情况下，都对Ge晶片进行氧等离子体转化步骤然后与玻璃支撑基材结合，并在最高温度为350°C的烘箱中发生开裂。相比于例如作为注入的表面，作为转移的膜的表面粗糙度的值（峰谷值、RMS以及Ra）都一致地增加到两倍。然而，通过使用氧等离子体转化进行离子注入薄膜转移过程制造的EagleXGTM上的作为转移的Ge膜，其具有3.7nm RMS的最大表面粗糙度，相比较而言，用不含氧等离子体转化步骤的离子注入薄膜转移法形成在EagleXG上的Ge膜，其表面粗糙度为20nm RMS。
在SOG结构中使用具有本文所述用氧等离子体转化的氧化物层的半导体给体晶片及其制备方法的优势包括：
－改进了作为经过转移的半导体剥离层的表面形态，
－改进了作为经过转移的半导体剥离层的表面光滑度，
－降低了机械抛光成本，
－优异的阻隔层实现了在玻璃上制备半导体剥离层，该半导体剥离层保留有高水平的纯度用于制造基于SOG的具有优异电性能和寿命的电子器件，
－给体晶片上的较光滑结合表面，导致结合产率的提升，
－对阻隔层的结合表面赋予亲水性用于与玻璃结合，导致结合产率的提升，
－在二次等离子体转化的情况下，从给体晶片的表面去除污染物，导致结合产率的提升并提升电子器件产率和性能，
－同时满足实现有效高产率结合所需的亲水性、光滑度和厚度的要求，并保留阻隔层的阻隔作用，
－促进Ge层/膜与玻璃的结合并实现整个区域的Ge层转移，
－提升总体层转移质量，
－消除之前迫使Ge与玻璃基材结合所需的外部作用力，
－实现高产量和低成本的Ge层与玻璃的热结合和层转移，
－可以对常规制造方法的等离子体过程和HF剥除容易地进行扩展用于批量制造较大尺寸给体和处理基材。
除非另有明确说明，否则，不应将本文所述的任何方法解释为必须按照特定的顺序进行其步骤。因此，当方法权利要求实际上没有陈述其步骤应遵循的顺序的时候，或者当权利要求或说明书中没有另外具体说明所述步骤应限于特定顺序的时候，不应推断出任何特定顺序。
对本领域的技术人员而言，显而易见的是可以在不偏离本发明的范围和精神的情况下对本发明进行各种修改和变动。因为本领域技术人员可以结合本发明的精神和实质，对所述的实施方式进行各种改良组合、子项组合和变化,应认为本发明包括所附权利要求书范围内的全部内容及其等同内容。

Claims (19)

1.一种对半导体晶片的不可结合表面进行制备的方法，使得所述不可结合表面与另一种基材进行结合，该方法包括以下步骤：
得到具有结合表面的半导体晶片，所述结合表面不能与另一种基材发生结合；
用氧等离子体对半导体晶片的结合表面进行处理，对所述半导体晶片的结合表面进行氧化，并将半导体晶片的表面区域转化为氧化物层，所述氧化物层是亲水性且可以与另一种基材结合。
2.如权利要求1所述的方法，该方法还包括：
在所述对半导体晶片的结合表面进行处理的步骤之前，将离子通过结合表面注入到半导体晶片中，在给体晶片中形成弱化区域并将半导体剥离层限定在所述弱化区域和结合表面之间的半导体晶片中，该注入步骤污染了给体晶片的结合表面的表面区域；
其特征在于，所述对半导体晶片的结合表面进行处理的步骤至少将给体晶片的结合表面的被污染表面区域转化为牺牲氧化物层；
从给体晶片的结合表面剥除牺牲氧化物层，从而去除给体晶片的结合表面的被污染表面区域，并暴露出半导体晶片的清洁结合表面；以及
用氧等离子体对半导体晶片的清洁结合表面进行处理，对所述半导体晶片的结合表面进行氧化，并将半导体晶片的表面区域转化为氧化物结合层，所述氧化物结合层是亲水性且可以与另一种基材结合。
3.如权利要求2所述的方法，该方法还包括：
得到具有结合表面的绝缘支撑基材；
使得半导体晶片的结合层与支撑基材的结合表面发生接触；
使得所述结合层与支撑基材结合；以及
从半导体晶片的余下部分分离剥离层，留下与支撑基材结合的剥离层。
4.如权利要求3所述的方法，其特征在于，所述支撑基材是玻璃基材。
5.如权利要求1所述的方法，其特征在于，所述给体晶片是Ge晶片。
6.如权利要求1所述的方法，其特征在于，所述半导体晶片的表面在其上具有由阻隔材料形成的阻隔层，该阻隔材料不可与另一种基材结合，所述阻隔层形成半导体晶片的结合表面；以及
所述用氧等离子体对半导体晶片的结合表面进行处理的步骤，将阻隔层的靠近表面区域转化为氧化物层，所述氧化物层是亲水性的并可与另一种基材发生结合，同时阻隔层的余下部分仍是未氧化的阻隔材料。
7.如权利要求6所述的方法，其特征在于，所述阻隔层由SixNy和SiNxOy中的一种形成。
8.如权利要求7所述的方法，其特征在于，所述对半导体晶片的结合表面进行处理的步骤将阻隔层的表面区域转化为厚度约为2nm至约150nm，约5nm至约50nm，约2nm至约20nm，约5nm至约10nm或者约5nm，并且表面粗糙度小于0.3nm RMS的SiO2层。
9.如权利要求7所述的方法，该方法还包括：
得到具有结合表面的玻璃基材；
使得阻隔层上的氧化物层与玻璃基材的结合表面接触；
使得所述氧化物层与玻璃基材结合；以及
从半导体晶片的余下部分分离剥离层，使得剥离层通过氧化物层与支撑基材结合，阻隔层的余下部分位于剥离层和氧化物层之间。
10.如权利要求9所述的方法，其特征在于，所述阻隔层由Si3N4形成。
11.如权利要求9所述的方法，其特征在于，所述玻璃基材是氧化物玻璃或者氧化物玻璃-陶瓷基材；以及
所述使得剥离层与玻璃基材结合的步骤还包括以下步骤：向玻璃基材和半导体晶片施加电压电势，将提升的温度和电压维持一段时间，该时间足以使得氧化物玻璃或者氧化物玻璃-陶瓷中的正离子以远离半导体晶片的方向在玻璃基材中移动，从而所述玻璃基材包含(i)与剥离层相邻的第一玻璃层和(ii)与第一玻璃层相邻的第二玻璃层，所述第一玻璃层中基本不存在改性剂正离子，所述第二玻璃层具有浓度提高的改性剂正离子。
12.如权利要求6所述的方法，该方法还包括：
在所述对半导体晶片的结合表面进行处理的步骤之前，将离子通过阻隔层注入到半导体晶片中，在给体晶片中形成弱化区域并将半导体剥离层限定在所述弱化区域和阻隔层之间的半导体晶片中，该注入步骤污染了阻隔层的表面区域；
其特征在于，所述对半导体晶片的结合表面进行处理的步骤至少将阻隔层的被污染表面区域转化为牺牲氧化物层；
从阻隔剥除牺牲氧化物层，从而去除阻隔层的被污染表面区域，并在阻隔层上暴露出清洁的结合表面；以及
用氧等离子体对清洁的结合表面进行处理，对阻隔层的结合表面进行氧化并将阻隔层的表面区域转化为氧化物结合层，该氧化物结合层是亲水性的并可与玻璃基材结合。
13.如权利要求12所述的方法，其特征在于，所述用氧等离子体对清洁的结合表面进行处理的步骤的处理时间为约2分钟至约50分钟，约5分钟至约20分钟，或者约10分钟至约25分钟，或者约10分钟至约20分钟，并形成厚度小于或等于约10nm，小于或等于约7nm，或者约2nm至约20nm，并且表面粗糙度小于或等于约0.3nm RMS的氧化物结合层。
14.如权利要求12所述的方法，其特征在于，所述用氧等离子体对清洁的结合表面进行处理的步骤，将阻隔层的表面区域转化为表面粗糙度小于或等于0.3nm RMS的氧化物结合层，从而对阻隔层的表面进行光滑处理。
15.如权利要求6所述的方法，其特征在于，所述阻隔层沉积到半导体晶片的结合表面上，沉积的厚度大于或等于约100nm，大于或等于约250nm，或者大于或等于约350nm。
16.如权利要求6所述的方法，其特征在于，所述半导体晶片基本由单晶硅形成。
17.如权利要求1所述的方法，其特征在于，所述用氧等离子体对半导体晶片的结合表面进行处理的步骤的处理时间约为2分钟至约50分钟，约5分钟至约20分钟，或者约10分钟至约25分钟，或者约10分钟至约20分钟。
18.如权利要求1所述的方法，其特征在于，所述半导体晶片由硅（Si）、锗掺杂的硅（SiGe）、碳化硅（SiC）、锗（Ge）、砷化镓（GaAs）、GaP或者InP形成。
19.如权利要求1所述的方法，其特征在于，所述半导体晶片由Ge形成，形成的氧化物层的厚度约为50nm至约150nm。
CN2011800326265A 2010-06-30 2011-06-28 制备用于结合的表面的氧等离子体转化方法 Pending CN103038863A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/827,666 US8557679B2 (en) 2010-06-30 2010-06-30 Oxygen plasma conversion process for preparing a surface for bonding
US12/827,666 2010-06-30
PCT/US2011/042078 WO2012003161A1 (en) 2010-06-30 2011-06-28 Oxygen plasma conversion process for preparing a surface for bonding

Publications (1)

Publication Number Publication Date
CN103038863A true CN103038863A (zh) 2013-04-10

Family

ID=44511479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800326265A Pending CN103038863A (zh) 2010-06-30 2011-06-28 制备用于结合的表面的氧等离子体转化方法

Country Status (5)

Country Link
US (1) US8557679B2 (zh)
EP (1) EP2589067A1 (zh)
CN (1) CN103038863A (zh)
TW (1) TW201225158A (zh)
WO (1) WO2012003161A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105118804A (zh) * 2015-09-29 2015-12-02 厦门大学 超薄硅薄膜钝化制备绝缘体上锗的方法
CN105140143A (zh) * 2015-07-30 2015-12-09 武汉新芯集成电路制造有限公司 一种晶圆键合工艺
CN109678106A (zh) * 2018-11-13 2019-04-26 中国科学院上海微系统与信息技术研究所 一种硅基异质集成4H-SiC外延薄膜结构的制备方法
CN113905891A (zh) * 2019-06-03 2022-01-07 马姆杰特科技有限公司 用于处理mems晶圆的工艺

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2960453B1 (fr) * 2010-05-28 2017-08-25 Centre Nat De La Rech Scient (Cnrs) Procede de fabrication d'une puce microfluidique, puce et plaque associees
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
CN101871818B (zh) * 2010-06-25 2012-05-23 清华大学 红外探测器
US9227295B2 (en) 2011-05-27 2016-01-05 Corning Incorporated Non-polished glass wafer, thinning system and method for using the non-polished glass wafer to thin a semiconductor wafer
FR2978605B1 (fr) * 2011-07-28 2015-10-16 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support
JP2013110161A (ja) * 2011-11-17 2013-06-06 National Institute Of Advanced Industrial & Technology 素子形成用基板及びその製造方法
US9466532B2 (en) 2012-01-31 2016-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Micro-electro mechanical system (MEMS) structures with through substrate vias and methods of forming the same
JP5664592B2 (ja) * 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US9147803B2 (en) 2013-01-02 2015-09-29 Micron Technology, Inc. Engineered substrates having epitaxial formation structures with enhanced shear strength and associated systems and methods
CN103094416B (zh) * 2013-01-21 2016-08-17 无锡中洁能源技术有限公司 一种光伏组件生产工艺
TWI499078B (zh) * 2013-01-31 2015-09-01 Just Innovation Corp 元件基板、元件基板的製造方法、光電裝置及其製造方法
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9406533B2 (en) 2013-06-27 2016-08-02 STATS ChipPAC Pte. Ltd. Methods of forming conductive and insulating layers
US9064789B2 (en) * 2013-08-12 2015-06-23 International Business Machines Corporation Bonded epitaxial oxide structures for compound semiconductor on silicon substrates
US9824951B2 (en) 2014-09-12 2017-11-21 Qorvo Us, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US10121718B2 (en) 2014-11-03 2018-11-06 Qorvo Us, Inc. Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US10180394B2 (en) 2014-11-06 2019-01-15 Board Of Regents, The University Of Texas System Systems and methods for performing cavity-enhanced absorption spectroscopy
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
FR3036224B1 (fr) * 2015-05-13 2017-06-02 Commissariat Energie Atomique Procede de collage direct
US20160343604A1 (en) * 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
JP2017013330A (ja) * 2015-06-30 2017-01-19 太陽誘電ケミカルテクノロジー株式会社 印刷用孔版及びその製造方法
TWI741988B (zh) 2015-07-31 2021-10-11 日商新力股份有限公司 堆疊式透鏡結構及其製造方法，以及電子裝置
US9922866B2 (en) * 2015-07-31 2018-03-20 International Business Machines Corporation Enhancing robustness of SOI substrate containing a buried N+ silicon layer for CMOS processing
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US9806025B2 (en) 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10090262B2 (en) 2016-05-09 2018-10-02 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US10079196B2 (en) 2016-07-18 2018-09-18 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
WO2018031995A1 (en) 2016-08-12 2018-02-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10486963B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10486965B2 (en) 2016-08-12 2019-11-26 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US12062700B2 (en) 2018-04-04 2024-08-13 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
JP6644208B1 (ja) * 2018-06-22 2020-02-12 日本碍子株式会社 接合体および弾性波素子
DE112019002418B4 (de) * 2018-06-22 2022-06-15 Ngk Insulators, Ltd. Verbundener Körper und Elastikwellenelement
WO2020009759A1 (en) 2018-07-02 2020-01-09 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12125825B2 (en) 2019-01-23 2024-10-22 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12129168B2 (en) 2019-12-23 2024-10-29 Qorvo Us, Inc. Microelectronics package with vertically stacked MEMS device and controller device
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US20220048762A1 (en) * 2020-08-14 2022-02-17 Beijing Voyager Technology Co., Ltd. Void reduction on wafer bonding interface
WO2022172349A1 (ja) * 2021-02-10 2022-08-18 キヤノンアネルバ株式会社 化学結合法及びパッケージ型電子部品
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon
CN113314397A (zh) * 2021-04-16 2021-08-27 中国科学院微电子研究所 一种半导体衬底及半导体结构的制备方法
RU207598U1 (ru) * 2021-07-08 2021-11-03 федеральное государственное бюджетное образовательное учреждение высшего образования «Белгородский государственный технологический университет им. В.Г. Шухова» Предварительно напряженная металлическая двутавровая балка
US20240153774A1 (en) * 2022-11-04 2024-05-09 Applied Materials, Inc. Multiprocess substrate treatment for enhanced substrate doping

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5374654A (en) 1987-07-24 1994-12-20 Schering Aktiengesellschaft 9-substituted carbacyclin derivatives, processes for their preparation, and their use as medicinal agents
US5383993A (en) * 1989-09-01 1995-01-24 Nippon Soken Inc. Method of bonding semiconductor substrates
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
WO1999010927A1 (en) 1997-08-29 1999-03-04 Farrens Sharon N In situ plasma wafer bonding method
US6599814B1 (en) 1999-05-03 2003-07-29 Interuniversitair Microelektronica Centrum (Imec) Method for removal of sic
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US20040224482A1 (en) 2001-12-20 2004-11-11 Kub Francis J. Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US6833195B1 (en) 2003-08-13 2004-12-21 Intel Corporation Low temperature germanium transfer
US7442992B2 (en) * 2004-05-19 2008-10-28 Sumco Corporation Bonded SOI substrate, and method for manufacturing the same
US7446010B2 (en) 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
US7456057B2 (en) 2005-12-31 2008-11-25 Corning Incorporated Germanium on glass and glass-ceramic structures
US20070246450A1 (en) 2006-04-21 2007-10-25 Cady Raymond C High temperature anodic bonding apparatus
US7790565B2 (en) 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
US20080268617A1 (en) 2006-08-09 2008-10-30 Applied Materials, Inc. Methods for substrate surface cleaning suitable for fabricating silicon-on-insulator structures
US20090032873A1 (en) 2007-07-30 2009-02-05 Jeffrey Scott Cites Ultra thin single crystalline semiconductor TFT and process for making same
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP4577382B2 (ja) 2008-03-06 2010-11-10 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5263509B2 (ja) 2008-09-19 2013-08-14 信越半導体株式会社 貼り合わせウェーハの製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105140143A (zh) * 2015-07-30 2015-12-09 武汉新芯集成电路制造有限公司 一种晶圆键合工艺
CN105140143B (zh) * 2015-07-30 2019-01-22 武汉新芯集成电路制造有限公司 一种晶圆键合工艺
CN105118804A (zh) * 2015-09-29 2015-12-02 厦门大学 超薄硅薄膜钝化制备绝缘体上锗的方法
CN109678106A (zh) * 2018-11-13 2019-04-26 中国科学院上海微系统与信息技术研究所 一种硅基异质集成4H-SiC外延薄膜结构的制备方法
CN113905891A (zh) * 2019-06-03 2022-01-07 马姆杰特科技有限公司 用于处理mems晶圆的工艺
CN113905891B (zh) * 2019-06-03 2023-05-09 马姆杰特科技有限公司 用于处理mems晶圆的工艺

Also Published As

Publication number Publication date
EP2589067A1 (en) 2013-05-08
WO2012003161A1 (en) 2012-01-05
US20120003813A1 (en) 2012-01-05
TW201225158A (en) 2012-06-16
US8557679B2 (en) 2013-10-15

Similar Documents

Publication Publication Date Title
CN103038863A (zh) 制备用于结合的表面的氧等离子体转化方法
CN103262231B (zh) 具有强化层的玻璃上半导体基材及其制备方法
KR101276230B1 (ko) 에스오아이 기판 및 에스오아이 기판의 제조방법
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
US20100112784A1 (en) Large area semiconductor on glass insulator
US20080286539A1 (en) Glass-based semiconductor on insulator structures and methods of making same
KR20130029110A (ko) 절연체 기판상의 실리콘 마감을 위한 방법
CA2220600C (en) Method of manufacturing semiconductor article
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US20070042566A1 (en) Strained silicon on insulator (ssoi) structure with improved crystallinity in the strained silicon layer
WO2009017622A1 (en) Ultra thin single crystalline semiconductor tft and process for making same
US9824891B1 (en) Method of manufacturing the thin film
US20050247668A1 (en) Method for smoothing a film of material using a ring structure
KR20050060982A (ko) 에스오아이 웨이퍼의 제조 방법
KR100722523B1 (ko) 웨이퍼 표면 식각 방법
CN118658830A (zh) 一种soi衬底的制备方法及制备得到的soi衬底
CN103151294A (zh) 器件隔离结构及其制造方法
KR20080055409A (ko) 시드층의 건식 식각을 이용한 ｓｓｏｉ 기판의 제조 방법
Usenko c12) United States Patent

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130410