[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102680747A - 电子部件测试装置用线路板及其制造方法 - Google Patents

电子部件测试装置用线路板及其制造方法 Download PDF

Info

Publication number
CN102680747A
CN102680747A CN2012100587628A CN201210058762A CN102680747A CN 102680747 A CN102680747 A CN 102680747A CN 2012100587628 A CN2012100587628 A CN 2012100587628A CN 201210058762 A CN201210058762 A CN 201210058762A CN 102680747 A CN102680747 A CN 102680747A
Authority
CN
China
Prior art keywords
terminal
substrate
wiring board
installing plate
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012100587628A
Other languages
English (en)
Inventor
小野友义
秋田和重
野村俊寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Publication of CN102680747A publication Critical patent/CN102680747A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

本发明涉及电子部件测试装置用线路板及其制造方法，提供了一种能够利用较少的治具来相对快速且价廉地设计和制造的电子部件测试装置用线路板。在特定实施例中，所述线路板包括：由绝缘材料制成且具有正面和背面的基板，所述基板包括多个第一通路导体以及分别连接至所述第一通路导体的端部的位于所述正面上的第一端子和位于所述背面上的外部端子；以及位于所述基板的正面上的安装板，所述安装板的正面上包括多个探测器接点、电性连接至所述基板的所述第一端子的多个第二端子以及将所述探测器接点连接至所述第二端子的正面布线。

Description

电子部件测试装置用线路板及其制造方法
技术领域
本发明涉及一种用于测试电子部件的导电性或其它性质的电子部件测试装置用的线路板及其制造方法。
背景技术
为了测试诸如IC芯片或LSI(大规模集成电路)等的电子部件的导电性或其它性质，提出了一种探测器卡，在该探测器卡中形成多个信号接点以将探测器连接至位于由诸如陶瓷等的绝缘材料制成的板的正面上的中央部附近的部件。单独布置多条内部布线(信号通路)，这些内部布线沿从正面侧到背面侧的厚度方向，从在外侧面的方向上的信号接点朝向基本均匀设置在板的整个背面部分上的多个端子扩展。例如，参见日本特开2008-197118。
然而，在上述的探测器卡中，当对板设置内部布线时，由于需要在多层陶瓷板的层之间设计与待测试的电子部件分别对应的内部布线，因此设计这种多层陶瓷板是费时的，并且对每个陶瓷层，需要用于在预定位置处形成通路导体或内部布线的治具(jig)。因此，出现无法在短时间内制造并交付多层陶瓷板的问题。
发明内容
本发明的目的是提供一种电子部件测试装置用线路板，其中该电子部件测试装置用线路板可以解决背景技术部分所述的问题，缩短设计和制造该线路板所需的时间，并且可以利用相对少量的治具来容易且价廉地进行制造。
用于解决上述问题的方式基于以下设计：安装在基板的正面上的线路板具有贯通该线路板的正面和背面的多个通路导体以及形成在安装板的同一正面(表面)上的探测器接点和待电性连接(导通)至基板的端子，并且这些接点经由正面布线连接至这些端子。
即，本发明的实施例提供一种电子部件测试装置用线路板，包括：基板，其由绝缘材料制成，具有正面和背面，并且包括具有两个端部并且贯通所述基板的正面和背面的多个第一通路导体以及位于所述基板的正面上的第一端子和位于所述基板的背面上的外部端子，其中，所述第一端子和所述外部端子连接至所述第一通路导体的端部，所述外部端子被配置成电性连接至外部部件；以及安装板，其位于所述基板的正面上，至少具有由绝缘材料制成的正面侧，并且所述安装板的正面侧包括用于连接探测器的多个探测器接点、电性连接至所述基板的第一端子的多个第二端子以及将所述探测器接点连接至所述第二端子的正面布线。
根据本发明的实施例，由于多个探测器接点以及待电性连接至基板的第一端子的多个第二端子形成在安装板的同一正面侧(表面)上，因此仅需要在安装板的正面侧上形成用于将第二端子连接至探测器接点的正面布线。结果，在该安装板中，由于不需要内部布线而仅需要正面布线，可以缩短设计和制造用于测试电子部件的测试电路所需的时间。此外，位于安装板的正面侧(表面)上的第二端子经由以下所述的接合线电性连接至位于基板的正面上的第一端子，并且可以经由基板的第一通路导体和外部端子可靠地电性连接至诸如印刷电路板等的母板。因此，能够提供如下的电子部件测试装置用线路板，该电子部件测试装置用线路板能够精确且快速地执行各个电子部件所需的预定测试、能够在短时间内设计出来并且能够利用少量的治具来容易且相对价廉地制造出来。
基板的板主体由单层或多层的诸如陶瓷或树脂等的绝缘材料的制成。
此外，对于基板，可以利用转接板，该转接板包括：板主体，其具有正面和背面并且由绝缘材料制成；多个第一通路导体，其被形成为贯通基板主体的正面和背面；以及位于转接板的正面侧上的第一端子和位于转接板的背面侧上的外部端子，其中，第一端子和外部端子连接至第一通路导体的端部，外部端子被配置为电性连接至外部部件。
此外，可以预先制造用作基板的转接板，从平面图上看，该转接板包括基本均匀布置的第一通路导体、位于基板主体的正面的第一端子以及位于基板主体的背面的外部端子；或者从平面图上看，该转接板可以包括仅分别形成在正面和背面的外周部(部位)的通路导体和端子。
安装板的板主体包括如下的结构，在该结构中：板主体的包括厚度方向上的背面侧的大部分由金属芯板构成，并且仅在正面侧上层压相对薄的单层或者多层的绝缘材料。该结构还可以包括单层或多层诸如陶瓷或树脂等的绝缘材料。
此外，形成在安装板的正面侧(表面)上的探测器接点、第二端子和正面布线可以包括形成在正面侧上的薄膜或者可以由该薄膜构成，以使得该安装板的绝缘材料包括陶瓷。
除此之外，形成在安装板的正面侧上的正面布线包括：信号电路用布线，针对被测试电子部件的处理信号供给至该信号电路用布线；电源电路用布线，用于提供电力；以及接地电路用布线，连接至地面。因此，该正面布线连接诸如电阻器、电容器或二极管等的芯片状的电子部件。
本发明的实施例还包括一种电子部件测试装置用线路板，其中，所述探测器接点形成在所述安装板的正面侧的中心部(部位或侧)，所述第二端子形成在所述安装板的正面侧的外周部(侧)，并且所述外周部围绕所述中心部(在所述中心部外侧)。
根据本发明的实施例，由于多个探测器接点位于安装板的正面侧的中心部，并且第二端子位于安装板正面侧的围绕探测器接点的外周部，因此能够集中地在正面的中心部和外周部之间形成正面布线。此外，多个探测器可分别直立于接点上，并能够容易地防止多个探测器与用于将第二端子分别电性连接至位于基板正面上的第一端子的接合线发生干扰。
多个第二端子可具有从平面图上看为矩形的形状，并且形成在安装板的正面侧上具有从平面图上看基本为方环形形状的区域中，以围绕位于安装板正面侧的中心部的多个探测器接点。第二端子区域还可以形成从平面图上看为沿着安装板正面的三个侧边的U形形状以围绕多个探测器接点，或者还可以形成从平面图上看为沿着夹持多个探测器接点的两个相对侧边的两个独立的矩形形状。
本发明的实施例还包括一种电子部件测试装置用线路板，其中，所述探测器接点的宽度、所述第二端子的宽度以及所述正面布线的宽度均相同。
根据本发明的实施例，由于降低了正面布线的电阻，因此优选将正面布线应用于电源电路或安装电路。
当探测器接点和第二端子从平面图上看具有圆形形状时，所述探测器接点和第二端子的宽度均为其直径。当探测器接点和第二端子从平面图上看具有以下所述的矩形、椭圆形或卵形形状时，所述探测器接点和第二端子的宽度是短边或短轴的长度。
本发明的实施例还包括一种电子部件测试装置用线路板，进一步包括：上部绝缘层和下部绝缘层，其位于所述安装板的正面侧上；内部布线，其位于所述上部绝缘层和所述下部绝缘层之间；以及第二通路导体，其贯通所述上部绝缘层；其中，一个或多个所述探测器接点经由所述内部布线和所述第二通路导体电性连接至一个或多个所述第二端子。
根据本发明的实施例，仅在从平面图上观看时，在安装板的正面侧上将多个探测器接点连接至多个第二端子的正面布线不可避免地相互交叉的情况下，才需要具有内部布线和第二通路导体。优选地，利用最小数量的这种内部布线和第二通路导体。因而，通过主要包括正面布线以及包括最小数量的内部布线，能够确保在短时间内可靠地设计和制造电子部件测试装置用线路板。
本发明的实施例还包括一种电子部件测试装置用线路板，其中，通过将所述安装板的背面侧接合至所述基板的正面，或者通过使所述安装板的背面侧插入设置在所述基板的正面上的凹部内，来将所述安装板安装在所述基板的正面上。
根据本发明的实施例，由于在安装板中仅形成正面布线以及可能的最小数量的内部布线，并且安装板与基板整体形成，使得该安装板容易地电性连接至母板侧的端子。因而，可以获得高度可靠且实用的电子部件测试装置用线路板。
本发明的实施例还包括一种电子部件测试装置用线路板，其中，所述第一端子经由接合线或连接器连接至所述第二端子。
根据本发明的实施例，在安装板或基板中，没有设置内部布线或者可能在安装板内设置最小数量的内部布线，并且利用形成在安装板的正面侧上的正面布线来形成测试电路的全部或大部分。因此，电子部件测试装置用线路板能够价廉的提供，能够在相对短的时间内设计和制造，并且能够精确地测试待测试的电子部件。
本发明的实施例还包括一种电子部件测试装置用线路板，其中，从平面图上看所述第一端子和所述第二端子具有矩形、椭圆形、卵形、菱形或多边形的形状，并且所述第一端子和所述第二端子的长边或长轴基本被配置为沿着接合线或连接器的方向。
根据本发明的实施例，由于接合线或连接器的方向从平面图上看基本平行于在从平面图上观察时具有矩形、椭圆形或卵形形状的第一端子和第二端子的长边或长轴，因此即使当这些线被意外拉伸时，这些线也几乎不发生偏移。上述的多边形包括变形多边形以及正多边形。
同时，本发明的实施例提供一种电子部件测试装置用线路板的制造方法，所述线路板包括：基板，其由绝缘材料制成且具有正面和背面，所述基板包括贯通所述基板的正面和背面的多个第一通路导体以及位于所述基板的正面上的第一端子和位于所述基板的背面上的外部端子，其中，所述第一端子和所述外部端子连接至所述第一通路导体的端部，所述外部端子被配置为电性连接至外部部件；以及安装板，其位于所述基板的正面上，至少具有由绝缘材料制成的正面侧，并且所述安装板的正面侧包括多个探测器接点、电性连接至所述基板的第一端子的多个第二端子以及将所述探测器接点连接至所述第二端子的正面布线；所述线路板的制造方法包括：烧结具有正面和背面的生坯以形成陶瓷片材，所述生坯具有多个板区域；以及通过对所述多个板区域的正面实施物理气相沉积或镀金属工艺来形成多个所述探测器接点、多个所述第二端子以及多条所述正面布线，以形成多个安装板。
根据本发明的实施例，由于通过仅对通过烧结生坯所获得的陶瓷片材的正面实施物理气相沉积法来形成探测器接点、第二端子和正面布线，因此能够缩短设计或制造所需的时间并且能够利用相对少量的治具来容易且价廉地制造线路板。
物理气相沉积工艺(方法)(PVD)是如下的工艺，其中该工艺在真空中对金属粒子进行加热和蒸发以形成薄膜，并且包括例如通过电子束加热、激光加热进行的气相沉积法或者利用离子束进行的溅射法。此外，为了制造具有内部布线和第二通路导体的电子部件测试装置用线路板，在层压了预先使得通路导体贯通其内的上层侧生坯以及正面上形成有内部布线的下层侧生坯之后，分别实施上述工艺以制造线路板。此外，通过使得多个第一通路导体贯通以及在第一通路导体的正面和背面上印制和形成第一端子和外部端子，然后对它们进行烧结来形成基板，或者使用一般的转接板。在将安装板安装在基板的正面上之后，在第一端子和第二端子之间设置接合线。因而，能够制造电子部件测试装置用线路板。
本发明的实施例还包括一种电子部件测试装置用线路板的制造方法，进一步包括：在形成所述探测器接点、所述第二端子以及所述正面布线的工序之后，分割所述陶瓷片材以分离所述多个板区域，从而形成多个安装板。
根据本发明的实施例，能够在相对短的时间段内高效地提供多个电子部件测试装置用线路板。
附图说明
将参考以下附图来详细说明本发明的例示方面，其中，
图1是示出根据本发明的一个典型实施例的电子部件测试装置用线路板的垂直截面图；
图2是示出图1的X部分的放大平面图；
图3是沿着图2的线Y-Y所截取的垂直截面图；
图4是示出电子部件测试装置用线路板的应用形式的垂直截面图；
图5是示出根据不同典型实施例的电子部件测试装置用线路板的垂直截面图；
图6是示出图5的Z部分的放大平面图；
图7是示出根据另一不同典型实施例的电子部件测试装置用线路板的垂直截面图；
图8是示出安装板的正面侧上的不同配置的平面图；
图9是示出安装板的正面侧上的另一不同配置的平面图；
图10是与图1相似的电子部件测试装置用线路板的垂直截面图；
图11是示出图10的X’部分的放大平面图；
图12是示出图10的V部分的放大平面图；
图13是示出电子部件测试装置用线路板的制造工艺的步骤的示意图；
图14是示出图13所示的制造工艺步骤之后的制造工艺步骤的示意图；
图15是示出图14所示的制造工艺步骤之后的制造工艺步骤的放大图；
图16是示出图15所示的制造工艺步骤之后的制造工艺步骤的放大图；
图17是示出图16所示的制造工艺步骤之后的制造工艺步骤的放大图；
图18是示出图17所示的制造工艺步骤之后的制造工艺步骤的示意图；以及
图19是示出图18所示的制造工艺步骤之后的制造工艺步骤的示意图。
附图标记说明：
1a～1d：电子部件测试装置用线路板
2a～2d：安装板
4：安装板的正面
5：安装板的背面
6：探测器接点
7、7a、7b：第二端子
8：正面布线
8n：内部布线
19：接合剂
20a、20b：基板
22：基板的正面
23：基板的背面
25：第一通路导体
26、26a、26b：第一端子
27：外部端子
28：凹部
p：探测器
w：接合线
v：第二通路导体
s1、s2：陶瓷层(绝缘层)
j1、j2：树脂层(绝缘层)
g：生坯
ss：陶瓷片材
具体实施方式
以下将参考附图来详细说明用于实现本发明的典型实施例。
图1是示出根据本发明的一个典型实施例的电子部件测试装置用线路板(以下称为“线路板”)1a的垂直截面图。图2是示出图1的X部分的放大平面图。图3是沿着图2的线Y-Y所截取的垂直截面图。
如图1所示，线路板1a包括平板状的基板20a以及安装在基板20a的正面22上的安装板2a。
基板20a包括：板主体21，其例如由诸如氧化铝等的高温烧结陶瓷(例如，绝缘材料)制成，并且具有从平面图上看基本为方形形状的正面22和背面23；多个第一通路导体25，分别对应于贯通板主体21的正面22和背面23的多个通路孔24而形成的；多个第一端子26，其分别连接至第一通路导体25在正面22侧上的端部；以及多个外部端子27，其分别连接至第一通路导体25在背面23侧上的端部，还可用于电性连接至外部部件。
上述的基板20a还可被称为转接板。
当板主体21由氧化铝构成时，第一通路导体25、第一端子26和外部端子27主要由W(钨)或Mo(钼)构成。当板主体21由诸如低温烧结陶瓷(绝缘材料)等的玻璃陶瓷构成时，第一通路导体25、第一端子26和外部端子27由Cu(铜)或Ag(银)构成。
如图1和图2所示，安装板2a包括：平板状的板主体3，其由上述的陶瓷制成；从平面图上看基本具有正方形形状的正面4和背面5；多个探测器接点6，其形成在板主体3的正面4上的中心部；多个第二端子7，其形成在板主体3的正面4的外周部、即接点6的外侧，并且经由接合线w电性连接至基板20a的第一端子26；以及多条正面布线8，其形成在板主体3的正面4上，用于将接点6分别连接至第二端子7。
具体地，如图1所示，多个探测器接点6形成在从平面图上看基本为正方形形状的、且位于板主体3的正面4的中心部的探测器接点区域pa中，并且多个第二端子7形成在从平面图上看基本为方环形(tubular square shape)的、且位于板主体3的正面4的外周部以及接点区域pa的外侧的第二端子区域ca中。在探测器接点区域pa和第二端子区域ca这两个区域之间的正面4上，多条正面布线8形成在从平面图上看基本上为放射状的方向上。正面布线8包括：信号电路用布线(图中未示出)，用于测试电子部件的处理信号被供给至该信号电路用布线；电源电路用布线(图中未示出)，用于供给电力；以及接地电路用布线(图中未示出)，连接至地面。
如图3所示，作为例子，如以下所述形成探测器接点6、正面布线8和第二端子7。在调整为平坦的板主体3的正面4上，通过诸如溅射法等的物理气相沉积法以及光刻技术来顺次层压具有预定图案的Ti(钛)薄膜层9和Cu薄膜层10，Ti(钛)薄膜层9和Cu薄膜层10从平面图上看包括两端的圆形部以及中间的直线部。然后，在Cu薄膜层10上形成从平面图上看具有类似形状的Cu镀层11，以形成位于两端的大致圆柱部12和14以及作为中间部的直线部13。进一步，在去除了形成在Cu镀层11的外围的抗镀层(未示出)之后，通过电解镀工艺分别在上述的Ti薄膜层9、Cu薄膜层10和Cu镀层11的外侧面上顺次涂覆Ni(镍)镀层16和Au(金)镀层18。正面布线8可以部分地包括从平面图上看为弯曲的部分。
基板20a的板主体21和安装板2a的板主体3分别由单个陶瓷层或者具有多个陶瓷层的层压体构成。
如图1所示，探测器p直立地连接至探测器接点6的上部，并且可以电性接触与例如Si(硅)晶片等一起提供的多个待测试电子部件(未示出)。此外，安装板2a的背面5侧经由接合剂19接合至基板20a的正面22的中央部，以将安装板2a安装在基板20a的正面22上。此外，位于基板20a的正面22的外周部的第一端子26随后各自经由接合线w连接至安装板2a的第二端子7。因而，外部端子27中的任意端子均可单独电性连接至探测器p。
根据线路板1a，由于位于安装板2a的正面4的中心部的多个探测器接点6、以及位于正面4的外周部以围绕探测器接点6且电性连接至基板20a的第一端子26的多个第二端子7形成在安装板的同一的正面上，因此用以将第二端子7连接至探测器接点6的正面布线8可以仅形成在安装板2a的正面4上。结果，在安装板2a中，由于不需要内部布线而仅需要正面布线8，因此能够缩短设计和制造针对待测试电子部件的测试电路所需的时间。此外，位于安装板2a的正面4上的第二端子7随后经由接合线w电性连接基板20a的正面22上的第一端子26，并且能够经由基板20a的第一通路导体25和外部端子27可靠地电性连接至诸如印刷电路板等的母板。此外，可以预先制造安装板2a的板主体3，或者可以将现有的转接板应用于基板20a。
因此，可以提供一种电子部件测试装置用线路板1a，该电子部件测试装置用线路板1a能够精确且快速地执行电子部件所需的预定测试、能够在短时间内容易地设计和制造并且相对价廉。
图4是示出另一线路板1b的垂直截面图。线路板1b包括与上述相同的安装板2a、以及正面22上安装有安装板2a的基板20b。
基板20b包括：与上述的板主体相同的板主体21；多个第一通路导体25，其仅贯通板主体21的正面22和背面23的外周部；位于正面22侧的第一端子26和位于背面23侧的外部端子27，第一端子26和外部端子27分别连接至第一通路导体25的两端；以及凹部28，具有从平面图上看为矩形的形状，且从正面22的中央部向上开口。
如图4所示，在将安装板2a的背面5侧插入基板20b的凹部28内以使得安装板2a安装在基板20b的正面22侧上之后，使得探测器p如上所述分别直立于探测器接点6的上部，并且位于基板20b的正面22侧的第一端子26各自经由接合线w连接至安装板2a的第二端子7。因而，外部端子27中的任意外部端子均可单独电性连接至探测器p。
线路板1b可以实现与线路板1a的效果相同的效果。可以预先制造基板20b。
图5是示出不同典型实施例的线路板1c的垂直截面图。图6是示出图5的Z部分的放大平面图。如图5所示，线路板1c包括基板20b和安装板2c，其中安装板2c通过将背面5插入基板20b的凹部28内而安装在基板20b的正面22上。
安装板2c包括：板主体3c，在板主体3c中层压有位于正面4侧的相对薄的陶瓷层s1以及包括背面5侧的相对厚的陶瓷层s2；多个探测器接点6、多个第二端子7以及正面布线8，以与上述相同的方式形成在板主体3c的正面4上；内部布线8n，其形成在陶瓷层s1和s2之间；以及第二通路导体v，其将内部布线8n的两端部分别连接至接点6或第二端子7，并且贯通陶瓷层s1。
对于安装板2c，以下说明在板主体3c的正面4侧形成位于陶瓷层s1和s2之间形成的内部布线8n以及贯通陶瓷层s1的第二通路导体v的原因。如图6所示，如果在将探测器接点6连接至第二端子7时不可避免正面布线8交叉，则需要不同的正面布线8。应当避免两个以上的正面布线8在正面4上发生短路的可能性。
根据陶瓷层s1和s2的材料，内部布线8n和第二通路导体v主要由W或Mo构成，或者还可由Cu或Ag构成。
根据上述的线路板1c，从平面图上观察，如果用于将多个探测器接点6连接至多个第二端子7的正面布线8不可避免地在安装板2c的正面上相互交叉，则可以配置最小数量的内部布线8n和第二通路导体v。因而，能够在短时间内可靠地设计和制造主要具有正面布线8的电子部件测试装置用线路板以及测试电路。
图7是示出又一不同典型实施例的线路板1d的部分垂直截面图。如图7所示，线路板1d包括基板20b和安装板2d，安装板2d通过将背面5插入基板20b的凹部28内而安装在基板20b的正面22上。
如图7所示，安装板2d包括：板主体3d，其包括金属芯板M以及形成在板M的上表面上的由环氧树脂制成的树脂层(例如，绝缘层)j1和j2；探测器接点6、第二端子7和正面布线8，以与上述相同的方式形成在板主体3d的正面4上；内部布线8n，以与上述相同的方式形成在板主体3d的正面4侧，并且位于树脂层j1和j2的层之间；以及第二通路导体v，以与上述相同的方式将内部布线8n的端部分别连接至探测器接点6或第二端子7，并且贯通正面4侧中的树脂层j1。探测器接点6、第二端子7和正面布线8由Cu镀膜构成，并且可以通过诸如减法工艺等的光刻技术以微小间距精确地形成。
利用上述的线路板1d可以实现利用线路板1c所实现的相同效果。
在安装板2a和2c中，可以利用板主体3d来代替板主体3和3c。
图8是示出线路板1a或1b的安装板2a或2b的变形形式的平面图。安装板2a或2b安装在与上述相同的基板20a或20b的正面22上的中央部的上部。在从平面图上看具有基本上为正方形形状的安装板2a或2b的正面4上，使形成有多个探测器接点6、且从平面图上看具有矩形形状的探测器接点区域pa被配置为仅接近正面4的一个侧边。使形成有多个第二端子7、且从平面图上看具有大致U形形状的第二端子区域ca被配置为沿着正面4的其它三个侧边。第二端子区域ca位于接点区域pa的外侧并且从三侧围绕接点区域pa。
图9是示出线路板1a或1b的安装板2a或2b的另一变形形式的平面图。安装板2a或2b安装在与上述相同的基板20a或20b的正面22上的中央部的上部。然后，在从平面图上看具有大致正方形形状的安装板2a或2b的正面4上，使形成有多个探测器接点6、且从平面图上看具有矩形形状的探测器接点区域pa，位于在两个相对侧边之间的中央部并且端部接近其余两个侧边。形成有第二端子7的一对左右第二端子区域ca被配置为沿着接点区域pa不接近的相对两个侧边。这一对第二端子区域ca从平面图上看具有相对细长的矩形形状，并且位于接点区域pa外侧以从左右两侧夹持接点区域pa。
在图8和9所示的安装板2a或2b中，当部分探测器接点经由内部布线8n和成对的第二通路导体v电性连接至部分第二端子7时，可以将图8和9所示的构造分别应用于线路板1c和1d的安装板2c和2d的正面4。
图10是与图1相似的、示出线路板1a的垂直截面图。图11是示出图10的X’部分的放大图。图12是示出图10的V部分的放大图。
如图11所示，当将形成在安装板2a的正面4上的探测器接点6和第二端子7的直径(宽度)设置为与将探测器接点6连接至第二端子7的正面布线8的宽度相同时，如果将正面布线8应用于电源电路或接地电路，则能够降低电阻。
此外，如图12所示，在安装板2a的正面4上形成从平面图上看具有矩形形状的第二端子7a。还在基板20a的正面22上形成具有相同形状的第一端子26a。端子7a和26a的长边从平面图上看朝向相同方向，并且将端子7a和26a这两者连接到一起的接合线w也基本平行于该方向。
此外，如图12的上部和下部所示，在安装板2a的正面4上形成从平面图上看具有椭圆形状的第二端子7b。还在基板20a的正面22上形成具有相同形状的第一端子26b。端子7b和26b的长轴从平面图上看朝向相同方向，并且将端子7b和26b这两者连接到一起的接合线w基本平行于该方向。
如上所述，当将接合线w的方向设置为相对于具有矩形形状的第二端子7a和第一端子26a的长边或者具有椭圆形状的第二端子7b和第一端子26b的长轴平行或处于平行状态时，接合线w几乎不会因外力而沿着平行方向偏移。因而，提高了耐久性。
此外，可以使用诸如卵形、菱形或具有六边以上的多边形等的多边的形状来代替椭圆形。第二端子7a和第一端子26a的长边、第二端子7b和第一端子26b的长轴以及接合线w的方向从平面图上看不一定沿着放射方向配置。
以下将说明线路板1a的制造方法。
预先将适量的树脂粘合剂和溶剂分别与氧化铝粉末混合以获得陶瓷浆料。如图13的截面图所示，通过刮刀法将陶瓷浆料变为片材以制造具有正面4和背面5的单层生坯g。图13所示的虚线示出从平面图上看呈网格状的待切割的虚拟面(边界)f。安装板2a的将要变为板主体3的区域位于各虚拟面f之间，并且框状的凸缘部m位于虚拟面f的外侧。
然后，如图14所示，沿着在生坯g的正面4侧上暴露的待切割面f实施用以插入刀片(未示出)的刀刃侧边的切槽工序，以形成从平面图上观看时呈网格图案的V形凹槽30。然后，在预定温度下烧结正面4上形成有凹槽30的生坯g以获得陶瓷片材ss。
进一步，如图15(a)的放大截面图所示，将安装板2a的各区域的正面4平滑化。对正面4的整个表面应用通过离子束进行的溅射工艺(例如，物理气相沉积法)，以在正面4上顺次涂覆Ti薄膜层9和Cu薄膜层10。然后，如图15(b)所示，在Cu薄膜层10的整个表面上形成了由感光性树脂制成的抗蚀层r之后，对抗蚀层r应用光刻技术以在预定位置处形成在平面图上看具有细长卵形形状的多个通孔h。通孔h可以具有当从平面图上观察时，包括位于两端的圆形部以及用于连接圆形部的直线部的形状。
随后，如图16(a)所示，对在通孔h的底面上暴露的Cu薄膜层10顺次实施两种电解镀金属工艺，以对该Cu薄膜层顺次涂覆Cu镀层11和Ni镀层15。然后，如图16(b)所示，使得抗蚀层r与显影液相接触从而被剥离并去除。进一步，如图17(a)所示，使得Ti薄膜层9和Cu薄膜层10的没有被Cu镀层11和Ni镀层15所覆盖的部分与蚀刻液相接触并被去除。
然后，如图17(b)所示，对从平面图上看通常具有细长卵形形状的Ti薄膜层9、Cu薄膜层10、Cu镀层11和Ni镀层15这四层的整体表面顺次实施两种非电解镀工艺，以向该整体表面顺次涂覆厚度约为1μm到数μm的Ni镀层16和厚度约为0.03μm～0.1μm的Au镀层18。结果，探测器接点6、外部连接端子7和正面布线8整体形成并具有细长卵形形状。如由图17(b)的虚线所示，接点6和端子7可具有从平面图上看为圆形的形状，并且接点6可以经由直线状的正面布线8连接至端子7。
结果，如图18所示，在用于制造多个线路板的陶瓷片材ss的安装板2a(线路板1a)的各区域的正面4上，形成有位于中心部pa的多个探测器接点6、位于外周部ca的多个外部连接端子7以及用于将这两者连接到一起的各个正面布线8。
进一步，沿着图18所示的凹槽30分割陶瓷片材ss以形成单独的线路板1a。因而，如图19所示，能够获得安装板2a，安装板2a具有均位于板主体3的正面4上的探测器接点6、外部连接端子7和正面布线8。
然后，如图1和图4所示，在将安装板2a经由接合剂19安装在基板20a的正面22上、或者通过使背面5侧插入位于基板20b的正面22上的凹部28内来将安装板2a安装在基板20b的正面22上之后，接合线w各自连接在安装板2a的外部连接端子7与基板20a和20b的第一端子26之间。
为了获得上述的线路板1c，制备厚度不同的两层生坯g。执行以下的工序：使得未烧结的通路导体v贯通上层生坯g，并且在下层生坯g的表面上形成作为内部布线8n的导电胶，然后层压这些层。随后，分别执行上述工序，由此能够制造安装板2c。
此外，当将上述的金属芯板M添加至上述的两层生坯g时，能够制造上述的安装板2d。此外，可以使用通过电子束加热或激光加热进行的气相沉积法来代替利用离子束进行的溅射工艺。
除此之外，在没有形成凹槽30的情况下，可以通过沿着待切割面f进行剪切来分别形成安装板2a～2c。
根据如上所述的线路板1a～1c的制造方法，由于诸如溅射工艺等的物理气相沉积法仅仅在通过烧结生坯g所获得的陶瓷片材ss的正面4上实施以形成探测器接点6、第二端子7和正面布线8，因此能够缩短设计和/或制造线路板1a～1c所需的时间，并且能够利用相对少量的治具来容易且价廉地制造该线路板。
本发明不限于上述典型实施例。
例如，基板可以具有由诸如环氧树脂等的树脂制成的板主体。
此外，安装板的第二端子可以经由连接器而不是接合线连接至基板的第一端子。因而，在多个第一端子和第二端子之间，可以根据要连接的部位来选择接合线或连接器以连接这些端子。
此外，基板的板主体以及安装板的板主体的正面和背面可以形成为从平面图上看为矩形的形状。
此外，安装有一个安装板的基板可以具有层压两个以上的上层和下层的构造，并且该安装板的第二端子可以各自经由接合线或连接器连接至具有上下两层的基板的第一端子。
除此之外，可以在具有相对较大的正面和背面面积的一个基板的正面的相互分离的不同位置上安装多个安装板。
根据本发明的实施例，可以提供一种电子部件测试装置用的线路板，其可以对各个电子部件精确且快速地执行预定的测试、需要相对缩短了的设计和制造时间并且可以利用相对少量的治具来容易且价廉地制造。
相关申请的交叉引用
本申请要求2011年3月7日提交的日本专利申请2011-048522和2011年10月12日提交的日本专利申请2011-224601的优先权，在此通过引用将其全部内容合并到本说明书中。

Claims (9)

1.一种电子部件测试装置用线路板(1a)，包括：
基板(20a)，其由绝缘材料制成，具有正面(22)和背面(23)，并且包括：
多个第一通路导体(25)，其具有两个端部，并且贯通所述基板的正面(22)和背面(23)，以及
位于所述基板的正面上的第一端子(26)和位于所述基板的背面上的外部端子(27)，所述第一端子和所述外部端子连接至所述第一通路导体的端部，所述外部端子被配置成电性连接至外部部件；以及
安装板(2a)，其位于所述基板的正面(22)上，至少具有由绝缘材料制成的正面侧(4)，并且所述安装板的正面侧包括：
多个探测器接点(6)，用于连接探测器，
多个第二端子(7)，其电性连接至所述基板的所述第一端子(26)，以及
正面布线(8)，其将所述探测器接点连接至所述第二端子(7)。
2.根据权利要求1所述的电子部件测试装置用线路板，其特征在于，
所述探测器接点(6)形成在所述安装板(2a)的正面侧(4)的中心部，所述第二端子(7)形成在所述安装板的正面侧(4)的外周部，并且所述外周部围绕所述中心部。
3.根据权利要求1所述的电子部件测试装置用线路板，其特征在于，
所述探测器接点(6)的宽度、所述第二端子(7)的宽度以及所述正面布线(8)的宽度相同。
4.根据权利要求1所述的电子部件测试装置用线路板，其特征在于，还包括：
上部绝缘层(s1)和下部绝缘层(s2)，其位于所述安装板(2c)的正面侧(4)上；
内部布线(8n)，其位于所述上部绝缘层和所述下部绝缘层之间；以及
第二通路导体(v)，其贯通所述上部绝缘层；
其中，一个或多个所述探测器接点经由所述内部布线和所述第二通路导体电性连接至一个或多个所述第二端子。
5.根据权利要求1所述的电子部件测试装置用线路板，其特征在于，
通过使所述安装板的背面侧接合至所述基板的正面，或者通过使所述安装板的背面侧插入设置在所述基板的正面(22)上的凹部(28)内，来将所述安装板安装在所述基板的正面(22)上。
6.根据权利要求1所述的电子部件测试装置用线路板，其特征在于，
所述第一端子(26)经由接合线(w)或连接器连接至所述第二端子(7)。
7.根据权利要求1所述的电子部件测试装置用线路板，其特征在于，
从平面图上看，所述第一端子(26)和所述第二端子(7)具有矩形、椭圆形、卵形、菱形或多边形的形状，并且所述第一端子和所述第二端子的长边或长轴基本被配置为沿着接合线或连接器的方向。
8.一种电子部件测试装置用线路板的制造方法，
所述电子部件测试装置用线路板包括：
基板，其由绝缘材料制成，具有正面和背面，并且包括贯通所述基板的正面和背面的多个第一通路导体、位于所述基板的正面上的第一端子和位于所述基板的背面上的外部端子，其中，所述第一端子和所述外部端子连接至所述第一通路导体的端部，所述外部端子被配置为电性连接至外部部件；以及
安装板，其位于所述基板的正面上并且至少具有由绝缘材料制成的正面侧，其中所述安装板的正面侧包括多个探测器接点、电性连接至所述基板的所述第一端子的多个第二端子以及将所述探测器接点连接至所述第二端子的正面布线，
所述电子部件测试装置用线路板的制造方法包括：
烧结具有正面和背面的生坯以形成陶瓷片材，所述生坯具有多个板区域；以及
通过对所述多个板区域的正面实施物理气相沉积或镀金属工艺来形成所述多个探测器接点、所述多个第二端子和多条所述正面布线，以形成多个安装板。
9.根据权利要求8所述的电子部件测试装置用线路板的制造方法，其特征在于，进一步包括：
在用于形成所述探测器接点、所述第二端子以及所述正面布线的工艺之后，分割所述陶瓷片材以分离所述多个板区域，从而形成多个安装板。
CN2012100587628A 2011-03-07 2012-03-07 电子部件测试装置用线路板及其制造方法 Pending CN102680747A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011048522 2011-03-07
JP2011-048522 2011-03-07
JP2011224601A JP5798435B2 (ja) 2011-03-07 2011-10-12 電子部品検査装置用配線基板およびその製造方法
JP2011-224601 2011-10-12

Publications (1)

Publication Number Publication Date
CN102680747A true CN102680747A (zh) 2012-09-19

Family

ID=46794966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012100587628A Pending CN102680747A (zh) 2011-03-07 2012-03-07 电子部件测试装置用线路板及其制造方法

Country Status (4)

Country Link
US (1) US9170274B2 (zh)
JP (1) JP5798435B2 (zh)
KR (1) KR101550484B1 (zh)
CN (1) CN102680747A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015062206A1 (zh) * 2013-10-30 2015-05-07 深圳市华星光电技术有限公司 一种液晶面板测试信号的转接板
CN111182745A (zh) * 2020-01-16 2020-05-19 惠州Tcl移动通信有限公司 一种印刷电路板加工方法及印刷电路板
CN111243861A (zh) * 2018-11-29 2020-06-05 三星电机株式会社 电子组件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5777997B2 (ja) * 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5966688B2 (ja) * 2012-07-04 2016-08-10 日本電産リード株式会社 配線構造及び基板検査装置
JP5947647B2 (ja) * 2012-07-25 2016-07-06 株式会社日本マイクロニクス プローブカード、及び検査装置
CN102879618A (zh) * 2012-09-29 2013-01-16 郑礼朋 测试机构及其制作方法
CN103042048B (zh) * 2013-01-28 2015-06-17 新兴铸管股份有限公司 穿孔机耐磨导板的制备工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1307793A (zh) * 1998-06-30 2001-08-08 佛姆法克特股份有限公司 带有弹性封装的一电子器件的组件
CN1390075A (zh) * 2001-05-31 2003-01-08 日本特殊陶业株式会社 电子部件及采用该电子部件的移动通信装置
US20080129319A1 (en) * 1992-10-19 2008-06-05 International Business Machines Corporation High density integrated circuit apparatus, test probe and methods of use thereof
JP2008197118A (ja) * 2001-07-11 2008-08-28 Formfactor Inc プローブ・カードの製造方法
CN101256202A (zh) * 2006-12-08 2008-09-03 日本特殊陶业株式会社 电子器件检查布线板及其制造方法
CN101346813A (zh) * 2005-12-22 2009-01-14 Jsr株式会社 晶片检查用电路基板装置、探针卡和晶片检查装置
US20090206861A1 (en) * 2008-02-13 2009-08-20 Shinko Electric Industries, Co., Ltd. Semiconductor inspecting device

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5258330A (en) 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
KR930001365A (ko) 1991-03-27 1993-01-16 빈센트 죠셉 로너 복합 플립 칩 반도체 소자와 그 제조 및 번-인(burning-in) 방법
US5258648A (en) 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
JPH0653277A (ja) 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
JPH0758241A (ja) 1993-08-18 1995-03-03 Shinko Electric Ind Co Ltd セラミックパッケージ、回路基板およびその製造方法
WO1996015551A1 (en) 1994-11-15 1996-05-23 Formfactor, Inc. Mounting electronic components to a circuit board
US7064566B2 (en) 1993-11-16 2006-06-20 Formfactor, Inc. Probe card assembly and kit
EP0795200B1 (en) 1994-11-15 2007-10-24 FormFactor, Inc. Mounting electronic components to a circuit board
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
JPH09186453A (ja) 1995-12-27 1997-07-15 Toshiba Corp 配線基板の製造方法とその配線基板構造
US5828226A (en) 1996-11-06 1998-10-27 Cerprobe Corporation Probe card assembly for high density integrated circuits
JP3681542B2 (ja) 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
JP3656484B2 (ja) 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP2003017851A (ja) 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
US7105200B2 (en) * 2001-09-10 2006-09-12 Noritake Co., Limited Method of producing thick-film sheet member
US7102367B2 (en) 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US20060091510A1 (en) 2004-03-11 2006-05-04 Chipmos Technologies (Bermuda) Ltd. Probe card interposer
US7459795B2 (en) 2004-08-19 2008-12-02 Formfactor, Inc. Method to build a wirebond probe card in a many at a time fashion
US7898276B2 (en) 2005-03-01 2011-03-01 Sv Probe Pte Ltd. Probe card with stacked substrate
JP4465634B2 (ja) 2005-11-25 2010-05-19 株式会社村田製作所 多層セラミック基板の製造方法
EP1965422A4 (en) * 2005-12-22 2012-03-07 Jsr Corp PRINTED CIRCUIT BOARD APPARATUS FOR WAFER INSPECTION, PROBE CARD AND PLATE INSPECTION APPARATUS
JP5050384B2 (ja) 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
WO2008018227A1 (fr) 2006-08-07 2008-02-14 Murata Manufacturing Co., Ltd. Procédé de production d'un substrat céramique multicouche
US7875810B2 (en) 2006-12-08 2011-01-25 Ngk Spark Plug Co., Ltd. Electronic component-inspection wiring board and method of manufacturing the same
JPWO2008123076A1 (ja) 2007-03-26 2010-07-15 株式会社アドバンテスト 接続用ボード、プローブカード及びそれを備えた電子部品試験装置
US20100103634A1 (en) 2007-03-30 2010-04-29 Takuo Funaya Functional-device-embedded circuit board, method for manufacturing the same, and electronic equipment
US7911805B2 (en) 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
JP2010536182A (ja) 2007-08-08 2010-11-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 長波長放射を有する非極性ｉｉｉ窒化物発光ダイオード
US7692436B2 (en) 2008-03-20 2010-04-06 Touchdown Technologies, Inc. Probe card substrate with bonded via
US8193456B2 (en) 2008-06-30 2012-06-05 Ngk Spark Plug Co., Ltd. Electrical inspection substrate unit and manufacturing method therefore
JP2010210478A (ja) * 2009-03-11 2010-09-24 Japan Electronic Materials Corp プローブカード
JP2011002408A (ja) * 2009-06-22 2011-01-06 Japan Electronic Materials Corp プローブカード
KR101120987B1 (ko) 2009-07-08 2012-03-06 주식회사 에이엠에스티 프로브 카드
WO2012095997A1 (ja) 2011-01-16 2012-07-19 日本電子材料株式会社 プローブカード及びその製造方法
JP5777997B2 (ja) * 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5670806B2 (ja) 2011-04-01 2015-02-18 日本特殊陶業株式会社 セラミック基板及びその製造方法
KR101270591B1 (ko) 2011-06-02 2013-06-03 (주)기가레인 프로브 카드

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080129319A1 (en) * 1992-10-19 2008-06-05 International Business Machines Corporation High density integrated circuit apparatus, test probe and methods of use thereof
CN1307793A (zh) * 1998-06-30 2001-08-08 佛姆法克特股份有限公司 带有弹性封装的一电子器件的组件
CN1390075A (zh) * 2001-05-31 2003-01-08 日本特殊陶业株式会社 电子部件及采用该电子部件的移动通信装置
JP2008197118A (ja) * 2001-07-11 2008-08-28 Formfactor Inc プローブ・カードの製造方法
CN101346813A (zh) * 2005-12-22 2009-01-14 Jsr株式会社 晶片检查用电路基板装置、探针卡和晶片检查装置
CN101256202A (zh) * 2006-12-08 2008-09-03 日本特殊陶业株式会社 电子器件检查布线板及其制造方法
US20090206861A1 (en) * 2008-02-13 2009-08-20 Shinko Electric Industries, Co., Ltd. Semiconductor inspecting device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张家亮: "纳米材料和纳米技术在印制线路板基材中的应用前景（5）-提高印制线路板基材的力学性能", 《印制电路信息》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015062206A1 (zh) * 2013-10-30 2015-05-07 深圳市华星光电技术有限公司 一种液晶面板测试信号的转接板
CN111243861A (zh) * 2018-11-29 2020-06-05 三星电机株式会社 电子组件
CN111182745A (zh) * 2020-01-16 2020-05-19 惠州Tcl移动通信有限公司 一种印刷电路板加工方法及印刷电路板
CN111182745B (zh) * 2020-01-16 2022-01-04 惠州Tcl移动通信有限公司 一种印刷电路板加工方法及印刷电路板

Also Published As

Publication number Publication date
JP2012198189A (ja) 2012-10-18
JP5798435B2 (ja) 2015-10-21
KR101550484B1 (ko) 2015-09-04
US20120229160A1 (en) 2012-09-13
KR20120102025A (ko) 2012-09-17
US9170274B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
CN102680747A (zh) 电子部件测试装置用线路板及其制造方法
CN101128091B (zh) 元件嵌入式多层印刷线路板及其制造方法
KR101096900B1 (ko) 박막 커패시터를 인쇄 배선 기판의 빌드업층에 포함시키는 방법
EP0073149A2 (en) Semiconductor chip mounting module
JP5445985B2 (ja) プローブカード及びその製造方法
US20080138576A1 (en) Electronic component-inspection wiring board and method of manufacturing the same
CN102740590A (zh) 陶瓷基板及其制造方法
JP3094069B2 (ja) セラミックパッケージ本体の製造方法
KR102060951B1 (ko) 전자 부품 검사용의 다층 배선 기판
CN102680748B (zh) 电子部件测试装置用线路板及其制造方法
KR20130039462A (ko) 프로브 카드 및 이의 제조 방법
KR20190029474A (ko) 전자부품 검사장치용 배선기판
JP2012222328A (ja) 配線基板およびその製造方法
JP5558321B2 (ja) 多数個取り配線基板
JP2012198190A5 (zh)
US20130162280A1 (en) Probe card and method of manufacturing the same
JPH0763786A (ja) プローブ構造
JP5690678B2 (ja) 電子部品検査装置用配線基板およびその製造方法
KR100979500B1 (ko) 프로브카드용 기판
JP2007227924A (ja) 回路アセンブリ及び電子アセンブリの製造方法
KR20010093811A (ko) 집적회로 칩 캐리어
JP3894810B2 (ja) 多数個取り配線基板
KR100980493B1 (ko) 프로브카드용 기판
JP2007149718A (ja) ビアアレイキャパシタ内蔵配線基板及びその製造方法
JP2012093239A (ja) プローブカード用基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120919