[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR102060951B1 - 전자 부품 검사용의 다층 배선 기판 - Google Patents

전자 부품 검사용의 다층 배선 기판 Download PDF

Info

Publication number
KR102060951B1
KR102060951B1 KR1020187032739A KR20187032739A KR102060951B1 KR 102060951 B1 KR102060951 B1 KR 102060951B1 KR 1020187032739 A KR1020187032739 A KR 1020187032739A KR 20187032739 A KR20187032739 A KR 20187032739A KR 102060951 B1 KR102060951 B1 KR 102060951B1
Authority
KR
South Korea
Prior art keywords
wiring board
board
resin
substrate
conductor layer
Prior art date
Application number
KR1020187032739A
Other languages
English (en)
Other versions
KR20180132137A (ko
Inventor
준이치로우 가네마츠
겐지 스즈키
Original Assignee
니뽄 도쿠슈 도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니뽄 도쿠슈 도교 가부시키가이샤 filed Critical 니뽄 도쿠슈 도교 가부시키가이샤
Publication of KR20180132137A publication Critical patent/KR20180132137A/ko
Application granted granted Critical
Publication of KR102060951B1 publication Critical patent/KR102060951B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4655—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern by using a laminate characterized by the insulating layer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4605—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated made from inorganic insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

수지 배선부와 세라믹 배선 기판의 밀착성을 향상시킴으로써, 신뢰성이 우수한 전자 부품 검사용의 다층 배선 기판을 제공하는 것. 본 발명의 다층 배선 기판 (10) 은, 기판 주면 (21) 및 기판 이면 (22) 을 갖는 세라믹 배선 기판 (20) 과, 기판 주면 (21) 상에 형성된 기판측 도체층 (32, 33) 과, 기판 주면 (21) 상에 있어서 기판측 도체층 (32, 33) 을 덮도록 적층되는 수지 배선부 (40) 를 구비한다. 수지 배선부 (40) 의 표면 (49) 상에는, 전자 부품 검사용의 검사 패드 (50, 51) 가 형성된다. 또, 다층 배선 기판 (10) 의 측면 (13) 에는, 기판측 도체층 (33) 의 단면이 노출되어 있다. 수지 배선부 (40) 의 이면의 외주연은, 기판측 도체층 (33) 의 표면에 접촉하고, 수지 배선부 (40) 의 단면 및 기판측 도체층 (33) 의 단면은, 세라믹 배선 기판 (20) 의 단면 (23) 보다 기판 중앙부 가까이에 위치하고 있다.

Description

전자 부품 검사용의 다층 배선 기판
본 발명은, 기판 주면 및 기판 이면을 갖는 세라믹 배선 기판과, 기판 주면 상에 적층되는 수지 배선부를 구비한 전자 부품 검사용의 다층 배선 기판에 관한 것이다.
컴퓨터의 마이크로 프로세서 등으로서 사용되는 반도체 집적 회로 소자 (IC 칩) 는, 최근 더욱 더 고속화, 고기능화되고 있고, 이것에 부수하여 단자수가 증가하고, 단자간 피치도 좁아지는 경향이 된다. 일반적으로, IC 칩의 바닥면에는 다수의 단자가 밀집하여 어레이상으로 배치되어 있다. 따라서, IC 칩 등의 전자 부품을 검사할 때에는, 전용 (전자 부품 검사용) 의 다층 배선 기판이 필요하다.
또한, 전자 부품 검사용의 다층 배선 기판으로는, 복수의 세라믹 절연층을 적층하여 이루어지는 세라믹 배선 기판의 상층측에, 복수의 수지 절연층을 적층하여 이루어지는 수지 배선부를 적층한 다층 배선 기판이 실용화되어 있다 (예를 들어, 특허문헌 1 참조). 이 다층 배선 기판은, 세라믹 배선 기판 상에 복수의 수지 절연층을 배치한 상태에서 가열 가압하여, 세라믹 배선 기판에 각 수지 절연층으로 이루어지는 수지 배선부를 압착시킴으로써 제조된다.
일본 공개특허공보 2015-2226호 (도 1 등)
그런데, 특허문헌 1 에 기재된 다층 배선 기판에서는, 수지 배선부 (최하층의 수지 절연층) 의 이면의 외주 부분이, 세라믹 배선 기판의 세라믹 절연층에 직접 접촉하고 있다. 그러나, 수지 절연층과 세라믹 절연층의 밀착성은 비교적 낮기 때문에, 수지 배선부와 세라믹 배선 기판 사이에 딜라미네이션이 발생할 우려가 있다. 그 결과, 제조되는 다층 배선 기판이 불량품이 되어, 다층 배선 기판의 신뢰성이 저하된다는 문제가 있다.
본 발명은 상기 과제를 감안하여 이루어진 것으로, 그 목적은, 수지 배선부와 세라믹 배선 기판의 밀착성을 향상시킴으로써, 신뢰성이 우수한 전자 부품 검사용의 다층 배선 기판을 제공하는 것에 있다.
그리고, 상기 과제를 해결하기 위한 수단 (수단 1) 으로는, 기판 주면 및 기판 이면을 갖고, 복수의 세라믹 절연층을 적층한 구조를 갖는 세라믹 배선 기판과, 상기 기판 주면 상에 형성된 기판측 도체층과, 상기 기판 주면 상에 있어서 상기 기판측 도체층을 덮도록 적층되고, 복수의 수지 절연층을 적층한 구조를 갖는 수지 배선부를 구비하고, 상기 수지 배선부의 표면 상에 전자 부품 검사용의 복수의 검사 패드가 형성된 다층 배선 기판으로서, 상기 다층 배선 기판의 측면에, 상기 기판측 도체층의 단면이 노출되어 있고, 상기 수지 배선부의 이면의 외주연이, 상기 기판측 도체층의 표면에 접촉하고, 상기 수지 배선부의 단면 및 상기 기판측 도체층의 단면이, 상기 세라믹 배선 기판의 단면보다 기판 중앙부 가까이에 위치하고 있는 것을 특징으로 하는 전자 부품 검사용의 다층 배선 기판이 있다.
따라서, 수단 1 에 기재된 발명에 의하면, 다층 배선 기판의 측면에 기판측 도체층의 단면이 노출되고, 수지 배선부의 이면의 외주연이 기판측 도체층의 표면에 접촉하고 있다. 이 때문에, 수지 배선부 (최하층의 수지 절연층) 의 이면의 외주 부분은, 세라믹 배선 기판의 세라믹 절연층에 직접 접촉하는 것이 아니라, 기판측 도체층을 개재하여 세라믹 절연층에 접촉하게 된다. 이 경우, 수지 절연층과 기판측 도체층의 밀착성이 확보됨과 함께, 기판측 도체층과 세라믹 절연층의 밀착성이 확보되기 때문에, 수지 배선부와 세라믹 배선 기판 사이에 딜라미네이션이 발생하기 어려워진다. 그러므로, 수지 배선부와 세라믹 배선 기판이 확실하게 밀착하게 되기 때문에, 신뢰성이 우수한 전자 부품 검사용의 다층 배선 기판을 얻을 수 있다.
그런데, 전자 부품 검사용의 다층 배선 기판은, 전자 부품의 검사시에 클램프에 의해 유지된다 (도 1 참조). 그러나, 클램프의 유지면은 다층 배선 기판의 측면에 밀착하기 때문에, 기판측 도체층의 단면이 다층 배선 기판의 측면에 노출되어 있으면, 기판측 도체층으로부터 클램프에 전류가 흐르는 것에서 기인하는 문제 (단락 등) 가 발생할 가능성이 있다. 그래서, 수단 1 에 기재된 발명에서는, 기판측 도체층의 단면을 세라믹 배선 기판의 단면보다 기판 중앙부 가까이에 위치시키고 있다. 이와 같이 하면, 클램프의 유지면으로부터 기판측 도체층의 단면이 이간되기 때문에, 다층 배선 기판의 측면에 기판측 도체층의 단면이 노출되어 있었다고 해도, 기판측 도체층과 클램프의 전기적인 접속이 방지되게 된다. 그러므로, 기판측 도체층으로부터 클램프에 전류가 흐르는 것에서 기인하는 문제를 방지할 수 있다. 또한,「기판측 도체층의 단면이 노출」되어 있는 상태란, 다층 배선 기판을 측방에서 보았을 때에, 외주측 도체층의 단면이 시인 가능해지는 상태를 말한다.
상기 다층 배선 기판은, 세라믹 배선 기판과, 세라믹 배선 기판의 기판 주면 상에 형성된 기판측 도체층과, 기판 주면 상에 있어서 기판측 도체층을 덮도록 적층된 수지 배선부를 구비한다. 세라믹 배선 기판은, 복수의 세라믹 절연층을 적층한 구조를 갖고, 수지 배선부는, 복수의 수지 절연층을 적층한 구조를 갖고 있다. 여기서, 세라믹 절연층으로는, 알루미나, 질화알루미늄, 질화붕소, 탄화규소, 질화규소 등과 같은 고온 소성 세라믹의 소결체가 바람직하게 사용된다. 또, 붕규산계 유리나 봉규산납계 유리에 알루미나 등의 무기 세라믹 필러를 첨가한 유리 세라믹과 같은 저온 소성 세라믹의 소결체를 세라믹 절연층으로서 사용해도 된다. 또한, 용도에 따라, 티탄산바륨, 티탄산납, 티탄산스트론튬 등의 유전체 세라믹의 소결체를 세라믹 절연층으로서 사용해도 된다.
기판측 도체층으로는 특별히 한정되지 않지만, 동시 소성법에 의해 기판측 도체층 및 세라믹 절연층을 형성하는 경우, 도체 중의 금속 분말은, 세라믹 절연층의 소성 온도보다 고융점일 필요가 있다. 예를 들어, 세라믹 절연층이 이른바 고온 소성 세라믹 (예를 들어 알루미나 등) 으로 이루어지는 경우에는, 도체 중의 금속 분말로서 니켈 (Ni), 텅스텐 (W), 몰리브덴 (Mo), 망간 (Mn) 등이나 그것들의 합금이 선택 가능하다. 세라믹 절연층이 이른바 저온 소성 세라믹 (예를 들어 유리 세라믹 등) 으로 이루어지는 경우에는, 도체 중의 금속 분말로서 구리 (Cu) 또는 은 (Ag) 등이나 그것들의 합금이 선택 가능하다.
수지 절연층으로는, 통상적으로 폴리이미드계의 수지 재료가 사용되지만, 폴리이미드계의 수지 이외의 수지를 사용하여 형성되는 것이어도 되며, 절연성, 내열성, 내습성 등을 고려하여 적절히 선택할 수 있다. 또, 수지 절연층으로서 수지와 유리 섬유 (유리 직포나 유리 부직포) 나 폴리아미드 섬유 등의 유기 섬유의 복합 재료, 혹은, 연속 다공질 PTFE 등의 삼차원 망목상 불소계 수지 기재에 열경화성 수지를 함침시킨 수지-수지 복합 재료 등을 사용해도 된다.
또, 수지 배선부는, 복수의 수지 절연층 사이에 배선층을 갖는 것이 좋다. 이와 같이 구성하면, 수지 배선부에 전기 회로를 형성할 수 있기 때문에, 다층 배선 기판의 고기능화를 도모할 수 있다. 또한, 배선층은, 주로 구리로 이루어지고, 서브 트랙티브법, 세미 애디티브법, 풀 애디티브법 등과 같은 공지된 수법에 의해 형성된다. 구체적으로 말하면, 예를 들어, 구리박의 에칭, 무전해 구리 도금 혹은 전해 구리 도금 등의 수법이 적용된다. 또한, 스퍼터나 CVD 등의 수법에 의해 박막을 형성한 후에 에칭을 실시함으로써 배선층을 형성하거나, 도전성 페이스트 등의 인쇄에 의해 배선층을 형성하거나 하는 것도 가능하다.
또, 수지 배선부의 표면과 다층 배선 기판의 측면의 경계 부분에는 모따기부가 형성되고, 모따기부의 표면에는, 기판측 도체층의 단면과, 수지 배선부의 단면 전체가 노출되어 있는 것이 바람직하다. 이와 같이 하면, 전자 부품의 검사시에 있어서, 다층 배선 기판을 유지하는 클램프의 유지면으로부터 모따기부의 표면이 이간되기 때문에, 모따기부의 표면에 기판측 도체층의 단면이 노출되어 있었다고 해도, 기판측 도체층과 클램프의 전기적인 접속이 방지되게 된다. 그러므로, 기판측 도체층으로부터 클램프에 전류가 흐르는 것에서 기인하는 문제 (단락 등) 를 방지할 수 있다.
또한, 다층 배선 기판의 측면에 노출되는 기판측 도체층은, 검사 패드에 전기적으로 접속되어 있는 것이 좋다. 즉, 기판측 도체층은, 검사 패드에 전기적으로 접속되지 않는 더미 도체가 아닌 것이 좋다. 만약, 기판측 도체층이 더미 도체이면,「기판측 도체층으로부터 클램프에 전류가 흐르는 것에서 기인하는 문제 (단락 등) 가 발생한다」는 본 발명의 과제 자체가 발생하지 않을 가능성이 있다.
또한, 모따기부는, 기판 주면과 세라믹 배선 기판의 단면의 경계 부분에도 형성되어 있고, 모따기부의 표면에, 세라믹 배선 기판의 단면의 일부가 노출되어 있는 것이 바람직하다. 이와 같이 하면, 세라믹 배선 기판에 응력이 가해졌다고 해도, 기판 주면과 세라믹 배선 기판의 단면의 경계 부분에 대한 응력 집중이, 모따기부를 형성함으로써 완화된다. 그 결과, 상기한 경계 부분의 세라믹이 결락된다는 문제를 회피할 수 있기 때문에, 전자 부품 검사용의 다층 배선 기판의 신뢰성이 향상된다.
게다가, 모따기부의 표면과 기판측 도체층의 단면이 대략 면일 (面一) 하게 되어 있는 것이 바람직하다. 이와 같이 하면, 기판측 도체층의 단면과 클램프의 유지면의 접촉을 보다 확실하게 회피할 수 있기 때문에, 기판측 도체층으로부터 클램프에 전류가 흐르는 것에서 기인하는 문제를 보다 확실하게 방지할 수 있다. 또한,「모따기부의 표면과 기판측 도체층의 단면이 대략 면일」한 상태란, 모따기부의 표면으로부터의 기판측 도체층의 돌출량이 －5 ㎛ 이상 5 ㎛ 이하가 되는 상태를 말한다. 또한, 기판측 도체층의 단면은, 모따기부의 표면보다 기판 외주부 가까이에 위치하고 있어도 되고, 모따기부의 표면보다 기판 중앙부 가까이에 위치하고 있어도 된다.
또, 수지 배선부는, 복수의 수지 절연층 사이에 배선층을 갖고, 모따기부의 표면에, 배선층의 단면이 노출되어 있지 않은 것이 바람직하다. 이와 같이 하면, 수지 배선부의 배선층이 뜻에 반하여 다른 배선층이나 기판측 도체층과 단락되는 것을 방지할 수 있다.
또한, 모따기부의 표면은, 평면상을 이루고 있어도 되고, 다층 배선 기판의 외측으로 볼록해지는 곡면상을 이루고 있어도 된다. 그러나, 모따기부가 평면상을 이루고 있는 경우, 모따기부가 곡면상을 이루고 있는 경우보다, 모따기부를 고정밀도로 또한 용이하게 형성할 수 있다. 한편, 모따기부의 표면이 곡면상을 이루고 있는 경우, 모따기부의 표면에「모퉁이」가 존재하지 않게 되기 때문에, 수지 배선부의 표면과 다층 배선 기판의 단면의 경계 부분에 대한 응력 집중을 보다 확실하게 완화시킬 수 있다. 또, 곡면상의 모따기부가 기판 주면과 세라믹 배선 기판의 단면의 경계 부분에 형성되어 있는 경우에는, 상기한 경계 부분의 세라믹이 결락된다는 문제를 확실하게 회피할 수 있기 때문에, 전자 부품 검사용의 다층 배선 기판의 신뢰성이 보다 한층 향상된다.
도 1 은, 본 실시형태에 있어서의 다층 배선 기판을 나타내는 개략 단면도.
도 2 는, 다층 배선 기판을 나타내는 주요부 단면도.
도 3 은, 구리박 부착 수지 필름을 나타내는 설명도.
도 4 는, 비아 도체를 형성하는 공정을 나타내는 설명도.
도 5 는, 수지 배선부를 구성하는 수지 절연층을 나타내는 설명도.
도 6 은, 그린 시트를 나타내는 설명도.
도 7 은, 미소성의 비아 도체, 도체층, 중앙부측 단자 및 외주부측 단자를 형성하는 공정을 나타내는 설명도.
도 8 은, 세라믹 적층체를 나타내는 설명도.
도 9 는, 중앙부측 도체층 및 외주부측 도체층을 형성하는 공정을 나타내는 설명도.
도 10 은, 모따기부 형성 전의 다층 배선 기판을 나타내는 설명도.
도 11 은, 다른 실시형태에 있어서의 다층 배선 기판을 나타내는 개략 단면도.
도 12 는, 다른 실시형태에 있어서의 다층 배선 기판을 나타내는 개략 단면도.
도 13 은, 다른 실시형태에 있어서의 다층 배선 기판을 나타내는 개략 단면도.
이하, 본 발명을 다층 배선 기판으로 구체화한 일 실시형태를 도면에 기초하여 상세하게 설명한다.
도 1 에 나타내는 바와 같이, 본 실시형태의 다층 배선 기판 (10) 은, 전자 부품인 IC 칩 (101) 의 전기 검사에 사용되는 배선 기판이다. 다층 배선 기판 (10) 은, 기판 주면 (21) 및 기판 이면 (22) 을 갖는 세라믹 배선 기판 (20) 과, 기판 주면 (21) 상에 적층되는 수지 배선부 (40) 를 구비하고 있다. 다층 배선 기판 (10) 은, 가로세로의 길이가 100 ㎜ 정도, 두께가 5 ㎜ 정도인 기판이며, 사용시에 있어서 다층 배선 기판 (10) 의 주면 (11) (도 1 에서는 상면) 이 검사 대상인 IC 칩 (101) 을 향하여 배치된다.
세라믹 배선 기판 (20) 은, 3 층의 세라믹 절연층 (24, 25, 26) 과 도체층 (27) 을 교대로 적층한 구조를 갖고 있다. 세라믹 절연층 (24 ∼ 26) 은, 예를 들어 알루미나 (Al2O3) 등의 세라믹으로 이루어지는 소결체이고, 도체층 (27) 은, 예를 들어 텅스텐, 몰리브덴, 또는, 이것들의 합금 등의 메탈라이즈층이다. 또, 각 세라믹 절연층 (24 ∼ 26) 에는, 두께 방향으로 관통하는 관통공 (28) 이 형성되어 있고, 관통공 (28) 내에는, 도체층 (27) 에 접속되는 비아 도체 (29) 가 형성되어 있다. 각 관통공 (28) 은, 단면 원 형상을 이루고 있고, 그것들의 내경은 60 ㎛ 정도이다. 각 비아 도체 (29) 도, 단면 원 형상을 이루고 있고, 그것들의 외경은 60 ㎛ 정도이다. 비아 도체 (29) 는, 도체층 (27) 과 마찬가지로, 텅스텐, 몰리브덴, 또는, 이것들의 합금 등의 메탈라이즈층으로 이루어진다. 각 도체층 (27) 및 각 비아 도체 (29) 는, 기판 주면 (21) 및 기판 이면 (22) 사이를 도통시키는 기능을 갖고 있다. 또한, 각 도체층 (27) 의 단면은, 다층 배선 기판 (10) 의 측면 (13) 에 노출되지 않도록 되어 있다.
도 1 에 나타내는 바와 같이, 세라믹 배선 기판 (20) 의 기판 이면 (22) 상 (다층 배선 기판 (10) 의 이면 (12) 상) 에는, 복수의 중앙부측 단자 (30) 와 복수의 외주부측 단자 (31) 가 형성되어 있다. 각 중앙부측 단자 (30) 는 기판 이면 (22) 의 중앙부측에 배치되고, 각 외주부측 단자 (31) 는 기판 이면 (22) 의 외주부측에 배치되어 있다. 또, 세라믹 배선 기판 (20) 의 기판 주면 (21) 상에는, 기판측 도체층인 복수의 중앙부측 도체층 (32) 과, 마찬가지로 기판측 도체층인 복수의 외주부측 도체층 (33) 이 형성되어 있다. 각 중앙부측 도체층 (32) 은 기판 주면 (21) 의 중앙부측에 배치되고, 각 외주부측 도체층 (33) 은 기판 주면 (21) 의 외주부측에 배치되어 있다.
또, 수지 배선부 (40) 는, 기판 주면 (21) 상에 있어서 중앙부측 도체층 (32) 및 외주부측 도체층 (33) 을 덮도록 적층되어 있다. 수지 배선부 (40) 는, 5 층의 수지 절연층 (41, 42, 43, 44, 45) 과 배선층 (46) 을 교대로 적층한 구조를 갖고 있다. 즉, 수지 배선부 (40) 는, 각 수지 절연층 (41 ∼ 45) 사이에 배선층 (46) 을 갖고 있다. 또, 각 수지 절연층 (41 ∼ 45) 에는, 두께 방향으로 관통하는 비아공 (47) 이 형성되어 있고, 비아공 (47) 내에는, 배선층 (46) 에 접속되는 비아 도체 (48) 가 형성되어 있다.
도 1 에 나타내는 바와 같이, 각 수지 절연층 (41 ∼ 45) 은, 예를 들어 폴리이미드계 수지로 이루어지는 절연층이다. 본 실시형태에 있어서, 각 수지 절연층 (41 ∼ 45) 은, 폴리이미드계의 열가소성 수지로 이루어지고, 두께는 25 ㎛ 정도이다. 또, 배선층 (46) 은, 예를 들어 구리로 이루어지는 도체층이고, 그 두께는 5 ㎛ 정도이다. 수지 배선부 (40) 의 비아공 (47) 및 비아 도체 (48) 는 단면 원 형상을 이루고, 비아공 (47) 의 내경 및 비아 도체 (48) 의 외경은 50 ㎛ 정도이다.
그리고, 다층 배선 기판 (10) 의 주면 (11) 상 (수지 배선부 (40) 의 표면 (49) 상) 에 있어서의 중앙부에는, IC 칩 검사용의 복수의 검사 패드 (50) 가 어레이상으로 형성되어 있다. 또, 주면 (11) 상에 있어서의 외주부에도, 복수의 검사 패드 (51) 가 형성되어 있다. 각 검사 패드 (50, 51) 는, 단면 원 형상을 이루고, 그 직경은 예를 들어 100 ㎛ 정도로 설정되어 있다.
도 1, 도 2 에 나타내는 바와 같이, 다층 배선 기판 (10) 은, 수지 배선부 (40) 의 표면 (49) (즉, 다층 배선 기판 (10) 의 주면 (11)) 과 다층 배선 기판 (10) 의 측면 (13) 의 경계 부분에 모따기부 (61) 를 갖고 있다. 모따기부 (61) 의 표면은, 다층 배선 기판 (10) 의 측면 (13) 의 일부를 구성하고 있고, 평면상을 이루고 있다. 수지 배선부 (40) 의 표면 (49) 을 기준으로 한 모따기부 (61) 의 모따기 깊이 (C1) 는 0.25 ㎜ 로 되어 있고, 다층 배선 기판 (10) 의 측면 (13) 을 기준으로 한 모따기부 (61) 의 모따기 깊이 (C2) 도, 모따기 깊이 (C1) 와 마찬가지로 0.25 ㎜ 로 되어 있다. 따라서, 수지 배선부 (40) 의 표면 (49) 을 기준으로 한 모따기부 (61) 의 모따기 각도 (θ1) 는 45 °가 된다.
또한, 모따기부 (61) 의 표면에는, 수지 배선부 (40) 의 단면 (52) 전체가 노출되어 있다. 그리고, 모따기부 (61) 의 표면에는, 외주부측 도체층 (33) 의 단면 (34) 이 노출되는 한편, 각 배선층 (46) 의 단면 (53) 이 노출되지 않도록 되어 있다. 외주부측 도체층 (33) 의 단면 (34) 은, 모따기부 (61) 의 표면과 대략 면일하게 되어 있다. 또, 수지 배선부 (40) 의 이면 (54) 의 외주연은, 외주부측 도체층 (33) 의 표면에 접촉하고 있다.
도 1, 도 2 에 나타내는 바와 같이, 모따기부 (61) 는, 세라믹 배선 기판 (20) 의 기판 주면 (21) 과 단면 (23) 의 경계 부분에도 형성되어 있다. 따라서, 모따기부 (61) 의 표면에는, 세라믹 배선 기판 (20) 의 단면 (23) 의 일부가 노출되게 된다. 기판 주면 (21) 을 기준으로 한 모따기부 (61) 의 모따기 깊이 (C3) 는 0.1 ㎜ 이다. 또, 세라믹 배선 기판 (20) 의 단면 (23) 에 있어서 모따기부 (61) 를 구성하는 영역은, 수지 배선부 (40) 의 단면 (52) 및 외주부측 도체층 (33) 의 단면 (34) 과 대략 면일하게 되어 있다. 그리고, 수지 배선부 (40) 의 단면 (52) 및 외주부측 도체층 (33) 의 단면 (34) 은, 세라믹 배선 기판 (20) 의 단면 (23) 보다 기판 중앙부 가까이에 위치하고 있다.
도 1 에 나타내는 바와 같이, 세라믹 배선 기판 (20) 의 기판 주면 (21) 의 중앙부에 배치되고, 다층 배선 기판 (10) 의 측면 (13) 에 노출되지 않는 중앙부측 도체층 (32) 은, 배선층 (46) 및 비아 도체 (48) 를 개재하여 검사 패드 (50) 에 전기적으로 접속되어 있다. 또, 중앙부측 도체층 (32) 은, 도체층 (27) 및 비아 도체 (29) 를 개재하여 중앙부측 단자 (30) 에 전기적으로 접속되어 있다. 본 실시형태의 중앙부측 도체층 (32) 은, 그라운드용 또는 전원용의 도체를 구성하고 있다.
한편, 기판 주면 (21) 의 외주부에 배치되고, 다층 배선 기판 (10) 의 측면 (13) 에 노출되는 외주부측 도체층 (33) 은, 배선층 (46) 및 비아 도체 (48) 를 개재하여 검사 패드 (51) 에 전기적으로 접속되어 있다. 또, 외주부측 도체층 (33) 은, 도체층 (27) 및 비아 도체 (29) 를 개재하여 외주부측 단자 (31) 에 전기적으로 접속되어 있다. 본 실시형태의 외주부측 도체층 (33) 은, 더미 도체가 아니라, 그라운드용 또는 전원용의 도체를 구성하고 있다.
또한, 도 1 에 나타내는 바와 같이, IC 칩 (101) 의 검사시에 있어서는, 먼저, 다층 배선 기판 (10) 을, 기판 지지대 (102) 와 클램프 (103) 사이에 끼워 넣는다. 다음으로, 프로브 헤드 (104) 에 유지된 복수의 프로브 (105) 의 기단부를, 다층 배선 기판 (10) 의 검사 패드 (50, 51) 에 접촉시킨다. 또한, 다층 배선 기판 (10) 을 개재하여 각 프로브 (105) 를 테스터 (도시 생략) 에 전기적으로 접속시킴과 함께, 각 프로브 (105) 의 선단부를 IC 칩 (101) 의 면 접속 단자 (106) 에 맞닿게 한다. 그리고, 이 상태에서 테스터로부터 전원 공급을 실시하여, 시험에 필요한 각종 신호를 입출력시킨다. 그 결과, IC 칩 (101) 이 정상인지의 여부가 판단된다.
다음으로, 본 실시형태에 있어서의 다층 배선 기판 (10) 의 제조 방법을 설명한다.
먼저, 도 3 에 나타내는 바와 같이, 수지 절연층 (41 ∼ 45) 이 되는 수지 절연재 (71) 의 편측의 주면 (72) (도 3 에서는 상면) 에, 배선층 (46) 이 되는 구리박 (73) 이 형성된 구리박 부착 수지 필름 (74) 을 준비하고, 소정 치수로 절단한다. 또한, 수지 절연재 (71) 는, 폴리이미드계의 열가소성 수지로 이루어진다. 그리고, 수지 절연재 (71) 의 주면 (72) 측에는, 두께가 5 ㎛ 인 구리박 (73) 이 첩부되어 있다.
다음으로, 레이저 가공에 의해, 구리박 부착 수지 필름 (74) 의 수지 절연재 (71) 및 구리박 (73) 을 관통하는 비아공 (47) 을 형성한다. 그리고, 페이스트 인쇄 충전 장치 (도시 생략) 를 사용하여, 비아공 (47) 내에 구리 분말을 주성분으로 하는 도전성 페이스트 (구리 페이스트) 를 충전하여, 비아 도체 (48) 를 형성한다 (도 4 참조). 그 후, 150 ℃ 에서 1 시간 가열한다.
그리고, 수지 절연재 (71) 의 주면 (72) 에 형성된 구리박 (73) 상에 감광성의 드라이 필름을 첩부한다. 또한, 드라이 필름 상에, 검사 패드 (50, 51) 의 배선 패턴이 미리 형성된 노광용 마스크를 배치한다. 다음으로, 노광용 마스크를 개재하여 드라이 필름의 노광을 실시한 후, 현상을 실시하여, 구리박 (73) 을 에칭하기 위한 에칭 레지스트를 패턴 형성한다. 또, 수지 절연재 (71) 의 주면 (75) (도 4 에서는 하면) 측에도, 감광성의 드라이 필름을 첩부하고, 상기한 노광 및 현상에 의해 주면 (75) 전체를 덮는 에칭 레지스트를 형성한다.
그 후, 구리박 (73) 에 있어서 에칭 레지스트의 레지스트 패턴으로부터 노출되는 부분을 에칭에 의해 제거하여, 검사 패드 (50, 51) 를 형성한다. 그 후, 박리액에 접촉시킴으로써, 검사 패드 (50, 51) 상에 잔존하는 에칭 레지스트를 제거함과 함께, 주면 (75) 측의 에칭 레지스트를 제거한다. 그 결과, 도 5 에 나타내는 바와 같이, 검사 패드 (50, 51) 및 비아 도체 (48) 를 갖는 수지 절연층 (41) 이 형성된다. 또, 상기 서술한 공정을 동일하게 실시함으로써, 배선층 (46) 및 비아 도체 (48) 를 갖는 수지 절연층 (42 ∼ 45) 이 형성된다.
또, 세라믹 배선 기판 (20) 을 형성한다. 구체적으로는, 알루미나 분말을 주성분으로 하는 세라믹 재료를 사용하여 그린 시트 (81) 를 복수 장 형성한다 (도 6 참조). 그리고, 각 그린 시트 (81) 에 대해 레이저 가공을 실시하여, 소정의 위치에 복수의 관통공 (28) 을 형성한다. 또한, 관통공 (28) 의 형성을, 펀칭 가공, 드릴 가공 등에 의해 실시해도 된다.
그 후, 종래 주지의 페이스트 인쇄 장치 (도시 생략) 를 사용하여, 각 그린 시트 (81) 의 관통공 (28) 에 도전성 페이스트 (예를 들어 텅스텐 페이스트) 를 충전하여, 미소성의 비아 도체 (29) 를 형성한다. 또한, 페이스트 인쇄 장치를 사용하여 도전성 페이스트를 인쇄하고, 미소성의 도체층 (27), 중앙부측 단자 (30) 및 외주부측 단자 (31) 를 형성한다 (도 7 참조). 또한, 도전성 페이스트의 충전 및 인쇄의 순서는 반대여도 된다.
그리고, 도전성 페이스트의 건조 후, 복수 장의 그린 시트 (81) 를 겹쳐 쌓아 배치하고, 시트 적층 방향으로 압압력 (押壓力) 을 부여함으로써, 각 그린 시트 (81) 를 압착, 일체화하여 세라믹 적층체 (82) 를 형성한다 (도 8 참조). 다음으로, 세라믹 적층체 (82) 를 탈지하고, 또한 소정 온도에서 소정 시간 소성을 실시한다. 그 결과, 그린 시트 (81) 의 알루미나 및 페이스트 중의 텅스텐이 동시 소결되어, 세라믹 배선 기판 (20) 이 형성된다.
그리고, 세라믹 배선 기판 (20) 의 기판 주면 (21) 을 표면 연마한다. 다음으로, 티탄 및 구리의 스퍼터링을 실시하여 기판 주면 (21) 에 박막을 형성한 후, 노광 및 현상을 실시함으로써, 기판 주면 (21) 의 중앙부에 중앙부측 도체층 (32) 이 형성됨과 함께, 기판 주면 (21) 의 외주부에 외주부측 도체층 (33) 이 형성된다 (도 9 참조).
그 후, 세라믹 배선 기판 (20) 의 기판 주면 (21) 상에 수지 절연층 (41 ∼ 45) (도 5 참조) 을 겹쳐 배치한 상태에서, 350 ℃ 정도의 온도로 가열하면서 75 kgf/㎠ 정도의 압력으로 가압한다. 이 가열 가압을 실시하는 것에 의해, 수지 절연층 (41 ∼ 45) 의 수지 절연재 (71) 가 연화됨으로써 접착층으로서 기능하여, 세라믹 배선 기판 (20) 상에 각 수지 절연층 (41 ∼ 45) 이 일괄하여 압착된다. 이 시점에서, 세라믹 배선 기판 (20) 과 수지 배선부 (40) 가 일체화된 다층 배선 기판 (10) 이 형성된다 (도 10 참조).
다음으로, 연마기에 의해, 수지 배선부 (40) 의 표면 (49) 과 다층 배선 기판 (10) 의 측면 (13) 의 경계 부분에 모따기부 (61) 를 형성한다. 그 결과, 모따기부 (61) 가 형성된 다층 배선 기판 (10) 이 제조된다. 또한, 다층 배선 기판 (10) 에 대해 V 자날이나 U 자날을 대고 누름으로써, 모따기부 (61) 를 형성하도록 해도 된다. 또, 레이저 트리밍에 의해, 수지 배선부 (40) 의 외주부의 수지 재료와 세라믹 배선 기판 (20) 의 외주부의 세라믹 재료를 제거함으로써, 모따기부 (61) 를 형성하도록 해도 된다.
따라서, 본 실시형태에 의하면 이하의 효과를 얻을 수 있다.
(1) 본 실시형태의 IC 칩 검사용의 다층 배선 기판 (10) 에서는, 다층 배선 기판 (10) 의 측면 (13) 에 외주부측 도체층 (33) 의 단면 (34) 이 노출되고, 수지 배선부 (40) 의 이면 (54) 의 외주연이 외주부측 도체층 (33) 의 표면에 접촉하고 있다. 이 때문에, 수지 배선부 (40) 의 이면 (54) 의 외주 부분은, 세라믹 배선 기판 (20) 의 세라믹 절연층 (24) 에 직접 접촉하는 것이 아니라, 외주부측 도체층 (33) 을 개재하여 세라믹 절연층 (24) 에 접촉하게 된다. 이 경우, 수지 배선부 (40) 의 수지 절연층 (45) 과 외주부측 도체층 (33) 의 밀착성이 확보됨과 함께, 외주부측 도체층 (33) 과 세라믹 절연층 (24) 의 밀착성이 확보되기 때문에, 수지 배선부 (40) 와 세라믹 배선 기판 (20) 사이에 딜라미네이션이 발생하기 어려워진다. 그러므로, 수지 배선부 (40) 와 세라믹 배선 기판 (20) 이 확실하게 밀착하게 되기 때문에, 신뢰성이 우수한 다층 배선 기판 (10) 을 얻을 수 있다.
(2) 본 실시형태의 다층 배선 기판 (10) 은, IC 칩 (101) 의 검사시에 클램프 (103) 에 의해 유지된다. 그러나, 클램프 (103) 의 유지면은 다층 배선 기판 (10) 의 측면 (13) 에 밀착하기 때문에, 외주부측 도체층 (33) 의 단면 (34) 이 다층 배선 기판 (10) 의 측면 (13) 에 노출되어 있으면, 외주부측 도체층 (33) 으로부터 클램프 (103) 에 전류가 흐르는 것에서 기인하는 문제 (단락 등) 가 발생할 가능성이 있다.
그래서, 본 실시형태에서는, 수지 배선부 (40) 의 표면 (49) 과 다층 배선 기판 (10) 의 측면 (13) 의 경계 부분에 모따기부 (61) 를 형성하고, 모따기부 (61) 의 표면에, 외주부측 도체층 (33) 의 단면 (34) 을 노출시키고 있다. 이와 같이 하면, 모따기부 (61) 의 표면이 클램프 (103) 의 유지면으로부터 이간되기 때문에, 모따기부 (61) 의 표면에 외주부측 도체층 (33) 의 단면 (34) 이 노출되어 있었다고 해도, 외주부측 도체층 (33) 과 클램프 (103) 의 전기적인 접속이 방지되게 된다. 또, 본 실시형태에서는, 외주부측 도체층 (33) 의 단면 (34) 을, 모따기부 (61) 의 표면과 대략 면일하게 하고 있다. 이와 같이 하면, 단면 (34) 과 클램프 (103) 의 유지면의 접촉이 보다 확실하게 회피되기 때문에, 외주부측 도체층 (33) 과 클램프 (103) 의 전기적인 접속을 보다 확실하게 회피할 수 있다. 그러므로, 외주부측 도체층 (33) 으로부터 클램프 (103) 에 전류가 흐르는 것에서 기인하는 문제를 확실하게 방지할 수 있다.
(3) 본 실시형태에서는, 세라믹 배선 기판 (20) 의 기판 주면 (21) 상에 5 장의 수지 절연층 (41 ∼ 45) 을 겹쳐 배치한 상태에서 가열 가압을 실시함으로써, 기판 주면 (21) 에 수지 절연층 (41 ∼ 45) 을 일괄하여 압착시키고 있다. 이 경우, 각 수지 절연층 (41 ∼ 45) 을 1 장씩 기판 주면 (21) 에 압착시키는 경우와 비교하여, 제조 공정을 간소화할 수 있어, 다층 배선 기판 (10) 을 단시간에 제조할 수 있다.
또한, 본 실시형태를 이하와 같이 변경해도 된다.
·상기 실시형태의 모따기부 (61) 는, 수지 배선부 (40) 의 표면 (49) 과 다층 배선 기판 (10) 의 측면 (13) 의 경계 부분에 형성되는 것에 더하여, 세라믹 배선 기판 (20) 의 기판 주면 (21) 과 세라믹 배선 기판 (20) 의 단면 (23) 의 경계 부분에도 형성되어 있었다. 그러나, 모따기부는, 수지 배선부 (40) 의 표면 (49) 과 다층 배선 기판 (10) 의 측면 (13) 의 경계 부분에만 형성되어 있어도 된다. 또, 도 11 의 다층 배선 기판 (110) 에 나타내는 바와 같이, 수지 배선부 (111) 의 단면 (112) 및 외주부측 도체층 (113) (기판측 도체층) 의 단면을, 세라믹 배선 기판 (114) 의 단면 (115) 보다 기판 중앙부 가까이에 배치하고, 모따기부 (116) 를, 세라믹 배선 기판 (114) 의 기판 주면 (117) 과 세라믹 배선 기판 (114) 의 단면 (115) 의 경계 부분에만 형성해도 된다. 또한, 모따기부 (116) 는, 반드시 형성되지 않아도 된다.
·상기 실시형태의 모따기부 (61) 의 표면은, 평면상을 이루고 있었다. 그러나, 도 12 의 다층 배선 기판 (120) 에 나타내는 바와 같이, 모따기부 (121) 의 표면은, 다층 배선 기판 (120) 의 외측으로 볼록해지는 곡면상을 이루고 있어도 된다. 또, 모따기부의 표면이 평면상을 이루는 경우, 모따기부는, 모따기 각도가 상이한 복수의 모따기부를 접속시킨 것이어도 된다. 예를 들어, 도 13 의 다층 배선 기판 (130) 에 나타내는 바와 같이, 모따기부 (131) 는, 수지 배선부 (132) 의 표면 (133) 을 기준으로 한 모따기 각도가 45 °가 되는 제 1 모따기부 (134) 와, 표면 (133) 을 기준으로 한 모따기 각도가 75 °가 되는 제 2 모따기부 (135) 를 접속시켜 이루어지는 것이어도 된다.
·상기 실시형태에서는, 세라믹 배선 기판 (20) 의 기판 주면 (21) 상에 5 장의 수지 절연층 (41 ∼ 45) 을 겹쳐 배치한 상태에서 가열 가압을 실시함으로써, 기판 주면 (21) 에 수지 절연층 (41 ∼ 45) 을 일괄하여 압착시키고 있었다. 그러나, 기판 주면 (21) 상에 각 수지 절연층 (41 ∼ 45) 을 1 장씩 압착시키도록 해도 된다. 이 경우, 다층 배선 기판 (10) 의 공기 (工期) 는 길어지지만, 적층시에 있어서의 수지 절연층 (41 ∼ 45) 의 위치 어긋남을 확실하게 방지할 수 있다.
다음으로, 특허청구범위에 기재된 기술적 사상 외에, 전술한 실시형태에 의해 파악되는 기술적 사상을 이하에 열거한다.
(1) 상기 수단 1 에 있어서, 상기 기판측 도체층은, 상기 기판 주면의 중앙부에 배치된 중앙부측 도체층 및 상기 기판 주면의 외주부에 배치된 외주부측 도체층을 포함하고, 상기 외주부측 도체층은 그라운드용 또는 전원용의 도체를 구성하고 있는 것을 특징으로 하는 전자 부품 검사용의 다층 배선 기판.
(2) 기술적 사상 (1) 에 있어서, 상기 외주부측 도체층은 더미 도체가 아닌 것을 특징으로 하는 전자 부품 검사용의 다층 배선 기판.
(3) 상기 수단 1 에 있어서, 상기 세라믹 배선 기판은, 상기 복수의 세라믹 절연층 및 복수의 도체층을 적층한 구조를 갖고, 상기 복수의 도체층의 단면은, 상기 다층 배선 기판의 측면에 노출되어 있지 않은 것을 특징으로 하는 전자 부품 검사용의 다층 배선 기판.
(4) 상기 수단 1 에 있어서, 상기 수지 절연층은, 폴리이미드계 수지로 이루어지는 절연층인 것을 특징으로 하는 전자 부품 검사용의 다층 배선 기판.
(5) 상기 수단 1 에 있어서, 상기 다층 배선 기판은, 클램프에 끼워진 상태에서 사용되는 것을 특징으로 하는 전자 부품 검사용의 다층 배선 기판.
10, 110, 120, 130 : 다층 배선 기판
13 : 다층 배선 기판의 측면
20, 114 : 세라믹 배선 기판
21, 117 : 기판 주면
22 : 기판 이면
23, 115 : 세라믹 배선 기판의 단면
24, 25, 26 : 세라믹 절연층
32 : 기판측 도체층으로서의 중앙부측 도체층
33, 113 : 기판측 도체층으로서의 외주부측 도체층
34 : 기판측 도체층의 단면
40, 111, 132 : 수지 배선부
41, 42, 43, 44, 45 : 수지 절연층
46 : 배선층
49, 133 : 수지 배선부의 표면
50, 51 : 검사 패드
52, 112 : 수지 배선부의 단면
53 : 배선층의 단면
54 : 수지 배선부의 이면
61, 121, 131 : 모따기부

Claims (8)

  1. 기판 주면 및 기판 이면을 갖고, 복수의 세라믹 절연층을 적층한 구조를 갖는 세라믹 배선 기판과, 상기 기판 주면 상에 형성된 기판측 도체층과, 상기 기판 주면 상에 있어서 상기 기판측 도체층을 덮도록 적층되고, 복수의 수지 절연층을 적층한 구조를 갖는 수지 배선부를 구비하고, 상기 수지 배선부의 표면 상에 전자 부품 검사용의 복수의 검사 패드가 형성된 다층 배선 기판으로서,
    상기 다층 배선 기판의 측면에, 상기 기판측 도체층의 단면이 노출되어 있고,
    상기 수지 배선부의 이면의 외주연이, 상기 기판측 도체층의 표면에 접촉하고,
    상기 수지 배선부의 단면 및 상기 기판측 도체층의 단면이, 상기 세라믹 배선 기판의 단면보다 기판 중앙부 가까이에 위치하고 있는 것을 특징으로 하는 전자 부품 검사용의 다층 배선 기판.
  2. 제 1 항에 있어서,
    상기 수지 배선부의 표면과 상기 다층 배선 기판의 측면의 경계 부분에 모따기부가 형성되고, 상기 모따기부의 표면에, 상기 기판측 도체층의 단면과, 상기 수지 배선부의 단면 전체가 노출되어 있는 것을 특징으로 하는 전자 부품 검사용의 다층 배선 기판.
  3. 제 2 항에 있어서,
    상기 모따기부는, 상기 기판 주면과 상기 세라믹 배선 기판의 단면의 경계 부분에도 형성되어 있고, 상기 모따기부의 표면에, 상기 세라믹 배선 기판의 단면의 일부가 노출되어 있는 것을 특징으로 하는 전자 부품 검사용의 다층 배선 기판.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 모따기부의 표면과 상기 기판측 도체층의 단면이 대략 면일하게 되어 있는 것을 특징으로 하는 전자 부품 검사용의 다층 배선 기판.
  5. 제 2 항 또는 제 3 항에 있어서,
    상기 수지 배선부는, 상기 복수의 수지 절연층 사이에 배선층을 갖고, 상기 모따기부의 표면에, 상기 배선층의 단면이 노출되어 있지 않은 것을 특징으로 하는 전자 부품 검사용의 다층 배선 기판.
  6. 제 2 항 또는 제 3 항에 있어서,
    상기 모따기부의 표면이 평면상을 이루고 있는 것을 특징으로 하는 전자 부품 검사용의 다층 배선 기판.
  7. 제 2 항 또는 제 3 항에 있어서,
    상기 모따기부의 표면이, 상기 다층 배선 기판의 외측으로 볼록해지는 곡면상을 이루고 있는 것을 특징으로 하는 전자 부품 검사용의 다층 배선 기판.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 다층 배선 기판의 측면에 노출되는 상기 기판측 도체층은, 상기 검사 패드에 전기적으로 접속되어 있는 것을 특징으로 하는 전자 부품 검사용의 다층 배선 기판.
KR1020187032739A 2016-06-17 2017-05-08 전자 부품 검사용의 다층 배선 기판 KR102060951B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2016-120359 2016-06-17
JP2016120359A JP6699969B2 (ja) 2016-06-17 2016-06-17 電子部品検査用の多層配線基板
PCT/JP2017/017413 WO2017217138A1 (ja) 2016-06-17 2017-05-08 電子部品検査用の多層配線基板

Publications (2)

Publication Number Publication Date
KR20180132137A KR20180132137A (ko) 2018-12-11
KR102060951B1 true KR102060951B1 (ko) 2019-12-31

Family

ID=60664065

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187032739A KR102060951B1 (ko) 2016-06-17 2017-05-08 전자 부품 검사용의 다층 배선 기판

Country Status (6)

Country Link
US (1) US10690716B2 (ko)
EP (1) EP3474644B1 (ko)
JP (1) JP6699969B2 (ko)
KR (1) KR102060951B1 (ko)
TW (1) TWI658754B (ko)
WO (1) WO2017217138A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6950747B2 (ja) * 2017-11-16 2021-10-13 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
JP6841342B2 (ja) * 2017-11-16 2021-03-10 株式会社村田製作所 樹脂多層基板、電子部品およびその実装構造
JP7008510B2 (ja) * 2018-01-10 2022-01-25 日本特殊陶業株式会社 複合配線基板の製造方法
WO2020149374A1 (ja) 2019-01-16 2020-07-23 凸版印刷株式会社 パッケージ用基板、およびその製造方法
CN111599687B (zh) * 2019-02-21 2022-11-15 奥特斯科技(重庆)有限公司 具有高刚度的超薄部件承载件及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014049701A (ja) 2012-09-03 2014-03-17 Ngk Spark Plug Co Ltd 配線基板及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
JP2823783B2 (ja) * 1993-08-31 1998-11-11 京セラ株式会社 配線基板
JP4023285B2 (ja) 2002-10-24 2007-12-19 ソニー株式会社 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法
JP5019909B2 (ja) * 2007-02-28 2012-09-05 株式会社日本マイクロニクス 多層配線基板の検査方法
JP2008275409A (ja) * 2007-04-27 2008-11-13 Alps Electric Co Ltd プローブカード
JP6250309B2 (ja) * 2013-06-14 2017-12-20 日本特殊陶業株式会社 多層配線基板の製造方法
JP6324669B2 (ja) 2013-06-14 2018-05-16 日本特殊陶業株式会社 多層配線基板及びその製造方法
KR20150070810A (ko) 2013-12-17 2015-06-25 삼성전기주식회사 캐패시터 내장 기판 및 그 제조 방법
JP6304263B2 (ja) * 2014-01-17 2018-04-04 株式会社村田製作所 積層配線基板およびこれを備える検査装置
JPWO2016024534A1 (ja) * 2014-08-11 2017-05-25 株式会社村田製作所 プローブカードおよびこのプローブカードが備える積層配線基板
JP2016086109A (ja) * 2014-10-28 2016-05-19 株式会社リコー プリント配線基板、プリント配線基板の製造方法およびプリント配線基板の検査方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014049701A (ja) 2012-09-03 2014-03-17 Ngk Spark Plug Co Ltd 配線基板及びその製造方法

Also Published As

Publication number Publication date
JP2017224773A (ja) 2017-12-21
TWI658754B (zh) 2019-05-01
EP3474644A4 (en) 2020-02-12
TW201811127A (zh) 2018-03-16
US10690716B2 (en) 2020-06-23
WO2017217138A1 (ja) 2017-12-21
US20190162778A1 (en) 2019-05-30
EP3474644B1 (en) 2021-08-25
JP6699969B2 (ja) 2020-05-27
KR20180132137A (ko) 2018-12-11
EP3474644A1 (en) 2019-04-24

Similar Documents

Publication Publication Date Title
KR102060951B1 (ko) 전자 부품 검사용의 다층 배선 기판
US9326378B2 (en) Thin-film wiring substrate and substrate for probe card
KR20090021090A (ko) 다층 와이어링 기판 및 그의 제조 방법, 및 ｉｃ 검사 장치에 사용하기 위한 기판 및 그의 제조 방법
JP5445985B2 (ja) プローブカード及びその製造方法
JP2009074823A (ja) 電子部品検査装置用配線基板およびその製造方法
CN108811523B (zh) 柔性印刷电路板、连接体的制造方法和连接体
US9170274B2 (en) Wiring board for electronic parts inspecting device and its manufacturing method
US20120228017A1 (en) Wiring board for electronic parts inspecting device and its manufacturing method
KR100903291B1 (ko) 스루 비아를 갖는 스페이스 트랜스포머와 그 제조 방법
JP6324669B2 (ja) 多層配線基板及びその製造方法
JP6100617B2 (ja) 多層配線基板およびプローブカード用基板
JP6058321B2 (ja) 配線基板の製造方法
JP5848901B2 (ja) 配線基板
JP4741624B2 (ja) 配線基板
JP6322066B2 (ja) 配線基板の製造方法
JP4774063B2 (ja) 電子部品検査用配線基板およびその製造方法
JP2007173629A (ja) 電子部品収納用パッケージおよび電子装置
JP6139856B2 (ja) 配線基板及びその製造方法
JP6185695B2 (ja) 多層配線基板およびその製造方法
JP6225057B2 (ja) 多層セラミック配線基板
JP2014049701A (ja) 配線基板及びその製造方法
JP2014049588A (ja) 薄膜多層基板、プローブカード用基板および薄膜多層基板の製造方法
JP2008241524A (ja) プローブカード・アセンブリ用基板およびそれを用いたプローブカード
KR20160118434A (ko) 반도체 검사 장치 및 그 제조방법
JP2012093239A (ja) プローブカード用基板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant