[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3681542B2 - プリント回路基板および多段バンプ用中継基板 - Google Patents

プリント回路基板および多段バンプ用中継基板 Download PDF

Info

Publication number
JP3681542B2
JP3681542B2 JP18604498A JP18604498A JP3681542B2 JP 3681542 B2 JP3681542 B2 JP 3681542B2 JP 18604498 A JP18604498 A JP 18604498A JP 18604498 A JP18604498 A JP 18604498A JP 3681542 B2 JP3681542 B2 JP 3681542B2
Authority
JP
Japan
Prior art keywords
printed circuit
circuit board
relay
bump
solder bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18604498A
Other languages
English (en)
Other versions
JP2000022311A (ja
Inventor
伸二 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18604498A priority Critical patent/JP3681542B2/ja
Publication of JP2000022311A publication Critical patent/JP2000022311A/ja
Priority to US09/749,505 priority patent/US6697261B2/en
Priority to US10/747,080 priority patent/US7489518B2/en
Application granted granted Critical
Publication of JP3681542B2 publication Critical patent/JP3681542B2/ja
Priority to US12/318,475 priority patent/US8089775B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0116Porous, e.g. foam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04Assemblies of printed circuits
    • H05K2201/049PCB for one component, e.g. for mounting onto mother PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06Thermal details
    • H05K2201/068Thermal details wherein the coefficient of thermal expansion is important
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10378Interposers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16Inspection; Monitoring; Aligning
    • H05K2203/167Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、プリント基板と実装部品との間で積み上げられる多段半田バンプを備えるプリント回路基板に関し、特に、多段半田バンプの隣接段半田バンプ同士をつなぎ合わせる多段バンプ用中継基板に関する。
【0002】
【従来の技術】
例えばBGA(ボールグリッドアレイ)といった実装部品を用いたプリント回路基板は広く知られている。こうしたプリント回路基板では、動作時にプリント回路が発熱すると、プリント基板やBGA基板に熱応力が加わる。一般には、BGA基板(例えばセラミック製)とプリント基板(例えばガラスエポキシ樹脂やポリイミド樹脂)とは熱膨張率が異なることから、熱膨張によって両者の間には基板面に沿った方向にずれが生じる。
【0003】
プリント基板およびBGA基板のずれは、プリント基板とBGA基板との間に介在される半田バンプに剪断応力を作用させることとなる。こうした剪断応力は、プリント回路動作のオンオフが繰り返されるたびに半田バンプに繰り返し作用することとなる。剪断歪みに耐えかねた半田バンプはクラック(破断)に至る。繰り返し剪断応力は半田バンプの接合寿命を短くしているのである。
【0004】
【発明が解決しようとする課題】
半田バンプに加わる剪断応力を小さくするには、半田バンプの高さを高くすればよいことが知られている。半田バンプの高さが高くなれば、半田の水平断面に加わる剪断応力が分散され縮小されるのである。しかしながら、球状の半田バンプでは、高さを高くすれば横幅も大きくなり、実装密度の低下を招いてしまう。
【0005】
そこで、半田バンプの高さをかせぐために、プリント基板と実装部品との間に多段半田バンプを積み上げることが提案されている。こうした提案では、半田バンプと中継基板とが交互に積み上げられる。中継基板によって隣接段半田バンプ同士が互いにつなぎ合わされるのである。
【0006】
例えば特開平9−214088号公報では、中継基板の熱膨張率をプリント基板および実装部品の熱膨張率の中間に設定し、各段の半田バンプに均等に剪断応力が加わるようにすることが提案されている。また、特開昭62−18049号公報には、ヤング率の小さなフィルム状の中継基板で隣接段半田バンプ同士をつなぎ合わせ、中継基板でより大きな剪断応力を吸収しようという試みが提案されている。
【0007】
本発明は、上記実状に鑑みてなされたもので、半田バンプに作用する繰り返し剪断応力を一層効果的に吸収することができる多段バンプ用中継基板や、そういった中継基板を用いたプリント回路基板を提供することを目的とする。また、本発明は、プリント回路基板に付加的機能を発揮させることができる中継基板を提供することを目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するために、第1発明によれば、プリント基板と実装部品との間で積み上げられる多段半田バンプの隣接段半田バンプ同士をつなぎ合わせる多段バンプ用中継基板において、多孔質材から形成されることを特徴とする多段バンプ用中継基板が提供される。
【0009】
かかる構成によれば、プリント基板および実装部品の間で熱膨張差が生じると、基板面に沿った比較的小さな変位力が加わる中継基板表面と、比較的大きな変位力が加わる中継基板裏面との間に生じる剪断歪みが多孔質材の変形によって吸収される。その結果、中継基板表面に接合される半田バンプと、裏面に接合される半田バンプとに加わる剪断応力が緩和される。したがって、半田バンプの接合寿命を十分に長期化することが可能となる。
【0010】
前記多孔質材の孔は中継基板の表面から裏面まで貫通することが望ましい。こうした孔を用いれば、中継基板の表裏で半田バンプを電気接続させるビアを簡単に形成することが可能となる。その結果、わざわざビア用に孔開け加工を施す必要がなく、中継基板の製造工程を簡素化することができる。
【0011】
中継基板全体にわたって貫通孔を形成する代わりに、同一段の半田バンプ間でスリットを形成するようにしてもよい。こうしたスリットを用いても、基板面に沿った比較的小さな変位力が加わる中継基板表面と、比較的大きな変位力が加わる中継基板裏面との間に生じる剪断歪みをスリットの変形によって吸収することができる。こうしたスリットは中継基板の中央から外周に向かって大きくなることが望ましい。プリント基板や実装部品の膨張による変位力は、中央から外周に向かって大きくなるからである。
【0012】
また、第2発明によれば、プリント基板と実装部品との間で積み上げられる多段半田バンプの隣接段半田バンプ同士をつなぎ合わせる多段バンプ用中継基板において、異なる材質の複数枚のフィルムが重ね合わされて形成されることを特徴とする多段バンプ用中継基板が提供される。
【0013】
かかる構成によれば、実装部品側とプリント基板側とで異なる性質を中継基板に付与することが可能となる。例えば実装部品と熱膨張率の等しいフィルムを実装部品側に配置し、プリント基板と熱膨張率の等しいフィルムをプリント基板側に配置すれば、実装部品と実装部品側フィルムとの間に配置される半田バンプに剪断応力が作用しにくくなり、同様に、プリント基板とプリント基板側フィルムとの間に配置される半田バンプに剪断応力が作用しにくくなる。その結果、1枚の中継基板で相当大きな剪断応力を吸収することが可能となる。そういったフィルムの材料は、例えばプリント基板を形成する有機材と、実装部品の基板を形成する無機材とから適宜選択されればよい。実装部品側フィルムとプリント基板側フィルムとの滑りは、フィルム間に形成される粘着層によって実現されればよい。粘着層は、フィルム同士を接着させる接着剤によって形成されればよい。
【0014】
さらに、第3発明によれば、プリント基板と実装部品との間で積み上げられる多段半田バンプの隣接段半田バンプ同士をつなぎ合わせる多段バンプ用中継基板において、径の異なる前記隣接段半田バンプを備えることを特徴とする多段バンプ用中継基板が提供される。
【0015】
半田バンプの径が大きくなるほど半田バンプの強度が増加すると考えられることから、かかる構成によれば、各段ごとに必要とされる強度に対応した最低限の半田バンプ径を設定することが可能となり、その結果、多段半田バンプの高さを極力抑えることが可能となる。
【0016】
半田バンプの強度を段ごとに合わせ込むにあたっては、各段ごとに半田バンプの材料を変更し、半田バンプと中継基板その他との拡散接合力を調整するようにしてもよい。
【0017】
さらにまた、第4発明によれば、プリント基板と実装部品との間で積み上げられる多段半田バンプの隣接段半田バンプ同士をつなぎ合わせる多段バンプ用中継基板において、少なくとも同一段の半田バンプ同士を電気接続させる配線パターンが形成されることを特徴とする多段バンプ用中継基板が提供される。
【0018】
こうしたプリント回路基板によれば、中継基板に配線パターンを形成することによって、プリント基板上や実装部品内で断線された配線パターンの代替配線を形成したり、プリント基板や実装部品に形成された配線パターンを適宜変更したりすることができる。このとき、中継基板には、同時に2以上の実装部品が搭載されてもよい。こうした構成によれば、2以上の実装部品を結ぶ配線パターンが断線された場合に代替配線を形成したり、2以上の実装部品を結ぶ配線パターンを変更したい場合に変更配線を形成したりすることができる。
【0019】
さらにまた、第5発明によれば、プリント基板と実装部品との間で積み上げられる多段半田バンプの隣接段半田バンプ同士をつなぎ合わせる多段バンプ用中継基板において、前記半田バンプが設置される領域の周囲でワイヤパッドが形成されることを特徴とする多段バンプ用中継基板が提供される。
【0020】
かかる構成によれば、ワイヤパッドを結ぶワイヤを配置するだけで実装部品同士を接続させることができる。しかも、ワイヤが接続されるワイヤパッドは、半田バンプが設置される領域の周囲に配置されることから、プリント回路基板を分解せずとも比較的容易に目的のワイヤパッドにワイヤを接続させることができる。
【0021】
さらにまた、第6発明によれば、プリント基板と実装部品との間で積み上げられる多段半田バンプの隣接段半田バンプ同士をつなぎ合わせる多段バンプ用中継基板において、前記半田バンプが設置される領域の周囲でプローブパッドが形成されることを特徴とする多段バンプ用中継基板が提供される。
【0022】
かかる構成によれば、検査プローブの先端をプローブパッドに接触させることによって、プリント基板に実装された実装部品に対して通電検査を実施することができる。こういった通電検査によれば、プリント基板上の配線パターンの接続状態だけでなく、実装部品内の配線パターンの接続状態や多段半田バンプの接続状態が検査されることができる。しかも、検査プローブが当てられるプローブパッドは、半田バンプが設置される領域の周囲に配置されることから、プリント回路基板を分解せずとも比較的簡単に目的のプローブパッドに検査プローブを当てることが可能となる。
【0023】
さらにまた、第7発明によれば、プリント基板と実装部品との間で積み上げられる多段半田バンプの隣接段半田バンプ同士をつなぎ合わせる多段バンプ用中継基板において、放熱機構を備えることを特徴とする多段バンプ用中継基板が提供される。
【0024】
かかる構成によれば、プリント回路の動作時に中継基板が発熱しても、中継基板から放熱が促進され、中継基板やプリント回路基板の温度上昇が抑制される。こうした放熱機構は、冷却フィンの形態をとってもよく、基板面に形成される放熱パターンの形態をとってもよい。
【0025】
さらにまた、第8発明によれば、プリント基板と実装部品との間で積み上げられる多段半田バンプの隣接段半田バンプ同士をつなぎ合わせる多段バンプ用中継基板において、前記半田バンプが設置される領域の周囲で、前記プリント基板と実装部品との間に所定の間隔を保持するスタンドオフ部材を備えることを特徴とする多段バンプ用中継基板が提供される。
【0026】
こうした中継基板を用いれば、プリント基板および実装部品の間で積み上げられる多段半田バンプを形成する第1前工程と、プリント基板と実装部品との間に所定の間隔を保持するスタンドオフ部材が設けられた中継基板を準備する第2前工程と、プリント基板上に中継基板および実装部品を重ね合わせ、自重に加えて中継基板および実装部品に加圧力を作用させつつ半田バンプを溶融させるリフロー工程とを備える実装部品の実装方法を実現することが可能となる。かかる実装方法によれば、加圧力を加えながらリフロー工程を実施することによって、同一段において異なる大きさの半田バンプが存在しても、スタンドオフ部材で規定される高さに全ての半田バンプの高さが合わせ込まれる。その結果、各半田バンプが確実に溶融接合される。
【0027】
さらにまた、第9発明によれば、プリント基板と実装部品との間で積み上げられる多段半田バンプの隣接段半田バンプ同士をつなぎ合わせる多段バンプ用中継基板において、前記プリント基板に対して実装部品の相対移動を阻止するガイド部材を備えることを特徴とする多段バンプ用中継基板が提供される。
【0028】
こうした中継基板を用いれば、リフロー工程で半田バンプが溶融しても、プリント基板に対して実装部品の向きがずれることが防止される。したがって、プリント基板、中継基板および実装部品の間で確実に電気接続が確立されることとなる。
【0029】
以上のような中継基板は、プリント基板と、このプリント基板に実装される実装部品と、プリント基板および実装部品の間で積み上げられる多段半田バンプとを備えるプリント回路基板に適用されることができる。なお、本発明が適用される実装部品には、BGAのほか、PGA(ピングリッドアレイ)、フリップチップ、マルチチップモジュール用チップ(複数のチップが小型基板上に実装されたチップ)といったものが含まれる。
【0030】
【発明の実施の形態】
以下、添付図面を参照しつつ本発明の一実施形態を説明する。
【0031】
図1は、多段半田バンプが適用されたプリント回路基板を示す。このプリント回路基板10は、電極パッドや、電極パッド間を結ぶ電気配線がプリントされたプリント基板11を備える。プリント基板11は、例えばガラスエポキシ樹脂やポリイミド樹脂といった材料から形成されればよい。
【0032】
プリント基板11には実装部品12が実装される。実装部品12の実装は、プリント基板11と実装部品12との間で積み上げられる多段半田バンプ13によって実現される。実装部品12には、例えばBGA(ボールグリッドアレイ)やフリップチップが含まれる。こうした実装部品12は例えばセラミック製の基板14を備える。
【0033】
多段半田バンプ13の隣接段半田バンプ同士13a、13bは中継基板15を介して互いにつなぎ合わされる。中継基板15には、隣接段半田バンプ13a、13b同士を通電させるビア(図示せず)が形成される。多段半田バンプ13が3段以上に積み上げられる場合には、段の繋ぎ目ごとに中継基板15が配置されてもよい。
【0034】
実装部品12の実装にあたっては、図1(a)に示すように、実装部品12およびプリント基板11に各々半田バンプ13a、13bを形成しておき、半田バンプが形成されていない中継基板15を挟み込んだ上でリフロー工程を実施してもよい。また、図1(b)に示すように、実装部品12および中継基板15に半田バンプ13a、13bを形成しておき、プリント基板11に重ね合わせた上でリフロー工程を実施してもよい。さらに、図1(c)に示すように、中継基板15の両面に半田バンプ13a、13bを形成しておき、実装部品12、中継基板15およびプリント基板11を重ね合わせた上でリフロー工程が実施されてもよい。こういったリフロー工程を実施するにあたって、図2に示すような中継基板15付きの実装部品16を予め準備しておいてもよく、図3に示すような中継基板15の組立体17を準備しておいてもよい。
【0035】
図4に示されるように、半田バンプ13a、13bの周囲にはポッティング剤18が充填されてもよい。こうしたポッティング剤18は、図4(a)に示すように、プリント基板11と最下段の中継基板15との間に充填されてもよく、図4(b)に示すように、プリント基板11から実装部品12まで一律に充填されてもよい。この場合でも、例えば図5に示すように、ポッティング剤18が予め充填された中継基板15付きの実装部品19を予め準備しておいてもよく、図6に示すように、ポッティング剤18が予め充填された中継基板15の組立体20を準備しておいてもよい。
【0036】
図7は本発明の第1実施形態に係る中継基板22を示す。中継基板22の表面には、実装部品12の電極パッドに対応して複数のバンプ(電極)パッド23が格子状に配置される。図8から明らかなように、中継基板22の裏面には、表面の各バンプパッド23に対応するバンプパッド24が配置される。この裏面側のバンプパッド24は、プリント基板11側の基板面に形成される電極パッドに対応することとなる。表面のバンプパッド23および裏面で対応するバンプパッド24は、ビア25を介して互いに電気的に接続される。
【0037】
中継基板22は多孔質材フィルムから形成される。多孔質材フィルムの各微少孔26は、中継基板22の表面から裏面まで貫通している。このような多孔質材フィルムを用いれば、実装部品12の膨張によって基板面に沿った比較的小さな変位力P1が作用する表面側バンプパッド23と、プリント基板11の膨張によって基板面に沿った比較的大きな変位力P2が作用する裏面側バンプパッド24との間に生じる剪断歪みが微少孔26の変形によって吸収される。その結果、各バンプパッド23、24に接合される半田バンプ13a、13bに加わる剪断応力が減少される。しかも、微少孔26を選択的に利用してビア25を構成することができるので、わざわざビア用に孔開け加工を実施する必要がなく、中継基板22の製造工程を簡素化することができる。ここでは、多孔質材フィルムは弾性率の高い材料から形成されることが望ましい。こういった多孔質材フィルムは、例えば発泡剤を用いた樹脂成形によって成形されればよい。
【0038】
図9および図10は本発明の第2実施形態に係る中継基板28を示す。中継基板28の表面および裏面には、前述の第1実施形態と同様にバンプパッド29、30が形成されている。対応するバンプパッド29、30同士はビア31を介して互いに電気接続される。
【0039】
中継基板28には、中継基板28の表面から裏面まで貫通するスリット32が形成される。スリット32は、同一面で隣接するバンプパッド29、30の間に配置される。このようなスリットを用いれば、実装部品12の膨張によって基板面に沿った比較的小さな変位力P1が作用する表面側バンプパッド29と、プリント基板11の膨張によって基板面に沿った比較的大きな変位力P2が作用する裏面側バンプパッド30との間に生じる剪断歪みがスリット32の変形によって吸収される。その結果、各バンプパッド29、30に接合される半田バンプ13a、13bに加わる剪断応力が減少される。図11に示すように、スリット32は、中継基板28の中央から外周に向かうにつれて大きくなることが望ましい。プリント基板11や実装部品12の熱膨張によって生じる変位力は、外周に向かうつれて大きくなるからである。
【0040】
図12は本発明の第3実施形態に係る中継基板34を示す。この第3実施形態では、中継基板34は断面波形に形成される。これによって、多孔質材フィルムやスリットを用いることなく、変位力P1、P2で生じる剪断歪みが中継基板34によって吸収される。その結果、中継基板34の表裏に接合される半田バンプ13a、13bに加わる剪断応力が減少される。
【0041】
図13は本発明の第4実施形態に係る中継基板36を示す。この第4実施形態では、中継基板36は、実装部品12の基板14と同様にセラミック材料(無機材)から形成される第1フィルム37と、プリント基板11と同様にガラスエポキシ樹脂やポリイミド樹脂(有機材)から形成される第2フィルム38とが重ね合わされて形成される。第1および第2フィルム37、38は、接着剤で形成される粘着層39によって互いに接着される。
【0042】
いま、実装部品12の基板14とプリント基板11とが熱膨張する場合を考える。このとき、中継基板36では、図14に示すように、第1フィルム37が実装部品12の基板14と同調して熱膨張し、第2フィルム38がプリント基板11と同調して熱膨張すると考えられる。第1および第2フィルム37、38は、粘着層39の働きによって互いに滑り合い、その結果、熱膨張率が異なるにも拘わらず第1および第2フィルム37、38の熱膨張は許容される。したがって、半田バンプ13a、13bには剪断応力が作用しない。このような構成によれば、1枚の中継基板36を介在させた2段の半田バンプ13a、13bによって相当な剪断応力を吸収することが可能となる。したがって、多段半田バンプの段数を極力低く抑えることができる。なお、この実施形態では、ビア40を構成する導電材料に弾性率の高いものが選択されることが望ましい。ビア40の変形によって第1および第2フィルム37、38間の滑りを許容させるためである。
【0043】
図15は本発明の第5実施形態に係る中継基板が適用されたプリント回路基板42を示す。このプリント回路基板42では、径の異なる半田バンプ43a、43b、43c同士が中継基板15を介して互いにつなぎ合わされる。各段ごとに半田バンプ43a、43b、43cの径は揃えられてもよい。半田バンプの径が大きくなるほど半田バンプの強度が増加すると考えられることから、こうした多段半田バンプ43によれば、各段ごとに必要とされる強度に対応した最低限の径を設定することが可能となり、その結果、多段半田バンプ43の高さを極力抑えることが可能となる。なお、前述した構成と同様な機能効果を発揮する構成には同一の参照符号が付され、その詳細な説明は省略される。
【0044】
図16は本発明の第6実施形態に係る中継基板が適用されたプリント回路基板45を示す。このプリント回路基板45では、前述したように半田バンプの径を異ならしめることに代えて、半田バンプ46a、46b、46cの材料を変えることによって半田バンプ46a、46b、46cと中継基板15その他との拡散接合力が変更される。その結果、径が統一されていても、各段ごとに必要とされる強度に半田バンプ46a、46b、46cの強度を合わせ込むことが可能となる。
【0045】
図17は本発明の第7実施形態に係る中継基板が適用されたプリント回路基板48を示す。このプリント回路基板48では、少なくとも同一段の半田バンプ49a、49b同士を電気接続させる配線パターンが中継基板50に形成される。図17から明らかなように、中継基板50の表面には複数のバンプパッド51が格子状に形成される。半田バンプ49aに対応するバンプパッド51aと、半田バンプ49bに対応するバンプパッド51bとを結ぶ配線パターン52が中継基板50の表面に形成される。こうしたプリント回路基板48によれば、中継基板50に配線パターン52を形成することによって、プリント基板11上や実装部品12内で断線された配線パターンの代替配線を形成したり、プリント基板11や実装部品12に形成された配線パターンを適宜変更したりすることができる。なお、前述した構成と同様な機能効果を発揮する構成には同一の参照符号が付され、その詳細な説明は省略される。
【0046】
図18に示されるように、中継基板50には、同時に2以上の実装部品12が搭載されてもよい。こうした構成によれば、2以上の実装部品12を結ぶ配線パターンが断線された場合に代替配線を形成したり、2以上の実装部品12を結ぶ配線パターンを変更したい場合に変更配線を形成したりすることができる。
【0047】
図19は本発明の第8実施形態に係る中継基板54を示す。中継基板54の表面には、実装部品12の電極パッドに対応して複数のバンプパッド55が格子状に配置される。同様に、中継基板54の表面には、バンプパッド55が配置される領域の周囲でワイヤパッド56が形成される。ワイヤパッド56と各バンプパッド55とは配線パターン57によって1対1で接続される。
【0048】
こうした構成によれば、図20に示されるように、プリント基板11上に実装される実装部品12同士をワイヤ58によって接続させることが可能となる。例えば図18に示される中継基板48を用いても実装部品12同士の接続を実現させることができるが、図18の構成では、接続させたい実装部品12同士が離れている場合に中継基板48を大きく形成しなければならない。それに対して、この実施形態では、ワイヤ58を配置するだけで実装部品12同士を接続させることができる。しかも、ワイヤ58が接続されるワイヤパッド56は、半田バンプ13aが設置される領域の周囲に配置されることから、プリント回路基板を分解せずとも比較的容易に目的のワイヤパッド56にワイヤ58を接続させることができる。
【0049】
図21は本発明の第9実施形態に係る中継基板60を示す。中継基板60の表面には、実装部品12の電極パッドに対応して複数のバンプパッド61が格子状に配置される。同様に、中継基板60の表面には、バンプパッド61が配置される領域の周囲でプローブパッド62が形成される。プローブパッド62と各バンプパッド61とは配線パターン63によって1対1で接続される。
【0050】
こうした構成によれば、図22に示されるように、例えば2つの検査プローブ65の先端を各々プローブパッド62に接触させることによって、プリント基板11に実装された実装部品12に対して通電検査を実施することができる。こういった通電検査によれば、プリント基板11上の配線パターンの接続状態だけでなく、実装部品12内の配線パターンの接続状態や多段半田バンプ13a、13bの接続状態が検査されることができる。しかも、検査プローブ65が当てられるプローブパッド62は、半田バンプ13aが設置される領域の周囲に配置されることから、プリント回路基板を分解せずとも比較的簡単に目的のプローブパッド62に検査プローブ65を当てることが可能となる。
【0051】
また、図23に示すように、複数段の中継基板60a、60bにプローブパッド62を設けるようにしてもよい。この場合には、プリント基板11側から実装部品12に近づくに従って中継基板60a、60bの大きさが小さくなっていくことが望ましい。そうすれば、プローブパッド62に垂直方向から検査プローブ65、66を当てることをできるからである。
【0052】
図24は本発明の第10実施形態に係る中継基板67を示す。この中継基板67は放熱機構68を備える。この放熱機構68は、半田バンプ13a、13bが設置される領域の周囲に固定される冷却フィン69から構成される。プリント回路の動作時に中継基板67が発熱すると、冷却フィン69を通じて中継基板67からの放熱が促進される。冷却フィン69は、熱伝導性の高い金属といった材料から構成されることが望ましい。
【0053】
また、放熱機構68は、図25に示すように、中継基板67の基板面に形成される放熱パターン70を備えていてもよい。こうした放熱パターン70は、バンプパッド71を避けるように格子状に形成されればよい。放熱パターン70は、熱伝導性の高い金属といった材料から構成されることが望ましい。放熱機構68は、こうした放熱パターン70と前述の冷却フィン69を同時に備えてもよい。この場合には、放熱パターン70と冷却フィン69とが互いに接続されていることが望ましい。
【0054】
図26は本発明の第11実施形態に係る中継基板を用いたプリント回路基板73を示す。このプリント回路基板73の製造にあたっては、第1前工程で、プリント基板11および実装部品12の間で積み上げられる多段半田バンプ13を形成する。多段半田バンプ13の半田バンプ13aは実装部品12の基板14に形成され、半田バンプ13bは中継基板74に形成される。中継基板74は第2前工程を通じて準備される。この第2前工程では、中継基板74にスタンドオフ部材75が固定される。その後のリフロー工程では、プリント基板11上に中継基板74および実装部品12が重ね合わされ、自重に加えて中継基板74および実装部品12に加圧力77が加えられる。加圧時に半田バンプ13a、13bが溶融し、その後にプリント基板11は冷却される。スタンドオフ部材75は、プリント基板11と実装部品12との間に所定の間隔を保持する役割を果たす。スタンドオフ部材75の働きによって、加圧時に半田バンプ13a、13bが必要以上に潰れることが防止される。加圧力を加えながらリフロー工程を実施することによって、同一段において異なる大きさの半田バンプ13a、13bが存在しても、スタンドオフ部材75で規定される高さに全ての半田バンプ13a、13bの高さが合わせ込まれることができる。その結果、各半田バンプ13a、13bが確実に溶融接合される。
【0055】
スタンドオフ部材75は、図27に示すように、半田バンプ13bが設置される領域の周囲4隅に形成される高融点半田バンプによって構成されればよい。高融点半田バンプを用いれば、リフロー工程で半田バンプ13a、13bが溶融してもスタンドオフ部材75はその形状を留めることができる。こうした半田バンプに代えて、図28に示すように、ピンからスタンドオフ部材75が構成されてもよい。また、スタンドオフ部材75は、半田バンプ13bが設置される領域の周囲に設置される必要は必ずしもなく、図29に示すように、半田バンプ13a、13b間を結ぶビア中に配置されてもよい。さらに、スタンドオフ部材75は、図30や図31に示すように、バンプパッドに連続する突起として形成されてもよい。
【0056】
図32は本発明の第12実施形態に係る中継基板を用いたプリント回路基板80を示す。このプリント回路基板80では、プリント基板11に対して実装部品12の相対移動を阻止するガイド部材81が中継基板82に設けられる。ガイド部材81は、実装部品12に形成されるガイド孔83と、プリント基板11に形成されるガイド孔84とにはめ込まれる。こうしたガイド部材81によれば、リフロー工程で半田バンプ13a、13bが溶融しても、プリント基板11に対して実装部品12の向きがずれることが防止される。したがって、半田バンプ13aと中継基板82のバンプパッドとが確実に接合されるとともに、半田バンプ13bとプリント基板11の電極パッドとが確実に接合される。
【0057】
ガイド部材81は、図33に示すように中継基板82の一方の基板面からのみ突出してもよく、図34に示すように中継基板82の両基板面から突出してもよい。中継基板82を複数枚介在させる場合には、図35に示すように、中継基板82にガイド孔85のみを設けたり、図36に示すように、ガイド部材81とガイド孔85とを交互に設けたりすればよい。
【0058】
【発明の効果】
以上のように本発明によれば、従来とは異なる手法で半田バンプに作用する剪断歪みを極力減少させることができる。また、本発明によれば、実装部品自体に設計変更を加えることなく中継基板を取り付けることでプリント回路基板に様々な機能を発揮させることができる。
【図面の簡単な説明】
【図1】 多段半田バンプが適用されたプリント回路基板の構造および製造工程を概略的に示す側面図である。
【図2】 中継基板付き実装部品の構造を示す側面図である。
【図3】 中継基板の組立体を示す側面図である。
【図4】 ポッティング剤が充填されたプリント回路基板の構造を示す側面図である。
【図5】 ポッティング剤が充填された中継基板付き実装部品の構造を示す側面図である。
【図6】 ポッティング剤が充填された中継基板の組立体を示す側面図である。
【図7】 本発明の第1実施形態に係る中継基板を示す平面図である。
【図8】 図7の8−8線に沿った一部拡大断面図である。
【図9】 本発明の第2実施形態に係る中継基板を示す平面図である。
【図10】 図9の10−10線に沿った一部拡大断面図である。
【図11】 第2実施形態に係る中継基板の変形例を示す平面図である。
【図12】 本発明の第3実施形態に係る中継基板を示す側面図である。
【図13】 本発明の第4実施形態に係る中継基板を示す一部拡大断面図である。
【図14】 図13に対応し、熱膨張時の中継基板の作用を示す断面図である。
【図15】 本発明の第5実施形態に係る中継基板が適用されたプリント回路基板の構造および製造工程を概略的に示す側面図である。
【図16】 本発明の第6実施形態に係る中継基板が適用されたプリント回路基板の構造および製造工程を概略的に示す側面図である。
【図17】 本発明の第7実施形態に係る中継基板が適用されたプリント回路基板の構造を示す側面図である。
【図18】 第7実施形態に係る中継基板の変形例を示す側面図である。
【図19】 本発明の第8実施形態に係る中継基板を示す側面図である。
【図20】 第8実施形態に係る中継基板の作用を示すプリント回路基板の側面図である。
【図21】 本発明の第9実施形態に係る中継基板を示す側面図である。
【図22】 第9実施形態に係る中継基板の作用を示すプリント回路基板の側面図である。
【図23】 第9実施形態に係る中継基板の作用を示すプリント回路基板の側面図である。
【図24】 本発明の第10実施形態に係る中継基板を示す側面図である。
【図25】 第10実施形態に係る中継基板の変形例を示す平面図である。
【図26】 本発明の第11実施形態に係る中継基板が適用されたプリント回路基板の構造および製造工程を概略的に示す側面図である。
【図27】 第11実施形態に係る中継基板の一具体例を示す側面図である。
【図28】 第11実施形態に係る中継基板の他の具体例を示す側面図である。
【図29】 第11実施形態に係る中継基板の他の具体例を示す側面図である。
【図30】 第11実施形態に係る中継基板の他の具体例を示す側面図である。
【図31】 第11実施形態に係る中継基板の他の具体例を示す側面図である。
【図32】 本発明の第12実施形態に係る中継基板が適用されたプリント回路基板の構造および製造工程を概略的に示す側面図である。
【図33】 第12実施形態に係る中継基板の一具体例を示す側面図である。
【図34】 第12実施形態に係る中継基板の他の具体例を示す側面図である。
【図35】 第12実施形態に係る中継基板の他の具体例を示す側面図である。
【図36】 第12実施形態に係る中継基板の他の具体例を示す側面図である。
【符号の説明】
10,42,45,48,73,80 プリント回路基板、11 プリント基板、12,16,19 実装部品、13 多段半田バンプ、13a〜13d 半田バンプ、15,22,28,34,36,50,54,60,60a,60b,67,74,82 多段バンプ用中継基板、26 多孔質材の孔、32 スリット、37,38 フィルム、39 粘着層、43a〜43c 半田バンプ、52 配線パターン、56 ワイヤパッド、62 プローブパッド、68 放熱機構、69 冷却フィン、70 放熱パターン、75 スタンドオフ部材、81 ガイド部材。

Claims (12)

  1. プリント基板と実装部品との間で積み上げられる多段半田バンプの隣接段半田バンプ同士をつなぎ合わせる多段バンプ用中継基板において、同一段の半田バンプ間に形成されるスリットを備えることを特徴とする多段バンプ用中継基板。
  2. 請求項1に記載の多段バンプ用中継基板において、前記スリットは中継基板の表面から裏面まで貫通することを特徴とする多段バンプ用中継基板。
  3. 請求項2に記載の多段バンプ用中継基板において、前記スリットは中継基板の中央から外周に向かって大きくなることを特徴とする多段バンプ用中継基板。
  4. プリント基板と、このプリント基板に実装される実装部品と、プリント基板および実装部品の間で積み上げられる多段半田バンプと、多段半田バンプの隣接段半田バンプ同士をつなぎ合わせる中継基板とを備え、中継基板では同一段の半田バンプ間にスリットが形成されることを特徴とするプリント回路基板。
  5. 請求項4に記載のプリント回路基板において、前記スリットは中継基板の表面から裏面まで貫通することを特徴とするプリント回路基板。
  6. 請求項5に記載のプリント回路基板において、前記スリットは中継基板の中央から外周に向かって大きくなることを特徴とするプリント回路基板。
  7. プリント基板と実装部品との間で積み上げられる多段半田バンプの隣接段半田バンプ同士をつなぎ合わせる多段バンプ用中継基板において、プリント基板の熱膨張率に等しい熱膨張率を有する第1フィルムと、実装部品の熱膨張率に等しい熱膨張率を有する第2フィルムとを備えることを特徴とする多段バンプ用中継基板。
  8. 請求項7に記載の多段バンプ用中継基板において、前記フィルムは有機材および無機材から各々形成されることを特徴とする多段バンプ用中継基板。
  9. 請求項7に記載の多段バンプ用中継基板において、前記第1および第2フィルムは粘着層によって互いに接着されることを特徴とする多段バンプ用中継基板。
  10. プリント基板とこのプリント基板に実装される実装部品と、プリント基板および実装部品の間で積み上げられる多段半田バンプと、多段半田バンプの隣接段半田バンプ同士をつなぎ合わせる多段バンプ用中継基板とを備え、中継基板は、プリント基板の熱膨張率に等しい熱膨張率を有する第1フィルムと、実装部品の熱膨張率に等しい熱膨張率を有する第2フィルムとを備えることを特徴とするプリント回路基板。
  11. 請求項10に記載のプリント回路基板において、前記フィルムは有機材および無機材から各々形成されることを特徴とするプリント回路基板。
  12. 請求項10に記載のプリント回路基板において、前記第1および第2フィルムは粘着層によって互いに接着されることを特徴とするプリント回路基板。
JP18604498A 1998-07-01 1998-07-01 プリント回路基板および多段バンプ用中継基板 Expired - Fee Related JP3681542B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP18604498A JP3681542B2 (ja) 1998-07-01 1998-07-01 プリント回路基板および多段バンプ用中継基板
US09/749,505 US6697261B2 (en) 1998-07-01 2000-12-28 Multileveled printed circuit board unit including substrate interposed between stacked bumps
US10/747,080 US7489518B2 (en) 1998-07-01 2003-12-30 Multileveled printed circuit board unit including substrate interposed between stacked bumps
US12/318,475 US8089775B2 (en) 1998-07-01 2008-12-30 Multileveled printed circuit board unit including substrate interposed between stacked bumps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18604498A JP3681542B2 (ja) 1998-07-01 1998-07-01 プリント回路基板および多段バンプ用中継基板

Publications (2)

Publication Number Publication Date
JP2000022311A JP2000022311A (ja) 2000-01-21
JP3681542B2 true JP3681542B2 (ja) 2005-08-10

Family

ID=16181427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18604498A Expired - Fee Related JP3681542B2 (ja) 1998-07-01 1998-07-01 プリント回路基板および多段バンプ用中継基板

Country Status (2)

Country Link
US (3) US6697261B2 (ja)
JP (1) JP3681542B2 (ja)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657134B2 (en) * 2001-11-30 2003-12-02 Honeywell International Inc. Stacked ball grid array
US6791035B2 (en) * 2002-02-21 2004-09-14 Intel Corporation Interposer to couple a microelectronic device package to a circuit board
JP2003258154A (ja) 2002-03-05 2003-09-12 Fujitsu Ltd 半導体素子の実装構造
US6778398B2 (en) * 2002-10-24 2004-08-17 Koninklijke Philips Electronics N.V. Thermal-conductive substrate package
JP4150604B2 (ja) * 2003-01-29 2008-09-17 日立マクセル株式会社 半導体装置
JP3734807B2 (ja) * 2003-05-19 2006-01-11 Tdk株式会社 電子部品モジュール
TW200522833A (en) * 2003-09-24 2005-07-01 Ibiden Co Ltd Interposer and multilayer printed wiring board
US7265446B2 (en) * 2003-10-06 2007-09-04 Elpida Memory, Inc. Mounting structure for semiconductor parts and semiconductor device
US6994570B2 (en) * 2004-01-28 2006-02-07 International Business Machines Corporation High performance interposer for a chip package using deformable button contacts
WO2005081312A1 (ja) * 2004-02-24 2005-09-01 Ibiden Co., Ltd. 半導体搭載用基板
US7387478B2 (en) * 2004-08-27 2008-06-17 Ford Motor Company Machining system with integrated chip hopper
US7445141B2 (en) * 2004-09-22 2008-11-04 International Business Machines Corporation Solder interconnection array with optimal mechanical integrity
US20060103016A1 (en) * 2004-11-12 2006-05-18 Advanpack Solutions Pte Ltd Heat sinking structure
JP4800606B2 (ja) * 2004-11-19 2011-10-26 Okiセミコンダクタ株式会社 素子内蔵基板の製造方法
US7160757B2 (en) * 2005-04-25 2007-01-09 Intel Corporation Gap control between interposer and substrate in electronic assemblies
US20080150132A1 (en) * 2006-12-21 2008-06-26 Tom Hu Stack up pcb substrate for high density interconnect packages
US7763965B2 (en) 2007-09-25 2010-07-27 International Business Machines Corporation Stress relief structures for silicon interposers
JP2009239261A (ja) * 2008-03-07 2009-10-15 Panasonic Corp 電子ユニット、電子装置
US7781883B2 (en) * 2008-08-19 2010-08-24 International Business Machines Corporation Electronic package with a thermal interposer and method of manufacturing the same
JP5126071B2 (ja) * 2009-01-06 2013-01-23 富士通株式会社 中継部材および電子部品装置
US8397380B2 (en) * 2009-06-01 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Controlling warpage in BGA components in a re-flow process
JP5316261B2 (ja) * 2009-06-30 2013-10-16 富士通株式会社 マルチチップモジュールおよびプリント基板ユニット並びに電子機器
CN102142411B (zh) * 2010-02-01 2012-12-12 华为终端有限公司 一种印刷电路组装板芯片封装部件以及焊接部件
JP2012004166A (ja) * 2010-06-14 2012-01-05 Fujitsu Ltd 配線基板、配線基板組立体及び半導体装置
US8434222B2 (en) * 2010-08-27 2013-05-07 International Business Machines Corporation Method to manufacture a circuit apparatus having a rounded differential pair trace
JP2012069772A (ja) * 2010-09-24 2012-04-05 Fujikura Ltd 半導体装置およびその製造方法
JP5777997B2 (ja) * 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5798435B2 (ja) 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
CN103430636A (zh) * 2011-05-12 2013-12-04 株式会社藤仓 贯通布线基板、电子器件封装以及电子部件
US8432034B2 (en) 2011-05-25 2013-04-30 International Business Machines Corporation Use of a local constraint to enhance attachment of an IC device to a mounting platform
JP5888163B2 (ja) * 2012-07-20 2016-03-16 富士通株式会社 電気回路装置および電気回路装置の製造方法
JP6143104B2 (ja) * 2012-12-05 2017-06-07 株式会社村田製作所 バンプ付き電子部品及びバンプ付き電子部品の製造方法
US9226396B2 (en) 2013-03-12 2015-12-29 Invensas Corporation Porous alumina templates for electronic packages
US9107974B2 (en) 2013-07-11 2015-08-18 Links Medical Products, Inc Honey impregnated composite dressing having super absorbency and intelligent management of wound exudate and method of making same
US9859202B2 (en) * 2015-06-24 2018-01-02 Dyi-chung Hu Spacer connector
DE102017210704A1 (de) * 2017-06-26 2018-12-27 Siemens Aktiengesellschaft Elektrische Baugruppe und Verfahren zu deren Herstellung
KR102400748B1 (ko) 2017-09-12 2022-05-24 삼성전자 주식회사 인터포저를 포함하는 전자 장치
TWM558978U (zh) * 2017-10-13 2018-04-21 緯創資通股份有限公司 電路板模組及伺服器
US11946821B2 (en) * 2018-07-10 2024-04-02 The Board Of Trustees Of The Leland Stanford Junior University Capacitive and tactile sensors and related sensing methods
CN111526673A (zh) 2019-02-01 2020-08-11 泰拉丁公司 保持电路板的形状

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2044494B2 (de) * 1970-09-08 1972-01-13 Siemens AG, 1000 Berlin u 8000 München Anschlussflaechen zum anloeten von halbleiterbausteinen in flip chip technik
US4295183A (en) * 1979-06-29 1981-10-13 International Business Machines Corporation Thin film metal package for LSI chips
US4447857A (en) * 1981-12-09 1984-05-08 International Business Machines Corporation Substrate with multiple type connections
JPH0644583B2 (ja) 1985-07-16 1994-06-08 日本電信電話株式会社 基板間接続端子及びその製造法
EP0229850B1 (en) 1985-07-16 1992-06-10 Nippon Telegraph and Telephone Corporation Connection terminals between substrates and method of producing the same
CA2002213C (en) * 1988-11-10 1999-03-30 Iwona Turlik High performance integrated circuit chip package and method of making same
US5177670A (en) * 1991-02-08 1993-01-05 Hitachi, Ltd. Capacitor-carrying semiconductor module
US5258648A (en) * 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
US5386627A (en) * 1992-09-29 1995-02-07 International Business Machines Corporation Method of fabricating a multi-layer integrated circuit chip interposer
JP2518508B2 (ja) 1993-04-14 1996-07-24 日本電気株式会社 半導体装置
US5474458A (en) * 1993-07-13 1995-12-12 Fujitsu Limited Interconnect carriers having high-density vertical connectors and methods for making the same
DE69433817T2 (de) * 1993-09-24 2005-07-14 Advanced Immuni T, Inc. Lineare und cyklische peptide zur behandlung oder vorbeugung der crohn'schen krankheit und/oder der ulzerativen kolitis
EP0658937A1 (en) * 1993-12-08 1995-06-21 Hughes Aircraft Company Vertical IC chip stack with discrete chip carriers formed from dielectric tape
JPH07193184A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
JP3512225B2 (ja) * 1994-02-28 2004-03-29 株式会社日立製作所 多層配線基板の製造方法
JPH0817860A (ja) 1994-06-30 1996-01-19 Oki Electric Ind Co Ltd 電子部品の製造方法
US5477933A (en) * 1994-10-24 1995-12-26 At&T Corp. Electronic device interconnection techniques
JPH08167630A (ja) * 1994-12-15 1996-06-25 Hitachi Ltd チップ接続構造
US5622588A (en) * 1995-02-02 1997-04-22 Hestia Technologies, Inc. Methods of making multi-tier laminate substrates for electronic device packaging
JP3311215B2 (ja) * 1995-09-28 2002-08-05 株式会社東芝 半導体装置
JPH09199644A (ja) 1996-01-17 1997-07-31 Sony Corp 半導体コネクタ及び半導体装置
JPH09214088A (ja) 1996-01-31 1997-08-15 Sumitomo Kinzoku Electro Device:Kk セラミック基板のプリント配線基板への実装構造
JPH09232376A (ja) 1996-02-26 1997-09-05 Fujitsu Ltd 突起電極を用いた表面実装構造及び中間基板
JP3004931B2 (ja) 1996-03-28 2000-01-31 ホーヤ株式会社 半導体接続基板の製造方法、及びベアチップ搭載ボード
US5931371A (en) * 1997-01-16 1999-08-03 Ford Motor Company Standoff controlled interconnection
US5942795A (en) * 1997-07-03 1999-08-24 National Semiconductor Corporation Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
JP3123477B2 (ja) * 1997-08-08 2001-01-09 日本電気株式会社 表面弾性波素子の実装構造および実装方法
US6163462A (en) * 1997-12-08 2000-12-19 Analog Devices, Inc. Stress relief substrate for solder ball grid array mounted circuits and method of packaging
US6052287A (en) * 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US6107109A (en) * 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
US6177728B1 (en) * 1998-04-28 2001-01-23 International Business Machines Corporation Integrated circuit chip device having balanced thermal expansion
US6392296B1 (en) * 1998-08-31 2002-05-21 Micron Technology, Inc. Silicon interposer with optical connections
US6069407A (en) * 1998-11-18 2000-05-30 Vlsi Technology, Inc. BGA package using PCB and tape in a die-up configuration
US6310386B1 (en) * 1998-12-17 2001-10-30 Philips Electronics North America Corp. High performance chip/package inductor integration
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
US6225206B1 (en) * 1999-05-10 2001-05-01 International Business Machines Corporation Flip chip C4 extension structure and process
US6297551B1 (en) * 1999-09-22 2001-10-02 Agere Systems Guardian Corp. Integrated circuit packages with improved EMI characteristics
KR100583494B1 (ko) * 2000-03-25 2006-05-24 앰코 테크놀로지 코리아 주식회사 반도체패키지
US6333563B1 (en) * 2000-06-06 2001-12-25 International Business Machines Corporation Electrical interconnection package and method thereof
TWI312166B (en) * 2001-09-28 2009-07-11 Toppan Printing Co Ltd Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board
JP4043242B2 (ja) * 2002-01-23 2008-02-06 アルプス電気株式会社 面実装型の電子回路ユニット
US6906415B2 (en) * 2002-06-27 2005-06-14 Micron Technology, Inc. Semiconductor device assemblies and packages including multiple semiconductor devices and methods
US6972965B2 (en) * 2003-02-04 2005-12-06 Intel Corporation Method for integrated high Q inductors in FCGBA packages

Also Published As

Publication number Publication date
US20090178835A1 (en) 2009-07-16
US8089775B2 (en) 2012-01-03
US6697261B2 (en) 2004-02-24
US20040017672A1 (en) 2004-01-29
US20040169277A1 (en) 2004-09-02
JP2000022311A (ja) 2000-01-21
US7489518B2 (en) 2009-02-10

Similar Documents

Publication Publication Date Title
JP3681542B2 (ja) プリント回路基板および多段バンプ用中継基板
US6294745B1 (en) Solder anchor decal
US5414298A (en) Semiconductor chip assemblies and components with pressure contact
US6335222B1 (en) Microelectronic packages with solder interconnections
JP3070579B2 (ja) 半導体装置の実装構造および実装方法
JPH06268366A (ja) マイクロコンタクト・スペーサ
KR19980041827A (ko) 구조가 강화된 볼 그리드 어레이 반도체 패키지 및 시스템
US20020011353A1 (en) Isolated flip chip or BGA to minimize interconnect stress due to thermal mismatch
JP2000208696A (ja) 電子半導体素子、多重チップモジュ―ル及びその列
US20070176297A1 (en) Reworkable stacked chip assembly
US6472305B1 (en) Method of manufacturing bonded structure of film substrate and semiconductor chip
JP2001060645A (ja) 半導体ダイスの基板への取付用介在物
KR20110014598A (ko) 인쇄회로기판을 제조하는 방법, 용도 및 인쇄회로기판
EP1471574A2 (en) Wiring substrate and electronic parts packaging structure
US6756686B2 (en) Semiconductor device
EP1571706B1 (en) Electronic device
JPH10173006A (ja) 半導体装置および半導体装置の製造方法
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
KR100198682B1 (ko) 반도체 디바이스 제조방법
JP3813767B2 (ja) 樹脂製配線基板及びその製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JP3217041B2 (ja) 電子部品の実装構造
JP2000164786A (ja) 半導体パッケージ及び半導体装置
JP4894159B2 (ja) 半導体装置及びその製造方法
JP2008270324A (ja) 電子部品内蔵基板とこれを用いた電子機器、およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080527

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090527

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090527

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100527

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100527

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110527

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120527

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130527

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees