[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN102598145A - 移位寄存器以及具备它的扫描信号线驱动电路和显示装置 - Google Patents

移位寄存器以及具备它的扫描信号线驱动电路和显示装置 Download PDF

Info

Publication number
CN102598145A
CN102598145A CN2010800495150A CN201080049515A CN102598145A CN 102598145 A CN102598145 A CN 102598145A CN 2010800495150 A CN2010800495150 A CN 2010800495150A CN 201080049515 A CN201080049515 A CN 201080049515A CN 102598145 A CN102598145 A CN 102598145A
Authority
CN
China
Prior art keywords
node
electrode
current potential
level
bistable circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800495150A
Other languages
English (en)
Other versions
CN102598145B (zh
Inventor
岩本明久
森井秀树
水永隆行
生田庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102598145A publication Critical patent/CN102598145A/zh
Application granted granted Critical
Publication of CN102598145B publication Critical patent/CN102598145B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明的目的在于，实现一种能够抑制对电路面积的增大、消耗电流的增大和对像素电容的充电不足，并能够切换扫描信号线的扫描顺序的移位寄存器。构成移位寄存器(410)的各级包括：用于根据第一时钟(CKA)使扫描信号的电位上升的输出控制用的薄膜晶体管；用于根据从前一级/后一级输出的扫描信号使与该薄膜晶体管的栅极端子连接的第一节点的电位上升的2个薄膜晶体管；和用于根据从之后的第三个级/之前的第三个级输出的扫描信号使第一节点的电位降低的2个薄膜晶体管。移位寄存器(410)根据包括供给至第奇数级的2相时钟信号(GCK1、GCK3)和供给至第偶数级的2相时钟信号(GCK2、GCK4)的相位各偏差90度的4相时钟信号进行动作。

Description

移位寄存器以及具备它的扫描信号线驱动电路和显示装置
技术领域
本发明涉及设置于有源矩阵型显示装置的驱动电路的移位寄存器，更加详细而言，涉及能够使输入信号在两个方向上移位的移位寄存器。
背景技术
近年来，为了实现显示装置的小型化、低成本化等，正在不断开发在同一基板上形成包含像素电路的显示部和用于驱动栅极总线(扫描信号线)的栅极驱动器的显示装置。图23是表示上述现有的显示装置的栅极驱动器的一个结构例的框图。此外，图24是表示构成栅极驱动器的移位寄存器的一级的结构例的电路图。
如图23所示，栅极驱动器包括多级(与栅极总线的根数相等的级)的移位寄存器90。移位寄存器90的各级，为在各时刻成为两个状态(第一状态和第二状态)中的任一个状态并将表示该状态的信号作为扫描信号输出的双稳态电路。像这样，移位寄存器90包括多个双稳态电路SR。各双稳态电路SR中设置有用于分别接收2相的时钟信号CKA(下面，称为“第一时钟”)、CKB(下面，称为“第二时钟”。)的输入端子、用于接收低电平的电源电压VSS的输入端子、用于接收置位信号SET的输入端子、用于接收复位信号RESET的输入端子和用于输出扫描信号GOUT的输出端子。从各级(双稳态电路)输出的扫描信号GOUT作为置位信号被供给至后一级，作为复位信号被供给至前一级。
如图24所示，双稳态电路包括：4个薄膜晶体管T91、T92、T93和T94；和电容器C9。另外，该双稳态电路除了低电平的电源电压VSS用的输入端子以外，还具有4个输入端子91～94和1个输出端子95。薄膜晶体管T91的源极端子、薄膜晶体管T92的漏极端子和薄膜晶体管T93的栅极端子相互连接。另外，为了方便，将这些相互连接的区域(配线)称为“netA”。
薄膜晶体管T91的栅极端子和漏极端子与输入端子91(即，成为二极管连接)连接，薄膜晶体管T91的源极端子与netA连接。薄膜晶体管T92的栅极端子与输入端子92连接，薄膜晶体管T92的漏极端子与netA连接，薄膜晶体管T92的源极端子与电源电压VSS连接。薄膜晶体管T93的栅极端子与netA连接，薄膜晶体管T93的漏极端子与输入端子93连接，薄膜晶体管T93的源极端子与输出端子95连接。薄膜晶体管T94的栅极端子与输入端子94连接，薄膜晶体管T94的漏极端子与输出端子95连接，薄膜晶体管T94的源极端子与电源电压VSS连接。电容器C9的一端与netA连接，电容器C9的另一端与输出端子95连接。
上述结构中，移位寄存器90的各级(双稳态电路)按下述方式运行。另外，图25是用于说明该移位寄存器90的各级的动作的时序图。对输入端子93供给每隔1水平扫描期间成为高电平的第一时钟CKA。对输入端子94供给相位与第一时钟CKA的相位错开180度的第二时钟CKB。在时刻t0以前的期间，netA的电位和扫描信号GOUT的电位(输出端子95的电位)为低电平。
当到达时刻t0时，对输入端子91供给置位信号SET的脉冲。如图24所示，由于薄膜晶体管T91成为二极管连接，所以通过该置位信号SET的脉冲，薄膜晶体管T91成为导通状态，电容器C9得到充电。由此，netA的电位从低电平变化为高电平，薄膜晶体管T93成为导通状态。这里，时刻t0～时刻t1的期间中，第一时钟CKA成为低电平。因此，该期间中，扫描信号GOUT维持低电平。另外，该期间中，由于复位信号RESET成为低电平，所以薄膜晶体管T92维持为断开状态。因此，该期间中，netA的电位不会降低。
当到达时刻t1时，第一时钟CKA从低电平变化到高电平。此时，薄膜晶体管T93成为导通状态，所以输入端子93的电位上升并且输出端子95的电位上升。在此，如图24所示，在netA-输出端子95之间设置有电容器C9，所以输出端子95的电位上升并且netA的电位也上升(netA自举)。其结果，薄膜晶体管T93被施加大的电压，扫描信号GOUT的电位上升至第一时钟CKA的高电平的电位。由此，与该双稳态电路的输出端子95连接的栅极总线成为选择状态。此外，在时刻t1～时刻t2的期间中，第二时钟CKB成为低电平。因此，薄膜晶体管T94维持为断开状态，所以在此期间中，扫描信号GOUT的电位不会下降。
当到达时刻t2时，第一时钟CKA从高电平变化到低电平。由此，输入端子93的电位降低并且输出端子95的电位降低，通过电容器C9，netA的电位也降低。另外，在时刻t2，输入端子92被供给至复位信号RESET的脉冲。由此，薄膜晶体管T92成为导通状态。其结果，netA的电位从高电平变化到低电平。另外，在时刻t2，第二时钟CKB从低电平变化到高电平。由此，薄膜晶体管T94成为导通状态。其结果，输出端子95的电位即扫描信号GOUT的电位成为低电平。
如上所述，从各级(双稳态电路)输出的扫描信号GOUT，如图23所示，作为置位信号SET被供给至后一级。由此，设置于显示装置的多根栅极总线逐个水平扫描期间依次成为选择状态，逐行地向像素电路内的像素电容进行写入。
关于上述那样的显示装置，提案有能够切换栅极总线的扫描顺序(扫描方向)的结构。图26是表示美国专利第6778626号说明书中公开的移位寄存器的结构的框图。在该移位寄存器中，按各级中的每一级设置有用于切换扫描顺序的电路(用于输入作为与扫描顺序相应的选择信号SW的电路)310、312和314。而且，通过被供给至这些电路310、312和314的选择信号SW来进行扫描顺序的切换。
图27是表示日本的特表2001-506044号公报中公开的移位寄存器的结构的框图。在该移位寄存器中，各级被从前一级或后一级供给置位信号，被从前一级的前一级或后一级的后一级供给复位信号。通过这样的结构，不使用切换扫描顺序用的选择信号，就能够进行栅极总线的扫描顺序的切换。
此外，以能够切换栅极总线的扫描顺序为目的，列举以下的内容。例如，在液晶显示模块在出货目的地根据用户组装到电视中的情况下，存在组装方向根据出货目的地而不同(例如上下相反)的情况。此时，若在出货目的地能够进行扫描顺序的切换，则能够进行用户的所期望的图像显示。另外，提案有能够看见映于镜子的图像的电视，如果能够进行扫描顺序的切换，则即使是映于镜子的画面，利用者也能够看见通常状态的图像。
现有技术文献
专利文献
专利文献1：美国专利第6778626号说明书
专利文献2：日本专利特表2001-506044号公报
发明内容
但是，根据美国专利第6778626号说明书记载的结构，如上所述，在移位寄存器的各级均需要用于对扫描顺序进行切换的电路310、312和314。因此，电路面积和消耗电流增大，并且导致成本上升。另外，对于用于切换扫描顺序的电路310、312和314，当构成为通过选择信号SW来进行开关的切换时，根据那样的结构，在显示装置的动作中，构成开关的晶体管会被维持为导通状态。因此，在作为开关采用使用非晶硅的薄膜晶体管等的情况下，当高温老化时发生晶体管的阈值电压的移位，产生异常动作。因此，不能确保高可靠性。
另外，近年来，面板的大型化和高分辨率化正在发展，防止对像素电容的充电不足成为课题。与此相关，根据日本的特表2001-506044号公报中公开的移位寄存器，没有同时选择多个栅极总线的期间(图28参照)。因此，例如当正方向扫描时，在进行第k行的充电期间不能对第(k+1)行实施预先的充电(预充电)。为了能够在该移位寄存器进行预充电，必须构成为使用6个以上的时钟信号。
于是，本发明的目的在于，实现能够抑制电路面积的增大、消耗电流的增大和对像素电容的充电不足，并且能够切换扫描信号线的扫描顺序的移位寄存器。
解决问题的手段
本发明的第一方面是一种移位寄存器，该移位寄存器包含具有第一状态和第二状态并相互串联连接的多个双稳态电路，上述多个双稳态电路根据至少4相时钟信号依次成为第一状态，上述至少4相时钟信号包含：作为第一时钟信号和第二时钟信号被供给至上述多个双稳态电路中的第奇数级双稳态电路中的2相时钟信号；和作为上述第一时钟信号和上述第二时钟信号被供给至上述多个双稳态电路中的第偶数级双稳态电路中的2相时钟信号，其特征在于：
各双稳态电路具有：
输出节点，其输出表示上述第一状态和上述第二状态中的任一状态的状态信号；
输出控制用开关元件，该输出控制用开关元件的第二电极被供给上述第一时钟信号，该输出控制用开关元件的第三电极与上述输出节点连接；
第一第一节点充电部，其用于根据从该各双稳态电路的前一级双稳态电路输出的状态信号，对与上述输出控制用开关元件的第一电极连接的第一节点进行充电；
第二第一节点充电部，其用于根据从该各双稳态电路的后一级双稳态电路输出的状态信号，对上述第一节点进行充电；
第一第一节点放电部，其用于根据从该各双稳态电路后的第三级双稳态电路输出的状态信号，对上述第一节点进行放电；和
第二第一节点放电部，其用于根据从该各双稳态电路前的第三级双稳态电路输出的状态信号，对上述第一节点进行放电。
本发明的第二方面的特征在于，在本发明的第一方面中，上述第一时钟信号和上述第二时钟信号的相位相互偏差180度。
本发明的第三方面的特征在于，在本发明的第一方面中，被供给至上述第奇数级双稳态电路的2相时钟信号和被供给至上述第偶数级双稳态电路的2相时钟信号的相位分别相互偏差90度。
本发明的第四方面的特征在于，在本发明的第一方面中，上述第一时钟信号从高电平变化到低电平的定时和上述第二时钟信号从低电平变化到高电平的定时相同，且上述第一时钟信号从低电平变化到高电平的定时和上述第二时钟信号从高电平变化到低电平的定时相同。
本发明的第五方面的特征在于，在本发明的第一方面中，上述4相时钟信号的占空比(on duty)分别为50％。
本发明的第六方面的特征在于，在本发明的第一方面中，在各双稳态电路中，
上述第一第一节点充电部包含第一开关元件，该第一开关元件的第一电极和第二电极被供给从该各双稳态电路的前一级双稳态电路输出的状态信号，该第一开关元件的第三电极与上述第一节点连接，
上述第二第一节点充电部包含第二开关元件，该第二开关元件的第一电极和第二电极被供给从该各双稳态电路的后一级双稳态电路输出的状态信号，该第二开关元件的第三电极与上述第一节点连接，
上述第一第一节点放电部包含第三开关元件，该第三开关元件的第一电极被供给从该各双稳态电路后的第三级双稳态电路输出的状态信号，该第三开关元件的第二电极与上述第一节点连接，该第三开关元件的第三电极被供给低电平的电位，
上述第二第一节点放电部包含第四开关元件，该第四开关元件的第一电极被供给从该各双稳态电路前的第三级双稳态电路输出的状态信号，该第四开关元件的第二电极与上述第一节点连接，该第四开关元件的第三电极被供给低电平的电位。
本发明的第七方面的特征在于，在本发明的第一方面中，
各双稳态电路还具有：
第五开关元件，该第五开关元件的第二电极与上述第一节点连接，该第五开关元件的第三电极被供给低电平的电位；和
第二节点控制部，其根据上述第二时钟信号和上述第一节点的电位，对与上述第五开关元件的第一电极连接的第二节点的电位进行控制。
本发明的第八方面的特征在于，在本发明的第七方面中，
上述第二节点控制部包括：
第六开关元件，该第六开关元件的第一电极和第二电极被供给上述第二时钟信号，该第六开关元件的第三电极与上述第二节点连接；和
第七开关元件，该第七开关元件的第一电极与上述第一节点连接，该第七开关元件的第二电极与上述第二节点连接，该第七开关元件的第三电极被供给低电平的电位。
本发明的第九方面的特征在于，在本发明的第一方面中，
上述第奇数级双稳态电路，接收供给至上述第偶数级双稳态电路的2相时钟信号分别作为第三时钟信号和第四时钟信号，
上述第偶数级双稳态电路，接收供给至上述第奇数级双稳态电路的2相时钟信号分别作为上述第三时钟信号和上述第四时钟信号，
各双稳态电路还具有：
第八开关元件，该第八开关元件的第二电极与上述第一节点连接，该第八开关元件的第三电极被供给低电平的电位；
第三节点控制部，其根据上述第三时钟信号和上述第一节点的电位，对与上述第八开关元件的第一电极连接的第三节点的电位进行控制；
第十一开关元件，该第十一开关元件的第二电极与上述第一节点连接，该第十一开关元件的第三电极被供给低电平的电位；和
第四节点控制部，其根据上述第四时钟信号和上述第一节点的电位，对与上述第十一开关元件的第一电极连接的第四节点的电位进行控制。
本发明的第十方面的特征在于，在本发明的第九方面中，
上述第三节点控制部包括：
第九开关元件，该第九开关元件的第一电极和第二电极被供给上述第三时钟信号，该第九开关元件的第三电极与上述第三节点连接；和
第十开关元件，该第十开关元件的第一电极与上述第一节点连接，该第十开关元件的第二电极与上述第三节点连接，该第十开关元件的第三电极被供给低电平的电位，
上述第四节点控制部包括：
第十二开关元件，该第十二开关元件的第一电极和第二电极被供给上述第四时钟信号，该第十二开关元件的第三电极与上述第四节点连接；和
第十三开关元件，该第十三开关元件的第一电极与上述第一节点连接，该第十三开关元件的第二电极与上述第四节点连接，该第十三开关元件的第三电极被供给低电平的电位。
本发明的第十一方面的特征在于，在本发明的第一方面中，
从外部供给3个第一级侧控制信号，其用于通过上述第二第一节点放电部分别使上述多个双稳态电路中的第一级、第二级和第三级的双稳态电路中包含的上述第一节点放电，
从外部供给3个最后一级侧控制信号，其用于通过上述第一第一节点放电部分别使上述多个双稳态电路中的最后一级、最后一级的前一级和最后一级的前一级之前一级的双稳态电路中包含的上述第一节点放电。
本发明的第十二方面的特征在于，在本发明的第十一方面中，
上述3个第一级侧控制信号中的2个第一级侧控制信号通过1个信号实现，
上述3个最后一级侧控制信号中的2个最后一级侧控制信号通过1个信号实现。
本发明的第十三方面的特征在于，在本发明的第十二方面中，
在上述多个双稳态电路中的第一级、第二级和第三级的双稳态电路各自中，在上述第一节点通过上述第二第一节点充电部充电后至上述第一节点通过上述第二第一节点放电部放电的期间，上述第一时钟信号从低电平向高电平的变化被抑制，
在上述多个双稳态电路中的最后一级、最后一级的前一级和最后一级的前一级之前一级的双稳态电路各自中，在上述第一节点通过上述第一第一节点充电部充电后至上述第一节点通过上述第一第一节点放电部放电的期间，上述第一时钟信号从低电平向高电平的变化被抑制。
本发明的第十四方面的特征在于，在本发明的第一方面中，
上述多个双稳态电路中的第一级、第二级和第三级的双稳态电路中的任一个包含第十五开关元件，该第十五开关元件的第一电极被供给上述第一级侧控制信号，该第十五开关元件的第二电极与上述输出节点连接，该第十五开关元件的第三电极被供给低电平的电位，
上述多个双稳态电路中的最后一级、最后一级的前一级和最后一级的前一级之前一级的双稳态电路中的任一个包含第十六开关元件，该第十六开关元件的第一电极被供给上述最后一级侧控制信号，该第十六开关元件的第二电极与上述输出节点连接，该第十六开关元件的第三电极被供给低电平的电位。
本发明的第十五方面的特征在于，在本发明的第一方面中，
各双稳态电路还具有第十四开关元件，该第十四开关元件的第一电极被供给上述第二时钟信号，该第十四开关元件的第二电极与上述输出节点连接，该第十四开关元件的第三电极被供给低电平的电位。
本发明的第十六方面的特征在于，在本发明的第一方面中，
各双稳态电路还具有电容器，上述电容器的一端与上述第一节点连接，上述电容器的另一端与上述输出节点连接。
本发明的第十七方面的特征在于，在本发明的第一方面中，
各双稳态电路还具有：
第十七开关元件，该第十七开关元件的第一电极被供给从该各双稳态电路后的第二级双稳态电路或该各双稳态电路后的第三级双稳态电路输出的状态信号，该第十七开关元件的第二电极与上述输出节点连接，该第十七开关元件的第三电极被供给低电平的电位；和
第十八开关元件，该第十八开关元件的第一电极被供给从该各双稳态电路前的第二级双稳态电路或该各双稳态电路前的第三级双稳态电路输出的状态信号，该第十八开关元件的第二电极与上述输出节点连接，该第十八开关元件的第三电极被供给低电平的电位。
本发明的第十八方面的特征在于，在本发明的第一方面中，
所述移位寄存器使用非晶硅形成。
本发明的第十九方面的特征在于，在本发明的第一方面中，
所述移位寄存器使用微晶硅形成。
本发明的第二十方面的特征在于，在本发明的第一方面中，
所述移位寄存器使用多晶硅形成。
本发明的第二十一方面的特征在于，在本发明的第一方面中，
所述移位寄存器使用氧化物半导体形成。
本发明的第二十二方面是一种扫描信号线驱动电路，其特征在于：所述扫描信号线驱动电路是对配置于显示部的多个扫描信号线进行驱动的显示装置的扫描信号线驱动电路，
上述扫描信号线驱动电路包括第一方面所述的移位寄存器，
上述多个双稳态电路以与上述多个扫描信号线1对1地对应的方式设置，
各双稳态电路将从上述输出节点输出的状态信号作为扫描信号供给至与该各双稳态电路对应的扫描信号线。
本发明的第二十三方面是一种显示装置，其特征在于：上述显示装置包含上述显示部，并包括本发明的第二十二方面所述的扫描信号线驱动电路。
本发明的第二十四方面的特征在于，在本发明的第二十三方面中，
包含上述多个双稳态电路的移位寄存器设置于上述显示部的一端侧和另一端侧两者。
本发明的第二十五方面的特征在于，在本发明的第二十三方面中，
上述第奇数级双稳态电路设置于上述显示部的一端侧，上述第偶数级双稳态电路设置于上述显示部的另一端侧。
发明的效果
根据本发明的第一方面，移位寄存器的各级(双稳态电路)，被供给从前一级输出的状态信号和从后一级输出的状态信号，作为用于对与控制输出节点的电位(从该各级输出的状态信号的电位)的输出控制用开关元件的第一电极(典型的是栅极电极)连接的第一节点进行充电的信号，被供给从之前的第三级输出的状态信号和从之后的第三级输出的状态信号，作为用于对第一节点进行放电的信号。即，从移位寄存器的各级输出的状态信号为了对前一级和后一级的第一节点进行充电而发挥作用，并且为了对之前的第三级和之后的第三级的第一节点进行放电而发挥作用。另外，输出控制用开关元件的第二电极(典型的是漏极电极)，被供给周期地重复高电平的电位和低电平的电位的第一时钟信号。因此，最初在移位寄存器的第一级中，当进行第一节点的充电时，以正方向的顺序(“第一级至最后一级”的顺序)，从移位寄存器的各级输出的状态信号成为第一状态。另一方面，最初在移位寄存器的最后一级中进行第一节点的充电时，以反方向的顺序(“从最后一级至第一级”的顺序)，从移位寄存器的各级输出的状态信号成为第一状态。像这样，不包括以往为了对移位方向进行切换而必需的结构(“通过选择信号进行开关的切换的结构”、“用于选择信号的驱动电路和信号配线”等)，就能够实现移位方向能够切换的移位寄存器。因此，例如在构成为显示装置中扫描信号线的扫描顺序能够切换的情况下，电路面积的增大、消耗电流的增大、成本的上升等得到抑制。另外，不需要用于切换扫描顺序(移位方向)的开关，所以因高温老化时的开关(晶体管)的阈值电压的移位而引起产生误动作的情况得到抑制。
根据本发明的第二方面，能够获得与本发明的第一方面相同的效果。
根据本发明的第三方面，被供给至第奇数级的2相时钟信号和被供给至第偶数级的2相时钟信号的相位分别相互偏差90度。因此，向像素电容的充电时间均匀，由充电差引起的显示不良的产生得到抑制。
根据本发明的第四方面，第一时钟信号的变化定时和第二时钟信号的变化定时相同，所以从双稳态电路输出的状态信号的噪音降低。另外，向像素电容的充电时间变长，所以由充电不足导致产生显示不良的情况被有效地抑制。
根据本发明的第五方面，各时钟信号的占空比为50％。因此，能够设置同时选择多个扫描信号线的期间。此时，在各扫描信号线被选择的期间的前半期间进行向像素电容的预先的充电(预充电)，在后半期间进行向像素电容的正式充电。由此，确保充分的充电时间，由对像素电容的充电不足导致的显示品质的降低得到抑制。
根据本发明的第六方面，在第一第一节点充电部、第二第一节点充电部、第一第一节点放电部和第二第一节点放电部包含开关元件的结构中，能够获得与本发明的第一方面相同的效果。
根据本发明的第七方面，在第一节点的电位成为低电平的期间，能够使用于控制第一节点的电位的第二节点的电位按每规定期间成为高电平。由此，在第一节点的电位成为低电平的期间，第五开关元件按每规定期间成为导通状态，第一节点的电位向更低的电位馈通(下降)。因此，例如即使在由于高温老化而产生输出控制用开关元件的阈值电压的移位且该开关元件中的漏电流变大的情况下，也能够使第一节点的电位可靠地按每规定期间成为低电平，由此来自输出节点的异常脉冲的输出得到抑制。
根据本发明的第八方面，在第二节点控制部包含开关元件的结构中，能够获得与本发明的第七方面相同的效果。
根据本发明的第九方面，在第一节点的电位成为低电平的期间，能够使用于对第一节点的电位进行控制的第三节点和第四节点的电位按每规定期间为高电平。在此，第三节点的电位和第四节点的电位根据不同的时钟信号控制。由此，在第一节点的电位成为低电平的期间中的例如大半的期间中，能够使第一节点的电位向更低的电位馈通(降低)。因此，例如即使在因高温老化而产生输出控制用开关元件的阈值电压的移位且该开关元件中的漏电流变大的情况下，第一节点的电位也固定为低电平，来自输出节点的异常脉冲的输出被有效地抑制。
根据本发明的第十方面，在第三节点控制部和第四节点控制部包含开关元件的结构中，能够获得与本发明的第九方面相同的效果。
根据本发明的第十一方面，第一级、第二级、第三级、最后一级的前一级之前一级、最后一级的前一级和最后一级的第一节点通过从外部供给的控制信号放电。
根据本发明的第十二方面，在以正方向的顺序进行移位动作时，最后一级、最后一级的前一级和最后一级的前一级之前一级中的2个级的第一节点根据同一信号放电。另外，当以反方向的顺序进行移位动作时，第一级、第二级和第三级中的2个级的第一节点根据同一信号放电。因此，用于使第一节点放电所需要的信号配线被削减，能够进一步提高电路面积的降低、消耗电流的降低、成本的降低等效果。
根据本发明的第十三方面，在第一级、第二级、第三级、最后一级的前一级之前一级、最后一级的前一级和最后一级中，第一节点的电位的不需要的上升得到抑制，显示品质的降低被抑制。
根据本发明的第十四方面，第一级、第二级、第三级、最后一级的前一级之前一级、最后一级的前一级和最后一级中，能够根据从外部供给的控制信号使状态信号的电位为低电平。
根据本发明的第十五方面，即使在输出控制用开关元件产生断开泄露，输出节点的电位也根据第二时钟信号成为低电平，所以来自输出节点的异常脉冲的输出被有效地抑制。
根据本发明的第十六方面，当输出节点的电位上升时，通过电容器，第一节点的电位上升(第一节点自举)。因此，在双稳态电路应维持为第一状态的期间中，第一节点的电位的降低得到抑制，并且输出控制用开关元件的第一电极被施加大的电压。由此，从输出节点输出的状态信号的波形稳定化。
根据本发明的第十七方面，当以正方向的顺序进行移位动作时，根据从各级的之后的第二级或各级的之后的第三级输出的状态信号，输出节点的电位成为低电平，当以反方向的顺序进行移位动作时，从各级的之前的第二级或之前的第三级输出的状态信号，输出节点的电位成为低电平。由此，能够更加可靠地使状态信号的电位降低至低电平。
根据本发明的第十八方面，在使用非晶硅形成的移位寄存器中，能够获得与本发明的第一方面相同的效果。
根据本发明的第十九方面，在使用微晶硅形成的移位寄存器中，能够获得与本发明的第一方面相同的效果。
根据本发明的第二十方面，在使用多晶硅形成的移位寄存器中，能够获得与本发明的第一方面相同的效果。
根据本发明的第二十一方面，在使用氧化物半导体形成的移位寄存器中，能够获得与本发明的第一方面相同的效果。
根据本发明的第二十二方面，具有能够获得与本发明的第一方面相同的效果的移位寄存器的扫描信号线驱动电路得以实现。
根据本发明的第二十三方面，具有能够获得与本发明的第二十二方面相同的效果的扫描信号线驱动电路的显示装置得以实现。
根据本发明的第二十四方面，从显示部的两侧对1根扫描信号线实施充电。因此，由充电不足引起的显示品质的降低被抑制。
根据本发明的第二十五方面，与构成移位寄存器的双稳态电路仅设置于显示部的一侧的结构相比，能够使移位寄存器平均1级的尺寸大致变为二分之一。由此，能够缩小作为面板的边框所需要的面积，实现各种产品的小型化。
附图说明
图1是表示本发明的第一实施方式涉及的有源矩阵型的液晶显示装置的栅极驱动器内的移位寄存器的结构的框图。
图2是表示上述第一实施方式中液晶显示装置的整体结构的框图。
图3是用于对上述第一实施方式中栅极驱动器的结构进行说明的框图。
图4是用于对上述第一实施方式中移位寄存器的第k级双稳态电路的输入输出信号进行说明的图。
图5是表示上述第一实施方式中移位寄存器中包含的双稳态电路的结构的电路图。
图6是用于对上述第一实施方式中进行正方向扫描时的移位寄存器的各级的动作进行说明的时序图。
图7是用于对上述第一实施方式中进行反方向扫描时的移位寄存器的各级的动作进行说明的时序图。
图8是用于对上述第一实施方式中进行正方向扫描时的移位寄存器整体的动作进行说明的时序图。
图9是用于对上述第一实施方式中进行反方向扫描时的移位寄存器的整体的动作进行说明的时序图。
图10是表示本发明的第二实施方式中栅极驱动器内的移位寄存器的结构的框图。
图11的A-C是用于对上述第二实施方式中的效果进行说明的图。
图12是表示本发明的第三实施方式中栅极驱动器内的移位寄存器的结构的框图。
图13是表示本发明的第四实施方式中移位寄存器中包含的双稳态电路的结构的电路图。
图14是用于对上述第四实施方式中进行正方向扫描时的移位寄存器的各级的动作进行说明的时序图。
图15是用于对上述第四实施方式中进行反方向扫描时的移位寄存器的各级的动作进行说明的时序图。
图16是表示本发明的第五实施方式中栅极驱动器内的移位寄存器的结构的框图。
图17是表示上述第五实施方式中移位寄存器中包含的双稳态电路的结构的电路图。
图18是用于对上述第五实施方式中进行正方向扫描时的移位寄存器的各级的动作进行说明的时序图。
图19是用于对上述第五实施方式中进行反方向扫描时的移位寄存器的各级的动作进行说明的时序图。
图20是表示本发明的第六实施方式中栅极驱动器内的移位寄存器的结构的框图。
图21是用于对上述第六实施方式中进行正方向扫描时的移位寄存器的整体的动作进行说明的时序图。
图22是用于对上述第六实施方式中进行反方向扫描时的移位寄存器的整体的动作进行说明的时序图。
图23是表示现有的显示装置的栅极驱动器的一个结构例的框图。
图24是表示现有例中构成栅极驱动器的移位寄存器的一级的结构例的电路图。
图25是用于对现有例中移位寄存器的各级的动作进行说明的时序图。
图26是表示美国专利第6778626号说明书中公开的移位寄存器的结构的框图。
图27是表示日本专利特表2001-506044号公报中公开的移位寄存器的结构的框图。
图28是用于对日本专利特表2001-506044号公报中公开的移位寄存器的动作进行说明的时序图。
具体实施方式
下面，参照附图对本发明的实施方式进行说明。此外，在以下的说明中，薄膜晶体管的栅极端子(栅极电极)相当于第一电极，薄膜晶体管的漏极端子(漏极电极)相当于第二电极，薄膜晶体管的源极端子(源极电极)相当于第三电极。
<1.第一实施方式>
<1.1整体结构和动作>
图2是表示本发明的第一实施方式涉及的有源矩阵型的液晶显示装置的整体结构的框图。如图2所示，该液晶显示装置包括：显示部10；显示控制电路20；源极驱动器(视频信号线驱动电路)30；和栅极驱动器(扫描信号线驱动电路)40。显示控制电路20形成在控制基板2上。源极驱动器30形成在柔性基板3上。栅极驱动器40使用非晶硅、多晶硅、微晶硅、氧化物半导体(例如IGZO)等，形成在包含显示部10的显示面板4上。即，在本实施方式中，构成为栅极驱动器40被单片化。
显示部10包含：多根(m根)源极总线(视频信号线)SL1～SLm；多根(n根)栅极总线(扫描信号线)GL1～GLn；和与这些源极总线SL1～SLm和栅极总线GL1～GLn的交叉点分别对应地设置的多个(n×m个)像素形成部。
上述多个像素形成部配置成矩阵状，构成像素阵列。各像素形成部包括：薄膜晶体管(TFT)11，其为栅极端子与通过对应的交叉点的栅极总线连接并且源极端子与通过该交叉点的源极总线连接的开关元件；与该薄膜晶体管11的漏极端子连接的像素电极；共用电极Ec，其为共用地设置于上述多个像素形成部的对置电极；液晶层，其共用地设置于上述多个像素形成部，并夹持于像素电极和共用电极Ec之间。而且，通过由像素电极和共用电极Ec形成的液晶电容，构成像素电容Cp。另外，通常，为了在像素电容Cp中可靠地保持电压，与液晶电容并联地设置有辅助电容，但辅助电容与本发明无直接关系，所以省略其说明和图示。
显示控制电路20接收从外部发送来的图像信号DAT和水平同步信号、垂直同步信号等的定时信号组TG，输出数字视频信号DV和用于对显示部10中的图像显示进行控制的源极起动脉冲信号SSP、源极时钟信号SCK、锁存选通(latch strob)信号LS、第一～第六扫描控制信号CNT1～CNT6和第一～第四栅极时钟信号GCK1～GCK4。
源极驱动器30接收从显示控制电路20输出的数字视频信号DV、源极起动脉冲信号SSP、源极时钟信号SCK和锁存选通(latch strob)信号LS，对各源极总线SL1～SLm施加驱动用视频信号S(1)～S(m)。
栅极驱动器40根据从显示控制电路20输出的第一～第六扫描控制信号CNT1～CNT6和第一～第四栅极时钟信号GCK1～GCK4，以1个垂直扫描期间为周期重复对各栅极总线GL1～GLn施加有效的扫描信号GOUT(1)～GOUT(n)。在本实施方式中，根据第一～第六扫描控制信号CNT1～CNT6各自的脉冲的产生定时，进行正方向扫描(“GL1、GL2、……、GLn-1、GLn”的顺序的扫描)和反方向扫描(“GLn、GLn-1、……、GL2、GL1”的顺序的扫描)的切换。此外，该栅极驱动器40的详细说明在后文叙述。
如上所述，通过对各源极总线SL1～SLm施加驱动用视频信号S(1)～S(m)，对各栅极总线GL1～GLn施加扫描信号GOUT(1)～GOUT(n)，在显示部10显示根据从外部发送来的图像信号DAT得到的图像。
<1.2栅极驱动器的结构>
接着，参照图1、图3和图4，对本实施方式中的栅极驱动器40的结构进行说明。如图3所示，栅极驱动器40包括n级移位寄存器410。在显示部10形成有n行×m列的像素矩阵，并以与这些像素矩阵的各行1对1地对应的方式设置有移位寄存器410的各级。另外，移位寄存器410的各级成为双稳态电路，该双稳态电路在各时刻成为2个状态(第一状态和第二状态)中的任一个状态，并将表示该状态的信号(状态信号)作为扫描信号输出。像这样，该移位寄存器410包括n个双稳态电路SR(1)～SR(n)。此外，在本实施方式中，如果双稳态电路成为第一状态，则从该双稳态电路输出高电平(H电平)的状态信号作为扫描信号，如果双稳态电路成为第二状态，则从该双稳态电路输出低电平(L电平)的状态信号作为扫描信号。另外，下面，假设移位寄存器410包括8个双稳态电路SR(1)～SR(8)进行说明。
图1是表示栅极驱动器40内的移位寄存器410的结构的框图。另外，图4是用于对移位寄存器410的第k级双稳态电路SR(k)的输入输出信号进行说明的图。如图1所示，该移位寄存器410包括8个双稳态电路SR(1)～SR(8)。各双稳态电路设置有：用于分别接收2相时钟信号CKA(以下称为“第一时钟”。)、CKB(以下称为“第二时钟”。)的输入端子；用于接收低电平的电源电压VSS的输入端子；用于接收作为正方向扫描时的扫描开始用的信号的第一置位信号SET1的输入端子；用于接收作为反方向扫描时的扫描开始用的信号的第二置位信号SET2的输入端子；用于接收作为正方向扫描时的扫描结束用的信号的第一复位信号RESET1的输入端子；用于接收作为反方向扫描时的扫描结束用的信号的第二复位信号RESET2的输入端子；和用于输出扫描信号GOUT的输出端子。
下面，对供给至各级(各双稳态电路)的输入端子的信号进行说明。此外，如图1所示，低电平的电源电压VSS被共用地供给至所有的级SR(1)～SR(8)。
第一时钟CKA和第二时钟CKB如下所述(参照图1)。对于第一级SR(1)，供给第一栅极时钟信号GCK1作为第一时钟CKA，供给第三栅极时钟信号GCK3作为第二时钟CKB。对于第二级SR(2)，供给第二栅极时钟信号GCK2作为第一时钟CKA，供给第四栅极时钟信号GCK4作为第二时钟CKB。对于第三级SR(3)，供给第三栅极时钟信号GCK3作为第一时钟CKA，供给第一栅极时钟信号GCK1作为第二时钟CKB。对于第四级SR(4)，供给第四栅极时钟信号GCK4作为第一时钟CKA，供给第二栅极时钟信号GCK2作为第二时钟CKB。第五级SR(5)至第八级SR(8)形成与上述的第一级SR(1)至第四级SR(4)的结构相同的结构。
第一置位信号SET1和第二置位信号SET2如下所述。当着眼于第k级SR(k)时，供给前一级的扫描信号GOUT(k-1)作为第一置位信号SET1，供给后一级的扫描信号GOUT(k+1)作为第二置位信号SET2(参照图4)。其中，对于第一级SR(1)，供给第三扫描控制信号GNT3作为第一置位信号SET1，对于第八级(最后一级)SR(8)，供给第四扫描控制信号GNT4作为第二置位信号SET2(参照图1)。
第一复位信号RESET1和第二复位信号RESET2如下所述。当着眼于第k级SR(k)时，供给第(k+3)级的扫描信号GOUT(k+3)作为第一复位信号RESET1，供给第(k-3)级的扫描信号GOUT(k-3)作为第二复位信号RESET2(参照图4)。其中，对于第一级SR(1)，供给第一扫描控制信号CNT1作为第二复位信号RESET2，对于第二级SR(2)，供给第二扫描控制信号CNT2作为第二复位信号RESET2，对于第三级SR(3)，供给第三扫描控制信号CNT3作为第二复位信号RESET2。另外，对于第六级SR(6)，供给第四扫描控制信号CNT4作为第一复位信号RESET1，对于第七级SR(7)，供给第五扫描控制信号CNT5作为第一复位信号RESET1，对于第八级SR(8)，供给第六扫描控制信号CNT6作为第一复位信号RESET1(参照图1)。
接着，对从各级(各双稳态电路)的输出端子输出的信号进行说明。从第k级SR(k)的输出端子输出用于使第k行的栅极总线GLK为选择状态的扫描信号GOUT(k)。该扫描信号GOUT(k)作为第一复位信号RESET1被供给至第(k-3)级，作为第二置位信号SET2被供给至第(k-1)级，作为第一置位信号SET1被供给至第(k+1)级，作为第二复位信号RESET2被供给至第(k+3)级(参照图4)。
此外，通过第一扫描控制信号GNT1、第二扫描控制信号GNT2和第三扫描控制信号GNT3来实现第一级侧控制信号，通过第四扫描控制信号GNT4、第五扫描控制信号GNT5和第六扫描控制信号GNT6来实现最后一级侧控制信号。
<1.3双稳态电路的结构>
图5是表示上述的移位寄存器410中包含的双稳态电路的结构(移位寄存器410的1个级的结构)的电路图。如图5所示，该双稳态电路包括：6个薄膜晶体管TS(输出控制用开关元件)；T1(第一开关元件)；T2(第二开关元件)；T3(第三开关元件)；T4(第四开关元件)；T14(第十四开关元件)；和电容器C1。另外，该双稳态电路，除了低电平的电源电压VSS用的输入端子之外，还具有6个输入端子41～46和1个输出端子(输出节点)51。此外，对接收第一置位信号SET1的输入端子标注附图标记41，对接收第二置位信号SET2的输入端子标注附图标记42，对接收第一复位信号RESET1的输入端子标注附图标记43，对接收第二复位信号RESET2的输入端子标注附图标记44，对接收第一时钟CKA的输入端子标注附图标记45，对接收第二时钟CKB的输入端子标注附图标记46。下面对该双稳态电路内的结构要素间的连接关系进行说明。
薄膜晶体管T1的源极端子、薄膜晶体管T2的源极端子、薄膜晶体管T3的漏极端子、薄膜晶体管T4的漏极端子和薄膜晶体管TS的栅极端子相互连接。此外，为了方便将这些相互连接的区域(配线)称为“netA”(第一节点)。
薄膜晶体管T1的栅极端子和漏极端子与输入端子41连接(即，成为二极管连接)，薄膜晶体管T1的源极端子与netA连接。薄膜晶体管T2的栅极端子和漏极端子与输入端子42连接(即成为二极管连接)，薄膜晶体管T2的源极端子与netA连接。薄膜晶体管T3的栅极端子与输入端子43连接，薄膜晶体管T3的漏极端子与netA连接，薄膜晶体管T3的源极端子与电源电压VSS连接。薄膜晶体管T4的栅极端子与输入端子44连接，薄膜晶体管T4的漏极端子与netA连接，薄膜晶体管T4的源极端子与电源电压VSS连接。薄膜晶体管TS的栅极端子与netA连接，薄膜晶体管TS的漏极端子与输入端子45连接，薄膜晶体管TS的源极端子与输出端子51连接。薄膜晶体管T14的栅极端子与输入端子46连接，薄膜晶体管T14的漏极端子与输出端子51连接，薄膜晶体管T14的源极端子与电源电压VSS连接。电容器C1的一端netA与连接，电容器C1的另一端与输出端子51连接。
接着，对各结构要素的该双稳态电路的功能进行说明。在第一置位信号SET1成为高电平时，薄膜晶体管T1使netA的电位为高电平。当第二置位信号SET2成为高电平时，薄膜晶体管T2使netA的电位为高电平。当第一置位信号RESET1成为高电平时，薄膜晶体管T3使netA的电位为低电平。当第二置位信号RESET2成为高电平时，薄膜晶体管T4使netA的电位为低电平。当netA的电位成为高电平时，薄膜晶体管TS对输出端子51供给第一时钟CKA的电位。当第二时钟CKB成为高电平时，薄膜晶体管T14使扫描信号GOUT的电位(输出端子51的电位)为低电平。电容器C1，在与该双稳态电路连接的栅极总线成为选择状态的期间中，作为用于将netA的电位维持为高电平的补偿电容发挥作用。
此外，在本实施方式中，通过薄膜晶体管T1来实现第一第一节点充电部，通过薄膜晶体管T2来实现第二第一节点充电部。另外，通过薄膜晶体管T3来实现第一第一节点放电部，通过薄膜晶体管T4来实现第二第二节点放电部。
<1.4移位寄存器的动作>
接着，对本实施方式中的移位寄存器410的动作进行说明。此外，根据从显示控制电路20供给的第一～第六扫描控制信号CNT1～CNT6各自的脉冲的产生定时，在正方向扫描时和反方向扫描时进行不同的动作。
<1.4.1各级(双稳态电路)的动作>
首先，边参照图5～图7，边对移位寄存器410的各级(双稳态电路)的动作进行说明。此外，图6是进行正方向扫描时的时序图，图7是进行反方向扫描时的时序图。另外，在以下的说明中，假定图6和图7的从时刻t2至时刻t4的期间为与双稳态电路的输出端子51连接的栅极总线应成为选择状态的期间(选择期间)。其中，从时刻t2至时刻t3的期间是用于向像素电容进行预先的充电(预充电)的期间，从时刻t3至时刻t4期间是用于向像素电容进行正式的充电(正式充电)的期间。
<1.4.1.1正方向扫描时的动作>
对进行正方向扫描时的双稳态电路的动作进行说明。如图6所示，在液晶显示装置的动作中，对输入端子45供给第一时钟CKA，对输入端子46供给第二时钟CKB。这样，在本实施方式中，对双稳态电路供给相位相互偏差180度的2相时钟信号。
在时刻t0以前的期间，netA的电位和扫描信号GOUT的电位(输出端子51的电位)成为低电平。当到达时刻t0时，对输入端子44供给第二复位信号RESET2的脉冲。由此，薄膜晶体管T4成为导通状态，netA的电位维持为低电平。当到达时刻t1时，对输入端子41供给第一置位信号SET1的脉冲。薄膜晶体管T1如图5所示，成为二极管连接，所以通过该第一置位信号SET1的脉冲，薄膜晶体管T1成为导通状态，电容器C1得到充电。由此，netA的电位从低电平变化到高电平，薄膜晶体管TS成为导通状态。但是，在时刻t1～时刻t2的期间，第一时钟CKA成为低电平。因此，在此期间中，扫描信号GOUT维持为低电平。
当到达时刻t2时，第一时钟CKA从低电平变化到高电平。此时，薄膜晶体管TS成为导通状态，所以输入端子45的电位上升并且输出端子51的电位上升。在此，如图5所示，在netA-输出端子51之间设置有电容器C1，所以输出端子51的电位上升并且netA的电位也上升(netA自举)。其结果，薄膜晶体管TS被施加大的电压，扫描信号GOUT的电位上升至第一时钟CKA的高电平的电位。由此，与该双稳态电路的输出端子51连接的栅极总线成为选择状态。
当到达时刻t3时，对输入端子42供给第二置位信号SET2的脉冲。薄膜晶体管T2如图5所示，成为二极管连接，所以通过该第二置位信号SET2的脉冲，薄膜晶体管T2成为导通状态。但是，netA的电位已经通过自举而变高，所以不会因薄膜晶体管T2成为导通状态而引起netA的电位发生变动。另外，在时刻t3，第一时钟CKA的电位和第二时钟CKB的电位不发生变化，所以netA和扫描信号GOUT维持时刻t2～时刻t3的电位。
当到达时刻t4时，第一时钟CKA从高电平变化到低电平。由此，输入端子45的电位降低并且输出端子51的电位降低，通过电容器C1，netA的电位也降低。其中，netA的电位仅降低大致输出端子51的电位的降低量，所以维持为高电平而不降低至低电平。另外，在时刻t4，第二时钟CKB从低电平变化到高电平。由此，薄膜晶体管T14成为导通状态，输出端子51的电位即扫描信号GOUT的电位成为低电平。
当到达时刻t5时，对输入端子43供给第一复位信号RESET1的脉冲。由此，薄膜晶体管T3成为导通状态，netA的电位从高电平变化到低电平。
此外，在时刻t1～时刻t5的期间中，第一复位信号RESET1和第二复位信号RESET2成为低电平，所以薄膜晶体管T3和T4维持为断开状态。因此，在此期间中netA的电位不会降低至低电平。另外，在时刻t2～时刻t4的期间中，第二时钟CKB成为低电平，所以薄膜晶体管T14维持为断开状态。因此，在此期间中扫描信号GOUT的电位不会降低至低电平。
如上所述，在进行正方向扫描时，第一置位信号SET1作为用于为了生成有效的扫描信号GOUT而使netA的电位从低电平上升至高电平的信号发挥作用，第一复位信号RESET1作为用于使成为高电平的netA的电位降低至低电平的信号发挥作用。而且，通过在netA的电位成为高电平的期间中，第一时钟CKA成为高电平，由此从双稳态电路输出有效的扫描信号GOUT。
<1.4.1.2反方向扫描时的动作>
接着，对进行反方向扫描时的双稳态电路的动作进行说明。如图7所示，在液晶显示装置的动作中，与正方向扫描时相同，对输入端子45供给第一时钟CKA，对输入端子46供给第二时钟CKB。
在时刻t0以前的期间，netA的电位和扫描信号GOUT的电位(输出端子51的电位)成为低电平。当到达时刻t0时，对输入端子43供给第一复位信号RESET1的脉冲。由此，薄膜晶体管T3成为导通状态，netA的电位维持为低电平。当到达时刻t1时，对输入端子42供给第二置位信号SET2的脉冲。薄膜晶体管T2如图5所示，成为二极管连接，所以薄膜晶体管T2通过该第二置位信号SET2的脉冲成为导通状态，电容器C1被充电。由此，netA的电位从低电平变化到高电平，薄膜晶体管TS成为导通状态。但是，在时刻t1～时刻t2的期间中，第一时钟CKA成为低电平。因此，在此期间中，扫描信号GOUT维持为低电平。
当到达时刻t2时，第一时钟CKA从低电平变化到高电平。此时，薄膜晶体管TS成为导通状态，所以输入端子45的电位上升并且输出端子51的电位上升。在此，如图5所示，在netA-输出端子51之间设置有电容器C1，所以输出端子51的电位上升并且netA的电位也上升(netA自举)。其结果，薄膜晶体管TS被施加大的电压，扫描信号GOUT的电位上升至第一时钟CKA的高电平的电位。由此，与该双稳态定电路的输出端子51连接的栅极总线成为选择状态。
当到达时刻t3时，对输入端子41供给第一置位信号SET1的脉冲。如图5所示，薄膜晶体管T1成为二极管连接，所以通过该第一置位信号SET1的脉冲，薄膜晶体管T1成为导通状态。但是，netA的电位已经通过自举而变高，所以不会因薄膜晶体管T1成为导通状态而引起netA的电位发生变动。另外，在时刻t3，第一时钟CKA的电位和第二时钟CKB的电位不发生变化，所以netA和扫描信号GOUT维持时刻t2～时刻t3的电位。
当到达时刻t4时，第一时钟CKA从高电平变化到低电平。由此，输入端子45的电位降低并且输出端子51的电位降低，netA的电位经由电容器C1也降低。其中，netA的电位仅降低大致输出端子51的电位的降低量，所以维持为高电平而不降低至低电平。另外，在时刻t4，第二时钟CKB从低电平变化到高电平。由此，薄膜晶体管T14成为导通状态，输出端子51的电位即扫描信号GOUT的电位成为低电平。
当到达时刻t5时，对输入端子44供给第二复位信号RESET2的脉冲。由此，薄膜晶体管T4成为导通状态，netA的电位从高电平变化到低电平。
此外，与正方向扫描时相同，在时刻t1～时刻t5的期间中，netA的电位不会降低至低电平，在时刻t2～时刻t4的期间中，扫描信号GOUT的电位不会降低至低电平。
如上所述，在反方向扫描时，第二置位信号SET2作为用于为了生成有效的扫描信号GOUT而使netA的电位从低电平上升至高电平的信号发挥作用，第二复位信号RESET2作为用于使成为高电平的netA的电位降低至低电平的信号发挥作用。而且，通过在netA的电位成为高电平的期间中，第一时钟CKA成为高电平，由此从双稳态电路输出有效的扫描信号GOUT。
<1.4.2移位寄存器整体的动作>
接着，参照图1、图5、图8和图9，对根据上述各级(双稳态电路)的动作的移位寄存器410整体的动作进行说明。此外，图8是进行正方向扫描时的时序图，图9是进行反方向扫描时的时序图。
<1.4.2.1正方向扫描时的动作>
对进行正方向扫描时的移位寄存器410整体的动作进行说明。在液晶显示装置的动作中，如图8所示，第一～第四栅极时钟信号GCK1～GCK4被供给至移位寄存器410。当以第一栅极时钟信号GCK1为基准时，第二栅极时钟信号GCK2的相位落后90度，第三栅极时钟信号GCK3的相位落后180度，第四栅极时钟信号GCK4的相位落后270度。
在时刻ta以前的期间，在所有级中netA的电位成为低电平，另外，从所有级输出的扫描信号GOUT的电位成为低电平。当到达时刻ta时，第三扫描控制信号CNT3的脉冲被供给至该移位寄存器410。该第三扫描控制信号CNT3，如图1所示，作为第一置位信号SET1被供给至第一级SR(1)，作为第二复位信号RESET2被供给至第三级SR(3)。由此，第一级SR(1)的netA的电位从低电平变化到高电平。第二级SR(3)的netA的电位维持为低电平。
当到达时刻tb时，第一栅极时钟信号GCK1从低电平变化到高电平。此时，在第一级SR(1)中，输入端子45(参照图5)的电位从低电平变化到高电平，所以第一级SR(1)的netA的电位进一步上升。其结果，从第一级SR(1)输出的扫描信号GOUT(1)成为高电平。从第一级SR(1)输出的扫描信号GOUT(1)，如图1所示，作为第一置位信号SET1被供给至第二级SR(2)，作为第二复位信号RESET2被供给至第四级SR(4)。由此，在时刻tb，第二级SR(2)的netA的电位为高电平，第四级SR(4)的netA的电位维持为低电平。
当到达时刻tc时，第二栅极时钟信号GCK2从低电平变化到高电平。此时，在第二级SR(2)中，输入端子45的电位从低电平变化到高电平，所以第二级SR(2)的netA的电位进一步上升。其结果，从第二级SR(2)输出的扫描信号GOUT(2)成为高电平。从第二级SR(2)输出的扫描信号GOUT(2)，作为第二置位信号SET2被供给至第一级SR(1)。在第一级SR(1)中，netA的电位已经通过自举而变高，所以netA的电位不会根据扫描信号GOUT(2)而发生变动。另外，在时刻tc，被供给至第一级SR(1)的第一栅极时钟信号GCK1和第三栅极时钟信号GCK3的电位不发生变化。因此，第一级SR(1)的netA的电位和扫描信号GOUT的电位维持时刻tb～时刻tc的电位。从第二级SR(2)输出的扫描信号GOUT(2)，还作为第一置位信号SET1被供给至第三级SR(3)，作为第二复位信号RESET2被供给至第五级SR(5)。由此，在时刻tc，第三级SR(3)的netA的电位为高电平，第五级SR(5)的netA的电位维持为低电平。
当到达时刻td时，第一栅极时钟信号GCK1从高电平变化到低电平。由此，第一级SR(1)的netA的电位降低。另外，在时刻td，第三栅极时钟信号GCK3从低电平变化到高电平。此时，在第一级SR(1)中，输入端子46(参照图5)的电位从低电平变化到高电平，所以从第一级SR(1)输出的扫描信号GOUT(1)成为低电平。另外，第三栅极时钟信号GCK3作为第一时钟CKA被供给至第三级SR(3)。因此，通过第三栅极时钟信号GCK3从低电平变化到高电平，第三级SR(3)的netA的电位进一步上升，从第三级SR(3)输出的扫描信号GOUT(3)成为高电平。从第三级SR(3)输出的扫描信号GOUT(3)作为第二置位信号SET2被供给至第二级SR(2)，作为第一置位信号SET1被供给至第四级SR(4)，作为第二复位信号RESET2被供给至第六级SR(6)。对于第二级SR(2)，与时刻tc中的第一级SR(1)相同，netA的电位和扫描信号GOUT的电位维持时刻tc～时刻td中的电位。另外，第四级SR(4)的netA的电位为高电平，第六级SR(6)的netA的电位维持为低电平。
当到达时刻te时，第二栅极时钟信号GCK2从高电平变化到低电平。由此，第二级SR(2)的netA的电位降低。另外，在时刻te，第四栅极时钟信号GCK4从低电平变化到高电平。此时，在第二级SR(2)中，输入端子46的电位从低电平变化到高电平，所以从第二级SR(2)输出的扫描信号GOUT(2)成为低电平。另外，第四栅极时钟信号GCK4作为第一时钟CKA被供给至第四级SR(4)。所以，通过第四栅极时钟信号GCK4从低电平变化到高电平，第四级SR(4)的netA的电位进一步上升，从第四级SR(4)输出的扫描信号GOUT(4)成为高电平。从第四级SR(4)输出的扫描信号GOUT(4)作为第一复位信号RESET1被供给至第一级SR(1)，作为第二置位信号SET2被供给至第三级SR(3)，作为第一置位信号SET1被供给至第五级SR(5)，作为第二复位信号RESET2被供给至第七级。由此，第一级SR(1)的netA的电位从高电平变化到低电平，第二级SR(3)的netA的电位维持为高电平，第五级SR(5)的netA的电位从低电平变化到高电平，第七级SR(7)的netA的电位维持为低电平。
如上所述，从第一级SR(1)向第八级SR(8)，扫描信号GOUT(1)～GOUT(8)逐个规定期间依次成为高电平。而且，当到达时刻tf时，第四扫描控制信号CNT4的脉冲被供给至该移位寄存器410。第四扫描控制信号CNT4，如图1所示，作为第一复位信号RESET1被供给至第六级SR(6)，作为第二置位信号SET2被供给至第八级SR(8)。由此，第六级SR(6)的netA的电位从高电平变化到低电平，第八级SR(8)的netA的电位维持为高电平。
当到达时刻tg时，对该移位寄存器410供给第五扫描控制信号CNT5的脉冲。第五扫描控制信号CNT5，如图1所示，作为第一复位信号RESET1被供给至第七级SR(7)。由此，第七级SR(7)的netA的电位从高电平变化到低电平。
当到达时刻th时，对该移位寄存器410供给第六扫描控制信号CNT6的脉冲。第六扫描控制信号CNT6，如图1所示，作为第一复位信号RESET1被供给至第八级SR(8)。由此，第八级SR(8)的netA的电位从高电平变化到低电平。
如上所述，通过使用第三扫描控制信号CNT3作为使该液晶显示装置中包含的栅极总线GL1～GL8的扫描开始的信号，使用第四～第六扫描控制信号CNT4～CNT6作为使该扫描结束的信号，来进行栅极总线GL1～GL8的正方向扫描。
<1.4.2.2反方向扫描时的动作>
接着，对进行反方向扫描时的移位寄存器410整体的动作进行说明。在液晶显示装置的动作中，如图9所示，对移位寄存器410供给第一～第四栅极时钟信号GCK1～GCK4。当以第一栅极时钟信号GCK1为基准时，第二栅极时钟信号GCK2的相位超前90度，第三栅极时钟信号GCK3的相位超前180度，第四栅极时钟信号GCK4的相位超前270度。另外，正方向扫描时，以“第一栅极时钟信号GCK1、第二栅极时钟信号GCK2、第三栅极时钟信号GCK3、第四栅极时钟信号GCK4”的顺序，对该移位寄存器410供给这些4相时钟信号的时钟脉冲，但反方向扫描时，以“第四栅极时钟信号GCK4、第三栅极时钟信号GCK3、第二栅极时钟信号GCK2、第一栅极时钟信号GCK1”的顺序，对该双稳态电路供给这些4相时钟信号的时钟脉冲。这种时钟脉冲的产生顺序，由显示控制电路20进行切换。
在时刻ta以前的期间，在所有级中，netA的电位成为低电平，另外，从所有级输出的扫描信号GOUT的电位成为低电平。当到达时刻ta时，对该移位寄存器410供给第四扫描控制信号CNT4的脉冲。该第四扫描控制信号CNT4，如图1所示，作为第二置位信号SET2被供给至第八级SR(8)，作为第一复位信号RESET1被供给至第六级SR(6)。由此，第八级SR(8)的netA的电位从低电平变化到高电平。第六级SR(6)的netA的电位维持为低电平。
当到达时刻tb时，第四栅极时钟信号GCK4从低电平变化到高电平。此时，在第八级SR(8)中，输入端子45的电位从低电平变化到高电平，所以第八级SR(8)的netA的电位进一步上升。其结果，从第八级SR(8)输出的扫描信号GOUT(8)成为高电平。从第八级SR(8)输出的扫描信号GOUT(8)，如图1所示，作为第二置位信号SET2被供给至第七级SR(7)，作为第一复位信号RESET1被供给至第五级SR(5)。由此，在时刻tb，在第七级SR(7)中，netA的电位为高电平，第五级SR(5)的netA的电位维持为低电平。
当到达时刻tc时，第三栅极时钟信号GCK3从低电平变化到高电平。此时，在第七级SR(7)中，输入端子45的电位从低电平变化到高电平，所以第七级SR(7)的netA的电位进一步上升。其结果，从第七级SR(7)输出的扫描信号GOUT(7)成为高电平。从第七级SR(7)输出的扫描信号GOUT(7)，作为第一置位信号SET1被供给至第八级SR(8)。在第八级SR(8)中，netA的电位已经通过自举而变高，所以netA的电位不会根据扫描信号GOUT(7)而发生变动。另外，在时刻tc，供给至第八级SR(8)的第二栅极时钟信号GCK2和第四栅极时钟信号GCK4的电位不会发生变化。因此，第八级SR(8)的netA的电位和扫描信号GOUT的电位维持时刻tb～时刻tc的电位。从第七级SR(7)输出的扫描信号GOUT(7)，还作为第二置位信号SET2被供给至第六级SR(6)，作为第一复位信号RESET1被供给至第四级SR(4)。由此，在时刻tc，第六级SR(6)的netA的电位为高电平，第四级SR(4)的netA的电位维持为低电平。
当到达时刻td时，第四栅极时钟信号GCK4从高电平变化到低电平。由此，第八级SR(8)的netA的电位降低。另外，在时刻td，第二栅极时钟信号GCK2从低电平变化到高电平。此时，在第八级SR(8)中，输入端子46的电位从低电平变化到高电平，所以从第八级SR(8)输出的扫描信号GOUT(8)成为低电平。另外，第二栅极时钟信号GCK2作为第一时钟CKA被供给至第六级SR(6)。所以，通过第二栅极时钟信号GCK2从低电平变化到高电平，第六级SR(6)的netA的电位进一步上升，从第六级SR(6)输出的扫描信号GOUT(6)成为高电平。从第六级SR(6)输出的扫描信号GOUT(6)作为第一置位信号SET1被供给至第七级SR(7)，作为第二置位信号SET2被供给至第五级SR(5)，作为第一复位信号RESET1被供给至第三级SR(3)。对于第七级SR(7)，与时刻tc的第八级SR(8)相同，netA的电位和扫描信号GOUT的电位维持时刻tc～时刻td的电位。另外，第五级SR(5)的netA的电位为高电平，第三级SR(3)的netA的电位维持为低电平。
当到达时刻te时，第三栅极时钟信号GCK3从高电平变化到低电平。由此，第七级SR(7)的netA的电位降低。另外，在时刻te，第一栅极时钟信号GCK1从低电平变化到高电平。此时，在第七级SR(7)中，输入端子46的电位从低电平变化到高电平，所以从第七级SR(7)输出的扫描信号GOUT(7)成为低电平。另外，第一栅极时钟信号GCK1作为第一时钟CKA被供给至第五级SR(5)。因此，通过第一栅极时钟信号GCK1从低电平变化到高电平，第五级SR(5)的netA的电位进一步上升，从第五级SR(5)输出的扫描信号GOUT(5)成为高电平。从第五级SR(5)输出的扫描信号GOUT(5)作为第二复位信号RESET2被供给至第八级SR(8)，作为第一置位信号SET1被供给至第六级SR(6)，作为第二置位信号SET2被供给至第四级SR(4)，作为第一复位信号RESET1被供给至第二级。由此，第八级SR(8)的netA的电位从高电平变化到低电平，第六级SR(6)的netA的电位维持为高电平，第四级SR(4)的netA的电位从低电平变化到高电平，第二级SR(2)的netA的电位维持为低电平。
如上所述，从第八级SR(8)向第一级SR(1)，扫描信号GOUT(8)～GOUT(1)逐个规定期间依次成为高电平。而且，当到达时刻tf时，对该移位寄存器410供给第三扫描控制信号CNT3的脉冲。第三扫描控制信号CNT3，如图1所示，作为第二复位信号RESET2被供给至第三级SR(3)，作为第一置位信号SET1被供给至第一级SR(1)。由此，第三级SR(3)的netA的电位从高电平变化到低电平，第一级SR(1)的netA的电位维持为高电平。
当到达时刻tg时，对该移位寄存器410供给第二扫描控制信号CNT2的脉冲。第二扫描控制信号CNT2，如图1所示，作为第二复位信号RESET2被供给至第二级SR(2)。由此，第二级SR(2)的netA的电位从高电平变化到低电平。
当到达时刻th时，对该移位寄存器410供给第一扫描控制信号CNT1的脉冲。第一扫描控制信号CNT1，如图1所示，作为第二复位信号RESET2被供给至第一级SR(1)。由此，第一级SR(1)的netA的电位从高电平变化到低电平。
按上述方式，通过使用第四扫描控制信号CNT4作为使该液晶显示装置中包含的栅极总线GL1～GL8的扫描开始的信号，使用第一～第三扫描控制信号CNT1～CNT3作为使该扫描结束的信号，来进行栅极总线GL1～GL8的反方向扫描。
<1.5效果>
根据本实施方式，对移位寄存器410的各级SR(k)，供给从之前的第三级SR(k-3)输出的扫描信号GOUT(k-3)作为第二复位信号RESET2，供给从前一级SR(k-1)输出的扫描信号GOUT(K-1)作为第一置位信号SET1，供给从后一级SR(k+1)输出的扫描信号GOUT(K+1)作为第二置位信号SET2，供给从之后的第三级SR(K+3)输出的扫描信号GOUT(k+3)作为第一复位信号RESET1。另外，对第一级SR(1)供给第三扫描控制信号CNT3作为第一置位信号SET1，对第八级(最后一级)SR(8)供给第四扫描控制信号CNT4作为第二置位信号SET2。因此，当为了使栅极总线GL1～GL8的扫描开始，而对该移位寄存器410供给第三扫描控制信号CNT3的脉冲时，以“第一级、第二级、……、第七级、第八级”的顺序，对各级供给第一置位信号SET1的脉冲，进行栅极总线GL1～GL8的正方向扫描。另一方面，当为了使栅极总线GL1～GL8的扫描开始，而对该移位寄存器410供给第四扫描控制信号CNT4的脉冲时，以“第八级、第七级、……、第二级、第一级”的顺序对各级供给第二置位信号SET2的脉冲，进行栅极总线GL1～GL8的反方向扫描。在此，在本实施方式中，通过构成为移位寄存器410的各级接收2个置位信号SET1、SET2和2个复位信号RESET1、RESET2，能够进行栅极总线GL1～GL8的扫描顺序的切换。这样，根据本实施方式，不再需要以往为了进行栅极总线的扫描顺序的切换而必需的结构(“通过选择信号进行开关的切换的结构”、“用于选择信号的驱动电路和信号配线”等)。因此，当实现栅极总线的扫描顺序能够切换的移位寄存器时，能够实现抑制电路面积增大、抑制消耗电流增大、抑制成本上升。另外，不需要用于切换扫描顺序的开关，所以因高温老化时开关(晶体管)的阈值电压移位而引起产生误动作的情况得到抑制。
进一步，在本实施方式中，移位寄存器410的第奇数级和第偶数级根据不同的时钟信号进行动作。因此，如图8和图9所示，能够设置同时选择多个栅极总线的期间。在此，用于使移位寄存器410的第奇数级动作的时钟信号和用于使移位寄存器410的第偶数级动作的时钟信号的相位相互偏差90度，所以在各栅极总线被选择的期间的前一半期间进行向像素电容的预充电，在该各栅极总线被选择的期间的后一半期间进行向像素电容的正式充电。由此，确保充分的充电时间，由对像素电容的充电不足引起的显示品质的降低得到抑制。另外，能够降低栅极电压(用于使像素形成部内的薄膜晶体管11为导通状态的电压)、缩小薄膜晶体管11的尺寸，消耗电流也得到降低。
<1.6变形例>
在上述第一实施方式中，在netA与输出端子51之间设置有电容器C1，但本发明并不限定于此。该电容器C1是为了扫描信号GOUT的波形的稳定化而设置的，也可以为不具有该电容器C1的结构。另外，在上述第一实施方式中，设置有通过第二时钟CKB来控制导通/断开的薄膜晶体管T14，但本发明并不限定于此。该薄膜晶体管T14既可以是为了扫描信号GOUT的波形的稳定化而设置的部件，也可以为不具有该薄膜晶体管T14的结构。
进一步，也可以构成为：第一级SR(1)～第三级SR(3)中的任一个包括薄膜晶体管(第十五开关元件)，该薄膜晶体管(第十五开关元件)的栅极端子被供给作为第二复位信号RESET2输入的控制信号，该薄膜晶体管(第十五开关元件)的漏极端子与输出端子51连接，该薄膜晶体管(第十五开关元件)的源极端子与电源电压VSS连接，第六级SR(6)～第八级SR(8)中的任一个包括薄膜晶体管(第十六开关元件)，该薄膜晶体管(第十六开关元件)的栅极端子被供给作为第一复位信号RESET1输入的控制信号，该薄膜晶体管(第十六开关元件)的漏极端子与输出端子51连接，该薄膜晶体管(第十六开关元件)的源极端子与电源电压VSS连接。
进一步，当着眼于第k级SR(k)时，也可以构成为，还具有：薄膜晶体管(第十七开关元件)，该薄膜晶体管(第十七开关元件)的栅极端子被供给从之后的第二级SR(k+2)或之后的第三级SR(k+3)输出的扫描信号GOUT(k+2)或GOUT(k+3)，该薄膜晶体管(第十七开关元件)的漏极端子与输出端子51连接，该薄膜晶体管(第十七开关元件)的源极端子与电源电压VSS连接；和薄膜晶体管(第十八开关元件)，该薄膜晶体管(第十八开关元件)的栅极端子被供给之前的第二级SR(k-2)或之前的第三级SR(k-3)输出的扫描信号GOUT(k-2)或GOUT(k-3)，该薄膜晶体管(第十八开关元件)的漏极端子与输出端子51连接，该薄膜晶体管(第十八开关元件)的源极端子与电源电压VSS连接。由此，能够使扫描信号GOUT(k)的电位更可靠地降低至低电平。
<2.第二实施方式>
<2.1移位寄存器的结构>
图10是表示本发明的第二实施方式中的栅极驱动器40内的移位寄存器的结构的框图。如图10所示，该移位寄存器包括：设置于显示部10的一侧的栅极驱动器内的第一移位寄存器411a；和设置于显示部10的另一侧的栅极驱动器内的第二移位寄存器411b。无论第一移位寄存器411a还是第二移位寄存器411b，均形成与上述第一实施方式中的移位寄存器410(参照图1)相同的结构。另外，第一移位寄存器411a和第二移位寄存器411b内的各双稳态电路的结构也与上述第一实施方式中的结构(参照图5)相同。进一步，移位寄存器的各级(双稳态电路)的动作和移位寄存器整体的动作也与上述第一实施方式相同，所以省略说明。
<2.2效果>
通常，从移位寄存器输出的扫描信号，因栅极总线的配线电容(负载)的存在而产生延迟。特别是，在采用大型面板的显示装置中，仅在面板的一侧设置有栅极驱动器的情况下，具有在接近移位寄存器的位置与远离移位寄存器的位置的扫描信号的波形区别大的问题。例如，在图11(A)中由附图标记P1的箭头所示的位置的扫描信号的波形形成如图11(B)所示的波形，在图11(A)中由附图标记P2的箭头所示的位置中的扫描信号的波形形成如图11(C)所示的波形。在这种情况下，在距移位寄存器远的位置产生对像素电容的充电不足，导致显示品质降低。这点，根据本实施方式，从显示部10的两侧对1根栅极总线实施充电，由此，由大型面板的充电不足引起的显示品质的降低得到抑制。
<3.第三实施方式>
<3.1移位寄存器的结构>
图12是表示本发明的第三实施方式中的栅极驱动器40内的移位寄存器的结构的框图。如图12所示，该移位寄存器包括：设置于显示部10的一侧的栅极驱动器内的第一移位寄存器412a；和设置于显示部10的另一侧的栅极驱动器内的第二移位寄存器412b。详细而言，上述第一实施方式中的移位寄存器410(图1参照)内的双稳态电路中的第奇数级SR(1)、SR(3)、SR(5)和SR(7)设置于显示部10的一侧(在图12中显示部10的左侧)，第偶数级SR(2)、SR(4)、SR(6)和SR(8)设置于显示部10的另一侧(在图12中显示部10的右侧)。此外，各双稳态电路的结构和动作、移位寄存器整体的动作，与上述第一实施方式相同，所以省略说明。
<3.2效果>
根据本实施方式，能够使移位寄存器平均1级的尺寸(源极总线的延伸方向上的尺寸)为上述第一实施方式中的尺寸的大致二分之一。因此，能够使作为面板的边框必需的面积减小。由此，实现使用液晶面板的各种产品的小型化。
<4.第四实施方式>
<4.1整体结构和栅极驱动器的结构>
在本实施方式中，整体结构和栅极驱动器的结构，与图1～图3所示的上述第一实施方式中的结构大致相同，所以省略详细说明。
<4.2双稳态电路的结构>
图13是表示本实施方式中的双稳态电路的结构的电路图。在本实施方式中，不仅设置有图5所示的上述第一实施方式中的结构要素，还设置有：3个薄膜晶体管T5(第五开关元件)；T6(第六开关元件)；T7(第七开关元件)；用于接收第二时钟CKB的输入端子47。其中，输入端子46和输入端子47也可以为相同的端子(1个端子)。
薄膜晶体管T6的源极端子、薄膜晶体管T7的漏极端子和薄膜晶体管T5的栅极端子相互连接。另外，为了方便将这些相互连接的区域(配线)称为“netB”(第二节点)。
薄膜晶体管T5的栅极端子与netB连接，薄膜晶体管T5的漏极端子与netA连接，薄膜晶体管T5的源极端子与电源电压VSS连接。薄膜晶体管T6的栅极端子和漏极端子与输入端子47连接(即，成为二极管连接)，薄膜晶体管T6的源极端子与netB连接。薄膜晶体管T7的栅极端子与netA连接，薄膜晶体管T7的漏极端子与netB连接，薄膜晶体管T7的源极端子与电源电压VSS连接。由此，在图13中由附图标记60所示的部分的电路形成输出表示netA的电位的信号的理论反转信号的理论值与第二时钟CKB的理论值之理论积的AND电路。在本实施方式中，通过该AND电路来实现第二节点控制部。
当netB的电位成为高电平时，薄膜晶体管T5使netA的电位为低电平。当第二时钟CKB成为高电平时，薄膜晶体管T6使netB的电位为高电平。当netA的电位成为高电平时，薄膜晶体管T7使netB的电位为低电平。如上所述，当netA的电位为低电平且第二时钟CKB成为高电平时，薄膜晶体管T5成为导通状态，netA的电位向电源电压VSS的电位馈通(下降)。
<4.3移位寄存器的动作>
接着，边参照图13～图15，边对本实施方式中的移位寄存器410的各级(双稳态电路)的动作进行说明。此外，图14是进行正方向扫描时的时序图，图15是进行反方向扫描时的时序图。移位寄存器410整体的动作与上述第一实施方式相同，所以省略说明。
<4.3.1正方向扫描时的动作>
对进行正方向扫描时的双稳态电路的动作进行说明。如图14所示，在液晶显示装置的动作中，对输入端子45供给第一时钟CKA，对输入端子46和输入端子47供给第二时钟CKB。
在时刻t1以前的期间，根据第二时钟CKB的电位的变化，netB的电位按每规定期间成为高电平，除了薄膜晶体管T5成为导通状态之外，还进行与上述第一实施方式相同的动作。详细而言，在时刻t1以前的期间，netA的电位维持为低电平，而第二时钟CKB的电位按每规定期间重复高电平和低电平。如上所述，当netA的电位为低电平且第二时钟CKB成为高电平时，薄膜晶体管T5成为导通状态。因此，在时刻t1以前的期间，在第二时钟CKB成为高电平的期间，薄膜晶体管T5成为导通状态。
当到达时刻t1时，对输入端子41供给第一置位信号SET1的脉冲。由此，与上述第一实施方式相同，netA的电位从低电平变化到高电平，薄膜晶体管TS成为导通状态。另外，与上述第一实施方式相同，在时刻T1～时刻t2的期间中，扫描信号GOUT维持为低电平。但是，在本实施方式中，薄膜晶体管T7的栅极端子与netA连接。因此，通过netA的电位成为高电平，薄膜晶体管T7成为导通状态。由此，netB的电位成为低电平，所以薄膜晶体管T5成为断开状态。因此，在时刻t1～时刻t2的期间中，不会产生“薄膜晶体管T5成为导通状态而netA的电位降低”的情况。
当到达时刻t2时，第一时钟CKA从低电平变化到高电平。由此，与上述第一实施方式相同，netA的电位上升。而且，扫描信号GOUT的电位上升至第一时钟CKA的高电平的电位，与该双稳态电路的输出端子51连接的栅极总线成为选择状态。但是，netA的电位从时刻t1开始成为高电平，所以薄膜晶体管T7维持为导通状态。另外，在时刻t2～时刻t3的期间中，第二时钟CKB成为低电平，所以薄膜晶体管T6成为断开状态。因而，在时刻t2～时刻t3的期间中，netB的电位成为低电平，薄膜晶体管T5成为断开状态。因此，在时刻t2～时刻t3的期间中，不会产生“薄膜晶体管T5成为导通状态而netA的电位降低”的情况。
当到达时刻t3时，对输入端子42供给第二置位信号SET2的脉冲。由此，薄膜晶体管T2成为导通状态，但与上述第一实施方式相同，不会因薄膜晶体管T2成为导通状态而引起netA的电位发生变动。另外，在时刻t3，第一时钟CKA的电位和第二时钟CKB的电位不发生变化，所以netA和扫描信号GOUT维持时刻t2～时刻t3的电位。
当到达时刻t4时，第一时钟CKA从高电平变化到低电平，第二时钟CKB从低电平变化到高电平。由此，与上述第一实施方式相同，扫描信号GOUT的电位成为低电平。netA的电位与时刻t2～时刻t4的期间相比降低，但维持为高电平的状态。因此，即使在时刻t4以后的期间中，薄膜晶体管T7也维持为导通状态。由此，netB的电位成为低电平，所以薄膜晶体管T5成为断开状态。因此，在时刻t4～时刻t5的期间中，不会产生“薄膜晶体管T5成为导通状态而netA的电位降低”的情况。在时刻t5以后的期间，根据第二时钟CKB的电位的变化，netB的电位按每规定期间成为高电平，除了薄膜晶体管T5成为导通状态之外，进行与上述第一实施方式相同的动作。
<4.3.2反方向扫描时的动作>
对进行反方向扫描时的双稳态电路的动作进行说明。如图15所示，在液晶显示装置的动作中，对输入端子45供给第一时钟CKA，对输入端子46和输入端子47供给第二时钟CKB。
在时刻t1以前的期间，根据第二时钟CKB的电位的变化，netB的电位按每规定期间成为高电平，除了薄膜晶体管T5成为导通状态之外，还进行与上述第一实施方式相同的动作。当到达时刻t1时，对输入端子42供给第二置位信号SET2的脉冲。由此，与上述第一实施方式相同，netA的电位从低电平变化到高电平，薄膜晶体管TS成为导通状态。另外，与上述第一实施方式相同，在时刻t1～时刻t2的期间中，扫描信号GOUT维持为低电平。另外，与正方向扫描时相同，在时刻t1～时刻t2期间中，不会产生“薄膜晶体管T5成为导通状态而netA的电位降低”的情况。
当到达时刻t2时，第一时钟CKA从低电平变化到高电平。由此，与上述第一实施方式相同，netA的电位上升。而且，扫描信号GOUT的电位上升至第一时钟CKA的高电平的电位，与该双稳态电路的输出端子51连接的栅极总线成为选择状态。另外，netA的电位从时刻t1开始成为高电平，并且与正方向扫描时相同，在时刻t2～时刻t3的期间中，不会产生“薄膜晶体管T5成为导通状态而netA的电位降低”的情况。
当到达时刻t3时，对输入端子41供给第一置位信号SET1的脉冲。由此，薄膜晶体管T1成为导通状态，但与上述第一实施方式相同，不会因薄膜晶体管T1成为导通状态而引起netA的电位发生变动。另外，在时刻t3，第一时钟CKA的电位和第二时钟CKB的电位不发生变化，所以netA和扫描信号GOUT维持时刻t2～时刻t3的电位。
当到达时刻t4时，第一时钟CKA从高电平变化到低电平，第二时钟CKB从低电平变化到高电平。由此，与上述第一实施方式相同，扫描信号GOUT的电位成为低电平。netA的电位与时刻t2～时刻t4的期间相比降低，但维持为高电平的状态。因此，与正方向扫描时相同，在时刻t4～时刻t5的期间中，不会产生“薄膜晶体管T5成为导通状态而netA的电位降低”的情况。在时刻t5以后的期间，根据第二时钟CKB的电位的变化，netB的电位按每规定期间成为高电平，除了薄膜晶体管T5成为导通状态之外，还进行与上述第一实施方式相同的动作。
<4.4效果>
根据本实施方式，无论是正方向扫描时还是反方向扫描时，在时刻T1以前的期间和在时刻t5以后的期间，netB的电位根据第二时钟CKB的电位的变化，按每规定期间成为高电平(参照图14和图15)。因此，在时刻t1以前的期间和在时刻t5以后的期间，按每规定期间薄膜晶体管T5成为导通状态。由此，例如即使在由于高温老化而产生薄膜晶体管TS的阈值电压的移位且该薄膜晶体管TS中的漏电流变大的情况下，netA的电位也按每规定期间可靠地成为低电平，来自输出端子51的异常脉冲的输出得到抑制。另外，由那种异常脉冲依次被供给至后一级引起产生移位寄存器的异常动作的情况得到抑制。
<4.5变形例>
除了图13所示的结构之外，也可以构成为具有当第一时钟CKA成为高电平时使netB的电位为低电平的薄膜晶体管。由此，在第一时钟CKA成为高电平的期间，netB的电位可靠地成为低电平，所以薄膜晶体管T5的阈值电压的移位得到抑制。
<5.第五实施方式>
<5.1整体结构和栅极驱动器的结构>
在本实施方式中，整体结构和栅极驱动器的概略结构与图2和图3所示的上述第一实施方式中的结构大致相同，所以省略详细说明。
<5.2移位寄存器的结构>
图16是表示本实施方式中的栅极驱动器40内的移位寄存器413的结构的框图。如图16所示，该移位寄存器413包括8个双稳态电路SR(1)～SR(8)。各双稳态电路设置有：用于分别接收4相时钟信号CKA、CKB、CKC(以下称为“第三时钟”。)和CKD(以下称为“第四时钟”。)的输入端子；用于接收低电平的电源电压VSS的输入端子；用于接收第一置位信号SET1的输入端子；用于接收第二置位信号SET2的输入端子；用于接收第一复位信号RESET1的输入端子；用于接收第二复位信号RESET2的输入端子；和用于输出扫描信号GOUT的输出端子。
下面，对输入到各级(各双稳态电路)的4相时钟信号CKA、CKB、CKC和CKD进行说明。此外，第一置位信号SET1、第二置位信号SET2、第一复位信号RESET1、第二复位信号RESET2和电源电压VSS与上述第一实施方式相同，所以省略说明。
对于第一级SR(1)和第五级SR(5)，供给第一栅极时钟信号GCK1作为第一时钟CKA，供给第三栅极时钟信号GCK3作为第二时钟CKB，供给第二栅极时钟信号GCK2作为第三时钟CKC，供给第四栅极时钟信号GCK4作为第四时钟CKD。
对于第二级SR(2)和第六级SR(6)，供给第二栅极时钟信号GCK2作为第一时钟CKA，供给第四栅极时钟信号GCK4作为第二时钟CKB，供给第一栅极时钟信号GCK1作为第三时钟CKC，供给第三栅极时钟信号GCK3作为第四时钟CKD。
对于第三级SR(3)和第七级SR(7)，供给第三栅极时钟信号GCK3作为第一时钟CKA，供给第一栅极时钟信号GCK1作为第二时钟CKB，供给第四栅极时钟信号GCK4作为第三时钟CKC，供给第二栅极时钟信号GCK2作为第四时钟CKD。
对于第四级SR(4)和第八级SR(8)，供给第四栅极时钟信号GCK4作为第一时钟CKA，供给第二栅极时钟信号GCK2作为第二时钟CKB，供给第三栅极时钟信号GCK3作为第三时钟CKC，供给第一栅极时钟信号GCK1作为第四时钟CKD。
<5.3双稳态电路的结构>
图17是表示本实施方式中的双稳态电路的结构的电路图。在本实施方式中，除了图5所示的上述第一实施方式中的结构要素之外，还设置有：6个薄膜晶体管T8～T13(第八～第十三开关元件)；接收第三时钟CKC的输入端子48；和接收第四时钟CKD的输入端子49。
薄膜晶体管T8的栅极端子、薄膜晶体管T9的源极端子和薄膜晶体管T10的漏极端子相互连接。此外，为了方便将这些相互连接的区域(配线)称为“netB1”(第三节点)。薄膜晶体管T11的栅极端子、薄膜晶体管T12的源极端子和薄膜晶体管T13的漏极端子相互连接。此外，为了方便将这些相互连接的区域(配线)称为“netB2”(第四节点)。
薄膜晶体管T8的栅极端子与netB1连接，薄膜晶体管T8的漏极端子与netA连接，薄膜晶体管T8的源极端子与电源电压VSS连接。薄膜晶体管T9的栅极端子和漏极端子与输入端子48连接(即，成为二极管连接)，薄膜晶体管T9的源极端子与netB1连接。薄膜晶体管T10的栅极端子与netA连接，薄膜晶体管T10的漏极端子与netB1连接，薄膜晶体管T10的源极端子与电源电压VSS连接。当netB1的电位成为高电平时，薄膜晶体管T8使netA的电位为低电平。当第三时钟CKC成为高电平时，薄膜晶体管T9使netB1的电位为高电平。当netA的电位成为高电平时，薄膜晶体管T10使netB1的电位为低电平。
薄膜晶体管T11的栅极端子与netB2连接，薄膜晶体管T11的漏极端子与netA连接，薄膜晶体管T11的源极端子与电源电压VSS连接。薄膜晶体管T12的栅极端子和漏极端子与输入端子49连接(即，成为二极管连接)，薄膜晶体管T12的源极端子与netB2连接。薄膜晶体管T13的栅极端子与netA连接，薄膜晶体管T13的漏极端子与netB2连接，薄膜晶体管T13的源极端子与电源电压VSS连接。当netB2的电位成为高电平时，薄膜晶体管T11使netA的电位为低电平。当第四时钟CKD成为高电平时，薄膜晶体管T12使netB2的电位为高电平。当netA的电位成为高电平时，薄膜晶体管T13使netB2的电位为低电平。
<5.4移位寄存器的动作>
接着，边参照图17～图19，边对本实施方式中的移位寄存器413的各级(双稳态电路)的动作进行说明。此外，图18是进行正方向扫描时的时序图，图19是进行反方向扫描时的时序图。移位寄存器413整体的动作与上述第一实施方式相同，所以省略说明。
<5.4.1正方向扫描时的动作>
对进行正方向扫描时的双稳态电路的动作进行说明。如图18所示，在液晶显示装置的动作中，对输入端子45供给第一时钟CKA，对输入端子46供给第二时钟CKB，对输入端子48供给第三时钟CKC，对输入端子49供给第四时钟CKD。这样，在本实施方式中，对双稳态电路供给相位各偏差90度的4相时钟信号。
在时刻t1以前的期间，netA的电位和扫描信号GOUT的电位(输出端子51的电位)成为低电平。另外，在时刻t1以前的期间，根据第三时钟CKC，netB1的电位交替重复高电平和低电平，根据第四时钟CKD，netB2的电位交替重复低电平和高电平。由此，在时刻t1以前的期间，薄膜晶体管T8和薄膜晶体管T11按规定期间成为导通状态。
当到达时刻t1时，对输入端子41供给第一置位信号SET1的脉冲。由此，与上述第一实施方式相同，netA的电位从低电平变化到高电平，薄膜晶体管TS成为导通状态。另外，在时刻t1～时刻t2的期间中，第一时钟CKA成为低电平，所以扫描信号GOUT维持为低电平。但是，在本实施方式中，薄膜晶体管T10、T13的栅极端子与netA连接。因此，通过netA的电位成为高电平，薄膜晶体管T10、T13成为导通状态。由此，netB1和netB2的电位成为低电平，所以薄膜晶体管T8，T11成为断开状态。因此，在时刻t1～时刻t2的期间中，不会产生“薄膜晶体管T8或薄膜晶体管T11成为导通状态而netA的电位降低”的情况。
当到达时刻t2时，第一时钟CKA从低电平变化到高电平。由此，与上述第一实施方式相同，扫描信号GOUT的电位上升至第一时钟CKA的高电平的电位，与该双稳态电路的输出端子51连接的栅极总线成为选择状态。但是，netA的电位从时刻t1开始成为高电平，所以薄膜晶体管T10、T13维持为导通状态。因此，在时刻t2～时刻t3的期间中，netB1的电位和netB2的电位成为低电平，薄膜晶体管T8、T11成为断开状态。因此，在时刻t2～时刻t3的期间中，不会产生“薄膜晶体管T8或薄膜晶体管T11成为导通状态而netA的电位降低”的情况。
当到达时刻t3时，对输入端子42供给第二置位信号SET2的脉冲。由此，薄膜晶体管T2成为导通状态，但与上述第一实施方式相同，不会因薄膜晶体管T2成为导通状态而引起netA的电位发生变动。另外，在时刻t3，第一时钟CKA的电位和第二时钟CKB的电位不发生变化，所以netA和扫描信号GOUT维持时刻t2～时刻t3中的电位。
当到达时刻t4时，第一时钟CKA从高电平变化到低电平，第二时钟CKB从高电平变化到低电平。由此，与上述第一实施方式相同，扫描信号GOUT的电位成为低电平。netA的电位与时刻t2～时刻t4的期间相比降低，但维持为高电平的状态。因此，即使在时刻t4以后的期间中，薄膜晶体管T10、T13也维持为导通状态。由此，netB1的电位和netB2的电位成为低电平，所以薄膜晶体管T8、T11成为断开状态。因此，在时刻t4～时刻t5的期间中，不会产生“薄膜晶体管T8或薄膜晶体管T11成为导通状态而netA的电位降低”的情况。在时刻t5以后的期间，与时刻t0以前的期间相同，薄膜晶体管T8和薄膜晶体管T11按每规定期间成为导通状态。
<5.4.2反方向扫描时的动作>
对进行反方向扫描时的双稳态电路的动作进行说明。如图19所示，液晶显示装置的动作中，对输入端子45供给第一时钟CKA，对输入端子46供给第二时钟CKB，对输入端子48供给第三时钟CKC，对输入端子49供给第四时钟CKD。
在时刻t1以前的期间，与正方向扫描时相同，薄膜晶体管T8和薄膜晶体管T11按每规定期间成为导通状态。当到达时刻t1时，对输入端子42供给第二置位信号SET2的脉冲。由此，netA的电位从低电平变化到高电平，薄膜晶体管TS成为导通状态。另外，在时刻t1～时刻t2的期间中，第一时钟CKA成为低电平，所以扫描信号GOUT维持为低电平。此外，与正方向扫描时相同，在时刻t1～时刻t2期间中，不会产生“薄膜晶体管T8或薄膜晶体管T11成为导通状态而netA的电位降低”的情况。
当到达时刻t2时，第一时钟CKA从低电平变化到高电平。由此，与上述第一实施方式相同，扫描信号GOUT的电位上升至第一时钟CKA的高电平的电位，与该双稳态电路的输出端子51连接的栅极总线成为选择状态。此外，与正方向扫描时相同，在时刻t2～时刻t3的期间中，不会产生“薄膜晶体管T8或薄膜晶体管T11成为导通状态而netA的电位降低”的情况。
当到达时刻t3时，对输入端子41供给第一置位信号SET1的脉冲。由此，薄膜晶体管T1成为导通状态，但与上述第一实施方式相同，不会因薄膜晶体管T1成为导通状态而引起netA的电位发生变动。另外，在时刻t3，第一时钟CKA的电位和第二时钟CKB的电位不发生变化，所以对于netA和扫描信号GOUT，维持为时刻t2～时刻t3的电位。
当到达时刻t4时，第一时钟CKA从高电平变化到低电平，第二时钟CKB从低电平变化到高电平。由此，与上述第一实施方式相同，扫描信号GOUT的电位成为低电平。netA的电位与时刻t2～时刻t4期间相比降低，但维持为高电平的状态。因此，即使在时刻t4以后的期间中，薄膜晶体管T10、T13维持为导通状态。由此，netB1的电位和netB2的电位成为低电平，所以薄膜晶体管T8、T11成为断开状态。因此，在时刻t4～时刻t5的期间中，不会产生“薄膜晶体管T8或薄膜晶体管T11成为导通状态而netA的电位降低”的情况。在时刻t5以后的期间，与正方向扫描时相同，薄膜晶体管T8和薄膜晶体管T11按每规定期间成为导通状态。
<5.5效果>
根据本实施方式，不论在正方向扫描时，也不论在反方向扫描时，在时刻T1以前的期间和在时刻t5以后的期间，netB1的电位根据第三时钟CKC的电位的变化，按每规定期间成为高电平，netB2的电位根据第四时钟CKD的电位的变化，按每规定期间成为高电平(参照图19和图20)。在此，第三时钟CKC和第四时钟CKD的相位偏差180度。因此，在时刻t1以前的期间和在时刻t5以后的期间，薄膜晶体管T8和薄膜晶体管T11中的任一个成为导通状态。由此，例如即使因高温老化而产生薄膜晶体管TS的阈值电压的移位，该薄膜晶体管TS中的漏电流变大的情况下，netA的电位也固定为低电平，来自输出端子51的异常脉冲的输出和由那种异常脉冲依次被供给至后一级导致产生移位寄存器的异常动作的情况，与上述第四实施方式相比，被更有效地抑制。
<5.6变形例>
除了图17所示的结构之外，也可以构成为具有当第四时钟CKD成为高电平时使netB1的电位为低电平的薄膜晶体管和当第三时钟CKC成为高电平时使netB2的电位为低电平的薄膜晶体管。由此，在第四时钟CKD成为高电平的期间，netB1的电位可靠地成为低电平，在第三时钟CKC成为高电平的期间，netB2的电位可靠地成为低电平。其结果，薄膜晶体管T8、T11的阈值电压的移位被抑制。
<6.第六实施方式>
<6.1整体结构和栅极驱动器的结构>
在本实施方式中，整体结构和栅极驱动器的概略结构与图2和图3所示的上述第一实施方式中的结构大致相同，所以省略详细说明。其中，作为用于控制栅极总线GL1～GL8的扫描顺序(扫描方向)的信号，在上述第一实施方式中，第一～第六扫描控制信号CNT1～CNT6被从显示控制电路20发送到栅极驱动器40，与此相对，在本实施方式中，第一～第四扫描控制信号CNT1～CNT4被从显示控制电路20发送到栅极驱动器40。
<6.2移位寄存器的结构>
图20是表示本实施方式中的栅极驱动器40内的移位寄存器414的结构的框图。如图20所示，该移位寄存器414包括8个双稳态电路SR(1)～SR(8)。各双稳态电路设置有：用于分别接收2相时钟信号CKA、CKB的输入端子；用于接收低电平的电源电压VSS的输入端子；用于接收第一置位信号SET1的输入端子；用于接收第二置位信号SET2的输入端子；用于接收第一复位信号RESET1的输入端子；用于接收第二复位信号RESET2的输入端子；和用于输出扫描信号GOUT的输出端子。其中，移位寄存器414的各级(双稳态电路)的结构与图5所示的上述第一实施方式中的结构相同，所以省略说明。
在上述第一实施方式中，如图1所示，作为第二复位信号RESET2供给至第一级SR(1)的信号和作为第二复位信号RESET2供给至第二级SR(2)的信号是不同的。具体而言，作为第二复位信号RESET2，对第一级SR(1)供给第一扫描控制信号CNT1，对第二级SR(2)供给第二扫描控制信号CNT2。与此相对，在本实施方式中，如图20所示，不论对第一级SR(1)还是对第二级SR(2)，均供给第一扫描控制信号CNT1作为第二复位信号RESET2。
另外，在上述第一实施方式中，如图1所示，作为第一复位信号RESET1供给至第七级SR(7)的信号和作为第一复位信号RESET1供给至第八级SR(8)的信号是不同的。具体而言，作为第一复位信号RESET1，对第七级SR(7)供给第五扫描控制信号CNT5，对第八级SR(8)供给第六扫描控制信号CNT6。与此相对，在本实施方式中，如图20所示，不论对第七级SR(7)还是对第八级SR(8)，都供给第四扫描控制信号CNT4作为第一复位信号RESET1。
<6.2移位寄存器的动作>
接着，对本实施方式中的移位寄存器414整体的动作进行说明。此外，图21是进行正方向扫描时的时序图，图22是进行反方向扫描时的时序图。移位寄存器的各级(双稳态电路)的动作与上述第一实施方式相同，所以省略说明。
对进行正方向扫描时的移位寄存器414整体的动作进行说明。在本实施方式中，在时刻tf以前的期间，进行与上述第一实施方式相同的动作。当到达时刻tf时，如图21所示，产生第三扫描控制信号CNT3的脉冲。该第三扫描控制信号CNT3作为第一复位信号RESET1被供给至第六级SR(6)。由此，第六级SR(6)的netA的电位从高电平变化到低电平。在时刻tg，即使对被供给至任一级的第一复位信号RESET1也不产生脉冲。因此，对于任一级，在时刻tg的定时netA的电位均不会从高电平变化到低电平。当到达时刻th时，如图21所示，产生第四扫描控制信号CNT4的脉冲。该第四扫描控制信号CNT4，作为第一复位信号RESET1被供给至第七级SR(7)和第八级SR(8)。由此，第七级SR(7)和第八级SR(8)的netA的电位从高电平变化到低电平。
对进行反方向扫描时的移位寄存器414整体的动作进行说明。在本实施方式中，在时刻tf以前的期间，进行与上述第一实施方式相同的动作。当到达时刻tf时，如图22所示，产生第二扫描控制信号CNT2的脉冲。该第二扫描控制信号CNT2作为第二复位信号RESET2被供给至第三级SR(3)。由此，第三级SR(3)的netA的电位从高电平变化到低电平。在时刻tg，即使对被供给至任一级的第二复位信号RESET2也不产生脉冲。因此，对于任一级，在时刻tg的定时，netA的电位均不会从高电平变化到低电平。当到达时刻th时，如图22所示，产生第一扫描控制信号CNT1的脉冲。该第一扫描控制信号CNT1作为第二复位信号RESET2被供给至第二级SR(2)和第一级SR(1)。由此，第二级SR(2)和第一级SR(1)的netA的电位从高电平变化到低电平。
另外，担心以下情况：在正方向扫描时，在时刻th的定时，当第三栅极时钟信号GCK3从低电平变化到高电平时，第七级SR(7)的netA的电位通过上述自举而上升。因此，优选：在时刻th～时刻ti的期间，第三栅极时钟信号GCK3不成为高电平(参照在图21中由附图标记81的箭头所示的部分)。同样，优选：在反方向扫描时，在时刻th～时刻ti的期间，第二栅极时钟信号GCK2不成为高电平(参照在图22中由附图标记82的箭头表示的部分)。
<6.3效果>
根据本实施方式，通过比上述第一实施方式少的数量的控制信号来控制栅极总线GL1～GL8的扫描顺序。因此，与上述第一实施方式相比，信号配线被削减，另外，应在显示控制电路20生成的信号被削减。由此，能够进一步提高电路面积的降低、消耗电流的降低、成本的降低等的效果。
<7.其它>
在上述各实施方式中，列举液晶显示装置为例进行了说明，但本发明并不限定于此。如果构成为具有能够切换栅极总线的扫描顺序的移位寄存器，则也能够将本发明适用于有机EL(Electro Luminsecence)等其它显示装置。
附图标记说明
10……显示部
20……显示控制电路
30……源极驱动器(视频信号线驱动电路)
40……栅极驱动器(扫描信号线驱动电路)
41～49……(双稳态电路的)输入端子
51……(双稳态电路的)输出端子
410～414……移位寄存器
SR(1)～SR(n)……双稳态电路
TS，T1～T14……薄膜晶体管
C1……电容器
GL1～GLn……栅极总线
SL1～SLm……源极总线
CNT1～CNT6……第一～第六扫描控制信号
GCK1～GCK4……第一～第四栅极时钟信号
CKA，CKB，CKC，CKD……第一时钟、第二时钟、第三时钟、第四时钟
GOUT(1)～GOUT(n)……扫描信号
SET1……第一置位信号
SET2……第二置位信号
RESET1……第一复位信号
RESET2……第二复位信号

Claims (25)

1.一种移位寄存器，其特征在于：
所述移位寄存器包含具有第一状态和第二状态并相互串联连接的多个双稳态电路，所述多个双稳态电路根据至少4相时钟信号依次成为第一状态，所述至少4相时钟信号包含：作为第一时钟信号和第二时钟信号被供给至所述多个双稳态电路中的第奇数级双稳态电路的2相时钟信号；和作为所述第一时钟信号和所述第二时钟信号被供给至所述多个双稳态电路中的第偶数级双稳态电路的2相时钟信号，
各双稳态电路具有：
输出节点，其输出表示所述第一状态和所述第二状态中的任一状态的状态信号；
输出控制用开关元件，该输出控制用开关元件的第二电极被供给所述第一时钟信号，该输出控制用开关元件的第三电极与所述输出节点连接；
第一第一节点充电部，其用于根据从该各双稳态电路的前一级双稳态电路输出的状态信号，对与所述输出控制用开关元件的第一电极连接的第一节点进行充电；
第二第一节点充电部，其用于根据从该各双稳态电路的后一级双稳态电路输出的状态信号，对所述第一节点进行充电；
第一第一节点放电部，其用于根据从该各双稳态电路后的第三级双稳态电路输出的状态信号，对所述第一节点进行放电；和
第二第一节点放电部，其用于根据从该各双稳态电路前的第三级双稳态电路输出的状态信号，对所述第一节点进行放电。
2.如权利要求1所述的移位寄存器，其特征在于：
所述第一时钟信号和所述第二时钟信号的相位相互偏差180度。
3.如权利要求1所述的移位寄存器，其特征在于：
被供给至所述第奇数级双稳态电路的2相时钟信号和被供给至所述第偶数级双稳态电路的2相时钟信号的相位分别相互偏差90度。
4.如权利要求1所述的移位寄存器，其特征在于：
所述第一时钟信号从高电平变化到低电平的定时和所述第二时钟信号从低电平变化到高电平的定时相同，且所述第一时钟信号从低电平变化到高电平的定时和所述第二时钟信号从高电平变化到低电平的定时相同。
5.如权利要求1所述的移位寄存器，其特征在于：
所述4相时钟信号的占空比分别为50％。
6.如权利要求1所述的移位寄存器，其特征在于：
在各双稳态电路中，
所述第一第一节点充电部包含第一开关元件，该第一开关元件的第一电极和第二电极被供给从该各双稳态电路的前一级双稳态电路输出的状态信号，该第一开关元件的第三电极与所述第一节点连接，
所述第二第一节点充电部包含第二开关元件，该第二开关元件的第一电极和第二电极被供给从该各双稳态电路的后一级双稳态电路输出的状态信号，该第二开关元件的第三电极与所述第一节点连接，
所述第一第一节点放电部包含第三开关元件，该第三开关元件的第一电极被供给从该各双稳态电路后的第三级双稳态电路输出的状态信号，该第三开关元件的第二电极与所述第一节点连接，该第三开关元件的第三电极被供给低电平的电位，
所述第二第一节点放电部包含第四开关元件，该第四开关元件的第一电极被供给从该各双稳态电路前的第三级双稳态电路输出的状态信号，该第四开关元件的第二电极与所述第一节点连接，该第四开关元件的第三电极被供给低电平的电位。
7.如权利要求1所述的移位寄存器，其特征在于：
各双稳态电路还具有：
第五开关元件，该第五开关元件的第二电极与所述第一节点连接，该第五开关元件的第三电极被供给低电平的电位；和
第二节点控制部，其根据所述第二时钟信号和所述第一节点的电位，对与所述第五开关元件的第一电极连接的第二节点的电位进行控制。
8.如权利要求7所述的移位寄存器，其特征在于：
所述第二节点控制部包括：
第六开关元件，该第六开关元件的第一电极和第二电极被供给所述第二时钟信号，该第六开关元件的第三电极与所述第二节点连接；和
第七开关元件，该第七开关元件的第一电极与所述第一节点连接，该第七开关元件的第二电极与所述第二节点连接，该第七开关元件的第三电极被供给低电平的电位。
9.如权利要求1所述的移位寄存器，其特征在于：
所述第奇数级双稳态电路，接收供给至所述第偶数级双稳态电路的2相时钟信号分别作为第三时钟信号和第四时钟信号，
所述第偶数级双稳态电路，接收供给至所述第奇数级双稳态电路的2相时钟信号分别作为所述第三时钟信号和所述第四时钟信号，
各双稳态电路还具有：
第八开关元件，该第八开关元件的第二电极与所述第一节点连接，该第八开关元件的第三电极被供给低电平的电位；
第三节点控制部，其根据所述第三时钟信号和所述第一节点的电位，对与所述第八开关元件的第一电极连接的第三节点的电位进行控制；
第十一开关元件，该第十一开关元件的第二电极与所述第一节点连接，该第十一开关元件的第三电极被供给低电平的电位；和
第四节点控制部，其根据所述第四时钟信号和所述第一节点的电位，对与所述第十一开关元件的第一电极连接的第四节点的电位进行控制。
10.如权利要求9所述的移位寄存器，其特征在于：
所述第三节点控制部包括：
第九开关元件，该第九开关元件的第一电极和第二电极被供给所述第三时钟信号，该第九开关元件的第三电极与所述第三节点连接；和
第十开关元件，该第十开关元件的第一电极与所述第一节点连接，该第十开关元件的第二电极与所述第三节点连接，该第十开关元件的第三电极被供给低电平的电位，
所述第四节点控制部包括：
第十二开关元件，该第十二开关元件的第一电极和第二电极被供给所述第四时钟信号，该第十二开关元件的第三电极与所述第四节点连接；和
第十三开关元件，该第十三开关元件的第一电极与所述第一节点连接，该第十三开关元件的第二电极与所述第四节点连接，该第十三开关元件的第三电极被供给低电平的电位。
11.如权利要求1所述的移位寄存器，其特征在于：
从外部供给3个第一级侧控制信号，其用于通过所述第二第一节点放电部分别使所述多个双稳态电路中的第一级、第二级和第三级的双稳态电路中包含的所述第一节点放电，
从外部供给3个最后一级侧控制信号，其用于通过所述第一第一节点放电部分别使所述多个双稳态电路中的最后一级、最后一级的前一级和最后一级的前一级之前一级的双稳态电路中包含的所述第一节点放电。
12.如权利要求11所述的移位寄存器，其特征在于：
所述3个第一级侧控制信号中的2个第一级侧控制信号通过1个信号实现，
所述3个最后一级侧控制信号中的2个最后一级侧控制信号通过1个信号实现。
13.如权利要求12所述的移位寄存器，其特征在于：
在所述多个双稳态电路中的第一级、第二级和第三级的双稳态电路各自中，在所述第一节点通过所述第二第一节点充电部充电后至所述第一节点通过所述第二第一节点放电部放电的期间，所述第一时钟信号从低电平向高电平的变化被抑制，
在所述多个双稳态电路中的最后一级、最后一级的前一级和最后一级的前一级之前一级的双稳态电路各自中，在所述第一节点通过所述第一第一节点充电部充电后至所述第一节点通过所述第一第一节点放电部放电的期间，所述第一时钟信号从低电平向高电平的变化被抑制。
14.如权利要求11所述的移位寄存器，其特征在于：
所述多个双稳态电路中的第一级、第二级和第三级的双稳态电路中的任一个包含第十五开关元件，该第十五开关元件的第一电极被供给所述第一级侧控制信号，该第十五开关元件的第二电极与所述输出节点连接，该第十五开关元件的第三电极被供给低电平的电位，
所述多个双稳态电路中的最后一级、最后一级的前一级和最后一级的前一级之前一级的双稳态电路中的任一个包含第十六开关元件，该第十六开关元件的第一电极被供给所述最后一级侧控制信号，该第十六开关元件的第二电极与所述输出节点连接，该第十六开关元件的第三电极被供给低电平的电位。
15.如权利要求1所述的移位寄存器，其特征在于：
各双稳态电路还具有第十四开关元件，该第十四开关元件的第一电极被供给所述第二时钟信号，该第十四开关元件的第二电极与所述输出节点连接，该第十四开关元件的第三电极被供给低电平的电位。
16.如权利要求1所述的移位寄存器，其特征在于：
各双稳态电路还具有电容器，所述电容器的一端与所述第一节点连接，所述电容器的另一端与所述输出节点连接。
17.如权利要求1所述的移位寄存器，其特征在于：
各双稳态电路还具有：
第十七开关元件，该第十七开关元件的第一电极被供给从该各双稳态电路后的第二级双稳态电路或该各双稳态电路后的第三级双稳态电路输出的状态信号，该第十七开关元件的第二电极与所述输出节点连接，该第十七开关元件的第三电极被供给低电平的电位；和
第十八开关元件，该第十八开关元件的第一电极被供给从该各双稳态电路前的第二级双稳态电路或该各双稳态电路前的第三级双稳态电路输出的状态信号，该第十八开关元件的第二电极与所述输出节点连接，该第十八开关元件的第三电极被供给低电平的电位。
18.如权利要求1所述的移位寄存器，其特征在于：
所述移位寄存器使用非晶硅形成。
19.如权利要求1所述的移位寄存器，其特征在于：
所述移位寄存器使用微晶硅形成。
20.如权利要求1所述的移位寄存器，其特征在于：
所述移位寄存器使用多晶硅形成。
21.如权利要求1所述的移位寄存器，其特征在于：
所述移位寄存器使用氧化物半导体形成。
22.一种扫描信号线驱动电路，其特征在于：
所述扫描信号线驱动电路是对配置于显示部的多个扫描信号线进行驱动的显示装置的扫描信号线驱动电路，
所述扫描信号线驱动电路包括权利要求1所述的移位寄存器，
所述多个双稳态电路以与所述多个扫描信号线1对1地对应的方式设置，
各双稳态电路将从所述输出节点输出的状态信号作为扫描信号供给至与该各双稳态电路对应的扫描信号线。
23.一种显示装置，其特征在于：
所述显示装置包含所述显示部，并包括权利要求22所述的扫描信号线驱动电路。
24.如权利要求23所述的显示装置，其特征在于：
包含所述多个双稳态电路的移位寄存器设置于所述显示部的一端侧和另一端侧两者。
25.如权利要求23所述的显示装置，其特征在于：
所述第奇数级双稳态电路设置于所述显示部的一端侧，所述第偶数级双稳态电路设置于所述显示部的另一端侧。
CN2010800495150A 2009-11-04 2010-07-15 移位寄存器以及具备它的扫描信号线驱动电路和显示装置 Expired - Fee Related CN102598145B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009252688 2009-11-04
JP2009-252688 2009-11-04
PCT/JP2010/061945 WO2011055570A1 (ja) 2009-11-04 2010-07-15 シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置

Publications (2)

Publication Number Publication Date
CN102598145A true CN102598145A (zh) 2012-07-18
CN102598145B CN102598145B (zh) 2013-10-30

Family

ID=43969810

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800495150A Expired - Fee Related CN102598145B (zh) 2009-11-04 2010-07-15 移位寄存器以及具备它的扫描信号线驱动电路和显示装置

Country Status (8)

Country Link
US (1) US8519764B2 (zh)
EP (1) EP2498260B1 (zh)
JP (1) JP5127986B2 (zh)
KR (1) KR101250158B1 (zh)
CN (1) CN102598145B (zh)
BR (1) BR112012011605A2 (zh)
RU (1) RU2543312C2 (zh)
WO (1) WO2011055570A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104616616A (zh) * 2015-02-12 2015-05-13 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、阵列基板、显示装置
CN105185339A (zh) * 2015-10-08 2015-12-23 京东方科技集团股份有限公司 移位寄存器单元、栅线驱动装置以及驱动方法
CN105304011A (zh) * 2015-12-09 2016-02-03 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN106663470A (zh) * 2014-07-04 2017-05-10 夏普株式会社 移位寄存器和具备它的显示装置
CN107689217A (zh) * 2016-08-05 2018-02-13 瀚宇彩晶股份有限公司 栅极驱动电路和显示装置
CN107919159A (zh) * 2016-10-05 2018-04-17 硅显示技术有限公司 移位寄存器
CN108877639A (zh) * 2018-09-25 2018-11-23 京东方科技集团股份有限公司 显示面板的驱动方法、驱动电路、显示面板及显示装置
CN114694606A (zh) * 2020-12-25 2022-07-01 夏普株式会社 扫描信号线驱动电路以及显示装置

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9281077B2 (en) 2009-02-25 2016-03-08 Sharp Kabushiki Kaisha Shift register and display device
US8654108B2 (en) * 2009-09-25 2014-02-18 Sharp Kabushiki Kaisha Liquid crystal display device
JP5404807B2 (ja) * 2009-11-04 2014-02-05 シャープ株式会社 シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
US8731135B2 (en) * 2010-01-29 2014-05-20 Sharp Kabushiki Kaisha Shift register and display device
WO2011114562A1 (ja) * 2010-03-15 2011-09-22 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
JP5669453B2 (ja) * 2010-06-22 2015-02-12 株式会社ジャパンディスプレイ 双方向シフトレジスタ、及びこれを用いた画像表示装置
JP5618821B2 (ja) * 2010-12-28 2014-11-05 株式会社ジャパンディスプレイ 双方向シフトレジスタ及びこれを用いた画像表示装置
KR101756667B1 (ko) 2011-04-21 2017-07-11 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 포함하는 표시장치
JP5774911B2 (ja) 2011-06-01 2015-09-09 株式会社ジャパンディスプレイ 表示装置
KR101924427B1 (ko) * 2011-11-09 2019-02-21 엘지디스플레이 주식회사 복수의 클럭라인을 공유하는 쉬프트레지스터가 포함된 유기발광표시장치
JP6076332B2 (ja) * 2012-03-30 2017-02-08 シャープ株式会社 表示装置
EP2838200B1 (en) * 2012-04-10 2020-08-05 Joled Inc. Buffer circuit and method for driving buffer circuit
CN103279214A (zh) * 2012-06-28 2013-09-04 上海天马微电子有限公司 触摸显示屏的驱动方法
KR102055328B1 (ko) * 2012-07-18 2019-12-13 삼성디스플레이 주식회사 게이트 드라이버 및 이를 포함하는 표시 장치
WO2014054517A1 (ja) * 2012-10-05 2014-04-10 シャープ株式会社 シフトレジスタ、それを備える表示装置、およびシフトレジスタの駆動方法
US9881688B2 (en) 2012-10-05 2018-01-30 Sharp Kabushiki Kaisha Shift register
US20150262703A1 (en) * 2012-10-05 2015-09-17 Sharp Kabushiki Kaisha Shift register, display device provided therewith, and shift-register driving method
TWI490844B (zh) * 2013-01-15 2015-07-01 Giantplus Technology Co Ltd 具單ㄧ共用控制端之驅動模組
WO2015033838A1 (ja) * 2013-09-04 2015-03-12 シャープ株式会社 アクティブマトリクス基板、表示パネル及びそれを備えた表示装置
CN103680451B (zh) * 2013-12-18 2015-12-30 深圳市华星光电技术有限公司 用于液晶显示的goa电路及显示装置
KR102120070B1 (ko) * 2013-12-31 2020-06-08 엘지디스플레이 주식회사 표시장치 및 그 구동방법
US10199006B2 (en) * 2014-04-24 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
KR20160012350A (ko) * 2014-07-23 2016-02-03 삼성디스플레이 주식회사 가변 게이트 클록 발생기, 이를 포함하는 디스플레이 장치 및 디스플레이 장치의 구동 방법
KR101572378B1 (ko) * 2014-08-04 2015-11-27 엘지디스플레이 주식회사 터치 센서들을 가지는 표시장치
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
CN104464600B (zh) * 2014-12-26 2017-02-01 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、移位寄存器电路以及显示装置
CN104835476B (zh) * 2015-06-08 2017-09-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、阵列基板
TWI576849B (zh) * 2015-06-25 2017-04-01 群創光電股份有限公司 影像顯示系統與閘極驅動電路
US10657917B2 (en) * 2015-10-19 2020-05-19 Sharp Kabushiki Kaisha Shift register and display device including same
CN105469763B (zh) * 2015-12-28 2018-09-11 深圳市华星光电技术有限公司 栅极驱动单元、栅极驱动电路及显示装置
KR102574511B1 (ko) 2016-03-03 2023-09-05 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
KR102435224B1 (ko) 2016-04-05 2022-08-25 삼성디스플레이 주식회사 게이트 구동회로 및 그것을 포함하는 표시 장치
CN105741808B (zh) 2016-05-04 2018-02-16 京东方科技集团股份有限公司 栅极驱动电路、阵列基板、显示面板及其驱动方法
US10490133B2 (en) * 2016-08-18 2019-11-26 Hon Hai Precision Industry Co., Ltd. Shift register module and display driving circuit thereof
TWI613632B (zh) 2017-02-20 2018-02-01 友達光電股份有限公司 閘極驅動電路
KR102470378B1 (ko) * 2017-11-30 2022-11-23 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 발광 표시 장치
KR102437178B1 (ko) * 2017-11-30 2022-08-26 엘지디스플레이 주식회사 게이트 구동 회로
JP6845275B2 (ja) * 2018-11-22 2021-03-17 ラピスセミコンダクタ株式会社 表示装置及びデータドライバ
US11200862B2 (en) 2020-04-23 2021-12-14 Sharp Kabushiki Kaisha Shift register and display device provided with the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1514421A (zh) * 2002-12-31 2004-07-21 Lg.������Lcd���޹�˾ 平板显示设备的双向驱动电路及其驱动方法
CN101477836A (zh) * 2007-12-31 2009-07-08 乐金显示有限公司 移位寄存器
CN101527129A (zh) * 2008-03-04 2009-09-09 株式会社日立显示器 显示装置
CN101562046A (zh) * 2008-04-15 2009-10-21 乐金显示有限公司 移位寄存器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410583A (en) * 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
JP3424320B2 (ja) * 1994-04-22 2003-07-07 ソニー株式会社 アクティブマトリクス表示装置
US5859630A (en) * 1996-12-09 1999-01-12 Thomson Multimedia S.A. Bi-directional shift register
US7202846B2 (en) * 2001-11-30 2007-04-10 Sharp Kabushiki Kaisha Signal line drive circuit and display device using the same
TW571282B (en) 2002-09-17 2004-01-11 Au Optronics Corp Bi-directional shift register
GB2397710A (en) * 2003-01-25 2004-07-28 Sharp Kk A shift register for an LCD driver, comprising reset-dominant RS flip-flops
US7486269B2 (en) 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
KR101157240B1 (ko) * 2005-04-11 2012-06-15 엘지디스플레이 주식회사 쉬프트 레지스터의 구동방법, 게이트 드라이버 및 이를구비한 표시장치
KR101147125B1 (ko) 2005-05-26 2012-05-25 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치 및 그의 구동방법
KR20080058570A (ko) * 2006-12-22 2008-06-26 삼성전자주식회사 게이트 구동회로 및 이를 포함하는 액정표시장치
TWI351006B (en) * 2007-02-02 2011-10-21 Ind Tech Res Inst Level shifter for gate driver
JP4912186B2 (ja) 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
JP2008276849A (ja) 2007-04-27 2008-11-13 Mitsubishi Electric Corp 画像表示装置および半導体装置
US8937614B2 (en) * 2007-11-06 2015-01-20 Nlt Technologies, Ltd. Bidirectional shift register and display device using the same
CN101939777B (zh) 2008-02-19 2013-03-20 夏普株式会社 显示装置及显示装置的驱动方法
JP2009223051A (ja) 2008-03-17 2009-10-01 Sharp Corp 表示装置および表示装置の駆動方法
US8952880B2 (en) * 2008-03-19 2015-02-10 Sharp Kabushiki Kaisha Shift register and liquid crystal display device for detecting anomalous sync signal
US20110134090A1 (en) 2008-10-30 2011-06-09 Sharp Kabushiki Kaisha Shift register circuit and display device, and method for driving shift register circuit
BRPI0923245A2 (pt) 2008-12-10 2019-09-24 Sharp Kk circuito de excitacao de linha de sinal de varredura, registrador de deslocamente e metodo de excitacao de registrador de deslocamento
KR101407307B1 (ko) * 2008-12-20 2014-06-16 엘지디스플레이 주식회사 쉬프트 레지스터
JP2010192019A (ja) * 2009-02-17 2010-09-02 Sharp Corp シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
JP5401213B2 (ja) * 2009-08-31 2014-01-29 株式会社日立製作所 二次励磁発電装置及び二次励磁可変速発電電動装置
JPWO2011055584A1 (ja) * 2009-11-04 2013-03-28 シャープ株式会社 液晶表示装置およびその駆動方法
JP5404807B2 (ja) * 2009-11-04 2014-02-05 シャープ株式会社 シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
JP5436335B2 (ja) * 2010-05-25 2014-03-05 三菱電機株式会社 走査線駆動回路
US8654226B2 (en) * 2011-03-16 2014-02-18 Analog Devices, Inc. Clock gated power saving shift register

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1514421A (zh) * 2002-12-31 2004-07-21 Lg.������Lcd���޹�˾ 平板显示设备的双向驱动电路及其驱动方法
CN101477836A (zh) * 2007-12-31 2009-07-08 乐金显示有限公司 移位寄存器
CN101527129A (zh) * 2008-03-04 2009-09-09 株式会社日立显示器 显示装置
CN101562046A (zh) * 2008-04-15 2009-10-21 乐金显示有限公司 移位寄存器

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106663470B (zh) * 2014-07-04 2020-06-26 夏普株式会社 移位寄存器和具备它的显示装置
CN106663470A (zh) * 2014-07-04 2017-05-10 夏普株式会社 移位寄存器和具备它的显示装置
US9905155B2 (en) 2015-02-12 2018-02-27 Boe Technology Group Co., Ltd. Gate driver circuit, its driving method, array substrate and display device
CN104616616A (zh) * 2015-02-12 2015-05-13 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、阵列基板、显示装置
CN105185339A (zh) * 2015-10-08 2015-12-23 京东方科技集团股份有限公司 移位寄存器单元、栅线驱动装置以及驱动方法
US10446104B2 (en) 2015-10-08 2019-10-15 Boe Technology Group Co., Ltd. Shift register unit, gate line driving device, and driving method
WO2017097069A1 (en) * 2015-12-09 2017-06-15 Boe Technology Group Co., Ltd. Shift register unit and driving method, gate drive circuit, and display apparatus
US10283039B2 (en) 2015-12-09 2019-05-07 Boe Technology Group Co., Ltd. Shift register unit and driving method, gate drive circuit, and display apparatus
CN105304011B (zh) * 2015-12-09 2019-11-19 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105304011A (zh) * 2015-12-09 2016-02-03 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN107689217A (zh) * 2016-08-05 2018-02-13 瀚宇彩晶股份有限公司 栅极驱动电路和显示装置
CN107689217B (zh) * 2016-08-05 2020-08-07 瀚宇彩晶股份有限公司 栅极驱动电路和显示装置
CN107919159A (zh) * 2016-10-05 2018-04-17 硅显示技术有限公司 移位寄存器
CN107919159B (zh) * 2016-10-05 2021-03-12 硅显示技术有限公司 移位寄存器
CN108877639A (zh) * 2018-09-25 2018-11-23 京东方科技集团股份有限公司 显示面板的驱动方法、驱动电路、显示面板及显示装置
CN114694606A (zh) * 2020-12-25 2022-07-01 夏普株式会社 扫描信号线驱动电路以及显示装置

Also Published As

Publication number Publication date
JPWO2011055570A1 (ja) 2013-03-28
RU2012122770A (ru) 2013-12-10
EP2498260B1 (en) 2019-02-27
EP2498260A4 (en) 2016-03-16
US20120194489A1 (en) 2012-08-02
CN102598145B (zh) 2013-10-30
KR101250158B1 (ko) 2013-04-05
KR20120080621A (ko) 2012-07-17
WO2011055570A1 (ja) 2011-05-12
JP5127986B2 (ja) 2013-01-23
BR112012011605A2 (pt) 2016-06-28
EP2498260A1 (en) 2012-09-12
RU2543312C2 (ru) 2015-02-27
US8519764B2 (en) 2013-08-27

Similar Documents

Publication Publication Date Title
CN102598145B (zh) 移位寄存器以及具备它的扫描信号线驱动电路和显示装置
JP5404807B2 (ja) シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
CN102959614B (zh) 扫描信号线驱动电路和具备它的显示装置
JP6227530B2 (ja) ゲートドライバ集積回路、シフトレジスタ及びディスプレイスクリーン
CN102298896B (zh) 双向移位寄存器及使用它的图像显示装置
JP5372268B2 (ja) 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法
CN102667909B (zh) 扫描信号线驱动电路以及具备其的显示装置
JP4713246B2 (ja) 液晶表示素子
WO2011055584A1 (ja) 液晶表示装置およびその駆動方法
TWI529682B (zh) A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line
JP2010192019A (ja) シフトレジスタならびにそれを備えた走査信号線駆動回路および表示装置
TWI534787B (zh) Liquid crystal display device and auxiliary capacitor line drive method
US10748465B2 (en) Gate drive circuit, display device and method for driving gate drive circuit
CN101326587A (zh) 移位寄存器电路以及显示驱动装置
JP2009181612A (ja) シフトレジスタ回路及び液晶表示装置
CN112037718B (zh) 移位寄存器、栅极驱动电路及显示装置
JP2019090897A (ja) 走査線駆動回路およびこれを備えた表示装置
KR20070109387A (ko) 액정표시장치의 쉬프트레지스터 및 이의 구동방법
TWI425287B (zh) 用於液晶顯示器之閘極線驅動模組與相關之液晶顯示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20131030

Termination date: 20200715