JP2019090897A - 走査線駆動回路およびこれを備えた表示装置 - Google Patents

Abstract

【課題】走査方向を切り替え、誤動作を防止できる小規模の走査線駆動回路を提供する。【解決手段】単位回路に、第１クロック信号が与えられたトランジスタ、第１ノードにオフレベル電圧を印加するトランジスタ、第２ノードにオフレベル電圧を印加するトランジスタ、順方向走査時に第１クロック信号よりも進むクロック信号に基づき第２ノードにオンレベル電圧を印加するトランジスタ、逆方向走査時に第１クロック信号よりも進むクロック信号に基づき第２ノードにオンレベル電圧を印加するトランジスタ、および、前方段と後方段の単位回路の出力信号に基づき第１ノードの電圧を制御する回路を設ける。第１ノードの電圧がオフレベルである間に、第２ノードの電圧はオンレベルとオフレベルに変化し、第１ノードの電圧がオフレベルである間に第１クロック信号がオンレベルに変化するときに、第２ノードの電圧がオンレベルであるように単位回路を構成する。【選択図】図５

Description

本発明は、走査線の選択順序（以下、走査方向という）を切り替える機能を有する走査線駆動回路、および、これを備えた表示装置に関する。

液晶表示装置は、薄型、軽量、低消費電力の表示装置として広く利用されている。液晶表示装置は、複数の走査線と複数のデータ線と複数の画素回路とを含む液晶パネル、走査線駆動回路、および、データ線駆動回路を備えている。液晶表示装置では、装置を小型化するために、走査線駆動回路を画素回路と共に液晶パネル上に形成する技術（ゲートドライバモノリシック技術）が用いられることがある。

走査線駆動回路は、複数の単位回路を多段接続した構成を有する。走査線駆動回路の単位回路については、従来から多くの回路が知られている。例えば特許文献１には、図２４に示す単位回路９１が記載されている。単位回路９１は、１０個の薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴという）Ｑ１〜Ｑ１０、および、コンデンサＣ９を含んでいる。単位回路９１を多段接続した走査線駆動回路によれば、ＴＦＴのリーク電流が比較的大きい場合でも、リーク電流に起因する不必要な消費電力を抑制することができる。なお、この走査線駆動回路は、走査方向を切り替える機能を有していない。

国際公開第２０１０／６７６４１号

走査線駆動回路の誤動作を防止するために、単位回路には出力トランジスタのゲート端子の電圧を安定化させる安定化回路が設けられることがある。また、走査線駆動回路の中には、走査方向を切り替える機能を有するものがある。ところが、安定化回路を含み、走査方向を切り替える機能を有する単位回路を特段の工夫を行うことなく設計すると、安定化回路に含まれる特定のＴＦＴのサイズを大きくする必要が生じ、走査線駆動回路のサイズが大きくなる（後述する図９およびその説明を参照）。

それ故に、走査方向を切り替える機能を有し、誤動作を防止でき、回路規模の小さい走査線駆動回路を提供することが課題として挙げられる。

上記の課題は、例えば、複数の単位回路を多段接続して構成され、走査方向を切り替える機能を有する走査線駆動回路であって、単位回路は、第１クロック信号が与えられた第１導通端子と、出力端子に接続された第２導通端子と、第１ノードに接続された制御端子とを有する出力トランジスタと、第１ノードに接続された第１導通端子と、オフレベル電圧が印加された第２導通端子と、第２ノードに接続された制御端子とを有する第１トランジスタと、第２ノードに接続された第１導通端子と、オフレベル電圧が印加された第２導通端子と、第１ノードに接続された制御端子とを有する第２トランジスタと、順方向走査のときに第１クロック信号よりも進む第２クロック信号に基づき、第２ノードにオンレベル電圧を印加する第３トランジスタと、逆方向走査のときに第１クロック信号よりも進む第３クロック信号に基づき、第２ノードにオンレベル電圧を印加する第４トランジスタと、前方段の単位回路の出力信号と後方段の単位回路の出力信号とに基づき、第１ノードの電圧を制御する第１ノード制御回路とを備え、第１ノードの電圧がオフレベルである間に、第２ノードの電圧はオンレベルとオフレベルに変化し、第１ノードの電圧がオフレベルである間に第１クロック信号がオンレベルに変化するときに、第２ノードの電圧はオンレベルである走査線駆動回路によって解決することができる。

上記の走査線駆動回路では、順方向走査のときに第２クロック信号が第１クロック信号よりも前にオンレベルになり、逆方向走査のときに第３クロック信号が第１クロック信号よりも前にオンレベルになる。このため、第１クロック信号がオンレベルに変化するときに、第２ノードの電圧は既にオンレベルであり、第１トランジスタは既にオン状態である。したがって、第１トランジスタのサイズを大きくしなくても、第１ノードの電圧は、第１クロック信号がオンレベルに変化したときに上昇しても、直ちにオフレベルになる。よって、走査方向を切り替える機能を有し、誤動作を防止でき、かつ、回路規模の小さい走査線駆動回路を提供することができる。

第１の実施形態に係る走査線駆動回路を備えた液晶表示装置の構成を示すブロック図である。 図１に示す液晶表示装置の画素回路の回路図である。 第１の実施形態に係る走査線駆動回路の構成を示すブロック図である。 図３に示す走査線駆動回路が順方向走査を行うときのクロック信号と制御信号を示す図である。 図３に示す走査線駆動回路が逆方向走査を行うときのクロック信号と制御信号を示す図である。 図３に示す走査線駆動回路の単位回路の回路図である。 図３に示す走査線駆動回路が順方向走査を行うときのタイミングチャートである。 図３に示す走査線駆動回路が逆方向走査を行うときのタイミングチャートである。 図５に示す単位回路で発生する寄生容量を示す図である。 図３に示す走査線駆動回路によって抑制されるノイズを示す図である。 比較例に係る走査線駆動回路の単位回路の回路図である。 第２の実施形態に係る走査線駆動回路の構成を示すブロック図である。 図１０に示す走査線駆動回路が順方向走査を行うときのクロック信号と制御信号を示す図である。 図１０に示す走査線駆動回路が逆方向走査を行うときのクロック信号と制御信号を示す図である。 図１０に示す走査線駆動回路の単位回路の回路図である。 図１０に示す走査線駆動回路が順方向走査を行うときのタイミングチャートである。 図１０に示す走査線駆動回路が逆方向走査を行うときのタイミングチャートである。 図１０に示す走査線駆動回路によって抑制されるノイズを示す図である。 第３の実施形態に係る走査線駆動回路の構成を示すブロック図である。 図１５に示す走査線駆動回路が順方向走査を行うときのクロック信号を示す図である。 図１５に示す走査線駆動回路が逆方向走査を行うときのクロック信号を示す図である。 図１５に示す走査線駆動回路の単位回路の回路図である。 図１５に示す走査線駆動回路が順方向走査を行うときのタイミングチャートである。 図１５に示す走査線駆動回路が逆方向走査を行うときのタイミングチャートである。 図１５に示す走査線駆動回路によって抑制されるノイズを示す図である。 第４の実施形態に係る走査線駆動回路の単位回路の回路図である。 変形例に係る走査線駆動回路の単位回路の回路図である。 実施形態および変形例に係る走査線駆動回路を備えた液晶表示装置の構成を示すブロック図である。 実施形態および変形例に係る走査線駆動回路を備えた液晶表示装置の構成を示すブロック図である。 従来の走査線駆動回路の単位回路の回路図である。

以下、図面を参照して、各実施形態に係る走査線駆動回路、および、これを備えた液晶表示装置について説明する。以下の説明では、ＴＦＴの導通端子がドレイン端子およびソース端子として機能する場合には、その導通端子を固定的にドレイン端子またはソース端子と呼ぶ。また、ある端子経由で入力または出力される信号を端子と同じ名称で呼ぶ（例えば、クロック端子ＣＫＡ経由で入力される信号をクロック信号ＣＫＡと呼ぶ）。ＸｍｏｄＹはＸをＹで割ったときの余りを表し、ｍおよびｎは２以上の整数、ｉは１以上ｍ以下の整数、ｊは１以上ｎ以下の整数であるとする。

（第１の実施形態）
図１は、第１の実施形態に係る走査線駆動回路を備えた液晶表示装置の構成を示すブロック図である。図１に示す液晶表示装置１は、液晶パネル２、走査線駆動回路１０、および、データ線駆動回路３を備えている。液晶パネル２は、表示領域４を有する。表示領域４は、ｍ本の走査線Ｇ１〜Ｇｍ、ｎ本のデータ線Ｓ１〜Ｓｎ、および、（ｍ×ｎ）個の画素回路５を含んでいる。走査線Ｇ１〜Ｇｍは、互いに平行に配置される。データ線Ｓ１〜Ｓｎは、走査線Ｇ１〜Ｇｍと直交するように互に平行に配置される。走査線Ｇ１〜Ｇｍとデータ線Ｓ１〜Ｓｎは、（ｍ×ｎ）箇所で交差する。（ｍ×ｎ）個の画素回路５は、走査線Ｇ１〜Ｇｍとデータ線Ｓ１〜Ｓｎの交点に対応して２次元状に配置される。

図２は、画素回路５の回路図である。図２には、ｉ行ｊ列目の画素回路５が記載されている。画素回路５は、ＴＦＴ６、液晶容量７、および、補助容量８を含んでいる。ＴＦＴ６のゲート端子は走査線Ｇｉに接続され、ＴＦＴ６のソース端子はデータ線Ｓｊに接続され、ＴＦＴ６のドレイン端子は液晶容量７と補助容量８の一方の電極（図２では上側の電極）に接続される。液晶容量７の他方の電極は共通電極ＣＯＭに接続され、補助容量８の他方の電極は補助容量線ＣＳに接続される。

走査線駆動回路１０は、ＴＦＴ６と同じ製造プロセスを用いて、液晶パネル２上に一体に形成される（ゲートドライバモノリシック構成）。走査線駆動回路１０は、表示領域４の辺のうちデータ線Ｓ１〜Ｓｎと平行な２辺の一方（図１では左辺）に沿って配置される。走査線Ｇ１〜Ｇｍの一端（図１では左端）は、走査線駆動回路１０に接続される。データ線駆動回路３はＩＣチップに内蔵され、データ線駆動回路３を内蔵したＩＣチップは液晶パネル２上で表示領域４の周辺部に実装される。液晶パネル２には、フレキシブルプリント基板９が接続される。

走査線駆動回路１０は、データ線駆動回路３から供給された制御信号Ｃｇに従い、走査線Ｇ１〜Ｇｍを駆動する。データ線駆動回路３は、液晶表示装置１の外部からフレキシブルプリント基板９を経由して供給された映像信号（図示せず）に基づき、データ線Ｓ１〜Ｓｎを駆動する。より詳細には、液晶表示装置１の１フレーム期間には、ｍ個のライン期間が含まれる。走査線駆動回路１０は、各ライン期間において、走査線Ｇ１〜Ｇｍの中から１本の走査線を選択し、選択した走査線を含む複数の走査線にハイレベル電圧を印加し、それ以外の走査線にローレベル電圧を印加する。ハイレベル電圧が印加された走査線に接続された画素回路５では、ＴＦＴ６がオンする。データ線駆動回路３は、各ライン期間において、映像信号に応じたｎ個の電圧（以下、データ電圧という）をデータ線Ｓ１〜Ｓｎに印加する。ライン期間が終了する前（または終了時）に、走査線駆動回路１０は、選択した走査線に印加する電圧をハイレベル電圧からローレベル電圧に変化させる。これに伴い、選択されていた走査線に接続されたｎ個の画素回路５ではＴＦＴ６がオフし、ｎ個の画素回路５にｎ個のデータ電圧がそれぞれ書き込まれる。画素回路５は、１個のサブ画素に対応する。サブ画素の輝度は、画素回路５に書き込まれたデータ電圧に応じて変化する。したがって、走査線駆動回路１０とデータ線駆動回路３を用いて（ｍ×ｎ）個の画素回路５に（ｍ×ｎ）個のデータ電圧を書き込むことにより、液晶パネル２に所望の画像を表示することができる。なお、制御信号Ｃｇは、液晶表示装置１の外部からフレキシブルプリント基板９を経由して走査線駆動回路１０に供給されてもよい。

図３は、走査線駆動回路１０の構成を示すブロック図である。図３に示す走査線駆動回路１０は、ｍ個の単位回路１１を多段接続した構成を有する。ただし、図３に示す構成は、ｍが８以上の４の倍数であるときの例である。単位回路１１は、クロック端子ＣＫＡ、ＣＫＢ、ＣＫＣ、ＣＫＤ、制御端子ＵＤ、ＵＤＢ、セット端子Ｓ、リセット端子Ｒ、および、出力端子Ｇを有する。走査線駆動回路１０には、４相のクロック信号ＣＫ１〜ＣＫ４、制御信号ＵＤ、ＵＤＢ、ゲートスタートパルスＧＳＰ１、ＧＳＰ２、および、ゲートエンドパルスＧＥＰ１、ＧＥＰ２が供給される。

制御信号ＵＤ、ＵＤＢは、それぞれ、各段の単位回路１１の制御端子ＵＤ、ＵＤＢに供給される。ｉ段目の単位回路１１のクロック端子ＣＫＡ、ＣＫＢ、ＣＫＣ、ＣＫＤには、それぞれ、クロック信号ＣＫａ、ＣＫｂ、ＣＫｃ、ＣＫｄが供給される。ただし、ａ＝（ｉ−１）ｍｏｄ４＋１、ｂ＝（ｉ＋１）ｍｏｄ４＋１、ｃ＝ｉｍｏｄ４＋１、ｄ＝（ｉ＋２）ｍｏｄ４＋１である。１段目および２段目の単位回路１１のセット端子Ｓには、それぞれ、ゲートスタートパルスＧＳＰ１、ＧＳＰ２が供給される。それ以外の単位回路１１のセット端子Ｓには、２段前の単位回路１１の出力信号Ｇが供給される。（ｍ−１）段目およびｍ段目の単位回路１１のリセット端子Ｒには、それぞれ、ゲートエンドパルスＧＥＰ２、ＧＥＰ１が供給される。それ以外の単位回路１１のリセット端子Ｒには、２段後の単位回路１１の出力信号Ｇが供給される。ｉ段目の単位回路１１の出力信号Ｇは、走査線Ｇｉに印加される。

走査線駆動回路１０は、制御信号ＵＤ、ＵＤＢに従い走査方向を切り替える。制御信号ＵＤがハイレベル、制御信号ＵＤＢがローレベルのときには、走査線駆動回路１０は走査線Ｇ１〜Ｇｍを昇順に（Ｇ１、Ｇ２、…、Ｇｍ−１、Ｇｍの順に）選択する。制御信号ＵＤがローレベル、制御信号ＵＤＢがハイレベルのときには、走査線駆動回路１０は走査線Ｇ１〜Ｇｍを降順に（Ｇｍ、Ｇｍ−１、…、Ｇ２、Ｇ１の順に）選択する。以下、前者を順方向走査、後者を逆方向走査という。制御信号ＵＤＢは、制御信号ＵＤの否定信号でもよく、制御信号ＵＤとは独立して変化する信号でもよい。後者の場合、例えば垂直帰線期間において、制御信号ＵＤ、ＵＤＢが共にローレベルになってもよい。

クロック信号ＣＫ１〜ＣＫ４は、１周期のうち１／４周期以上かつ半周期未満において（具体的には、半周期よりも少し短い時間において）ハイレベルになり、残りの時間においてローレベルになる。図４Ａは、走査線駆動回路１０が順方向走査を行うときのクロック信号と制御信号を示す図である。この場合、クロック信号ＣＫ２、ＣＫ３は、それぞれ、クロック信号ＣＫ１よりも１／４周期、半周期だけ遅れる。クロック信号ＣＫ４は、クロック信号ＣＫ１よりも１／４周期だけ進む。図４Ｂは、走査線駆動回路１０が逆方向走査を行うときのクロック信号と制御信号を示す図である。この場合、クロック信号ＣＫ２は、クロック信号ＣＫ１よりも１／４周期だけ進む。クロック信号ＣＫ３、ＣＫ４は、それぞれ、クロック信号ＣＫＡよりも半周期、１／４周期だけ遅れる。

図５は、単位回路１１の回路図である。単位回路１１は、８個のＮチャネル型ＴＦＴ：Ｔ１〜Ｔ８、および、コンデンサＣ１を含んでいる。Ｎチャネル型トランジスタでは、ハイレベルがオンレベル、ローレベルがオフレベルである。ＴＦＴ：Ｔ５のドレイン端子は制御端子ＵＤに接続され、ＴＦＴ：Ｔ５のゲート端子はセット端子Ｓに接続される。ＴＦＴ：Ｔ６のドレイン端子は制御端子ＵＤＢに接続され、ＴＦＴ：Ｔ６のゲート端子はリセット端子Ｒに接続される。ＴＦＴ：Ｔ５、Ｔ６のソース端子は、ＴＦＴ：Ｔ１、Ｔ７のゲート端子、および、ＴＦＴ：Ｔ２のドレイン端子に接続される。ＴＦＴ：Ｔ３のドレイン端子は制御端子ＵＤに接続され、ＴＦＴ：Ｔ３のゲート端子はクロック端子ＣＫＤに接続される。ＴＦＴ：Ｔ４のドレイン端子は制御端子ＵＤＢに接続され、ＴＦＴ：Ｔ４のゲート端子はクロック端子ＣＫＣに接続される。ＴＦＴ：Ｔ３、Ｔ４のソース端子は、ＴＦＴ：Ｔ２のゲート端子、および、ＴＦＴ：Ｔ７のドレイン端子に接続される。ＴＦＴ：Ｔ１のドレイン端子はクロック端子ＣＫＡに接続され、ＴＦＴ：Ｔ１のソース端子はＴＦＴ：Ｔ８のドレイン端子、および、出力端子Ｇに接続される。ＴＦＴ：Ｔ８のゲート端子は、クロック端子ＣＫＢに接続される。ＴＦＴ：Ｔ２、Ｔ７、Ｔ８のソース端子には、ローレベル電圧ＶＳＳが印加される。コンデンサＣ１は、ＴＦＴ：Ｔ１のゲート端子とソース端子の間に設けられる。ＴＦＴ：Ｔ７のサイズは、ＴＦＴ：Ｔ３、Ｔ４のサイズよりも十分に大きい。ＴＦＴ：Ｔ２〜Ｔ４、Ｔ７は、ＴＦＴ：Ｔ１のゲート端子の電圧を安定化させる安定化回路として機能する。以下、ＴＦＴ：Ｔ１のゲート端子が接続されたノードをＮ１、ＴＦＴ：Ｔ２のゲート端子が接続されたノードをＮ２という。

図６Ａは、走査線駆動回路１０が順方向走査を行うときのタイミングチャートである。以下、図６Ａを参照して、順方向走査を行うときの単位回路１１の動作を説明する。時刻ｔ１１の直前では、クロック信号ＣＫＣはハイレベル、他のクロック信号、セット信号Ｓ、リセット信号Ｒ、ノードＮ１、Ｎ２の電圧、および、出力信号Ｇはローレベル、ＴＦＴ：Ｔ４はオン状態、他のＴＦＴはオフ状態である。時刻ｔ１１において、クロック信号ＣＫＢとセット信号Ｓがハイレベルに変化する。このため、ＴＦＴ：Ｔ５、Ｔ８はオンする。これに伴い、ノードＮ１の電圧はハイレベルになり、ＴＦＴ：Ｔ１、Ｔ７はオンする。

時刻ｔ１２よりも前に、クロック信号ＣＫＣがローレベルに変化する。このため、ＴＦＴ：Ｔ４はオフする。時刻ｔ１２において、クロック信号ＣＫＤがハイレベルに変化する。このため、ＴＦＴ：Ｔ３はオンする。上述したように、ＴＦＴ：Ｔ７のサイズは、ＴＦＴ：Ｔ３のサイズよりも十分に大きい。したがって、ＴＦＴ：Ｔ７がオン状態のときにＴＦＴ：Ｔ３がオンしても、ノードＮ２の電圧はローレベルを保つ。

時刻ｔ１３よりも前に、クロック信号ＣＫＢとセット信号Ｓがローレベルに変化する。このため、ＴＦＴ：Ｔ５、Ｔ８はオフする。時刻ｔ１３において、クロック信号ＣＫＡがハイレベルに変化する。このときＴＦＴ：Ｔ１はオン状態であるので、ＴＦＴ：Ｔ１のドレイン端子の電圧が上昇すると、ＴＦＴ：Ｔ１のソース端子の電圧も上昇する。ＴＦＴ：Ｔ１のゲート端子とソース端子の間にはコンデンサＣ１が設けられているので、ノードＮ１の電圧も上昇する。ノードＮ１の電圧は、ブートストラップ効果によって通常のハイレベルよりも高くなる。したがって、出力信号Ｇの電圧は、ＴＦＴ：Ｔ１の閾値電圧分だけ低下することなく、クロック信号ＣＫＡのハイレベル電圧と同じレベルになる。

時刻ｔ１４よりも前に、クロック信号ＣＫＤがローレベルに変化する。このため、ＴＦＴ：Ｔ３はオフする。時刻ｔ１４において、クロック信号ＣＫＣがハイレベルに変化する。このため、ＴＦＴ：Ｔ４はオンする。時刻ｔ１５よりも前に、クロック信号ＣＫＡがローレベルに変化する。このため、ノードＮ１の電圧は通常のハイレベルに戻り、出力信号Ｇはローレベルになる。時刻ｔ１５において、クロック信号ＣＫＢとリセット信号Ｒがハイレベルに変化する。このため、ＴＦＴ：Ｔ６、Ｔ８はオンする。これに伴い、ノードＮ１の電圧はローレベルになり、ＴＦＴ：Ｔ１、Ｔ７はオフする。出力信号Ｇは、確実にローレベルになる。

時刻ｔ１６よりも前に、クロック信号ＣＫＣがローレベルに変化する。このため、ＴＦＴ：Ｔ４はオフする。時刻ｔ１６において、クロック信号ＣＫＤがハイレベルに変化する。このため、ＴＦＴ：Ｔ３はオンする。これに伴い、ノードＮ２の電圧はハイレベルになり、ＴＦＴ：Ｔ２はオンする。時刻ｔ１７よりも前に、クロック信号ＣＫＢがローレベルに変化する。このため、ＴＦＴ：Ｔ８はオフする。時刻ｔ１７において、クロック信号ＣＫＡがハイレベルに変化する。このときＴＦＴ：Ｔ１はオフ状態であるので、クロック信号ＣＫＡがハイレベルに変化しても、出力信号Ｇはローレベルを保つ。

時刻ｔ１７以降、ノードＮ２の電圧は、クロック信号ＣＫＤがハイレベルに変化したときにハイレベルになり、クロック信号ＣＫＣがハイレベルに変化したときにローレベルになる。ノードＮ１の電圧は、次にセット信号Ｓがハイレベルになるまでローレベルを保つ。出力信号Ｇは、次にセット信号Ｓがハイレベルになった後にクロック信号ＣＫＡがハイレベルになるまでローレベルを保つ。単位回路１１では、ノードＮ１の電圧がローレベルである間に、ノードＮ２の電圧はハイレベルとローレベルに変化する。

図６Ｂは、走査線駆動回路１０が逆方向走査を行うときのタイミングチャートである。逆方向走査のときの単位回路１１の動作は、順方向走査のときの単位回路１１の動作において、クロック信号ＣＫＣとクロック信号ＣＫＤを入れ替え、セット信号Ｓとリセット信号Ｒを入れ替え、ＴＦＴ：Ｔ３、Ｔ５とＴＦＴ：Ｔ４、Ｔ６を入れ替えたものと同じである。図６Ａおよび図６Ｂに示すように、ノードＮ１の電圧と出力信号Ｇは、順方向走査のときと逆方向走査のときとで同じように変化する。

以下、図７〜図９を参照して、本実施形態に係る走査線駆動回路１０の効果を説明する。図７に示すように、単位回路１１では、ＴＦＴ：Ｔ１のドレイン端子とゲート端子の間に寄生容量Ｃｘが発生する。このため、ノードＮ１の電圧がローレベルである間にクロック信号ＣＫＡがハイレベルに変化すると、ノードＮ１の電圧は少し上昇する。このときにＴＦＴ：Ｔ１を流れるリーク電流によって、出力信号Ｇも少し変化する。このため、走査線駆動回路を特段の工夫を行うことなく設計すると、ノードＮ１の電圧と出力信号Ｇに図８に示すノイズが載る。走査線駆動回路１０によれば、図８に示すノイズを抑制することができる。

走査線駆動回路１０が順方向走査を行うときには、ノードＮ２の電圧は、クロック信号ＣＫＤがハイレベルに変化したときにハイレベルに変化する。この場合、クロック信号ＣＫＤはクロック信号ＣＫＡよりも１／４周期だけ進んでいる（図６Ａを参照）。したがって、クロック信号ＣＫＡがハイレベルに変化するときに、ノードＮ２の電圧は既にハイレベルであり、ＴＦＴ：Ｔ２は既にオン状態である。

走査線駆動回路１０が逆方向走査を行うときには、ノードＮ２の電圧は、クロック信号ＣＫＣがハイレベルに変化したときにハイレベルに変化する。この場合、クロック信号ＣＫＣはクロック信号ＣＫＡよりも１／４周期だけ進んでいる（図６Ｂを参照）。したがって、クロック信号ＣＫＡがハイレベルに変化するときに、ノードＮ２の電圧は既にハイレベルであり、ＴＦＴ：Ｔ２は既にオン状態である。

どちらの場合でも、ノードＮ１の電圧は、クロック信号ＣＫＡがハイレベルに変化したときに上昇しても、ＴＦＴ：Ｔ２の作用によって直ちにローレベルになる。したがって、ノードＮ１の電圧に載るノイズを抑制することができる。また、ＴＦＴ：Ｔ１を流れるリーク電流が減少するので、出力信号Ｇに載るノイズを抑制することができる。よって、走査線駆動回路１０によれば、誤動作や液晶表示装置１における異常表示を防止することができる。

比較例に係る走査線駆動回路として、図９に示す単位回路８１を多段接続した走査線駆動回路を考える。単位回路８１では、ＴＦＴ：Ｔ３のドレイン端子とゲート端子はクロック端子ＣＫＢに接続される。ＴＦＴ：Ｔ４のドレイン端子はノードＮ２に接続され、ＴＦＴ：Ｔ４のソース端子にはローレベル電圧ＶＳＳが印加され、ＴＦＴ：Ｔ４のゲート端子はクロック端子ＣＫＡに接続される。

単位回路８１では、クロック信号ＣＫＢがハイレベルに変化したときに、ＴＦＴ：Ｔ３がオンし、ノードＮ２の電圧はハイレベルになる。クロック信号ＣＫＡがハイレベルに変化したときに、ＴＦＴ：Ｔ４がオンし、ノードＮ２の電圧はローレベルになる。ＴＦＴ：Ｔ４のサイズは意図的に小さく設計されるので、クロック信号ＣＫＡがハイレベルに変化したときに、ノードＮ２の電圧波形に鈍りが発生する。単位回路８１によれば、鈍りを有する信号を用いてＴＦＴ：Ｔ２を制御することにより、クロック信号ＣＫＡがハイレベルに変化したときにノードＮ１の電圧に載るノイズを抑制することができる。しかしながら、ノードＮ２の電圧波形鈍りによりノイズ制御を行うためＴＦＴ：Ｔ２のサイズを大きくする必要があるので、比較例に係る走査線駆動回路のサイズは大きくなる。

これに対して、単位回路１１では、順方向走査のときにはクロック信号ＣＫＤがクロック信号ＣＫＡよりも前にハイレベルになり、逆方向走査のときにはクロック信号ＣＫＣがクロック信号ＣＫＡよりも前にハイレベルになる。このため、クロック信号ＣＫＡがハイレベルに変化するときに、ノードＮ２の電圧は既にハイレベルであり、ＴＦＴ：Ｔ２は既にオン状態である。したがって、ＴＦＴ：Ｔ２のサイズを大きくしなくても、ノードＮ１の電圧は、クロック信号ＣＫＡがハイレベルに変化したときに上昇しても、直ちにローレベルになる。よって、本実施形態に係る走査線駆動回路１０によれば、走査方向を切り替える機能を有し、誤動作を防止でき、かつ、回路規模の小さい走査線駆動回路を提供することができる。また、液晶パネル２の額縁サイズ（表示領域４の周辺部の幅）を小さくすることができる。

液晶表示装置１では、表示中に走査線駆動回路１０の動作を停止させることがある。この場合、停止期間ではノードＮ１の電圧を保持する必要がある。このような場合でも、ＴＦＴ：Ｔ２を小さく設計できるので、ＴＦＴ：Ｔ２を流れるリーク電流を削減し、ノードＮ１の電圧をより容易に保持することができる。

本実施形態では、制御信号ＵＤは、順方向走査のときにオンレベル（ハイレベル）、逆方向走査のときにオフレベル（ローレベル）になる第１制御信号に該当する。制御信号ＵＤＢは、順方向走査のときにオフレベル、逆方向走査のときにオンレベルになる第２制御信号に該当する。クロック信号ＣＫＡは、第１クロック信号に該当する。クロック信号ＣＫＤは、順方向走査のときに第１クロック信号よりも第１時間（１／４周期）だけ進み、逆方向走査のときに第１クロック信号よりも第１時間だけ遅れる第２クロック信号に該当する。クロック信号ＣＫＣは、順方向走査のときに第１クロック信号よりも第１時間だけ遅れ、逆方向走査のときに第１クロック信号よりも第１時間だけ進む第３クロック信号に該当する。クロック信号ＣＫＢは、第１クロック信号よりも半周期だけ遅れる第４クロック信号に該当する。

単位回路１１は、第１クロック信号が与えられた第１導通端子（ドレイン端子）と、出力端子Ｇに接続された第２導通端子（ソース端子）と、第１ノード（ノードＮ１）に接続された制御端子（ゲート端子）とを有する出力トランジスタ（ＴＦＴ：Ｔ１）と、第１ノードに接続された第１導通端子と、オフレベル電圧（ローレベル電圧）が印加された第２導通端子と、第２ノード（ノードＮ２）に接続された制御端子とを有する第１トランジスタ（ＴＦＴ：Ｔ２）と、第２ノードに接続された第１導通端子と、オフレベル電圧が印加された第２導通端子と、第１ノードに接続された制御端子とを有する第２トランジスタ（ＴＦＴ：Ｔ７）と、第１制御信号が与えられた第１導通端子と、第２ノードに接続された第２導通端子と、第２クロック信号が与えられた制御端子とを有し、第２クロック信号に基づき、第２ノードにオンレベル電圧を印加する第３トランジスタ（ＴＦＴ：Ｔ３）と、第２制御信号が与えられた第１導通端子と、第２ノードに接続された第２導通端子と、第３クロック信号が与えられた制御端子とを有し、第３クロック信号に基づき、第２ノードにオンレベル電圧を印加する第４トランジスタ（ＴＦＴ：Ｔ４）とを備えている。単位回路１１は、第１ノードの電圧がオフレベルである間に、第２ノードの電圧はオンレベルとオフレベルに変化するように構成される。単位回路１１は、第１ノードの電圧がオフレベルである間に第１クロック信号がオンレベルに変化するときに、第２ノードの電圧はオンレベルであるように構成される。第２トランジスタのサイズは、第３および第４トランジスタのサイズよりも大きい。

単位回路１１は、第１制御信号が与えられた第１導通端子と、第１ノードに接続された第２導通端子と、前方段の単位回路（２段前の単位回路）の出力信号が与えられた制御端子とを有する第５トランジスタ（ＴＦＴ：Ｔ５）と、第２制御信号が与えられた第１導通端子と、第１ノードに接続された第２導通端子と、後方段の単位回路（２段後の単位回路）の出力信号が与えられた制御端子とを有する第６トランジスタ（ＴＦＴ：Ｔ６）と、出力端子Ｇに接続された第１導通端子と、オフレベル電圧が印加された第２導通端子と、第４クロック信号が与えられた制御端子とを有する出力リセットトランジスタ（ＴＦＴ：Ｔ８）とをさらに備えている。第５トランジスタと第６トランジスタは、前方段の単位回路の出力信号と後方段の単位回路の出力信号とに基づき、第１ノードの電圧を制御する第１ノード制御回路を構成する。

液晶表示装置１は、互いに平行に配置された複数の走査線Ｇ１〜Ｇｍと、走査線Ｇ１〜Ｇｍと直交するように互いに平行に配置された複数のデータ線Ｓ１〜Ｓｎと、走査線Ｇ１〜Ｇｍおよびデータ線Ｓ１〜Ｓｎの交点に対応して配置された複数の画素回路５と、走査線駆動回路１０とを備えている。走査線駆動回路１０は、画素回路５を含む表示パネル（液晶パネル２）上に一体に形成される。

本実施形態に係る走査線駆動回路１０では、順方向走査のときに第２クロック信号が第１クロック信号よりも前にオンレベルになり、逆方向走査のときに第３クロック信号が第１クロック信号よりも前にオンレベルになる。このため、第１クロック信号がオンレベルに変化するときに、第２ノードの電圧は既にオンレベルであり、第１トランジスタは既にオン状態である。したがって、第１トランジスタのサイズを大きくしなくても、第１ノードの電圧は、第１クロック信号がオンレベルに変化したときに上昇しても、直ちにオフレベルになる。よって、本実施形態に係る走査線駆動回路１０によれば、走査方向を切り替える機能を有し、誤動作を防止でき、回路規模の小さい走査線駆動回路を提供することができる。また、単位回路１１が出力リセットトランジスタを備えているので、出力信号を確実にオフレベルにすることができる。また、走査線駆動回路１０を備えた液晶表示装置１によれば、走査方向を切り替える機能を有し、異常表示を防止でき、液晶パネル２の額縁サイズの小さい液晶表示装置を提供することができる。

（第２の実施形態）
図１０は、第２の実施形態に係る走査線駆動回路の構成を示すブロック図である。図１０に示す走査線駆動回路２０は、ｍ個の単位回路２１を多段接続した構成を有し、図１に示す液晶表示装置１の走査線駆動回路１０の位置に設けられる。ただし、図１０に示す構成は、ｍが１０以上の５の倍数であるときの例である。単位回路２１は、クロック端子ＣＫＡ、ＣＫＢ、ＣＫＥ、制御端子ＵＤ、ＵＤＢ、セット端子Ｓ、リセット端子Ｒ、および、出力端子Ｇを有する。走査線駆動回路２０には、５相のクロック信号ＣＫ１〜ＣＫ５、制御信号ＵＤ、ＵＤＢ、ゲートスタートパルスＧＳＰ１〜ＧＳＰ３、および、ゲートエンドパルスＧＥＰ１〜ＧＥＰ３が供給される。走査線駆動回路２０は、制御信号ＵＤ、ＵＤＢに従い走査方向を切り替える。

制御信号ＵＤ、ＵＤＢは、それぞれ、各段の単位回路２１の制御端子ＵＤ、ＵＤＢに供給される。ｉ段目の単位回路２１のクロック端子ＣＫＡ、ＣＫＢ、ＣＫＥには、それぞれ、クロック信号ＣＫａ、ＣＫｂ、ＣＫｅが供給される。ただし、ａ＝（ｉ−１）ｍｏｄ５＋１、ｂ＝ｉｍｏｄ５＋１、ｅ＝（ｉ＋３）ｍｏｄ５＋１である。１〜３段目の単位回路２１のセット端子Ｓには、それぞれ、ゲートスタートパルスＧＳＰ１〜ＧＳＰ３が供給される。それ以外の単位回路２１のセット端子Ｓには、３段前の単位回路２１の出力信号Ｇが供給される。（ｍ−２）〜ｍ段目の単位回路２１のリセット端子Ｒには、それぞれ、ゲートエンドパルスＧＥＰ３〜ＧＥＰ１が供給される。それ以外の単位回路２１のリセット端子Ｒには、３段後の単位回路２１の出力信号Ｇが供給される。ｉ段目の単位回路２１の出力信号Ｇは、走査線Ｇｉに印加される。

クロック信号ＣＫ１〜ＣＫ５は、１周期のうち２／５周期においてハイレベルになり、残りの時間においてローレベルになる。図１１Ａは、走査線駆動回路２０が順方向走査を行うときのクロック信号と制御信号を示す図である。この場合、クロック信号ＣＫ２、ＣＫ３は、それぞれ、クロック信号ＣＫ１よりも１／５周期、および、２／５周期だけ遅れる。クロック信号ＣＫ４、ＣＫ５は、それぞれ、クロック信号ＣＫ１よりも２／５周期、および、１／５周期だけ進む。図１１Ｂは、走査線駆動回路２０が逆方向走査を行うときのクロック信号と制御信号を示す図である。この場合、クロック信号ＣＫ２、ＣＫ３は、それぞれ、クロック信号ＣＫ１よりも１／５周期、および、２／５周期だけ進む。クロック信号ＣＫ４、ＣＫ５は、それぞれ、クロック信号ＣＫ１よりも２／５周期、および、１／５周期だけ遅れる。

図１２は、単位回路２１の回路図である。単位回路２１は、８個のＮチャネル型ＴＦＴ：Ｔ１〜Ｔ７、Ｔ９、および、コンデンサＣ１を含んでいる。単位回路２１は、ＴＦＴ：Ｔ３、Ｔ４、Ｔ９のゲート端子がそれぞれクロック端子ＣＫＥ、クロック端子ＣＫＢ、および、ノードＮ２に接続される点で、第１の実施形態に係る単位回路１１と相違する。ＴＦＴ：Ｔ２〜Ｔ４、Ｔ７は、ＴＦＴ：Ｔ１のゲート端子の電圧を安定化させる安定化回路として機能する。

図１３Ａは、走査線駆動回路２０が順方向走査を行うときのタイミングチャートである。以下、図１３Ａを参照して、順方向走査を行うときの単位回路２１の動作を説明する。時刻ｔ２１の直前では、クロック信号ＣＫＡ、ＣＫＢはハイレベル、クロック信号ＣＫＥ、セット信号Ｓ、リセット信号Ｒ、および、ノードＮ１、Ｎ２の電圧はローレベル、ＴＦＴ：Ｔ４はオン状態、他のＴＦＴはオフ状態である。時刻ｔ２１において、クロック信号ＣＫＡがローレベルに変化し、セット信号Ｓがハイレベルに変化する。このため、ＴＦＴ：Ｔ５はオンする。これに伴い、ノードＮ１の電圧はハイレベルになり、ＴＦＴ：Ｔ１、Ｔ７はオンする。

時刻ｔ２２において、クロック信号ＣＫＢがローレベルに変化する。このため、ＴＦＴ：Ｔ４はオフする。時刻ｔ２３において、クロック信号ＣＫＥがハイレベルに変化し、セット信号Ｓがローレベルに変化する。このため、ＴＦＴ：Ｔ３はオンし、ＴＦＴ：Ｔ５はオフする。第１の実施形態と同様に、ＴＦＴ：Ｔ７がオン状態のときにＴＦＴ：Ｔ３がオンしても、ノードＮ２の電圧はローレベルを保つ。

時刻ｔ２４において、クロック信号ＣＫＡがハイレベルに変化する。このとき、第１の実施形態と同様に、ノードＮ１の電圧は通常のハイレベルよりも高くなる。したがって、出力信号Ｇの電圧は、ＴＦＴ：Ｔ１の閾値電圧分だけ低下することなく、クロック信号ＣＫＡのハイレベル電圧と同じレベルになる。

時刻ｔ２５において、クロック信号ＣＫＢがハイレベルに変化し、クロック信号ＣＫＥがローレベルに変化する。このため、ＴＦＴ：Ｔ４はオンし、ＴＦＴ：Ｔ３はオフする。時刻ｔ２６において、クロック信号ＣＫＡがローレベルに変化する。このため、ノードＮ１の電圧は通常のハイレベルに戻り、出力信号Ｇはローレベルになる。時刻ｔ２７において、クロック信号ＣＫＢがローレベルに変化し、リセット信号Ｒがハイレベルに変化する。このため、ＴＦＴ：Ｔ４はオフし、ＴＦＴ：Ｔ６はオンする。これに伴い、ノードＮ１の電圧はローレベルになり、ＴＦＴ：Ｔ１、Ｔ７はオフする。

時刻ｔ２８において、クロック信号ＣＫＥがハイレベルに変化する。このため、ＴＦＴ：Ｔ３はオンする。これに伴い、ノードＮ２の電圧はハイレベルになり、ＴＦＴ：Ｔ２、Ｔ９はオンする。時刻ｔ２９において、クロック信号ＣＫＡがハイレベルに変化し、リセット信号Ｒがローレベルに変化する。このため、ＴＦＴ：Ｔ６はオフする。このときＴＦＴ：Ｔ１はオフ状態であるので、クロック信号ＣＫＡがハイレベルに変化しても、出力信号Ｇはローレベルを保つ。

時刻ｔ２９以降、ノードＮ２の電圧は、クロック信号ＣＫＥがハイレベルに変化したときにハイレベルになり、クロック信号ＣＫＢがハイレベルに変化したときにローレベルになる。ノードＮ１の電圧は、次にセット信号Ｓがハイレベルになるまでローレベルを保つ。出力信号Ｇは、次にセット信号Ｓがハイレベルになった後にクロック信号ＣＫＡがハイレベルになるまでローレベルを保つ。単位回路２１でも、ノードＮ１の電圧がローレベルである間に、ノードＮ２の電圧はハイレベルとローレベルに変化する。

図１３Ｂは、走査線駆動回路２０が逆方向走査を行うときのタイミングチャートである。逆方向走査のときの単位回路２１の動作は、順方向走査のときの単位回路２１の動作において、クロック信号ＣＫＢとクロック信号ＣＫＥを入れ替え、セット信号Ｓとリセット信号Ｒを入れ替え、ＴＦＴ：Ｔ３、Ｔ５とＴＦＴ：Ｔ４、Ｔ６を入れ替えたものと同じである。図１３Ａおよび図１３Ｂに示すように、ノードＮ１の電圧と出力信号Ｇは、順方向走査のときと逆方向走査のときとで同じように変化する。

単位回路２１でも、ＴＦＴ：Ｔ１のドレイン端子とゲート端子の間に、図７に示す寄生容量Ｃｘが発生する。このため、走査線駆動回路を特段の工夫を行うことなく設計すると、ノードＮ１の電圧と出力信号Ｇに図１４に示すノイズが載る。走査線駆動回路２０によれば、図１４に示すノイズを抑制することができる。

走査線駆動回路２０が順方向走査を行うときには、ノードＮ２の電圧は、クロック信号ＣＫＥがハイレベルに変化したときにハイレベルに変化する。この場合、クロック信号ＣＫＥはクロック信号ＣＫＡよりも１／５周期だけ進んでいる（図１３Ａを参照）。したがって、クロック信号ＣＫＡがハイレベルに変化する時点で、ノードＮ２の電圧は既にハイレベルであり、ＴＦＴ：Ｔ２、Ｔ９は既にオン状態である。

走査線駆動回路２０が逆方向走査を行うときには、ノードＮ２の電圧は、クロック信号ＣＫＢがハイレベルに変化したときにハイレベルに変化する。この場合、クロック信号ＣＫＢはクロック信号ＣＫＡよりも１／５周期だけ進んでいる（図１３Ｂを参照）。したがって、クロック信号ＣＫＡがハイレベルに変化する時点で、ノードＮ２の電圧は既にハイレベルであり、ＴＦＴ：Ｔ２、Ｔ９は既にオン状態である。

どちらの場合でも、ノードＮ１の電圧は、クロック信号ＣＫＡがハイレベルに変化したときに上昇しても、ＴＦＴ：Ｔ２の作用によって直ちにローレベルになる。このとき出力信号Ｇは、ＴＦＴ：Ｔ９の作用によってローレベルに固定されている。したがって、走査線駆動回路２０によれば、誤動作や液晶表示装置１における異常表示を第１の実施形態に係る走査線駆動回路１０よりも効果的に防止することができる。

本実施形態では、クロック信号ＣＫＥは、順方向走査のときに第１クロック信号（クロック信号ＣＫＡ）よりも第１時間（１／５周期）だけ進み、逆方向走査のときに第１クロック信号よりも第１時間だけ遅れる第２クロック信号に該当する。クロック信号ＣＫＢは、順方向走査のときに第１クロック信号よりも第１時間だけ遅れ、逆方向走査のときに第１クロック信号よりも第１時間だけ進む第３クロック信号に該当する。

単位回路２１は、第１の実施形態に係る単位回路１１と同様に、出力トランジスタと、第１〜第６トランジスタとを備えている。第５トランジスタの制御端子には前方段の単位回路（３段前の単位回路）の出力信号が与えられ、第６トランジスタの制御端子には後方段の単位回路（３段後の単位回路）の出力信号が与えられる。単位回路２１は、出力端子Ｇに接続された第１導通端子と、オフレベル電圧（ローレベル電圧）が印加された第２導通端子と、第２ノード（ノードＮ２）に接続された制御端子とを有する第２出力リセットトランジスタ（ＴＦＴ：Ｔ９）をさらに備えている。単位回路２１は、第１ノードの電圧がオフレベルである間に、第２ノードの電圧はオンレベルとオフレベルに変化するように構成される。単位回路２１は、第１ノードの電圧がオフレベルである間に第１クロック信号がオンレベルに変化するときに、第２ノードの電圧はオンレベルであるように構成される。第２トランジスタのサイズは、第３および第４トランジスタのサイズよりも大きい。

本実施形態に係る走査線駆動回路２０によれば、第１の実施形態と同様に、走査方向を切り替える機能を有し、誤動作を防止でき、回路規模の小さい走査線駆動回路を提供することができる。また、単位回路２１が第２出力リセットトランジスタを備えているので、誤動作や液晶表示装置１における異常表示をより効果的に防止することができる。

（第３の実施形態）
図１５は、第３の実施形態に係る走査線駆動回路の構成を示すブロック図である。図１５に示す走査線駆動回路３０は、ｍ個の単位回路３１を多段接続した構成を有し、図１に示す液晶表示装置１の走査線駆動回路１０の位置に設けられる。ただし、図１５に示す構成は、ｍが１６以上の８の倍数であるときの例である。単位回路３１は、クロック端子ＣＫＡ、ＣＫＢ、ＣＫＣ、ＣＫＥ、ＣＫＧ、ＣＫＨ、順方向走査端子ＳＦ、逆方向走査端子ＳＲ、および、出力端子Ｇを有する。走査線駆動回路３０には、８相のクロック信号ＣＫ１〜ＣＫ８、ゲートスタートパルスＧＳＰ１、ＧＳＰ２、および、ゲートエンドパルスＧＥＰ１、ＧＥＰ２が供給される。走査線駆動回路３０は、制御信号ＵＤ、ＵＤＢを用いずに走査方向を切り替える。

ｉ段目の単位回路３１のクロック端子ＣＫＡ、ＣＫＢ、ＣＫＣ、ＣＫＥ、ＣＫＧ、ＣＫＨには、それぞれ、クロック信号ＣＫａ、ＣＫｂ、ＣＫｃ、ＣＫｅ、ＣＫｇ、ＣＫｈが供給される。ただし、ａ＝（ｉ−１）ｍｏｄ８＋１、ｂ＝ｉｍｏｄ８＋１、ｃ＝（ｉ＋１）ｍｏｄ８＋１、ｅ＝（ｉ＋３）ｍｏｄ８＋１、ｇ＝（ｉ＋５）ｍｏｄ８＋１、ｈ＝（ｉ＋６）ｍｏｄ８＋１である。１段目および２段目の単位回路３１の順方向走査端子ＳＦには、それぞれ、ゲートスタートパルスＧＳＰ１、ＧＳＰ２が供給される。それ以外の単位回路３１の順方向走査端子ＳＦには、２段前の単位回路３１の出力信号Ｇが供給される。（ｍ−１）段目およびｍ段目の単位回路３１の逆方向走査端子ＳＲには、それぞれ、ゲートエンドパルスＧＥＰ２、ＧＥＰ１が供給される。それ以外の単位回路３１の逆方向走査端子ＳＲには、２段後の単位回路３１の出力信号Ｇが供給される。ｉ段目の単位回路３１の出力信号Ｇは、走査線Ｇｉに印加される。

クロック信号ＣＫ１〜ＣＫ８は、１周期のうち１／４周期においてハイレベルになり、残りの時間においてローレベルになる。図１６Ａは、走査線駆動回路３０が順方向走査を行うときのクロック信号を示す図である。この場合、クロック信号ＣＫ２〜ＣＫ５は、それぞれ、クロック信号ＣＫ１よりも１／８周期、１／４周期、３／８周期、および、半周期だけ遅れる。クロック信号ＣＫ６〜ＣＫ８は、それぞれ、クロック信号ＣＫ１よりも３／８周期、１／４周期、および、１／８周期だけ進む。図１６Ｂは、走査線駆動回路３０が逆方向走査を行うときのクロック信号を示す図である。この場合、クロック信号ＣＫ２〜ＣＫ４は、それぞれ、クロック信号ＣＫ１よりも１／８周期、１／４周期、および、３／８周期だけ進む。クロック信号ＣＫ５〜ＣＫ８は、それぞれ、クロック信号ＣＫ１よりも半周期、３／８周期、１／４周期、および、１／８周期だけ遅れる。

図１７は、単位回路３１の回路図である。単位回路３１は、９個のＮチャネル型ＴＦＴ：Ｔ１〜Ｔ４、Ｔ５Ｆ、Ｔ５Ｒ、Ｔ６〜Ｔ８、および、コンデンサＣ１を含んでいる。単位回路３１は、第１の実施形態に係る単位回路１１と以下の点で相違する。ＴＦＴ：Ｔ５Ｆのドレイン端子とゲート端子は、順方向走査端子ＳＦに接続される。ＴＦＴ：Ｔ５Ｒのドレイン端子とゲート端子は、逆方向走査端子ＳＲに接続される。ＴＦＴ：Ｔ６のゲート端子はクロック端子ＣＫＥに接続され、ＴＦＴ：Ｔ６のソース端子にはローレベル電圧ＶＳＳが印加される。ＴＦＴ：Ｔ５Ｆ、Ｔ５Ｒのソース端子、および、ＴＦＴ：Ｔ６のドレイン端子は、ノードＮ１に接続される。ＴＦＴ：Ｔ３のドレイン端子はクロック端子ＣＫＨに接続され、ＴＦＴ：Ｔ３のゲート端子はクロック端子ＣＫＧに接続される。ＴＦＴ：Ｔ４のドレイン端子はクロック端子ＣＫＢに接続され、ＴＦＴ：Ｔ４のゲート端子はクロック端子ＣＫＣに接続される。ＴＦＴ：Ｔ８のゲート端子は、クロック端子ＣＫＥに接続される。単位回路３１でも、ＴＦＴ：Ｔ７のサイズは、ＴＦＴ：Ｔ３、Ｔ４のサイズよりも十分に大きい。ＴＦＴ：Ｔ２〜Ｔ４、Ｔ７は、ＴＦＴ：Ｔ１のゲート端子の電圧を安定化させる安定化回路として機能する。

図１８Ａは、走査線駆動回路３０が順方向走査を行うときのタイミングチャートである。以下、図１８Ａを参照して、順方向走査を行うときの単位回路３１の動作を説明する。時刻ｔ３１の直前では、クロック信号ＣＫＥはハイレベル、他のクロック信号、順方向走査信号ＳＦ、逆方向走査信号ＳＲ、および、ノードＮ１、Ｎ２の電圧はローレベル、ＴＦＴ：Ｔ６、Ｔ８はオン状態、他のＴＦＴはオフ状態である。

時刻ｔ３１において、クロック信号ＣＫＥがローレベルに変化し、クロック信号ＣＫＧと順方向走査信号ＳＦがハイレベルに変化する。このため、ＴＦＴ：Ｔ３、Ｔ５Ｆはオンし、ＴＦＴ：Ｔ６、Ｔ８はオフする。これに伴い、ノードＮ１の電圧はハイレベルになり、ＴＦＴ：Ｔ１、Ｔ７はオンする。時刻ｔ３２において、クロック信号ＣＫＨがハイレベルに変化する。上述したように、ＴＦＴ：Ｔ７のサイズは、ＴＦＴ：Ｔ３のサイズよりも十分に大きい。したがって、ＴＦＴ：Ｔ３、Ｔ７がオン状態のときにクロック信号ＣＫＨがハイレベルに変化しても、ノードＮ２の電圧はローレベルを保つ。

時刻ｔ３３において、クロック信号ＣＫＡがハイレベルに変化し、クロック信号ＣＫＧと順方向走査信号ＳＦがローレベルに変化する。このため、ＴＦＴ：Ｔ３、Ｔ５Ｆはオフする。このとき、第１および第２の実施形態と同様に、ノードＮ１の電圧は通常のハイレベルよりも高くなる。したがって、出力信号Ｇの電圧は、ＴＦＴ：Ｔ１の閾値電圧分だけ低下することなく、クロック信号ＣＫＡのハイレベル電圧と同じレベルになる。

時刻ｔ３４において、クロック信号ＣＫＢがハイレベルに変化し、クロック信号ＣＫＨがローレベルに変化する。時刻ｔ３５において、クロック信号ＣＫＡがローレベルに変化し、クロック信号ＣＫＣと逆方向走査信号ＳＲがハイレベルに変化する。このため、ＴＦＴ：Ｔ４はオンし、ノードＮ１の電圧は通常のハイレベルになり、出力信号Ｇはローレベルになる。上述したように、ＴＦＴ：Ｔ７のサイズは、ＴＦＴ：Ｔ４のサイズよりも十分に大きい。したがって、ＴＦＴ：Ｔ７がオン状態でクロック信号ＣＫＢがハイレベルのときにＴＦＴ：Ｔ４がオンしても、ノードＮ２の電圧はローレベルを保つ。時刻ｔ３６において、クロック信号ＣＫＢがローレベルに変化する。時刻ｔ３７において、クロック信号ＣＫＣと逆方向走査信号ＳＲがローレベルに変化し、クロック信号ＣＫＥがハイレベルに変化する。このため、ＴＦＴ：Ｔ４、Ｔ５Ｒはオフし、ＴＦＴ：Ｔ６、Ｔ８はオンする。

時刻ｔ３７以降、ノードＮ２の電圧は、クロック信号ＣＫＨがハイレベルに変化したときにハイレベルになり、クロック信号ＣＫＢがローレベルに変化したときにローレベルになる。ノードＮ１の電圧は、次に順方向走査信号ＳＦがハイレベルになるまでローレベルを保つ。出力信号Ｇは、次に順方向走査信号ＳＦがハイレベルになった後にクロック信号ＣＫＡがハイレベルになるまでローレベルを保つ。単位回路３１でも、ノードＮ１の電圧がローレベルである間に、ノードＮ２の電圧はハイレベルとローレベルに変化する。

図１８Ｂは、走査線駆動回路３０が逆方向走査を行うときのタイミングチャートである。逆方向走査のときの単位回路３１の動作は、順方向走査のときの単位回路３１の動作において、クロック信号ＣＫＢ、ＣＫＣとクロック信号ＣＫＨ、ＣＫＧを入れ替え、順方向走査信号ＳＦと逆方向走査信号ＳＲを入れ替え、ＴＦＴ：Ｔ３、Ｔ５ＦをＴＦＴ：Ｔ４、Ｔ５Ｒに入れ替えたものと同じである。図１８Ａおよび図１８Ｂに示すように、ノードＮ１の電圧と出力信号Ｇは、順方向走査のときと逆方向走査のときとで同じように変化する。

単位回路３１でも、ＴＦＴ：Ｔ１のドレイン端子とゲート端子の間に、図７に示す寄生容量Ｃｘが発生する。このため、走査線駆動回路を特段の工夫を行うことなく設計すると、ノードＮ１の電圧と出力信号Ｇに図１９に示すノイズが載る。走査線駆動回路３０によれば、図１９に示すノイズを抑制することができる。

走査線駆動回路３０が順方向走査を行うときには、ノードＮ２の電圧は、クロック信号ＣＫＨがハイレベルに変化したときにハイレベルに変化する。この場合、クロック信号ＣＫＨはクロック信号ＣＫＡよりも１／８周期だけ進んでいる（図１８Ａを参照）。したがって、クロック信号ＣＫＡがハイレベルに変化する時点で、ノードＮ２の電圧は既にハイレベルであり、ＴＦＴ：Ｔ２は既にオン状態である。

走査線駆動回路３０が逆方向走査を行うときには、ノードＮ２の電圧は、クロック信号ＣＫＢがハイレベルに変化したときにハイレベルに変化する。この場合、クロック信号ＣＫＢはクロック信号ＣＫＡよりも１／８周期だけ進んでいる（図１８Ｂを参照）。したがって、クロック信号ＣＫＡがハイレベルに変化する時点で、ノードＮ２の電圧は既にハイレベルであり、ＴＦＴ：Ｔ２は既にオン状態である。

どちらの場合でも、ノードＮ１の電圧は、クロック信号ＣＫＡがハイレベルに変化したときに上昇しても、ＴＦＴ：Ｔ２の作用によって直ちにローレベルになる。したがって、ノードＮ１の電圧および出力信号Ｇに載るノイズを抑制し、走査線駆動回路３０の誤動作や液晶表示装置１における異常表示を防止することができる。また、制御信号ＵＤ、ＵＤＢを使用しないので、配線領域を削減して液晶パネル２の額縁サイズを削減し、液晶パネル２の外部で制御信号ＵＤ、ＵＤＢを生成する回路を削減することができる。

本実施形態では、クロック信号ＣＫＨは、順方向走査のときに第１クロック信号（クロック信号ＣＫＡ）よりも第１時間（１／８周期）だけ進み、逆方向走査のときに第１クロック信号よりも第１時間だけ遅れる第２クロック信号に該当する。クロック信号ＣＫＢは、順方向走査のときに第１クロック信号よりも第１時間だけ遅れ、逆方向走査のときに第１クロック信号よりも第１時間だけ進む第３クロック信号に該当する。クロック信号ＣＫＧは、順方向走査のときに第１クロック信号よりも第２時間（１／４周期）だけ進み、逆方向走査のときに第１クロック信号よりも第２時間だけ遅れる第４クロック信号に該当する。クロック信号ＣＫＣは、順方向走査のときに第１クロック信号よりも第２時間だけ遅れ、逆方向走査のときに第１クロック信号よりも第２時間だけ進む第５クロック信号に該当する。クロック信号ＣＫＥは、第１クロック信号よりも半周期だけ遅れる第６クロック信号に該当する。

単位回路３１は、第１の実施形態に係る単位回路１１と同様に、出力トランジスタと、第１〜第４トランジスタとを備えている。単位回路３１は、第１ノードの電圧がオフレベルである間に、第２ノードの電圧はオンレベルとオフレベルに変化するように構成される。単位回路３１は、第１ノードの電圧がオフレベルである間に第１クロック信号がオンレベルに変化するときに、第２ノードの電圧はオンレベルであるように構成される。第２トランジスタのサイズは、第３および第４トランジスタのサイズよりも大きい。

単位回路３１は、前方段の単位回路（２段前の単位回路）の出力信号が与えられた第１導通端子（ドレイン端子）と、第１ノード（ノードＮ１）に接続された第２導通端子（ソース端子）と、前方段の単位回路の出力信号が与えられた制御端子（ゲート端子）とを有する第５トランジスタ（ＴＦＴ：Ｔ５Ｆ）と、後方段の単位回路（２段後の単位回路）の出力信号が与えられた第１導通端子と、第１ノードに接続された第２導通端子と、後方段の単位回路の出力信号が与えられた制御端子とを有する第６トランジスタ（ＴＦＴ：Ｔ５Ｒ）と、第１ノードに接続された第１導通端子と、オフレベル電圧が印加された第２導通端子と、第６クロック信号が与えられた制御端子とを有するリセットトランジスタ（ＴＦＴ：Ｔ６）と、出力端子Ｇに接続された第１導通端子と、オフレベル電圧（ローレベル電圧）が印加された第２導通端子と、第６クロック信号が与えられた制御端子とを有する出力リセットトランジスタとをさらに備えている。第５トランジスタ、第６トランジスタ、および、リセットトランジスタは、前方段の単位回路の出力信号と後方段の単位回路の出力信号と第６クロック信号とに基づき、第１ノードの電圧を制御する第１ノード制御回路を構成する。

本実施形態に係る走査線駆動回路３０によれば、第１および第２の実施形態と同様に、走査方向を切り替える機能を有し、誤動作を防止でき、回路規模の小さい走査線駆動回路を提供することができる。また、制御信号ＵＤ、ＵＤＢを使用しないので、配線領域を削減して液晶パネル２の額縁サイズを削減し、液晶パネル２の外部で制御信号ＵＤ、ＵＤＢを生成する回路を削減することができる。

（第４の実施形態）
第４の実施形態に係る走査線駆動回路は、ｍ個の単位回路を多段接続した構成を有し、図１に示す液晶表示装置１の走査線駆動回路１０の位置に設けられる。単位回路の接続形態は、第３の実施形態と同じである（図１５を参照）。図２０は、本実施形態に係る走査線駆動回路の単位回路の回路図である。図２０に示す単位回路４１は、第３の実施形態に係る単位回路３１にＴＦＴ：Ｔ９を追加したものである。ＴＦＴ：Ｔ９のドレイン端子は出力端子Ｇに接続され、ＴＦＴ：Ｔ９のソース端子にはローレベル電圧ＶＳＳが印加され、ＴＦＴ：Ｔ９のゲート端子はノードＮ２に接続される。ＴＦＴ：Ｔ２〜Ｔ４、Ｔ７は、ＴＦＴ：Ｔ１のゲート端子の電圧を安定化させる安定化回路を構成する。

本実施形態に係る走査線駆動回路が順方向走査を行うときには、クロック信号ＣＫ１〜ＣＫ８は、図１６Ａに示すように変化する。この場合、単位回路４１は、図１８Ａに示すタイミングチャートに従い動作する。本実施形態に係る走査線駆動回路が逆方向走査を行うときには、クロック信号ＣＫ１〜ＣＫ８は、図１６Ｂに示すように変化する。この場合、単位回路４１は、図１８Ｂに示すタイミングチャートに従い動作する。

どちらの場合でも、クロック信号ＣＫＡがハイレベルに変化する時点で、ノードＮ２の電圧は既にハイレベルであり、ＴＦＴ：Ｔ２、Ｔ９は既にオン状態である。このため、ノードＮ１の電圧は、クロック信号ＣＫＡがハイレベルに変化したときに、一旦上昇しても、ノードＮ１の電圧はＴＦＴ：Ｔ２の作用によって直ちにローレベルになる。このとき出力信号Ｇは、ＴＦＴ：Ｔ９の作用によってローレベルに固定されている。よって、本実施形態に係る走査線駆動回路によれば、誤動作や液晶表示装置１における異常表示を第３の実施形態に係る走査線駆動回路３０よりも効果的に防止することができる。

単位回路４１は、単位回路３１の構成要素と、出力端子Ｇに接続された第１導通端子（ドレイン端子）と、オフレベル電圧（ローレベル電圧）が印加された第２導通端子（ソース端子）と、第２ノード（ノードＮ２）に接続された制御端子（ゲート端子）とを有する第２出力リセットトランジスタ（ＴＦＴ：Ｔ９）とを備えている。本実施形態に係る走査線駆動回路によれば、誤動作や液晶表示装置１における異常表示を第３の実施形態に係る走査線駆動回路３０よりも効果的に防止することができる。

以上に述べた走査線駆動回路および液晶表示装置については、各種の変形例を構成することができる。例えば、変形例に係る走査線駆動回路は、２個の出力端子を有する単位回路を多段接続したものでもよい。図２１は、変形例に係る走査線駆動回路の単位回路の回路図である。図２１に示す単位回路１２は、第１の実施形態に係る単位回路１１（図５）に出力端子ＱとＴＦＴ：Ｔ１０、Ｔ１１を追加したものである。ＴＦＴ：Ｔ１０のドレイン端子はクロック端子ＣＫＡに接続され、ＴＦＴ：Ｔ１０のゲート端子はＴＦＴ：Ｔ１のゲート端子に接続される。ＴＦＴ：Ｔ１０のソース端子とＴＦＴ：Ｔ１１のドレイン端子は、出力端子Ｑに接続される。ＴＦＴ：Ｔ１１のゲート端子はクロック端子ＣＫＢに接続され、ＴＦＴ：Ｔ１１のソース端子にはローレベル電圧ＶＳＳが印加される。ＴＦＴ：Ｔ１０、Ｔ１１は、それぞれ、ＴＦＴ：Ｔ１、Ｔ８と同じタイミングで同じ方向にスイッチングする。出力信号Ｑは、出力信号Ｇと同じタイミングで同じ方向に変化する。

変形例に係る走査線駆動回路では、ｉ段目の単位回路１２の出力信号Ｇは、走査線Ｇｉに印加される。１段目および２段目以外の単位回路２１のセット端子Ｓには、２段前の単位回路１２の出力信号Ｇに代えて、２段前の単位回路１２の出力信号Ｑが供給される。（ｍ−１）段目およびｍ段目以外の単位回路１２のリセット端子Ｒには、２段後の単位回路１２の出力信号Ｇに代えて、２段後の単位回路１２の出力信号Ｑが供給される。変形例に係る走査線駆動回路によれば、第１の実施形態に係る走査線駆動回路１０と同じ効果を奏することができる。同様に、第２〜第４の実施形態に係る単位回路２１、３１、４１に出力端子ＱとＴＦＴ：Ｔ１０、Ｔ１１を追加した単位回路を用いて、変形例に係る走査線駆動回路を構成してもよい。

また、走査線駆動回路を備えた液晶表示装置は、図２２および図２３に示す構成を有していてもよい。図２２および図２３に示す走査線駆動回路は、画素回路内のＴＦＴ（図示せず）と同じ製造プロセスを用いて、液晶パネル上に一体に形成される。

図２２に示す液晶表示装置５０は、液晶パネル５１、２個の走査線駆動回路５２、５３、および、データ線駆動回路５４を備えている。走査線駆動回路５２、５３は、それぞれ、表示領域４の辺のうちデータ線Ｓ１〜Ｓｎと平行な２辺（図２２では左辺および右辺）に沿って配置される。走査線Ｇ１〜Ｇｍの一端（図２２では左端）は走査線駆動回路５２に接続され、走査線Ｇ１〜Ｇｍの他端は走査線駆動回路５３に接続される。走査線駆動回路５２は、データ線駆動回路５４から供給された制御信号Ｃｇに従い、走査線Ｇ１〜Ｇｍを左端から駆動する。走査線駆動回路５３は、データ線駆動回路５４から供給された制御信号Ｃｇに従い、走査線Ｇ１〜Ｇｍを右端から駆動する。液晶表示装置５０では、走査線Ｇ１〜Ｇｍは、走査線駆動回路５２、５３を用いて両端から駆動される。

図２３に示す液晶表示装置６０は、液晶パネル６１、２個の走査線駆動回路６２、６３、および、データ線駆動回路６４を備えている。走査線駆動回路６２、６３は、それぞれ、走査線駆動回路５２、５３と同じ位置に配置される。奇数番目の走査線Ｇ１、Ｇ３、…、Ｇｍ−１の一端（図２３では左端）は走査線駆動回路６２に接続され、偶数段目の走査線Ｇ２、Ｇ４、…、Ｇｍの一端（図２３では右端）は走査線駆動回路６３に接続される。走査線駆動回路６２は、データ線駆動回路６４から供給された制御信号Ｃｇ１に従い、奇数番目の走査線Ｇ１、Ｇ３、…、Ｇｍ−１を左端から駆動する。走査線駆動回路６３は、データ線駆動回路６４から供給された制御信号Ｃｇ２に従い、偶数番目の走査線Ｇ２、Ｇ４、…、Ｇｍを右端から駆動する。液晶表示装置６０では、走査線Ｇ１〜Ｇｍは、走査線駆動回路６２、６３を用いて交互に駆動される。

また、走査線駆動回路の単位回路をＰチャネル型ＴＦＴで構成してもよい。単位回路に含まれるＴＦＴの半導体層には、例えば、アモルファスシリコン、酸化物半導体、インジウム−ガリウム−亜鉛酸化物（Indium Gallium Zinc Oxide ：ＩＧＺＯ）、低温ポリシリコン（Low Temperature Poly Silicon：ＬＴＰＳ）、低温多結晶酸化物（Low Temperature Polycrystalline Oxide ：ＬＴＰＯ）を用いてもよい。また、以上に述べた方法と同様の方法で、液晶表示装置以外の表示装置を構成してもよい。

１、５０、６０…液晶表示装置
２、５１、６１…液晶パネル
３、５４、６４…データ線駆動回路
５…画素回路
６…ＴＦＴ
１０、２０、３０、５２、５３、６２、６３…走査線駆動回路
１１、１２、２１、３１、４１…単位回路
Ｔ１…ＴＦＴ（出力トランジスタ）
Ｔ２…ＴＦＴ（第１トランジスタ）
Ｔ３…ＴＦＴ（第３トランジスタ）
Ｔ４…ＴＦＴ（第４トランジスタ）
Ｔ５、Ｔ５Ｆ…ＴＦＴ（第５トランジスタ）
Ｔ５Ｒ…ＴＦＴ（第６トランジスタ）
Ｔ６…ＴＦＴ（第６トランジスタまたはリセットトランジスタ）
Ｔ７…ＴＦＴ（第２トランジスタ）
Ｔ８…ＴＦＴ（出力リセットトランジスタ）
Ｔ９…ＴＦＴ（第２出力リセットトランジスタ）

Claims (20)

1. 複数の単位回路を多段接続して構成され、走査方向を切り替える機能を有する走査線駆動回路であって、
   前記単位回路は、
   第１クロック信号が与えられた第１導通端子と、出力端子に接続された第２導通端子と、第１ノードに接続された制御端子とを有する出力トランジスタと、
   前記第１ノードに接続された第１導通端子と、オフレベル電圧が印加された第２導通端子と、第２ノードに接続された制御端子とを有する第１トランジスタと、
   前記第２ノードに接続された第１導通端子と、オフレベル電圧が印加された第２導通端子と、前記第１ノードに接続された制御端子とを有する第２トランジスタと、
   順方向走査のときに前記第１クロック信号よりも進む第２クロック信号に基づき、前記第２ノードにオンレベル電圧を印加する第３トランジスタと、
   逆方向走査のときに前記第１クロック信号よりも進む第３クロック信号に基づき、前記第２ノードにオンレベル電圧を印加する第４トランジスタと、
   前方段の単位回路の出力信号と後方段の単位回路の出力信号とに基づき、前記第１ノードの電圧を制御する第１ノード制御回路とを備え、
   前記第１ノードの電圧がオフレベルである間に、前記第２ノードの電圧はオンレベルとオフレベルに変化し、
   前記第１ノードの電圧がオフレベルである間に前記第１クロック信号がオンレベルに変化するときに、前記第２ノードの電圧はオンレベルであることを特徴とする、走査線駆動回路。
2. 前記第３トランジスタは、順方向走査のときにオンレベル、逆方向走査のときにオフレベルになる第１制御信号が与えられた第１導通端子と、前記第２ノードに接続された第２導通端子と、前記第２クロック信号が与えられた制御端子とを有し、
   前記第４トランジスタは、順方向走査のときにオフレベル、逆方向走査のときにオンレベルになる第２制御信号が与えられた第１導通端子と、前記第２ノードに接続された第２導通端子と、前記第３クロック信号が与えられた制御端子とを有し、
   前記第２クロック信号は、順方向走査のときに前記第１クロック信号よりも第１時間だけ進み、逆方向走査のときに前記第１クロック信号よりも前記第１時間だけ遅れ、
   前記第３クロック信号は、順方向走査のときに前記第１クロック信号よりも前記第１時間だけ遅れ、逆方向走査のときに前記第１クロック信号よりも前記第１時間だけ進むことを特徴とする、請求項１に記載の走査線駆動回路。
3. 前記第２トランジスタのサイズは、前記第３および第４トランジスタのサイズよりも大きいことを特徴とする、請求項２に記載の走査線駆動回路。
4. 前記第１〜第３クロック信号は１周期のうち１／４周期以上かつ半周期未満においてオンレベルになり、前記第１時間は１／４周期であることを特徴とする、請求項２に記載の走査線駆動回路。
5. 前記第１〜第３クロック信号は１周期のうち２／５周期においてオンレベルになり、前記第１時間は１／５周期であることを特徴とする、請求項２に記載の走査線駆動回路。
6. 前記単位回路は、前記出力端子に接続された第１導通端子と、オフレベル電圧が印加された第２導通端子と、前記第１クロック信号よりも半周期だけ遅れる第４クロック信号が与えられた制御端子とを有する出力リセットトランジスタをさらに備えることを特徴とする、請求項２に記載の走査線駆動回路。
7. 前記単位回路は、前記出力端子に接続された第１導通端子と、オフレベル電圧が印加された第２導通端子と、前記第２ノードに接続された制御端子とを有する第２出力リセットトランジスタをさらに備えることを特徴とする、請求項２に記載の走査線駆動回路。
8. 前記第１ノード制御回路は、
   前記第１制御信号が与えられた第１導通端子と、前記第１ノードに接続された第２導通端子と、前記前方段の単位回路の出力信号が与えられた制御端子とを有する第５トランジスタと、
   前記第２制御信号が与えられた第１導通端子と、前記第１ノードに接続された第２導通端子と、前記後方段の単位回路の出力信号が与えられた制御端子とを有する第６トランジスタとを含むことを特徴とする、請求項２に記載の走査線駆動回路。
9. 前記前方段の単位回路は２段前の単位回路であり、前記後方段の単位回路は２段後の単位回路であることを特徴とする、請求項８に記載の走査線駆動回路。
10. 前記前方段の単位回路は３段前の単位回路であり、前記後方段の単位回路は３段後の単位回路であることを特徴とする、請求項８に記載の走査線駆動回路。
11. 前記第３トランジスタは、前記第２クロック信号が与えられた第１導通端子と、前記第２ノードに接続された第２導通端子と、第４クロック信号が与えられた制御端子とを有し、
    前記第４トランジスタは、前記第３クロック信号が与えられた第１導通端子と、前記第２ノードに接続された第２導通端子と、第５クロック信号が与えられた制御端子とを有し、
    前記第２クロック信号は、順方向走査のときに前記第１クロック信号よりも第１時間だけ進み、逆方向走査のときに前記第１クロック信号よりも前記第１時間だけ遅れ、
    前記第３クロック信号は、順方向走査のときに前記第１クロック信号よりも前記第１時間だけ遅れ、逆方向走査のときに前記第１クロック信号よりも前記第１時間だけ進み、
    前記第４クロック信号は、順方向走査のときに前記第１クロック信号よりも第２時間だけ進み、逆方向走査のときに前記第１クロック信号よりも前記第２時間だけ遅れ、
    前記第５クロック信号は、順方向走査のときに前記第１クロック信号よりも前記第２時間だけ遅れ、逆方向走査のときに前記第１クロック信号よりも前記第２時間だけ進み、
    前記第２時間は前記第１時間よりも長いことを特徴とする、請求項１に記載の走査線駆動回路。
12. 前記第２トランジスタのサイズは、前記第３および第４トランジスタのサイズよりも大きいことを特徴とする、請求項１１に記載の走査線駆動回路。
13. 前記第１〜第５クロック信号は１周期のうち１／４周期においてオンレベルになり、前記第１時間は１／８周期、前記第２時間は１／４周期であることを特徴とする、請求項１１に記載の走査線駆動回路。
14. 前記第１ノード制御回路は、
    前記前方段の単位回路の出力信号が与えられた第１導通端子と、前記第１ノードに接続された第２導通端子と、前記前方段の単位回路の出力信号が与えられた制御端子とを有する第５トランジスタと、
    前記後方段の単位回路の出力信号が与えられた第１導通端子と、前記第１ノードに接続された第２導通端子と、前記後方段の単位回路の出力信号が与えられた制御端子とを有する第６トランジスタと、
    前記第１ノードに接続された第１導通端子と、オフレベル電圧が印加された第２導通端子と、前記第１クロック信号よりも半周期だけ遅れる第６クロック信号が与えられた制御端子とを有するリセットトランジスタとを含むことを特徴とする、請求項１１に記載の走査線駆動回路。
15. 前記前方段の単位回路は２段前の単位回路であり、前記後方段の単位回路は２段後の単位回路であることを特徴とする、請求項１４に記載の走査線駆動回路。
16. 前記単位回路は、前記出力端子に接続された第１導通端子と、オフレベル電圧が印加された第２導通端子と、前記第１クロック信号よりも半周期だけ遅れる第６クロック信号が与えられた制御端子とを有する出力リセットトランジスタをさらに備えることを特徴とする、請求項１１に記載の走査線駆動回路。
17. 前記単位回路は、前記出力端子に接続された第１導通端子と、オフレベル電圧が印加された第２導通端子と、前記第２ノードに接続された制御端子とを有する第２出力リセットトランジスタをさらに備えることを特徴とする、請求項１１に記載の走査線駆動回路。
18. 互いに平行に配置された複数の走査線と、
    前記走査線と直交するように互いに平行に配置された複数のデータ線と、
    前記走査線および前記データ線の交点に対応して配置された複数の画素回路と、
    請求項１〜１７のいずれかに記載の走査線駆動回路とを備えた、表示装置。
19. 前記走査線駆動回路は、前記画素回路を含む表示パネル上に一体に形成されていることを特徴とする、請求項１８に記載の表示装置。
20. 前記表示パネルは、液晶パネルであることを特徴とする、請求項１９に記載の表示装置。

Images