CN1019238B - 一种用于双端口存贮装置模式转换的方法 - Google Patents

Abstract

一种用于包括有RAM端口和SAM端口的双端口存贮装置的模式转换方法。当SAM测试时，在将原始数据与从SAM端口读出的数据相比较时，不进行数据传输而利用伪读出传输模式PRT，该SAM端口就可从串行写入模式SW转换成串行读出模式SR。在大批量生产双端口存贮装置时，在晶片状态就可容易地测试RAM端口和SAM端口以判断其是否正常。

Description

本发明涉及一种用于既包含有随机存取存贮（RAM）端口又包含有串行存取存贮（SAM）端口的双端口存贮装置的模式转换方法，特别涉及一种用于在包含有RAM端口和SAM端口的视频随机存取存贮器（VRAM）中进行数据传输和用于随机及串行存取测试的模式转换。

早先用于图象显示的VRAM具有64K×1的RAM端口和256K×1的SAM端口。之后，又开发了包含有64K×4存取端口的256KVRAM。从这时起，通过改进64K×1VRAM的功能，把写入每毕特（Write-per-bit）和实时数据传输功能加到VRAM上，从而形成了一种VRAM的标准型式。以目前1M毕特的集成度来看，VRAM有256K×4和128K×8两种类型。另一方面，在常规的VRAM中，当数据从处理器传至外围设备时，该数据首先要传输给存贮器，然后在存贮器中对该数据进行存取。在这种情况下，由于存取是由外围设备执行的，所以处理器就不能将该数据传输给存贮器。但是在本VRAM中，当处理器通过第一端口将数据传输给存贮器时，该存贮器同时能通过第二端口进行存取。

这种关系将参考附图1加以描述。

图1示出了一个含有RAM端口1和SAM端口2的VRAM10。RAM端口1通过数据传输选通DTG连接到SAM端口2。当连接到屏幕显示装置的 1第二端口P2被用于串行存取时，连接到处理器的VRAM10的第一端口P1则用于随机存取。另外，RAM端口1的一端通过列解码器4连接到第一端口P1，RAM端口1的另一端连接到行解码器（图1中未示出），标号5表示控制部分。由于用于串行存取的SAM端口2具有一高速存取时间，因而VRAM10被广泛用于高分辨率或高速显示系统中。

在VRAM10中，在读传输周期内，RAM端口1中的数据被写到SAM端口2，并在SAM端口2中设置数据读出模式。类似的，在写传输周期内，SAM端口2中的数据被写到RAM端口1，并通过写传输周期和伪写入模式PWT设置写入数据模式。在SAM端口2中，从写数据模式被转换到读数模式的周期内，读传输周期必须被旁路并将RAM端口1中的数据提供给SAM端口2，这样，当从SAM端口2写入数据之后，SAM端口2就不能直接执行读操作。因此，在大批量生产VRAM的情况下，由于SAM端口是依赖RAM端口而执行读和写操作的，因而SAM端口本身的测试也是不可能的。

本发明的目的是要提供一种用于双端口存贮装置的模式转换的方法。利用这种方法，使得在VRAM测试的情况下，SAM端口能够不依赖RAM端口而独立地执行读和写操作。

本发明的目的可以通过在测试SAM的情况下，将串行写入模式SW转换为串行读出模式SR时执行一个伪读入传输模式PRT，从而禁止将该数据传输给RAM端口来实现。

根据本发明，提供了一种用于包括RAM端口和SAM端口的双端口存贮装置的模式转换的方法，该方法包括：执行一个读出传输周期，在该周期中，RAM端口的数据以读出传输模式或实时读出传输模式传输给SAM端口，且SAM端口中的数据以串行读出模式进行传输; 执行一个写传输周期，在该周期中，一个外部设备的数据被该外部设备以串行写入模式直接存贮到SAM端口，并且SAM端口中的数据以写入传输模式传输给RAM端口;执行一个伪写入传输模式，该模式在读出传输周期和写入传输周期之间不进行数据传输而转换成串行写入模式;和执行一个伪读出传输模式，该模式在读出传输周期和写入传输周期之间不进行数据传输而输换成串行读出模式。

本发明的这些和其它的目的、特性以及优点将通过下面参照附图所述的最佳实施例而变得更加明显。

图1示出了常规的VRAM结构的方框图;

图2示出了该VRAM内SAM端口各工作模式的时序图;

图3示出了在常规的双端口存贮装置中SAM工作情况的模式转换流程图;

图4示出了根据本发明的表明SAM工作状态的模式转换流程图。

下面，结合附图对本发明进行更为详细的描述。

参见图1来描述VRAM10的工作过程。VRAM10的RAM端口1通过第一端口P1连接到处理器（图中未示出）上，而VRAM10的SAM端口2通过第二端口P2连接到显示装置3上。来自处理器的数据通过列解码器4′和行解码器（图中未示出）被随机地存贮在RAM端口1内。存贮在RAM端口1内的数据由单行部件（one    row    unit）传输给处于读出传输模式RT的SAM端口2。此时，该数据通过一个数据传输选通DTG被传输给SAM端口2。SAM端口2具有与RAM端口1单行部件相对应的串行寄存器，这样，单行部件就可以接收或顺次地提供这些数据。

在串行读出模式SR中，存贮在SAM端口2的数据通过第二端口P2被显示在显示装置3上。另外，在利用输入装置（例如笔写入器等） 直接通过SAM端口2将数据向RAM端口1存贮的情况下，SAM端口2首先被转换成伪写入传输模式PWT并且不进行数据传输而转换成串行写入模式SW。因而，该数据通过第二端口P2被写入SAM端口P2。进而在写入传输模式WT中，存贮在SAM端口2的数据被传输给RAM端口1，此时，数据是通过数据传输选通DTG进行传输的。

在这种VRAM中，SAM端口的工作模式为：

·读出传输模式RT

·实时读出传输模式RRT

·串行读出模式SR

·串行写入模式SW

·写入传输模式WT

·伪写入传输模式PWT

只有在各传输模式和设置了串行读出模式SR或串行写入模式SW时，在RAM端口和SAM端口之间才可进行数据通讯。在其它的串行读出模式SR或串行写入模式SW时，SAM端口的工作不依赖于RAM端口，特别是在伪写入传输模式PWT的情况下，在RAM端口和SAM端之并不进行数据传输而仅是将该模式转换成串行写入模式SW。SAM的工作是通过6种模式的修正，即执行图3所示的模式转换来实现的。在图3中，模式转换仅是按照箭头所示的方向进行的。

每种模式具有如下的功能：

（1）读出传输模式RT

该模式把来自RAM端口单行部件的数据传输给SAM端口的串行寄存器。此时，串行时钟信号SC的最后上升沿（rising    edge）必须超前于行地址选通信号RAS的有效沿（active    edge）。在执行了读出传 输模式RT之后，设置串行读出模式SR以用来串行地读出数据。图2（a）表示了处于读出传输模式RT时的时序图。

在图2中，RAS是行地址选通脉冲信号，CAS是列地址选通脉冲信号，A0-A8是地址信号，SIO1-SJO4是输入/输出信号。另外，DT/OE是控制数据传输和RAM端口输出的时钟信号，SC是用于串行存取（读/写）的时钟信号，SE是串行使能时钟信号。

（2）实时读出传输模式RRT

该模式用于连续处理其长度大于串行寄存器长度的数据的流动。与读出传输模式RT的区别仅在于信号SC和信号DT/OE的最后时钟必须彼此同步。另外，信号DT/OE必须与信号RAS和CAS同步。该模式可以同时执行实时存取和数据传输。图2（b）示出了这种模式的时序图。

（3）串行读出模式SR

该模式被用于在利用读出传输模式RT或实时读出传输模式RRT把SAM端口置于该模式以后，根据信号SC从串行寄存器快速读出该数据。图2（c）示出了该模式的时序图。

（4）串行写入模式SW

该模式用于向SAM端口的串行寄存器快速地写入连续数据。由于是由外部定时，该模式与串行读出模式SR没有区别。由于该模式是在写入传输模式或伪写入传输模式PWT之后设置的，所以串行写入操作是与信号SC相同的定时来执行的。该模式的时序图示于图2（d）。

（5）写入传输模式WT

该模式用于通过单行部件将利用串行写入模式SW存贮在串行寄存器中的数据传输给RAM端口。另外，在该模式之后，SAM被置于串行 写入模式SW。该模式的时序图示于图2（e）。

（b）伪写入传输模式PWT

在把数据写入串行寄存器后，通过写入传输模式WT将该数据从SAM端口传输给RAM端口。为了在串行读出模式SR之后执行串行写入模式SW，则SAM端口必须被置于串行写入模式SW。这是因为如果在SAM端口尚未置于串行写入模式SW之前就执行写入传输模式WT，则错误的数据将被传输给RAM端口。因此，在从串行读出模式SR转换到串行写入模式SW期间不允许将该数据从SAM端口传输到RAM端口。伪写入传输模式PWT被用于在没有数据传输的情况下把串行读出模式SR转换成串行写入模式SW。该模式的时序图示于图2（f）。图3所示的SAM端口的工作是按上述六种模式而顺次执行的。

图3示出了常规的双端口存贮装置的SAM端口的工作状况的模式流程图。在图3中，有读出传输周期6、写入传输周期7和位于读出传输周期6和写入传输周期7之间的伪写入传输周期模式PWT。只有当首先完成读出传输或实时读出传输操作时，才能执行串行读出模式SR。在该VRAM中，通过硬件结构初始选择读出传输模式RT或实时读出传输模式RRT中的一个模式。因为，为了把数据从RAM端口传输给SAM端口，就要利用处于读出传输模式RT或实时读出传输模式RRT的单行部件将RAM端口中的数据传输给SAM端口串行寄存器。存贮在串行寄存器中的数据以串行读出模式SR快速读出，并且传输给显示装置。

另一方面，为了把数据直接从外部设备存贮到SAM端口，首先必须设置串行写入模式SW。也就是说，为了从串行读出模式SR转换 到串行写入模式SW，就必须执行一个伪写入传输模式PWT。在该伪写入传输模式PWT中，不进行数据传输。在串行写入模式SW中，由外部设备施加的数据直接存贮到SAM端口。另外，为了再次读出存贮在SAM端口的数据，该模式必须被转换成串行读出模式SR，但如图3所示，该模式不能直接从串行写入模式SW转换成串行读出模式SR。因此，当该模式从串行写入模式SW转换成写入传输模式WT以后，SAM端口串行寄存器中的数据被传输给处于写入传输模式WT的RAM端口。为了把存贮在RAM端口中的数据再次传输给SAM端口，在通过读出传输模式RT把数据存贮到SAM端口之后，该存贮在SAM端口的数据以串行读出模式SR被读出来。因此，在SAM测试情况下，就必须执行读出传输模式RT（上述SAM测试是通过对原始数据和从SAM端口读出的数据进行比较以检查该SAM端口是否正常的），这样在RAM端口和SAM端口之间就总是存在着数据通讯，因而仅仅针对SAM的测试就不需要了。

图4是一模式转换流程图，它示出了根据本发明的双端口存贮装置中的SAM的工作情况。在图4中，读出传输周期6和写入传输周期7与图3所示相同。另外，伪读出传输模式PRT和伪写入传输模式PWT被插入在读出传输周期6和写入传输周期7之间。读出传输周期6和写入传输周期7的基本工作情况与图3所示相同，并且用于把读出传输周期6转换到写入传输周期7的伪写入传输模式也与图3所示相同。

但是，根据本发明，如图4所示，在SAM测试时，把原始数据与从SAM端口读出的数据进行比较时，通过伪读出传输模式PRT不进行数据传输也能使SAM端口从串行写入模式SW转换成串行读出模式SR。也就是说，如果从外部设备将数据存贮到处于串行写入模式SW的SA M端口以后执行伪读出传输模式PRT，则SAM就可以在没有数据传输的情况下转换成串行读出模式SR。之后，存贮在SAM端口内的数据被读出以供和原始数据进行比较，这样就可以检查SAM端口是否正常。

上述的工作情况是参考图1解释的。在通过半导体制造工艺大量生产VRAM之后，在晶片状态时就对VRAM中的RAM端口和SAM端口进行测试以检查其是否正常。其RAM测试与常规的RAM测试相同。为了对在大量生产VRAM的制造工艺上的SAM进行测试，配置了若干个仅在晶片状态时使用的焊点，形成一个第三端口。另外，用于从串行写入模式SW转换成串行读出模式SR的伪读出传输模式PRT由控制部分5的控制时钟信号执行。当VRAM被制造在该晶片上并对SAM端口进行测试时，首先执行写入传输周期7中的串行写入模式SW。此时，测试数据通过第二端口P2被存贮到SAM端口2，并且通过提供一个来自含有第三端口P3的控制部分5的控制时钟信号来执行伪读出传输模式PRT，从而把存贮在SAM端口2的数据提供给第二端口P2。此后，在SAM端口和RAM端口之间不进行数据传输就可使SAM端口转换成串行读出模式SR。存贮在SAM端口的数据以串行读出模式读出，并和原始数据进行比较以检查SAM端口是否正常。

直至目前所述，根据本发明，在大量生产具有RAM端口和SAM端口的双端口存贮装置的情况下，可以很容易的测试晶片状态时SAM端和SAM端口是否正常。特别是，根据本发明，由于SAM端口能够仅通过伪写入传输模式PWT而不必进行数据传输而从串行写入模式SW转换成串行读出模式SR，从而使得在SAM测试的情况下，能非常容易和简单地测试其是否正常。

本发明并不局限于上述实施例。在参考本发明叙述的基础上， 对于本专业的普通技术人员来讲，本发明的其它实施例以及所述实施例的各种修改都是很明显的。因此，可以予期，附加的权利要求书都将覆盖本发明范围内的任何这种修改或实施例。

Claims (3)

1、一种用于包括有RAM端口、SAM端口和产生控制信号的控制部分的双端口存贮装置的模式转换方法，该方法包括：

执行一个读出传输周期，在该周期中，RAM端口中的数据以读出传输模式和实时读出传输模式传输给SAM端口，且SAM端口中的数据以串行读出模式读出；

执行一个写入传输周期，在该周期中，外部设备的数据以串行写入模式从外部设备直接存贮到SAM端口，SAM端口中的数据以写入传输方式传输给RAM端口；

执行一个伪写入传输模式，该模式不在读出传输周期和写入传输周期之间进行数据传输就可转换成串行写入模式；和

执行一个伪读出传输模式，该模式不在读出传输周期和写入传输之间进行数据传输就可转换成串行读出模式。

2、如权利要求1所述的方法，其中，用于不在RAM端口和SAM端口之间进行数据传输就可把串行写入模式转换成串行读出模式的伪读出传输模式是由来自控制部分的予定的控制信号执行的。

3、如权利要求1所述的方法，其中用于不在RAM端口和SAM端口之间进行数据传输就可把串行写入模式转换成串行读出模式的伪读出传输模式是由在晶片上增加若干焊点来实现的，所述的焊点接收一个用以测试VRAM装置的予定信号。

Images