KR950009076B1

KR950009076B1 - 듀얼포트 메모리와 그 제어방법

Info

Publication number: KR950009076B1
Application number: KR1019920002569A
Authority: KR
Inventors: 준꼬 고가와
Original assignee: 미쓰비시뎅끼 가부시끼가이샤; 시기 모리야
Priority date: 1991-03-01
Filing date: 1992-02-20
Publication date: 1995-08-14
Anticipated expiration: 2012-02-20
Also published as: JPH04274082A; DE4205054A1; KR920018755A; DE4205054C2

Abstract

내용 없음.

Description

듀얼포트 메모리와 그 제어방법

제1도는 이 발명의 한 실시예에 의한 듀얼포트 메모리(dual port memory)의 구성을 표시한 블럭도면.

제2도는 제1도의 듀얼포트 메모리에 의한, 시리얼 라이트 동작의 설명을 위한 타이밍챠트.

제3도는 제1도의 듀얼포트 메모리에 의한, 시리얼리드·모더파이·라이트 동작을 설명하기 위한 타이밍 챠트.

제4도는 제1도의 듀얼포트 메모리에 의한 시리얼리드 동작을 설명하기 위한 타이밍 챠트.

제5도는 이 발명의 하나의 실시예에 의한 듀얼포트 메모리를 사용하여 화상처리를 행했을때의 구성을 표시한 블럭도.

제6도는 제5도에 표시한 화상처리동작을 설명하기 위한 타이밍챠트.

제7도는 이 발명의 한 실시예에 의한 듀얼포트 메모리를 사용했을 경우의 리드·모더파이·라이트 동작에 요하는 시간을 설명하기 위한 타이밍챠트.

제8도는 종래의 듀얼포트 메모리에 의한 페이지 모드를 사용한 리드·모더파이·라이트 동작에 요하는 시간을 설명하기 위한 타이밍챠트.

제9도는 일반적으로 듀얼포트 메모리를 사용했을 경우의 화상처리에 관한 구성을 표시한 블럭도.

제10도는 종래의 듀얼포트 메모리의 구체적 구성을 표시한 블럭도.

제11도는 종래의 듀얼포트 메모리에 있어서 노멀리드 전송사이클의 동작을 설명하기 위한 타이밍챠트.

제12도는 종래의 듀얼포트 메모리에 있어서 유사라이트 전송사이클의 동작을 설명하기 위한 타이밍챠트.

제13도는 일반의 필드메모리의 개요를 표시한 개략도.

* 도면의 주요부분에 대한 부호의 설명

2 : 메모리셀 어레이 4a 및 4b : 데이타 레지스터

5 : 시리얼 입출력버퍼 6a 및 6b : 시리얼 세렉타

7 : 어드레스 포인터 10 : 어드레스 버퍼

16 : 타이밍 발생회로 SWE↓ : 외부신호

A-Port : 랜덤 엑세스포트 B-Port : 시리얼 액세스포트

(도면중 동일부호는 동일 또는 해당부분을 표시함)

[산업상의 이용분야]

이 발명은, 반도체 기억장치에 관해서 특히 랜덤 액세스포트 시리얼 액세스포트가 있는 듀얼포트의 반도체 기억장치에 관한 것이다.

[종래의 기술]

근년의 화상처리기술의 발전에 따라서, 예를들면 퍼스널 컴퓨터의 CRT상의 카라표시나, CAD 시스템에 있어서 삼차원표시, 화상의 확대 및 축소등의 가공, 화면의 멀티윈도우(multi window)화 및 해상도의 향상을 위한 기술개발이 급속하게 앞서가고 있다.

이에 대해서, 스퍼컴퓨터에 의한 수치계산 결과를 표시하기 위한 컴퓨터 그래픽스등에도 주목되고 있다.

이와같은 상황하에서, 디지틀 화상신호를 격납하기 위한 각가지의 비디오 메모리 장치가 개발되어왔다.

듀얼포트 메모리장치는, 화상데이타를 격납하기 위해서 최적화된 랜덤 액세스 메모리로써 알려져 있고, 랜덤 액세스 및 시리얼 액세스는 수시가능하다.

제9도는 듀얼포트 메모리의 개요를 표시한 개략도면이다.

도면을 참조하여, 화상데이타를 격납하기 위한 랜덤 액세스 가능한 다이내믹 메모리셀 어레이(101)과, 메모리셀 어레이(101)에서 판독된 데이타를 전송하는 데이타 전송용 버스(102)와, 시리얼 액세스용의 데이타 레지스터(103)과를 포함한다.

다이내믹 메모리셀 어레이(101)는, 랜덤 액세스포트를 통해서 중앙처리장치(CPU) (201)에 접속되어, CPU(201)에 의해 랜덤 액세스 된다.

한편, 시리얼 액세스용 데이타 레지스터(103)은, 외부적으로 주어지는 시리얼 클럭신호 SC에 응답하여, 데이타 전송버스(102)를 통해서 판독된 화상데이타를 시리얼 액세스포트를 통해서 시리얼에게 출력한다. 출력된 시리얼 데이타는 CRT 제어기(202)에게 주어져, CRT(203)상에 출력된 시리얼 데이타에 근거한 화상이 표시된다.

제10도는 제9도에 표시된 듀얼포트 메모리의 구성을 표시한 블럭도이다.

도면을 참조하여, 이 듀얼포트 메모리(100)은, 매트릭스상에 배열된 메모리셀 MC를 포함한 메모리 어레이(2)와, 외부로부터 어드레스 신호를 받기 위해서 어드레스버퍼(10)과, 행어드레스 신호 AX0∼AX7에 응답하여 워드선 WL를 지정하기 위한 행디코더(13)과 열어드레스 신호 AY0 내지 AY7에 응답하여 비트선쌍을 선택하기 위한 열디코더(14)와, 지정된 메모리셀로부터 판독된 데이타 신호를 증폭하기 위한 센스앰프(3)과, 증폭된 데이타 신호를 유지하기 위한 데이타 레지스터(4a) 및 (4b)와, 어드레스버퍼(10)에서 주어지는 개시 어드레스 SA0 내지 SA7에 근거해서 시리얼 출력을 위한 내부어드레스 신호 SY0 내지 SY7를 발생시키는 어드레스 포인트(7)과, 발생된 내부 어드레스 신호에 응답하여 시리얼 레지스터(4)를 지정하기 위한 시리얼 세렉타(6a) 및 (6b)와를 포함한 것이다.

랜덤 액세스포트(A-port)는, 데이타 입출력버퍼(15)에 접속된다.

또 한편, 시리얼 액세스포트(B-port)는 시리얼 입출력버퍼(5)에 접속된다. 타이밍 발생회로(16)에는, 행어드레스 스트로브신호 RAS↓(↓는 이 명세서, 도면을 통해서 부활성을 의미한다) 열어드레스 스트로브신호 CAS↓, 기록 비트신호 WB↓/기록 지정신호 WE↓, 데이타 전송신호 DT↓/출력인에이블신호 OE↓, 시리얼 콘트롤신호 SC 및 시리얼 인에이블신호 SE↓가 입력된다. 타이밍 발생회로(16)은 이들의 외부적으로 주어지는 신호에 응답해서 필요한 제어타이밍 신호를 발생한다.

다음에 동작에 대해서 간단하게 설명한다.

랜덤 액세스포트, 즉 패라렐(parallel) 데이타입력 및 패라렐 데이타출력 WTO을 통해서, 어드레스신호 AX 및 AY에 의해서 지정된 메모리셀은 랜덤으로 엑세스 된다.

다른 한편, 시리얼 액세스포트, 즉 시리얼 데이타입력 및 시리얼 데이타출력 SIO를 통해서, 어드레스 포인터(7)에 의해서 발생된 내부어드레스신호에 응답하여, 시리얼 데이타는 입력된다.

제11도는 제10도에서 표시한 듀얼포트 메모리의 노멀리드 전송사이클을 표시한 타이밍챠트이다.

도면에서 전송사이클 전의 시리얼 포트는 기록모드에 설정되어있고, 그후 메모리셀 어레이에서의 데이타의 전송을 행하여, 계속해서 판독모드로 변경할 경우의 각종신호의 변화를 표시하고 있다.

RAS↓가 내려간후, 신호 CAS↓의 내려감에 응답하여, 기록모드에 있어 시리얼 액세스 메모리의 선두의 판독어드레스에 취입된다. 계속해서 판독된 선두어드레스에 근거한 소정의 데이타는, 데이타 레지스터에게 전송되어, 신호 SE↓가 내려가있는 상태로, 신호 SC의 변화에 응답하여, 유효데이타로서 시리얼 액세스포트를 통해서 출력된다.

제12도는 제10도의 듀얼포트 메모리에 있어서, 유사라이트 전송사이클을 표시한 타이밍챠트이다.

이 경우, 전송사이클 전의 시리얼 액세스포트는 판독모드에 설정되어 있고, 이 유사라이트 전송사이클을 행함으로써, 시리얼 액세스포트를 기록모드로 설정변경하는 것이다.

신호 SE↓는 "H"레벨의 상태로 유사라이트 전성이 행하여져, 신호 RAS↓의 강하에 계속해서 신호 CAS↓의 강하에 응답해서 시리얼 액세스 메모리에 기록 위한 선두어드레스는 취입된다. 이 SE↓ 신호는 "L"레벨의 상태로, 시리얼포트에서 입력데이타가 신호 SC의 변화에 응답하여 취입된다.

이와같이 동작모드가 변경되어, 이후 시리얼로 데이타의 기록 동작이 행하여진다.

그런데, 최근의 TV 및 VTR등의 영상기술분야에 있어서 영상신호를 위한 디지틀 신호처리에의 요구가 높아졌다. 즉 디지틀 TV나 디지틀 VTR등이 개발되어가고 있다. 이들의 기기에서는, 영상신호를 디지틀 처리함으로써 영상의 고화질화 및 다기능화가 실현된다.

이와같은 상황하에서는, 하나의 화면상에 표시해야할 전화상 데이타를 격납하기 위한 필드메모리가 개발되고 있다.

제13도는 필드메모리의 개요를 표시한 개략도이다.

도면을 참조하여, 필드메모리(300)은, 시리얼 데이타를 받기 위해서 시리얼 입력레지스터(301)과 하나의 화면을 표시하기 위해서 데이타를 격납하는 필드메모리셀 어레이(303)과, 출력데이타를 유지하기 위한 시리얼 출력레지스터(305)와, 데이타 전송용 버스(302) 및 (304)와를 포함한다.

시리얼 입력레지스터(301)은, 클럭신호 SC1 에 응답하여, A/D 변환기(204)에서 출력된 데이타를 시리얼 입력포트를 통해서 거두어들인다.

한편, 시리얼 출력레지스터(305)는, 클럭신호 SC2에 응답하여, 메모리셀 어레이(303)에서 읽어내어진 데이타를 시리얼 출력포트를 통해서 D/A 변환기(205)에 주어진다.

상기와 같이, 일반적으로 듀얼포트 메모리는, 2개의 입출력부, 즉 랜덤 액세스포트 및 시리얼 액세스포트가 있다. 이에 대해서, 필드메모리는, 일반적으로 시리얼 입력포트 및 시리얼 출력포트가 있다.

이들 2개의 메모리 장치는 어느것이나 외부적으로 주어지는 시리얼 클럭에 응답하여, 메모리셀 어레이에서 판독된 데이타를 시리얼로 출력하는 점으로서 공통임이 지적된다.

판독된 데이타의 시리얼 출력이 하나의 시리얼 록크신호로 응답하여 행하기 때문에, 화상 또는 영상을 표시하기 위한 데이타를 고속으로 얻을 수 가 있다.

[발명이 해결하고저 하는 과제]

상기와 같이 종래의 듀얼포트 메모리나, 필드메모리이면, 입력만 또는 출력만의 1방향의 시리얼 입출력에 대해서, 고속동작은 가능하지만, 입출력을 번잡하게 절환하는 것같은 사용이나, 필드메모리와 같은 사용시에 있어서 화상데이타를 가공하고저 할 경우, 사용하기에 좋다고는 말할 수 없었다.

종래의 듀얼포트 메모리는 이상과 같이 전송사이클을 조합한 후에 시리얼 액세스포트의 입출력을 설정했기 때문에, 이 동작의 모드의 절환에는 전송 사이클(통상 160ns ∼220ns정도 필요)를 실행할 필요가 있다.

따라서, 시리얼 액세스 동작의 연속적인 중에서는, 입력모드와 출력모드와를 수시절환할 수가 없었다.

또, 시리얼 액세스포트에서의 판독후 바꾸어쓰기를 하는 리드·모디파이·라이트 동작도 전송사이클이 그사이에 들어가기 때문에, 실행할 수가 없는 등의 문제가 있었다.

이 발명은, 상기와 같은 과제를 해결하기 위해서 이루워진 것으로, 듀얼포트 메모리에 있어서 입출력 모드의 절환동작을 신속하게 하고, 또 이 절환시에 데이타의 가공을 용이하게 할 수 있는 듀얼포트 메모리를 제공하는 것을 목적으로 한다.

랜덤 액세스포트(A 포트)와 시리얼 액세스포트(B 포트)로 이루어진 듀얼포트를 갖춘 반도체 기억장치에 있어서, 시리얼 액세스포트(B 포트)를 판독동작에 이용할 수 있는 상태로 설정하는 판독모드 설정수단 (16,) 과, 시리얼 액세스포트(B 포트)를 기록동작에 이용할 수 있는 상태로 설정하는 기록모드 설정수단 (16,)을 갖추고, 외부에서 가해지는 규정된 신호()에 따라 제1신호를 발생시키는 제1신호 발생수단 (16,)과, 발생한 제1신호에 응답하여 전기의 시리얼 액세스포트(B 포트)의 판독모드 또는 기록 모드로 절환되도록 전기의 판독모드 설정수단 (16,)을 제어하는 제어수단(4a, 4b, 5)을 갖춘 본 발명에 있어서, 발생된 하나의 신호에 근거해서 판독모드와 기록모드가 절환된다.

[실시예]

제1도는 이 발명의 하나의 실시예에 의한 듀얼포트 메모리의 구성을 표시한 블럭도이다. 도면에서, 기본적인 구성은, 제10도에서 표시한 종래의 듀얼포트 메모리의 구성과 동일한 것으로, 종래예와 다른점에 관해서 주로 설명한다. 도면에 표시한 것같이, 타이밍 발생회로(16)에 접속된 단자로서, 외부신호 SWE↓은 입력되기 위해서 단자는 새롭게 시설되어 있다. 이 외부신호 SWE↓변화에 근거해서, 시리얼 액세스포트의 입출력 모드를 수시절환하는 것이다.

제2도는 이 발명의 한 실시예에 의한 시리얼 라이트 동작에 있어서의 타이밍챠트이다. 이 실시예에 있어서는, 메모리셀 어레이에서 데이타 레지스터에의 데이타의 전송에 걸려있는 전송사이클 동작과, 시리얼 액세스포트의 입출력모드를 절환하는 동작과를 별개로 하여 각각의 독립한 것으로 되어있다. 도면에서 메모리 셀 어레이의 n-1번 까지는, 시리얼 액세스포트는 출력모드로 설정되어 있다. 시리얼 액세스포트에서, 순차 n-2번지, n-1번지의 출력데이타는 출력되고 있다. 이때 외부신호 SWE↓는 "H"레벨로 보전되고 있고, 다음에 시리얼 인에이블신호 SE↓의 상승에 응답해서, 시리얼 액세스포트에서의 입력은 가능한 상태로 된다. 그리고, 외부신호 SWE↓의 강하에 응답해서, n번지의 데이타로서, 입력데이타는 시리얼 입출력버퍼(5)에 끌어들인다. 이와같이, 외부신호 SWE↓의 변화만에 의해서, 시리얼 액세스포트의 입출력 동작모드를 간단히 절환할 수가 있다.

제3도는 이발명의 하나의 실시예에 의한 시리얼리드·모디파이·라이트의 동작을 설명하기 위한 타이밍챠트이다. 도면에서, n번지의 어드레스의 메모리 어레이의 데이타는 신호 SE↓는 "L"레벨의 상태로 데이타 레지스터에 n번지의 출력데이타로서 끌어내어지고 있다. 다음에, 신호 SE↓는 "L"레벨에서 "H"레벨로 변환한후; 다시 신호 SWE↓는 강하한다. 이것에 의해, 시리얼 액세스포트에 주어진 기록용의 데이타는 n번지의 기록 입력데이타로서 시리얼 입력버퍼(5)를 통해서 데이타 레지스터에 넣어져, 결과로서 n번지의 어드레스 데이타는 바꿔쓰게 된다. 이어서 SWE↓ 신호는 상승한 고임피던스 상태로 되고, 계속해서, 신호 SE↓ 신호는 내려간다. 이것에 의해, n+1번지의 데이타는 n+1번지의 출력데이타로서 빼내어지게 된다. 이와같이 외부신호 SWE↓ 신호를 변화시키는 것만으로서, 시리얼 액세스포트를 사용한 리드·모디파이·라이트 동작은 가능하게 된다.

제4도는 이 발명의 하나의 실시예에 의해 시리얼 리드의 동작을 설명하기 위한 타이밍챠트이다. 도면에 표시한 것같이, 시리얼리드 동작에 있어서, 시리얼 액세스포트는 판독모드로서만이 설정되어 있어, 외부신호 SWE↓는 "H"레벨 그대로 변화하지 않는다. 따라서, 신호 SE↓의 강하와 신호 SC의 상승과에 의해서, 소정의 번지의 데이타는 시리얼에 출력데이타로서 꺼내어져, 신호 SE↓ 신호의 상승에 응답하여, 시리얼 데이타 출력은 정지된다. 따라서 통상의 시리얼리드 동작에 있어서는, 외부신호 SWE↓를 변화시킴이 없이, 통상의 시리얼 동작은 가능하게 된다.

제5도는 이 발명의 하나의 실시예에 의한 듀얼포트 메모리를 구체적인 장치에 적용했을 경우의 블럭도이다. 도면에서 텔레비젼에서의 디지틀 신호(21)은 멀티플렉서(multi plexer) (23) 및 스위치회로(27)로 분기 출력된다. 스위치회로의 출력은 듀얼포트 메모리(100)을 구성하는 시리얼 액세스 메모리(29)와 랜덤 액세스 메모리(31)로 된 듀얼 포트 메모리에게 입력된다. 랜덤 액세스 메모리(100)과 CPU(33)가 상호 접속되어 있다. 또 스위치회로(27)의 출력은 멀티플렉서(23)에서도 출력되고 있다. 멀티플렉서(23)의 출력은 디스플레이장치(CRT) (25)로 출력된다. 이장치는, 텔레비젼에서의 디지틀 신호는 A화상용의 데이타와 B화상용의 데이타와의 두 종류가 존재하고 있음을 전제로 하고 설명된다. 이경우의 동작으로서는, 우선, A화상의 데이타를 RAM(31)에 격납하고, 계속해서, B화상의 데이타의 일부를 부분적인 RAM(31)에 써넣어, 다시 RAM(31)에 격납된 A화상의 데이타와 B화상의 데이타와를 합해서 CRT(25)에 표시하고저 하는 것이다.

제6도는 이와같은 화상처리를 행할 경우의 듀얼포트 메모리의 동작을 표시하기 위한 타이밍챠트이다. 먼저, 기간 T₁에 있어서는, 스위치 회로(27)의 절환에 의해, 텔레비젼에서의 디지틀신호(21)의 A화상의 데이타의 출력은, 멀티플렉서(23)에게 출력되는 동시에 시리얼 액세스 메모리(29)를 통해서 RAM(31)에 격납된다. 이 상태에서는, CRT는 A화상의 데이타는 출력되고 있다. 다음에, 기간 T₁에 있어서는, 텔레비젼에서 B화상의 데이타는 출력되고 있다. 이때 스위치회로(27)에 의해서, B화상의 데이타는 시리얼 액세스 메모리(29)에 출력된다. 그러나, 도면에 표시한 것같이, 외부신호 SWE↓는 B화상의 데이타의 출력 사이의 일부분만이 강하하고 있는 것으로, RAM(31)에는 실제는 B화상의 데이타의 일부가 격납되는 것이다. 이때 CRT(25)에는 멀티플렉서(23)을 통해서 출력된 B화상의 데이타는 전면에 표시되고 있는 것으로 된다. 이와같이, T₂의 기간에 있어서는, RAM(31)에는 일부 B화상의 데이타는 격납된 상태로 되고 있다. 다음, 기판 T₃에 있어서, A화상의 데이타와 B화상의 데이타가 중복되어 격납된 상태로 격납되고 있는 RAM(31)에서 그의 데이타는 시리얼로 판독되어 멀티플렉서(23)에게 출력된다. 즉, 이 상태에 있어서, 외부신호 SWE↓는 "H"레벨로 되어 있어, 시리얼 액세스포트는 판독모드로 설정되어 있다. 이와같이 판독된 화상데이타는 CRT(25)에 출력되면, 도면에 표시한 것같이, CRT에 있어서도, A화상의 일부에, B화상의 데이타의 일부는 중복된 것같은 화상이 출력된다. 이와같이 하여, 이 발명에 의한 듀얼포트 메모리를 사용함으로서 화상데이타의 가공을 용이하게 또한 신속하게 행할 수가 있다.

제7도는 이 발명 하나의 실시예에 의해 듀얼포트 메모리를 리드·모디파이·라이트 동작에 사용했을 경우의 타이밍챠트이다.

제8도는 종래의 듀얼포트 메모리에 있어서 페이지 모드를 사용하여 리드·모디파이·라이트 동작을 행했을 경우의 동작을 설명하기 위한 타이밍챠트이다.

제7도와 제8도를 사용해서 연속된 열에 대한 리드·모디파이·라이트 동작을 행할때에 요하는 시간을 비교해본다.

그의 전체로서, R행의 A열에서 B열까지의 연속된 100열의 비트의 데이타를 판독한후, 그들의 비트에 새롭게 데이타를 써넣는 동작을 상정한다.

제7도에 있어서, 이 발명의 하나의 실시예에 의한 듀얼포트 메모리의 시리얼 액세스포트를 사용한 1비트의 리드·모디파이·라이트 사이클은, 최소 60ns로서 계산한다.

즉, 신호 SC의 상승시마다 1비트의 데이타는 판독되어, 또한, 신호 SWE↓의 강하에 응답하여, 시리얼 액세스포트에서 입력된 데이타를 기록동작으로 옮긴다.

이와같이 하여 이 판독과 기록동작은 60ns의 기간마다 행하여진다. 시리얼 액세스포트를 사용했을 경우의 리드·모디파이·사이클에 있어서는, 이 판독동작과 기록동작과를 행하는 전후에 판독전송과 기록전송이 필요하게 되지만, 이 각각의 전송동작에 요하는 시간을 190ns로 상정한다.

이와같이 하여, 소정의 열의 리드·모디파이·라이트 동작을 행하려면, 그의 동작에 요하는 시간은, 190ns+60ns×100열+190ns=6.38㎲가 된다.

한편, 제8도에 표시한것 같이, 종래의 듀얼포트 메모리에 있어서, 페이지 모드를 사용하여 리드·모디파이·라이트 동작을 행할 경우, 신호 CAS↓의 내려갈때마다 (120ns)에 판독동작과 기록동작이 행하여지게 된다.

따라서 소정의 열에 대해서 리드·모디파이·라이트 동작을 행하기 위해서 요하는 시간은, 120ns×100열=12㎲가 된다.

이와같이 이 발명의 하나의 실시예에 의한 듀얼포트 메모리를 사용함으로서 리드·모디파이·라이트 사이클에 요하는 시간은 더욱 단축된다.

[발명의 효과]

이 발명은 이상 설명한것 같이, 발생된 하나의 신호에 근거해서 판독모드와 기록모드가 절환함으로, 전송사이클에 의한 모드의 절환이 불요하게되며, 시리얼 액세스포트의 입출력의 절환은 신속하게 행하여진다.

Claims

랜덤 액세스포트(A 포트)와 시리얼 액세스포트(B 포트)로 이루어진 듀얼포트를 갖춘 반도체 기억장치에 있어서, 상기의 시리얼 액세스포트(B 포트)를 판독동작에 이용할 수 있는 상태로 설정하는 판독모드 설정수단 (16,)과, 상기의 시리얼 액세스포트(B 포트)를 기록동작에 이용할 수 있는 상태로 설정하는 기록모드 설정수단(16,)을 갖추고, 외부에서 가해지는 규정된 신호()에 따라 제1신호를 발생시키는 제1신호발생수단(16,) 과, 상기의 발생한 제1신호에 응답하여 상기의 시리얼 액세스포트(B 포트)의 판독모드 또는 기록모드로 절환되도록 상기의 판독모드 설정수단(16,)을 제어하는 제어수단(4a, 4b, 5)을 구비한 반도체 기억장치.
제1항에 있어서, 제2신호를 발생시키는 제2신호발생수단 (16,)이 마련되어 있고, 상기의 제어수단(4a, 4b, 5)이 상기의 기록모드 설정수단(16,)을 상기의 제1신호에 대한 응답으로서 해방하고 상기의 판독모드 설정수단(16,)을상기의 제2신호에 대한 응답으로서 해방하는 반도체 기억장치.
제2항에 있어서, 상기의 제어수단(4a, 4b, 5)이 상기의 판독모드 설정수단(16,)을 그것의 시리얼 판독동작시에 제2신호에 대한 응답으로서만 제어하는 반도체 기억장치.
제1항에서 제3항 중의 어느 한 항에 있어서, 상기의 제어수단(4a, 4b, 5)이 상기의 판독모드 설정수단(16,)과 기록모드 설정수단(16,)을 그것들의 시리얼 판독-수정-기록 동작시에 제어하는 반도체 기억장치.
제1항에서 제3항 중의 어느 한 항에 있어서, 상기의 제어수단(4a, 4b, 5)이 페이지 모드 제어를 포함하는 반도체 기억장치.
상기의 랜덤 액세스포트(A 포트)와 시리얼 액세스포트(B 포트)로 이루어진 듀얼포트를 갖춘 반도체 기억장치에서/로부터 행하는 판독/기록 동작을 제어하는 방법에 있어서, 상기의 시리얼 액세스포트(B 포트)가 데이타를 판독하도록 판독 모드로 설정하는 스텝과, 상기의 설정된 판독모드에 따라 데이타를 판독하는 스텝과, 상기의 반도체 기억장치에 가해지는 외부 신호가 되는 신호를 발생시키는 스텝과, 상기의 시리얼 액세스포트(B 포트)가 데이타를 기록하도록 발생된 신호에 대한 응답으로서 판독 모드 대신에 기록 모드를 설정하는 스텝과, 상기의 설정된 기록 모드에 따라 데이타를 기록하는 스텝을 포함하는 제어방법.