FR2661770A1 - Procede de conversion de mode pour un dispositif de memoire a deux portes d'entree/sortie. - Google Patents
Procede de conversion de mode pour un dispositif de memoire a deux portes d'entree/sortie. Download PDFInfo
- Publication number
- FR2661770A1 FR2661770A1 FR9009334A FR9009334A FR2661770A1 FR 2661770 A1 FR2661770 A1 FR 2661770A1 FR 9009334 A FR9009334 A FR 9009334A FR 9009334 A FR9009334 A FR 9009334A FR 2661770 A1 FR2661770 A1 FR 2661770A1
- Authority
- FR
- France
- Prior art keywords
- mode
- port
- transfer
- sam
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/30—Accessing single arrays
- G11C29/32—Serial access; Scan testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Transceivers (AREA)
Abstract
Procédé de conversion de mode pour dispositif de mémoire à deux ports d'entrée/sortie comprenant un port d'accès à une mémoire RAM et un port d'accès à une mémoire SAM. Le port d'accès à la mémoire SAM peut faire l'objet d'une conversion d'un mode d'écriture séquentielle (SW) en un mode de lecture séquentielle (SR) par un mode de transfert de pseudo-lecture (PRT) sans transfert de données en cas de comparaison des données d'origine avec les données extraites du port d'accès à la mémoire SAM lors du test de la mémoire SAM. Il est facile de vérifier si le port d'accès à la mémoire RAM et le port d'accès à la mémoire SAM sont normaux ou anormaux au stade de la tranche sur laquelle est formé le dispositif de mémoire lors de la fabrication en série du dispositif de mémoire à deux ports d'entrée/sortie.
Description
PROCEDE DE CONVERSION DE MODE POUR UN DISPOSITIF DE MEMOIRE A
DEUX PORTS D'ENTREE/SORTIE
La présente invention concerne un procédé de conversion de mode pour un dispositif de mémoire à deux ports d'entrée/sortie comprenant un port d'entrée/sortie d'une mémoire à accès direct (port RAM) et un port d'entrée/sortie d'une mémoire à accès séquentiel (port SAM), et plus particulièrement la conversion de mode pour le transfert de données dans une mémoire vidéo à accès direct (VRAM) comprenant un port RAM et un port SAM et pour le test des
accès direct et séquentiel.
Les mémoires VRAM pour affichage graphique avaient initialement un port RAM de 64 K X 1 et un port SAM de 256 K X 1, puis une mémoire VRAM de 256 K comportant un port de 64 K X 4 a été mise au point Depuis ce temps, des fonctions de transfert de données par écriture bit-par-bit et en temps réel ont été ajoutées à la mémoire VRAM en améliorant des fonctions de la VRAM de 64 K X 1, formant un type de VRAM de référence A présent qu'il existe une capacité d'intégration de l Mbit, il y a deux types de mémoire VRAM, à savoir 256 K X 4 et 128 K X 8 D'autre part, dans les mémoires RAM dynamiques classiques, quand les données sont transférées du processeur aux périphériques, les données sont d'abord transférées dans la mémoire, et les données en mémoire sont ensuite accessibles Dans ce cas, le processeur ne peut pas transférer les données à la mémoire pendant que les périphériques accèdent à la mémoire Cependant, dans les mémoires VRAM, quand le processeur transfère les données à la mémoire via le premier port d'accès, la mémoire peut être accessible en même temps par l'intermédiaire du deuxième port d'accès.
Cette relation sera décrite en référence à la Fig 1.
La Fig 1 représente une mémoire VRAM 10 comprenant un port RAM 1 et un port SAM 2 Le port RAM 1 est relié au port SAM 2 par l'intermédiaire d'une porte DTG de transfert de données Un premier port d'entrée/sortie Pl de la mémoire VRAM 10, relié au processeur, sert à l'accès direct, tandis qu'un second port d'entrée/sortie P 2, relié à un dispositif d'affichage à écran, sert à l'accès séquentiel Par ailleurs, un côté du port RAM 1 est relié au premier port d'entrée/sortie Pl par l'intermédiaire d'un décodeur 4 de colonnes, et l'autre côté de celui-ci est relié au décodeur de rangées, mais le décodeur de rangées n'est pas représenté ici, et 5 est un organe de commande Comme le port SAM 2 pour l'accès séquentiel permet un accès très rapide, la mémoire VRAM 10 est largement utilisée dans les systèmes d'affichage
à haute résolution ou à grande vitesse.
Dans ces conditions, pendant un cycle de transfert de lecture, les données au port RAM lsont inscrites au port SAM 2, et le mode pour extraire les données de la mémoire SAM 2 est établi De même, les données présentes au port SAM 2 sont inscrites au port RAM 1 pendant un cycle de transfert d'écriture, et le mode pour écrire les données est établi par le cycle de transfert d'écriture et par un mode PWT de pseudo-écriture Pendant le mode d'écriture, les données sont converties en mode de lecture de données au port SAM 2, le cycle de transfert de lecture doit être mis en oeuvre et les données présentes au port RAM 1 sont fournies au port SAM 2 de façon que le port SAM 2 ne puisse pas effectuer directement l'opération de lecture après l'écriture des données provenant du port SAM 2 Ainsi, en cas de production en série de mémoires VRAM, le test du port SAM lui-même est impossible, car le port SAM ne peut pas effectuer les opérations de lecture et d'écriture indépendamment du port RAM. La présente invention vise à réaliser un procédé de conversion de mode pour un dispositif de mémoire à deux ports d'entrée/sortie, dans lequel un port d'entrée/sortie d'une mémoire SAM lui-même puisse effectuer les opérations de lecture et d'écriture indépendamment d'un port d'entrée/sortie d'une mémoire RAM lors du test d'une mémoire VRAM. Cet objectif peut être atteint en mettant en oeuvre un mode PRT de transfert de pseudo-lecture pour interdire le transfert de données au port RAM quand un mode SW d'écriture séquentielle est converti en un mode SR de lecture
séquentielle lors du test de la mémoire SAM.
Selon la présente invention, on propose un procédé de conversion de mode pour un dispositif de mémoire à deux ports d'entrée/sortie qui comprend un port d'entrée/sortie d'une mémoire RAM (port RAM) et un port d'entrée/sortie d'une mémoire SAM (port SAM), comportant: la réalisation d'un cycle de transfert de lecture dans lequel les données au port RAM sont transférées au port SAM dans un mode de transfert de lecture ou un mode de transfert de lecture en temps réel et les données au port SAM sont transférées dans un mode de lecture séquentielle, la réalisation d'un cycle de transfert d'écriture dans lequel les données d'un périphérique sont directement enregistrées au port SAM à partir du périphérique dans un mode d'écriture séquentielle, et les données au port SAM sont transférées au port RAM dans un mode de transfert d'écriture, la mise en oeuvre d'un mode de transfert de pseudo-écriture qui réalise une conversion en mode d'écriture séquentielle sans transfert de données entre le cycle de transfert de lecture et le cycle de transfert d'écriture, et la mise en oeuvre d'un mode de transfert de pseudo-lecture qui réalise une conversion en mode de lecture séquentielle sans transfert de données entre le cycle de transfert de
lecture et le cycle de transfert d'écriture.
D'autres caractéristiques et avantages de la présente
invention apparaîtront plus clairement de la description ci-
après de formes de réalisation préférées en référence aux dessins annexés, sur lesquels: la Fig 1 est un schéma de principe d'une structure classique de mémoire VRAM; la Fig 2 est un chronogramme de chaque mode de fonctionnement d'un port d'entrée/sortie de la mémoire SAM dans la mémoire VRAM; la Fig 3 est un organigramme de conversion de mode représentant le fonctionnement de la mémoire SAM dans le dispositif classique de mémoire à deux ports d'entrée/sortie; et la Fig 4 est un organigramme de conversion de mode représentant le régime de fonctionnement de la mémoire SAM
selon la présente invention.
Le fonctionnement d'une mémoire VRAM 10 sera décrit en référence à la Fig 1 Un port d'entrée/sortie 1 d'une mémoire RAM présente dans la mémoire VRAM 10 est relié à un processeur (non représenté) par l'intermédiaire d'un premier port d'entrée/sortie Pi, tandis qu'un port d'entrée/sortie 2 d'une mémoire SAM présente dans la mémoire VRAM 10 est relié à un dispositif d'affichage 3 par l'intermédiaire d'un second port d'entrée/sortie P 2 Les données transférées depuis le processeur sont chargées directement au port RAM 1 par l'intermédiaire d'un décodeur 4 de colonnes et d'un décodeur (non représenté) de rangées Les données chargées au port RAM 1 sont transférées en une rangée au port SAM 2 dans un mode RT de transfert de lecture A cet instant, les données sont transférées au port SAM 2 via une porte DTG de transfert de données Le port SAM 2 possède des registres-série correspondant à une unité du port RAM 1, de façon que les données soient reçues ou fournies séquentiellement par l'unité. En mode SR de lecture séquentielle, les données chargées au port SAM 2 sont affichées sur le dispositif d'affichage 3 via le second port d'entrée/sortie P 2 Par ailleurs, en cas de chargement direct des données au port RAM 1 via le port SAM 2, à l'aide d'un dispositif d'introduction tel qu'un moyen d'écriture à plume et autres, le port SAM 2 fait d'abord l'objet d'une conversion en mode PWT de transfert de pseudo-écriture, puis d'une conversion en mode SW d'écriture séquentielle sans transfert des données, si bien que les données sont inscrites au port SAM 2 via le second port d'entrée/sortie P 2 Ensuite, en mode WT de transfert d'écriture, les données chargées au port SAM 2 sont transférées au port RAM 1, les données étant à cet instant transférées par l'intermédiaire de la porte DTG de transfert
de données.
Dans cette mémoire VRAM, la liste des modes de fonctionnement du port SAM est la suivante: mode RT de transfert de lecture mode RRT de transfert de lecture en temps réel mode SR de lecture séquentielle mode SW d'écriture séquentielle mode WT de transfert d'écriture mode PWT de transfert de pseudo-écriture La communication de données entre le port RAM et le port SAM ne se produit que dans les modes de transfert et quand le mode SR de lecture séquentielle ou le mode SW d'écriture séquentielle est établi Dans l'autre mode SR de lecture séquentielle ou mode SW d'écriture séquentielle, le port SAM fonctionne indépendamment du port RAM En particulier, dans le mode PWT de transfert de pseudo-écriture, le transfert de données entre le port RAM et le port SAM n'a pas lieu, seule la conversion de mode en mode SW d'écriture séquentielle ayant lieu Le fonctionnement de la mémoire SAM est obtenu par la corrélation de 6 modes, en effectuant la conversion de mode comme représenté sur la Fig 3 Sur la Fig 3, la conversion de mode se déroule uniquement dans le sens des flèches. Chacun des modes a les fonctions suivantes: ( 1) Mode RT de transfert de lecture Ce mode sert au transfert des données d'une rangée depuis le port RAM jusqu'aux registres-série du port SAM A cet instant, le dernier front montant d'un signal séquentiel SC d'horloge doit passer en avant du front actif d'un signal RAS d'échantillonnage d'adresse de rangée Après la mise en oeuvre du mode RT de transfert de lecture, le mode SR de lecture séquentielle est établi pour la lecture séquentielle des données à l'intérieur La Fig 2 (a) représente un
chronogramme pour le mode RT de transfert de lecture.
Sur la Fig 2, RAS est le signal d'échantillonnage d'adresse de rangée, et CAS est un signal d'échantillonnage d'adresse de colonne, AO à A 8 sont des signaux d'adresse, et SIO 1 à SI 04 sont des signaux d'entrée/sortie Par ailleurs, DT/OE est un signal d'horloge commandant le transfert de données et la sortie du port RAM, SC est un signal d'horloge pour l'accès séquentiel (lecture/écriture), et SE est un
signal d'horloge de validation séquentielle.
( 2) Mode RRT de transfert de lecture en temps réel Ce mode sert à prendre en charge consécutivement un flot
de données de dimensions supérieures à celles du registre-
série La seule différence avec le mode RT de transfert de lecture est que la dernière impulsion d'horloge du signal SC et celle du signal DT/OE doivent être synchronisées l'une avec l'autre Par ailleurs, le signal DT/OE doit être synchronisé avec les signaux RAS et CAS Ce mode peut réaliser simultanément l'accès en temps réel et le transfert de données Un chronogramme de ce mode est représenté sur la
Fig 2 (b).
( 3) Mode SR de lecture séquentielle Ce mode sert à lire rapidement les données présentes dans les registres-série, d'après le signal SC, après que le port SAM a été placé dans ce mode par le mode RT de transfert de lecture ou par le mode RRT de transfert de lecture en temps réel Un chronogramme de ce mode est représenté sur la
Fig 2 (c).
( 4) Mode SW d'écriture séquentielle Ce mode sert à écrire rapidement les données successives dans les registres-série du port SAM Ce mode ne diffère aucunement du mode SR de lecture séquentielle pour ce qui concerne la synchronisation extérieure L'opération d'écriture séquentielle est effectuée selon la même synchronisation que le signal SC, car le mode est établi intérieurement après le mode de transfert d'écriture ou le mode PWT de transfert de pseudo-écriture Un chronogramme de
ce mode est représenté sur la Fig 2 (d).
( 5) Mode WT de transfert d'écriture Ce mode sert à transférer au port RAM, par une unité de rangée, les données chargées dans le registre-série par le mode SW d'écriture séquentielle Par ailleurs, après ce mode, la mémoire SAM passe intérieurement au mode SW d'écriture séquentielle Un chronogramme de ce mode est représenté sur
la Fig 2 (e).
( 6) Mode PWT de transfert de pseudo-écriture Le transfert de données du port SAM au port RAM est effectué par le mode WT de transfert d'écriture après l'inscription des données dans les registres-série Afin de mettre en oeuvre le mode SW d'écriture séquentielle après le mode SR de lecture séquentielle, le port SAM doit passer au mode SW d'écriture séquentielle En effet, les fausses données sont transférées au port RAM si le mode WT de transfert d'écriture est mis en oeuvre avant que le port SAM ne passe au mode SW d'écriture séquentielle Ainsi, les données ne doivent pas être transférées du port SAM au port RAM pendant la conversion du mode SR de lecture séquentielle au mode SW d'écriture séquentielle Le mode PWT de transfert de pseudo-écriture sert à convertir le mode SR de lecture séquentielle en mode SW d'écriture séquentielle sans transfert de données Un chronogramme de ce mode est représenté sur la Fig 2 (f) Le fonctionnement du port SAM est réalisé par les 6 modes ci-dessus dans l'ordre de la Fig. 3. La Fig 3 est un organigramme de modes montrant le fonctionnement du port SAM d'un dispositif classique de mémoire à deux ports d'entrée/sortie Sur la Fig 3, on trouve un cycle 6 de transfert de lecture, un cycle 7 de
transfert d'écriture et un mode PWT de transfert de pseudo-
écriture situé entre le cycle 6 de transfert de lecture et le cycle 7 de transfert d'écriture Le mode SR de lecture séquentielle n'est mis en oeuvre que lorsque l'opération de transfert de lecture ou de transfert de lecture en temps réel est d'abord terminée Dans la mémoire VRAM, le mode RT de transfert de lecture ou le mode RRT de transfert de lecture en temps réel est initialement choisi par une structure matérielle Ainsi, pour le transfert de données du port RAM au port SAM, les données présentes au port RAM sont transférées par une unité de rangée dans les registres-série du port SAM en mode RT de transfert de lecture ou en mode RRT de transfert de lecture en temps réel Les données chargées dans les registres-série sont lues rapidement dans le mode SR de lecture séquentielle et sont également transférées dans le
dispositif d'affichage.
D'autre part, afin de charger directement les données du périphérique dans le port SAM, le mode SW d'écriture séquentielle doit d'abord être établi Ainsi, pour la conversion du mode SR de lecture séquentielle en mode SW
d'écriture séquentielle, le mode PWT de transfert de pseudo-
écriture doit être mis en oeuvre En mode PWT de transfert de pseudoécriture, le transfert des données n'a pas lieu En mode SW d'écriture séquentielle, les données appliquées
depuis le périphérique sont directement chargées au port SAM.
En outre, afin de réextraire les données chargées au port SAM, le mode doit être converti en mode SR de lecture séquentielle, mais le mode ne peut pas être directement converti du mode SW d'écriture séquentielle en mode SR de lecture séquentielle, comme représenté sur la Fig 3 Ainsi, après la conversion du mode SW d'écriture séquentielle en mode WT de transfert d'écriture, les données présentes dans les registres-série du port SAM sont transférées au port RAM en mode WT de transfert d'écriture Pour retransférer au port SAM les données chargées au port RAM, après le chargement des données au port SAM par le mode RT de transfert de lecture, les données chargées au port SAM sont extraites en mode SR de lecture séquentielle Ainsi, lors du test de la mémoire SAM qui vérifie si le port SAM est normal ou anormal en comparant les données d'origine avec les données extraites du port SAM, le mode RT de transfert de lecture doit être mis en oeuvre, de façon que la communication de données entre le port RAM et le port SAM ait toujours lieu, si bien que le test de la
seule mémoire SAM est impossible.
La Fig 4 est un organigramme de conversion de mode montrant le fonctionnement de la mémoire SAM dans le dispositif de mémoire à deux ports d'entrée/sortie selon la présente invention Sur la Fig 4, le cycle 6 de transfert de lecture et le cycle 7 de transfert d'écriture sont les mêmes que sur la Fig 3 De plus, le mode PRT de transfert de pseudolecture et le mode PWT de transfert de pseudo-écriture interviennent entre le cycle 6 de transfert de lecture et le cycle 7 de transfert d'écriture Les opérations de base du cycle 6 de transfert de lecture et du cycle 7 de transfert d'écriture sont les mêmes que celles de la Fig 3, et le mode de transfert de pseudo-écriture pour convertir le cycle 6 de transfert de lecture en cycle 7 de transfert d'écriture est
également identique à celui de la Fig 3.
Mais, selon la présente invention, comme représenté sur la Fig 4, le port SAM peut faire l'objet d'une conversion du mode SW d'écriture séquentielle en mode SR de lecture séquentielle par le mode PRT de transfert de pseudo-lecture sans transfert de données en cas de comparaison des données extraites du port SAM lors du test de la mémoire SAM Ainsi, si le mode PRT de transfert de pseudo-lecture est mis en oeuvre après le chargement des données du périphérique au port SAM en mode SW d'écriture séquentielle, la mémoire SAM fait l'objet d'une conversion en mode SR de lecture séquentielle sans transfert de données Ainsi, les données chargées au port SAM sont extraites pour être comparées avec les données d'origine, de façon que le port SAM soit contrôlé
pour que soit déterminé s'il est normal ou anormal.
L'opération ci-dessus doit être expliquée en référence à la Fig 1 Après la production en série de la mémoire VRAM par des procédés de fabrication de semiconducteurs, le port RAM et le port SAM de la mémoire VRAM sont testés au stade de la tranche pour que soit déterminé s'ils sont normaux ou anormaux Le test de la mémoire RAM est le même que le test classique d'une mémoire RAM Afin de tester la mémoire SAM lors des procédés de fabrication pour la production en série de mémoires VRAM, des plots servant uniquement au stade de la tranche sont amenés à former un troisième port d'entrée/sortie P 3 En outre, le mode PRT de transfert de pseudo-lecture pour la conversion du mode SW d'écriture séquentielle en mode SR de lecture séquentielle est mis en oeuvre par les signaux d'horloge de commande de l'organe de commande 5 Quand les mémoires VRAM sont réalisées sur la tranche et que le port SAM est testé, le mode SW d'écriture séquentielle du cycle 7 de transfert d'écriture est d'abord mis en oeuvre A cet instant, les données de test sont chargées au port SAM 2 via le second port d'entrée/sortie P 2, il et le mode PRT de transfert de pseudo-lecture est mis en oeuvre en appliquant au troisième port d'entrée/sortie P 3 les signaux d'horloge de commande provenant de l'organe de commande 5 afin de fournir au second port d'entrée/sortie P 2 les données chargées au port SAM 2 Le port SAM fait alors l'objet d'une conversion en mode SR de lecture séquentielle
sans transfert de données entre le port SAM et le port RAM.
Les données chargées au port SAM sont extraites en mode SR de lecture séquentielle de façon que les données soient comparées avec les données d'origine pour vérifier si le port
SAM est normal ou anormal.
Comme indiqué jusqu'à présent, selon la présente invention, on peut facilement vérifier si le port RAM et le port SAM sont normaux ou anormaux au stade de la tranche lors de la fabrication en série du dispositif de mémoire à deux ports d'entrée/sortie comprenant le port RAM et le port SAM En particulier, selon la présente invention, il peut être vérifié facilement et d'une manière simple, lors du test de la mémoire SAM, si le port SAM est normal ou anormal, car le port SAM peut faire l'objet d'une conversion du mode SW d'écriture séquentielle en mode SR de lecture séquentielle par le mode PWT de transfert de pseudo-écriture sans
transfert de données.
L'invention ne se limite nullement à la forme de réalisation décrite cidessus Diverses variantes et modifications peuvent être apportées sans sortir ni du cadre
ni de l'esprit de l'invention.
Claims (3)
1 Procédé de conversion de mode pour un dispositif de mémoire à deux ports d'entrée/sortie qui comprend un port d'entrée/sortie d'une mémoire à accès direct (port RAM), un port d'entrée/sortie d'une mémoire à accès séquentiel (port SAM) et un organe de commande pour produire des signaux de commande, caractérisé par le fait que: l'on réalise un cycle de transfert de lecture ( 6) dans lequel les données présentes au port RAM ( 1) sont transférées au port SAM ( 2) en mode de transfert de lecture (RT) et en mode de transfert de lecture en temps réel (RRT), et les données au port SAM sont transférées en mode de lecture séquentielle (SR), l'on réalise un cycle de transfert d'écriture ( 7) dans lequel les données d'un périphérique sont directement chargées au port SAM depuis le périphérique en mode d'écriture séquentielle (SW), et les données au port SAM sont transférées au port RAM en mode de transfert d'écriture
(WT), l'on met en oeuvre un mode de transfert de pseudo-
écriture (PWT) qui réalise une conversion en mode d'écriture séquentielle (SW) sans transfert de données entre le cycle de transfert de lecture ( 6) et le cycle de transfert d'écriture
( 7), et l'on met en oeuvre un mode de transfert de pseudo-
lecture (PRT) qui réalise une conversion en un mode de lecture séquentielle (SW) sans transfert de données entre le cycle de transfert de lecture ( 6) et le cycle de transfert
d'écriture ( 7).
2 Procédé selon la revendication 1, caractérisé par le fait que le -mode de transfert de pseudo-lecture (PRT) pour convertir le mode d'écriture séquentielle (SW) en mode de lecture séquentielle (SR) sans transfert de données entre le port RAM et le port SAM est mis en oeuvre par un signal de
commande prédéterminé émis par un organe de commande ( 5).
3 Procédé selon la revendication 1, caractérisé par le fait que le mode de transfert de pseudo-lecture (PRT) pour convertir le mode d'écriture séquentielle (SW) en mode de lecture séquentielle (SR) sans transfert de données entre le port RAM et le port SAM est mis en oeuvre en ajoutant des plots sur la tranche sur laquelle est réalisé le dispositif de mémoire, lesdits plots recevant un signal prédéterminé pour tester le dispositif de mémoire, en particulier une
mémoire VRAM.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900006350A KR920003269B1 (ko) | 1990-05-04 | 1990-05-04 | 듀얼 포트 메모리소자의 모우드 전환방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2661770A1 true FR2661770A1 (fr) | 1991-11-08 |
| FR2661770B1 FR2661770B1 (fr) | 1994-01-28 |
Family
ID=19298718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9009334A Expired - Fee Related FR2661770B1 (fr) | 1990-05-04 | 1990-07-20 | Procede de conversion de mode pour un dispositif de memoire a deux portes d'entree/sortie. |
Country Status (10)
| Country | Link |
|---|---|
| JP (1) | JPH073747B2 (fr) |
| KR (1) | KR920003269B1 (fr) |
| CN (1) | CN1019238B (fr) |
| DE (1) | DE4021600C2 (fr) |
| FR (1) | FR2661770B1 (fr) |
| GB (1) | GB2243700B (fr) |
| IT (1) | IT1248855B (fr) |
| NL (1) | NL194899C (fr) |
| RU (1) | RU2109330C1 (fr) |
| SE (1) | SE512454C2 (fr) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1067477C (zh) * | 1996-04-16 | 2001-06-20 | 联华电子股份有限公司 | 以串行编码方式进行芯片组间信号传输的装置 |
| KR100773065B1 (ko) * | 2006-09-12 | 2007-11-19 | 엠텍비젼 주식회사 | 듀얼 포트 메모리 장치, 메모리 장치 및 듀얼 포트 메모리장치 동작 방법 |
| KR100773063B1 (ko) * | 2006-09-12 | 2007-11-19 | 엠텍비젼 주식회사 | 듀얼 포트 메모리 장치, 메모리 장치 및 듀얼 포트 메모리장치 동작 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5589980A (en) * | 1978-11-27 | 1980-07-08 | Nec Corp | Semiconductor memory unit |
| US4703449A (en) * | 1983-02-28 | 1987-10-27 | Data Translation Inc. | Interrupt driven multi-buffer DMA circuit for enabling continuous sequential data transfers |
| SU1298754A1 (ru) * | 1985-03-12 | 1987-03-23 | Войсковая часть 03080 | Устройство управлени распределением оперативной пам ти |
| SU1348860A1 (ru) * | 1986-06-25 | 1987-10-30 | Харьковский Институт Радиоэлектроники Им.Акад.М.К.Янгеля | Устройство дл управлени пам тью видеоинформации |
| JPH073757B2 (ja) * | 1987-02-25 | 1995-01-18 | 三菱電機株式会社 | 半導体記憶装置 |
| US4817058A (en) * | 1987-05-21 | 1989-03-28 | Texas Instruments Incorporated | Multiple input/output read/write memory having a multiple-cycle write mask |
| JPH0760594B2 (ja) * | 1987-06-25 | 1995-06-28 | 富士通株式会社 | 半導体記憶装置 |
| JP2793184B2 (ja) * | 1987-07-27 | 1998-09-03 | 日本電気アイシーマイコンシステム株式会社 | 半導体記憶装置 |
-
1990
- 1990-05-04 KR KR1019900006350A patent/KR920003269B1/ko not_active IP Right Cessation
- 1990-06-15 IT IT02065090A patent/IT1248855B/it active IP Right Grant
- 1990-06-15 SE SE9002149A patent/SE512454C2/sv unknown
- 1990-06-22 RU SU4830360A patent/RU2109330C1/ru not_active IP Right Cessation
- 1990-06-25 CN CN90104906A patent/CN1019238B/zh not_active Expired
- 1990-06-25 GB GB9014079A patent/GB2243700B/en not_active Expired - Fee Related
- 1990-07-06 DE DE4021600A patent/DE4021600C2/de not_active Expired - Fee Related
- 1990-07-16 NL NL9001613A patent/NL194899C/nl not_active IP Right Cessation
- 1990-07-20 FR FR9009334A patent/FR2661770B1/fr not_active Expired - Fee Related
- 1990-07-23 JP JP2194692A patent/JPH073747B2/ja not_active Expired - Lifetime
Non-Patent Citations (3)
| Title |
|---|
| IBM TECHNICAL DISCLOSURE BULLETIN. vol. 22, no. 1, Juin 1979, NEW YORK US pages 229 - 231; HACK: 'FAST TECHNIQUE FOR LOCATING FAULTS IN SHIFT REGISTER LATCHES' * |
| INTERNATIONAL TEST CONFERENCE vol. 1985, 21 Septembre 1985, PHILADELPHIA, USA pages 456 - 461; FUJIEDA: 'CONSIDERATIONS OF THE TESTING OF RAMs WITH DUAL PORTS' * |
| INTERNATIONAL TEST CONFERENCE vol. 1986, 11 Septembre 1986, PHILADELPHIA, USA pages 798 - 807; TEJEDA ET AL.: 'INNOVATIVE VIDEO RAM TESTING' * |
Also Published As
| Publication number | Publication date |
|---|---|
| SE512454C2 (sv) | 2000-03-20 |
| FR2661770B1 (fr) | 1994-01-28 |
| KR920003269B1 (ko) | 1992-04-27 |
| IT9020650A0 (it) | 1990-06-15 |
| CN1056361A (zh) | 1991-11-20 |
| GB9014079D0 (en) | 1990-08-15 |
| SE9002149D0 (sv) | 1990-06-15 |
| NL194899C (nl) | 2003-06-04 |
| JPH0414695A (ja) | 1992-01-20 |
| IT9020650A1 (it) | 1991-12-15 |
| GB2243700B (en) | 1994-02-02 |
| NL194899B (nl) | 2003-02-03 |
| KR910020557A (ko) | 1991-12-20 |
| RU2109330C1 (ru) | 1998-04-20 |
| IT1248855B (it) | 1995-01-30 |
| DE4021600C2 (de) | 1994-04-07 |
| CN1019238B (zh) | 1992-11-25 |
| DE4021600A1 (de) | 1991-11-07 |
| JPH073747B2 (ja) | 1995-01-18 |
| SE9002149L (sv) | 1991-11-05 |
| NL9001613A (nl) | 1991-12-02 |
| GB2243700A (en) | 1991-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0134751B1 (ko) | 테스트 결과 신호를 유지하기 위한 레지스터를 가진 반도체 메모리 장치 | |
| EP1168358A3 (fr) | Mémoire rafraichissable ayant un temps de restauration nulle et aucune durée maximale de cycle | |
| EP0683454B1 (fr) | Procédé pour tester le déroulement d'un programme d'instructions | |
| DE58908918D1 (de) | Integrierter Halbleiterspeicher vom Typ DRAM und Verfahren zu seinem Testen. | |
| FR2707789A1 (fr) | Dispositif de mémoire à semiconducteur pouvant être utilisé comme mémoire tampon de ligne, et procédé de lecture et d'écriture associé. | |
| FR2693574A1 (fr) | Procédé pour tester le fonctionnement d'un circuit intégré spécialisé, et circuit intégré spécialisé s'y rapportant. | |
| US6061294A (en) | Synchronous semiconductor memory device and method of controlling sensing process of synchronous dynamic RAM | |
| WO2003038620A2 (fr) | Procede de memorisation de donnees avec correction d'erreur | |
| FR2661770A1 (fr) | Procede de conversion de mode pour un dispositif de memoire a deux portes d'entree/sortie. | |
| FR2788188A1 (fr) | Dispositif et procede de detection et de correction de pixels defectueux dans un capteur d'images | |
| FR2824916A1 (fr) | Procede pour tester des puces a semi-conducteurs | |
| KR890004475B1 (ko) | 반도체 장치 | |
| EP0680015B1 (fr) | Dispositif d'alimentation en pixels d'une série d'opérateurs d'un circuit de compression d'images mobiles | |
| FR2788353A1 (fr) | Microprocesseur avec circuits de protection pour securiser l'acces a ses registres | |
| FR3084179A1 (fr) | Acces direct en memoire | |
| US6445634B2 (en) | Serial access memory and data write/read method | |
| FR2772970A1 (fr) | Procede de test d'une memoire dynamique | |
| FR2666677A1 (fr) | Controleur de signaux de validation pour les dispositifs de memorisation a double acces. | |
| FR2656728A1 (fr) | Memoire a semi-conducteurs comportant des cellules de memoire statique a double acces. | |
| FR2648266A1 (fr) | Procede permettant d'ecrire des donnees lors de l'essai d'un dispositif de memoire, et circuit d'essai de dispositif de memoire | |
| FR2720530A1 (fr) | Dispositif pour l'optimisation des performances d'un processeur. | |
| EP1342241A2 (fr) | Amplificateur de lecture de cellules memoire a fonction logique de type ou-exclusif | |
| JPH0498698A (ja) | 半導体メモリ用オンチップテスト方式 | |
| EP0459880A1 (fr) | Dispositif pour la génération de combinaisons de valeurs numériques et procédé pour sa mise en oeuvre | |
| EP0533252A1 (fr) | Dispositif d'analyse d'image programmable |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |
Effective date: 20100331 |