CN101542688B - 碳化硅半导体元件的制造方法 - Google Patents
碳化硅半导体元件的制造方法 Download PDFInfo
- Publication number
- CN101542688B CN101542688B CN2008800002654A CN200880000265A CN101542688B CN 101542688 B CN101542688 B CN 101542688B CN 2008800002654 A CN2008800002654 A CN 2008800002654A CN 200880000265 A CN200880000265 A CN 200880000265A CN 101542688 B CN101542688 B CN 101542688B
- Authority
- CN
- China
- Prior art keywords
- silicon carbide
- layer
- substrate
- manufacture method
- cap layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 229
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 204
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 137
- 238000000137 annealing Methods 0.000 claims abstract description 66
- 150000002500 ions Chemical class 0.000 claims abstract description 32
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 230000004913 activation Effects 0.000 claims description 55
- 229910052799 carbon Inorganic materials 0.000 claims description 19
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 16
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 5
- 239000012528 membrane Substances 0.000 claims description 5
- 230000001133 acceleration Effects 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 abstract 1
- 238000002347 injection Methods 0.000 description 28
- 239000007924 injection Substances 0.000 description 28
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000004821 distillation Methods 0.000 description 9
- 238000002425 crystallisation Methods 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 8
- 230000000052 comparative effect Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 239000013078 crystal Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000012010 growth Effects 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000011112 process operation Methods 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical compound [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum ions Chemical class 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013065 commercial product Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000010008 shearing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明提供一种包括如下所述的工序的碳化硅半导体元件的制造方法，即：向在具有第1及第2主面的碳化硅基板1的所述第1主面上形成的碳化硅层(2)的至少一部分中注入杂质离子(3)，形成杂质掺杂区域的工序(A)；在所述碳化硅层(2)的至少上面(2a)及所述碳化硅基板(1)的至少第2主面(12a)上形成具有耐热性的帽层(6)的工序(B)；和以规定的温度加热所述碳化硅层(2)，进行活化退火处理的工序(C)。
Description
技术领域
本发明涉及一种使用碳化硅的半导体元件的制造方法。
背景技术
碳化硅(Silicon Carbide，SiC)具备比硅(Si)大的能带隙及高的绝缘击穿电场强度，是有望应用于下一代低损耗功率器件等的半导体材料。碳化硅存在立方晶系的3C—SiC或六方晶系的6H—SiC、4H—SiC等多种类型(polytype)。其中，为了制作实用的碳化硅半导体元件而通常使用的是4H—SiC。通常广泛使用相对c轴晶轴垂直的(0001)面大致一致的面为主面的基板。
为了制作碳化硅半导体元件(SiC半导体元件)，必须在碳化硅基板(SiC基板)上形成成为半导体元件的有源区的外延生长层，用该层的选择区域控制导电型或载流子浓度。为了在选择的局部区域形成杂质掺杂区域，在外延生长层中离子注入杂质掺杂物是必不可少的。
对于以往的杂质掺杂区域的形成方法而言，以下边参照图6(a)～(d)，边以专利文献1中公开的形成MOSFET中的p型井(well)区域的方法为例进行说明。
首先，如图6(a)所示，在SiC基板40形成发挥n型漂移(drift)层的功能的碳化硅层41。作为SiC基板40，可以使用具有从(0001)面倾斜数度(off角)，增大阶跃(step)密度的表面(阶跃结构表面)的SiC基板。在该SiC基板40的表面，利用阶跃的横方向生长引起的阶跃流(stepflow)，使碳化硅层41外延生长。接着，在碳化硅层41的表面形成离子注入掩模42。在形成有碳化硅层41中的p型井(well)区域46(图6(d))的区域以外的区域上设置注入掩模42。
接着，如图6(b)所示，从注入掩模42的上方向碳化硅层41注入杂质离子(Al离子)44。之后，如图6(c)所示，除去注入掩模42，只在形成有杂质离子注入区域43的碳化硅层41的表面形成由类金刚石碳膜或有机膜构成的帽层45。
然后，如图6(d)所示，为了离子注入引起的在结晶上产生的损伤的恢复和杂质离子的活化，进行活化退火处理。活化退火处理通过将碳化硅基板40加热至1700℃以上的温度来进行。利用活化退火处理，在碳化硅层41的一部分形成作为杂质掺杂区域的p型井(well)区域46。碳化硅层41中没有形成p型井(well)区域46的区域成为n型漂移区域47。
专利文献1：专利第3760688号公报
过去，碳化硅半导体元件使用边长为数厘米左右的剪切基板制作。这是因为，难以得到大的碳化硅单晶以及碳化硅半导体元件处于研究开发阶段。
但是，近年来，制造大的碳化硅单晶的技术也被确立，可以利用2英寸以上的碳化硅晶片。另外，碳化硅半导体元件的开发也在进展，处于试制商业产品或者制造的阶段。所以，开发使用2英寸或其以上大小的碳化硅基板制造碳化硅半导体元件的技术正在成为课题。
本发明人使用过去的制造技术在2英寸以上的碳化硅晶片制作碳化硅半导体元件，结果发现出现在形成所述的杂质掺杂区域之后，碳化硅晶片极大地翘曲的问题。如果碳化硅晶片翘曲，则不仅在光刻法工序中难以形成正确的图案，而且难以在各种半导体制造装置中准确地操作碳化硅晶片，变得不能全部进行用于制作碳化硅半导体元件的各种制造工序。
如果为硅晶片或砷化镓晶片，即使在晶片上发生翘曲，也可以通过进行真空卡盘，强制地使翘曲的晶片平坦化，从而保持晶片。所以，无论在硅晶片或砷化镓晶片上发生多少翘曲，过去也不太会成为问题。
但是，由于碳化硅的硬度非常高，所以对于碳化硅晶片而言，不能利用真空卡盘使翘曲松弛，非常难以强制地使翘曲的碳化硅晶片平坦化从而保持。另外，还有在真空卡盘的强度的作用下，碳化硅晶片发生割裂的可能性。这样，在碳化硅晶片上产生的翘曲是过去的硅晶片或砷化镓晶片所没有的课题。另外，如果利用过去技术，通过只在注入面形成帽层进而进行活化退火，碳化硅基板的里面选择性地发生硅升华。所以，基板的里面成为碳过剩(carbon rich)的组成。图7表示利用以往技术形成的纵型功率MOSFET300的结构。该功率MOSFET300具备碳化硅基板301和在碳化硅基板301上形成的漂移层302。在漂移层302内形成井(well)区域305，在井(well)区域305内形成有源区域308。进而，在源区域308内，设置到达井(well)区域305的接触区域309。存储通道(tunnel)层307形成为与源区域308、井(well)区域305及漂移层302接触，在存储通道层307上借助栅绝缘膜311设置栅电极313。将源电极312设置成与源区域308及接触区域309接触。
如上所述，在活化退火时，在没有被帽层覆盖的碳化硅基板301的里面生成碳过剩层315。由于碳过剩层315为高电阻，所以在里面设置的漏电极314的与碳化硅基板301的欧姆接触特性劣化，成为电阻成分。
另外，升华的硅在退火装置的内壁堆积，还因此妨碍了长时间的稳定运作。
发明内容
本发明的目的在于解决这样的以往技术的课题，制造不发生基板的翘曲的碳化硅半导体元件的方法。
本发明的碳化硅半导体元件的制造方法包括：向在具有第1及第2主面的碳化硅基板的所述第1主面上形成的碳化硅层的至少一部分中注入杂质离子，形成杂质掺杂区域的工序(A)；在所述碳化硅层的至少上面及所述碳化硅基板的至少第2主面上形成帽层的工序(B)；和以规定的温度加热所述碳化硅层，进行活化退火处理的工序(C)。
在某优选的实施方式中，所述碳化硅基板是至少具有50mm以上的直径的碳化硅晶片。
在一优选的实施方式中，所述帽层至少含有碳。
在一优选的实施方式中，所述帽层由类金刚石碳(Diamond-likeCarbon)膜、无定形碳膜或有机膜形成。
在一优选的实施方式中，在所述工序(B)中，在形成有所述碳化硅层的碳化硅基板的整体形成所述帽层。
在一优选的实施方式中，所述规定的温度高于1700℃，为所述帽层残留的临界温度以下。
在一优选的实施方式中，在所述工序(C)中，直至到达所述规定温度的最大升温速度为200℃/分以上且1000℃/分以下。
在一优选的实施方式中，在所述工序(A)中，以不同的加速能多次注入所述杂质离子。
在一优选的实施方式中，所述工序(A)包括形成覆盖所述碳化硅层的上面的规定区域的注入掩模的工序。
在一优选的实施方式中，所述工序(A)包括使用不同的注入掩模注入彼此不同的杂质离子的工序。
如果利用本发明，可以通过在活化退火时在碳化硅层的上面及碳化硅基板的第2主面上形成帽层来防止碳化硅基板翘曲。另外，由于可以提高退火温度，所以可以充分地恢复因注入产生的结晶缺陷从而提高活化率。另外，可以抑制里面电阻成分或稳定运转退火装置。这样，制造具备杂质浓度高且载流子移动性高的半导体区域的半导体元件成为可能。
附图说明
图1(a)～(e)是用于说明本发明的半导体元件的制造方法的一个实施方式的工序截面图。
图2是表示图1(d)所示的工序中的帽层6的其他形态的图。
图3是表示活化退火处理中的温度曲线(profile)的图。
图4是表示利用以往技术的活化退火之后的SiC基板的曲率与退火温度之间的关系的曲线图。
图5(a)及(b)是说明SiC基板的曲率的极性的图。
图6(a)～(d)是用于说明以往技术的碳化硅半导体元件的制造方法的工序截面图。
图7是利用以往技术的半导体元件的模式截面图。
图中，1—碳化硅基板，2—碳化硅层，2a—上面，2b—侧面，3—杂质离子，4—杂质离子注入区域，6—帽层，7—杂质掺杂区域，10—注入表基板，11a—第1主面，11b、12b—斜面，12a—第2主面，13—侧面，40—SiC基板，41—碳化硅层，42—注入掩模，43—杂质离子注入区域，44—杂质离子，45—帽层，46—p型井(well)区域，47—n型漂移区域，300—半导体元件，301—碳化硅基板，302—漂移层，305—井(well)区域，307—存储通道层，308—源区域，309—接触区域，311—栅绝缘膜，312—源电极，313—栅电极，314—漏电极，315—碳过剩层。
具体实施方式
本发明人对以往的活化退火处理后碳化硅基板发生翘曲的原因进行了详细探讨。结果可知，碳化硅基板翘曲的原因与活化退火处理时的退火温度相关。在此，退火温度是指退火处理时的峰值温度。
具体而言，使用直径75mm(3英寸)的晶片状的4H—SiC基板，在注入杂质之后，只在表面形成碳的帽层，以各种退火温度对基板退火，然后除去帽层，检查基板的翘曲。平均升温速度约为400℃/分。图4表示退火温度与基板的翘曲的大小之间的关系。图4的纵轴所示的曲率以如图5(a)所示发生凸状的翘曲的情况为负，以如图5(b)所示发生凹状翘曲的情况为正。
如图4所示，退火温度为1700℃以下时，曲率为0.01(1/m)以下。但在1750℃下时，曲率为0.04(1/m)，1800℃的情况下，曲率为0.3(1/m)。这样，如果退火温度高于1700℃，则碳化硅基板的翘曲变得显著。根据本发明人的探讨可知，使用直径为50mm以上的晶片或者长边的长度为50mm以上的矩形基板，在退火温度高于1700℃的情况下，碳化硅基板的翘曲变得显著。由于即使除去帽层之后碳化硅基板也翘曲，所以该碳化硅基板的翘曲不是因为帽层与碳化硅基板的热膨胀率的差产生的。
如果基板这样翘曲，例如在光刻法工序中，向阶跃器或抗蚀剂涂布机(resist coater)等装置的基板架吸附基板成为不可能。所以，事实上，不能将其以后的半导体制造工序实施到碳化硅基板，不可能制作器件。
为了避免基板的翘曲，在向所述尺寸的碳化硅基板实施活化退火处理的情况下，将退火温度设定于1700℃以下。但是，离子注入种的活化极大地依赖于退火温度，退火温度越高，活化率越提高。这是因为，在退火温度低的情况下，注入时发生的缺陷的恢复变得不充分，由于高密度地残留缺陷，所以注入的元素，没有进入SiC结晶的最佳点(Al的情况下为Si点(Si site))，成为填隙元素，不能发挥作为载流子的功能。因而，如果减低活化退火的温度，注入种的活化变得不充分，难以得到具有本应从碳化硅本身出色的物理参数获得的电特性的碳化硅半导体元件。
另外，详细地进行实验，结果可知，可达温度即使为1700℃以上，在升温速度较慢的情况下，具体而言，在升温速度约比200℃/分慢的情况下，在因注入产生的结晶缺陷发生恢复时，与最初的结晶系不同的多种类型的结晶部分地再生长，半导体特性发生变化。例如，4H—SiC变成3C—SiC。
基于各种实验进行探讨的结果，本发明人发现通过在进行活化退火处理之前在碳化硅基板的两面形成帽层，可以解决这样的课题，可以制作不发生基板的翘曲且平坦、具有出色的特性的半导体元件。
以下，进行说明本发明的碳化硅半导体元件的制造方法。首先，如图1(a)所示，准备碳化硅基板1。碳化硅基板1使用直径为50mm以上的晶片或者长边的长度为50mm以上的矩形的基板。碳化硅基板1具有第1主面11a及第2主面12a和侧面13。为了使第1主面11a与侧面相交的角及第2主面12a与侧面13相交的角在碳化硅基板1上不因半导体制造工序中的操作而出现缺口，也可以分别在第1主面11a的外周及第2主面12a的外周形成斜面11b及斜面12b。在本实施方式中，使用在[11—20](112棒(バ—)0)方向具有8度的off角的直径75mm的碳化硅基板(4H—SiC基板)。另外，在本实施方式中，第1主面11a为Si面，第2主面12a为C面，而第1主面11a及第2主面12a也可以为C面及Si面。
接着，如图1(b)所示，在碳化硅基板1的第1主面11a上，例如利用CVD法，使厚度10μm的碳化硅层2进行外延生长。不仅在第1主面11a上，也可以在斜面11b上，形成碳化硅层2。之后，如图1(c)所示，通过用离子注入装置，向碳化硅层2中注入杂质离子3，在碳化硅层2中形成杂质离子注入区域(厚度：例如400nm)4。在本实施方式中，为了形成p型杂质掺杂区域，选择铝离子作为杂质离子3。
杂质离子的注入也可以以不同的加速能多次进行。另外，也可以通过在形成覆盖碳化硅层2的上面2a的规定区域的注入掩模之后注入杂质离子，只在碳化硅层2的规定区域选择性地注入杂质离子。此时，也可以使用多个不同的注入掩模，分别注入不同的杂质离子。
接着，如图1(d)所示，形成帽层6，使其至少覆盖碳化硅层2的上面2a及碳化硅基板1的第2主面12a。斜面11b、12b也可以被帽层6覆盖。优选帽层6具有比碳化硅高的热导率，具备在高温下不与碳化硅反应的性质。另外，优选在之后进行的活化退火处理的退火温度下，也不会遇热容易地分解或者蒸发。还优选为在活化退火处理之后，容易除去的物质。由于活化退火处理在高于1700℃的温度下进行，优选在高于1700℃的温度下，帽层6具备这样的性质。
作为适于具备这样的特征的帽层6的物质，可以举出主要含有碳的物质。碳具备高的热传导性及高熔点，另外，还是碳化硅基板的构成元素，所以与碳化硅的反应性低。另外，通过暴露于氧等离子等，可以较容易地除去碳。例如，可以使用由无定形碳、类金刚石碳(DLC)等结晶性碳，具有耐热性的抗蚀剂等有机膜构成的帽层6。对帽层6的形成方法没有限制，可以使用在半导体制造技术中使用的溅射法、CVD法等。
优选帽层6具有在活化退火处理期间抑制从碳化硅层2的上面2a及碳化硅基板1的第2主面12a蒸发硅所需要的充分的厚度。为此必需的帽层6的厚度依赖于构成帽层6的物质及形成方法、活化退火处理的时间及温度等。
覆盖碳化硅层2的上面2a的帽层6和覆盖碳化硅基板1的第2主面12a的帽层6的厚度也可以不同。这是因为，如上所述，帽层6自身的应力没有使碳化硅基板1发生翘曲。不过，在覆盖碳化硅层2的上面2a的帽层6和覆盖碳化硅基板1的第2主面12a的帽层6的厚度极大地不同的情况下，在形成帽层6之后，碳化硅基板1可能会翘曲。这种情况下，在活化退火处理中，由于碳化硅基板1发生翘曲，在进行热处理的装置内，变得难以均一地加热碳化硅基板1。所以，覆盖碳化硅层2的上面2a的帽层6及覆盖碳化硅基板1的第2主面12a的帽层6的厚度优选为相等。在厚度不同的情况下，覆盖碳化硅层2的上面2a的帽层6和覆盖碳化硅基板1的第2主面12a的帽层6的厚度的差优选不是使碳化硅基板1发生翘曲的程度。
构成帽层6的物质、形成方法及膜厚除了活化退火处理的温度下的所述条件以外，可考虑成本及生产率后做出决定。
在本实施方式中，利用溅射法，将厚150nm的无定形碳膜作为帽层6，在碳化硅层2的上面2a及碳化硅基板1的第2主面12a上形成。该厚度是适于在1800℃下进行活化退火处理时的值。在1850℃下进行活化退火处理的情况下，由于发生无定形碳膜的升华，所以帽层6优选具有1μm左右的厚度。
接着，如图1(d)所示，向碳化硅层2加热，活化碳化硅层2的杂质注入区域4中的杂质离子，在碳化硅层2中形成杂质掺杂区域7。为了能够充分地进行因注入产生的结晶缺陷的恢复及杂质的活化，退火温度优选在高于1700℃的温度下进行。更优选退火温度为1800℃以上。在本实施方式中，例如，将碳化硅基板1导入加热炉内，将碳化硅基板1的温度加热至1800℃。
退火温度优选高。这是因为，退火温度越高，注入的杂质离子的活化率越提高。但是，如果退火温度变高，则帽层6分解或升华，失去保护碳化硅层2及碳化硅基板1的表面的功能。因此，退火温度优选在活化退火处理期间设定于帽层6残留的临界温度以下。
最大升温速度优选约为200℃/分以上、约为1000℃/分以下。在升温速度小于约200℃/分的情况下，在因杂质离子的注入破坏的结晶发生再结晶化时，成为与原来不同的多种类型的结晶的区域变多。尤其在使用4H—SiC的碳化硅基板的情况下，升温速度如果慢，则由于再结晶，可能成为3C—SiC的结晶的区域变多。另外，如果升温速度比约1000℃/分快，则在对基板的热冲击的作用下，基板可能会割裂。
在本实施方式中，最大升温速度约为400℃/分，在1800℃下保持5分钟。图3表示活化退火处理的温度曲线。为了防止跨渠槽(overshoot)，图3所示的温度曲线随着到达1800℃附近而使升温速度减小。但是，也可以允许延长以最大升温速度加热的时间，从而跨渠槽。
在进行活化退火处理时，帽层6发挥作为保护膜的作用，抑制在碳化硅层2的上面2a及碳化硅基板1的第2主面12a上形成阶跃集群(StepBunching)。另外，即使利用活化退火处理暴露于高温下，也抑制帽层6的硅从碳化硅层2的上面2a及碳化硅基板1的第2主面12a升华。所以，碳化硅层2的上面2a及碳化硅基板1的第2主面12a均保持碳化硅的组成。因而，也不会出现在碳化硅基板1的第2主面12a侧形成电阻高的碳过剩层的问题。
活化退火处理后，在碳化硅基板1没有发生翘曲，碳化硅基板1维持大致平坦的状态。这是因为，在成为形成有碳化硅层2的碳化硅基板1的表面的上面2a及成为里面的第2主面12a中，抑制阶跃集群的发生，表面的状态大致相等。
相反，利用以往的方法进行活化退火处理的情况下，只在碳化硅基板的里面发生阶跃集群，与没有发生阶跃集群的表面之间，发生表面状态的差。由此推测，在碳化硅基板产生应力，碳化硅基板发生翘曲。
如图1(e)所示，在活化退火处理之后，分别从碳化硅层2的上面2a及碳化硅基板1的第2主面12a除去帽层6。对帽层6的除去方法，没有特别限定，在帽层6为碳膜的情况下，优选利用氧等离子灰化除去。这样地进行，可以得到具有在表面形成有杂质掺杂区域7的碳化硅层2的碳化硅基板(以下称为“注入表基板”)10。
在如上所述地除去帽层6之后，可以通过相对得到的注入表基板10实施公知的半导体制造工序，得到MOSFET、MESFET、肖特基二极管等各种碳化硅半导体元件。即使除去帽层6，注入表基板10也没有发生翘曲。由此，可以使用半导体制造装置，不发生吸附错误等地制造碳化硅半导体元件。
这样地进行得到的碳化硅半导体元件可以为分离成各元件之前的晶片的状态，也可以为分离成各元件的状态，可以抑制注入表基板10的翘曲，注入表基板10是平坦的。可以通过例如使用应力检查机计测晶片状态的注入表基板10的翘曲来验证利用本发明的方法可以抑制翘曲。另外，分离成芯片的注入表基板10的翘曲例如可以利用观测照射激光产生的干涉条纹的激光干涉装置(尼戴库(ニデツク)公司制FT—17等)计测。或者，利用在表基板10的第2主面12a没有发生阶跃集群来验证。在任意情况下，在使用本发明的方法的情况下，注入表基板10的翘曲如果作为曲率的值进行评价，则成为0.01(1/m)以下。
如果这样地利用本发明，则可以通过在碳化硅层的上面及碳化硅基板的第2主面上形成帽层，防止在活化退火时碳化硅基板发生翘曲。
另外，在进行活化退火处理时，由于可以抑制阶跃集群在碳化硅层2的上面2a形成，因此在碳化硅层2上形成氧化膜，进而形成电极，由此可以实现具备良好的氧化膜—半导体界面，栅耐压高，显示良好的电流电压特性的MIS结构的碳化硅半导体元件。
另外，由于注入的杂质离子的活化率高，所以可以得到高浓度的杂质掺杂区域。因而，通过形成与碳化硅层2(或者杂质掺杂区域7)的表面接触的欧姆电极，实现具备低电阻的欧姆接合、具有良好的电流电压特性的碳化硅半导体元件。
这样地进行，测定制作的注入表基板10的翘曲及离子注入种的活化率。注入表基板10的翘曲的测定使用应力检查机进行，用曲率的值评价。注入种的活化率从利用Hall测定的载流子浓度与利用二次离子质量分析装置(SIMS)的掺杂物浓度的比算出。
为了比较，除了没有在碳化硅基板的第2主面上形成帽层以外，用相同的条件制作比较例的注入表基板。比较例中的活化退火在氩气气氛中将基板温度设定于1800℃进行5分钟。对比较例的注入表基板，也与注入表基板10同样地测定基板的翘曲。结果如以下的表1所示。
[表1]
| 基板的曲率 | |
| 本实施方式 | 0.006(l/m) |
| 比较例 | 0.3(l/m) |
如表1所示，本实施方式中的注入表基板10的曲率为0.006(l/m)，翘曲极小。与此相对，比较例的注入表基板的曲率为0.3(m/l)，与本实施方式相比，大2位数以上。在实际的半导体制造装置中安装本实施方式及比较例的注入表基板，结果本实施方式的注入表基板在包括阶跃器的全部过程装置中，没有发生吸附错误。与此相对，比较例的注入表基板发生向阶跃器的基板架的吸附错误，不可能进行光刻法工艺。
另外，本实施方式的注入表基板中的铝离子的活化率约为90％，可以确认实现了非常高的活化。
从这些结果可知，如果利用本实施方式，通过在活化退火时在碳化硅层的上面及碳化硅基板的第2主面上形成帽层，可以防止碳化硅基板发生翘曲。另外，可以提高退火温度，所以可以使注入引起产生的结晶缺陷充分地恢复，提高活化率。由此，可以制造具备杂质浓度高、载流子移动性高的半导体区域的半导体元件。
另外，在进行活化退火处理时，由于碳化硅层2或碳化硅基板1大致完全被帽层覆盖，所以可以大致完全地抑制从碳化硅层2或碳化硅基板1升华硅。因而，可以防止升华的硅污染在活化退火处理中使用的热处理炉的内部，或者，可以抑制由于升华的硅附着在热处理炉的内部而热处理条件容易改变。
此外，在本实施方式中，如图1(d)所示，只在碳化硅层2的上面2a及碳化硅基板1的第2主面12a上形成帽层6。所以，碳化硅层2的侧面2b、碳化硅基板1的斜面11b、12b及碳化硅基板1的侧面13(图1(a)、(b))露出，在活化退火处理中，可能从这些露出的面升华硅。通过从这些面升华硅，在碳化硅层2的端部或碳化硅基板1的端部，碳化硅基板1或碳化硅层2的厚度减少，或者直径变小的情况下，如图2所示，也可以用帽层6覆盖，从而不存在形成有碳化硅层2的碳化硅基板1的整体露出的部分，进行活化退火处理。
具体而言，在活化退火处理之前，除了碳化硅层2的上面2a及碳化硅基板1的第2主面12a以外，用帽层6覆盖碳化硅层2的侧面2b、碳化硅基板1的斜面11b、12b及侧面13。为了用充分的厚度的帽层6覆盖碳化硅层2的侧面2b或碳化硅基板1的侧面13，优选利用阶跃覆盖性(StepCoverage)出色的薄膜形成方法，例如CVD法形成帽层6。这样，碳化硅基板1及碳化硅层2的露出部分消失，所以在进行活化退火处理时，可以更可靠地防止硅从碳化硅基板1及碳化硅层2升华。
另外，在本实施方式中，在碳化硅层2的上面2a预先形成了帽层，但也可以在碳化硅基板1的第2主面12a上预先形成帽层。另外，碳化硅基板1的结晶系也不限于4H—SiC，也可以使用由4H—SiC以外的多种类型构成的基板。
产业上的可利用性
本发明可以广泛适用于包括MOSFET、MESFET、肖特基二极管等的各种碳化硅半导体元件。本发明的碳化硅半导体元件可以用于可在家电制品或汽车、电力输送·转换装置、产业用机器等各种电力·电器的低损耗功率器件中。
Claims (10)
1.一种碳化硅半导体元件的制造方法，
包括：
工序(A)，其中，向在具有第1及第2主面的碳化硅基板的所述第1主面上形成的碳化硅层的至少一部分注入杂质离子，形成杂质掺杂区域；
工序(B)，其中，在所述碳化硅层的至少上面及所述碳化硅基板的至少第2主面，形成帽层；和
工序(C)，其中，以规定的温度对所述碳化硅层进行加热，进行活化退火处理，
所述帽层由结晶性碳膜、无定形碳膜或有机膜形成。
2.根据权利要求1所述的碳化硅半导体元件的制造方法，其中，
所述碳化硅基板是至少具有50mm以上的直径的碳化硅晶片。
3.根据权利要求1或2所述的碳化硅半导体元件的制造方法，其中，
所述结晶性碳膜为类金刚石碳膜。
4.根据权利要求1或者2所述的碳化硅半导体元件的制造方法，其中，
所述有机膜为抗蚀剂膜。
5.根据权利要求1或者2所述的碳化硅半导体元件的制造方法，其中，
在所述工序(B)中，在形成有所述碳化硅层的碳化硅基板的全体上形成所述帽层。
6.根据权利要求1或者2所述的碳化硅半导体元件的制造方法，其中，
所述规定的温度高于1700℃，是所述帽层残留的临界温度以下。
7.根据权利要求1或者2所述的碳化硅半导体元件的制造方法，其中，
在所述工序(C)中，直至到达所述规定温度的最大升温速度为200℃/分以上且1000℃/分以下。
8.根据权利要求1或者2所述的碳化硅半导体元件的制造方法，其中，
在所述工序(A)中，以不同的加速能多次注入所述杂质离子。
9.根据权利要求1或者2所述的碳化硅半导体元件的制造方法，其中，
所述工序(A)包括：形成覆盖所述碳化硅层的上面的规定区域的注入掩模的工序。
10.根据权利要求9所述的碳化硅半导体元件的制造方法，其中，
所述工序(A)包括：使用不同的注入掩模注入彼此不同的杂质离子的工序。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007087346 | 2007-03-29 | ||
| JP087346/2007 | 2007-03-29 | ||
| PCT/JP2008/000769 WO2008120469A1 (ja) | 2007-03-29 | 2008-03-27 | 炭化珪素半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101542688A CN101542688A (zh) | 2009-09-23 |
| CN101542688B true CN101542688B (zh) | 2011-03-30 |
Family
ID=39808055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008800002654A Expired - Fee Related CN101542688B (zh) | 2007-03-29 | 2008-03-27 | 碳化硅半导体元件的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7718519B2 (zh) |
| JP (1) | JP4971340B2 (zh) |
| CN (1) | CN101542688B (zh) |
| WO (1) | WO2008120469A1 (zh) |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5092868B2 (ja) * | 2008-04-18 | 2012-12-05 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP5621185B2 (ja) * | 2008-06-02 | 2014-11-05 | 日産自動車株式会社 | 半導体装置の製造方法及び半導体装置 |
| JP5438992B2 (ja) * | 2009-02-20 | 2014-03-12 | 昭和電工株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2011146662A (ja) * | 2009-04-15 | 2011-07-28 | Mes Afty Corp | ＳｉＣ半導体素子の製造方法 |
| KR20120015428A (ko) * | 2009-04-15 | 2012-02-21 | 스미토모덴키고교가부시키가이샤 | 기판, 박막 형성 기판, 반도체 장치, 및 반도체 장치의 제조 방법 |
| CA2761430A1 (en) * | 2009-05-11 | 2010-11-18 | Sumitomo Electric Industries, Ltd. | Silicon carbide substrate and semiconductor device |
| JP2011035257A (ja) * | 2009-08-04 | 2011-02-17 | Showa Denko Kk | 炭化珪素半導体装置の製造方法 |
| JP2011243771A (ja) * | 2010-05-19 | 2011-12-01 | Sumitomo Electric Ind Ltd | 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置 |
| JP2012004494A (ja) * | 2010-06-21 | 2012-01-05 | Sumitomo Electric Ind Ltd | 炭化珪素基板の製造方法および製造装置 |
| JP5982971B2 (ja) * | 2012-04-10 | 2016-08-31 | 住友電気工業株式会社 | 炭化珪素単結晶基板 |
| JP6108588B2 (ja) * | 2012-04-27 | 2017-04-05 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体素子の製造方法 |
| JP5928366B2 (ja) * | 2013-02-13 | 2016-06-01 | 豊田合成株式会社 | Ｉｉｉ族窒化物半導体の製造方法 |
| US11721547B2 (en) * | 2013-03-14 | 2023-08-08 | Infineon Technologies Ag | Method for manufacturing a silicon carbide substrate for an electrical silicon carbide device, a silicon carbide substrate and an electrical silicon carbide device |
| JP5803979B2 (ja) * | 2013-05-29 | 2015-11-04 | 住友電気工業株式会社 | 炭化珪素基板および炭化珪素半導体装置ならびに炭化珪素基板および炭化珪素半導体装置の製造方法 |
| JP2015065318A (ja) * | 2013-09-25 | 2015-04-09 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| CN105723499B (zh) * | 2013-11-13 | 2018-11-06 | 三菱电机株式会社 | 半导体装置的制造方法以及半导体装置 |
| US10403509B2 (en) * | 2014-04-04 | 2019-09-03 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Basal plane dislocation elimination in 4H—SiC by pulsed rapid thermal annealing |
| JP2016086131A (ja) * | 2014-10-28 | 2016-05-19 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置の製造方法 |
| JP6348430B2 (ja) * | 2015-02-23 | 2018-06-27 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
| CN104867818B (zh) * | 2015-04-02 | 2017-08-25 | 中国电子科技集团公司第十三研究所 | 一种减少碳化硅外延材料缺陷的方法 |
| CN104882367B (zh) * | 2015-05-05 | 2019-03-29 | 西安电子科技大学 | 一种改善SiC MOSFET器件沟道迁移率的方法 |
| CN106298471A (zh) * | 2015-06-02 | 2017-01-04 | 中国科学院苏州纳米技术与纳米仿生研究所 | 碳化硅半导体器件的退火方法 |
| JP6199354B2 (ja) * | 2015-09-10 | 2017-09-20 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP6481582B2 (ja) * | 2015-10-13 | 2019-03-13 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 |
| DE112016002106T5 (de) * | 2015-12-18 | 2018-03-08 | Fuji Electric Co., Ltd. | Siliciumcarbid-halbleitersubstrat, verfahren zum herstellen eines siliciumcarbid-halbleitersubstrats, halbleitervorrichtung und verfahren zum herstellen einer halbleitervorrichtung |
| JP6703915B2 (ja) * | 2016-07-29 | 2020-06-03 | 富士電機株式会社 | 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法 |
| JP6340642B2 (ja) * | 2017-04-25 | 2018-06-13 | 住友電気工業株式会社 | 炭化珪素半導体基板およびその製造方法、ならびに炭化珪素半導体装置の製造方法 |
| JP7133910B2 (ja) | 2017-06-28 | 2022-09-09 | 昭和電工株式会社 | ＳｉＣエピタキシャルウェハ |
| JP7302716B2 (ja) * | 2017-06-28 | 2023-07-04 | 株式会社レゾナック | ＳｉＣエピタキシャルウェハ及びその製造方法 |
| JP6988700B2 (ja) * | 2018-05-31 | 2022-01-05 | 三菱電機株式会社 | 半導体装置の製造方法 |
| WO2019243955A1 (ja) | 2018-06-22 | 2019-12-26 | 株式会社半導体エネルギー研究所 | 情報処理方法、画像表示方法、情報処理装置、及び画像表示装置 |
| CN109830458B (zh) * | 2019-02-15 | 2021-02-23 | 长江存储科技有限责任公司 | 晶圆支撑结构及其形成方法 |
| CN118077034A (zh) * | 2021-10-05 | 2024-05-24 | 学校法人关西学院 | 提高掺杂剂的活化率的方法以及通过该方法制造的结构 |
| CN116314252B (zh) * | 2022-11-23 | 2023-11-07 | 苏州龙驰半导体科技有限公司 | Vdmos器件及提升sic vdmos器件的击穿电压的方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1788335A (zh) * | 2004-02-06 | 2006-06-14 | 松下电器产业株式会社 | 碳化硅半导体元件及其制造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952679A (en) * | 1996-10-17 | 1999-09-14 | Denso Corporation | Semiconductor substrate and method for straightening warp of semiconductor substrate |
| JP3944970B2 (ja) * | 1997-10-27 | 2007-07-18 | 富士電機デバイステクノロジー株式会社 | 炭化けい素半導体素子の製造方法 |
| JP3661409B2 (ja) * | 1998-05-29 | 2005-06-15 | 新日本無線株式会社 | 炭化珪素半導体装置の製造方法 |
| JP3760688B2 (ja) | 1999-08-26 | 2006-03-29 | 富士電機ホールディングス株式会社 | 炭化けい素半導体素子の製造方法 |
| JP4581238B2 (ja) | 2000-12-12 | 2010-11-17 | 株式会社デンソー | 炭化珪素半導体製造装置およびそれを用いた炭化珪素半導体製造方法 |
| JP4961633B2 (ja) | 2001-04-18 | 2012-06-27 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP4639563B2 (ja) * | 2001-09-17 | 2011-02-23 | 株式会社デンソー | 炭化珪素半導体製造装置 |
| JP2005303010A (ja) * | 2004-04-12 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 炭化珪素素子及びその製造方法 |
| JP4091931B2 (ja) * | 2004-07-13 | 2008-05-28 | 新電元工業株式会社 | ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 |
| JP4449814B2 (ja) * | 2005-04-27 | 2010-04-14 | 富士電機システムズ株式会社 | 炭化けい素半導体素子の製造方法 |
| JP4942134B2 (ja) | 2005-05-20 | 2012-05-30 | 日産自動車株式会社 | 炭化珪素半導体装置の製造方法 |
| JP4278635B2 (ja) * | 2005-05-30 | 2009-06-17 | 三菱電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP4903439B2 (ja) * | 2005-05-31 | 2012-03-28 | 株式会社東芝 | 電界効果トランジスタ |
| JP2007096263A (ja) * | 2005-08-31 | 2007-04-12 | Denso Corp | 炭化珪素半導体装置およびその製造方法。 |
-
2008
- 2008-03-27 CN CN2008800002654A patent/CN101542688B/zh not_active Expired - Fee Related
- 2008-03-27 US US12/302,372 patent/US7718519B2/en not_active Expired - Fee Related
- 2008-03-27 JP JP2008535205A patent/JP4971340B2/ja active Active
- 2008-03-27 WO PCT/JP2008/000769 patent/WO2008120469A1/ja active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1788335A (zh) * | 2004-02-06 | 2006-06-14 | 松下电器产业株式会社 | 碳化硅半导体元件及其制造方法 |
Non-Patent Citations (3)
| Title |
|---|
| JP特开2003-92267A 2003.03.28 |
| JP特开2005-260267A 2005.09.22 |
| JP特开2005-303010A 2005.10.27 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101542688A (zh) | 2009-09-23 |
| JPWO2008120469A1 (ja) | 2010-07-15 |
| JP4971340B2 (ja) | 2012-07-11 |
| WO2008120469A1 (ja) | 2008-10-09 |
| US20090186470A1 (en) | 2009-07-23 |
| US7718519B2 (en) | 2010-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101542688B (zh) | 碳化硅半导体元件的制造方法 | |
| US7569496B2 (en) | Method for manufacturing SiC semiconductor device | |
| US20120056201A1 (en) | Insulated gate bipolar transistor | |
| US9716006B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US8564017B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| US20170179236A1 (en) | Method of producing silicon carbide epitaxial substrate, silicon carbide epitaxial substrate, and silicon carbide semiconductor device | |
| US20100044721A1 (en) | Method of producing semiconductor device and semiconductor device | |
| KR20060125700A (ko) | 탄화규소 반도체소자 및 그 제조방법 | |
| CN100593243C (zh) | Mosfet以及mosfet的制造方法 | |
| JP2003086816A (ja) | ＳｉＣ基板、ＳｉＣ半導体素子及びその製造方法 | |
| CN101536162B (zh) | 制造碳化硅半导体装置的方法 | |
| US8765617B2 (en) | Method of manufacturing semiconductor device | |
| US8455269B2 (en) | Method for recovering an on-state forward voltage and, shrinking stacking faults in bipolar semiconductor devices, and the bipolar semiconductor devices | |
| KR102550521B1 (ko) | 실리콘 카바이드 반도체 소자의 제조방법 | |
| CN115692181A (zh) | 在碳化硅（SiC）衬底上制造欧姆接触的方法 | |
| JP2008004726A (ja) | 半導体素子およびその製造方法 | |
| JP2017050446A (ja) | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 | |
| US8748276B2 (en) | Method for manufacturing semiconductor device | |
| JP2009049219A (ja) | 炭化珪素半導体素子の製造方法 | |
| JP5436046B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| US20180012957A1 (en) | Silicon carbide semiconductor device | |
| JP4013660B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2003347235A (ja) | 半導体装置の製造方法 | |
| JP6903942B2 (ja) | 半導体装置の製造方法 | |
| JP7143769B2 (ja) | 炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110330 Termination date: 20150327 |
|
| EXPY | Termination of patent right or utility model |