[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN101026120B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN101026120B
CN101026120B CN2007100881748A CN200710088174A CN101026120B CN 101026120 B CN101026120 B CN 101026120B CN 2007100881748 A CN2007100881748 A CN 2007100881748A CN 200710088174 A CN200710088174 A CN 200710088174A CN 101026120 B CN101026120 B CN 101026120B
Authority
CN
China
Prior art keywords
mentioned
interlayer dielectric
groove
layer
sealing ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2007100881748A
Other languages
English (en)
Other versions
CN101026120A (zh
Inventor
富田和朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101026120A publication Critical patent/CN101026120A/zh
Application granted granted Critical
Publication of CN101026120B publication Critical patent/CN101026120B/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明的目的是，既能防止在最上层具有铜层的密封环的氧化及腐蚀，又能防止在切割时的电路形成区发生裂纹。在钝化膜(120)上形成直达层间绝缘膜(109)的开口部(123)。开口部(123)以包围密封环(110)的外侧的方式配置。也就是说，因为第2布线层(114)上表面完全被钝化膜(120)覆盖，所以第2布线层(114)的上表面未暴露于大气中。因而，能够防止因第2布线层的氧化、腐蚀而使密封环(110)对半导体器件的保护效果变差。并且，由于开口部(123)的存在，对切割区进行切割时的应力难以传递到电路形成区上的钝化膜(120)上，从而能够防止裂纹进入电路形成区。

Description

半导体器件
本申请系母案(申请号：03110451.7)的分案。
技术领域
本发明涉及作为半导体器件的保护结构的钝化膜及管芯边缘密封。
背景技术
为保护半导体器件的电路形成区使之免受来自外界气氛中的水分及离子的影响，在切割线的内侧，即在芯片(管芯)的边缘部附近，设置被称之为管芯边缘密封(Die Edge Seal)或保护环、密封环的保护结构。与电路形成区一样，密封环由布线层及接触形成，且以包围半导体器件的电路形成区的方式形成。并且，作为保护半导体器件的表面使之免受外界气氛影响的方法，在该表面上设置称作钝化膜的保护膜。
然而，近年来，随着半导体器件结构的微细化以及高集成化、工作高速化取得进展，布线的低电阻化的重要性提高了。与之相随，多半正在用电阻较低的铜(Cu)作为布线材料。也就是说，在上述密封环结构中使用铜的情况也在逐渐增加。
图29是表示现有半导体器件结构的图，是形成了密封环的区域的扩大剖面图。如上所述，密封环在切割线的内侧形成，分别在图29所示区域的左侧存在电路形成区，在右侧存在切割区。另外，在该图中省略了半导体器件的电路部分。
如该图所示，密封环110由第1接触111、第1布线层112、第2接触113、第2布线层114构成。形成了第1接触111的层间绝缘膜103、形成了以铜为材料的第1布线层112的层间绝缘膜105、形成了第2接触113的层间绝缘膜107、形成了以铜为材料的第2布线层114的层间绝缘膜109均被形成在形成了元件隔离膜102的硅衬底101上。并且，分别在层间绝缘膜103与层间绝缘膜105之间形成刻蚀阻止层104，在层间绝缘膜105与层间绝缘膜107之间形成刻蚀阻止层106，在层间绝缘膜107与层间绝缘膜109之间形成刻蚀阻止层108。
第1接触111及第2接触113的材料例如可以是钨(W)，层间绝缘膜103、105、107、109的材料例如可以是等离子体氧化膜。并且，刻蚀阻止层104、106、108的材料例如可以是等离子体氮化膜。
并且，在最上层的层间绝缘膜上形成钝化膜120。在该例中，钝化膜120是由等离子体氮化膜121和聚酰亚胺122组成的2层结构。
由于密封环110及钝化膜120的存在，能够保护半导体器件的电路形成区使之免受来自外界气氛中的水分和离子的影响，从而可以在相当长的期间内使该半导体器件的特性稳定。
并且，在对切割区进行切割时密封环110还具有抑制在电路形成区发生裂纹的作用。在切割时往往在切割区发生裂纹，但因为在切割区与电路形成区之间存在密封环110，所以能够防止该裂纹到达电路形成区。
钝化膜120只在密封环110的电路形成区一侧形成，在切割区一侧，层间绝缘膜109的上表面露出。其理由是，在包括切割区的整个晶片表面形成钝化膜120的情况下，有在对切割区进行切割时因切割引起的应力(或裂纹)通过钝化膜120容易传递到电路形成区，从而在电路形成区发生裂纹的可能性。
因而，如图29所示，现有的半导体器件成为密封环110的最上层即第2布线层114的上表面露出的结构。即，第2布线层114的上表面暴露于大气中。与其他金属布线材料(例如铝)相比，铜比较容易被氧化、腐蚀。因而，如本例这样，在密封环结构的最上层即第2布线层114是铜的情况下，第2布线层114会被氧化、腐蚀。于是，会导致该密封环110对半导体器件的保护效果变差。
发明内容
本发明是为解决上述课题而进行的，其目的在于提供既能防止在最上层具有以铜为材料的层的密封环的氧化及腐蚀，又能防止切割时在电路形成区中发生裂纹的半导体器件。
本发明第1方面所述的半导体器件是具有以包围半导体芯片的电路形成区的方式在上述半导体芯片的边缘部附近的层间绝缘膜内形成的密封环部；以及以覆盖上述半导体芯片的表面的方式在上述密封环部的上层形成的钝化膜的半导体器件，其特征在于：上述钝化膜具有露出上述层间绝缘膜上表面的第1开口部，上述密封环部的最上层的上表面被上述钝化膜覆盖。
本发明第2方面所述的半导体器件是具有以包围半导体芯片的电路形成区的方式在上述半导体芯片的边缘部附近的层间绝缘膜内形成的密封环部；在上述密封环部上面形成的铝布线层；以及以覆盖上述半导体芯片的表面的方式在上述密封环部的上层形成的钝化膜的半导体器件，其特征在于：上述钝化膜具有露出上述层间绝缘膜的上表面的第1开口部，上述密封环部的最上层的上表面被上述铝布线层覆盖。
本发明第3方面所述的半导体器件是第1或第2方面所述的半导体器件，其特征在于：在上述半导体芯片的切割区，上述层间绝缘膜具有包围上述密封环部的第2开口部。
本发明第4方面所述的半导体器件是一种半导体器件，其特征在于：备有以包围半导体芯片的电路形成区的方式在上述半导体芯片的边缘部附近形成的密封环部；以覆盖上述半导体芯片的表面的方式在上述密封环部的上层形成，并具有露出上述密封环部的最上层的上表面的第1开口部的第1钝化膜；在上述第1开口部形成的铝布线层；以及以覆盖上述第1钝化膜及上述铝布线的方式形成，并对上述第1钝化膜具有刻蚀选择性的第2钝化膜，上述第2钝化膜备有露出上述第1钝化膜的上表面的第2开口部。
本发明第5方面所述的半导体器件是第1至第4方面的任一方面所述的半导体器件，其特征在于：上述密封环部的最上层是铜。
附图说明
图1是表示实施例1的半导体器件的结构的图。
图2是用于说明实施例1的半导体器件的制造工序的图。
图3是用于说明实施例1的半导体器件的制造工序的图。
图4是用于说明实施例1的半导体器件的制造工序的图。
图5是用于说明实施例1的半导体器件的制造工序的图。
图6是用于说明实施例1的半导体器件的制造工序的图。
图7是用于说明实施例1的半导体器件的制造工序的图。
图8是表示实施例2的半导体器件的结构的图。
图9是用于说明实施例2的半导体器件的制造工序的图。
图10是用于说明实施例2的半导体器件的制造工序的图。
图11是用于说明实施例2的半导体器件的制造工序的图。
图12是表示实施例3的半导体器件的结构的图。
图13是用于说明实施例3的半导体器件的制造工序的图。
图14是用于说明实施例3的半导体器件的制造工序的图。
图15是用于说明实施例3的半导体器件的制造工序的图。
图16是表示实施例3的半导体器件的变例的图。
图17是表示实施例4的半导体器件的结构的图。
图18是用于说明实施例4的半导体器件的制造工序的图。
图19是用于说明实施例4的半导体器件的制造工序的图。
图20是用于说明实施例4的半导体器件的制造工序的图。
图21是表示实施例4的半导体器件的变例的图。
图22是表示实施例5的半导体器件的结构的图。
图23是用于说明实施例5的半导体器件的制造工序的图。
图24是用于说明实施例5的半导体器件的制造工序的图。
图25是表示实施例6的半导体器件的结构的图。
图26是用于说明实施例6的半导体器件的制造工序的图。
图27是用于说明实施例6的半导体器件的制造工序的图。
图28是用于说明实施例6的半导体器件的制造工序的图。
图29是表示现有的半导体器件的结构的图。
具体实施方式
(实施例1)
图1是表示实施例1的半导体器件的结构的图，是形成了密封环的区域的放大剖面图。在该图中，与图29中图示的要素相同的要素都标以相同符号，其详细的说明从略。另外，在图1中，也是分别在图示的区域的左侧存在电路形成区，在右侧存在切割区。并且，第1布线层112及第2布线层114都以铜为材料。
在本实施例中，在钝化膜120上形成直达层间绝缘膜109的开口部123(等离子体氮化膜121的开口部123a及聚酰亚胺层122的开口部123b)。即，在开口部123，钝化膜120被完全去除，换言之，开口部123是未形成钝化膜120的区域。
开口部123具有狭缝形状，以包围密封环110的外侧的方式配置。也就是，开口部123的位置和第2布线层114上表面的位置相互错开，开口部123一方位于芯片的外侧(即切割区)。从而，第2布线层114上表面完全被钝化膜120覆盖，所以第2布线层114的上表面未暴露于大气中。因而，可以防止因第2布线层114被氧化、腐蚀而使密封环110对半导体器件的保护效果变差。
另外，由于开口部123的存在，对切割区进行切割时的应力难于传递到电路形成区上的钝化膜120上，从而能够防止在电路形成区引入裂纹。
图2～图7是表示图1所示的半导体器件的制造工序的图。以下，基于这些图说明本实施例的半导体器件的制造方法。
在衬底101上用STI(浅沟槽隔离)形成例如厚300nm的沟槽隔离(元件隔离膜102)。然后，例如淀积1000nm高密度等离子体(HDP)氧化膜，通过用CMP(化学机械抛光)法研磨掉300nm，形成层间绝缘膜103。并且，例如通过用具有直径0.10μm的图形的抗蚀剂掩模干法刻蚀层间绝缘膜103，形成了用于形成第1接触111的开口。这时，对硅衬底101和层间绝缘膜103以具有充分刻蚀选择比的条件进行刻蚀。接着，用CVD(化学气相淀积)法，例如形成分别淀积了TiN及Ti各20nm的阻挡层金属(图中未示出)后，同样用CVD法淀积作为第1接触111的材料的钨。然后，通过用CMP法去除层间绝缘膜103上的钨及阻挡层金属，形成第1接触111(图2)。
接着，例如通过淀积50nm的等离子体氮化膜，形成刻蚀阻止层104。此外，例如淀积400nm等离子体氮化膜，通过用CMP法研磨掉200nm，形成层间绝缘膜105。并且，通过以抗蚀剂掩模131作为掩模干法刻蚀层间绝缘膜105，形成了用于形成第1布线层112的开口(图3)。
去除抗蚀剂掩模131后，通过用溅射法分别形成TaN及Ta膜各10nm，形成阻挡层金属(图中未示出)，接着，用电镀法淀积400nm成为第1布线层112的材料的铜。而且，通过用CMP法去除层间绝缘膜105上的铜及阻挡层金属，形成第1布线层112。
而且，例如通过淀积50nm等离子体氮化膜，形成刻蚀阻止层106。接着，例如淀积400nm等离子体氧化膜，通过用CMP法研磨掉200nm，形成层间绝缘膜107。其后，例如通过用直径0.10μm的抗蚀剂掩模干法刻蚀层间绝缘膜107，形成了用于形成第2接触113的开口。并且，用CVD法例如形成分别淀积了TiN及Ti各20nm的阻挡层金属(图中未示出)后，同样用CVD法淀积200nm作为第2接触113的材料的钨200nm。然后，通过用CMP法去除在层间绝缘膜107上形成的开口之外的钨及阻挡层金属，形成第2接触113。
然后，通过淀积30nm等离子体氮化膜，形成刻蚀阻止层108，例如淀积400nm等离子体氧化膜，通过用CMP法研磨掉200nm，形成层间绝缘膜109。之后，以抗蚀剂掩模132作为掩模干法刻蚀层间绝缘膜109，从而形成了用于形成第2布线层114的开口(图4)。
去除抗蚀剂掩模132后，用溅射法分别形成TaN及Ta膜各10nm，形成阻挡层金属(图中未示出)，接着，通过用电镀法淀积400nm成为第2布线层114的材料的铜。而且，通过用CMP法除去层间绝缘膜109上的铜及阻挡层金属，形成第2布线层114(图5)。经过以上工序，密封环110的形成结束。
其次，淀积800nm作为钝化膜120的等离子体氮化膜层121(图6)。而且，在等离子体氮化膜层121上形成抗蚀剂掩模133，以抗蚀剂掩模133作为掩模刻蚀氮化膜层121，形成开口部123a。这时，开口部123a以包围密封环110的外侧的方式形成。开口部123a例如可以形成为宽1μm的狭缝形状。
最后，淀积聚酰亚胺层122，以开口部123a上开口后的抗蚀剂掩模作为掩模进行刻蚀，在聚酰亚胺膜122上形成开口部123b。通过以上的工序，形成了图1所示的本实施例的半导体器件。
另外，在上述的说明中，层间绝缘膜103、105、107、109假定为等离子体氧化膜，而例如也可以是FSG(掺F硅酸盐玻璃)膜及有机模、SiON、SiOC、SiCF等低介电常数膜(低k膜)。并且，这些层间绝缘膜的厚度不限定于以上示出的数值，例如，也可以是0～200nm。同样，刻蚀阻止层104、106、108假定为等离子体氮化膜，而例如也可以是SiC、SiON。而且，厚度也不限定于以上示出的数值。另外，第1及第2接触111、112的材料也可以是钨以外的例如Al、TiN、Ru等金属或多晶硅等。
钝化膜120假定为等离子体氮化层121及聚酰亚胺层122组成的两层结构，但也既可以是单层结构也可以是两层以上的多层结构。
同样，作为钝化膜120的材料，除等离子体氮化膜及聚酰亚胺膜以外，还可以是例如FSG膜、有机膜、SiON、SiOC、SiCF等低介电常数材料。在钝化膜120上形成的开口部123的宽度并不限定为1μm。
在钝化膜120上不只是密封环110的外侧的开口部123，只要版图布局图允许，在密封环110的内侧也可以形成包围电路形成区的狭缝状开口。在这种情况下，抑制在电路形成区发生裂纹的效果更强。但在这种情况下，钝化膜120所起的保护效果有变差的可能性，所以必须注意。
另外，开口部123也可以不是狭缝形状，例如，也可以是切割区一侧的钝化膜全部被去除的结构。
还有，在图1中，构成开口部123的等离子体氮化膜层121的开口部123a及聚酰亚胺层122的开口部123b的宽度大致以同样大小示出，但只要布局图允许，可以把氮化膜层121的开口部123a的宽度形成为比123b大(或者，如果曝光有可能，可以把聚酰亚胺层122的开口部123b的宽度形成为比123a小)。由此，可以把对于开口部123a和开口部123b的对位偏移的裕量取得大一些。
另外，开口部123的形成工序是通过在形成了等离子体氮化膜层121的开口部123a后淀积聚酰亚胺层122形成开口部123b进行而加以说明的，但也可以进行如下：即，首先淀积等离子体氮化膜层121及聚酰亚胺层122，在聚酰亚胺层122上形成开口部123b后，也可以把该聚酰亚胺层作为掩模自对准地在等离子体氮化膜层121上形成开口部123a。在这种情况下，没有必要进行开口部123a与开口部123b的对位，同时能够减少制造工序数。
另外，在本实施例中说明了具有2层布线结构的半导体器件，但即使在例如单层结构或3层以上的多层布线结构的场合，也能得到与上述同样效果，这一点是清楚的。
(实施例2)
在实施例1中，构成密封环110的各层全部用单镶嵌法形成，但根据在电路形成区内的电路形成工序，也可以用双镶嵌法。作为其一例，图8是表示用双镶嵌法形成密封环110的第2接触113及第2布线层114的场合的结构图。在该图中，对与图1同样的要素标以同一符号。对于双镶嵌法，接触和布线层的埋入同时进行，所以第2接触113和第2布线层114可一起用铜形成。
在本实施例中，在钝化膜120上，也以包围密封环110的外侧的方式形成直达层间绝缘膜109的狭缝形状的开口部123。并且，第2布线层114上表面完全被钝化膜120覆盖，所以第2布线层114的上表面未暴露在大气中。
因而，与实施例1一样，可以防止因第2布线层114被氧化、腐蚀而使密封环110对半导体器件的保护效果变差。并且，由于开口部123的存在，对切割区进行切割时的应力难于传递到电路形成区上的钝化膜上，从而能够防止在电路形成区引入裂纹。
图9～图11是表示图8所示的半导体器件的制造工序的图。以下，基于这些图说明本实施例的半导体器件的制造方法。
首先，在形成了元件隔离膜102上的硅衬底101上形成层间绝缘膜103、刻蚀阻止层104、层间绝缘膜105、第1接触111及第1布线层112。并且，因为这些工序与实施例1一样，所以这里的说明省略。
并且，例如形成等离子体氮化膜的刻蚀阻止层106，接着，例如形成等离子体氧化膜的层间绝缘膜107。之后，在层间绝缘膜107上，在形成第2接触113的区域形成被开口了的抗蚀剂掩模134。并且，利用以抗蚀剂掩模134作为掩模的干法刻蚀，形成了用于形成第2接触113的开口(图9)。
去除抗蚀剂掩模134后，再在形成第2布线层114的区域形成被开口了的抗蚀剂掩模135。利用以此作为掩模的干法刻蚀，在层间绝缘膜107上形成了用于形成第2布线层114的开口(图10)。
去除抗蚀剂掩模135后，通过用溅射法分别形成TaN及Ta膜各10nm，形成阻挡层金属(图中未示出)，接着用电镀法淀积铜。而且，通过用CMP法去除层间绝缘膜107上的铜及阻挡层金属，在层间绝缘膜107上形成第2接触113以及第2布线层114(图11)。
并且，用与实施例1同样的工序，通过形成具有开口部123的钝化膜120，形成图8所示的本实施例的半导体器件。
对于双镶嵌法来说，由于接触和布线层的埋入同时进行，所以能够谋求制造工序数的减少。而且，一般而言，与单镶嵌法工艺相比，双镶嵌法工艺能够把对位的裕量做小，所以可以更可靠地形成密封环110。
(实施例3)
图12是表示实施例3的半导体器件的结构的图。在该图中，对与图1同样的要素标以同一符号。如该图所示，在作为密封环110的最上层的第2布线层114上，形成覆盖该第2布线层114上表面的铝布线层141。
另外，在本实施例中，在钝化膜120上，也以包围密封环110的外侧的方式形成直达层间绝缘膜109的狭缝形状的开口部123。并且，第2布线层114的上表面因为被铝布线层141完全覆盖住，所以第2布线层114的上表面未暴露于大气中。
因而，与实施例1一样，可以防止因第2布线层114被氧化、腐蚀而使密封环110对半导体器件的保护效果变差。并且，由于开口部123的存在，对切割区进行切割时的应力难于传递到电路形成区上的钝化膜上，从而能够防止在电路形成区引入裂纹。
并且，例如在实施例1中，当开口部123由于对位的偏移而被形成在第2布线层114的上方的情况下，第2布线层114在开口部123露出。但是，在本实施例中，在开口部123被形成在第2布线层114的上方的情况下，铝布线层141在开口部123露出，但它下面的第2布线层114未露出。因为铝比铜难以氧化及腐蚀，所以，其结果是，能够防止密封环110对半导体器件的保护效果变差。从而，在开口部123形成时不能得到高精度的对位精度的情况下仍然有效。
此外，在切割区与密封环110之间，用于形成开口部123的空间不能确保的情况下，也可以有意地将开口部123形成在铝布线层141的上方。即，即使将开口部123形成在密封环110的上方及内侧，该开口部123如果位于铝布线层141的上面，则因为在该开口部123上第2布线层114及密封环110的内侧的层间绝缘膜109未露出，所以密封环110及钝化膜120对半导体器件的保护效果的变差不会发生。
图13～图15是表示图12所示半导体器件的制造工序的图。以下，基于这些图说明本实施例的半导体器件的制造方法。
首先，用与在实施例1中图2～图5所示同样的工序，形成密封环110。这些工序的细节在实施例1中已作说明，所以这里的说明从略。然后，形成密封环110的第2布线层114及层间绝缘膜109上的铝布线层141(图13)。
并且，在第2布线层114的上方形成抗蚀剂掩模142，以此为掩模刻蚀铝布线层141。其结果是，形成了覆盖第2布线层114的上表面的铝布线层141(图14)。这时，考虑到第2布线层114与铝布线层141的对位偏移，铝布线层141以比第2布线层114大一圈的宽度形成。即，通过以对位偏移量大于第2布线层114的宽度形成铝布线层141，铝布线层141可以完全地覆盖第2布线层114的上表面。
去除抗蚀剂掩模142后，淀积作为钝化膜120的等离子体氮化膜层121。并且，在等离子体氮化膜层121上形成抗蚀剂掩模143，并以抗蚀剂掩模143作为掩模刻蚀等离子体氮化膜层121，形成开口部123a。这时，开口部123a以包围密封环110的外侧的方式形成(图15)。
最后，淀积聚酰亚胺层122，将开口部123a上开口了的抗蚀剂掩模作为掩模进行刻蚀，在聚酰亚胺层122上形成开口部123b。利用以上的工序，就形成了图12所示的本实施例的半导体器件。
另外，在以上的说明中，构成密封环110的各层全部用单镶嵌法形成，但如实施例2所示，也可以用双镶嵌法。作为其一例，图16是表示用双镶嵌法形成密封环110的第2接触113及第2布线层114的场合的结构的图。对于双镶嵌法来说，接触和布线层的埋入同时进行，所以第2接触113和第2布线层114一起用铜形成。关于图16所示的密封环110的制造工序，因为与实施例2相同，所以在这里的说明从略。
对于双镶嵌法来说，由于接触和布线层的埋入同时进行，所以能够谋求制造工序数的减少。而且，一般而言，与单镶嵌法工艺相比，双镶嵌法工艺的对位的裕量大，所以可以更可靠地形成密封环110。
(实施例4)
例如在实施例1中，开口部123因对位偏移而被形成在第2布线层114的上方的情况下，第2布线层114在开口部123上露出。于是，为防止出现这种情况，在实施例3中示出了具有覆盖第2布线层114的铝布线层141的结构。但如上所述，在这种情况下，必须比第2布线层114大一圈地形成铝布线层141，因而妨碍了半导体器件的小型化。
另一方面，为防止在开口部123上露出第2布线层114，考虑在第2布线层114及层间绝缘膜109上形成与等离子体氮化膜121具有刻蚀选择性的保护膜。但是，在这种情况下，会发生切割时的裂纹通过该保护膜直达电路形成区。
图17是表示实施例4的半导体器件的结构的图。在该图中，对与图1同样的要素标以同一符号。在本实施例中，密封环110上方的钝化膜120由聚酰亚胺层122、等离子体氮化膜层121及等离子体氧化膜层151的3层结构形成。等离子体氧化膜层151具有对等离子体氮化膜层121的刻蚀选择性。并且，等离子体氧化膜层151在第2布线层114上具有开口部151a，铝布线层152在开口部151a上形成。
按照本实施例，即使在开口部123在第2布线层114的上方形成的情况下，因为具有对等离子体氮化膜层121的刻蚀选择性的等离子体氧化膜层151或铝布线层152覆盖住第2布线层114，所以第2布线层114未露出。因而，在形成开口部123时，在不能得到高精度的对位精度的情况下是有效的。
并且，与实施例3不同，因为铝布线层152没有必要形成得比第2布线层114大，所以有助于器件的小型化。而且，在等离子体氧化膜层151上具有形成了铝布线层152的开口部151a，所以能够防止切割时的裂纹通过等离子体氧化膜层151到达电路形成区。
而且，即使在密封环110的上方及内侧形成开口部123，由于第2布线层114及密封环110的内侧层间绝缘膜109未在该开口部123露出，所以密封环110及钝化膜120对半导体器件的保护效果的变差不会发生。
在本实施例中，说明在图17中用参考编号151表示的作为第1钝化膜的层的等离子体氧化膜及用121表示的作为第2钝化膜的层的等离子体氮化膜的组合。然而，若在第1钝化膜与第2钝化膜之间具有刻蚀选择性的组合，则用其他组合也可。
图18～图20是表示图17所示的半导体器件的制造工序的图。以下基于这些图说明本实施例的半导体器件的制造方法。
首先，用与在实施例1中图2～图5所示的同样工序形成密封环110。这些工序的细节在实施例1中已作说明，所以这里的说明从略。
然后，通过在密封环110的第2布线层114及层间绝缘膜109上形成等离子体氧化膜层151，形成将第2布线层114上方开口了的抗蚀剂掩模153，以该抗蚀剂掩模153作为掩模刻蚀等离子体氧化膜层151，形成开口部151a(图18)。这时，开口部151a的宽度也可以比第2布线层114的宽度窄。
其次，在等离子体氧化膜层151上淀积铝布线层152。并且，在开口部151a的上方形成抗蚀剂掩模154，以抗蚀剂掩模154作为掩模刻蚀铝布线层152(图19)。这时，抗蚀剂掩模154如果形成得比开口部151a的宽度大一圈也可，不一定必须比第2布线层114的宽度大。因为铝布线层152的宽度由抗蚀剂掩模154的宽度规定，所以如果将抗蚀剂掩模154做得比第2布线层114的宽度窄，则进行布局图设计使形成密封环110的区域的宽度比实施例3中的窄成为可能，因而有助于半导体器件的小型化。
去除抗蚀剂掩模154后，淀积钝化膜120的等离子体氮化膜层121。并且，在等离子体氮化膜层121上形成抗蚀剂掩模155，以抗蚀剂掩模155作为掩模刻蚀等离子体氮化膜层121，形成开口部123a。这时，开口部123a以包围密封环110的外侧的方式被形成(图20)。
最后，淀积聚酰亚胺层122，以开口部123a上开口了的抗蚀剂掩模作为掩模进行刻蚀，在聚酰亚胺层122上形成开口部123b。通过以上工序，形成图17所示的本实施例的半导体器件。
另外，在以上的说明中，构成密封环110的各层全部用单镶嵌法形成，但如实施例2所示，也可以用双镶嵌法。作为其一例，图21是表示用双镶嵌法形成密封环110的第2接触113及第2布线层114的场合的结构的图。对于双镶嵌法来说，接触和布线层的埋入同时进行，所以第2接触113和第2布线层114一起用铜形成。关于图21所示的密封环110的制造工序，因为与实施例2相同，所以在这里的说明从略。
对于双镶嵌法来说，由于接触和布线层的埋入同时进行，所以能够谋求制造工序数的减少。而且，一般而言，与单镶嵌法工艺相比，双镶嵌法工艺的对位裕量大，所以可以更可靠地形成密封环110。
(实施例5)
图22是表示实施例5的半导体器件的结构的图。在该图中，对与图1同样的要素标以同一符号。如该图所示，开口部123直达刻蚀阻止层108。即，开口部123由聚酰亚胺层122的开口部123b、等离子体氮化膜层121的开口部123a以及层间绝缘膜109的开口部123c构成。在这种情况下，对切割区进行切割时的应力比图1的场合更难以传递到电路形成区。因而，防止裂纹被引入电路形成区的效果比实施例1强。
另外，在使用上述低介电常数膜(低k膜)作为层间绝缘膜的场合，本实施例尤其有效。一般而言，低介电常数膜多半是多孔膜，因此在加热处理时收缩大的情况居多。从而，例如在使用这种低介电常数膜作为层间绝缘膜109的场合，这种收缩引起的应力加到层间绝缘膜109本身，容易发生裂纹。因而，以层间绝缘膜109具有开口部123c的方式能够减缓由这种收缩引起的应力，从而能够防止裂纹发生。
图23及图24是表示图22所示的半导体器件的制造工序的图。以下，基于这些图说明本实施例的半导体器件的制造方法。
首先，以与在实施例1中图2～图6所示的工序同样的工序形成密封环110，并在其上淀积钝化膜120的等离子体氮化膜层121(图23)。这些工序的细节在实施例1中已作说明，所以这里的说明从略。
并且，在等离子体氮化膜121上形成抗蚀剂掩模156，以抗蚀剂掩模156作为掩模刻蚀等离子体氮化膜层121，形成包围密封环110的外侧的开口部123a的同时，刻蚀层间绝缘膜109，形成开口部123c。
最后，淀积聚酰亚胺层122，以开口部123a上开口了的抗蚀剂掩模作为掩模进行刻蚀，在聚酰亚胺层122上形成开口部123b。通过以上工序，形成图22所示的本实施例的半导体器件。
另外，在以上的说明中，构成密封环110的各层全部用单镶嵌法形成，但如实施例2所示，也可以用双镶嵌法。在这种情况下，在图8中开口部123成为直达层间绝缘膜107下面的刻蚀阻止层106的结构。
对于双镶嵌法来说，由于接触和布线层的埋入同时进行，所以能够谋求制造工序数的减少。而且，一般而言，与单镶嵌法工艺相比，双镶嵌法工艺的对位裕量大，所以可以更可靠地形成密封环110。
(实施例6)
例如，在电路形成区的电路形成工序中应用双镶嵌法的情况下，如实施例2那样，在形成密封环110时也可以用双镶嵌法。但是，密封环的各层只用双镶嵌法工艺中的接触形成工序也能够形成。
图25是表示本实施例的半导体器件的结构的图。在该图中，对与图1同样的要素标以同一符号。在这里，该半导体器件假定用铜作为布线材料。
如该图所示，密封环210由第1接触211、第1布线层212、第2接触213、第3接触214及第4接触215构成。第1接触211及第1布线层212用单镶嵌法形成，第2接触213、第3接触214及第4接触215用双镶嵌法的接触形成工序形成。对于双镶嵌法来说，接触以与布线层同样的材料形成，所以第2接触213、第3接触214及第4接触215用铜形成。
形成了第1接触211的层间绝缘膜201、形成了第1布线层212的层间绝缘膜203、形成了第2接触213的层间绝缘膜205、形成了第3接触214的层间绝缘膜207、形成了第4接触215的层间绝缘膜209在形成了元件隔离膜102的硅衬底101上形成。并且，在层间绝缘膜201与层间绝缘膜203之间形成刻蚀阻止层202，在层间绝缘膜203与层间绝缘膜205之间形成刻蚀阻止层204，在层间绝缘膜205与层间绝缘膜207之间形成刻蚀阻止层206，在层间绝缘膜207与层间绝缘膜209之间形成刻蚀阻止层208。
直达层间绝缘膜209的开口部123(等离子体氮化膜层121的开口部123a及聚酰亚胺层122的开口部123b)在钝化膜120上形成。即，在开口部123上钝化膜120被完全去除。从而，与实施例1一样，在切割时能够防止裂纹进入电路形成区。并且，因为第2布线层114上表面完全被钝化膜120覆盖，所以能够防止因第4接触215被氧化、腐蚀而使由密封环210对半导体器件的保护效果变差。
图26～图28是表示图25所示的半导体器件的制造工序的图。
以下，基于这些图说明本实施例的半导体器件的制造方法。
首先，在形成元件隔离膜102的硅衬底101上形成层间绝缘膜201、刻蚀阻止层202、层间绝缘膜203、第1接触211，以及第1布线层212。另外，这些工序与实施例1一样，所以这里的说明从略。
其后，例如由等离子体氮化膜形成刻蚀阻止层204，接着，例如由等离子体氧化膜形成层间绝缘膜205。然后，在层间绝缘膜205上，形成对形成第2接触213的区域进行了开口的抗蚀剂掩模221。并且，通过以抗蚀剂掩模221作为掩模的干法刻蚀，形成了用于形成第2接触213的开口(图26)。去除抗蚀剂掩模221后，在电路形成区中形成用于布线的沟槽，但这时在形成密封环210的区域却不进行任何处理。
而且，形成了阻挡层金属(图中未示出)后用电镀法淀积铜。并且，通过用CMP法去除层间绝缘膜205上的铜及阻挡层金属，在层间绝缘膜205上形成第2接触213(图27)。这样，第2接触213只用双镶嵌工艺中的接触形成工序就能形成。
然后，与上述一样，只使用双镶嵌工艺中的接触形成工序来形成刻蚀阻止层206、层间绝缘膜207和第3接触214，并且，再在其上形成刻蚀阻止层208、层间绝缘膜209和第4接触215(图28)。通过以上工序，密封环210的形成结束。
并且，通过与实施例1同样的工序形成具有开口部123的钝化膜120，即可形成图25所示的本实施例的半导体器件。
这样，在本实施例中，构成密封环210的规定层(第2接触213、第3接触214、第4接触215)只由双镶嵌工艺中的接触形成工序形成。这种场合与用双镶嵌工艺中的接触形成工序和布线形成工序双方的场合不同，因为不进行密封环210的布线层与接触的对位，所以不必留有对于该对位偏移的裕量。因而，与上述的其他实施例比较，能够更窄地构成密封环的宽度。
另外，在以上的说明中，说明了构成密封环210的层中的一部分只用双镶嵌工艺中的接触形成工序形成的做法，但根据电路形成区的接触及布线形成方法，所有的层都只用双镶嵌工艺中的接触形成工序形成也可。
按照本发明第1方面所述的半导体器件，密封环部的最上层的上表面被钝化膜覆盖，所以密封环部的最上层的上表面不暴露于大气之中。因而，例如即使在密封环的最上层使用铜的场合，因其被氧化、腐蚀而能够防止该密封环对半导体器件的保护效果变差。并且，由于存在不形成钝化膜的区域，对切割区进行切割时的应力难以传递到电路形成区上的钝化膜上，因而能够防止在电路形成区引入裂纹。
按照本发明第2方面所述的半导体器件，密封环的最上层的上表面被铝布线层覆盖，所以密封环的最上层的上表面不暴露于大气之中。另外，在未形成钝化膜的区域，即使铝布线层露出，因为铝难以发生氧化、腐蚀，所以密封环对半导体器件的保护效果的变差能够防止。因而，在得不到高精度的对位精度的场合，以及不能确保在切割区与密封环之间用于形成未形成钝化膜的区域的空间的场合均有效。
按照本发明第3方面所述的半导体器件，在第1或第2方面所述的半导体器件中，因为在半导体芯片的切割区，层间绝缘膜具有包围着密封环部的开口部，所以对切割区进行切割时的应力更难以传递到电路形成区。从而，防止裂纹进入电路形成区的效果更进一步得到提高。尤其是在使用因加热处理而收缩大的材料作为层间绝缘膜的场合，特别有效。
按照本发明第4方面所述的半导体器件，因为在第1钝化膜的第1开口部形成铝布线层，所以密封环部的最上层的上表面不暴露于大气中。并且，即使在第2开口部在密封环的最上层的上方形成的场合，由于铝布线层的存在，该密封环的最上层也不至露出。而且，铝布线层不必形成得比密封环的最上层的宽度大，所以有助于器件的小型化。并且，第2钝化膜备有露出第1钝化膜的上表面的第2开口部，所以对切割区进行切割时的应力难以传递到电路形成区上的钝化膜上，因而能够防止裂纹引入电路形成区。
按照本发明第5方面所述的半导体器件，在第1至第4方面的任一方面所述的半导体器件中，因为密封环的最上层是铜，所以能够谋求布线的低电阻化。并且，铜虽易被氧化、腐蚀，但密封环的最上层的上表面未暴露于大气中，所以能够抑制密封环最上层的氧化、腐蚀，因而能够防止该密封环对半导体器件的保护效果变差。

Claims (20)

1.一种半导体装置的制造方法，其特征在于，具有如下工序：
准备具有电路形成区和切割区的半导体衬底；
在上述半导体衬底上形成第一层间绝缘膜；
在上述第一层间绝缘膜内形成第一沟槽；
在上述第一沟槽内埋入钨，形成钨接触；
在上述第一层间绝缘膜和上述钨接触上形成第一刻蚀阻止层；
在上述第一刻蚀阻止层上形成第二层间绝缘膜；
在上述第二层间绝缘膜以及第一刻蚀阻止层内形成第二沟槽；
在上述第二沟槽内利用电镀法淀积第一铜金属；
在上述第二层间绝缘膜和淀积于上述第二沟槽内的上述第一铜金属上，形成第二刻蚀阻止层；
在上述第二刻蚀阻止层上形成第三层间绝缘膜；
在上述第三层间绝缘膜以及第二刻蚀阻止层内形成第三沟槽；
在上述第三沟槽内利用电镀法淀积钨；
在上述第三层间绝缘膜和上述钨上，形成第三刻蚀阻止层；
在上述第三刻蚀阻止层上形成第四层间绝缘膜；
在上述第三刻蚀阻止层以及上述第四层间绝缘膜内形成第四沟槽；
通过在上述第四沟槽内利用电镀法淀积第二铜金属，从而形成包围上述电路形成区的密封环，该密封环由上述钨接触、淀积于上述第二沟槽内的上述第一铜金属、淀积于上述第三沟槽内的上述钨、和淀积于上述第四沟槽内的上述第二铜金属构成；
在上述第四层间绝缘膜和淀积于上述第四沟槽内的上述第二铜金属上，形成铝金属膜；
通过利用第一掩模对上述铝金属膜进行刻蚀，从而形成覆盖上述密封环的上表面的铝金属层；
在上述第四层间绝缘膜和上述铝金属层上形成等离子体氮化膜；以及
通过利用第二掩模对上述等离子体氮化膜进行刻蚀，从而在上述切割区与上述密封环之间设置贯通上述等离子体氮化膜的第一开口部，
上述第二铜金属的宽度比上述铝金属层的宽度小。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
上述第一开口部形成为包围上述密封环。
3.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在形成上述等离子体氮化膜的工序之后，还具有在上述等离子体氮化膜上形成聚酰亚胺膜的工序。
4.根据权利要求1所述的半导体装置的制造方法，其特征在于，
上述第二层间绝缘膜由等离子体氧化膜、FSG膜、有机膜、SiON、SiOC和SiCF中的任一种构成。
5.一种半导体装置的制造方法，其特征在于，具有如下工序：
准备具有电路形成区和切割区的半导体衬底；
在上述半导体衬底上形成第一层间绝缘膜；
在上述第一层间绝缘膜内形成第一沟槽；
在上述第一沟槽内埋入钨以形成钨接触；
在上述第一层间绝缘膜和上述钨接触上形成第一刻蚀阻止层；
在上述第一刻蚀阻止层上形成第二层间绝缘膜；
在上述第二层间绝缘膜以及第一刻蚀阻止层内形成第二沟槽；
在上述第二沟槽内利用电镀法形成第一铜金属；
在淀积于上述第二层间绝缘膜和上述第二沟槽内的上述第一铜金属上，形成第二刻蚀阻止层；
在上述第二刻蚀阻止层上形成第三层间绝缘膜；
在上述第三层间绝缘膜以及第二刻蚀阻止层内形成第三沟槽；
在上述第三层间绝缘膜内形成第四沟槽；
通过在上述第三沟槽和配置于所述第三沟槽上的第四沟槽内利用电镀法淀积第二铜金属，从而形成包围上述电路形成区的密封环，该密封环由上述钨接触、淀积于上述第二沟槽内的上述第一铜金属和淀积于上述第三沟槽和第四沟槽内的上述第二铜金属构成；
在上述第三层间绝缘膜和淀积于上述第三沟槽内的上述第二铜金属上，形成铝金属膜；
通过利用第一掩模对上述铝金属膜进行刻蚀，从而形成覆盖上述密封环的上表面的铝金属层；
在上述第三层间绝缘膜和上述铝金属层上形成等离子体氮化膜；以及
通过利用第二掩模对上述等离子体氮化膜进行刻蚀，从而在上述切割区与上述密封环之间设置贯通上述等离子体氮化膜的第一开口部，
上述第二铜金属的宽度比上述铝金属层的宽度小。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
上述第一开口部形成为包围上述密封环。
7.根据权利要求5所述的半导体装置的制造方法，其特征在于，
在形成上述等离子体氮化膜的工序之后，还具有在上述等离子体氮化膜之上形成聚酰亚胺的工序。
8.根据权利要求5所述的半导体装置的制造方法，其特征在于，
上述第二层间绝缘膜由等离子体氧化膜、FSG膜、有机膜、SiON、SiOC和SiCF中的任一种构成。
9.根据权利要求5所述的半导体装置的制造方法，其特征在于，
上述第一刻蚀阻止层和上述第二刻蚀阻止层含有等离子体氮化膜、SiC和SiON中的任一种。
10.一种半导体装置的制造方法，其特征在于，具有如下工序：
准备具有电路形成区和切割区的半导体衬底；
在上述半导体衬底上形成第一层间绝缘膜；
在上述第一层间绝缘膜内形成第一沟槽；
在上述第一沟槽内埋入钨以形成钨接触；
在上述第一层间绝缘膜和上述钨接触上形成第一刻蚀阻止层；
在上述第一刻蚀阻止层上形成第二层间绝缘膜；
在上述第二层间绝缘膜以及第一刻蚀阻止层内形成第二沟槽；
在上述第二沟槽内利用电镀法淀积第一铜金属；
在上述第二层间绝缘膜和淀积于上述第二沟槽内的上述第一铜金属上，形成第二刻蚀阻止层；
在上述第二刻蚀阻止层上形成第三层间绝缘膜；
在上述第三层间绝缘膜以及第二刻蚀阻止层内形成第三沟槽；
在上述第三沟槽内利用电镀法淀积钨；
在上述第三层间绝缘膜和上述钨上，形成第三刻蚀阻止层；
在上述第三刻蚀阻止层上形成第四层间绝缘膜；
在上述第三刻蚀阻止层以及上述第四层间绝缘膜内形成第四沟槽；
通过在上述第四沟槽内利用电镀法淀积第二铜金属，从而形成包围上述电路形成区的密封环，该密封环由上述钨接触、淀积于上述第二沟槽内的上述第一铜金属、淀积于上述第三沟槽内的上述钨、和淀积于上述第四沟槽内的上述第二铜金属构成；
设置钝化膜，该钝化膜具有直接形成于所述第四层间绝缘膜和所述密封环上的等离子体氧化膜层、设置于所述等离子体氧化膜层上的等离子体氮化膜层、和设置于所述等离子体氮化膜层上的聚酰亚胺层；
通过利用第一掩模对上述钝化膜进行刻蚀，从而在上述切割区和上述密封环之间设置贯通上述钝化膜的第一开口部，所述第一开口部的底面位于所述等离子体氧化膜层之上、比所述第二铜金属的表面高。
11.根据权利要求10所述的半导体装置的制造方法，其特征在于，
上述第一开口部形成为包围上述密封环。
12.根据权利要求10所述的半导体装置的制造方法，其特征在于，
上述第二层间绝缘膜由等离子体氧化膜、FSG膜、有机膜、SiON、SiOC和SiCF中的任一种构成。
13.根据权利要求10所述的半导体装置的制造方法，其特征在于，
在形成上述等离子体氧化膜层的工序和形成上述钝化膜的工序之间具有如下工序：在上述等离子体氧化膜层上形成铝金属膜；通过使用第三掩模对上述铝金属膜进行刻蚀，从而形成覆盖上述密封环的上表面的铝金属层，
上述钝化膜覆盖上述铝金属层的上表面。
14.根据权利要求10所述的半导体装置的制造方法，其特征在于，
利用上述刻蚀，上述第一开口部的上述底面成为使上述等离子体氧化膜层露出的形状。
15.一种半导体装置的制造方法，其特征在于，具有如下工序：
准备具有电路形成区和切割区的半导体衬底；
在上述半导体衬底上形成第一层间绝缘膜；
在上述第一层间绝缘膜内形成第一沟槽；
在第一沟槽内埋入钨，以形成钨接触；
在上述第一层间绝缘膜以及上述钨接触上形成第一刻蚀阻止层；
在上述第一刻蚀阻止层上形成第二层间绝缘膜；
在上述第二层间绝缘膜以及上述第一刻蚀阻止层内形成第二沟槽；
在上述第二沟槽内利用电镀法淀积第一铜金属；
在上述第二层间绝缘膜以及淀积于上述第二沟槽内的上述第一铜金属上形成第二刻蚀阻止层；
在上述第二刻蚀阻止层上形成第三层间绝缘膜；
在上述第三层间绝缘膜以及第二刻蚀阻止层内形成第三沟槽；
在上述第三层间绝缘膜内形成第四沟槽；
通过在上述第三沟槽和配置于所述第三沟槽上的第四沟槽内利用电镀法淀积第二铜金属，从而形成包围上述电路形成区的密封环，该密封环由上述钨接触、淀积于上述第二沟槽内的上述第一铜金属和淀积于上述第三沟槽和第四沟槽内的上述第二铜金属构成；
设置钝化膜，该钝化膜具有直接形成于所述第三层间绝缘膜和所述密封环上的等离子体氧化膜层、设置于所述等离子体氧化膜层上的等离子体氮化膜层、和设置于所述等离子体氮化膜层上的聚酰亚胺层；
通过利用第一掩模对上述钝化膜进行刻蚀，从而在上述切割区和上述密封环之间设置贯通上述钝化膜的第一开口部，所述第一开口部的底面位于所述等离子体氧化膜层之上、比所述第二铜金属的表面高。
16.根据权利要求15所述的半导体装置的制造方法，其特征在于，
上述第一开口部形成为包围上述密封环。
17.根据权利要求15所述的半导体装置的制造方法，其特征在于，
上述第二层间绝缘膜由等离子体氧化膜、FSG膜、有机膜、SiON、SiOC和SiCF中的任一种构成。
18.根据权利要求15所述的半导体装置的制造方法，其特征在于，
上述第一刻蚀阻止层和上述第二刻蚀阻止层含有等离子体氮化膜、SiC和SiON中的任一种。
19.根据权利要求15所述的半导体装置的制造方法，其特征在于，
在形成上述等离子体氧化膜层的工序和形成上述钝化膜的工序之间具有如下工序：在上述等离子体氧化膜层上形成铝金属膜；通过使用第三掩模对上述铝金属膜进行刻蚀，从而形成覆盖上述密封环的上表面的铝金属层，
上述钝化膜形成在上述铝金属层上。
20.根据权利要求15所述的半导体装置的制造方法，其特征在于，
利用上述刻蚀，上述第一开口部的上述底面成为使上述等离子体氧化膜层露出的形状。
CN2007100881748A 2002-08-12 2003-04-15 半导体器件 Expired - Lifetime CN101026120B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002234387A JP4088120B2 (ja) 2002-08-12 2002-08-12 半導体装置
JP234387/2002 2002-08-12

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB031104517A Division CN1316585C (zh) 2002-08-12 2003-04-15 半导体器件

Publications (2)

Publication Number Publication Date
CN101026120A CN101026120A (zh) 2007-08-29
CN101026120B true CN101026120B (zh) 2012-03-07

Family

ID=31492450

Family Applications (3)

Application Number Title Priority Date Filing Date
CNB031104517A Expired - Lifetime CN1316585C (zh) 2002-08-12 2003-04-15 半导体器件
CNB2007100881733A Expired - Lifetime CN100557788C (zh) 2002-08-12 2003-04-15 半导体器件
CN2007100881748A Expired - Lifetime CN101026120B (zh) 2002-08-12 2003-04-15 半导体器件

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CNB031104517A Expired - Lifetime CN1316585C (zh) 2002-08-12 2003-04-15 半导体器件
CNB2007100881733A Expired - Lifetime CN100557788C (zh) 2002-08-12 2003-04-15 半导体器件

Country Status (6)

Country Link
US (1) US6753608B2 (zh)
JP (1) JP4088120B2 (zh)
KR (1) KR100479406B1 (zh)
CN (3) CN1316585C (zh)
DE (1) DE10316835A1 (zh)
TW (1) TWI224371B (zh)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4250006B2 (ja) * 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP4028393B2 (ja) * 2003-01-09 2007-12-26 株式会社東芝 半導体装置およびその製造方法
WO2004097916A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法、半導体ウエハおよび半導体装置
US20050026397A1 (en) * 2003-07-28 2005-02-03 International Business Machines Corporation Crack stop for low k dielectrics
US7453128B2 (en) 2003-11-10 2008-11-18 Panasonic Corporation Semiconductor device and method for fabricating the same
US7244673B2 (en) * 2003-11-12 2007-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Integration film scheme for copper / low-k interconnect
JP4769729B2 (ja) * 2003-11-18 2011-09-07 ハリバートン エナジー サービシーズ，インコーポレーテッド 高温電子素子
CN100370580C (zh) 2004-03-29 2008-02-20 雅马哈株式会社 半导体晶片及其制造方法
WO2005101509A1 (ja) * 2004-04-14 2005-10-27 Fujitsu Limited 半導体装置及びその製造方法
US20050242444A1 (en) * 2004-04-30 2005-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a strengthened passivation structure
JP2006049534A (ja) * 2004-08-04 2006-02-16 Rohm Co Ltd 半導体装置の製造方法及び半導体装置
JP4417202B2 (ja) 2004-08-19 2010-02-17 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4776195B2 (ja) 2004-09-10 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
US7777338B2 (en) * 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
JP2006140404A (ja) * 2004-11-15 2006-06-01 Renesas Technology Corp 半導体装置
JP4689244B2 (ja) 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
JP4366328B2 (ja) * 2005-03-18 2009-11-18 富士通株式会社 半導体装置およびその製造方法
JP2006310508A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US7615841B2 (en) * 2005-05-02 2009-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Design structure for coupling noise prevention
US7572738B2 (en) * 2005-05-23 2009-08-11 Sony Corporation Crack stop trenches in multi-layered low-k semiconductor devices
CN100407403C (zh) * 2005-06-28 2008-07-30 联华电子股份有限公司 半导体晶片
US8217473B2 (en) * 2005-07-29 2012-07-10 Hewlett-Packard Development Company, L.P. Micro electro-mechanical system packaging and interconnect
CN100382283C (zh) * 2005-10-14 2008-04-16 威盛电子股份有限公司 集成电路芯片及其制程
US20070087067A1 (en) * 2005-10-18 2007-04-19 Yuan Yuan Semiconductor die having a protective periphery region and method for forming
JP4699172B2 (ja) * 2005-10-25 2011-06-08 ルネサスエレクトロニクス株式会社 半導体装置
JP4302720B2 (ja) * 2006-06-28 2009-07-29 株式会社沖データ 半導体装置、ｌｅｄヘッド及び画像形成装置
JP5175066B2 (ja) * 2006-09-15 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置
US7566915B2 (en) * 2006-12-29 2009-07-28 Intel Corporation Guard ring extension to prevent reliability failures
JP2008226989A (ja) * 2007-03-09 2008-09-25 Elpida Memory Inc 半導体装置及び半導体装置の製造方法
CN101641776B (zh) 2007-03-30 2011-11-16 富士通半导体股份有限公司 半导体器件
US7893459B2 (en) * 2007-04-10 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structures with reduced moisture-induced reliability degradation
JP5448304B2 (ja) 2007-04-19 2014-03-19 パナソニック株式会社 半導体装置
US7615469B2 (en) 2007-05-25 2009-11-10 Semiconductor Components Industries, L.L.C. Edge seal for a semiconductor device and method therefor
US7538346B2 (en) * 2007-05-29 2009-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
JP2009076782A (ja) * 2007-09-21 2009-04-09 Sharp Corp 半導体基板、その製造方法、および半導体チップ
JP5235378B2 (ja) 2007-10-24 2013-07-10 パナソニック株式会社 半導体装置
JP4926918B2 (ja) * 2007-11-14 2012-05-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2009182181A (ja) 2008-01-31 2009-08-13 Toshiba Corp 半導体装置
JP2009218504A (ja) * 2008-03-12 2009-09-24 Sanyo Electric Co Ltd 半導体装置
JP5173525B2 (ja) * 2008-03-28 2013-04-03 ルネサスエレクトロニクス株式会社 半導体ウエハ、半導体チップ、半導体装置、及び半導体装置の製造方法
US20090251960A1 (en) * 2008-04-07 2009-10-08 Halliburton Energy Services, Inc. High temperature memory device
US7821104B2 (en) * 2008-08-29 2010-10-26 Freescale Semiconductor, Inc. Package device having crack arrest feature and method of forming
US8013333B2 (en) * 2008-11-07 2011-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor test pad structures
US7897433B2 (en) * 2009-02-18 2011-03-01 Advanced Micro Devices, Inc. Semiconductor chip with reinforcement layer and method of making the same
JP4987897B2 (ja) * 2009-03-23 2012-07-25 株式会社東芝 半導体装置
JP5439901B2 (ja) * 2009-03-31 2014-03-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5442308B2 (ja) * 2009-04-22 2014-03-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20110006389A1 (en) * 2009-07-08 2011-01-13 Lsi Corporation Suppressing fractures in diced integrated circuits
CN102024752B (zh) * 2009-09-17 2013-02-20 中芯国际集成电路制造(上海)有限公司 一种改进芯片切割的方法
US8058108B2 (en) 2010-03-10 2011-11-15 Ati Technologies Ulc Methods of forming semiconductor chip underfill anchors
JP5830843B2 (ja) * 2010-03-24 2015-12-09 富士通セミコンダクター株式会社 半導体ウエハとその製造方法、及び半導体チップ
CN102237307A (zh) * 2010-04-27 2011-11-09 瑞鼎科技股份有限公司 集成电路晶圆切割方法
CN102234830B (zh) * 2010-05-06 2014-04-16 台湾积体电路制造股份有限公司 电镀装置及于基板上电镀导电层的方法
US8344504B2 (en) 2010-07-29 2013-01-01 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar and moisture barrier
US8314472B2 (en) 2010-07-29 2012-11-20 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Semiconductor structure comprising pillar
JP5568824B2 (ja) * 2010-07-30 2014-08-13 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8338917B2 (en) * 2010-08-13 2012-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple seal ring structure
JP5445439B2 (ja) * 2010-12-20 2014-03-19 ヤマハ株式会社 半導体ウェーハ及びその製造方法
US8373243B2 (en) 2011-01-06 2013-02-12 Omnivision Technologies, Inc. Seal ring support for backside illuminated image sensor
WO2012095907A1 (ja) * 2011-01-14 2012-07-19 パナソニック株式会社 半導体装置及びフリップチップ実装品
JP5879774B2 (ja) * 2011-06-30 2016-03-08 富士通セミコンダクター株式会社 半導体装置とその製造方法
US8587090B2 (en) * 2011-07-29 2013-11-19 Mediatek Inc. Die seal ring structure
US8963282B2 (en) 2011-09-14 2015-02-24 Nanya Technology Corp. Crack stop structure and method for forming the same
US8536707B2 (en) 2011-11-29 2013-09-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor structure comprising moisture barrier and conductive redistribution layer
JP5834934B2 (ja) 2012-01-17 2015-12-24 富士通セミコンダクター株式会社 半導体装置及び半導体装置の製造方法
CN108172562A (zh) * 2012-06-29 2018-06-15 索尼公司 半导体装置、半导体装置的制造方法和电子设备
JP5968711B2 (ja) * 2012-07-25 2016-08-10 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
ITMI20122241A1 (it) 2012-12-27 2014-06-28 St Microelectronics Srl Dispositivo elettronico integrato per il monitoraggio di sforzo meccanico all'interno di una struttura solida
ITMI20122240A1 (it) * 2012-12-27 2014-06-28 St Microelectronics Srl Dispositivo elettronico integrato per la rilevazione di un parametro locale correlato ad una forza avvertita lungo una direzione predeterminata, all'interno di una struttura solida
US9305887B2 (en) 2013-06-05 2016-04-05 United Microelectronics Corp. Seal ring structure with a v-shaped dielectric layer conformally overlapping a conductive layer
JP2014057086A (ja) * 2013-11-01 2014-03-27 Renesas Electronics Corp 半導体装置
JP5726989B2 (ja) * 2013-11-11 2015-06-03 パナソニック株式会社 半導体装置
US10553508B2 (en) 2014-01-13 2020-02-04 Nxp Usa, Inc. Semiconductor manufacturing using disposable test circuitry within scribe lanes
JP6192598B2 (ja) 2014-06-19 2017-09-06 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
CN105374762B (zh) * 2014-08-28 2018-09-18 中芯国际集成电路制造(上海)有限公司 待切割的半导体芯片结构及其制造方法
US9917027B2 (en) * 2015-12-30 2018-03-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same
JP6443362B2 (ja) * 2016-03-03 2018-12-26 株式会社デンソー 半導体装置
KR200485881Y1 (ko) 2017-04-14 2018-03-07 이장석 하수구용 악취방지장치
KR102428328B1 (ko) 2017-07-26 2022-08-03 삼성전자주식회사 반도체 장치
CN107634074B (zh) * 2017-08-16 2020-02-21 上海微阱电子科技有限公司 防止划片损伤的cmos图像传感器结构及其制作方法
US10714421B2 (en) 2017-08-29 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with self-aligned conductive features
CN109494214B (zh) * 2017-09-11 2021-05-04 联华电子股份有限公司 半导体装置的连接结构以及其制作方法
KR102618309B1 (ko) 2018-07-25 2023-12-27 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
CN113078109B (zh) * 2021-03-26 2022-11-25 长鑫存储技术有限公司 半导体结构的制作方法及半导体结构
US12100670B2 (en) 2021-03-26 2024-09-24 Changxin Memory Technologies, Inc. Method for manufacturing semiconductor structure and semiconductor structure

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180503B1 (en) * 1999-07-29 2001-01-30 Vanguard International Semiconductor Corporation Passivation layer etching process for memory arrays with fusible links

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2695548B2 (ja) * 1991-09-04 1997-12-24 富士通株式会社 半導体装置
JPH0677315A (ja) * 1992-08-28 1994-03-18 Nec Corp 半導体装置
US5538924A (en) * 1995-09-05 1996-07-23 Vanguard International Semiconductor Co. Method of forming a moisture guard ring for integrated circuit applications
US5994762A (en) * 1996-07-26 1999-11-30 Hitachi, Ltd. Semiconductor integrated circuit device including boron-doped phospho silicate glass layer and manufacturing method thereof
US5861658A (en) * 1996-10-03 1999-01-19 International Business Machines Corporation Inorganic seal for encapsulation of an organic layer and method for making the same
TW325576B (en) * 1996-12-12 1998-01-21 Winbond Electronics Corp The manufacturing methods for die seal
TW311242B (en) * 1996-12-12 1997-07-21 Winbond Electronics Corp Die seal structure with trench and manufacturing method thereof
US5970346A (en) * 1997-09-19 1999-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Fuse window guard ring structure for nitride capped self aligned contact processes
US5926697A (en) * 1997-10-09 1999-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a moisture guard ring for integrated circuit applications
WO1999019905A1 (fr) * 1997-10-13 1999-04-22 Fujitsu Limited Dispositif semi-conducteur pourvu d'un fusible et son procede de fabrication
US6137155A (en) * 1997-12-31 2000-10-24 Intel Corporation Planar guard ring
JP3788093B2 (ja) * 1998-06-11 2006-06-21 セイコーエプソン株式会社 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法
US6105427A (en) * 1998-07-31 2000-08-22 Litton Systems, Inc. Micro-mechanical semiconductor accelerometer
US6573538B2 (en) * 1998-11-12 2003-06-03 International Business Machines Corporation Semiconductor device with internal heat dissipation
JP2000232104A (ja) * 1999-02-09 2000-08-22 Sanyo Electric Co Ltd チップサイズパッケージ
KR100322543B1 (ko) * 1999-08-31 2002-03-18 윤종용 퓨즈부의 흡습 방지 기능이 향상된 반도체 장치 및 그 퓨즈부의 제조방법
US6251786B1 (en) 1999-09-07 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to create a copper dual damascene structure with less dishing and erosion
US6451681B1 (en) * 1999-10-04 2002-09-17 Motorola, Inc. Method of forming copper interconnection utilizing aluminum capping film
JP3548061B2 (ja) * 1999-10-13 2004-07-28 三洋電機株式会社 半導体装置の製造方法
JP2001156170A (ja) * 1999-11-30 2001-06-08 Sony Corp 多層配線の製造方法
US6735755B2 (en) * 2000-03-27 2004-05-11 Jeng-Jye Shau Cost saving methods using pre-defined integrated circuit modules
JP4471488B2 (ja) * 2000-12-15 2010-06-02 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6492716B1 (en) * 2001-04-30 2002-12-10 Zeevo, Inc. Seal ring structure for IC containing integrated digital/RF/analog circuits and functions
US6537849B1 (en) * 2001-08-22 2003-03-25 Taiwan Semiconductor Manufacturing Company Seal ring structure for radio frequency integrated circuits
US6566736B1 (en) * 2001-11-30 2003-05-20 Advanced Micro Devices, Inc. Die seal for semiconductor device moisture protection
US6683329B2 (en) * 2002-02-28 2004-01-27 Oki Electric Industry Co., Ltd. Semiconductor device with slot above guard ring

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180503B1 (en) * 1999-07-29 2001-01-30 Vanguard International Semiconductor Corporation Passivation layer etching process for memory arrays with fusible links

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开2001-110813A 2001.04.20
JP特开2001-156170A 2001.06.08
JP特开2002-184903A 2002.06.28
JP特开平6-77315A 1994.03.18

Also Published As

Publication number Publication date
CN1316585C (zh) 2007-05-16
CN101026120A (zh) 2007-08-29
TWI224371B (en) 2004-11-21
US20040026785A1 (en) 2004-02-12
CN101017800A (zh) 2007-08-15
KR100479406B1 (ko) 2005-03-31
JP2004079596A (ja) 2004-03-11
KR20040014904A (ko) 2004-02-18
JP4088120B2 (ja) 2008-05-21
US6753608B2 (en) 2004-06-22
TW200402802A (en) 2004-02-16
DE10316835A1 (de) 2004-03-04
CN100557788C (zh) 2009-11-04
CN1476072A (zh) 2004-02-18

Similar Documents

Publication Publication Date Title
CN101026120B (zh) 半导体器件
US11056450B2 (en) Semiconductor device
CN101641776B (zh) 半导体器件
US9640489B2 (en) Seal ring structure with capacitor
US20060145347A1 (en) Semiconductor device and method for fabricating the same
EP0453787B1 (en) Semiconductor device having an insulating film
US5776826A (en) Crack stop formation for high-productivity processes
TW200416888A (en) Semiconductor device
JP4926918B2 (ja) 半導体装置の製造方法
US9059110B2 (en) Reduction of fluorine contamination of bond pads of semiconductor devices
JPH05291343A (ja) 半導体装置
US7737474B2 (en) Semiconductor device with seal ring having protruding portions
US11462489B2 (en) Integrated circuit device and fabrication method thereof
US12132011B2 (en) Integrated circuit device and fabrication method thereof
JP4932944B2 (ja) 半導体装置およびその製造方法
US6017662A (en) Method of reducing laser mark peeling
KR20040022627A (ko) 반도체 소자의 콘택홀 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER OWNER: MISSUBISHI ELECTRIC CORP.

Effective date: 20140416

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20140416

Address after: Kawasaki, Kanagawa, Japan

Patentee after: Renesas Electronics Corp.

Address before: Tokyo, Japan

Patentee before: MITSUBISHI ELECTRIC Corp.

CP02 Change in the address of a patent holder

Address after: Tokyo, Japan

Patentee after: Renesas Electronics Corp.

Address before: Kawasaki, Kanagawa, Japan

Patentee before: Renesas Electronics Corp.

CP02 Change in the address of a patent holder
CX01 Expiry of patent term

Granted publication date: 20120307

CX01 Expiry of patent term