CN1067773A - 感测半导体存储器件反偏压电平的电路 - Google Patents

Abstract

用于半导体器件中的一个反偏电平传感器，其中 用以感测反偏电压(VBB)的感测电流(I50)被防止直 接流入衬底(或反偏电压端子)。一个PMOS晶体管 (50)的栅极被提供以该反偏电压，而其源极被提供以 地电压，在反偏电压(VBB)低于预定电压电平时，一 个泵电路(300)执行泵激操作从而增大反偏电压。 反之，解除对泵电路(300)的激励，从而减小反偏电 压。

Description

本发明涉及半导体存储器件，具体涉及用以感测由反偏压发生器产生的反偏压电平的电路。

通常要为半导体存储器件的衬底提供预定电平的负电压，以使存储器件内所包含的MOS晶体管的阈值电平是稳定的，从而防止产生寄生晶体管和防止由于外部信号的负尖峰（undershoot）而产生的存储器件的不良工作。例如，在DRAM单元具有一个作为存储单元的NMOS晶体管和一个N型导电多晶硅电容器（或具有N型导电扩散区的电容器）的情况下，必须在衬底（或在电容器的平板电极）上极施加-2V至-2.5V的特定电压。该电压称为反偏电压或衬底电压。一般说来，用以产生反偏电压的电路（下文简称为“反偏压发生器”）具有：一个泵电路，用以维持反偏电压为一预定电平的恒定的负电压;一个用以驱动上述泵电路的振荡器;及一个反偏电平传感器，用以感测当前的反偏电压电平和响应感测信号而控制上述的振荡器。

参照图1，该图示出了这样的反偏压发生器的原理图，图中振荡器100通常是由一个反相器链组成的，而且泵电路300包括一个电容器，用以响应由振荡器100经驱动器200向其供给的泵频时钟信号以泵激反偏电压。再将反偏电压VBB经反偏电平传感器400反馈给振荡器100。反偏电平传感器400响应对当前的反偏电平VBB的感测信号而改变振荡器100的输出。亦就是说，如果当前的反偏电平低于所需电平（在这种情况下，由于必须提高反偏电平），反偏电平传感器400向振荡器100“反映”这种情况，于是振荡器100响应反偏电平传感器400的输出信号而产生一个控制信号（或泵频时钟信号）用以激励泵电路300。为此，泵电路300执行泵激操作，借此可使低的反偏电压电平VBB升高到所需的电压电平。

应该注意的是，为了方便起见，在本说明书中反偏电平指的是绝对值。在相反的情况下，如果当前的反偏电压VBB高于所需的电平（在这种情况下由于必须降低该反偏电平），振荡器100响应由反偏电平传感器400来的感测信号而产生一个控制信号以阻止泵电路300执行泵激操作。

对反偏电平传感器的基本要求是有效地感测反偏电压VBB而不对反偏电压VBB本身有直接影响。传统的反偏电平传感器的一个实例使用了电阻或电阻性元件组成的一个分压器，该装置在1984年9月11日公开的美国专利4，471，290中已被公开。在该公开专利中，反偏电平传感器包括由串联电阻R1和R2组成的、连接在反偏电压与地电压之间的一个分压器。串联电阻的连接节点与一个电平传感器的输入端相耦合。

据此，该分压器的连接节点是具有其值为VBB·R2/（R1+R2）的反偏电压，然后将这个已分压的电压电平在电平传感器处与一个参考电平相比较。电平传感器将这个比较信号“反映”给振荡器。然而，总是在反偏电压端子与地电压端子之间经过串联电阻R1和R2形成电流，结果，不仅由于半导体衬底中的空穴电流，而且由于流经串联电阻的电流（亦即，从地电压端子至反偏电压端子的电流）而导致反偏压的劣化（degradation）。

传统的反偏电平传感器的另一个实例示于图2。该电路利用连接成二极管的MOS晶体管的整流特性。如图所示，PMOS晶体管21和NMOS晶体管23总是导通的，其连接节点22的电压由MOS晶体管21、23和24组成的分压装置确定。与电源电压VCC相耦合的、串联连接的MOS晶体管21与23的连接节点22经过一个延迟电路26与图1的振荡器100相连接。PMOS晶体管24被耦合在NMOS晶体管23与反偏电压VBB之间，PMOS晶体管24的沟道一端和栅极共同耦合到反偏电压VBB，而沟道的另一端与NMOS晶体管23的沟道相耦合。连接节点22的电压经过延迟电路26施加给振荡器100，而且该电压可被事先借助改变MOS晶体管21、23和24的大小而调整到电压VBBD上。

下面参照图3A至3F说明该传统的反偏电平传感器的操作。在这些附图中，分别示出了反偏电压VBB、从电源电压VCC流至反偏电压端子VBB的通路电流Ix、连接节点22处的电压V22、延迟电路26的输出电压V28、振荡器100的输出电压Vosc、以及反偏电平传感器的详细的电压特性曲线。应注意到，通路电流Ix与反偏电压VBB成正比。如在图3A中所示，直到t1时刻为止，电压VBB是低于电压VBBD的负值，因而通路电流Ix大于t1时刻的电流，其原因是通路电流Ix流入反偏电压端子VBB，因此，由于通路电流Ix（和衬底的空穴电流）而使反偏电压电平不希望地提高了。这种现像叫做“反偏电压的劣化”。

同时，在t1时刻电压VBB和VBBD变得相互完全相等。此后电压VBB的绝对值逐渐小于电压VBBD，因而通路电流Ix下降，而连接节点22的电压电平升高。在此瞬间，流入反偏电压端子VBB的通路电流Ix下降。于是，连接节点22的电压V22升高，从而使延迟电路26输出的、施加给振荡器100的输出电压V28变为逻辑高电平（见图3C和3D）。此后，振荡器100被允许工作，并从而产生如图3E所示的、施加到泵电路300的泵频时钟信号以使泵电路300从t2时刻起执行反偏电压的泵激操作。在执行电压泵激操作中，如果在t3时刻电压VBB与电压VBBD值交叉，则连接节点22的电压V22降低，从而使振荡器100的输入电压在t4时刻最后变为逻辑低电平，如图3E所示，以使泵激操作在t4时刻暂停。由于泵激操作在t4时刻暂停时通路电流Ix就在这时流入反偏电压端子VBB，因而反偏电压的绝对值将再次下降。与此同时，如果反偏电压VBB在t5时刻变得低于电压VBBD，则上述的操作将重复进行。

再参照图3F来说明图2的反偏电平传感器400的具体工作曲线。在该图中，曲线V22、V27和V29分别表示连接节点22、27和29处的电压。由于为反偏电平传感器400的PMOS晶体管21的栅极提供了地电压VSS，因此栅-源电压Vgs具有一个恒定电压，该电压与电源电压Vcc无关。由于电源电压的变化，输出节点22处的电压受到颇大影响，如图3F所示。此外，由于通路电流Ix流过两个MOS晶体管23和24需要相当长的时间，所以反偏传感器具有慢响应特性。

如上所述，图2所示的传统的反偏电平传感器被设计成使得反偏电压端子VBB在通路电流的直接影响下感测反偏电压，因此主要由于通路电流（用于感测反偏电平）和衬底的空穴电流引起反偏电压的劣化。其结果是：频繁地接通/关断传统的反偏压发生器中的振荡器100和泵电路300就不可避免，因而使反偏电平传感器的可靠性下降，还使反偏压发生器的总电流消耗量变高。再者，如图3A所示，在由于泵激操作而使反偏电压VBB突然变到一个不同的电压电平的情况下，在反偏电压端子VBB上产生峰值电流。如果由于极频繁的泵激操作而经常产生这种峰值电流，则该器件可能经历不良操作或者说具有缺陷，在最坏的情况下，在其栅极氧化层将会发生PMOS晶体管24的介电击穿现象。在该美国专利和图2这两种情况下，鉴于反偏电压受其感测电流直接影响这一事实，它们都会发生上述的相同的最坏情况。具体地说，由于在图2的电路中施加在负载PMOS晶体管21栅极上的电压与电源电压无关，因此由于电源电压的变化使这种反偏电平传感器受到很大的影响。对于本领域的技术人员还可以理解的是，如上所述利用反偏电平传感器的任何的反偏压发生器都会具有同样的问题。

为此，本发明的一个目的是提供一种供反偏压发生器使用的、具有高可靠性的、感测反偏电平的电路。

本发明的另一个目的是提供一种具有低的电流消耗的反偏压发生器。

本发明的又一个目的是提供一种具有快速感测操作和高可靠性的、感测反偏电平的电路。

根据本发明的一个方面，在具有泵电路的反偏压发生器中的用以感测反偏电压电平的电路含有：一个与反偏电压相耦合的控制端子;一个通过驱动泵电路的驱动器而与泵电路相耦合的感测端子;以及一个导电沟道，用以响应反偏电压电平，而将感测端子与地参考电压端子电气接通，该沟道由绝缘元件与控制端子在电气上相绝缘。

根据本发明的另一方面，在反偏压发生器（该发生器具有：一个泵电路，用以向衬底提供具有给定电平的反偏电压;和一个振荡器，用以向泵电路提供泵频时钟信号）中的用以感测反偏电压电平的电路含有：第一PMOS晶体管，其栅极与容器平板电压（cell    plate    voltage）发生器来的电压VCC/2相耦合，其沟道的一端与电源电压相耦合，而其沟道的另一端与振荡器的输入端子相耦合;及第二PMOS晶体管，其栅极与反偏电压相耦合，其沟道的一端与地电压相耦合，而其沟道的另一端与第一PMOS晶体管的沟道相耦合。

为了更好地理解本发明和为了显示本发明如何被实施，现在参照以下示例性的附图：

图1    示出作为先有技术的反偏压发生器基本形式的方框图;

图2    示出传统的反偏电平传感器的方框图;

图3A至3F示出图2的传统的反偏电平传感器的工作波形图;

图4    示出本发明的反偏电平传感器的一个实施例;

图5    示出本发明的反偏电平传感器的另一个实施例;

图6    示出本发明的反偏电平传感器的又一个实施例;

图7    示出用于图1反偏压发生器的本发明的反偏压传感器;

图8A至8F示出本发明的反偏电平传感器的工作波形图。

参照图4，本发明的反偏电平传感器的一个实施例具有：一个PMOS晶体管31、一个NMOS晶体管33、以及以与传统的反偏电平传感器相同的方式连接的一个延迟电路36。然而，PMOS晶体管34连接在NMOS晶体管33与地电压电平Vss之间，PMOS晶体管34的栅极与反偏电压VBB相耦合。串联连接的MOS晶体管31和33的连接节点32处的电压电平与PMOS晶体管34的工作有关。

现在参照图5所示的本发明另一个实施例。如图所示，负载PMOS晶体管11的栅极提供了容器平板电压VCC/2，其沟道的一端与电源电压相耦合，沟道的另一端与输出节点12相耦合。另外，驱动PMOS晶体管13的栅极与反偏电压VBB相耦合，其沟道的一端与地电压相耦合，而其沟道的另一端与输出节点12相耦合。这里应该注意到，这个实施例具有由单一PMOS晶体管13组成的驱动元件，因而，与图2和图4的电路相比，它具有相当快的响应特性。由上文所述可以理解该实施例被设计得使电流不能从电源电压端子VCC流入反偏压端子VBB，而且向PMOS晶体管11的栅极提供了恒定的电压VCC/2，因此它能够防止由于电源电压变化而引起的通路电流Ix的突变。同时，本领域中的技术人员周知容器平板电压VP是由容器平板电压发生器（图中未画出）产生的电压，通常为VCC/2。

参照图6，本发明的反偏电平传感器的另一个实施例具有多个PMOS晶体管41、44、46，每个晶体管的栅极都与各个沟道的一端相连接，这三个PMOS晶体管相互串联连接在电源电压VCC与地电压VSS之间。在PMOS晶体管44与46的连接点处形成偏压节点45。PMOS晶体管41、44、46与偏压节点45一起形成偏压电路，偏压节点45的电压为1/3VCC，如果这三个PMOS晶体管全都具有相同的尺寸的话。偏压节点45与PMOS晶体管48的栅极相耦合，该晶体管48的沟道连接在电源电压VCC与感测节点49之间。PMOS晶体管48的栅极由偏压节点45提供恒定的电压，以使PMOS晶体管48作为一个负载元件，恒定电流流过该负载元件而流入感测节点49。PMOS晶体管50的栅极提供了反偏电压VBB，该晶体管50耦合在感测节点49与地电压VSS之间。与图4和图5所示实施例相同，感测节点49的电压电平与PMOS晶体管50的工作有关。

参照图4和图6，应该注意，晶体管34、13和50都是PMOS晶体管，其栅极都与反偏电压VBB相耦合，然而，沟道电流可由绝缘栅来控制的其它类型的半导体器件可根据相同目的使用。

参照图7，图6所示的本发明的反偏电平传感器40用于图1所示的反偏压发生器中。如图所示，反偏电压VBB共同耦合到泵电路300的输出端和反偏电平传感器40中的PMOS晶体管50的栅极。反偏电平传感器40的感测节点49经过延迟电路51与振荡器100中的输入与非门61的一个输入端相耦合。不难理解，振荡器100响应于与非门61输入端（即：感测节点49与该与非门61的这一输入端相连接）的逻辑值而被允许工作或不被允许工作。振荡器100是一个公知的电路，其内反相器62和63的输出端101和102分别经过驱动器200施加到泵电路300上。泵电路300包括多个PMOS电容器和多个PMOS晶体管，可以理解，当来自泵激信号线301-304的泵激时钟信号都是逻辑低时，反偏电压VBB被增激，从而增加反偏电压VBB的绝对值。应该注意的是，在图7中，除了反偏电平传感器40以外，振荡器100、驱动器200和泵电路300都是公知的传统的电路。

下文参照图8A至8F图示说明本发明的反偏电平传感器和反偏压发生器的工作情况。这些图中分别示出了反偏电压VBB（图8A）、从反偏电平传感器经PMOS晶体管50流到地电压VSS的感测电流I50（图8B）、在感测节点49处随感测电流I50而变化的电压V49（图8C）、延迟电路51的输出电压V52（图8D）、振荡器100的线101和102上的输出电压V101和V102（图8E）、以及V49和Va的电压特性曲线（图8F）。

特别参照图8F，曲线Va和V49分别代表延迟电路51的节点“a”和输出节点49的电压特性。在与图3F相对照时，应该注意的是，响应特性明显地得到改进，这是由于反偏电平传感器的驱动级简化的结果。

现在反过来再参照图7和图8A至8F，下文将以举例的方式描述本发明的反偏电平传感器的工作情况。

首先应该注意的是，在下文中为了简便起见，仅将图6的反偏电平传感器40用于图1的反偏压发生器中的情况作为一个例子而考虑，但是在应用图4和图5的反偏电平传感器30的情况中其工作情况被认为是以相同的方式进行的。

在图8A中，直到T11时刻以前，反偏电压VBB（下文中指的是其绝对值）的电压电平高于可允许振荡器100工作的电压电平VBBD，以使反偏压发生被取消激励。与此同时，如果供给PMOS晶体管50栅极的反偏电压VBB下降，则PMOS晶体管50逐渐地变为非导通状态。最后，如果反偏电压VBB经过T11时刻变得低于电压VBBD，则感测电流I50将会减小。

从T11时刻向前，感测节点49处的电压V49随着I50减小而逐渐升高（见图8C）。将感测节点49处已上升的电压V49施加到延迟电路51上，于是，延迟电路51在稍后时刻亦即在T12时刻向振荡器100提供逻辑高的电压V52（见图8D）。换句话说，这种情况可被考虑：因为当前的反偏电压VBB是处于劣化的状态中，因此它必须增激到所需的正常电压电平上。

现就振荡器100而言，它响应施加在与非门61输入端上的逻辑高电平V52而被允许工作。当振荡器100被允许工作时，亦即电压V52具有逻辑高值时，如图8E所示的振铃信号在反相器62和63处产生。此外，对于这同一时间间隔（即从T12时刻至T13时刻），泵电路300工作，以使反偏电压提高到所需的正常电平。

在反偏电压上升到正常电平的期间内，由于反偏电压VBB变得高于电压VBBD，因而感测电流I50立即又增加，感测电压V49同时下降，因此，振荡器100根据不再需要泵激操作这一情况而在T13时刻停止工作。当然，在这瞬间由于驱动器200的输出和振荡器100的输出全部是逻辑低，因此泵电路300不可能执行泵激操作。

据此，如果在T13时刻以后由于衬底空穴电引起的反偏电压劣化而使感测电流I50不流入地端子，则反偏电压维持当前的电平。从以上所述可以理解，根据本发明，反偏电压可遭受到仅由于衬底自身的特性（即空穴电流）引起的劣化，因而它能够在由于任何原因引起的反偏电压下降的情况下使振荡器工作，以将反偏电压增长到所需的正常电平。然而，对于传统的反偏电平传感器而言，由于感测反偏电平的感测电流直接引起反偏电压劣化。为此，从以上的描述可以理解，在本发明中感测电流与反偏电压之间的关系与先有技术中的这种关系大不相同。

在上述实施例中，PMOS晶体管用作为感测晶体管，它由反偏电压来控制。然而，本领域的技术人员可以理解，其它类型的绝缘栅MOS晶体管或具有特定的工作断开电平的半导体晶体管都可使用。尚且，尽管本发明是以负的反偏电压予以说明的，但也可使用正的反偏电压。在这种情况下，图4-7中所示的PMOS晶体管13、34及50应以正阈值电压的绝缘栅MOS晶体管来构成，而且图7中的泵电路300应由NMOS晶体管和NMOS电容器组成。

再者，虽然上述的实施例将反偏电压直接施加在PMOS晶体管50的栅极上，但本领域的技术人员不难理解，在不违背本发明的精神和范围的情况下可作出具体的修改。而且电源电压可以是外部的电源电压，也可以是被转换为低于外部电源电压的内部电源电压，这取决于具有上述反偏电平感测电路的半导体器件所使用的工作电压。

从以上所述可以理解，本发明的反偏压发生器响应反偏电压电平来控制感测电流，并且具有不直接与反偏电压端连接的感测电流通路，借此可以减小由于感测电流引起的反偏电压的劣化。

此外，本发明的反偏压产生器防止过分频繁的泵激操作，从而产生低的电流消耗。再有，本发明的器件减少了反偏电压端子产生的峰值电压量，该峰值电压是在反偏电压从已劣化的电压到正常电压过渡期间感生的，以使由峰值电压产生的噪声分量可以得到限制。而且本发明的反偏电平传感器在结构上非常简单，因而使其响应特性得到明显的改进。

Claims (20)

1、一种在含有泵电路(300)的反偏压发生器中用以感测反偏电压电平的电路，其特征在于包括：

一个控制端子(VBB)，与所述反偏电压相耦合；

一个感测端子(49)，经过用以驱动上述泵电路的驱动装置与上述泵电路(300)相耦合；及

一个电沟道，用以响应上述反偏电压电平将上述感测端子(49)与地参考电压端子在电气上相连接，上述沟道借助绝缘元件与上述控制端子(VBB)在电气上相绝缘。

2、根据权利要求1所述的电路，其特在于，所述的感测端子（49）可控地响应上述反偏电压而与一个绝缘栅MOS晶体管（50）的所述沟道的一端相耦合。

3、根据权利要求1所述的电路，其特征在于，所述用以驱动上述泵电路（300）的驱动装置包括：

振荡器装置（100），它响应上述感测端子（49）的电压电平;及

一个驱动器（200），与上述振荡器装置相耦合，用以将上述振荡器装置（100）的输出传送到上述泵电路（300）。

4、根据权利要求1所述的电路，其特征在于，所述的沟道在上述控制端子（VBB）处于第一电压电平时是导通的，而在上述控制端子处于第二电压电平时是非导通的。

5、根据权利要求4所述的电路，其特征在于，所述的驱动装置只在上述控制端子处于第二电压电平时才工作。

6、一种在含有泵电路（300）和振荡器装置（100）的反偏压发生器中用以感测反偏电压电平的电路，上述泵电路（300）用以向第一导通型衬底提供具有给定电平的上述反偏电压，上述振荡器装置（100）用以向上述泵电路（300）提供泵激时钟信号，其特征在于包括：

第一MOS晶体管（50），其栅极与上述泵电路（300）的输出端相耦合，其沟道的一端与地参考电压端子（VSS）相连接，其沟道的另一端与上述振荡器装置（100）的输入端相连接;及

第二MOS晶体管（48），其栅极被连接成用以接收一个恒定的偏压，其沟道的一端与上述第一MOS晶体管（50）的沟道相连接，而上述沟道的另一端与电源电压相连接。

7、根据权利要求6所述的电路，其特征在于，所述的第二MOS晶体管（48）具有低于上述恒定偏压的一个阈值电压。

8、根据权利要求6所述的电路，其特征在于，所述的电源电压是一个外部的电源电压，或是从上述外部电源电压转换为低于上述外部电源电压的一个内部电源电压。

9、根据权利要求6所述的电路，其特征在于，所述的振荡器装置（100）只在上述第一和第二MOS晶体管的连接节点的电压经过上述第一MOS晶体管（50）的上述沟道放电时才被激励。

10、根据权利要求6所述的电路，其特征在于还包括一个延迟电路（51），它连接在上述连接节点与上述振荡器装置（100）的输入端之间。

11、根据权利要求6所述的电路，其特征在于还包括一个偏压发生器，该偏压发生器包括：

第三PMOS晶体管（41），其栅极和沟道的一端相互耦合，其沟道的另一端与电源电压相耦合;

第四PMOS晶体管（44），其栅极和沟道的一端相互耦合，其沟道的另一端与上述第三PMOS晶体管（41）的沟道相耦合;

第五PMOS晶体管（46），其栅极与沟道的一端相互耦合，其沟道的另一端与上述第四PMOS晶体管（44）相耦合;及

在上述第四晶体管（44）和第五PMOS晶体管（46）的连接点处形成的一个偏压发生端子（45），用以产生上述偏压，以提供给上述第二PMOS晶体管（48）的栅极。

12、根据权利要求11所述的电路，其特征在于，上述偏压为VCC/3，这里，VCC是电源电压。

13、根据权利要求6所述的电路，其特征在于，所述的偏压是由一个容器平板电压发生器提供的。

14、根据权利要求13所述的电路，其特征在于，所述的偏压是VCC/2，这里，VCC是电源电压。

15、一种在含有一个泵电路（300）和一个振荡器装置（100）的反偏压发生器中用以感测反偏电压电平的电路，上述泵电路（300）用以向一个半导体衬底提供上述反偏电压，上述振荡器装置（100）用以向上述泵电路提供泵激时钟信号，其特征在于包括：

一个节点（32），用以感测上述反偏电压电平;

第一固定电阻装置（31），被耦合在上述节点（31）与一个电源电压端子之间;

第二固定电阻装置（33），其一端与上述节点（32）相耦合;及

一个动态电阻装置（34），被耦合在上述第二固定电阻（33）的另一端与地参考电压端子之间，上述动态电阻装置（34）的控制端子与上述泵电路（300）的输出端相耦合。

16、根据权利要求15所述的电路，其特征在于，上述节点（32）的电压电平在上述控制端子处于第一状态时响应上述第一固定电阻装置（31）;所述节点（32）的电压电平在所述控制端处于第二状态时响应所述第二固定电阻装置（33）和所述动态电阻装置。

17、根据权利要求16所述的电路，其特征在于，上述动态电阻装置（34）只在上述第二状态期间是导通的。

18、根据权利要求16所述的电路，其特征在于，所述的振荡器装置（100）只在上述第一状态期间被激励。

19、根据权利要求15所述的电路，其特征在于，所述第一固定电阻装置（31）是一个PMOS晶体管，其栅极与地参考电压端相耦合。

20、根据权利要求15所述的电路，其特征在于，所述第二固电阻装置（33）是一个NMOS晶体管，其栅极与电源电压相耦合。

Images