[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1041580C - 半导体存储器件 - Google Patents

半导体存储器件 Download PDF

Info

Publication number
CN1041580C
CN1041580C CN94113497A CN94113497A CN1041580C CN 1041580 C CN1041580 C CN 1041580C CN 94113497 A CN94113497 A CN 94113497A CN 94113497 A CN94113497 A CN 94113497A CN 1041580 C CN1041580 C CN 1041580C
Authority
CN
China
Prior art keywords
circuit
mentioned
boosts
potential
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN94113497A
Other languages
English (en)
Other versions
CN1109638A (zh
Inventor
金子哲也
大泽隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1109638A publication Critical patent/CN1109638A/zh
Application granted granted Critical
Publication of CN1041580C publication Critical patent/CN1041580C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明目的在于提供具有即使变更产品规格也能够以最佳电流驱动力驱动负载电路的升压电位产生电路的半导体存储器件。用升压电位产生电路13恒定地产生高于外加电压的外压电位φ，并作为电源供给负载电路15。用升压电位控制电路11监视升压电位φ3，用电流能力控制电路12把控制信号φ2A供给升压电位产生电路13，通过负载电路15的负载大时加大反之则减小升压电位电路13的电流供给能力，使得即使变更负载也能以最佳电流驱动能力驱动负载。

Description

半导体存储器件
本发明涉及半导体存储器件，特别是关于具备把从外部供给的电源电压进行升压并提供给字线驱动系统电路的升压电位产生电路的半导体存储器件。
在动态随机存取存储器(以下记为DRAM)中，需要按规定的时间间隔刷新存储单元中的数据，该刷新周期取决于外部的规格。1M位和4M位的DRAM中，是1种刷新周期，而16M以上的DRAM中设有多种刷新周期。例如，64M位的DRAM中，设有2048刷新周期、4096刷新周期及8192刷新周期等3种方法。当改变刷新周期数时，与此相对应就要改变在一种刷新周期中被同时选择的字线数。例如，在2048刷新周期类产品中就要同时选择4倍于8192刷新周期类产品的字线。
为此，在具有把从外部供给的电源电压进行升压并提供给字线驱动系统电路的升压电位产生电路并用该电路的输出驱动字线的结构中，同时被选择的字线数和驱动字线的升压电位产生电路的电流供给能力之间的比率随刷新周期的规格而变化。换言之，在字线的电位变为随刷新周期的规格而改变，同时被选择的字线条数多的刷新周期(刷新周期低)的产品中，就存在对存储单元的写入及读出不完全的危险。
为使上述刷新周期和字线驱动升压电位产生电路的电流供给能力相对应，有人设想形成按每种刷新周期而改变升压电位产生电路的电流供给能力的多种芯片。然而，这样形成多种芯片要大幅度地降低开发效率和生产效率。
而作为与多品种化的对应方法，现在不断实行着用丝焊和保险丝等开关装置改变刷新周期，应用这种开关装置改变刷新周期数和字线升压容量的技术记载于本申请人的特愿平4-221694号。作为驱动DRAM字线的升压电位产生电路，现在一般运用称为自举电路的方法，在上述专利所记载的技术中，是把驱动信号加到已充了电的电容器上进行升压动作。这时，通过根据刷新周期改变自举电路的电容容量(这是字线升压容量)，从一种芯片制造刷新周期不同的多种芯片。
然而，近年来正在进行外加电源电压的低电压化，具体地说，正在从以往的5V系列向3．3V或3V变化。在电源电压这样低的场合，以往的自举方式中就要产生不能够充分地提升字线升压电位的危险。
作为处理这一问题的方法之一，有人建议用芯片内部的升压电位产生电路恒定地生成升压电位，把该升压电位作为字线驱动电路的电源使用。作为恒定地生成升压电位的方法；主要应用利用了充电泵的方法，但是这种情况下，要产生作为升压电位发生电路的输出的内部电位变动的问题。如果加大充电泵电路的电流供给能力，虽然能够防止内部电路动作时内部电位的降低，但伴随充电泵动作的升压电位的变动(脉动)增大。如果减小充电泵电路的电流供给能力，能够减小脉动，但构成充电泵电路负载的内部电路动作时的电位下降就增大。从而，在这样的情况，就要求内部升压电路的电流供给能力既要大于构成负载的内部电路动作时必要的电流，而且又不能过大。
在上述现有的半导体存储器件中，在升压电位产生电路中变化必要的电流供给能力时，通常采取按刷新周期低电流供给能力最大的情况设定升压电位发生电路的电流供给能力的方法。然而，若这样设定电流供给能力，则在刷新周期高时，引起升压电位发生电路的电流供给能力过剩，内部电位脉动加大的问题。作为脉动的对策，有为了电位稳定而把大负载电容接在升压电位输出端的方法，然而若加大负载电容就要产生芯片尺寸增大以及可靠性降低的问题。
本发明是鉴于上述情况而产生的，其目的在于提供具备了升压电位发生电路的半导体存储器件，即使改变产品规格该升压电位产生电路也能够用最佳的电流驱动能力驱动负载电路。
另外，本发明的另一个目的在于提供具备了升压电位产生电路的半导体存储器件，该升压电位产生电路能够以相应于刷新周期的电流驱动能力驱动字线驱动系统电路。
本发明的再一个目的在于提供具备了升压电位产生电路的半导体存储器件，该升压电位产生电路能够既不招致芯片尺寸增大及可靠性下降又抑制脉动。
本发明的一个方面的半导体存储器件，其特征在于具有：恒定地产生高于外加电压的升压电位的升压电位产生部件、把该升压电位产生部件的输出电位作为电源供给并驱动字线的字线驱动部件以及控制部件，该控制部件接收决定产品规格的信号，把根据该决定信号生成的控制信号供给上述升压电位产生部件，当上述字线驱动部件中同时驱动的字线较多时，加大上述升压电位产生部件的电流供给能力，在同时驱动的字线较少时，减小上述升压电位产生部件的电流供给能力。
本发明的另一个方面的半导体存储器件，其特征在于具有：恒定地产生高于外加电压的升压电位的升压电位产生部件、输出与产品规格相应的切换信号的第1电路、作为电源而供给上述升压电位产生电路的输出电位的第2电路、根据从上述第1电路输出的切换信号改变从上述升压电位产生电路供给上述第2电路最大电流的第3电路，以及接收上述升压电位产生电路的输出并把上述升压电位控制为恒定的控制电路。
上述现有技术中的问题是由于升压电位产生电路的电流供给能力固定但该升压电位产生电路的负载变化而产生的。为此，本发明中，构成为能够根据负载的变化变更升压电位产生电路的电流供给能力，在负载电流增大的状态，例如选择低刷新周期时，加大升压电位产生电路的电流供给能力，在负载电流小的状态，即选择高刷新周期时减小电流供给能力。
从而，即使变更产品规格也能够以最佳电流驱动能力驱动负载电路。还能够以相应于刷新周期的电流驱动能力驱动字线驱动系统电路。再有，由于能够以适应于负载的电流供给能力进行驱动所以能够抑制脉动。这时，由于没有必要附加电容，所以不会招致芯片尺寸的增大，还能够抑制可靠性下降。
图1是为说明本发明第1实施例涉及的半导体存储器件而抽出的其内部电压控制电路的框图。
图2是为说明本发明的第2实施例所涉及的半导体存储器件而示出的内部电压控制电路其它结构例的框图。
图3是为说明本发明的第3实施例所涉及的半导体存储器件而示出的内部电压控制电路再一个构成例的框图。
图4是示出把图1所示的内部电压产生电路适用于DRAM时具体结构例的框图。
图5是图4所示电路中的刷新周期选择电路、字线驱动电位产生电路以及低位译码器的详细框图。
图6是示出图5所示电路中字线系统升压电位控制电路的更详细的结构例的电路图。
图7是示出图5所示电路中升压电位产生系统控制电路的更详细的结构例的电路图。
图8是示出图5所示电路中升压电位产生电路群的更详细的结构例的电路图。
图9是示出图5所示电路中刷新周期选择电路的详细结构例的电路图。
图10是把图5所示电路中字线驱动系统电路的结构例着眼于一条字线而示出的电路图。
图11是把图5所示的电路中字线驱动系统电路的其它结构例着眼于一条字线而示出的电路图。
图12是示出图2所示的升压电位控制电路和升压电位产生电路的详细结构例的电路图。
图13是示出图3所示的升压电位控制电路和升压电位产生电路的详细结构例在改变振荡频率时的电路图。
图14是示出图3所示的升压电位控制电路和升压电位产生电路的详细结构例在改变充电泵流过的电流时的电路图。
实施例
以下，参照图面说明本发明的第1实施例。
图1是抽出并显示本发明第1实施例所涉及的半导体存储器中内部电压控制电路的框图。
该内部电压控制电路由升压电位控制电路11、电流能力控制电路12、升压电位产生电路13、开关电路14及负载电路15构成。升压电位电路11是为了做到使升压电位产生电路13的输出(升压电位)φ3的电平大体上为恒定，通过把该电路11的输出φ1A经电流能力控制电路12供给升压电位产生电路13，控制升压电位φ3的电平。电流能力控制电路12接受用于改变负载电路15的状态(负载)的开关电路14的输出信号φ4和上述升压电位控制电路11的输出信号φ1A，控制升压电位产生电路13的最大电流供给能力，同时，输出反映了升压电位控制电路11的输出φ1A的控制信号φ2A以使升压电位φ3的电平大体上恒定。升压电位产生电路13提升外部加入的电源电压产生大体上恒定电平的升压电位φ3。负载电路15是把上述升压电位φ作为电源而动作，接受开关电路14的输出信号φ4改变负载，根据输出信号φ4改变从升压电位产生电路13流入的电流的电路。该开关电路14是输出用于改变负载电路15的动作的信号φ4的电路，该输出信号φ4供给电流能力控制电路12。
在图1所示的电路中，升压电位控制电路11的输出信号φ1A供给电流能力控制电路12，该电流能力控制电路12的输出信号φ2A供给升压电位产生电路13。若把该结构用于例如具有单一系统的升压电位控制电路11和多系统的升压电位产生电路13的系统时，则电流能力控制电路12按照开关电路14的输出信号φ4，把反映了信号φ1A的信号传送给至少一个系统的升压电位产生电路13，把不依存于φ1A的信号传送给其余系统的电位产生电路。这时，根据信号φ4的状态，使将成为动作状态的升压电位产生电路13的系统数发生变化，即升压电位产生电路13的电流供给能力按照信号φ4而变化。
图2及图3分别示出上述内部电压控制电路的其它结构例。图1、图2及图3所示的实施例，升压电位控制电路11、电流能力控制电路12以及升压电位产生电路13的接续关系不同。
在图2中，电流能力控制电路12的输出信号φ1B供给升压电位控制电路11，该升压电位控制电路11的输出信号φ2B供给升压电位产生电路13。该结构用于具有例如多系统的升压电位控制电路11和多系统的升压电位产生电路13的系统时，电流能力控制电路12按照信号φ4的状态，至少把一个系统的升压电位控制电路11置于动作状态。把反映升压电位φ3电平的信号输出以作为该动作状态的升压电位控制电路11的输出信号φ2B，把不依存于升压电位φ3并使升压电位产生电路停止工作的信号φ2B供给其余系统的升压电位控制电路。由此，与图1所示的电路相同，就成为升压电位产生电路的电流供给能力按照信号φ4而变化的状态。
另一方面，在图3中，升压电位控制电路11的输出信号φ2C和电流能力控制电路12的输出信号φ1C都供给升压电位产生电路13。这种结构，例如适用于具有一个系统的升压电位控制电路11和一个系统的升压电位产生电路13的结构，升压电位产生电路13由升压电位控制电路11的输出信号φ2C控制其升压电位φ3的电平几乎恒定，由电流能力控制电路12的输出信号φ1C控制其电流供给能力。这种结构也和图1及图2所示的结构一样，升压电位产生电路13的电流供给能力按照开关电路14的输出信号φ4而变化。
通过采用图1到图3这样的电路结构，在根据开关电路14的状态变化从升压电位产生电路13流入负载电路15的电流的电路中，就可以按照开关电路14的状态使升压电位产生电路13的电流供给能力变为最佳，并可以抑制由于升压电位产生电路13的电流供给能力的过剩而产生内部电位的脉动。
下面，以把上述图1至图3所示的内部电压产生电路适用于DRAM的情况为例详细地进行说明。图4及图5分别是适用了下述结构的电路图：在上述图1所示的负载电路15是DRAM的字线驱动系统电路，升压电位φ3作为电源供给该字线驱动电路。
如图4所示，存储单元阵列被分割为4个阵MCA0-MCA3。X地址缓冲电路16接受地址输入信号Ain，输出多个X地址信号XAj和多个内部地址信号AiR、AjR。X地址信号XAj供给用于选择各存储单元阵列MCA0-MCA3内的字线的字线选择驱动电路19-0～19-3，内部地址信号AiR、AjR输入到存储单元选择电路17去选择存储单元阵列MCA0-MCA3中的任一个。从存储单元阵列选择电路17输出存储单元阵列选择信号RSLn，决定激活哪个存储单元阵列。行译码器选择开关电路18-0～18-3接受从存储单元阵列选择电路17输出的选择信号RSLn，选择应激活的阵列的行译码器，其输出分别供给字线选择驱动电路19-0～19-3。这些字线选择驱动电路19-0～19-3在响应存储单元选择信号RSLn而选择的存储单元阵列内选择由X地址信号XAj所决定的字线。即，字线选择驱动电路19-0～19-3译码X地址信号XAj，把已选择的字线设定在字线驱动电位产生电路20的输出电位上。该字线驱动电位产生电路20是向字线选择驱动电路19-0～19-3供给电源，恒定地产生高电位的升压电位产生电路。刷新周期选择电路21是按照压焊焊盘的电位或保险丝的状态生成刷新周期切换信号φ4的电路，该切换信号φ4供给存储单元阵列选择电路17以及字线驱动电位产生电路20。供给存储单元阵列选择电路17的切换信号φ4功能是按照刷新周期的设定去改变应激活阵列的数量，供给字线驱动电位产生电路20的切换信号φ4功能是按照刷新周期的设定去改变该字线驱动电位产生电路20的电流供给能力。例如，在同图中，设定了2K刷新周期产品时，从存储单元阵列MCA0到MCA3全部成为激活状态，同时从各阵列各选1条总计共4条字线。这种状态下，字线驱动电位产生电路20的电流驱动能力为最大。在4K刷新周期产品中，4组存储单元阵列MCA0-MCA3中2组成为激活状态，同时从被激活的2个存储单元阵列各选1条总计共2条字线。这种状态下，字线驱动电位产生电路20的电流驱动能力为2K刷新周期产品的1／2。在8K刷新周期产品中，在被激活的1个阵列内选择1条字线，字线驱动电位产生电路20的电流驱动能力为2K刷新周期产品的1／4。
另外，图4所示的电路示出最单纯的例子，分割组数、配置方法、字线条数、刷新周期的设定等并不是本质性的，也可以是其它的结构。
图5是上述图4所示电路中刷新周期选择电路21、字线驱动电位产生电路20以及行译码器附近的更详细的框图。
图1所示电路中的升压电位控制电路11对应于图5的字线系统升压电位控制电路22、电流能力控制电路12对应于升压电位系统控制电路23，升压电位产生电路13对应于升压电位产生电路群24，负载电路15对应于字线驱动系统电路25、开关电路14对应于刷新周期选择电路21。该刷新周期选择电路21内设有压焊焊盘和保险丝等开关手段，起到选择刷新周期的电路的作用。字线驱动系统电路25功能是接受从刷新周期选择电路21输出的切换信号φ4，改变同时被激活的字线数。
在上述的结构中，把从刷新周期选择电路21输出的切换信号φ4输入到升压电位产生系统控制电路23，在字线驱动系统电路25内仅流过小电流的高刷新周期的设定中，由于可以减少处于动作状态的升压电位产生电路24-1～24-n的系统数所以能够抑制电流供给能力。由此，能够保持升压电位产生电路群24的电流供给能力与字线驱动系统电路25所需电流之间的平衡，该字线驱动系统电路25把从这些电路群24输出的升压电位ψ3作为电源使用。即使改变刷新周期的设定也能够保持两者的平衡，所以能够供给适应负载的最佳电流，能够抑帛内部电位的脉动。
图6或图11分别示出上述图5所示电路的更详细的构成例。
图6是示出图5所示电路中字线系统升压电位控制电路22具体例的电路图，由电阻分割升压电位φ3的电阻分压电路27、产生基准电位Vref的基准电压产生电路28以及对上述电阻分压电路27的输出电位和基准电位Vref进行比较的比较电路29构成，输出控制信号φ1A以控制升压电位φ3几乎保持为恒定电位。
还有，上述基准电压产生电路28由于希望是对外加电源电压依赖性小的电路，所以，或利用二极管的正向压降，或利用由双极型晶体管构成的能带间隙基准电路。这些电路都是熟知的，而且对于本发明不是本质性的，所以省略说明。另外，作为比较电路29，图6中所示的电路示出了使用P沟道型MOS晶体管Q1、Q2和N沟道型MOS晶体管Q3、Q4的结构，不言而喻，只要是具有相同功能的电路，也可以是其它的结构。
图7是示出图5所示电路中升压电位产生系统控制电路23的具体结构例的电路图，示出了升压电位产生电路为了系统时的结构例。该电路23由反相器30、。或非门31-1、31-2构成。信号φ1A是字线系统升压电位控制电路22的输出信号，供给到反相器30的输入端、以及或非门31-1、31-2中一方的输入端、开关信号SW1、SW2分别是按刷新周期的设定状态而改变的信号，信号SW1供给到或非门31-1的另一个输入端，信号SW2供给到或非门31-2的另一个输入端。
在这样的电路结构中，如果信号SW1是高电位(“H”电平)则或非门31-1的输出信号φ2A-2不依赖信号φ1A成为“L”电平，如果信号SW1是低电位(“L”电平)则信号φ2A-2成为信号φ1A的反相信号。关于信号SW2也是同样。在同时被激活的字线数多的刷新周期时，通过把信号SW1、SW2取为“L”电平，信号φ2A-1、φ2A-2以及φ2A-3每一个都成为反映φ1A的信号，并起着使分别提供这些信号φ2A-1、φ2A-2以及φ2A-3的升压电位产生电路群24全部变成为动作状态的作用。反之，在同时被激活的字线数少的刷新周期时，通过把信号SW1、SW2都取为“H”电平，信号φ2A-2、φ2A-3就成为不依赖于信号φ1A的信号，提供这些信号的升压电位产生电路就成为停止状态。另外，信号SW1或SW2中的任个成为“H”电平时，3个系统的升压电位产生电路中成为动作状态。从而，例如如果在2K刷新周期把信号SW1、SW2置为“L”电平、4K刷新周期产品把信号SW1、SW2中的一个置为“H”电平，另一个置为“L”电平、8K刷新周期产品把信号SW1和SW2二者都设定为“H”电平，则能够符合刷新周期把由升压电位产生电路群24提供给字线系统驱动电路25的电流供给能力最佳化。
还有，在图7所示电路中，以用2个开关信号SW1、SW2选择了系统的升压电位产生电路的动作状态情况为例进行了说明，然而，同样的考虑方法能够扩展到升压电位产生电路为2系统和4系统以上的情况。该电路的本质在于用开关信号改变把信号φ1A传送给或不传送给各升压电位产生电路，所以，即使对于用NAND电路构成的电路和信号为反相的电路也能够适用。
图8是示为上述升压电位产生电路群24具体例的电路，用一个系统振荡器和3系统充电泵激电路构成。振荡电路32作为环形振荡器是熟知的，环形连接奇数级(这里是5级)CMOS反相器33-1～33-5而形成。该振荡器用N沟道型MOS晶体管34-1、34-2和P沟道型MOS晶体管34-3、34-4控制振荡动作。即，在上述反相器33-1的N沟道型MOS晶体管和接地点Vss之间插入用信号φ2A-1控制导通／关断的MOS晶体管34-1的电流通路。上述CMOS反相器33-3的输入端和接地点Vss之间插入MOS晶体管34-2的电流通路。该MOS晶体管34-2的栅极上供给被反相器35反相的上述信号φ2A-1。另外，上述CMOS反相器33-2的输入端和电源Vcc之间，插入MOS晶体管34-3的电流通路。上述信号φ2A-1供给到该MOS晶体管34-3的栅极上。上述反相器33-2的P沟道型MOS晶体管和电源Vcc之间，插入了用从上述反相器35输出的信号φ2A-1的反转信号控制导通／关断的MOS晶体管34-4的电流通路。用上述MOS晶体管34-1～34-4使振荡电路32在升压电位产生系统控制电路23的输出信号φ2A-1为“L”电平时进行振荡动作，“H”电平时停振。
缓冲电路33是接受上述振荡电路32的振荡输出和升压电位产生系统控制电路23的输出φ2A-2、φA-3，控制充电泵激电路36的电路。该缓冲电路33由反相器37-40、以及与非门41、42构成。上述充电泵电路36由电容43-45以及二极管46-51构成。振荡电路32的振荡输出分别供给到反相器37的输入端、以及与非门41、42的一个输入端。上述与非门41的另一个输入端供给信号φ2A-2，上述与非门42的另一个输入端供给信号φ2A-3。反相器38的输入端与上述反相器37的输出端连接，输出端连接电容43的一个电极。反相器39的输入端与上述与非门41的输出端连接，输出端连接电容44的一个电极。反相器40的输入端与上述与非门42的输出端连接，输出端连接电容45的一个电极。上述电容43的另一个电极连接二极管46的阳极和二极管47的阴极。上述电容44的另一个电极连接二极管48的阳极和二极管49的阴极。还有，上述电容45的另一个电极连接二极管50的阳极和二极管51的阴极。上述二极管47、49、51的阳极连接电源Vcc，上述二极管46、48、50的阴极连接在一起。而且，从这些二极管46、48、50阴极侧的共同连接点输出升压电位φ3。
在上述结构中，若信号φ2A-1为“H”电平，则振荡电路振荡，信号φ2A-2、φ2A-3为“L”电平，则通过反相器37、38电容43被充电，充电泵电路36的一部分36-1动作，输出升压电位φ3。另外，如果信号φ2A-2、φ2A-2是“H”电平，信号2A-3是“L”电平，则充电泵电路36的一部分36-1、36-2动作，输出升压电位φ3。进而，如果信号φ2A-2、φ2A-2以及φ2A-3都是“H”电平，充电泵电路36(36-1、36-2、36-3)动作输出升压电位φ3。随充电泵电路36动作部分增加大电流驱动能力增加了。
图8所示的电路示出了振荡电路32、缓冲电路33以及充电泵电路36的最简单的示例。虽然没有明示出有关这些振荡电路32、缓冲电路33以及充电泵电路36的系统数不同的情况，但也可以同样地构成。另外，作为充电泵电路36的详细结构和振荡方式提出了种种电路，而只要是具有相同功能的电路就不限于图8所示的电路结构。
图9示出了上述刷新周期选择电路21的具体例，这里，作为最单纯的例子，示出用丝焊切换刷新周期的电路。该电路由反相器52、53和电阻54、55构成。在接点56a和56b、以及57a和57b处于开放状态下，由于反相器52、53的输入端分别经电阻54、55加上了电源Vcc，所以，切换信号SW1、S22都为“L”电平。若用丝焊法把加了接地电位的焊盘56a和连接于反相器52输入端的点56b连接起来，则切换信号SW1成为“H”电平。同样，若用丝焊法把加上了接地电位Vss的焊盘57a和连接于反相器53输入端的点57b连接起来，则切换信号SW2成为“H”电平。
因而，根据是否用丝焊法把焊盘间连接起来了点之间，就能够自由地设定切换信号SW1、SW2的电平，通过把这些切换信号SW1、SW2作为规定刷新周期的信号使用，就满足了图5中的刷新周期选择电路21、以及图1到图3所示的开关电路14的功能。
还有，把上述焊盘56a和56b、57a和57b连接与否，也可以用保险丝等其它装置，把焊盘56a、56b连接到电源Vcc，把电阻54、55连接接地点Vss也可以实现同样的功能。另外，根据需要，用输出同相信号的缓冲电路取代反相器52、53，或纵向连接多级反相器也能够得到同样的作用效果。
图10和图11分别着眼于一条字线示出了图5所示电路中字线驱动系统电路25的结构例。图10所示电路由字线驱动选择电路58、行译码电路59以及字线驱动器60构成。上述字线驱动选择电路58以及行译码电路59分别由与非门64、65构成，这些与非门64、65上供有作为电源的升压电位ψ3。字线驱动器60由P沟道型MOS晶体管61和N沟道型MOS晶体管62、63构成。MOS晶体管61的栅极上供有行译码电路59的输出，源极上供有字线驱动选择电路58的输出，反向栅极上供有升压电位φ3。MOS晶体管62的漏源极连接在上述MOS晶体管61的漏极和接地点Vss之间，栅极上供有行译码电路59的输出。MOS晶体管63的漏源极连接在上述MOS晶体管61、62的漏极和接地点Vss之间，控制信号S供给到栅极上，以便在MOS晶体管61关断时把字线WL设定为低电平。
该字线系统驱动电路25的特征在于：驱动字线WL的驱动器是P沟道型MOS晶体管61，其源极上供有用升压电位φ3驱动的信号以及同时被驱动的上述P沟道型MOS晶体管61的数目因刷新周期选择电路21的输出而变化。像这样用P沟道型MOS晶体管构成用于字线驱动的驱动器的方式，由于在从外部加入的电源电压低时也能够如前述那样充分高地设定字线WL的电位，所以是近年来引人注目的技术。而且，当然要求这种情况下作为电源易供于字线驱动系统电路25的升压电位具有高稳定性。
图11示出了上述字线驱动系统电路25的其它结构例。该电路中，用与非门64和反相器66构成字线驱动选择电路58，用与非门65、或非门67以及反相器68构成行译码电路59。字线驱动器60由P沟道型MOS晶体管和N沟道型MOS晶体管62构成，该电路中不需要图10所示的MOS晶体管63。反相器66的输出以及与非门65的输出分别供给或非门67。该或非门67的输出被反相器68反相后供给MOS晶体管61、62的栅极。上述与非门64、65，反相器66、68，以及或非门67分别被供有作为电源的升压电位φ3。另外，MOS晶体管61的源极以及反向栅极上供有升压电位φ3。
即使这样的结构，也能够基本进行和图10所示电路相同的动作，能够得到相同的效果。
根据上述结构，即使变更产品规格也能够用最佳电流驱动能力驱动负载电路。在作为产品规格的变更而改变刷新周期、作为负载电路把升压电位供给字线系统驱动电路时，由于能够保证用适合于刷新周期的最佳电流驱动能力驱动字线驱动系统电路，所以无论设定哪种刷新周期都能够保证几乎相同的写入及读出。另外，因为不需要设置大负载电容，所以能够抑制脉动而不会招致芯片尺寸增大和可靠性下降。而且，制造1种芯片，通过变更开关电路就能够形成不同刷新周期的产品，所以能够防止开发效率和生产效率的下降。进而，考虑把刷新周期从制品时测试改变为出厂时测试的场合，这种情况也能够采用本发明。
用丝焊或保险丝变更产品规格的半导体存储装置能够获得开发效率的提高和生产效率的提高，把恒定产生的升压电位作为字线驱动电路的电源而使用在适应外加电源电压的低电压化方面是出色的方式。如果应用本发明，则能够有效地引伸出这两种优点，能够获得提高开发效率、提高生产效率、确保可靠性，以及缩小芯片尺寸等种种效果。
还有，以上所述的是关于把对应于图1的框图的结构适用于DRAM时的电路，然而图2所示的电路也几乎相同。图2所示的内部电压控制电路适合于升压电位控制电路和升压电位产生电路每一个都存在在多系统的情况。
图12示出了上述图2所示的升压电位控制电路11和升压电位产生电路13的具体结构例。电流能力控制电路12的输出信号φ1B-1、φ1B-2以及φ1B-3分别供给升压电位控制电路11-1～11-3。各升压电位控制电路11-1～11-3分别如以电路11-1为代表所示那样，由P沟道型MOS晶体管Q5、Q6、Q10和N沟道型MOS晶体管Q7-Q9构成。MOS晶体管Q5-Q9构成比较器，比较基准电压产生电路28的输出电位Vref和电阻分割升压电位φ3的电阻分压电路27的输出电位，把比较输出φ2B-1供给反相器69-1的输入端。信号φ1B-1供给MOS晶体管Q9、Q10的栅极，该信号φ1B-1为“L”电平时MOS晶体管Q10导通，MOS晶体管Q9关断。由此，停止比较器的动作，同时，反相器69-1的输入端设定为“H”电平。由于反相器69-1的输出为“L”电平，所以振荡器70-1停止动作。另一方面，信号φ1B-1为“H”电平时，MOS晶体管Q9导通，MOS晶体管Q10关断，用比较器比较基准电压产生电路28的输出电位Vref和电阻分割了的升压电位φ3的电位。该比较输出φ2B-1供给到反相器69-1的输入端，若检测出升压电位φ3下降，则反相器69-1的输入端成为“L”电平，振荡器70-1动作。与此相反，若升压电位φ3上升，则反相器69-1的输入端成为“H”电平，振荡器70-1的动作停止。而且，通过顺序反复进行这样的动作，控制升压电位φ3使之成为恒定。
振荡器70-1一旦动作，该振荡输出经缓冲器71-1供给充电泵电路72-1，输出升压电位φ3。
其它升压电位控制电路11-2、11-3也成为同样的结构，响应于信号φ1B-2、φ1B-3进行相同的动作。从而，可以根据电流能力控制电路12的输出信号φ1B-1、φ1B-2及φ1B-3的电平选择电流驱动能力。
图13和图14分别示出上述图3所示框图中升压电位控制电路11和升压电位产生电路13的具体结构例。在这些电路中，升压电位产生电路13接受升压电位控制电路11的输出信号φ2C和电流能力控制电路12的输出φ1C。该图13的结构适用半导体存储装置具有一个系统的升压电位控制电路和一个系统的升压电位产生电路的情况。在该方式中，电流能力控制电路12不是改变升压电位产生电路13的驱动系统数，而是改变升压电位产生电路13的电流供给能力自身。在升压电位产生电路13是充电泵方式的升压电路时，改变振荡器的频率或者在泵电路中把晶体管插入从电源端子流向升压电位φ3的输出端子的通路上，通过改变其导通电流能够改变充电源电路的电流供给能力。图13是改变振荡频率的电路结构例，图14是改变在泵电路中流过的电流的电路结构例。
在图13所示电路中，振荡器73-1～73-3分别以不同的频率振荡，用传输门74-1～74-3选择这些振荡器73-1～73-3振荡输出中的1个，经缓冲器71供给充电泵电路72。上述电流能力控制电路12的输出信号φ1C-1～φ1C-3及其反相信号／φ1C-1～／φ1C-3供给并控制上述各传输门74-1～74-3。被选振荡器的输出经传输门及缓冲器71供给充电泵电路72。而且，从该充电泵电路72输出与被选择的振荡器振荡输出相应的电流供给能力的升压电位φ3。
另外，在图14所示电路中，比较器29的输出供给振荡器70，该振荡器70的振荡输出经缓冲器75供给电容76的一个电极。该电容76的另一个电极上接有二极管77的阳极以及二极管78的阴极。上述二极管78的阳极和电源Vcc之间并联着N沟道型MOS晶体管79-81的电流通路。上述电流能力控制电路12的输出信号φ1C-1～φ1C-3分别输出到上述MOS晶体管79-81的栅极。而且，从上述二极管77的阴极输出符合MOS晶体管79-81的合成导通电阻的电流能力的升压电位φ3。
还有，在上述的说明中，把从升压电位电路输出的升压电位作为DRAM的字线驱动系统电路的电源使用，并以根据刷新周期改变电流供给能力的情况为例进行了说明，但不言而喻，同样地也能够适用于DRAM以外的半导体存储装置。另外，如果是根据产品规格的变更变化负载，把升压电位供给该负载进行驱动的情况则也能够适用于刷新周期之外的变更。
如以上所说明的，应用本发明，能够获得具有即使变更产品规格也能够以最佳电流驱动能力驱动负载电路的升压电位产生电路的半导体存储装置。另外，还能够获得具有能够以符合刷新周期的电流驱动能力驱动字线驱动系统电路的升压电位产生电路的半导体存储装置。进而，还能够得到具有既不导致芯片尺寸增大和可靠性下降、又能抑制脉动的升压电位产生电路的半导体存储装置。

Claims (13)

1．半导体存储器件，其特征在于包括：
升压电位产生部件，用于恒定地产生高于外加电压的升压电位；
字线驱动部件；用于将上述升压电位产生部件的输出电位作为电源提供给并驱动字线；以及
控制部件，用于接受决定产品规格的信号，并把根据该决定信号而生成的控制信号供给上述升压电位产生部件，在被上述字线驱动部件同时驱动的字线多时加大上述升压电位产生部件的电流供给能力，在被同时驱动的字线少时减少上述升压电位产生部件的电流供给能力。
2．权利要求1中记载的半导体存储器件，其特征在于：上述决定产品规格的信号是决定刷新周期的信号。
3．权利要求1或权利要求2所记载的半导体存储器件，其特征在于：上述升压电位产生部件中拥有其输出端被共同连接在一起的多个升压电位产生电路，通过用上述控制部件选择这些升压电位产生电路、按照同时被驱动的字线数量改变电流供给能力。
4．权利要求1或权利要求2所记载的半导体存储器件，其特征在于：上述字线驱动部件具有用于把字线设定为高电平的P沟道MOS晶体管，把上述升压电位送给该P沟道MOS晶体管上。
5．权利要求1或权利要求2所记载的半导体存储器件，其特征在于：上述控制部件具备把基准电位和上述升压电位产生部件输出的升压电位进行比较并根据此比较结果控制上述升压电位为恒定。
6．半导体存储器件，其特征在于包括：升压电位产生电路，用于恒定地产生高于外加电压的升压电位；
输出与产品规格相应的切换信号的第1电路；
上述升压电位被供产生电路的输出电位作为电源提供的第2电路；
根据上述第1电路输出的切换信号改变从上述升压电位产生电路供给上述第2电路的最大电流的第3电路；
接受上述升压电位产生电路的输出并控制上述升压电位为恒定的第4电路。
7．权利要求6中记载的半导体存储器件，其特征在于：
上述升压电位产生电路具备多个产生升压电位的电位产生部件，通过把上述第4电路的输出供给上述第3电路、把上述第1电路的输出供给上述第2电路及第3电路、把上述第3电路的输出供给上述升压电位产生电路，由此选择上述电位产生部件，而改变从上述升压电位产生电路供给上述第2电路的最大电流。
8．权利要求6中记载的半导体存储器件，其特征在于：
上述升压电位产生电路具备多个产生升压电位的电位产生部件，通过把上述第1电路的输出供给上述第2电路及上述第3电路、把上述第3电路的输出供给上述第4电路、把上述第4电路的输出供给上述升压电位产生电路，由此选择上述电位产生部件而改变从上述升压电位产生电路供给上述第2电路的最大电流。
9．权利要求6中记载的半导体存储器件，其特征在于：
上述升压电位产生电路具有振荡器，通过把上述第1电路的输出供给上述第2电路和上述第3电路、把上述第3电路的输出及上述第4电路的输出供给上述升压电位产生电路，由此改变上述振荡器的振荡频率，从而改变从上述升压电位产生电路供给上述第2电路的最大电流。
10．权利要求6中记载的半导体存储器件，其特征在于：
上述升压电位产生电路具有设在输出端的晶体管，通过把上述第1电路的输出供给上述第2电路和上述第3电路、把上述第3电路的输出和上述第4电路的输出供给上述升压电位产生电路来改变上述晶体管的导通电阻，从而改变从上述升压电位产生电路供给上述第2电路的最大电流。
11．权利要求6到权利要求10中任一项所记载的半导体存储器件，其特征在于：
上述第2电路是字线驱动系统电路，从上述第1电路输出的与产品规格相应的切换信号是与刷新周期相应的信号。
12．权利要求6到权利要求10中任一项所记载的半导体存储器件，其特征在于：
把上述升压电位给设在上述字线驱动系统电路内并把字线设定为高电平的P沟道型MOS晶体管。
13．权利要求6到权利要求10中任一项所记载的半导体存储器件，其特征在于：
上述升压电位产生电路是充电泵激式升压电路。
CN94113497A 1993-12-28 1994-12-28 半导体存储器件 Expired - Fee Related CN1041580C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP349524/93 1993-12-28
JP05349524A JP3090833B2 (ja) 1993-12-28 1993-12-28 半導体記憶装置

Publications (2)

Publication Number Publication Date
CN1109638A CN1109638A (zh) 1995-10-04
CN1041580C true CN1041580C (zh) 1999-01-06

Family

ID=18404317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94113497A Expired - Fee Related CN1041580C (zh) 1993-12-28 1994-12-28 半导体存储器件

Country Status (5)

Country Link
US (2) US5587958A (zh)
EP (1) EP0661710A3 (zh)
JP (1) JP3090833B2 (zh)
KR (1) KR100195974B1 (zh)
CN (1) CN1041580C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1306364C (zh) * 2002-08-01 2007-03-21 中颖电子(上海)有限公司 可操作于低工作电压的一次可编程微控制器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0740447U (ja) * 1991-12-04 1995-07-18 天龍化学工業株式会社 箱形容器における注出口装置
JPH074325U (ja) * 1993-06-04 1995-01-24 株式会社トーヨー工芸工業 紙容器用中栓
JP3090833B2 (ja) * 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置
KR0172371B1 (ko) * 1995-04-26 1999-03-30 윤종용 반도체 메모리장치의 전원전압 발생회로
US5774405A (en) * 1996-03-28 1998-06-30 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory having an internal circuit using a boosted potential
JP3884810B2 (ja) * 1997-01-21 2007-02-21 株式会社ルネサステクノロジ 高電圧発生装置
US5933386A (en) * 1997-12-23 1999-08-03 Mitsubishi Semiconductor America, Inc. Driving memory bitlines using boosted voltage
US6167544A (en) * 1998-08-19 2000-12-26 Stmicroelectronics, Inc. Method and apparatus for testing dynamic random access memory
JP2000149582A (ja) 1998-09-08 2000-05-30 Toshiba Corp 昇圧回路，電圧発生回路及び半導体メモリ
US7114084B2 (en) * 2002-03-06 2006-09-26 Micron Technology, Inc. Data controlled programmable power supply
US7622824B2 (en) * 2002-12-04 2009-11-24 Orr Raymond K Distributed power supply arrangement
JP4439185B2 (ja) * 2003-02-07 2010-03-24 パナソニック株式会社 半導体記憶装置
JP4722654B2 (ja) * 2004-12-20 2011-07-13 ルネサスエレクトロニクス株式会社 オシレータ及びこれを用いたチャージポンプ回路
US7489584B2 (en) * 2005-05-11 2009-02-10 Texas Instruments Incorporated High performance, low-leakage static random access memory (SRAM)
US7489793B2 (en) * 2005-07-08 2009-02-10 Otologics, Llc Implantable microphone with shaped chamber
KR100885491B1 (ko) * 2007-03-31 2009-02-24 주식회사 하이닉스반도체 고전위전압 공급장치를 포함하는 반도체메모리소자
US8072256B2 (en) 2007-09-14 2011-12-06 Mosaid Technologies Incorporated Dynamic random access memory and boosted voltage producer therefor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045899A (en) * 1989-12-01 1991-09-03 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory having stacked capacitor structure

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US34797A (en) * 1862-03-25 Improved apparatus for shipping spare rudders
JPS58105563A (ja) * 1981-12-17 1983-06-23 Mitsubishi Electric Corp 基板バイアス発生回路
JPS59162690A (ja) * 1983-03-04 1984-09-13 Nec Corp 擬似スタテイツクメモリ
JPH0612609B2 (ja) * 1987-03-27 1994-02-16 株式会社東芝 半導体メモリ
JPH0793003B2 (ja) * 1988-09-01 1995-10-09 三菱電機株式会社 ダイナミックランダムアクセスメモリ装置およびその動作方法
US4933907A (en) * 1987-12-03 1990-06-12 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory device and operating method therefor
KR910003593B1 (ko) * 1987-12-30 1991-06-07 삼성전자 주식회사 고집적도 메모리용 모드 선택회로
JPH0793019B2 (ja) * 1988-09-02 1995-10-09 株式会社東芝 半導体集積回路
US5023843A (en) * 1988-10-27 1991-06-11 Texas Instruments Incorporated Bonding pad programmable integrated circuit
JPH0817033B2 (ja) * 1988-12-08 1996-02-21 三菱電機株式会社 基板バイアス電位発生回路
JPH02247892A (ja) * 1989-03-20 1990-10-03 Fujitsu Ltd ダイナミックランダムアクセスメモリ
JPH0760413B2 (ja) * 1989-05-12 1995-06-28 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリ・システム
KR920010749B1 (ko) * 1989-06-10 1992-12-14 삼성전자 주식회사 반도체 집적소자의 내부전압 변환회로
US4978927A (en) * 1989-11-08 1990-12-18 International Business Machines Corporation Programmable voltage controlled ring oscillator
JPH0438790A (ja) * 1990-06-01 1992-02-07 Toshiba Corp ダイナミック型半導体記憶装置
EP0476282A3 (en) * 1990-07-31 1992-06-24 Texas Instruments Incorporated Improvements in or relating to integrated circuits
JPH07111826B2 (ja) * 1990-09-12 1995-11-29 株式会社東芝 半導体記憶装置
KR920006991A (ko) * 1990-09-25 1992-04-28 김광호 반도체메모리 장치의 고전압발생회로
JPH04225182A (ja) * 1990-12-26 1992-08-14 Toshiba Corp 半導体記憶装置
JP2794138B2 (ja) * 1991-08-13 1998-09-03 三菱電機株式会社 半導体記憶装置
JP3776461B2 (ja) * 1991-08-30 2006-05-17 株式会社東芝 半導体集積回路装置およびチップ選別方法
IT1258242B (it) * 1991-11-07 1996-02-22 Samsung Electronics Co Ltd Dispositivo di memoria a semiconduttore includente circuiteria di pompaggio della tensione di alimentazione
KR940008147B1 (ko) * 1991-11-25 1994-09-03 삼성전자 주식회사 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
KR0113252Y1 (ko) * 1991-12-24 1998-04-14 문정환 워드라인 전압 공급회로
JPH05182461A (ja) * 1992-01-07 1993-07-23 Nec Corp 半導体メモリ装置
US5313429A (en) * 1992-02-14 1994-05-17 Catalyst Semiconductor, Inc. Memory circuit with pumped voltage for erase and program operations
JP3183699B2 (ja) * 1992-03-13 2001-07-09 沖電気工業株式会社 半導体記憶装置
JPH0684354A (ja) * 1992-05-26 1994-03-25 Nec Corp 行デコーダ回路
JP2768172B2 (ja) * 1992-09-30 1998-06-25 日本電気株式会社 半導体メモリ装置
KR960006373B1 (ko) * 1992-10-31 1996-05-15 삼성전자주식회사 반도체 메모리 장치의 워드라인 구동회로
JPH06309868A (ja) * 1993-04-26 1994-11-04 Hitachi Ltd 半導体記憶装置
JPH07111084A (ja) * 1993-10-13 1995-04-25 Oki Micro Design Miyazaki:Kk 半導体集積回路装置
JP3090833B2 (ja) * 1993-12-28 2000-09-25 株式会社東芝 半導体記憶装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045899A (en) * 1989-12-01 1991-09-03 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory having stacked capacitor structure

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1306364C (zh) * 2002-08-01 2007-03-21 中颖电子(上海)有限公司 可操作于低工作电压的一次可编程微控制器

Also Published As

Publication number Publication date
EP0661710A2 (en) 1995-07-05
KR950020697A (ko) 1995-07-24
JPH07201174A (ja) 1995-08-04
US6137345A (en) 2000-10-24
US5587958A (en) 1996-12-24
EP0661710A3 (en) 1997-05-07
KR100195974B1 (ko) 1999-06-15
CN1109638A (zh) 1995-10-04
JP3090833B2 (ja) 2000-09-25

Similar Documents

Publication Publication Date Title
CN1041580C (zh) 半导体存储器件
CN101803165B (zh) 使用多个电荷泵浦电路产生提升电压的设备和方法
CN1215563C (zh) 半导体存储器与半导体存储器控制方法
JP3674874B2 (ja) 半導体集積回路のワード線昇圧回路及びその制御回路
CN1023955C (zh) 有延滞的低功率、ttl电平cmos输入缓冲器
CN1181632A (zh) 动态存储器
US5010259A (en) Voltage boosting circuit and operating method thereof
CN1034373C (zh) 能预激励的升压电路器件和半导体存储器
CN1392568A (zh) 半导体存储器件的字线驱动器
CN1449566A (zh) 采用脉宽调制技术的感应升压泵的调节器设计
CN1100388C (zh) 输入/输出电压检测型衬底电压发生电路
CN1233838A (zh) 具有升压限制的升压电路
CN1210341A (zh) 带有对用于选择存储单元的辅助字线的控制的半导体存储器件
CN1117645A (zh) 半导体存贮装置
CN102187400A (zh) 集成电路装置
CN1084516C (zh) 半导体存储器
CN1689230A (zh) 电压发生电路、电压发生装置、半导体器件及其驱动方法
KR100309236B1 (ko) 차지 펌프 회로 및 이를 구비한 승압 회로
CN1889188A (zh) 电压供应电路和半导体存储器
CN1503273A (zh) 升压电路和含有这种升压电路的非易失性半导体存储器件
CN1790541A (zh) 堆积式体结构的半导体存储器件和驱动该器件字线的方法
CN1710665A (zh) 共用的去耦电容
CN1237767A (zh) 半导体存储器件
CN1674155A (zh) 电源电路及具备该电源电路的半导体存储装置
CN1210338A (zh) 改善了低电压工作特性的半导体集成电路装置

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 19990106

Termination date: 20100128