[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2024029279A1 - 樹脂モールド部品及び高周波モジュール - Google Patents

樹脂モールド部品及び高周波モジュール Download PDF

Info

Publication number
WO2024029279A1
WO2024029279A1 PCT/JP2023/025385 JP2023025385W WO2024029279A1 WO 2024029279 A1 WO2024029279 A1 WO 2024029279A1 JP 2023025385 W JP2023025385 W JP 2023025385W WO 2024029279 A1 WO2024029279 A1 WO 2024029279A1
Authority
WO
WIPO (PCT)
Prior art keywords
thin film
layer
chip
resin molded
main surface
Prior art date
Application number
PCT/JP2023/025385
Other languages
English (en)
French (fr)
Inventor
孝治 降谷
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2024029279A1 publication Critical patent/WO2024029279A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving

Definitions

  • the present invention relates to resin molded parts and high frequency modules.
  • the semiconductor device built-in substrate module (resin molded component) described in Patent Document 1 includes a core substrate (resin layer), a semiconductor device (electronic component) provided inside the core substrate, and a plurality of semiconductor devices (electronic components) provided on both main surfaces of the core substrate. It includes a laminated insulating layer and a wiring layer provided on the insulating layer.
  • the insulating layer is formed of resin and therefore becomes thick. Therefore, it is difficult to reduce the height of the semiconductor device built-in substrate module.
  • the present invention aims to provide a resin molded component and a high frequency module that are easy to reduce in height.
  • a resin molded component includes a resin layer, at least one chip-type electronic component, a first inorganic thin film insulating layer, and a first thin film conductive layer.
  • the resin layer has a first main surface and a second main surface facing each other.
  • the at least one chip-type electronic component is provided inside the resin layer.
  • the first inorganic thin film insulating layer is provided on the first main surface of the resin layer.
  • the first thin film conductive layer is provided on the first inorganic thin film insulating layer.
  • a high frequency module includes the resin molded component and a mounting board on which the resin molded component is arranged.
  • FIG. 1 is a sectional view of a resin molded component according to Embodiment 1.
  • FIG. 2 is a circuit diagram of the same resin molded component as above.
  • FIG. 3 is a cross-sectional view illustrating the correspondence between the resin molded component and the circuit of FIG. 2.
  • FIG. 4 is a circuit diagram of a resin molded component according to the second embodiment.
  • FIG. 5 is a sectional view of the same resin molded component as above.
  • FIG. 6 is a configuration diagram of a specific example of a resin molded component according to the third embodiment.
  • FIG. 7 is a sectional view of the same resin molded component as above.
  • FIG. 8 is a configuration diagram of a high frequency module including resin molded parts according to Embodiment 4.
  • FIG. 9 is a sectional view of the same resin molded component as above.
  • FIG. 10 is a sectional view of a resin molded component according to Embodiment 5.
  • FIG. 11 is a sectional view of a
  • the resin molded component 1 includes a resin layer 2, at least one (two in the illustrated example) chip-type electronic components 3, and a first inorganic thin film insulating component 3. layer 51 and a first thin film conductive layer 52.
  • the resin layer 2 has a first main surface 2a and a second main surface 2b facing each other. At least one chip-type electronic component 3 is provided inside the resin layer 2.
  • the first inorganic thin film insulating layer 51 is provided on the first main surface 2a of the resin layer 2 and is made of an inorganic material.
  • the first thin film conductive layer 52 is provided on the first inorganic thin film insulating layer 51 .
  • the first inorganic thin film insulating layer 51 is laminated in a plurality of layers (for example, three layers) in the example of FIG. 1, it may be one layer.
  • the first inorganic thin film insulating layer 51 is formed of an inorganic material. Therefore, the first inorganic thin film insulating layer 51 can be made thinner than a configuration in which resin or ceramic is provided on the first main surface 2a of the resin layer 2. As a result, the height of the resin molded component 1 can be easily reduced.
  • the resin molded component 1 according to the first embodiment further includes a second inorganic thin film insulating layer 61 and a second thin film conductive layer 62.
  • the second inorganic thin film insulating layer 61 is provided on the second main surface 2b of the resin layer 2 and is made of an inorganic material.
  • the second thin film conductive layer 62 is provided on the second inorganic thin film insulating layer 61 .
  • the second inorganic thin film insulating layer 61 is laminated in a plurality of layers (for example, three layers) in the example of FIG. 1, it may be one layer.
  • the second inorganic thin film insulating layer 61 is formed of an inorganic material. Therefore, the second inorganic thin film insulating layer 61 can be made thinner than a configuration in which resin or ceramic is provided on the second main surface 2b of the resin layer 2. As a result, an inorganic thin film insulating layer (first inorganic thin film insulating layer 51 and second inorganic thin film insulating layer 61) and a thin film conductive layer ( In the configuration in which the first thin film conductive layer 52 and the second thin film conductive layer 62) are provided, it is easy to further reduce the height of the resin molded component 1. Note that the second inorganic thin film insulating layer 61 and the second thin film conductive layer 62 may be omitted.
  • the resin molded component 1 has both main surfaces (the first main surface 2a and the second This is a component in which a wiring layer (a first wiring layer 5 and a second wiring layer 6) having a thin film structure is formed on the main surface 2b), and a circuit connected to the chip type electronic component 3 is formed on the wiring layers 5 and 6. .
  • the resin molded component 1 includes a resin layer 2, at least one chip-type electronic component 3, a plurality of connection electrodes 4, a first wiring layer 5, a second wiring layer 6, and a plurality of external terminal electrodes 7. Be prepared.
  • the chip-type electronic component 3 is, for example, a surface-mounted component, and specifically includes an IC (integrated circuit) chip, a transmission filter, a reception filter, a power amplifier, a low-noise amplifier, and the like.
  • IC integrated circuit
  • FIG. 1 a case is illustrated in which two chip-type electronic components 3 are provided, but it is sufficient that at least one chip-type electronic component 3 is provided.
  • the two chip-type electronic components 3 are described as chip-type electronic components 3A and 3B.
  • the chip type electronic component 3 is provided inside the resin layer 2 and is sealed by the resin layer 2 .
  • the chip-type electronic component 3 includes a component body 31 and a plurality of pad electrodes 32.
  • the component body 31 is a portion of the chip type electronic component 3 other than the pad electrode 32, and includes a circuit (hereinafter, this circuit may be referred to as a functional circuit) that realizes various functions of the chip type electronic component 3. include.
  • the component body 31 has, for example, a substantially rectangular parallelepiped shape.
  • the component body 31 has two main surfaces (a third main surface 31a and a fourth main surface 31b) facing each other, and an outer peripheral surface 31c that connects the outer periphery of the third main surface 31a and the outer periphery of the fourth main surface 31b. and has.
  • the plurality of pad electrodes 32 are portions that are electrically connected to an external circuit (first wiring layer 5 in the first embodiment).
  • the plurality of pad electrodes 32 are arranged on the third main surface 31a of the component body 31. Furthermore, the plurality of pad electrodes 32 are electrically connected to the functional circuit.
  • a plurality of chip-type electronic components 3 are provided.
  • the plurality of chip-type electronic components 3 are arranged so as to be lined up on a virtual plane.
  • the pad electrodes 32 of each of the plurality of chip-type electronic components 3 are oriented toward the same side (in the example of FIG. 1, the later-described first main surface 2a side of the resin layer 2).
  • the resin layer 2 is a member for providing the chip type electronic component 3 therein.
  • the resin layer 2 has, for example, a rectangular flat plate shape in plan view.
  • the resin layer 2 is made of, for example, a heat-resistant material.
  • the material of the resin layer 2 is, for example, epoxy resin, but is not limited to epoxy resin.
  • the resin layer 2 may contain an inorganic filler.
  • the resin layer 2 has two main surfaces (a first main surface 2a and a second main surface 2b) facing each other.
  • a chip-type electronic component 3 is provided inside the resin layer 2.
  • the resin layer 2 exposes the contact surface 32s of the pad electrode 32 from the first main surface 2a, and exposes the contact surface 32s of the pad electrode 32 other than the contact surface 32s (the third main surface 31a, 4th main surface 31b, outer circumferential surface 31c, etc.).
  • the contact surface 32s and the first main surface 2a are flush with each other.
  • connection electrodes 4 are conductive members for electrically connecting the first wiring layer 5 and the second wiring layer 6.
  • the connection electrode 4 has a cylindrical shape, for example, and is provided in the resin layer 2 so as to penetrate the resin layer 2 in the thickness direction D1. Both end faces of the connection electrode 4 in the thickness direction D1 are exposed from the first main surface 2a and the second main surface 2b of the resin layer 2.
  • the connection electrode 4 is arranged on the chip-type electronic component 3B on the opposite side to the chip-type electronic component 3A side.
  • the connection electrode 4 can be placed anywhere within the resin layer 2.
  • the connection electrode 4 may be placed between the chip-type electronic components 3A and 3B.
  • the first wiring layer 5 is a wiring layer in which wiring and circuits connected to the chip type electronic component 3 are formed.
  • the first wiring layer 5 is provided on the first main surface 2a of the resin layer 2.
  • the first wiring layer 5 includes a first inorganic thin film insulating layer 51 and a first thin film conductive layer 52 .
  • a plurality of first inorganic thin film insulating layers 51 are provided on the first main surface 2a of the resin layer 2.
  • the first inorganic thin film insulating layer 51 is not limited to a plurality of layers, and may be one layer.
  • the first inorganic thin film insulating layer 51 is made of an inorganic material.
  • Inorganic materials include, for example, oxide films (e.g. silicon oxide (SiO 2 ) and alumina (Al 2 O 3 )), nitride films (e.g. silicon nitride (SiN x )), oxynitride films (e.g. aluminum oxynitride film (AlON)), etc. and silicon oxynitride film (SiON)), and silicon carbide (SiC).
  • the first thin film conductive layer 52 is provided on the first inorganic thin film insulating layer 51. More specifically, the first thin film conductive layer 52 is provided between the plurality of first inorganic thin film insulating layers 51. Note that the first thin film conductive layer 52 may be provided on the outer surface of the first inorganic thin film insulating layer 51, which is the outermost layer among the plurality of first inorganic thin film insulating layers 51.
  • the first thin film conductive layer 52 forms wiring and circuits connected to the chip type electronic component 3 provided inside the resin layer 2 .
  • the above circuit is formed using, for example, passive elements (eg, capacitors, inductors, and resistors). Although the above circuit is assumed to be formed using only passive elements, it may also include active elements. The above circuit is not an essential configuration and is formed as necessary.
  • the first thin film conductive layer 52 is made of a metal such as copper (Cu), silver (Ag), or gold (Au), for example.
  • the first thin film conductive layer 52 has a plurality of conductor layers 52a and a plurality of via electrodes 52b. Note that there may be one conductor layer 52a and one via electrode 52b.
  • the plurality of conductor layers 52a are provided between the plurality of first inorganic thin film insulation layers 51.
  • the plurality of via electrodes 52b are provided so as to penetrate at least one conductor layer 52a in the thickness direction thereof, and electrically connect two of the plurality of conductor layers 52a. Further, the via electrode 52b electrically connects the conductor layer 52a and another conductor (the pad electrode 32 of the chip-type electronic component 3, the external terminal electrode 7, or the connection electrode 4).
  • the first thin film conductive layer 52 includes, for example, a connection electrode layer 521 that electrically connects the pad electrodes 32a and 32b of the two chip-type electronic components 3A and 3B, and a connection electrode layer 521 that electrically connects the pad electrodes 32a and 32b of the two chip-type electronic components 3A and 3B, and the external terminal electrode 7 of the chip-type electronic components 3A and 3B. and a connection electrode layer 523 that electrically connects the chip type electronic components 3A, 3B and the connection electrode 4. Connection electrode layers 521 to 523 are formed as necessary.
  • the second wiring layer 6 is a wiring layer that forms a circuit connected to the chip type electronic component 3 via the connection electrode 4 and the first wiring layer 5.
  • the second wiring layer 6 is provided on the second main surface 2b of the resin layer 2.
  • the second wiring layer 6 includes a second inorganic thin film insulating layer 61 and a second thin film conductive layer 62.
  • a plurality of second inorganic thin film insulating layers 61 are provided on the second main surface 2b of the resin layer 2.
  • the second inorganic thin film insulating layer 61 is not limited to a plurality of layers, and may be one layer.
  • the second inorganic thin film insulating layer 61 is made of an inorganic material.
  • Inorganic materials include, for example, oxide films (e.g. silicon oxide (SiO 2 ) and alumina (Al 2 O 3 )), nitride films (e.g. silicon nitride (SiN x )), oxynitride films (e.g. aluminum oxynitride film (AlON)), etc.
  • the second inorganic thin film insulating layer 61 may be formed of the same inorganic material as the first inorganic thin film insulating layer 51, or may be formed of a different inorganic material. Further, at least one of the first inorganic thin film insulating layer 51 and the second inorganic thin film insulating layer 61 may be an oxide film, a nitride film, or an oxynitride film.
  • the second thin film conductive layer 62 is provided on the plurality of second inorganic thin film insulating layers 61. More specifically, the second thin film conductive layer 62 is provided between the plurality of second inorganic thin film insulating layers 61. Note that the second thin film conductive layer 62 may be formed on the outer surface of the second inorganic thin film insulating layer 61, which is the outermost layer among the plurality of second inorganic thin film insulating layers 61.
  • the second thin film conductive layer 62 forms a circuit electrically connected to the chip type electronic component 3 via the first wiring layer 5 and the connection electrode 4 .
  • the above circuit is formed using, for example, passive elements (eg, capacitors, inductors, and resistors). Although the above circuit is assumed to be formed using only passive elements, it may also include active elements.
  • the second thin film conductive layer 62 is made of a metal such as copper (Cu), silver (Ag), or gold (Au), for example.
  • the second thin film conductive layer 62 has a plurality of conductor layers 62a and a plurality of via electrodes 62b. Note that there may be one conductor layer 62a and one via electrode 62b.
  • the plurality of conductor layers 62a are provided between the plurality of second inorganic thin film insulation layers 61.
  • the plurality of via electrodes 62b are provided so as to penetrate at least one conductor layer 62a in the thickness direction thereof, and electrically connect two of the plurality of conductor layers 62a. Further, the via electrode 62b electrically connects the conductor layer 62a and the connection electrode 4.
  • the second inorganic thin film insulating layer 61 overlaps with at least one chip-type electronic component 3 in a plan view from the thickness direction D1 of the resin layer 2.
  • the second thin film conductive layer 62 overlaps the chip-type electronic component 3B when viewed in plan from the thickness direction D1 of the resin layer 2.
  • a overlaps with B means that at least a portion of A overlaps at least a portion of B.
  • the plurality of external terminal electrodes 7 are parts that are electrically connected to an external mounting board (not shown).
  • the external terminal electrode 7 is arranged on the outer main surface 5a of the first wiring layer 5 (that is, the main surface on the opposite side to the resin layer 2).
  • the plurality of external terminal electrodes 7 include an external terminal electrode 7 electrically connected to the first thin film conductive layer 52 .
  • the plurality of external terminal electrodes 7 include an external terminal electrode 7 electrically connected to the second thin film conductive layer 62 via the first thin film conductive layer 52 and the connection electrode 4 .
  • the plurality of external terminal electrodes 7 include external terminal electrodes 7 arranged so as to overlap with the chip-type electronic component 3 when viewed in plan from the thickness direction D1 of the resin layer 2 .
  • the chip-type electronic component 3 and the connection electrode 4 are placed inside the resin layer 2 in a predetermined arrangement. establish. At this time, on the first main surface 2a of the resin layer 2, the contact surface 32s of each pad electrode 32 of the chip type electronic component 3 and one end surface of the connection electrode 4 are exposed. Further, on the second main surface 2b of the resin layer 2, the other end surface of the connection electrode 4 is exposed. Note that the contact surface 32s of the pad electrode 32 and the one end surface and the other end surface of the connection electrode 4 are not limited to being exposed during resin molding.
  • connection electrode 4 is not limited to being provided inside the resin layer 2 together with the chip type electronic component 3 during resin molding.
  • the connection electrode 4 may be provided inside the resin layer 2 by making a through hole in the resin layer 2 after resin molding the chip type electronic component 3 and filling the through hole with the material of the connection electrode 4. .
  • a first wiring layer 5 i.e., a first inorganic thin film insulating layer 51 and a first thin film conductive layer 52
  • a vacuum film forming method e.g., a vacuum evaporation method or a sputtering method.
  • an insulating film is formed on the first main surface 2a of the resin layer 2 using a material for the first inorganic thin film insulating layer 51 (inorganic material) by a vacuum film forming method. Then, mask processing is performed on the formed insulating film other than unnecessary portions (for example, the portion where the through hole for the via electrode 52b is provided), and the unnecessary portions are etched away. In this way, the first inorganic thin film insulating layer 51 having the above-mentioned through holes is formed from the insulating film. Then, a via electrode 52b is formed in the through hole of the first inorganic thin film insulating layer 51 of the first layer by a vacuum film forming method using the material for the first thin film conductive layer 52.
  • a conductor layer 52a is patterned on the outer main surface of the first inorganic thin film insulating layer 51 using a material for the first thin film conductive layer 52 by a vacuum film forming method.
  • the first inorganic thin film insulating layer 51 and the first thin film conductive layer 52 are alternately formed.
  • no conductor layer 52a is formed, but only a via electrode 52b connected to the external terminal electrode 7 is formed.
  • the first inorganic thin film insulating layer 51 is formed on the first main surface 2a of the resin layer 2, and the first thin film conductive layer 52 is formed on the first inorganic thin film insulating layer 51. Then, a plurality of external terminal electrodes 7 are formed on the outer main surface 5a of the first wiring layer 5 by a vacuum film forming method.
  • the second wiring layer 6 i.e., the second inorganic thin film insulating layer 61 and the second thin film conductive layer 62
  • the second wiring layer 6 is formed on the second main surface 2b of the resin layer 2 by a manufacturing method similar to that of the first wiring layer 5. Formed using a vacuum film forming method.
  • the conductor layer 62a and the via electrode 62b are not formed on the second inorganic thin film insulating layer 61, which is the outermost layer among the plurality of second inorganic thin film insulating layers 61.
  • an electrode 62b may also be formed. In this way, the resin molded part 1 is manufactured.
  • the first inorganic thin film insulating layer 51 is formed of an inorganic material, it is easy to form the first inorganic thin film insulating layer 51 into a thin film using a vacuum deposition method.
  • the first inorganic thin film insulating layer 51 By forming the first inorganic thin film insulating layer 51 by a vacuum film forming method, the first thin film conductive layer 52 can also be easily formed by a vacuum film forming method.
  • the entire first wiring layer 5 ie, the first inorganic thin film insulating layer 51 and the first thin film conductive layer 52
  • the entire second wiring layer 6 can also be easily formed into a thin film shape.
  • the vacuum film forming method used in this manufacturing method can be the same method used in the thin film forming process of the semiconductor manufacturing process. Therefore, by using the same vacuum film forming method as that used in the thin film forming process of the semiconductor manufacturing process, it is possible to form the first wiring layer 5 and the second wiring layer 6 with highly integrated fine wiring. It becomes possible.
  • the resin molded component 1 (4-1) Circuit configuration of resin molded component
  • the resin molded component 1 according to the first embodiment has a power amplifier 12 and an output matching circuit 13 configured by the circuit shown in FIG. An example of how to prepare for this is given below.
  • the resin molded component 1 of this specific example includes an input terminal 10, an output terminal 11, a power amplifier 12, and an output matching circuit 13, as shown in FIG.
  • the input terminal 10 is a terminal into which a signal (for example, a transmission signal) to be amplified by the power amplifier 12 is input.
  • the output terminal 11 is a terminal that outputs the output signal of the output matching circuit 13.
  • the power amplifier 12 amplifies the signal input to the input terminal 10 and outputs the amplified signal to the output matching circuit 13.
  • the power amplifier 12 includes a driver stage 121, an interstage matching circuit 122 (matching circuit), and a final stage 123.
  • the driver stage 121 is a circuit block that amplifies the signal input to the input terminal 10.
  • the driver stage 121 includes a matching circuit 121a and a first amplifier 121b.
  • the matching circuit 121a is connected between the input terminal 10 and the first amplifier 121b, and performs impedance matching between the circuit (not shown) connected to the input terminal 10 and the first amplifier 121b.
  • the first amplifier 121b has an input section and an output section. The input section of the first amplifier 121b is connected to the input terminal 10 via the matching circuit 121a, and the output section of the first amplifier 121b is connected to the interstage matching circuit 122 (more specifically, a branch point N1 described later). It is connected.
  • the signal input to the input terminal 10 is impedance matched by the matching circuit 121a, the impedance matched signal is amplified by the first amplifier 121b, and outputted to the branch point N1 of the interstage matching circuit 122.
  • the interstage matching circuit 122 is connected between the driver stage 121 and the final stage 123, and performs impedance matching between the driver stage 121 and the final stage 123.
  • the interstage matching circuit 122 includes capacitors C1 and C2 and a transformer T1.
  • the transformer T1 includes a primary coil L1 and a secondary coil L2. One end (first end) of the primary coil L1 is connected to the ground, and the other end (second end) of the primary coil L1 is connected to the ground via the capacitor C1.
  • the output part of the first amplifier 121b is connected to the branch point N1 between the capacitor C1 and the primary coil L1.
  • Both ends of the secondary coil L2 are connected to input sections of two second amplifiers 123a and 123b of the final stage 123, which will be described later.
  • the inter-stage matching circuit 122 impedance-matches the output signal from the output section of the first amplifier 121b using the primary coil L1, the secondary coil L2, and the capacitors C1, C2, and outputs the output signal from the output section of the first amplifier 121b to the two second amplifiers 123a described later in the final stage 123. , 123b.
  • the final stage 123 is a circuit block that amplifies the output signal of the interstage matching circuit 122. That is, in this power amplifier 12, a transmission signal is amplified in two stages, a driver stage 121 and a final stage 123.
  • the final stage 123 includes two second amplifiers 123a, 123b and a capacitor C3.
  • the second amplifiers 123a, 123b have an input section and an output section.
  • the input part of the second amplifier 123a is connected to one end (first end) of the secondary coil L2 of the interstage matching circuit 122, and the input part of the second amplifier 123b is connected to the other end (first end) of the secondary coil L2. 1 end).
  • the output part of the second amplifier 123a is connected to one end (first end) of a primary coil L3, which will be described later, of the output matching circuit 13, and the output part of the second amplifier 123b is connected to one end (first end) of a primary coil L3, which will be described later, of the output matching circuit 13. It is connected to the other end (second end) of the next coil L3. That is, the output matching circuit 13 is connected to the output portions of the second amplifiers 123a and 123b.
  • Capacitor C3 is connected between the outputs of the two second amplifiers 123a, 123b.
  • the final stage 123 individually amplifies the output signals from both ends of the secondary coil L2 of the interstage matching circuit 122 with two second amplifiers 123a and 123b, and amplifies the output signals from both ends of the primary coil L3 of the output matching circuit 13, which will be described later. Output to.
  • the first amplifier 121b of the driver stage 121 is an amplifier on the signal input side (that is, on the input terminal 10 side) among the plurality of amplifiers 121b, 123a, and 123b that constitute the power amplifier 12.
  • the second amplifiers 123a and 123b of the final stage 123 are amplifiers on the signal output side (that is, on the output terminal 11 side) among the plurality of amplifiers 121b, 123a, and 123b that constitute the power amplifier 12.
  • the output matching circuit 13 is connected between the power amplifier 12 and the output terminal 11, and performs impedance matching between the power amplifier 12 and a circuit (not shown) connected to the output terminal 11.
  • the output matching circuit 13 includes a transformer T2 and a capacitor C4.
  • the transformer T2 includes a primary coil L3 and a secondary coil L4. Both ends of the primary coil L3 are connected to output parts of two second amplifiers 123a of the final stage 123.
  • One end (first end) of the secondary coil L4 is connected to the ground, and the other end (second end) of the secondary coil L4 is connected to the ground via the capacitor C3.
  • Output terminal 11 is connected to branch point N2 between capacitor C3 and secondary coil L4.
  • the output matching circuit 13 combines the output signals from the output parts of the two second amplifiers 123a of the interstage matching circuit 122 into one signal using a transformer T2, and combines the output signals from the output parts of the two second amplifiers 123a of the interstage matching circuit 122 into one signal, and also combines the output signals from the output parts of the two second amplifiers 123a of the interstage matching circuit 122 into one signal, and The impedance is matched and outputted from the output terminal 11.
  • the input section 121p of the driver stage 121 is arranged between the input terminal 10 and the input section of the matching circuit 121a.
  • the two output parts 122q of the inter-stage matching circuit 122 are arranged, for example, near the final stage 123 side of the connection point where one end of the secondary coil L2 and the capacitor C2 are connected to each other, and the connection point where the other ends are connected to each other. It is arranged near the final stage 123 side.
  • the two input sections 123p of the final stage 123 are arranged near the input sections of the two second amplifiers 123a and 123b, for example.
  • the two output sections 123q of the final stage 123 are, for example, near the output matching circuit 13 side of the connection point between the output section of the second amplifier 123a and one end (first end) of the capacitor C3, and the output section of the second amplifier 123b. It is arranged near the output matching circuit 13 side of the connection point between the capacitor C3 and the other end (second end) of the capacitor C3.
  • the input section 13p of the output matching circuit 13 is arranged near both ends of the primary coil L3.
  • the output section 13q of the output matching circuit 13 is arranged between the branch point N2 and the output terminal 11.
  • the driver stage 121 and the interstage matching circuit 122 are included in one IC chip (first IC chip 14A). Further, the final stage 123 is included in another IC chip (second IC chip 14B).
  • the chip type electronic component 3A of the resin molded component 1 is a first IC chip 14A including a driver stage 121 and an interstage matching circuit 122. That is, the interstage matching circuit 122 is included in the first IC chip 14A together with the driver stage 121.
  • the pad electrode 32c of the chip type electronic component 3A is the input section 121p of the driver stage 121.
  • the pad electrode 32c is connected to the external terminal electrode 7a, which is the input terminal 10, via the connection electrode layer 522a of the first thin film conductive layer 52.
  • the pad electrode 32d of the chip-type electronic component 3A is one of the two output parts 122q of the interstage matching circuit 122.
  • the pad electrode 32d is connected to the pad electrode 32e of the chip type electronic component 3B (that is, one of the two input sections 123p of the final stage 123) via the connection electrode layer 521 of the first thin film conductive layer 52. .
  • the pad electrode 32 which is the other of the two output parts 122q, is not shown.
  • the chip type electronic component 3B of the resin molded component 1 is the second IC chip 14B including the final stage 123.
  • the pad electrode 32e of the chip type electronic component 3B is the input section 123p of the final stage 123.
  • the pad electrode 32e is electrically connected to the pad electrode 32d of the chip-type electronic component 3A (that is, the output section 122q of the interstage matching circuit 122) via the connection electrode layer 521 of the first thin film conductive layer 52.
  • the pad electrode 32f of the chip type electronic component 3B is the output section 123q of the final stage 123.
  • the pad electrode 32 f is electrically connected to the second thin film conductive layer 62 via the connection electrode layer 523 of the first thin film conductive layer 52 and the connection electrode 4 .
  • the output matching circuit 13 in FIG. 2 is formed by at least one of the first thin film conductive layer 52 and the second thin film conductive layer 62 (the second thin film conductive layer 62 in the example of FIG. 3) of the resin molded component 1.
  • the via electrode 62b of the second thin film conductive layer 62 is one of the two input parts 13p of the output matching circuit 13.
  • the via electrode 62b is electrically connected to the pad electrode 32f of the chip type electronic component 3B (that is, the output part 123q of the final stage 123) via the connection electrode 4 and the connection electrode layer 523a of the first thin film conductive layer 52.
  • the external terminal electrode 7b is an output terminal 11, and is connected to a predetermined location of the second thin film conductive layer 62 ( That is, it is electrically connected to the output section 13q) of the output matching circuit 13.
  • the output matching circuit 13 overlaps the chip-type electronic component 3B (that is, the second IC chip 14B) in a plan view from the thickness direction D1 of the resin layer 2.
  • a overlaps with B means that at least a portion of A overlaps at least a portion of B.
  • the input terminal 10 and the output terminal 11 are configured by predetermined two of the plurality of external terminal electrodes 7.
  • the interstage matching circuit 122 is included in the first IC chip 14A together with the driver stage 121. Therefore, it is possible to suppress the presence of a junction between the driver stage 121 and the interstage matching circuit 122 that would cause an impedance shift. This facilitates impedance matching in the interstage matching circuit 122.
  • the output matching circuit 13 is included in at least one of the first thin film conductive layer 52 and the second thin film conductive layer 62 (for example, the second thin film conductive layer 62). For this reason, the height of the resin molded component 1 is likely to be reduced in a configuration including the output matching circuit 13. Furthermore, since the output matching circuit 13 is not included in the second IC chip 14B, the second IC chip 14B can be made smaller. Moreover, the output matching circuit 13 overlaps with the second IC chip 14B, as described above. Therefore, electromagnetic interference between the output matching circuit 13 and other components in the resin molded component 1 (for example, the driver stage 121 and the interstage matching circuit 122) can be reduced.
  • the substrate of the first IC chip 14A including the driver stage 121 is made of silicon (Si), for example.
  • the substrate is made of gallium arsenide (GaAs), for example.
  • GaAs gallium arsenide substrates have high performance but are expensive.
  • silicon substrates are cheaper but have lower performance than gallium arsenide substrates.
  • the resin molded component 1 of this specific example the substrate of the first IC chip 14A including the driver stage 121 is made of silicon, and the substrate of the second IC chip 14B including the final stage 123 is made of gallium arsenide. Therefore, the resin molded component 1 can be constructed while achieving both cost and performance.
  • the first wiring layer 5 i.e., the first inorganic thin film insulating layer 51 and the first thin film conductive layer 52
  • the second wiring layer 6 i.e., the second inorganic thin film insulating layer 61 and the second thin film conductive layer 62
  • the first wiring layer 5 and the first wiring layer 5 and the second wiring layer 6 are provided.
  • the circuit included in the second thin film conductive layer 62 of the second wiring layer 6 is included in the first thin film conductive layer 52 of the first wiring layer 5 instead of the second thin film conductive layer 62.
  • Embodiment 1 (Other embodiments) Other embodiments will be described below. In the following description, parts that are different from Embodiment 1 will be mainly explained, and the same components as Embodiment 1 will be given the same reference numerals as Embodiment 1, and explanations thereof may be omitted.
  • the driver stage 121 and the interstage matching circuit 122 are included together in the first IC chip 14A.
  • the driver stage 121 is included in the first IC chip 14C.
  • the interstage matching circuit 122 is included in at least one of the first thin film conductive layer 52 and the second thin film conductive layer 62 (the first thin film conductive layer 52 in the examples of FIGS. 4 and 5).
  • the resin molded component 1 according to the second embodiment includes a power amplifier 12 and an output matching circuit 13 configured by the circuit shown in FIG.
  • the circuit of FIG. 4 is the same as the circuit of FIG.
  • the output 121q of the driver stage 121 is arranged near the output of the first amplifier 121b. This is the input section 122p of the interstage matching circuit 122, and is arranged near the branch point N1.
  • reference numeral 121p shown in FIG. 4 is an input section of the driver stage 121.
  • Reference numeral 122q shown in FIG. 4 is an output section of the interstage matching circuit 122.
  • Reference numeral 123p shown in FIG. 4 is an input section of the driver stage 121.
  • Reference numeral 123q shown in FIG. 4 is an output section of the final stage 123.
  • Reference numeral 13p shown in FIG. 4 is an input section of the output matching circuit 13.
  • Reference numeral 13q shown in FIG. 4 is an output section of the output matching circuit 13.
  • the chip type electronic component 3A is a first IC chip 14C including a driver stage 121.
  • the pad electrode 32c of the chip type electronic component 3A is the input section 121p of the driver stage 121.
  • the pad electrode 32c is connected to the external terminal electrode 7a, which is the input terminal 10, via the connection electrode layer 522a of the first thin film conductive layer 52.
  • the pad electrode 32d of the chip type electronic component 3A is the output section 121q of the driver stage 121.
  • the pad electrode 32d is connected to the pad electrode 32e (that is, one of the two input sections 123p of the final stage 123) of the chip type electronic component 3B via the connection electrode layer 521 of the first thin film conductive layer 52.
  • the chip type electronic component 3B of the second embodiment is the second IC chip 14B including the final stage 123.
  • This second IC chip 14B is the same as the second IC chip 14B of the specific example of Embodiment 1, so detailed explanation will be omitted.
  • the interstage matching circuit 122 of the second embodiment is included in the first thin film conductive layer 52, for example. More specifically, the interstage matching circuit 122 is formed by a connection electrode layer 521 of the first thin film conductive layer 52 that connects the pad electrode 32d of the chip type electronic component 3A and the pad electrode 32e of the chip type electronic component 3B. has been done.
  • the via electrode 52c of the connection electrode layer 521 is the input part 122p of the interstage matching circuit 122, and is connected to the pad electrode 32d of the chip type electronic component 3A (ie, the output part 121q of the driver stage 121).
  • the via electrode 52d of the connection electrode layer 521 is the output part 122q of the interstage matching circuit 122, and is connected to the pad electrode 32e of the chip type electronic component 3B (ie, the input part 123p of the final stage 123).
  • the output matching circuit 13 of the second embodiment is included in the second thin film conductive layer 62, similar to the specific example of the first embodiment. Therefore, a detailed explanation of the output matching circuit 13 will be omitted.
  • the interstage matching circuit 122 is included in the first thin film conductive layer 52, so the first IC chip 14C does not include the interstage matching circuit 122. As a result, the size of the first IC chip 14C can be reduced by not including the interstage matching circuit 122.
  • the resin molded component 1 includes an input terminal 15A, an output terminal 15B, an input/output terminal 15C, a duplexer 16, and a matching circuit 17 connected to the duplexer 16. .
  • a transmission signal is input to the input terminal 15A.
  • the output terminal 15B outputs an output signal (reception signal) of a reception filter 19 (described later) of the duplexer 16.
  • the input/output terminal 15C outputs an output signal (transmission signal) of a transmission filter 18 (described later) of the duplexer 16, and receives a reception signal processed by a reception filter 19 (described later) of the duplexer 16.
  • the duplexer 16 includes a transmission filter 18 (transmission component) and a reception filter 19 (reception component).
  • Transmission filter 18 has an input section 18a and an output section 18b. An input section 18a of the transmission filter 18 is connected to an input terminal 15A.
  • the output section 18b of the transmission filter 18 is connected to the input/output terminal 15C.
  • the transmission filter 18 passes the transmission signal of the first frequency band from among the transmission signals inputted to the input section 18a from the input terminal 15A, and outputs it from the output section 18b to the input/output terminal 15C.
  • the reception filter 19 has an input section 19a and an output section 19b. An input section 19a of the reception filter 19 is connected to an input/output terminal 15C.
  • the output section 19b of the reception filter 19 is connected to the output terminal 15B.
  • the reception filter 19 passes the reception signal of the second frequency band from among the reception signals inputted to the input section 19a from the input/output terminal 15C, and outputs it from the output section 19b to the output terminal 15B.
  • the matching circuit 17 is connected between the input/output terminal 15C and the ground, and performs impedance matching between the duplexer 16 and a circuit (not shown) connected to the input/output terminal 15C.
  • the chip type electronic component 3A of the resin molded component 1 is the transmission filter 18.
  • the pad electrode 32c of the chip type electronic component 3A is the input section 18a of the transmission filter 18.
  • the pad electrode 32c is electrically connected to the external terminal electrode 7a, which is the input terminal 15A, via the connection electrode layer 522a of the first thin film conductive layer 52.
  • the pad electrode 32d of the chip type electronic component 3A is the output section 18b of the transmission filter 18.
  • the pad electrode 32d is electrically connected to the pad electrode 32e of the chip type electronic component 3B and the external terminal electrode 7c, which is the input/output terminal 15C, via the connection electrode layer 521 of the first thin film conductive layer 52. .
  • the chip type electronic component 3B of the resin molded component 1 is a reception filter 19.
  • the pad electrode 32e of the chip type electronic component 3B is the input section 19a of the reception filter 19.
  • the pad electrode 32e is electrically connected to the pad electrode 32d (ie, the output section 18b of the transmission filter 18) of the chip type electronic component 3A via the connection electrode layer 521 of the first thin film conductive layer 52.
  • the pad electrode 32f of the chip type electronic component 3B is the output section 19b of the reception filter 19.
  • the pad electrode 32f is electrically connected to the external terminal electrode 7b, which is the output terminal 15B, via the connection electrode layer 522b of the first thin film conductive layer 52.
  • the matching circuit 17 is included in at least one of the first thin film conductive layer 52 and the second thin film conductive layer 62 (second thin film conductive layer 62 in the example of FIG. 7).
  • the via electrode 62u of the second thin film conductive layer 62 corresponds to one end (first end) 17a of the matching circuit 17.
  • the via electrode 62u is electrically connected to the external terminal electrode 7c via the connection electrode 4 and the connection electrode layer 521 of the first thin film conductive layer 52.
  • a portion of the second thin film conductive layer 62 corresponding to the other end (second end) 17b of the matching circuit 17 is connected via a connection electrode (not shown) in the resin layer 2 and a connection electrode (not shown) of the first thin film conductive layer 52. It is electrically connected to an external terminal electrode 7d which is a ground terminal.
  • the duplexer 16 and the matching circuit 17 can be integrated into one component (resin molded component 1), and the height of the resin molded component 1 can be easily reduced.
  • the transmission filter 18 is an example of a transmission component through which a transmission signal passes (more specifically, a transmission component that processes a transmission signal).
  • the reception filter 19 is an example of a reception component through which a reception signal passes (more specifically, a reception component that processes the reception signal). That is, the resin molded component 1 according to the third embodiment is an example of a case where the plurality of chip-type electronic components 3 include a transmitting component and a receiving component.
  • the resin molded component 1 includes a power amplifier 211 (transmission component), an output matching circuit 212 (first circuit) connected to the power amplifier 211, and a low noise amplifier 213 (reception component). , and a matching circuit 214 (second circuit) connected to the low noise amplifier 213.
  • the configuration of the high frequency module 200 shown in FIG. 8 will be briefly described.
  • the high frequency module 200 performs signal processing (filter processing and amplification processing) on the received signal received by the antenna 220 and outputs it to the signal processing circuit 230. Furthermore, the high frequency module 200 processes the transmission signal input from the signal processing circuit 230 (filtering process and amplification process) and transmits it from the antenna 220.
  • the high frequency module 200 includes an antenna terminal 201, a signal input terminal 202, a signal output terminal 203, a first switch 204, a second switch 205, a third switch 206, duplexers 207 and 208, a matching circuit 209, 210, a power amplifier 211, an output matching circuit 212, a low noise amplifier 213, and a matching circuit 214.
  • the antenna terminal 201 is connected to an antenna 220.
  • the signal input terminal 202 and the signal output terminal 203 are connected to a signal output section and a signal input section of a signal processing circuit 230, respectively.
  • the signal processing circuit 230 inputs the transmission signal to the signal input terminal 202 of the high frequency module 200 and processes the received signal output from the signal output terminal 203 of the high frequency module 200.
  • the signal processing circuit 230 includes an RF signal processing circuit 231 and a baseband signal processing circuit 232.
  • the RF signal processing circuit 231 performs signal processing such as down-conversion on the received signal output from the signal output terminal 203 of the high frequency module 200 and outputs it to the baseband signal processing circuit 22 . Further, the RF signal processing circuit 231 performs signal processing such as up-conversion on the transmission signal output from the baseband signal processing circuit 232 and outputs it to the signal input terminal 202 of the high frequency module 200.
  • the baseband signal processing circuit 232 outputs the received signal output from the RF signal processing circuit 21 to the outside. Further, the baseband signal processing circuit 232 generates a transmission signal from a baseband signal (for example, an audio signal and an image signal) input from the outside, and outputs the generated transmission signal to the RF signal processing circuit 231.
  • a baseband signal for example, an audio signal and an image signal
  • the first switch 204 has a common terminal 204a and two selection terminals 204b and 204c.
  • the common terminal 204a is selectively connected to two selection terminals 204b and 204c.
  • Common terminal 204a is connected to antenna terminal 201.
  • the selection terminal 204b is commonly connected via a matching circuit 209 to an output portion of a transmission filter 207T (described later) and an input portion of a reception filter 207R (described later) of the duplexer 207.
  • the selection terminal 204c is commonly connected via a matching circuit 210 to an output portion of a transmission filter 208T (described later) and an input portion of a reception filter 208R (described later) of the duplexer 208.
  • the second switch 205 has a common terminal 205a and two selection terminals 205b and 205c.
  • the common terminal 205a is selectively connected to two selection terminals 205b and 205c.
  • the common terminal 205a is connected to the signal input terminal 202 via an output matching circuit 212 and a power amplifier 211.
  • the selection terminal 205b is connected to the input part of a transmission filter 208T, which will be described later, of the duplexer 208.
  • the selection terminal 205c is connected to an input part of a transmission filter 208T of the duplexer 208, which will be described later.
  • the third switch 206 has a common terminal 206a and two selection terminals 206b and 206c.
  • the common terminal 206a is selectively connected to two selection terminals 206b and 206c.
  • the common terminal 206a is connected to the signal output terminal 203 via a matching circuit 214 and a low noise amplifier 213.
  • the selection terminal 206b is connected to the output part of a reception filter 207R, which will be described later, of the duplexer 207.
  • the selection terminal 206c is connected to the output part of a reception filter 208R of the duplexer 208, which will be described later.
  • the duplexer 207 has a transmission filter 207T and a reception filter 207R.
  • the transmission filter 207T passes the transmission signal in the first frequency band among the transmission signals output from the selection terminal 205b of the second switch 205, and transmits the passed transmission signal to the first switch 204 via the matching circuit 209. It is output to the selection terminal 204b.
  • the reception filter 207R receives the reception signal output from the selection terminal 204b of the first switch 204 via the matching circuit 209, passes the reception signal in the second frequency band among the received reception signals, and passes the reception signal output from the selection terminal 204b of the first switch 204 to the third switch. 206 is output to the selection terminal 206b.
  • the duplexer 208 has a transmission filter 208T and a reception filter 208R.
  • the transmission filter 208T passes the transmission signal in the third frequency band among the transmission signals output from the selection terminal 205c of the second switch 205, and transmits the passed transmission signal to the first switch 204 via the matching circuit 210. It is output to the selection terminal 204c.
  • the reception filter 208R receives the reception signal output from the selection terminal 204c of the first switch 204 via the matching circuit 210, passes the reception signal in the fourth frequency band among the received reception signals, and passes the reception signal output from the selection terminal 204c of the first switch 204 to the third switch. 206 is output to the selection terminal 206c.
  • the power amplifier 211 amplifies the transmission signal from the signal input terminal 202 and outputs the amplified transmission signal to the common terminal 205a of the second switch 205 via the output matching circuit 212.
  • the low noise amplifier 213 receives the received signal from the common terminal 206a of the third switch 206 via the matching circuit 214, amplifies the received signal, and outputs it to the signal output terminal 203.
  • the matching circuit 209 is connected between the first switch 204 and the duplexer 207 and performs impedance matching between the first switch 204 and the duplexer 207.
  • the matching circuit 210 is connected between the first switch 204 and the duplexer 208 and performs impedance matching between the first switch 204 and the duplexer 208.
  • the output matching circuit 212 is connected between the second switch 205 and the power amplifier 211 and performs impedance matching between the second switch 205 and the power amplifier 211.
  • the matching circuit 214 is connected between the third switch 206 and the low noise amplifier 213 and performs impedance matching between the third switch 206 and the low noise amplifier 213.
  • the chip type electronic component 3A is a low noise amplifier 213.
  • the pad electrode 32c of the chip type electronic component 3A is the input section 213a of the low noise amplifier 213.
  • the pad electrode 32d of the chip type electronic component 3A is the output section 213b of the low noise amplifier 213.
  • the pad electrodes 32c and 32d are connected to the external terminal electrodes 7a and 7b by connection electrode layers 522a and 522b of the first thin film conductive layer 52, respectively.
  • the chip type electronic component 3B is a power amplifier 211.
  • the pad electrode 32e of the chip type electronic component 3B is the input section 211a of the power amplifier 211.
  • the pad electrode 32e is connected to the external terminal electrode 7c by a connection electrode layer 522c of the first thin film conductive layer 52.
  • the pad electrode 32f of the chip type electronic component 3B is the output section 211b of the power amplifier 211.
  • the pad electrode 32f is connected to the second thin film conductive layer 62 via the connection electrode layer 523 of the first thin film conductive layer 52 and the connection electrode 4.
  • the matching circuit 214 is included in at least one of the first thin film conductive layer 52 and the second thin film conductive layer 62 (first thin film conductive layer 52 in the example of FIG. 9). More specifically, the matching circuit 214 is included in the connection electrode layer 522a of the first thin film conductive layer 52.
  • the output matching circuit 212 is formed by the other of the first thin film conductive layer 52 and the second thin film conductive layer 62 (the second thin film conductive layer 62 in the example of FIG. 9).
  • connection electrode layer 522a overlaps the chip-type electronic component 3A (that is, the low-noise amplifier 213) in a plan view from the thickness direction D1 of the resin layer 2.
  • the via electrode 52d of the connection electrode layer 522a is the input section 214a of the matching circuit 214, and is connected to the external terminal electrode 7a.
  • the via electrode 52c of the connection electrode layer 522a is the output part 212b of the matching circuit 214, and is connected to the pad electrode 32c (input part 213a of the low-noise amplifier 213) of the chip-type electronic component 3A.
  • the second thin film conductive layer 62 overlaps the chip-type electronic component 3B (that is, the power amplifier 211) in a plan view from the thickness direction D1 of the resin layer 2.
  • the via electrode 62c of the second thin film conductive layer 62 is the input section 212a of the output matching circuit 212.
  • the via electrode 62c is connected to the pad electrode 32f (output section 211b of the power amplifier 211) via the connection electrode 4 and the connection electrode layer 523.
  • a via electrode (not shown) corresponding to the output part 212b of the output matching circuit 212 in the second thin film conductive layer 62 is a connection electrode (not shown) in the resin layer 2 and a connection electrode (not shown) of the first thin film conductive layer 52. It is connected to the external terminal electrode 7d via the layer.
  • the low noise amplifier 213 is an example of a receiving component through which a received signal passes.
  • the matching circuit 214 is an example of a circuit (second circuit) connected to the receiving component.
  • the power amplifier 211 is an example of a transmission component through which a transmission signal passes.
  • the output matching circuit 212 is an example of a circuit (first circuit) connected to the transmitting component. That is, the resin molded component 1 according to the fourth embodiment is an example of a case where the plurality of chip-type electronic components 3 include a transmitting component and a receiving component.
  • the power amplifier 211, the low noise amplifier 213, the output matching circuit 212, and the matching circuit 214 can be integrated into one component (resin molded component 1), and the height of the resin molded component 1 can be easily reduced. Furthermore, the output matching circuit 212 (that is, the circuit connected to the transmitting component) and the matching circuit 214 (that is, the circuit connected to the receiving component) can be arranged separately on the front and back sides of the resin layer 2 of the resin molded component 1. . As a result, electromagnetic isolation between output matching circuit 212 and matching circuit 214 can be ensured.
  • the resin molded component 1 according to the fifth embodiment is different from the resin molded component 1 according to the first embodiment in that the fourth main surfaces 31b of the two chip-type electronic components 3A and 3B are connected to the resin layer 2.
  • the structure is the same except that it is formed flush with the second main surface 2b of the second main surface 2b.
  • the second wiring layer 6 is formed to cover the second main surface 2b of the resin layer 2 and the fourth main surface 31b of the chip-type electronic component 3. More specifically, the second inorganic thin film insulating layer 61 is provided so as to cover the second main surface 2b of the resin layer 2 and the fourth main surface 31b of the two chip-type electronic components 3A and 3B. A second thin film conductive layer 62 is provided on the second inorganic thin film insulating layer 61 .
  • the fourth main surface 31b of the chip-type electronic components 3A, 3B is not covered with the resin layer 2, so the thickness of the resin layer 2 is reduced by the amount that the fourth main surface 31b is not covered with the resin layer 2.
  • the thickness in the horizontal direction D1 can be reduced. As a result, it is easy to further reduce the height of the resin molded component 1.
  • the fourth main surface 31b of the plurality of chip-type electronic components 3 provided inside the resin layer 2 are flush with the second main surface 2b of the resin layer 2. do.
  • the fourth main surface 31b of at least one of the plurality of chip-type electronic components 3 may be flush with the second main surface 2b of the resin layer 2.
  • the fourth main surface of the chip-type electronic component 3 has the highest height from the first main surface 2a of the resin layer 2 to the fourth main surface 31b of the chip-type electronic component 3.
  • the surface 31b may be flush with the second main surface 2b of the resin layer 2.
  • the fourth main surface 31b (that is, the main surface opposite to the pad electrode 32) of the chip-type electronic component 3 is arranged on the second main surface 2b side of the resin layer 2, the chip-type electronic component 3
  • the fourth main surface 31b of the electronic component 3 and the second main surface 2b of the resin layer 2 are flush with each other.
  • the fourth main surface 31b of the chip-type electronic component 3 is arranged on the first main surface 2a side of the resin layer 2
  • the surface 2a is made flush with the surface 2a.
  • the fourth main surface 31b of the chip-type electronic component 3 is made flush with the first main surface 2a or the second main surface 2b of the resin layer 2.
  • the external terminal electrode 7 is provided on the outer main surface of the first wiring layer 5. It is provided on the outer main surface of the second wiring layer 6.
  • the connection electrode layers 521 to 523 of the first thin film conductive layer 52 are formed by the second thin film conductive layer 62 instead of being formed by the first thin film conductive layer 52.
  • the high frequency module 300 may include the resin molded component 1 according to any one of Embodiments 2 to 5 instead of the resin molded component 1 according to the first embodiment.
  • the high frequency module 300 has the same circuit configuration as the high frequency module 200 described in Embodiment 4 (see FIG. 8).
  • the chip type electronic components power amplifier 211 and output matching circuit 212 within the range W2 of the above circuit configuration (see FIG. 8) are configured by the resin molded component 1.
  • the high frequency module 300 includes a mounting board 301, a plurality of external connection electrodes 302, a plurality of chip-type electronic components 303, a resin molded component 1, a first resin layer 304, and a second resin layer. 305 and a shield layer 306.
  • the plurality of external connection electrodes 302 include an antenna terminal 201, a signal input terminal 202, and a signal output terminal 203.
  • the resin molded component 1 includes, for example, chip-type electronic components within the range W2 (i.e., the power amplifier 211 and the output matching circuit 212) of the circuit configuration shown in FIG.
  • the plurality of chip-type electronic components 303 are chip-type electronic components other than the power amplifier 211 and the output matching circuit 212 in the circuit configuration of FIG.
  • the mounting board 301 is a board on which a plurality of chip-type electronic components 303 are mounted.
  • the mounting board 301 has two main surfaces (a fifth main surface 301a and a sixth main surface 301b) facing each other in the thickness direction D2 of the mounting board 301.
  • the resin molded component 1 On the fifth main surface 301a of the mounting board 301, for example, the resin molded component 1, matching circuits 209, 210, 214 and duplexers 207, 208 of the plurality of chip-type electronic components 303 are mounted.
  • the chip type electronic components 303 that is, matching circuits 209, 210, 214 and duplexers 207, 208 mounted on the fifth main surface 301a of the mounting board 301, only the matching circuit 209 and the duplexer 207 are Illustrated.
  • a plurality of external connection electrodes 302, a low noise amplifier 213, a first switch 204, a second switch 205, and a third switch 206 of the plurality of chip-type electronic components 303 are arranged on the sixth main surface 301b of the mounting board 301.
  • the chip type electronic components 303 i.e., the low noise amplifier 213, the first switch 204, the second switch 205, and the third switch 206 mounted on the sixth main surface 301b of the mounting board 301
  • the low noise amplifier Only the first switch 213 and the first switch 204 are shown.
  • the plurality of external connection electrodes 302 only the antenna terminal 201 and the signal input terminal 202 are illustrated.
  • the first resin layer 304 is provided on the fifth main surface 301a of the mounting board 301.
  • the first resin layer 304 covers the resin molded component 1 and the plurality of chip-type electronic components 303 mounted on the fifth main surface 301a of the mounting board 301.
  • the second resin layer 305 is provided on the sixth main surface 301b of the mounting board 301.
  • the second resin layer 305 covers the plurality of external connection electrodes 302 and the plurality of chip-type electronic components 303 mounted on the sixth main surface 301b of the mounting board 301. More specifically, the second resin layer 305 covers the entire outer surface of the chip-type electronic component 303. Further, in the external connection electrode 302, the second resin layer 305 exposes the tip surface and covers the area other than the tip surface (outer peripheral surface).
  • the shield layer 306 is made of metal, for example.
  • the shield layer 306 is provided on the outer surface (outer peripheral surface and outer main surface) of the first resin layer 304, the outer peripheral surface of the second resin layer 305, and the outer peripheral surface of the mounting board 301. More specifically, the shield layer 306 covers the entire outer surface of the first resin layer 304 , the entire outer peripheral surface of the mounting board 301 , and a part of the outer peripheral surface of the second resin layer 305 .
  • a high frequency module 300 having the advantages of the resin molded component 1 can be provided.
  • the resin molded component (1) includes a resin layer (2), at least one chip type electronic component (3A, 3B), a first inorganic thin film insulating layer (51), and a first thin film conductive layer.
  • a layer (52) The resin layer (2) has a first main surface (2a) and a second main surface (2b) facing each other. At least one chip-type electronic component (3A, 3B) is provided inside the resin layer (2).
  • the first inorganic thin film insulating layer (51) is provided on the first main surface (2a) of the resin layer (2).
  • the first thin film conductive layer (52) is provided on the first inorganic thin film insulating layer (51).
  • the first inorganic thin film insulating layer (51) is formed of an inorganic material, so compared to a configuration in which resin or ceramic is provided on the first main surface (2a) of the resin layer (2). , the first inorganic thin film insulating layer (51) can be made thinner. As a result, it is easy to reduce the height of the resin molded component (1).
  • the resin molded component (1) according to the second aspect further includes a second inorganic thin film insulating layer (61) and a second thin film conductive layer (62) in the first aspect.
  • the second inorganic thin film insulating layer (61) is provided on the second main surface (2b) of the resin layer (2).
  • the second thin film conductive layer (62) is provided on the second inorganic thin film insulating layer (61).
  • the second inorganic thin film insulating layer (61) is formed of an inorganic material, so compared to a configuration in which resin or ceramic is provided on the second main surface (2b) of the resin layer (2). , the second inorganic thin film insulation layer (61) can be made thinner.
  • the inorganic thin film insulating layers (the first inorganic thin film insulating layer (51) and the second inorganic thin film insulating layer In the configuration in which the layer (61)) and the thin film conductive layer (the first thin film conductive layer (52) and the thin film conductive layer (62)) are provided, it is easy to further reduce the height of the resin molded component (1).
  • At least one of the first inorganic thin film insulating layer (51) and the second inorganic thin film insulating layer (61) is an oxide film, a nitride film, or It is an oxynitride film.
  • At least one of the first inorganic thin film insulating layer (51) and the second inorganic thin film insulating layer (61) can be easily formed into a thin film shape.
  • the resin molded component (1) according to the fourth aspect includes a plurality of chip-type electronic components (3) in the second or third aspect.
  • the plurality of chip-type electronic components (3A, 3B) include a first IC chip (14A; 14C) and a second IC chip (14B).
  • the first IC chip (14A; 14C) includes a first amplifier (121b) that is a signal input side amplifier among the plurality of amplifiers that constitute the power amplifier (12).
  • the second IC chip (14B) includes second amplifiers (123a, 123b) that are signal output side amplifiers among the plurality of amplifiers that constitute the power amplifier (12).
  • the first amplifier (121b) and the second amplifier (123a, 123b) constituting the power amplifier (12) can be configured with one component (resin molded component (1)), and the resin molded component ( 1) It is easy to reduce the height.
  • At least one of the first thin film conductive layer (52) and the second thin film conductive layer (62) is connected to the second amplifier (123a, 123b). It includes an output matching circuit (13) connected to the output section of.
  • the output matching circuit (13) overlaps with the second IC chip (14B) in a plan view from the thickness direction (D1) of the resin layer (2).
  • the resin molded component (1) is included in the output matching circuit (13). In the configuration including 13), it is easy to reduce the height of the resin molded component (1). In addition, since the output matching circuit (13) overlaps with the second IC chip (14B), electromagnetic isolation between the output matching circuit (13) and other components in the resin molded component (1) is ensured. Can be secured.
  • the first IC chip (14A) has a matching circuit (122) connected to the output part of the first amplifier (121b). include.
  • the matching circuit (122) and the first amplifier (121b) are included in the same first IC chip (14A), impedance matching between the matching circuit (122) and the first amplifier (121b) is achieved. Easy to adjust.
  • At least one of the first thin film conductive layer (52) and the second thin film conductive layer (62) includes the matching circuit (122), that is, the first IC chip (14C) includes the matching circuit (122). Since it is not included, the first IC chip (14C) can be made smaller.
  • the resin molded component (1) according to the eighth aspect includes a plurality of chip-type electronic components (3) in the second or third aspect.
  • the plurality of chip-type electronic components (3A, 3B) include a transmission component (18; 211) through which a transmission signal passes, and a reception component (19; 213) through which a reception signal passes.
  • the transmitting part (18; 211) and the receiving part (19; 213) can be integrated into one part (resin molded part (1)), and the resin molded part (1) has a low profile. easy to change.
  • one of the first thin film conductive layer (52) and the second thin film conductive layer (62) is attached to the transmitting component (211). including a connected first circuit (212).
  • the other of the first thin film conductive layer (52) and the second thin film conductive layer (62) includes a second circuit (214) connected to the receiving component (213).
  • the transmitting component (211), the receiving component (213), the first circuit (212), and the second circuit (214) can be integrated into one component (resin molded component (1)), Moreover, it is easy to reduce the height of the resin molded component (1). Further, the first circuit (212) and the second circuit (214) can be arranged separately on the front and back sides of the resin layer (2) of the resin molded component (1). As a result, electromagnetic isolation between the first circuit (212) and the second circuit (214) can be ensured.
  • the transmission component (18) is a transmission filter (18).
  • the receiving component (19) is a receiving filter (19).
  • At least one of the first thin film conductive layer (52) and the second thin film conductive layer (62) is connected to a matching circuit (17) connected to both the output section of the transmission filter (18) and the input section of the reception filter (19). )including.
  • the duplexer (16) including the transmission filter (18) and the reception filter (19) and the matching circuit (17) connected to the duplexer (16) are combined into one component (resin molded component (1 )), and it is easy to reduce the height of the resin molded part (1).
  • the chip type electronic component (3A, 3B) includes a component body (31) and a pad electrode (32). ) and has.
  • the component body (31) has a third main surface (31a) and a fourth main surface (31b) that face each other.
  • the pad electrode (32) is provided on the third main surface (31a).
  • the fourth main surface (31b) of the component body (31) is flush with the first main surface (2a) or second main surface (2b) of the resin layer (2).
  • the fourth principal surface (31b) of the chip-type electronic component (3A, 3B) is flush with the first principal surface (2a) or second principal surface (2b) of the resin layer (2). . Therefore, the thickness (D1) of the resin layer (2) can be made thinner because the fourth main surface (31b) of the chip-type electronic component (3A, 3B) is not covered with the resin layer (2). As a result, it is easy to further reduce the height of the resin molded component (1).
  • a high frequency module (300) according to a twelfth aspect includes a resin molded component (1) according to any one of the first to eleventh aspects, and a mounting board (301) on which the resin molded component (1) is arranged. Be prepared.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

低背化しやすい樹脂モールド部品を提供する。 樹脂モールド部品（１）は、樹脂層（２）と、少なくとも１つのチップ型電子部品（３）と、第１無機薄膜絶縁層（５１）と、第１薄膜導電層（５２）と、を備える。樹脂層（２）は、互いに対向する第１主面（２ａ）及び第２主面（２ｂ）を有する。少なくとも１つのチップ型電子部品（３）は、樹脂層（２）の内部に設けられている。第１無機薄膜絶縁層（５１）は、樹脂層（２）の第１主面（２ａ）に設けられている。第１薄膜導電層（５２）は、第１無機薄膜絶縁層（５１）に設けられている。

Description

樹脂モールド部品及び高周波モジュール
　本発明は、樹脂モールド部品及び高周波モジュールに関する。
　特許文献１に記載の半導体装置内蔵基板モジュール（樹脂モールド部品）は、コア基板（樹脂層）と、コア基板の内部に設けられた半導体装置（電子部品）と、コア基板の両側主面に複数積層された絶縁層と、絶縁層に設けられた配線層とを備える。
特開２０１３－１０５９９２号公報
　特許文献１に記載の半導体装置内蔵基板モジュールでは、絶縁層は、樹脂で形成されているため厚くなる。このため、半導体装置内蔵基板モジュールを低背化し難い。
　本発明は、上記の問題を鑑みて、低背化しやすい樹脂モールド部品及び高周波モジュールを提供することを目的とする。
　本発明の一態様に係る樹脂モールド部品は、樹脂層と、少なくとも１つのチップ型電子部品と、第１無機薄膜絶縁層と、第１薄膜導電層と、を備える。前記樹脂層は、互いに対向する第１主面及び第２主面を有する。前記少なくとも１つのチップ型電子部品は、前記樹脂層の内部に設けられている。前記第１無機薄膜絶縁層は、前記樹脂層の前記第１主面に設けられている。前記第１薄膜導電層は、前記第１無機薄膜絶縁層に設けられている。
　本発明の一態様に係る高周波モジュールは、前記樹脂モールド部品と、前記樹脂モールド部品が配置された実装基板と、を備える。
　本発明の上記態様に係る樹脂モールド部品及び高周波モジュールによれば、低背化しやすい、という利点がある。
図１は、実施形態１に係る樹脂モールド部品の断面図である。 図２は、同上の樹脂モールド部品の回路図である。 図３は、同上の樹脂モールド部品と図２の回路との対応関係を説明する断面図である。 図４は、実施形態２に係る樹脂モールド部品の回路図である。 図５は、同上の樹脂モールド部品の断面図である。 図６は、実施形態３に係る樹脂モールド部品の具体例の構成図である。 図７は、同上の樹脂モールド部品の断面図である。 図８は、実施形態４に係る樹脂モールド部品を備える高周波モジュールの構成図である。 図９は、同上の樹脂モールド部品の断面図である。 図１０は、実施形態５に係る樹脂モールド部品の断面図である。 図１１は、実施形態６に係る高周波モジュールの断面図である。
　以下、実施形態に係る樹脂モールド部品及び高周波モジュールについて、図面を参照して説明する。なお、明細書及び図面に記載された構成要素について、明細書及び図面に記載された大きさ及び厚さ、並びにそれらの寸法関係は例示であり、これらの構成要素は、明細書及び図面に記載された例示には限定されない。
　（実施形態１）
　（１）概要
　図１に示すように、実施形態１に係る樹脂モールド部品１は、樹脂層２と、少なくとも１つ（図示例では２つ）のチップ型電子部品３と、第１無機薄膜絶縁層５１と、第１薄膜導電層５２と、を備える。樹脂層２は、互いに対向する第１主面２ａ及び第２主面２ｂを有する。少なくとも１つのチップ型電子部品３は、樹脂層２の内部に設けられている。第１無機薄膜絶縁層５１は、樹脂層２の第１主面２ａに設けられ、無機材料によって形成されている。第１薄膜導電層５２は、第１無機薄膜絶縁層５１に設けられている。なお、第１無機薄膜絶縁層５１は、図１の例では複数層（例えば３層）積層されているが、１層であってもよい。
　この構成によれば、第１無機薄膜絶縁層５１は、無機材料によって形成される。このため、樹脂層２の第１主面２ａに樹脂又はセラミックが設けられる構成と比べて、第１無機薄膜絶縁層５１を薄くできる。この結果、樹脂モールド部品１を低背化しやすい。
　また、実施形態１に係る樹脂モールド部品１は、第２無機薄膜絶縁層６１と、第２薄膜導電層６２とを更に備える。第２無機薄膜絶縁層６１は、樹脂層２の第２主面２ｂに設けられ、無機材料によって形成されている。第２薄膜導電層６２は、第２無機薄膜絶縁層６１に設けられている。なお、第２無機薄膜絶縁層６１は、図１の例では複数層（例えば３層）積層されているが、１層であってもよい。
　この構成によれば、第２無機薄膜絶縁層６１は、無機材料によって形成される。このため、樹脂層２の第２主面２ｂに樹脂又はセラミックが設けられる構成と比べて、第２無機薄膜絶縁層６１を薄くできる。この結果、樹脂層２の両側主面（第１主面２ａ及び第２主面２ｂ）に無機薄膜絶縁層（第１無機薄膜絶縁層５１及び第２無機薄膜絶縁層６１）及び薄膜導電層（第１薄膜導電層５２及び第２薄膜導電層６２）が設けられる構成において、樹脂モールド部品１を更に低背化しやすい。なお、第２無機薄膜絶縁層６１及び第２薄膜導電層６２は、無くてもよい。
　（２）詳細構成
　図１に示すように、実施形態１に係る樹脂モールド部品１は、少なくとも１つのチップ型電子部品３を内蔵する樹脂層２の両側主面（第１主面２ａ及び第２主面２ｂ）に薄膜構造の配線層（第１配線層５及び第２配線層６）を形成し、それら配線層５，６にチップ型電子部品３に接続される回路を形成した部品である。樹脂モールド部品１は、樹脂層２と、少なくとも１つのチップ型電子部品３と、複数の接続電極４と、第１配線層５と、第２配線層６と、複数の外部端子電極７とを備える。
　チップ型電子部品３は、例えば表面実装部品であり、具体的には、ＩＣ（integrated circuit）チップ、送信フィルタ、受信フィルタ、パワーアンプ、ローノイズアンプ、等である。図１の例では、２つのチップ型電子部品３が備えられる場合が図示されるが、チップ型電子部品３は、少なくとも１つ備えらえていればよい。２つのチップ型電子部品３を区別する場合は、２つのチップ型電子部品３をチップ型電子部品３Ａ，３Ｂと記載する。チップ型電子部品３は、樹脂層２の内部に設けられていることで、樹脂層２によって封止されている。
　チップ型電子部品３は、部品本体３１と、複数のパッド電極３２とを備える。部品本体３１は、チップ型電子部品３のうち、パッド電極３２以外の部分であり、チップ型電子部品３の各種機能を実現する回路（以後この回路を機能回路と記載する場合がある。）を含む。部品本体３１は、例えば略直方体形である。部品本体３１は、互いに対向する２つの主面（第３主面３１ａ及び第４主面３１ｂ）と、第３主面３１ａの外周辺と第４主面３１ｂの外周辺とを繋ぐ外周面３１ｃとを有する。複数のパッド電極３２は、外部回路（実施形態１では第１配線層５）と電気的に接続される部分である。複数のパッド電極３２は、部品本体３１の第３主面３１ａに配置されている。また、複数のパッド電極３２は、上記機能回路と電気的に接続されている。
　実施形態１では、チップ型電子部品３は複数（図示例では２つ）備えられている。複数のチップ型電子部品３は、仮想平面上に並ぶように配置されている。複数のチップ型電子部品３の各々のパッド電極３２は、互いに同じ側（図１の例では樹脂層２の後述の第１主面２ａ側）に向けられている。
　樹脂層２は、チップ型電子部品３を内部に設けるための部材である。樹脂層２は、例えば、平面視四角形の平板状である。樹脂層２は、例えば、耐熱性を有する材料で形成されている。樹脂層２の材料は、例えばエポキシ樹脂であるが、エポキシ樹脂に限定されない。樹脂層２には、無機フィラーが混合されていてもよい。樹脂層２は、互いに対向する２つの主面（第１主面２ａ及び第２主面２ｂ）を有する。
　樹脂層２の内部には、チップ型電子部品３が設けられている。樹脂層２は、チップ型電子部品３の外表面のうち、パッド電極３２の接触面３２ｓを第１主面２ａから露出し、パッド電極３２の接触面３２ｓ以外の部分（第３主面３１ａ、第４主面３１ｂ及び外周面３１ｃなど）を覆っている。接触面３２ｓと第１主面２ａとは面一である。
　複数の接続電極４は、第１配線層５と第２配線層６とを電気的に接続するための導電部材である。接続電極４は、例えば円柱形であり、樹脂層２において、樹脂層２の厚さ方向Ｄ１に貫通するように設けられている。接続電極４の厚さ方向Ｄ１の両側の端面は、樹脂層２の第１主面２ａ及び第２主面２ｂから露出している。接続電極４は、図１の例では、チップ型電子部品３Ｂにおいてチップ型電子部品３Ａ側とは反対側に配置されている。ただし、接続電極４の配置は、樹脂層２内の任意の場所に配置可能であり、例えば、接続電極４は、チップ型電子部品３Ａ，３Ｂ間に配置されてもよい。
　第１配線層５は、チップ型電子部品３に接続された配線及び回路が形成された配線層である。第１配線層５は、樹脂層２の第１主面２ａに設けられている。第１配線層５は、第１無機薄膜絶縁層５１と第１薄膜導電層５２とを有する。
　第１無機薄膜絶縁層５１は、樹脂層２の第１主面２ａに複数層（例えば３層）設けられている。なお、第１無機薄膜絶縁層５１は、複数層に限定されず、１層であってもよい。第１無機薄膜絶縁層５１は、無機材料によって形成されている。無機材料は、例えば、酸化膜（例えば酸化シリコン（ＳｉＯ２）及びアルミナ（Ａｌ２Ｏ３））、窒化膜（例えば窒化シリコン（ＳｉＮｘ））、酸窒化膜（例えばアルミニウム酸窒化膜（ＡｌＯＮ）及びシリコン酸窒化膜（ＳｉＯＮ））、シリコンカーバイド（ＳｉＣ）である。
　第１薄膜導電層５２は、第１無機薄膜絶縁層５１に設けられている。より詳細には、第１薄膜導電層５２は、複数の第１無機薄膜絶縁層５１の間に設けられている。なお、第１薄膜導電層５２は、複数の第１無機薄膜絶縁層５１のうちの最外層である第１無機薄膜絶縁層５１の外表面に設けられてもよい。第１薄膜導電層５２は、樹脂層２の内部に設けられたチップ型電子部品３に接続された配線及び回路を形成する。上記回路は、例えば受動素子（例えばキャパシタ、インダクタ及び抵抗）を用いて形成されている。上記回路は、受動素子のみを用いて形成されることを想定するが、能動素子を含んでもよい。上記回路は、必須の構成ではなく、必要に応じて形成される。第１薄膜導電層５２は、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などの金属で形成されている。
　第１薄膜導電層５２は、複数の導体層５２ａと複数のビア電極５２ｂとを有する。なお、導体層５２ａ及びビア電極５２ｂはそれぞれ１つであってもよい。複数の導体層５２ａは、複数の第１無機薄膜絶縁層５１の間に設けられている。複数のビア電極５２ｂは、少なくとも１つの導体層５２ａをその厚さ方向に貫通するように設けられており、複数の導体層５２ａのうちの２つの導体層５２ａを電気的に接続する。また、ビア電極５２ｂは、導体層５２ａと他の導体（チップ型電子部品３のパッド電極３２、外部端子電極７、又は接続電極４）とを電気的に接続する。第１薄膜導電層５２は、例えば、２つのチップ型電子部品３Ａ，３Ｂのパッド電極３２ａ，３２ｂ同士を電気的に接続する接続電極層５２１と、チップ型電子部品３Ａ，３Ｂと外部端子電極７とを電気的に接続する接続電極層５２２と、チップ型電子部品３Ａ，３Ｂと接続電極４とを電気的に接続する接続電極層５２３とを含む。接続電極層５２１～５２３は、必要に応じて形成される。
　第２配線層６は、接続電極４及び第１配線層５を介してチップ型電子部品３に接続された回路を形成する配線層である。第２配線層６は、樹脂層２の第２主面２ｂに設けられている。第２配線層６は、第２無機薄膜絶縁層６１と第２薄膜導電層６２とを有する。
　第２無機薄膜絶縁層６１は、樹脂層２の第２主面２ｂに複数層（例えば３層）設けられている。なお、第２無機薄膜絶縁層６１は、複数層に限定されず、１層であってもよい。第２無機薄膜絶縁層６１は、無機材料によって形成されている。無機材料は、例えば、酸化膜（例えば酸化シリコン（ＳｉＯ２）及びアルミナ（Ａｌ２Ｏ３））、窒化膜（例えば窒化シリコン（ＳｉＮｘ））、酸窒化膜（例えばアルミニウム酸窒化膜（ＡｌＯＮ）及びシリコン酸窒化膜（ＳｉＯＮ））、シリコンカーバイド（ＳｉＣ）である。なお、第２無機薄膜絶縁層６１は、第１無機薄膜絶縁層５１と同じ無機材料によって形成されてもよいし、異なる無機材料によって形成されてもよい。また、第１無機薄膜絶縁層５１及び第２無機薄膜絶縁層６１の少なくとも一方が、酸化膜、窒化膜又は酸窒化膜であってもよい。
　第２薄膜導電層６２は、複数の第２無機薄膜絶縁層６１に設けられている。より詳細には、第２薄膜導電層６２は、複数の第２無機薄膜絶縁層６１の間に設けられている。なお、第２薄膜導電層６２は、複数の第２無機薄膜絶縁層６１のうちの最外層である第２無機薄膜絶縁層６１の外表面に形成されてもよい。第２薄膜導電層６２は、第１配線層５及び接続電極４を介してチップ型電子部品３に電気的に接続された回路を形成する。上記回路は、例えば受動素子（例えばキャパシタ、インダクタ及び抵抗）を用いて形成されている。上記回路は、受動素子のみを用いて形成されることを想定するが、能動素子を含んでもよい。第２薄膜導電層６２は、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）などの金属で形成されている。
　第２薄膜導電層６２は、複数の導体層６２ａと複数のビア電極６２ｂとを有する。なお、導体層６２ａ及びビア電極６２ｂはそれぞれ１つであってもよい。複数の導体層６２ａは、複数の第２無機薄膜絶縁層６１の間に設けられている。複数のビア電極６２ｂは、少なくとも１つの導体層６２ａをその厚さ方向に貫通するように設けられており、複数の導体層６２ａのうちの２つの導体層６２ａを電気的に接続する。また、ビア電極６２ｂは、導体層６２ａと接続電極４とを電気的に接続する。第２無機薄膜絶縁層６１は、樹脂層２の厚さ方向Ｄ１からの平面視で、少なくとも１つのチップ型電子部品３と重なっている。図１の例では、第２薄膜導電層６２は、樹脂層２の厚さ方向Ｄ１からの平面視で、チップ型電子部品３Ｂと重なっている。なお、「ＡがＢと重なっている」とは、Ａの少なくとも一部がＢの少なくとも一部と重なることである。
　複数の外部端子電極７は、外部実装基板（図示省略）と電気的に接続される部分である。外部端子電極７は、第１配線層５の外側主面（すなわち樹脂層２とは反対側の主面）５ａに配置されている。複数の外部端子電極７は、第１薄膜導電層５２と電気的に接続された外部端子電極７を含む。複数の外部端子電極７は、第１薄膜導電層５２及び接続電極４を介して第２薄膜導電層６２と電気的に接続された外部端子電極７を含む。また、複数の外部端子電極７は、樹脂層２の厚さ方向Ｄ１からの平面視で、チップ型電子部品３と重なるように配置された外部端子電極７を含む。
　（３）製造方法
　図１を参照して、樹脂モールド部品１の製造方法の一例を説明する。
　まず、チップ型電子部品３及び接続電極４を樹脂層２用の材料で樹脂モールドすることで、チップ型電子部品３及び接続電極４を、所定の配置に並べた状態で樹脂層２の内部に設ける。このとき、樹脂層２の第１主面２ａにおいて、チップ型電子部品３の各パッド電極３２の接触面３２ｓ及び接続電極４の一端面が露出される。また、樹脂層２の第２主面２ｂにおいて、接続電極４の他端面が露出される。なお、パッド電極３２の接触面３２ｓ、接続電極４の一端面及び他端面は、樹脂モールド時に露出されることに限定されない。例えば、パッド電極３２の接触面３２ｓ、接続電極４の一端面及び他端面は、樹脂モールド時は樹脂層２で覆われて、樹脂層２の形成後に樹脂層２が削られることで露出されてもよい。また、接続電極４は、樹脂モールド時にチップ型電子部品３と一緒に樹脂層２の内部に設けられることに限定されない。例えば、接続電極４は、チップ型電子部品３の樹脂モールド後に樹脂層２に貫通孔をあけ、その貫通孔に接続電極４の材料を充填することで樹脂層２の内部に設けられてもよい。
　そして、樹脂層２の第１主面２ａにおいて、例えば真空成膜法（例えば真空蒸着法又はスパッタリング法）によって第１配線層５（すなわち第１無機薄膜絶縁層５１及び第１薄膜導電層５２）を形成する。
　より詳細には、樹脂層２の第１主面２ａに、第１無機薄膜絶縁層５１用の材料（無機材料）を用いて絶縁膜を真空成膜法で形成する。そして、形成した絶縁膜の不要部分（例えばビア電極５２ｂ用の貫通孔が設けられる部分）以外をマスク処理して、当該不要部分をエッチング除去する。このようにして、絶縁膜から、上記貫通孔を有する１層目の第１無機薄膜絶縁層５１を形成する。そして、１層目の第１無機薄膜絶縁層５１の貫通孔に、第１薄膜導電層５２用の材料を用いて真空成膜法でビア電極５２ｂを形成する。引き続き、１層目の第１無機薄膜絶縁層５１の外側主面に、第１薄膜導電層５２用の材料を用いて真空成膜法で導体層５２ａをパターン形成する。このようにして、第１無機薄膜絶縁層５１と、第１薄膜導電層５２（導体層５２ａ及びビア電極５２ｂ）とを交互に形成する。最後（最外層）の第１無機薄膜絶縁層５１には、導体層５２ａは形成されず、外部端子電極７と接続するビア電極５２ｂのみを形成する。このようにして、樹脂層２の第１主面２ａに第１無機薄膜絶縁層５１を形成し、第１無機薄膜絶縁層５１に第１薄膜導電層５２を形成する。そして、第１配線層５の外側主面５ａに、複数の外部端子電極７を真空成膜法で形成する。
　そして、第１配線層５の製造方法と同様の製造方法で、樹脂層２の第２主面２ｂに第２配線層６（すなわち第２無機薄膜絶縁層６１及び第２薄膜導電層６２）を真空成膜法で形成する。このとき、複数の第２無機薄膜絶縁層６１のうちの最外層である第２無機薄膜絶縁層６１には、導体層６２ａ及びビア電極６２ｂは形成されない。なお、実施形態１では、最外層の第２無機薄膜絶縁層６１に導体層６２ａ及びビア電極６２ｂを形成しない場合を例示するが、最外層の第２無機薄膜絶縁層６１に導体層６２ａ及びビア電極６２ｂを形成してもよい。このようにして、樹脂モールド部品１を製造する。
　この製造方法では、第１無機薄膜絶縁層５１は無機材料によって形成されるため、第１無機薄膜絶縁層５１を、真空成膜法を用いて薄膜状に形成しやすい。そして、第１無機薄膜絶縁層５１を真空成膜法で形成することで、第１薄膜導電層５２も真空成膜法で形成しやすくなる。この結果、第１配線層５の全体（すなわち第１無機薄膜絶縁層５１及び第１薄膜導電層５２）を薄膜状に形成しやすい。同様に、第２配線層６の全体も薄膜状に形成しやすい。
　この製造方法で用いる真空成膜法は、半導体製造工程の薄膜形成プロセスで用いる方法と同じ方法を用いることが可能である。このため、真空成膜法として、半導体製造工程の薄膜形成プロセスで用いる方法と同じ方法を用いることで、第１配線層５及び第２配線層６を微細配線で高集積化して形成することが可能になる。
　（４）樹脂モールド部品１の具体例
　（４－１）樹脂モールド部品の回路構成
　実施形態１に係る樹脂モールド部品１が、図２に示す回路によって構成されるパワーアンプ１２及び出力整合回路１３を備える場合を例示する。この具体例の樹脂モールド部品１は、図２に示すように、入力端子１０と、出力端子１１と、パワーアンプ１２と、出力整合回路１３とを備える。
　入力端子１０は、パワーアンプ１２で増幅される信号（例えば送信信号）が入力される端子である。出力端子１１は、出力整合回路１３の出力信号を出力する端子である。
　パワーアンプ１２は、入力端子１０に入力された信号を増幅し、増幅した信号を出力整合回路１３に出力する。パワーアンプ１２は、ドライバ段１２１と、段間整合回路１２２（整合回路）と、最終段１２３とを備える。
　ドライバ段１２１は、入力端子１０に入力された信号を増幅する回路ブロックである。ドライバ段１２１は、整合回路１２１ａと第１増幅器１２１ｂとを備える。整合回路１２１ａは、入力端子１０と第１増幅器１２１ｂとの間に接続されており、入力端子１０に接続された回路（図示省略）と第１増幅器１２１ｂとの間のインピーダンス整合を行う。第１増幅器１２１ｂは、入力部と出力部とを有する。第１増幅器１２１ｂの入力部は、整合回路１２１ａを介して入力端子１０に接続されており、第１増幅器１２１ｂの出力部は、段間整合回路１２２（より詳細には後述の分岐点Ｎ１）に接続されている。ドライバ段１２１は、入力端子１０に入力された信号を整合回路１２１ａでインピーダンス整合し、インピーダンス整合した信号を第１増幅器１２１ｂで増幅して段間整合回路１２２の分岐点Ｎ１に出力する。
　段間整合回路１２２は、ドライバ段１２１と最終段１２３との間に接続されており、ドライバ段１２１と最終段１２３との間のインピーダンス整合を行う。段間整合回路１２２は、キャパシタＣ１，Ｃ２とトランスＴ１とを備える。トランスＴ１は、１次コイルＬ１と２次コイルＬ２とを備える。１次コイルＬ１の一端（第１端）は、グランドに接続されており、１次コイルＬ１の他端（第２端）は、キャパシタＣ１を介してグランドに接続されている。キャパシタＣ１と１次コイルＬ１との間の分岐点Ｎ１に第１増幅器１２１ｂの出力部が接続されている。２次コイルＬ２の両端は、最終段１２３の後述の２つの第２増幅器１２３ａ，１２３ｂの入力部に接続されている。また、２次コイルＬ２の両端の間には、キャパシタＣ２が接続されている。段間整合回路１２２は、第１増幅器１２１ｂの出力部からの出力信号を１次コイルＬ１、２次コイルＬ２及びキャパシタＣ１，Ｃ２でインピーダンス整合して最終段１２３の後述の２つの第２増幅器１２３ａ，１２３ｂの入力部に出力する。
　最終段１２３は、段間整合回路１２２の出力信号を増幅する回路ブロックである。すなわち、このパワーアンプ１２では、ドライバ段１２１と最終段１２３との２段で送信信号を増幅する。最終段１２３は、２つの第２増幅器１２３ａ，１２３ｂとキャパシタＣ３とを備える。第２増幅器１２３ａ，１２３ｂは、入力部と出力部とを有する。第２増幅器１２３ａの入力部は、段間整合回路１２２の２次コイルＬ２の一端（第１端）に接続されており、第２増幅器１２３ｂの入力部は、２次コイルＬ２の他端（第１端）に接続されている。第２増幅器１２３ａの出力部は、出力整合回路１３の後述の１次コイルＬ３の一端（第１端）に接続されており、第２増幅器１２３ｂの出力部は、出力整合回路１３の後述の１次コイルＬ３の他端（第２端）に接続されている。すなわち第２増幅器１２３ａ，１２３ｂの出力部には、出力整合回路１３が接続されている。キャパシタＣ３は、２つの第２増幅器１２３ａ，１２３ｂの出力部の間に接続されている。最終段１２３は、段間整合回路１２２の２次コイルＬ２の両端からの出力信号を、２つの第２増幅器１２３ａ，１２３ｂで個別に増幅して出力整合回路１３の後述の１次コイルＬ３の両端に出力する。
　ドライバ段１２１の第１増幅器１２１ｂは、パワーアンプ１２を構成する複数の増幅器１２１ｂ，１２３ａ，１２３ｂのうちの信号入力側（すなわち入力端子１０側）の増幅器である。最終段１２３の第２増幅器１２３ａ，１２３ｂは、パワーアンプ１２を構成する複数の増幅器１２１ｂ，１２３ａ，１２３ｂのうちの信号出力側（すなわち出力端子１１側）の増幅器である。
　出力整合回路１３は、パワーアンプ１２と出力端子１１との間に接続されており、パワーアンプ１２と、出力端子１１に接続された回路（図示省略）との間のインピーダンス整合を行う。出力整合回路１３は、トランスＴ２とキャパシタＣ４とを備える。トランスＴ２は、１次コイルＬ３と２次コイルＬ４とを備える。１次コイルＬ３の両端は、最終段１２３の２つの第２増幅器１２３ａの出力部に接続されている。２次コイルＬ４の一端（第１端）は、グランドに接続されており、２次コイルＬ４の他端（第２端）は、キャパシタＣ３を介してグランドに接続されている。キャパシタＣ３と２次コイルＬ４との間の分岐点Ｎ２に出力端子１１が接続されている。出力整合回路１３は、段間整合回路１２２の２つの第２増幅器１２３ａの出力部からの出力信号を、トランスＴ２で１つの信号に合成し、かつ１次コイルＬ３、２次コイルＬ４及びキャパシタＣ４でインピーダンス整合して出力端子１１から出力する。
　ここで、図２の回路の構成を補足する。ドライバ段１２１の入力部１２１ｐは、入力端子１０と整合回路１２１ａの入力部との間に配置されている。段間整合回路１２２の２つの出力部１２２ｑは、例えば、２次コイルＬ２とキャパシタＣ２との一端同士が接続された接続点の最終段１２３側の付近と、他端同士が接続された接続点の最終段１２３側の付近とに配置されている。最終段１２３の２つの入力部１２３ｐは、例えば、２つの第２増幅器１２３ａ，１２３ｂの入力部の付近に配置されている。最終段１２３の２つの出力部１２３ｑは、例えば、第２増幅器１２３ａの出力部とキャパシタＣ３の一端（第１端）との接続点の出力整合回路１３側の付近と、第２増幅器１２３ｂの出力部とキャパシタＣ３の他端（第２端）との接続点の出力整合回路１３側の付近とに配置されている。出力整合回路１３の入力部１３ｐは、１次コイルＬ３の両端の付近に配置されている。出力整合回路１３の出力部１３ｑは、分岐点Ｎ２と出力端子１１との間に配置されている。
　この具体例では、例えば、ドライバ段１２１及び段間整合回路１２２は、１つのＩＣチップ（第１ＩＣチップ１４Ａ）に含まれている。また、最終段１２３は、別のＩＣチップ（第２ＩＣチップ１４Ｂ）に含まれている。
　（４－２）樹脂モールド部品１と回路との対応関係
　図３を参照して、樹脂モールド部品１と図２の回路との対応関係を説明する。
　樹脂モールド部品１のチップ型電子部品３Ａは、ドライバ段１２１及び段間整合回路１２２を含む第１ＩＣチップ１４Ａである。すなわち、段間整合回路１２２は、ドライバ段１２１と一緒に第１ＩＣチップ１４Ａに含まれている。チップ型電子部品３Ａのパッド電極３２ｃは、ドライバ段１２１の入力部１２１ｐである。パッド電極３２ｃは、第１薄膜導電層５２の接続電極層５２２ａを介して、入力端子１０である外部端子電極７ａに接続されている。チップ型電子部品３Ａのパッド電極３２ｄは、段間整合回路１２２の２つの出力部１２２ｑのうちの１つである。パッド電極３２ｄは、チップ型電子部品３Ｂのパッド電極３２ｅ（すなわち最終段１２３の２つの入力部１２３ｐのうちの１つ）と第１薄膜導電層５２の接続電極層５２１を介して接続されている。なお、図３の例では、２つの出力部１２２ｑのうちのもう１つであるパッド電極３２は、図示省略されている。
　また、樹脂モールド部品１のチップ型電子部品３Ｂは、最終段１２３を含む第２ＩＣチップ１４Ｂである。チップ型電子部品３Ｂのパッド電極３２ｅは、最終段１２３の入力部１２３ｐである。パッド電極３２ｅは、チップ型電子部品３Ａのパッド電極３２ｄ（すなわち段間整合回路１２２の出力部１２２ｑ）と第１薄膜導電層５２の接続電極層５２１を介して電気的に接続されている。チップ型電子部品３Ｂのパッド電極３２ｆは、最終段１２３の出力部１２３ｑである。パッド電極３２ｆは、第１薄膜導電層５２の接続電極層５２３及び接続電極４を介して、第２薄膜導電層６２に電気的に接続されている。
　また、図２の出力整合回路１３は、樹脂モールド部品１の第１薄膜導電層５２及び第２薄膜導電層６２の少なくとも一方（図３の例では第２薄膜導電層６２）によって形成されている。第２薄膜導電層６２のビア電極６２ｂは、出力整合回路１３の２つの入力部１３ｐのうちの１つである。ビア電極６２ｂは、接続電極４及び第１薄膜導電層５２の接続電極層５２３ａを介して、チップ型電子部品３Ｂのパッド電極３２ｆ（すなわち最終段１２３の出力部１２３ｑ）と電気的に接続されている。外部端子電極７ｂは、出力端子１１であり、第１薄膜導電層５２の図示省略の接続電極層及び樹脂層２内の図示省略の接続電極を介して、第２薄膜導電層６２の所定箇所（すなわち出力整合回路１３の出力部１３ｑ）に電気的に接続されている。
　出力整合回路１３（すなわち第２薄膜導電層６２）は、樹脂層２の厚さ方向Ｄ１からの平面視で、チップ型電子部品３Ｂ（すなわち第２ＩＣチップ１４Ｂ）と重なっている。ここで、「ＡがＢと重なっている」とは、Ａの少なくとも一部がＢの少なくとも一部と重なっていることである。また、入力端子１０及び出力端子１１は、複数の外部端子電極７のうちの予め決められた２つによって構成されている。
　この具体例では、上述の通り、段間整合回路１２２は、ドライバ段１２１と一緒に第１ＩＣチップ１４Ａに含まれる。このため、ドライバ段１２１と段間整合回路１２２との間に、インピーダンスのズレを発生させる接合部分が介在することを抑制できる。これにより、段間整合回路１２２においてインピーダンス整合を取ることが容易になる。
　また、この具体例では、上述の通り、出力整合回路１３は、第１薄膜導電層５２及び第２薄膜導電層６２の少なくとも一方（例えば第２薄膜導電層６２）に含まれている。このため、樹脂モールド部品１は、出力整合回路１３を備える構成において低背化しやすい。また、出力整合回路１３は、第２ＩＣチップ１４Ｂに含まれないため、第２ＩＣチップ１４Ｂを小型化できる。また、出力整合回路１３は、上述の通り、第２ＩＣチップ１４Ｂと重なっている。このため、出力整合回路１３と樹脂モールド部品１内の他の部品（例えばドライバ段１２１及び段間整合回路１２２）との間の電磁気的な干渉を低減できる。
　また、この具体例では、ドライバ段１２１を含む第１ＩＣチップ１４Ａでは、例えば、基板がシリコン（Ｓｉ）で形成されている。また、最終段１２３を含む第２ＩＣチップ１４Ｂでは、例えば、基板がガリウムヒ素（ＧａＡｓ）で形成されている。ガリウムヒ素製の基板は、性能は高いが価格が高い。他方、シリコン製の基板は、価格は安いが性能はガリウムヒ素製の基板よりも低い。この具体例の樹脂モールド部品１では、ドライバ段１２１を含む第１ＩＣチップ１４Ａでは、基板がシリコンで形成され、最終段１２３を含む第２ＩＣチップ１４Ｂでは、基板がガリウムヒ素で形成される。このため、価格と性能とを両立して樹脂モールド部品１を構成できる。
　（変形例）
　実施形態１では、第１配線層５（すなわち第１無機薄膜絶縁層５１及び第１薄膜導電層５２）と第２配線層６（すなわち第２無機薄膜絶縁層６１及び第２薄膜導電層６２）との両方を備える場合を例示する。ただし、第１配線層５と第２配線層６のうちの第１配線層５のみを備える場合であってもよい。この場合は、第２配線層６の第２薄膜導電層６２に含まれる回路は、第２薄膜導電層６２の代わりに、第１配線層５の第１薄膜導電層５２に含まれる。
　（他の実施形態）
　以下、他の実施形態について説明する。以下の説明では、実施形態１と異なる部分を中心に説明し、実施形態１と同じ構成要素は実施形態１と同じ符号を付して説明を省略する場合がある。
　（実施形態２）
　実施形態１の具体例（図２及び図３参照）では、ドライバ段１２１及び段間整合回路１２２は、第１ＩＣチップ１４Ａに一緒に含まれる。これに対し、実施形態２では、図４及び図５に示すように、ドライバ段１２１は、第１ＩＣチップ１４Ｃに含まれる。そして、段間整合回路１２２は、第１薄膜導電層５２及び第２薄膜導電層６２の少なくとも一方（図４及び図５の例では第１薄膜導電層５２）に含まれる。
　実施形態２に係る樹脂モールド部品１は、図４に示す回路によって構成されるパワーアンプ１２及び出力整合回路１３を備える。図４の回路は、図２の回路と同じである。
　ここで、図４の回路の構成を補足する。ドライバ段１２１の出力部１２１ｑは、第１増幅器１２１ｂの出力部の付近に配置されている。段間整合回路１２２の入力部１２２ｐであり、分岐点Ｎ１の付近に配置されている。なお、図２の場合と同様に、図４に示す符号１２１ｐは、ドライバ段１２１の入力部である。図４に示す符号１２２ｑは、段間整合回路１２２の出力部である。図４に示す符号１２３ｐは、ドライバ段１２１の入力部である。図４に示す符号１２３ｑは、最終段１２３の出力部である。図４に示す符号１３ｐは、出力整合回路１３の入力部である。図４に示す符号１３ｑは、出力整合回路１３の出力部である。
　図５を参照して、実施形態２に係る樹脂モールド部品１と図４の回路との対応関係を説明する。実施形態２では、チップ型電子部品３Ａは、ドライバ段１２１を含む第１ＩＣチップ１４Ｃである。チップ型電子部品３Ａのパッド電極３２ｃは、ドライバ段１２１の入力部１２１ｐである。パッド電極３２ｃは、第１薄膜導電層５２の接続電極層５２２ａを介して、入力端子１０である外部端子電極７ａと接続されている。チップ型電子部品３Ａのパッド電極３２ｄは、ドライバ段１２１の出力部１２１ｑである。パッド電極３２ｄは、第１薄膜導電層５２の接続電極層５２１を介して、チップ型電子部品３Ｂのパッド電極３２ｅ（すなわち最終段１２３の２つの入力部１２３ｐのうちの１つ）と接続されている。
　実施形態２のチップ型電子部品３Ｂは、最終段１２３を含む第２ＩＣチップ１４Ｂである。この第２ＩＣチップ１４Ｂは、実施形態１の具体例の第２ＩＣチップ１４Ｂと同じであるため、詳細な説明は省略する。
　実施形態２の段間整合回路１２２は、例えば第１薄膜導電層５２に含まれている。より詳細には、段間整合回路１２２は、第１薄膜導電層５２のうち、チップ型電子部品３Ａのパッド電極３２ｄとチップ型電子部品３Ｂのパッド電極３２ｅとを接続する接続電極層５２１によって形成されている。接続電極層５２１のビア電極５２ｃは、段間整合回路１２２の入力部１２２ｐであり、チップ型電子部品３Ａのパッド電極３２ｄ（すなわちドライバ段１２１の出力部１２１ｑ）と接続されている。接続電極層５２１のビア電極５２ｄは、段間整合回路１２２の出力部１２２ｑであり、チップ型電子部品３Ｂのパッド電極３２ｅ（すなわち最終段１２３の入力部１２３ｐ）と接続されている。
　実施形態２の出力整合回路１３は、実施形態１の具体例と同様に、第２薄膜導電層６２に含まれている。よって、出力整合回路１３の詳細な説明は省略する。
　このように、実施形態３では、段間整合回路１２２は、第１薄膜導電層５２に含まれるため、第１ＩＣチップ１４Ｃは、段間整合回路１２２を含まなくなる。この結果、段間整合回路１２２を含まない分、第１ＩＣチップ１４Ｃを小型化できる。
　（実施形態３）
　実施形態３では、樹脂モールド部品１が図６に示すデュプレクサ１６及び整合回路１７を備える場合を例示する。
　図６に示すように、実施形態３に係る樹脂モールド部品１は、入力端子１５Ａと、出力端子１５Ｂと、入出力端子１５Ｃと、デュプレクサ１６と、デュプレクサ１６に接続された整合回路１７とを備える。
　入力端子１５Ａは、送信信号が入力される。出力端子１５Ｂは、デュプレクサ１６の後述の受信フィルタ１９の出力信号（受信信号）を出力する。入出力端子１５Ｃは、デュプレクサ１６の後述の送信フィルタ１８の出力信号（送信信号）を出力し、また、デュプレクサ１６の後述の受信フィルタ１９で処理される受信信号が入力される。
　デュプレクサ１６は、送信フィルタ１８（送信用部品）と、受信フィルタ１９（受信用部品）とを備える。送信フィルタ１８は、入力部１８ａと出力部１８ｂとを有する。送信フィルタ１８の入力部１８ａは、入力端子１５Ａに接続されている。送信フィルタ１８の出力部１８ｂは、入出力端子１５Ｃに接続されている。送信フィルタ１８は、入力端子１５Ａから入力部１８ａに入力された送信信号の中から第１周波数帯域の送信信号を通過させて出力部１８ｂから入出力端子１５Ｃに出力する。受信フィルタ１９は、入力部１９ａと出力部１９ｂとを有する。受信フィルタ１９の入力部１９ａは、入出力端子１５Ｃに接続されている。受信フィルタ１９の出力部１９ｂは、出力端子１５Ｂに接続されている。受信フィルタ１９は、入出力端子１５Ｃから入力部１９ａに入力された受信信号の中から第２周波数帯域の受信信号を通過させて出力部１９ｂから出力端子１５Ｂに出力する。
　整合回路１７は、入出力端子１５Ｃとグランドとの間に接続されており、入出力端子１５Ｃに接続された回路（図示省略）とデュプレクサ１６との間のインピーダンス整合を行う。
　図７を参照して、実施形態３に係る樹脂モールド部品１と図６の回路との対応関係を説明する。実施形態３では、樹脂モールド部品１のチップ型電子部品３Ａは、送信フィルタ１８である。チップ型電子部品３Ａのパッド電極３２ｃは、送信フィルタ１８の入力部１８ａである。パッド電極３２ｃは、第１薄膜導電層５２の接続電極層５２２ａを介して、入力端子１５Ａである外部端子電極７ａと電気的に接続されている。チップ型電子部品３Ａのパッド電極３２ｄは、送信フィルタ１８の出力部１８ｂである。パッド電極３２ｄは、第１薄膜導電層５２の接続電極層５２１を介して、チップ型電子部品３Ｂのパッド電極３２ｅと、入出力端子１５Ｃである外部端子電極７ｃとに電気的に接続されている。
　樹脂モールド部品１のチップ型電子部品３Ｂは、受信フィルタ１９である。チップ型電子部品３Ｂのパッド電極３２ｅは、受信フィルタ１９の入力部１９ａである。パッド電極３２ｅは、第１薄膜導電層５２の接続電極層５２１を介してチップ型電子部品３Ａのパッド電極３２ｄ（すなわち送信フィルタ１８の出力部１８ｂ）と電気的に接続されている。チップ型電子部品３Ｂのパッド電極３２ｆは、受信フィルタ１９の出力部１９ｂである。パッド電極３２ｆは、第１薄膜導電層５２の接続電極層５２２ｂを介して、出力端子１５Ｂである外部端子電極７ｂに電気的に接続されている。
　整合回路１７は、第１薄膜導電層５２及び第２薄膜導電層６２の少なくとも一方（図７の例では第２薄膜導電層６２）に含まれている。第２薄膜導電層６２のビア電極６２ｕは、整合回路１７の一端（第１端）１７ａに対応している。ビア電極６２ｕは、接続電極４及び第１薄膜導電層５２の接続電極層５２１を介して、外部端子電極７ｃに電気的に接続されている。第２薄膜導電層６２において整合回路１７の他端（第２端）１７ｂに対応する部位は、樹脂層２内の図示省略の接続電極及び第１薄膜導電層５２の図示省略の接続電極を介して、グランド端子である外部端子電極７ｄに電気的に接続されている。
　このように、実施形態３によれば、デュプレクサ１６と整合回路１７とを１つの部品（樹脂モールド部品１）に一体化でき、かつ樹脂モールド部品１を低背化しやすい。
　なお、実施形態３において、送信フィルタ１８は、送信信号が通る送信用部品（より詳細には送信信号を処理する送信用部品）の一例である。受信フィルタ１９は、受信信号が通る受信用部品（より詳細には受信信号を処理する受信用部品）の一例である。すなわち、実施形態３に係る樹脂モールド部品１は、複数のチップ型電子部品３を備える場合において、複数のチップ型電子部品３が送信用部品及び受信用部品を含む場合の一例である。
　（実施形態４）
　実施形態４では、樹脂モールド部品１が図８に示す高周波モジュール２００の範囲Ｗ１の構成を備える場合を例示する。すなわち、実施形態４では、樹脂モールド部品１は、パワーアンプ２１１（送信用部品）と、パワーアンプ２１１に接続された出力整合回路２１２（第１回路）と、ローノイズアンプ２１３（受信用部品）と、ローノイズアンプ２１３に接続された整合回路２１４（第２回路）とを備える。
　図８に示す高周波モジュール２００の構成を簡単に説明する。
　高周波モジュール２００は、アンテナ２２０で受信した受信信号を信号処理（フィルタ処理及び増幅処理）して信号処理回路２３０に出力する。また、高周波モジュール２００は、信号処理回路２３０から入力された送信信号を信号処理（フィルタ処理及び増幅処理）してアンテナ２２０から送信する。
　高周波モジュール２００は、アンテナ端子２０１と、信号入力端子２０２と、信号出力端子２０３と、第１スイッチ２０４と、第２スイッチ２０５と、第３スイッチ２０６と、デュプレクサ２０７，２０８と、整合回路２０９，２１０と、パワーアンプ２１１と、出力整合回路２１２と、ローノイズアンプ２１３と、整合回路２１４とを備える。
　アンテナ端子２０１は、アンテナ２２０に接続されている。信号入力端子２０２及び信号出力端子２０３はそれぞれ、信号処理回路２３０の信号出力部及び信号入力部に接続されている。
　信号処理回路２３０は、送信信号を高周波モジュール２００の信号入力端子２０２に入力し、また、高周波モジュール２００の信号出力端子２０３から出力された受信信号を信号処理する。信号処理回路２３０は、ＲＦ信号処理回路２３１とベースバンド信号処理回路２３２とを備える。ＲＦ信号処理回路２３１は、高周波モジュール２００の信号出力端子２０３から出力された受信信号をダウンコンバート等の信号処理を行ってベースバンド信号処理回路２２に出力する。また、ＲＦ信号処理回路２３１は、ベースバンド信号処理回路２３２から出力された送信信号をアップコンバート等の信号処理を行って高周波モジュール２００の信号入力端子２０２に出力する。ベースバンド信号処理回路２３２は、ＲＦ信号処理回路２１から出力された受信信号を外部に出力する。また、ベースバンド信号処理回路２３２は、外部から入力されたベースバンド信号（例えば音声信号及び画像信号）から送信信号を生成し、生成した送信信号をＲＦ信号処理回路２３１に出力する。
　第１スイッチ２０４は、共通端子２０４ａと、２つの選択端子２０４ｂ，２０４ｃとを有する。共通端子２０４ａは、２つの選択端子２０４ｂ，２０４ｃに選択的に接続する。共通端子２０４ａは、アンテナ端子２０１に接続されている。選択端子２０４ｂは、整合回路２０９を介してデュプレクサ２０７の後述の送信フィルタ２０７Ｔの出力部及び後述の受信フィルタ２０７Ｒの入力部に共通接続されている。選択端子２０４ｃは、整合回路２１０を介してデュプレクサ２０８の後述の送信フィルタ２０８Ｔの出力部及び後述の受信フィルタ２０８Ｒの入力部に共通接続されている。
　第２スイッチ２０５は、共通端子２０５ａと、２つの選択端子２０５ｂ，２０５ｃとを有する。共通端子２０５ａは、２つの選択端子２０５ｂ，２０５ｃに選択的に接続する。共通端子２０５ａは、出力整合回路２１２及びパワーアンプ２１１を介して信号入力端子２０２に接続されている。選択端子２０５ｂは、デュプレクサ２０８の後述の送信フィルタ２０８Ｔの入力部に接続されている。選択端子２０５ｃは、デュプレクサ２０８の後述の送信フィルタ２０８Ｔの入力部に接続されている。
　第３スイッチ２０６は、共通端子２０６ａと、２つの選択端子２０６ｂ，２０６ｃとを有する。共通端子２０６ａは、２つの選択端子２０６ｂ，２０６ｃに選択的に接続する。共通端子２０６ａは、整合回路２１４及びローノイズアンプ２１３を介して信号出力端子２０３に接続されている。選択端子２０６ｂは、デュプレクサ２０７の後述の受信フィルタ２０７Ｒの出力部に接続されている。選択端子２０６ｃは、デュプレクサ２０８の後述の受信フィルタ２０８Ｒの出力部に接続されている。
　デュプレクサ２０７は、送信フィルタ２０７Ｔと受信フィルタ２０７Ｒとを有する。送信フィルタ２０７Ｔは、第２スイッチ２０５の選択端子２０５ｂから出力された送信信号のうちの第１周波数帯域の送信信号を通過させ、通過させた送信信号を整合回路２０９を介して第１スイッチ２０４の選択端子２０４ｂに出力する。受信フィルタ２０７Ｒは、第１スイッチ２０４の選択端子２０４ｂから出力された受信信号を整合回路２０９を介して受信し、受信した受信信号のうちの第２周波数帯域の受信信号を通過させて第３スイッチ２０６の選択端子２０６ｂに出力する。
　デュプレクサ２０８は、送信フィルタ２０８Ｔと受信フィルタ２０８Ｒとを有する。送信フィルタ２０８Ｔは、第２スイッチ２０５の選択端子２０５ｃから出力された送信信号のうちの第３周波数帯域の送信信号を通過させ、通過させた送信信号を整合回路２１０を介して第１スイッチ２０４の選択端子２０４ｃに出力する。受信フィルタ２０８Ｒは、第１スイッチ２０４の選択端子２０４ｃから出力された受信信号を整合回路２１０を介して受信し、受信した受信信号のうちの第４周波数帯域の受信信号を通過させて第３スイッチ２０６の選択端子２０６ｃに出力する。
　パワーアンプ２１１は、信号入力端子２０２からの送信信号を増幅し、増幅した送信信号を出力整合回路２１２を介して第２スイッチ２０５の共通端子２０５ａに出力する。
　ローノイズアンプ２１３は、第３スイッチ２０６の共通端子２０６ａからの受信信号を整合回路２１４を介して受信し、受信した受信信号を増幅して信号出力端子２０３に出力する。
　整合回路２０９は、第１スイッチ２０４とデュプレクサ２０７との間に接続されており、第１スイッチ２０４とデュプレクサ２０７との間のインピーダンス整合を行う。整合回路２１０は、第１スイッチ２０４とデュプレクサ２０８との間に接続されており、第１スイッチ２０４とデュプレクサ２０８との間のインピーダンス整合を行う。出力整合回路２１２は、第２スイッチ２０５とパワーアンプ２１１との間に接続されており、第２スイッチ２０５とパワーアンプ２１１との間にインピーダンス整合を行う。整合回路２１４は、第３スイッチ２０６とローノイズアンプ２１３との間に接続されており、第３スイッチ２０６とローノイズアンプ２１３との間にインピーダンス整合を行う。
　図９を参照して、実施形態４に係る樹脂モールド部品１と図８の範囲Ｗ１の構成との対応関係を説明する。実施形態４に係る樹脂モールド部品１では、チップ型電子部品３Ａは、ローノイズアンプ２１３である。チップ型電子部品３Ａのパッド電極３２ｃは、ローノイズアンプ２１３の入力部２１３ａである。チップ型電子部品３Ａのパッド電極３２ｄは、ローノイズアンプ２１３の出力部２１３ｂである。パッド電極３２ｃ，３２ｄはそれぞれ、第１薄膜導電層５２の接続電極層５２２ａ，５２２ｂによって外部端子電極７ａ，７ｂと接続されている。
　また、チップ型電子部品３Ｂは、パワーアンプ２１１である。チップ型電子部品３Ｂのパッド電極３２ｅは、パワーアンプ２１１の入力部２１１ａである。パッド電極３２ｅは、第１薄膜導電層５２の接続電極層５２２ｃによって外部端子電極７ｃと接続されている。チップ型電子部品３Ｂのパッド電極３２ｆは、パワーアンプ２１１の出力部２１１ｂである。パッド電極３２ｆは、第１薄膜導電層５２の接続電極層５２３及び接続電極４を介して第２薄膜導電層６２と接続されている。
　また、整合回路２１４は、第１薄膜導電層５２及び第２薄膜導電層６２の少なくとも一方（図９の例では第１薄膜導電層５２）に含まれている。より詳細には、整合回路２１４は、第１薄膜導電層５２の接続電極層５２２ａに含まれている。出力整合回路２１２は、第１薄膜導電層５２及び第２薄膜導電層６２のうちの他方（図９の例では第２薄膜導電層６２）によって形成されている。
　接続電極層５２２ａ（すなわち整合回路２１４）は、樹脂層２の厚さ方向Ｄ１からの平面視で、チップ型電子部品３Ａ（すなわちローノイズアンプ２１３）に重なっている。接続電極層５２２ａのビア電極５２ｄは、整合回路２１４の入力部２１４ａであり、外部端子電極７ａに接続されている。接続電極層５２２ａのビア電極５２ｃは、整合回路２１４の出力部２１２ｂであり、チップ型電子部品３Ａのパッド電極３２ｃ（ローノイズアンプ２１３の入力部２１３ａ）に接続されている。
　第２薄膜導電層６２（すなわち出力整合回路２１２）は、樹脂層２の厚さ方向Ｄ１からの平面視で、チップ型電子部品３Ｂ（すなわちパワーアンプ２１１）に重なっている。第２薄膜導電層６２のビア電極６２ｃは、出力整合回路２１２の入力部２１２ａである。ビア電極６２ｃは、接続電極４及び接続電極層５２３を介してパッド電極３２ｆ（パワーアンプ２１１の出力部２１１ｂ）に接続されている。第２薄膜導電層６２において出力整合回路２１２の出力部２１２ｂに対応するビア電極（図示所略）は、樹脂層２内の図示省略の接続電極及び第１薄膜導電層５２の図示省略の接続電極層を介して外部端子電極７ｄに接続されている。
　実施形態４において、ローノイズアンプ２１３は、受信信号が通る受信用部品の一例である。整合回路２１４は、受信用部品に接続された回路（第２回路）の一例である。また、パワーアンプ２１１は、送信信号が通る送信用部品の一例である。出力整合回路２１２は、送信用部品に接続された回路（第１回路）の一例である。すなわち、実施形態４に係る樹脂モールド部品１は、複数のチップ型電子部品３を備える場合において、複数のチップ型電子部品３が送信用部品及び受信用部品を含む場合の一例である。
　実施形態４によれば、パワーアンプ２１１、ローノイズアンプ２１３、出力整合回路２１２及び整合回路２１４を１つの部品（樹脂モールド部品１）に一体化でき、かつ樹脂モールド部品１を低背化しやすい。また、出力整合回路２１２（すなわち送信用部品に接続された回路）及び整合回路２１４（すなわち受信用部品に接続された回路）を樹脂モールド部品１の樹脂層２の表と裏に分けて配置できる。この結果、出力整合回路２１２と整合回路２１４との電磁気的なアイソレーションを確保できる。
　（実施形態５）
　図１０に示すように、実施形態５に係る樹脂モールド部品１は、実施形態１に係る樹脂モールド部品１と比べて、２つのチップ型電子部品３Ａ，３Ｂの第４主面３１ｂが樹脂層２の第２主面２ｂと面一に形成されている点が異なる以外は、同様に構成されている。
　実施形態５では、第２配線層６は、樹脂層２の第２主面２ｂ及びチップ型電子部品３の第４主面３１ｂを覆うように形成されている。より詳細には、樹脂層２の第２主面２ｂ及び２つのチップ型電子部品３Ａ，３Ｂの第４主面３１ｂを覆うように、第２無機薄膜絶縁層６１が設けられている。そして、第２無機薄膜絶縁層６１に第２薄膜導電層６２が設けられている。
　２つのチップ型電子部品３Ａ，３Ｂの第４主面３１ｂと樹脂層２の第２主面２ｂとを面一に形成する方法としては、実施形態１の製造方法に基づいて、樹脂層２の内部に２つのチップ型電子部品３Ａ，３Ｂ及び接続電極４を設ける。そして、研磨装置を用いて、樹脂層２の第２主面２ｂを２つのチップ型電子部品３Ａ，３Ｂの第４主面３１ｂが露出するまで研磨する。
　実施形態５によれば、チップ型電子部品３Ａ，３Ｂの第４主面３１ｂは樹脂層２で覆われないため、第４主面３１ｂが樹脂層２で覆われない分、樹脂層２における厚さ方向Ｄ１の厚さを薄くできる。この結果、樹脂モールド部品１を更に低背化しやすい。
　なお、実施形態５では、樹脂層２の内部に設けられた複数のチップ型電子部品３の全ての第４主面３１ｂを、樹脂層２の第２主面２ｂと面一にする場合を例示する。ただし、複数のチップ型電子部品３のうちの少なくとも１つの第４主面３１ｂを樹脂層２の第２主面２ｂと面一にしてもよい。例えば、複数のチップ型電子部品３のうち、樹脂層２の第１主面２ａからチップ型電子部品３の第４主面３１ｂまでの高さが一番高いチップ型電子部品３の第４主面３１ｂを、樹脂層２の第２主面２ｂと面一にしてもよい。
　なお、実施形態５では、チップ型電子部品３の第４主面３１ｂ（すなわちパッド電極３２とは反対側の主面）は樹脂層２の第２主面２ｂ側に配置されるため、チップ型電子部品３の第４主面３１ｂと樹脂層２の第２主面２ｂとが面一にされる。ただし、チップ型電子部品３の第４主面３１ｂが樹脂層２の第１主面２ａ側に配置される構成では、チップ型電子部品３の第４主面３１ｂと樹脂層２の第１主面２ａとが面一にされる。すなわち、チップ型電子部品３の第４主面３１ｂは、樹脂層２の第１主面２ａ又は第２主面２ｂと面一にされる。なお、チップ型電子部品３の第４主面３１ｂが樹脂層２の第１主面２ａ側に配置される構成では、外部端子電極７は、第１配線層５の外側主面に設けられる代わりに、第２配線層６の外側主面に設けられる。そして、第１薄膜導電層５２の接続電極層５２１～５２３は、第１薄膜導電層５２によって形成される代わりに、第２薄膜導電層６２によって形成される。
　（実施形態６）
　実施形態６では、実施形態１に係る樹脂モールド部品１を備える高周波モジュール３００の一例を説明する。なお、高周波モジュール３００は、実施形態１に係る樹脂モールド部品１の代わりに、実施形態２～５のいずれか１つの樹脂モールド部品１を備えてもよい。
　高周波モジュール３００は、一例として、実施形態４で説明した高周波モジュール２００と同じ回路構成（図８参照）を備える。高周波モジュール３００では、例えば、上記の回路構成（図８参照）の範囲Ｗ２内のチップ型電子部品（パワーアンプ２１１及び出力整合回路２１２）が樹脂モールド部品１によって構成されている。
　図１１に示すように、高周波モジュール３００は、実装基板３０１と、複数の外部接続電極３０２と、複数のチップ型電子部品３０３と、樹脂モールド部品１と、第１樹脂層３０４及び第２樹脂層３０５と、シールド層３０６とを備える。複数の外部接続電極３０２は、アンテナ端子２０１、信号入力端子２０２及び信号出力端子２０３を含む。
　樹脂モールド部品１は、図８の回路構成のうち、例えば範囲Ｗ２内のチップ型電子部品（すなわちパワーアンプ２１１及び出力整合回路２１２）を備える。複数のチップ型電子部品３０３は、図８の回路構成のうち、パワーアンプ２１１及び出力整合回路２１２以外のチップ型電子部品である。
　実装基板３０１は、複数のチップ型電子部品３０３を実装するための基板である。実装基板３０１は、実装基板３０１の厚さ方向Ｄ２において互いに対向する２つの主面（第５主面３０１ａ及び第６主面３０１ｂ）を有する。
　実装基板３０１の第５主面３０１ａには、例えば、樹脂モールド部品１と、複数のチップ型電子部品３０３のうちの整合回路２０９，２１０，２１４及びデュプレクサ２０７，２０８とが実装されている。なお、図１１では、実装基板３０１の第５主面３０１ａに実装されるチップ型電子部品３０３（すなわち整合回路２０９，２１０，２１４及びデュプレクサ２０７，２０８）のうち、整合回路２０９及びデュプレクサ２０７のみが図示されている。
　実装基板３０１の第６主面３０１ｂには、複数の外部接続電極３０２と、複数のチップ型電子部品３０３のうちのローノイズアンプ２１３、第１スイッチ２０４、第２スイッチ２０５及び第３スイッチ２０６とが実装されている。なお、図１１では、実装基板３０１の第６主面３０１ｂに実装されるチップ型電子部品３０３（すなわちローノイズアンプ２１３、第１スイッチ２０４、第２スイッチ２０５及び第３スイッチ２０６）のうち、ローノイズアンプ２１３及び第１スイッチ２０４のみが図示されている。また、複数の外部接続電極３０２のうち、アンテナ端子２０１及び信号入力端子２０２のみが図示されている。
　第１樹脂層３０４は、実装基板３０１の第５主面３０１ａに設けられている。第１樹脂層３０４は、実装基板３０１の第５主面３０１ａに実装された樹脂モールド部品１及び複数のチップ型電子部品３０３を覆っている。
　第２樹脂層３０５は、実装基板３０１の第６主面３０１ｂに設けられている。第２樹脂層３０５は、実装基板３０１の第６主面３０１ｂに実装された複数の外部接続電極３０２及び複数のチップ型電子部品３０３を覆っている。より詳細には、第２樹脂層３０５は、チップ型電子部品３０３においては、外表面の全体を覆っている。また、第２樹脂層３０５は、外部接続電極３０２においては、先端面を露出しかつ先端面以外（外周面）を覆っている。
　シールド層３０６は、例えば金属である。シールド層３０６は、第１樹脂層３０４の外表面（外周面及び外側主面）と、第２樹脂層３０５の外周面と、実装基板３０１の外周面とに設けられている。より詳細には、シールド層３０６は、第１樹脂層３０４の外表面の全体と、実装基板３０１の外周面の全体と、第２樹脂層３０５の外周面の一部を覆っている。
　実施形態６によれば、樹脂モールド部品１の利点を有する高周波モジュール３００を提供できる。
　（態様）
　以上説明した実施形態及び変形例により以下の態様が開示されている。
　第１の態様に係る樹脂モールド部品（１）は、樹脂層（２）と、少なくとも１つのチップ型電子部品（３Ａ，３Ｂ）と、第１無機薄膜絶縁層（５１）と、第１薄膜導電層（５２）と、を備える。樹脂層（２）は、互いに対向する第１主面（２ａ）及び第２主面（２ｂ）を有する。少なくとも１つのチップ型電子部品（３Ａ，３Ｂ）は、樹脂層（２）の内部に設けられている。第１無機薄膜絶縁層（５１）は、樹脂層（２）の第１主面（２ａ）に設けられている。第１薄膜導電層（５２）は、第１無機薄膜絶縁層（５１）に設けられている。
　この構成によれば、第１無機薄膜絶縁層（５１）は、無機材料によって形成されるため、樹脂層（２）の第１主面（２ａ）に樹脂又はセラミックが設けられた構成と比べて、第１無機薄膜絶縁層（５１）を薄くできる。この結果、樹脂モールド部品（１）を低背化しやすい。
　第２の態様に係る樹脂モールド部品（１）は、第１の態様において、第２無機薄膜絶縁層（６１）と、第２薄膜導電層（６２）と、を更に備える。第２無機薄膜絶縁層（６１）は、樹脂層（２）の第２主面（２ｂ）に設けられている。第２薄膜導電層（６２）は、第２無機薄膜絶縁層（６１）に設けられている。
　この構成によれば、第２無機薄膜絶縁層（６１）は、無機材料によって形成されるため、樹脂層（２）の第２主面（２ｂ）に樹脂又はセラミックが設けられた構成と比べて、第２無機薄膜絶縁層（６１）を薄くできる。この結果、樹脂層（２）の両側主面（第１主面（２ａ）及び第２主面（２ｂ））に無機薄膜絶縁層（第１無機薄膜絶縁層（５１）及び第２無機薄膜絶縁層（６１））及び薄膜導電層（第１薄膜導電層（５２）及び薄膜導電層（６２））が設けられた構成において、樹脂モールド部品（１）を更に低背化しやすい。
　第３の態様に係る樹脂モールド部品（１）では、第２の態様において、第１無機薄膜絶縁層（５１）及び第２無機薄膜絶縁層（６１）の少なくとも一方は、酸化膜、窒化膜又は酸窒化膜である。
　この構成によれば、第１無機薄膜絶縁層（５１）及び第２無機薄膜絶縁層（６１）の少なくとも一方を容易に薄膜状に形成できる。
　第４の態様に係る樹脂モールド部品（１）は、第２又は第３の態様において、複数のチップ型電子部品（３）を複数備える。複数のチップ型電子部品（３Ａ，３Ｂ）は、第１ＩＣチップ（１４Ａ；１４Ｃ）と、第２ＩＣチップ（１４Ｂ）と、を含む。第１ＩＣチップ（１４Ａ；１４Ｃ）は、パワーアンプ（１２）を構成する複数の増幅器のうちの信号入力側の増幅器である第１増幅器（１２１ｂ）を含む。第２ＩＣチップ（１４Ｂ）は、パワーアンプ（１２）を構成する複数の増幅器のうちの信号出力側の増幅器である第２増幅器（１２３ａ，１２３ｂ）を含む。
　この構成によれば、パワーアンプ（１２）を構成する第１増幅器（１２１ｂ）及び第２増幅器（１２３ａ，１２３ｂ）を１つの部品（樹脂モールド部品（１））で構成でき、かつ樹脂モールド部品（１）を低背化しやすい。
　第５の態様に係る樹脂モールド部品（１）では、第４の態様において、第１薄膜導電層（５２）及び第２薄膜導電層（６２）の少なくとも一方は、第２増幅器（１２３ａ，１２３ｂ）の出力部に接続された出力整合回路（１３）を含む。出力整合回路（１３）は、樹脂層（２）の厚さ方向（Ｄ１）からの平面視で第２ＩＣチップ（１４Ｂ）と重なっている。
　この構成によれば、出力整合回路（１３）は、第１薄膜導電層（５２）及び第２薄膜導電層（６２）の少なくとも一方に含まれるため、樹脂モールド部品（１）が出力整合回路（１３）を含む構成において、樹脂モールド部品（１）を低背化しやすい。また、出力整合回路（１３）は、第２ＩＣチップ（１４Ｂ）と重なっているため、出力整合回路（１３）と樹脂モールド部品（１）内の他の部品との間の電磁気的なアイソレーションを確保できる。
　第６の態様に係る樹脂モールド部品（１）では、第４又は第５の態様において、第１ＩＣチップ（１４Ａ）は、第１増幅器（１２１ｂ）の出力部に接続された整合回路（１２２）を含む。
　この構成によれば、整合回路（１２２）と第１増幅器（１２１ｂ）とが同じ第１ＩＣチップ（１４Ａ）に含まれるため、整合回路（１２２）と第１増幅器（１２１ｂ）との間のインピーダンス整合を調整し易い。
　第７の態様に係る樹脂モールド部品（１）では、第４又は第５の態様において、第１薄膜導電層（５２）及び第２薄膜導電層（６２）の少なくとも一方は、第１増幅器（１２１ｂ）の出力部に接続された整合回路（１２２）を含む。
　この構成によれば、第１薄膜導電層（５２）及び第２薄膜導電層（６２）の少なくとも一方が整合回路（１２２）を含むため、すなわち第１ＩＣチップ（１４Ｃ）は整合回路（１２２）を含まないため、第１ＩＣチップ（１４Ｃ）を小型化できる。
　第８の態様に係る樹脂モールド部品（１）は、第２又は第３の態様において、チップ型電子部品（３）を複数備える。複数のチップ型電子部品（３Ａ，３Ｂ）は、送信信号が通る送信用部品（１８；２１１）と、受信信号が通る受信用部品（１９；２１３）と、を含む。
　この構成によれば、送信用部品（１８；２１１）及び受信用部品（１９；２１３）を１つの部品（樹脂モールド部品（１））に一体化でき、かつ樹脂モールド部品（１）を低背化しやすい。
　第９の態様に係る樹脂モールド部品（１）では、第８の態様において、第１薄膜導電層（５２）及び第２薄膜導電層（６２）のうちの一方は、送信用部品（２１１）に接続された第１回路（２１２）を含む。第１薄膜導電層（５２）及び第２薄膜導電層（６２）のうちの他方は、受信用部品（２１３）に接続された第２回路（２１４）を含む。
　この構成によれば、送信用部品（２１１）、受信用部品（２１３）、第１回路（２１２）及び第２回路（２１４）を１つの部品（樹脂モールド部品（１））に一体化でき、かつ樹脂モールド部品（１）を低背化しやすい。また、第１回路（２１２）及び第２回路（２１４）を樹脂モールド部品（１）の樹脂層（２）の表と裏に分けて配置できる。この結果、第１回路（２１２）と第２回路（２１４）との間の電磁気的なアイソレーションを確保できる。
　第１０の態様に係る樹脂モールド部品（１）では、第８の態様において、送信用部品（１８）は、送信フィルタ（１８）である。受信用部品（１９）は、受信フィルタ（１９）である。第１薄膜導電層（５２）及び第２薄膜導電層（６２）の少なくとも一方は、送信フィルタ（１８）の出力部と受信フィルタ（１９）の入力部との両方に接続された整合回路（１７）を含む。
　この構成によれば、送信フィルタ（１８）及び受信フィルタ（１９）を備えるデュプレクサ（１６）と、デュプレクサ（１６）に接続された整合回路（１７）とを、１つの部品（樹脂モールド部品（１））に一体化でき、かつ樹脂モールド部品（１）を低背化しやすい。
　第１１の態様に係る樹脂モールド部品（１）では、第１～第１０の態様のいずれか１つにおいて、チップ型電子部品（３Ａ，３Ｂ）は、部品本体（３１）と、パッド電極（３２）と、を有する。部品本体（３１）は、互いに対向する第３主面（３１ａ）及び第４主面（３１ｂ）を有する。パッド電極（３２）は、第３主面（３１ａ）に設けられている。部品本体（３１）の第４主面（３１ｂ）は、樹脂層（２）の第１主面（２ａ）又は第２主面（２ｂ）と面一である。
　この構成によれば、チップ型電子部品（３Ａ，３Ｂ）の第４主面（３１ｂ）は樹脂層（２）の第１主面（２ａ）又は第２主面（２ｂ）と面一である。このため、チップ型電子部品（３Ａ，３Ｂ）の第４主面（３１ｂ）が樹脂層（２）で覆われない分、樹脂層（２）の厚さ（Ｄ１）を薄くできる。この結果、樹脂モールド部品（１）を更に低背化しやすい。
　第１２の態様に係る高周波モジュール（３００）は、第１～１１の態様のいずれか１つの樹脂モールド部品（１）と、樹脂モールド部品（１）が配置された実装基板（３０１）と、を備える。
　この構成によれば、樹脂モールド部品（１）の利点を有する高周波モジュール（３００）を提供できる。
　１　樹脂モールド部品
　２　樹脂層
　２ａ　第１主面
　２ｂ　第２主面
　３，３Ａ，３Ｂ　チップ型電子部品
　４　接続電極
　５　第１配線層
　５ａ　外側主面
　６　第２配線層
　７，７ａ～７ｄ　外部端子電極
　１０　入力端子
　１１　出力端子
　１２　パワーアンプ
　１３　出力整合回路
　１３ｐ　入力部
　１３ｑ　出力部
　１４Ａ，１４Ｃ　第１ＩＣチップ
　１４Ｂ　第２ＩＣチップ
　１５Ａ　入力端子
　１５Ｂ　出力端子
　１５Ｃ　入出力端子
　１６　デュプレクサ
　１７　整合回路
　１７ａ　一端
　１７ｂ　一端
　１８　送信フィルタ（送信用部品）
　１８ａ　入力部
　１８ｂ　出力部
　１９　受信フィルタ（受信用部品）
　１９ａ　入力部
　１９ｂ　出力部
　２１　ＲＦ信号処理回路
　２２　ベースバンド信号処理回路
　３１　部品本体
　３１ａ　第３主面
　３１ｂ　第４主面
　３１ｃ　外周面
　３２，３２ａ～３２ｆ　パッド電極
　３２ｓ　接触面
　５１　第１無機薄膜絶縁層
　５２　第１薄膜導電層
　５２ａ　導体層
　５２ｂ，５２ｃ，５２ｄ　ビア電極
　６１　第２無機薄膜絶縁層
　６２　第２薄膜導電層
　６２ａ　導体層
　６２ｂ，６２ｃ，６２ｕ　ビア電極
　１２１　ドライバ段
　１２１ａ　整合回路
　１２１ｂ　第１増幅器
　１２１ｐ　入力部
　１２１ｑ　出力部
　１２２　段間整合回路（整合回路）
　１２２ｐ　入力部
　１２２ｑ　出力部
　１２３　最終段
　１２３ａ　第２増幅器
　１２３ｂ　第２増幅器
　１２３ｐ　入力部
　１２３ｑ　出力部
　２００　高周波モジュール
　２０１　アンテナ端子
　２０２　信号入力端子
　２０３　信号出力端子
　２０４　第１スイッチ
　２０４ａ　共通端子
　２０４ｂ　選択端子
　２０４ｃ　選択端子
　２０５　第２スイッチ
　２０５ａ　共通端子
　２０５ｂ　選択端子
　２０５ｃ　選択端子
　２０６　第３スイッチ
　２０６ａ　共通端子
　２０６ｂ　選択端子
　２０６ｃ　選択端子
　２０７，２０８　デュプレクサ
　２０７Ｒ，２０８Ｒ　受信フィルタ
　２０７Ｔ，２０８Ｔ　送信フィルタ
　２０９，２１０　整合回路
　２１１　パワーアンプ（送信用部品）
　２１１ａ　入力部
　２１１ｂ　出力部
　２１２　出力整合回路（第１回路）
　２１２ａ　入力部
　２１２ｂ　出力部
　２１３　ローノイズアンプ（受信用部品）
　２１３ａ　入力部
　２１３ｂ　出力部
　２１４　整合回路（第２回路）
　２１４ａ　入力部
　２２０　アンテナ
　２３０　信号処理回路
　２３１　ＲＦ信号処理回路
　２３２　ベースバンド信号処理回路
　３００　高周波モジュール
　３０１　実装基板
　３０１ａ　第５主面
　３０１ｂ　第６主面
　３０２　外部接続電極
　３０３　チップ型電子部品
　３０４　第１樹脂層
　３０５　第２樹脂層
　３０５ａ　第５主面
　３０６　シールド層
　５２１，５２２，５２２ａ～５２２ｃ，５２３　接続電極層
　Ｃ１～Ｃ４　キャパシタ
　Ｄ１，Ｄ２　厚さ方向
　Ｌ１，Ｌ３　１次コイル
　Ｌ２，Ｌ４　２次コイル
　Ｎ１，Ｎ２　分岐点
　Ｔ１，Ｔ２　トランス
　Ｗ１，Ｗ２　範囲

Claims (12)

  1. 　互いに対向する第１主面及び第２主面を有する樹脂層と、
    　前記樹脂層の内部に設けられた少なくとも１つのチップ型電子部品と、
    　前記樹脂層の前記第１主面に設けられた第１無機薄膜絶縁層と、
    　前記第１無機薄膜絶縁層に設けられた第１薄膜導電層と、を備える、
    樹脂モールド部品。
  2. 　前記樹脂層の前記第２主面に設けられた第２無機薄膜絶縁層と、
    　前記第２無機薄膜絶縁層に設けられた第２薄膜導電層と、を更に備える、
    　請求項１に記載の樹脂モールド部品。
  3. 　前記第１無機薄膜絶縁層及び前記第２無機薄膜絶縁層の少なくとも一方は、酸化膜、窒化膜又は酸窒化膜である、
    請求項２に記載の樹脂モールド部品。
  4. 　前記チップ型電子部品を複数備え、
    　前記複数のチップ型電子部品は、
    　　パワーアンプを構成する複数の増幅器のうちの信号入力側の増幅器である第１増幅器を含む第１ＩＣチップと、
    　　前記パワーアンプを構成する前記複数の増幅器のうちの信号出力側の増幅器である第２増幅器を含む第２ＩＣチップと、を含む、
    請求項２又は３に記載の樹脂モールド部品。
  5. 　前記第１薄膜導電層及び前記第２薄膜導電層の少なくとも一方は、前記第２増幅器の出力部に接続された出力整合回路を含み、
    　前記出力整合回路は、前記樹脂層の厚さ方向からの平面視で前記第２ＩＣチップと重なっている、
    請求項４に記載の樹脂モールド部品。
  6. 　前記第１ＩＣチップは、前記第１増幅器の出力部に接続された整合回路を含む、
    請求項４又は５に記載の樹脂モールド部品。
  7. 　前記第１薄膜導電層及び前記第２薄膜導電層の少なくとも一方は、前記第１増幅器の出力部に接続された整合回路を含む、
    請求項４又は５に記載の樹脂モールド部品。
  8. 　前記チップ型電子部品を複数備え、
    　前記複数のチップ型電子部品は、
    　　送信信号が通る送信用部品と、
    　　受信信号が通る受信用部品と、を含む、
    請求項２又は３に記載の樹脂モールド部品。
  9. 　前記第１薄膜導電層及び前記第２薄膜導電層のうちの一方は、前記送信用部品に接続された第１回路を含み、
    　前記第１薄膜導電層及び前記第２薄膜導電層のうちの他方は、前記受信用部品に接続された第２回路を含む、
    請求項８に記載の樹脂モールド部品。
  10. 　前記送信用部品は、送信フィルタであり、
    　前記受信用部品は、受信フィルタであり、
    　前記第１薄膜導電層及び前記第２薄膜導電層の少なくとも一方は、前記送信フィルタの出力部と前記受信フィルタの入力部との両方に接続された整合回路を含む、
    請求項８に記載の樹脂モールド部品。
  11. 　前記チップ型電子部品は、
    　　互いに対向する第３主面及び第４主面を有する部品本体と、
    　　前記第３主面に設けられたパッド電極と、を有し、
    　前記部品本体の前記第４主面は、前記樹脂層の前記第１主面又は前記第２主面と面一である、
    請求項１～１０のいずれか１項に記載の樹脂モールド部品。
  12. 　請求項１～１１のいずれか１項に記載の樹脂モールド部品と、
    　前記樹脂モールド部品が配置された実装基板と、を備える、
    高周波モジュール。
PCT/JP2023/025385 2022-08-03 2023-07-10 樹脂モールド部品及び高周波モジュール WO2024029279A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022124232 2022-08-03
JP2022-124232 2022-08-03

Publications (1)

Publication Number Publication Date
WO2024029279A1 true WO2024029279A1 (ja) 2024-02-08

Family

ID=89849169

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/025385 WO2024029279A1 (ja) 2022-08-03 2023-07-10 樹脂モールド部品及び高周波モジュール

Country Status (1)

Country Link
WO (1) WO2024029279A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278040A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2016134516A (ja) * 2015-01-20 2016-07-25 ローム株式会社 半導体装置およびその製造方法
JP2017157802A (ja) * 2016-03-04 2017-09-07 富士ゼロックス株式会社 半導体パッケージ及び半導体パッケージの製造方法
JP2020123599A (ja) * 2019-01-29 2020-08-13 ルネサスエレクトロニクス株式会社 半導体モジュールおよびその製造方法
JP2021197611A (ja) * 2020-06-12 2021-12-27 株式会社村田製作所 高周波モジュール及び通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010278040A (ja) * 2009-05-26 2010-12-09 Renesas Electronics Corp 半導体装置の製造方法および半導体装置
JP2016134516A (ja) * 2015-01-20 2016-07-25 ローム株式会社 半導体装置およびその製造方法
JP2017157802A (ja) * 2016-03-04 2017-09-07 富士ゼロックス株式会社 半導体パッケージ及び半導体パッケージの製造方法
JP2020123599A (ja) * 2019-01-29 2020-08-13 ルネサスエレクトロニクス株式会社 半導体モジュールおよびその製造方法
JP2021197611A (ja) * 2020-06-12 2021-12-27 株式会社村田製作所 高周波モジュール及び通信装置

Similar Documents

Publication Publication Date Title
CN111355513B (zh) 高频模块和通信装置
US11757478B2 (en) Radio frequency module and communication device
US11381265B2 (en) Radio frequency module and communication device
CN216699995U (zh) 高频模块和通信装置
US11979137B2 (en) High-frequency module and communication apparatus
WO2020090230A1 (ja) 高周波モジュールおよび通信装置
WO2021039068A1 (ja) 高周波モジュールおよび通信装置
US20210152195A1 (en) Radio frequency module and communication device
CN213879810U (zh) 高频模块和通信装置
US11394421B2 (en) Radio frequency module and communication device
KR102499032B1 (ko) 고주파 모듈 및 통신 장치
US11496169B2 (en) Radio frequency module and communication device
CN213213457U (zh) 高频模块和通信装置
US11431363B2 (en) Radio frequency module and communication device
CN216699996U (zh) 高频模块和通信装置
CN216851961U (zh) 高频模块和通信装置
CN214851215U (zh) 高频模块和通信装置
CN214851214U (zh) 高频模块和通信装置
WO2024029279A1 (ja) 樹脂モールド部品及び高周波モジュール
WO2020179540A1 (ja) 高周波モジュールおよび通信装置
US11483023B2 (en) Radio-frequency module and communication device
JP2022011971A (ja) 高周波モジュール及び通信装置
WO2023022047A1 (ja) 高周波モジュール
WO2024203269A1 (ja) 高周波モジュール、及び、通信装置
WO2023021982A1 (ja) 高周波モジュール

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23849838

Country of ref document: EP

Kind code of ref document: A1