[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2023002643A1 - 撮像素子及び撮像装置 - Google Patents

撮像素子及び撮像装置 Download PDF

Info

Publication number
WO2023002643A1
WO2023002643A1 PCT/JP2021/044683 JP2021044683W WO2023002643A1 WO 2023002643 A1 WO2023002643 A1 WO 2023002643A1 JP 2021044683 W JP2021044683 W JP 2021044683W WO 2023002643 A1 WO2023002643 A1 WO 2023002643A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
transistor
pixel
gain
reset
Prior art date
Application number
PCT/JP2021/044683
Other languages
English (en)
French (fr)
Inventor
元展 鳥居
弦 笠井
Original Assignee
テックポイント インク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テックポイント インク filed Critical テックポイント インク
Priority to KR1020247004441A priority Critical patent/KR20240032969A/ko
Priority to CN202180100686.XA priority patent/CN117678233A/zh
Priority to US18/290,625 priority patent/US20240334082A1/en
Publication of WO2023002643A1 publication Critical patent/WO2023002643A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70Circuitry for compensating brightness variation in the scene
    • H04N23/745Detection of flicker frequency or suppression of flicker wherein the flicker is caused by illumination, e.g. due to fluorescent tube illumination or pulsed LED illumination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/51Control of the gain
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/58Control of the dynamic range involving two or more exposures
    • H04N25/587Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields
    • H04N25/589Control of the dynamic range involving two or more exposures acquired sequentially, e.g. using the combination of odd and even image fields with different integration times, e.g. short and long exposures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50Control of the SSIS exposure
    • H04N25/57Control of the dynamic range
    • H04N25/59Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Definitions

  • the present invention relates to an imaging device and an imaging device.
  • LED flicker is a phenomenon in which an LED light source flickers in an image or appears to be turned off, depending on the timing of the blinking and the exposure time of the imaging device, because the LED light source blinks at a constant frequency at high speed.
  • DGC transistor dual gain control transistor
  • FIG. 5 is a circuit diagram of a pixel included in a conventional imaging device.
  • the pixel 100 shown in FIG. 5 is a so-called 4Tr pixel having four transistors per pixel, a DGC transistor 28, and a large-capacity capacitor 29 capable of storing a large amount of electric charge generated by long-time exposure. It has a structure that
  • the charge accumulated in the photodiode 23 is transferred to the first floating diffusion (hereinafter, first FD) 21 by a transfer transistor (hereinafter, TRG transistor) 24 . Even when the TRG transistor 24 is in a non-conducting state, the charge overflowing from the photodiode 23 is transferred to the first FD 21 .
  • the TRG transistor 24 Even if the TRG transistor 24 is in a non-conducting state, the charge overflowing from the photodiode 23 is accumulated in the first FD 21 . For this reason, the first FD 21 cannot be reset, which is necessary before the charge is read as a signal.
  • the reset level after long-time exposure depends on the subject and the exposure time, making it difficult to keep the signal of the pixel 100 within the range of the AD conversion device.
  • the reset is performed before starting the long-time exposure, it takes a long time to read the charge as a signal.
  • An object of the present invention is to provide an imaging element and an imaging apparatus capable of obtaining a signal with reduced influence of noise.
  • An aspect of the present invention that solves the above problems is a photodiode that generates charges by photoelectric conversion, a first floating diffusion that converts the charges into a potential corresponding to the amount of the charges, and a second floating diffusion, a transfer transistor that transfers the charge of the photodiode to the first floating diffusion; an amplification transistor that generates a pixel signal corresponding to the potential converted by the first floating diffusion; a dual gain control transistor disposed between the second floating diffusions for switching a conversion gain between high gain and low gain when converting charges into pixel signals; and a capacitor connected to the second floating diffusions.
  • an overflow gate transistor arranged between the photodiode and the second floating diffusion, and a reset transistor for resetting voltages of the first floating diffusion, the second floating diffusion, the photodiode, and the capacitor. and is capable of a series of imaging operations consisting of shutter operation, exposure, and reading of pixel signals, wherein the transfer transistor and the overflow gate transistor overflow the photodiode during exposure in a non-conducting state.
  • the charge is set to flow into the second floating diffusion and the capacitor, and in the reading operation of the imaging operation, resetting is performed by the reset transistor while the gain is switched to high by the dual gain control transistor.
  • the pixel signal is read to obtain a high-gain reset signal, and after that, the transfer transistor is turned on, the pixel signal is read to obtain a high-gain signal, and the difference between the high-gain signal and the high-gain reset signal is An imaging device characterized by outputting a certain first signal.
  • a second aspect of the present invention is the imaging device according to the first aspect, wherein in the reading operation of the imaging operation, after reading the first signal, the gain is switched to a lower gain by the dual gain control transistor. state, after the transfer transistor is turned on, the pixel signal is read to obtain a low gain signal, and after that, after being reset by the reset transistor, the pixel signal is read to obtain a low gain reset signal, and the low gain signal is obtained. and the low gain reset signal to output a second signal.
  • the dual gain control transistor in a reading operation in an imaging operation in which the exposure time is shorter than that in the imaging operation, the dual gain control transistor provides a high gain.
  • the pixel signal is read out as a short-time reset signal after being reset by the reset transistor, and then the pixel signal is read out as a short-time signal after the transfer transistor is turned on, and
  • the imaging device is characterized by outputting a third signal that is a difference between a short-time signal and the short-time reset signal.
  • a fourth aspect of the present invention is the imaging device according to any one of the first to third aspects, wherein the capacitor is connected to a row selection signal, and the row selection signal is connected to the first row selection signal during exposure.
  • the image pickup device is characterized in that the potential and the second potential can be set differently at the time of readout.
  • a fifth aspect of the present invention is the imaging device according to any one of the first to fourth aspects, wherein the overflow gate transistor is turned on only when resetting, or is kept in a non-conducting state at all times to perform an imaging operation. It is in the image sensor that is characterized.
  • a sixth aspect of the present invention is the imaging device according to any one of the first to fifth aspects, wherein the photodiode, the transfer transistor, the overflow gate transistor, the dual gain control transistor, and the second
  • the imaging device is characterized in that each pixel has a floating diffusion, and the first floating diffusion, the reset transistor, the amplification transistor, and the row selection transistor for row selection are shared by a plurality of adjacent pixels.
  • a seventh aspect of the present invention is an imaging device comprising the imaging device according to any one of the first to sixth aspects.
  • the present invention solves the problems of LED flicker and photodiode saturation, enables pixel sharing, makes it easier to fit the pixel signal within the range of the AD conversion device, and reduces the effects of noise.
  • An imaging device and an imaging device are provided that can obtain
  • FIG. 2 is a block diagram showing the configuration of an imaging element according to Embodiment 1;
  • FIG. 2 is a circuit diagram showing the configuration of a pixel according to Embodiment 1;
  • FIG. 4 is a timing chart of the imaging element according to Embodiment 1;
  • 2 is a circuit diagram showing the configuration of a pixel-sharing pixel according to the first embodiment;
  • FIG. It is a circuit diagram showing the configuration of a pixel according to the prior art. 4 is a timing chart of a conventional imaging device;
  • FIG. 10 is a circuit diagram showing the configuration of a pixel-sharing pixel according to the prior art;
  • the imaging element 10 is an XY addressing CMOS sensor capable of reading pixel signals for each pixel 20 .
  • the image sensor 10 includes a pixel array section 11, a row scanning section 12, a column processing section 13, a column scanning section 14, a timing control section 15, a row control line 16, a column signal line 17, and a signal processing section 18. It has In the present embodiment, each section of the imaging device 10 may be mounted on the same substrate, or a portion such as the signal processing section 18 may be mounted on another substrate.
  • the pixel array section 11 has a configuration in which a large number of pixels 20 are two-dimensionally arranged in a matrix. An analog signal output from the pixel 20 is called a pixel signal. A detailed configuration of the pixel 20 will be described later.
  • a row control line 16 is wired for each row and a column signal line 17 is wired for each column to a plurality of pixels 20 arranged in rows and columns.
  • the row control lines 16 transmit drive signals for driving when reading pixel signals from the pixels 20 .
  • the row scanning unit 12 is composed of a shift register, an address decoder, and the like, and drives each pixel row by row.
  • a pixel signal output from each pixel 20 in a row selected by the row scanning unit 12 is input to the column processing unit 13 through each column signal line 17 for each column.
  • the column processing unit 13 performs various processes such as correlated double sampling (CDS) and double data sampling (DDS) on pixel signals. Further, the column processing unit 13 has an analog-digital conversion function to convert analog pixel signals into digital pixel signals.
  • CDS correlated double sampling
  • DDS double data sampling
  • the column scanning unit 14 is composed of a shift register, an address decoder, etc., and sequentially selects unit circuits corresponding to the columns of the pixels 20 of the column processing unit 13 . By selective scanning by the column scanning unit 14, pixel signals that have undergone signal processing for each unit circuit in the column processing unit 13 are sequentially output.
  • the timing control unit 15 generates a clock signal, a control signal, and the like that serve as a reference for operations of the row scanning unit 12, the column processing unit 13, and the column scanning unit 14, and controls the row scanning unit 12, the column processing unit 13, and the column scanning unit. 14 or the like is controlled by applying a clock signal, a control signal, or the like.
  • the signal processing unit 18 performs signal processing on pixel signals output from the column processing unit 13 .
  • Examples of signal processing include various image processing such as black level correction, digital pixel signal buffering, variation correction, and color tone correction. Further, the signal processing unit 18 may convert N-bit parallel pixel signals into serial pixel signals and output them to the outside.
  • the pixel 20 includes a photodiode 23, a transfer transistor (hereinafter referred to as a TRG transistor) 24, a first floating diffusion 21 (hereinafter referred to as a first FD21), a second floating diffusion 22 (hereinafter referred to as a second FD22), an amplification transistor 25, A row selection transistor (hereinafter referred to as SEL transistor) 26 , a reset transistor (hereinafter referred to as RST transistor) 27 , a DGC transistor 28 , a capacitor 29 and an overflow gate transistor (hereinafter referred to as OFG transistor) 30 are provided.
  • SEL transistor row selection transistor
  • RST transistor reset transistor
  • OFG transistor overflow gate transistor
  • the photodiode 23 is an element that accumulates electrons according to the amount of light.
  • the charge accumulated in the photodiode 23 is transferred to the first FD 21 by the TRG transistor 24 . Further, when the photodiode 23 is saturated with electric charges and overflows, the overflowed electric charges are transferred to the second FD 22 even if the OFG transistor 30 is in a non-conducting state.
  • the first FD 21 and the second FD 22 convert the charge transferred from the photodiode 23 into a voltage signal and output it.
  • the first FD 21 is arranged between the TRG transistor 24 and the amplification transistor 25 .
  • An RST transistor 27 and a DGC transistor 28 are connected to the first FD 21 .
  • the second FD 22 is arranged between the DGC transistor 28 and the capacitor 29 .
  • An OFG transistor 30 is connected to the second FD 22 .
  • the TRG transistor 24 is arranged between the photodiode 23 and the first FD 21 .
  • the TRG transistor 24 transfers electrons from the photodiode 23 to the first FD 21 when the gate is turned on.
  • the RST transistor 27 is arranged between the power supply voltage VDD and the first FD 21 .
  • the RST transistor 27 becomes conductive when the reset signal RST is turned ON, and the potential of the first FD 21 is reset to the power supply voltage VDD.
  • the first FD 21 is connected to the gate of the amplification transistor 25, and the power supply voltage VDD and the SEL transistor 26 are connected to the drain and source.
  • the amplification transistor 25 outputs a pixel signal corresponding to the amount of charge transferred to the first FD 21 to the SEL transistor 26 .
  • the SEL transistor 26 is a transistor for setting the pixels 20 in a row to a selected state.
  • the SEL transistor 26 is turned on (conducting state) by the row selection signal SEL input from the row scanning unit 12 , and transmits the pixel signal output from the amplification transistor 25 to the column signal line 17 .
  • the DGC transistor 28 is connected between the first FD21 and the second FD22.
  • the DGC transistor 28 switches the conversion gain when converting the charge into the voltage signal in the first FD 21 between high gain and low gain.
  • LCG low conversion gain
  • HCG high conversion gain
  • the capacitor 29 is connected to the second FD 22 and the row selection signal SEL (floating diffusion control; denoted as FDC in FIG. 2).
  • the capacitance of the capacitor 29 is set to such an extent that it can store a large amount of charge generated in the photodiode 23 due to long-time exposure as will be described later.
  • the potential V2 of the FDC is preferably set so that the potential difference between the second FD 22 and the ground (GND) is as small as possible except when reading pixel signals, which will be described later.
  • the potential difference may be adjustable or fixed.
  • the OFG transistor 30 branches from between the photodiode 23 and the TRG transistor 24 and is connected to the second FD 22 . Even when the OFG transistor 30 is in a non-conducting state and the TRG transistor 24 is in a non-conducting state, the charge overflowing from the photodiode 23 flows into the second FD 22 via the OFG transistor 30. It's like The OFF state of the OFG transistor 30 means that the potential V1 applied to the gate is set so that the charge overflowing from the photodiode 23 as described above can flow into the second FD 22 via the OFG transistor 30. It refers to the state of being The gate of the OFG transistor may be fixed at potential V1.
  • FIG. 3 is a timing chart for explaining the operation of pixels.
  • the LED timing in the upper part of the figure represents the time during which the LED light source is ON (lighting) in the white portion and OFF (disappearing) in the gray portion.
  • the LED light source is turned on for a certain period of time every 1/100th of a second and then turned off.
  • SEL is a row selection signal applied to the SEL transistor 26 .
  • TRG is the signal applied to the TRG transistor 24 .
  • DGC is the signal applied to the DGC transistor 28 .
  • RST is the signal applied to the RST transistor 27 .
  • OFG is the signal applied to OFG transistor 30 . For any signal, ON indicates a conducting state, and OFF indicates a non-conducting state. These signals are input to each transistor by the timing control section 15 . Also, FDC represents that potential.
  • a series of operations including shutter operation, exposure, and reading of pixel signals is called an imaging operation
  • the first imaging operation and the second imaging operation can be performed depending on the length of the exposure time. It's becoming The exposure time is relatively long in the first imaging operation, and the exposure time is relatively short in the second imaging operation.
  • the first imaging operation will be explained.
  • a shutter operation is performed (time T0). Specifically, in shutter operation, the TRG transistor 24, the DGC transistor 28, the RST transistor 27, and the OFG transistor 30 are all turned ON. All charges accumulated in the photodiode 23, the first FD 21, the second FD 22, and the capacitor 29 are reset by the shutter operation.
  • the FDC is turned off during exposure, that is, from the reset operation to the start of the reading operation.
  • the potential V2 when the FDC is OFF is set so that the potential difference between the second FD22 and GND is as small as possible. At least the potential V2 is lower than the potential when the row selection signal SEL is ON.
  • the potential difference between the second FD 22 and GND can be reduced by reducing the potential V2 of the FDC. As a result, it is possible to reduce the leakage current and suppress the occurrence of white spots in the pixel signal.
  • the exposure is set to a long exposure of, for example, 1/100s or more. If such a long exposure is employed, the normal photodiode 23 is easily saturated. As described above, the charge overflowing from the photodiode 23 is designed to flow into the capacitor 29 via the second FD 22 even when the OFG transistor 30 is not selected.
  • time T1-T5 an operation of reading out the charge of the photodiode 23 is performed (time T1-T5). Specifically, first, at time T1, the SEL transistor 26 and the RST transistor 27 are turned on. Also, the FDC is turned ON during the read operation. By turning on the RST transistor 27, the first FD 21 is reset.
  • HCG_rst a high-gain reset signal described in the claims.
  • HCG_rst a high-gain reset signal described in the claims.
  • HCG_rst is sent to the column processor 13 via the column signal line 17 and read by the column processor 13 . Since reading of pixel signals by the column processing unit 13 is well known, detailed description thereof will be omitted.
  • HCG_signal, LCG_rst, LCG_signal, Short_signal, and Short_rst which will be described later, are also read in the same manner as HCG_rst.
  • the TRG transistor 24 is turned ON. Thereby, the charge of the photodiode 23 is transferred to the first FD 21 . Then, at time T3 when the TRG transistor 24 is turned off, the pixel signal is read. This pixel signal is also called HCG_signal (a high gain signal described in the claims).
  • HCG_signal-HCG_rst is hereinafter referred to as the first signal.
  • the first signal represents a pixel signal obtained by converting the amount of charge in the photodiode 23 at the time of readout (time T1) into the HCG state. Also, the process of obtaining the first signal from HCG_signal and HCG_rst is performed by the column processing unit 13, but since it is a known configuration, detailed description thereof will be omitted.
  • the TRG transistor 24 and the DGC transistor 28 are turned ON.
  • the first FD 21, the second FD 22, the photodiode 23, and the capacitor 29 become conductive. All charges stored in them are converted into pixel signals.
  • the pixel signal is read at time T4 after the TRG transistor 24 is turned off. This pixel signal is converted from charge to signal in the LCG state, and is hereinafter also referred to as LCG_signal (a low gain signal described in the claims).
  • LCG_rst a low gain reset signal described in the claims.
  • LCG_signal-LCG_rst is hereinafter referred to as the second signal.
  • a second signal represents a pixel signal obtained by converting the amount of charge in the first FD 21, the second FD 22, the photodiode 23, and the capacitor 29 in the LCG state. Also, the process of obtaining the second signal from LCG_signal and LCG_rst is performed by the column processing unit 13, but since it is a known configuration, detailed description thereof will be omitted.
  • Short-time exposure is performed for a time shorter than 1/100 second, for example.
  • the DGC transistor 28 is turned off after the long exposure. Further, FDC is maintained at the potential V2 in the short-time exposure.
  • a shutter operation is performed (time T6). Specifically, in shutter operation, the TRG transistor 24, the RST transistor 27, the OFG transistor 30, and the DGC transistor 28 are all turned ON. All charges accumulated in the photodiode 23, the first FD 21, the second FD 22, and the capacitor 29 are reset by the shutter operation.
  • the TRG transistor 24, RST transistor 27, OFG transistor 30, and DGC transistor 28 are turned off, and exposure is started. This exposure is continued until the TRG transistor 24 is turned on during the reading operation. During exposure, electric charges corresponding to the amount of light accumulate in the photodiode 23 .
  • time T7-T9 the charge reading operation of the photodiode 23 is performed (time T7-T9). Specifically, first, at time T7, the SEL transistor 26 and the RST transistor 27 are turned on. By turning on the RST transistor 27, the first FD 21 is reset.
  • This pixel signal is a pixel signal when the DGC transistor 28 is in the OFF state, that is, in the HCG state, and is hereinafter also referred to as Short_rst (a short-time reset signal described in the claims).
  • Short_signal a short-time signal described in claims.
  • Short_signal-Short_rst is hereinafter referred to as the third signal.
  • This third signal represents a pixel signal in which the amount of charge that was in the photodiode 23 during the short exposure was converted to the HCG state. Further, the process of obtaining the third signal from Short_signal and Short_rst is performed by the column processing unit 13, but since it is a known configuration, detailed description thereof will be omitted.
  • the imaging device 10 can output a signal that is not saturated even with long-time exposure and that has LED flicker suppressed. can. Further, by synthesizing the first to third signals, it is possible to suppress LED flicker and form an image with a high dynamic range. Synthesis of these 1st to 3rd signals is performed by the signal processing unit 18, and since it can be performed by a known method, detailed description thereof will be omitted.
  • FIG. 4 shows an example of pixel sharing in which floating diffusions of four adjacent pixels are shared.
  • the photodiode 23, TRG transistor 24, DGC transistor 28, OFG transistor 30, second FD 22, and capacitor 29 constitute the pixel 20A.
  • four pixels 20A are configured.
  • the charge overflowing from each photodiode 23 during exposure flows into the second FD 22 and the capacitor 29 held by each pixel 20A. There is no mixing of charges.
  • separate signals for the four pixels 20A may be used, or a common signal for the four pixels may be used to reduce wiring.
  • OFG separate signals may be used for the four pixels 20A, a signal common to the four pixels may be used to reduce the number of wirings, or a fixed potential common to the four pixels may be used. Readout of shared pixels can be performed by a known method, so detailed description thereof will be omitted.
  • FIGS. 5 and 6 for comparison with the image sensor 10 of the present embodiment described above.
  • the same reference numerals are given to the same pixels as the pixels 20 of the image sensor 10, and overlapping descriptions are omitted.
  • the conventional pixel 100 is different from the imaging element 10 of this embodiment in that it does not include the OFG transistor 30 . Further, as described in the prior art, even when the TRG transistor 24 is in a non-conducting state, the charge overflowing from the photodiode 23 is transferred to the first FD 21 . Therefore, in the conventional pixel 100 , the charge overflowing the photodiode 23 also flows into the first FD 21 through the TRG transistor 24 and further into the second FD 22 and capacitor 29 through the DGC transistor 28 .
  • FIG. 6 is a timing chart showing the operation of the conventional pixel 100.
  • FIG. The shutter operation at time T0 is the same as that of the image pickup device 10 of the present embodiment, so redundant description will be omitted.
  • pixel signals are read from time T1 to T5.
  • the imaging element 10 of the present embodiment turns on the RST transistor 27 between time T1 and time T2 (see FIG. 3), but the conventional pixel 100 turns on the RST transistor 27 between time T1 and time T2. I can't.
  • the reason why the RST transistor 27 cannot be turned ON is as follows.
  • the photodiode 23 may become saturated.
  • the TRG transistor 24 is configured to transfer charges overflowing from the photodiode 23 to the first FD 21 .
  • the first FD 21 stores electric charges that must be converted into pixel signals, and therefore cannot be reset.
  • the first FD 21 cannot be reset before reading HCG_rst and HCG_signal. Therefore, the reset level after long-time exposure depends on the subject and the exposure time, making it difficult to keep the pixel signal of the pixel 20 within the AD conversion range. In addition, since the time from resetting the first FD 21 at time T0 to time T3 at which HCG_rst and HCG_signal are read becomes longer, noise in HCG_rst and HCG_signal worsens.
  • the first FD 21 cannot be reset when reading pixel signals (see time T1 to time T2 in FIG. 6).
  • the OFG transistor 30 transfers the charge overflowing from the photodiode 23 to the second FD 22 instead of the first FD 21 . Since the overflowed charges are accumulated in the second FD 22 and the capacitor 29, the first FD 21 can be reset.
  • the first signal is converted from charges in the HCG state to pixel signals during long-time exposure.
  • the image is taken with higher quality.
  • the imaging device 10 of the present embodiment reads the second signal after reading the first signal.
  • a second signal is obtained from the LCG state, ie all the charges in the photodiode 23 , the first FD 21 , the second FD 22 and the capacitor 29 .
  • the imaging device 10 by synthesizing the first signal and the second signal, it is possible to suppress LED flicker and obtain an image that is not saturated even with long-time exposure.
  • the imaging device 10 of the present embodiment reads out the third signal exposed for a short time by the second imaging operation.
  • the third signal is a short exposure and was obtained in the HCG state. Therefore, according to such an image sensor 10, by synthesizing the first signal, the second signal, and the third signal, LED flicker is suppressed, saturation does not occur even with long-time exposure, and high A dynamic range image can be obtained.
  • the capacitor 29 is connected to a row selection signal (FDC), and the row selection signal has a first potential (V2 (OFF) in FIG. 3) during exposure and a second potential during readout.
  • the potential (ON in FIG. 3) can be set differently.
  • the potential is set to V2, which is lower than the ON potential of the row selection signal.
  • the OFG transistor 30 may be turned ON when reset, or may be turned OFF all the time. As a result, the power consumption of the OFG transistor 30 can be suppressed and the number of signal lines in the horizontal direction can be reduced.
  • the image sensor 10 of this embodiment can share pixels as shown in FIG. 4, and the number of elements per pixel can be reduced. Miniaturization is possible.
  • the imaging device 10 as described above is mounted on an imaging device, although not shown.
  • imaging devices include cameras that capture moving images or still images, smartphones with camera functions, and the like.
  • an image pickup device includes an optical system for causing light to enter the image pickup device 10, a memory for storing pixel signals, the signal processing unit 18 shown in FIG. 1, an output unit, a control unit, and the like. I have.
  • the optical system includes, for example, a zoom lens, a focus lens, an aperture, etc., and allows external light to enter the imaging device 10 .
  • the memory temporarily stores pixel signals output by the imaging element 10 .
  • the signal processing unit 18 performs signal processing using the pixel signals stored in the memory, such as noise removal and white balance adjustment, to form image data. Further, the signal processing unit 18 forms image data by synthesizing the first to third pixels.
  • the output unit includes a display for displaying image data processed by the signal processing unit 18, communication means for sending image data to a communicable device other than the imaging device, semiconductor memory, magnetic disk, and the like. An interface for transferring image data to a recording medium.
  • the control unit controls the above-described optical system and imaging device, controls the signal processing unit 18, and controls output to the output unit.
  • the imaging device it is easy to keep the pixel signal within the AD conversion range, and the noise of the first signal (HCG_rst and HCG_signal) can be reduced.
  • the OFG transistor 30 is turned ON during shutter operation, and turned OFF otherwise.
  • the signal applied to the OFG transistor 30 may be variable in this way, it is not limited to this, and may be fixed at the potential V1.
  • capacitor 29 is connected to the row selection signal, but the configuration is not limited to this.
  • capacitor 29 may be connected to power supply voltage VDD.
  • the imaging element 10 of Embodiment 1 performs the first imaging operation and the second imaging operation, it is not limited to such operations. For example, only the first imaging operation of long-time exposure may be performed without performing the second imaging operation of short-time exposure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

フォトダイオード23、第1のFD21、第2のFD22、TRGトランジスタ24、増幅トランジスタ25、電荷を画素信号に変換する際の変換ゲインを高ゲイン又は低ゲインに切替えるDGCトランジスタ28、キャパシタ29、フォトダイオード23から溢れた電荷を第2のFD22に転送するOFGトランジスタ30、RSTトランジスタ27を備え、露光時間が長い撮像動作では高ゲインに切替えた状態でリセットを行った後に画素信号を読み取って高ゲインリセット信号とし、その後に、TRGトランジスタ24を導通させた後に画素信号を読み取って高ゲイン信号とし、高ゲイン信号と高ゲインリセット信号の差である第1の信号を出力する。

Description

撮像素子及び撮像装置
 本発明は、撮像素子及び撮像装置に関する。
 従来、撮像素子を有する撮像装置では、LED光源を撮像するとLEDフリッカーと呼ばれる現象が発生することが知られている。LEDフリッカーとは、LED光源は一定周波数で高速に点滅しているので、点滅のタイミングと撮像素子の露光時間によっては画像中のLED光源がちらついたり、消灯しているように見える現象である。
 撮像素子の露光時間を長くすればLEDフリッカーは発生しにくいが、撮像素子のフォトダイオードの容量を超える電荷が発生してフォトダイオードが飽和してしまい、明るさに応じた信号を出力することができない。このような飽和対策のために、低照度被写体については長時間の露光で得られた画像を形成し、高照度被写体に関しては短時間の露光で得られた画像を形成し、これらの画像を合成する技術が提案されている。しかしながら、LED光源は高照度であることから短時間の露光で得られた画像が選択されるため、上述したようなLEDフリッカーが生じてしまう。
 LEDフリッカーとフォトダイオードの飽和の問題を解決するために、一般的な撮像素子に、デュアルゲインコントロールトランジスタ(以下、DGCトランジスタ)と、長時間露光で大量に発生する電荷を貯めることができる大容量のキャパシタを加えたものが知られている(例えば、特許文献1参照)。
 ここで図5を用いて、簡単に従来の撮像素子の画素について説明する。図5は、従来の撮像素子が有する画素の回路図である。
 図5に示す画素100は、一つの画素につき4個のトランジスタを備えたいわゆる4Tr画素に、DGCトランジスタ28、及び長時間露光で大量に発生する電荷を貯めることができる大容量のキャパシタ29が加えられた構造となっている。
 フォトダイオード23に貯められた電荷は、転送トランジスタ(以下、TRGトランジスタ)24により第1フローティングディフュージョン(以下、第1のFD)21に転送される。TRGトランジスタ24は、非導通状態であっても、フォトダイオード23から溢れた電荷が第1のFD21に転送されるようになっている。
 TRGトランジスタ24が非導通状態であっても、フォトダイオード23から溢れた電荷が第1のFD21に蓄積される。このため、第1のFD21を、電荷を信号として読み取る前に必要となるリセット動作をすることができない。
 この結果、長時間露光したあとのリセットレベルが被写体や露光時間に依存し、画素100の信号をAD変換装置のレンジに収めることが難しくなる。また、長時間露光を開始する前にリセットが行われるが、電荷を信号として読み取るまでの時間が長くなるため、画素100から得られる信号に含まれるノイズが悪化するという問題がある。
 また一般的に撮像素子の画素は、特許文献2及び特許文献3で報告されているような、隣接した画素の一部を共有化する画素共有と呼ばれる技術がある。
 図7にいわゆる4Tr画素のフローティングディフュージョンを共有した画素101を載せる。画素共有を使わない場合は4Tr×44画素=16Trが必要になるところを、画素共有した画素101では7Trで済むため、微細化のためには必須の技術である。
 しかしながら、図5に示す画素100は、露光時間中にフォトダイオード23から溢れ出た電荷が共通のフローティングディフュージョン21に流れ込むため、画素共有を行うと共有されたフローティングディフュージョン21で隣接する画素100の電荷が混ざってしまうため、画素共有が不可能であり、微細化に限界がある。
米国2017/0099423号公報 特開平10-256521号公報 特開2006-54276号公報
 本発明は、このような事情に鑑み、LEDフリッカーとフォトダイオードの飽和の問題を解決しつつ、画素共有が可能であり、画素の信号をAD変換装置のレンジに収めることが容易になるとともに、ノイズの影響を低減した信号を得ることができる撮像素子及び撮像装置を提供することを目的とする。
 上記課題を解決する本発明の態様は、光電変換により電荷を生成するフォトダイオードと、前記電荷を当該電荷の量に応じた電位に変換する第1のフローティングディフュージョン、及び第2のフローティングディフュージョンと、前記フォトダイオードの電荷を前記第1のフローティングディフュージョンに転送する転送トランジスタと、前記第1のフローティングディフュージョンで変換された電位に応じた画素信号を生成する増幅トランジスタと、前記第1のフローティングディフュージョン及び前記第2のフローティングディフュージョンの間に配置され、電荷を画素信号に変換する際の変換ゲインを高ゲイン又は低ゲインに切替えるためのデュアルゲインコントロールトランジスタと、前記第2のフローティングディフュージョンに接続されたキャパシタと、前記フォトダイオードと前記第2のフローティングディフュージョンの間に配置されたオーバーフローゲートトランジスタと、前記第1のフローティングディフュージョン、前記第2のフローティングディフュージョン、前記フォトダイオード、及び前記キャパシタの電圧をリセットするリセットトランジスタと、を備え、シャッター動作、露光、画素信号の読み取りからなる一連の撮像動作が可能であり、前記転送トランジスタ、及び前記オーバーフローゲートトランジスタは、非導通状態において、露光中に前記フォトダイオードから溢れた電荷が前記第2のフローティングディフュージョン及び前記キャパシタに流れ込むように設定されており、前記撮像動作の読み取り動作においては、前記デュアルゲインコントロールトランジスタにより高ゲインに切替えた状態で、前記リセットトランジスタによりリセットを行った後に前記画素信号を読み取って高ゲインリセット信号とし、さらにその後に、前記転送トランジスタを導通させた後に前記画素信号を読み取って高ゲイン信号とし、前記高ゲイン信号と前記高ゲインリセット信号の差である第1の信号を出力することを特徴とする撮像素子にある。
 本発明の第2の態様は、第1の態様に記載する撮像素子において、前記撮像動作の読み取り動作においては、前記第1の信号を読み取った後に、前記デュアルゲインコントロールトランジスタにより低いゲインに切替えた状態で、前記転送トランジスタを導通させた後に前記画素信号を読み取って低ゲイン信号とし、さらにその後に、前記リセットトランジスタによりリセットを行った後に画素信号を読み取って低ゲインリセット信号とし、前記低ゲイン信号と前記低ゲインリセット信号の差である第2の信号を出力することを特徴とする撮像素子にある。
 本発明の第3の態様は、第1又は第2の態様に記載する撮像素子において、前記撮像動作よりも露光に掛かる時間が短い撮像動作における読み取り動作においては、前記デュアルゲインコントロールトランジスタにより高いゲインに切替えた状態で、前記リセットトランジスタによりリセットを行った後に画素信号を読み取って短時間リセット信号とし、さらにその後に、前記転送トランジスタを導通させた後に前記画素信号を読み取って短時間信号とし、前記短時間信号と前記短時間リセット信号の差である第3の信号を出力することを特徴とする撮像素子にある。
 本発明の第4の態様は、第1から第3の何れか一つの態様に記載する撮像素子において、前記キャパシタは、行選択信号に接続され、前記行選択信号は、露光中に第1の電位、読み出し時に第2の電位を異なった設定にできることを特徴とする撮像素子にある。
 本発明の第5の態様は、第1から第4の何れか一つの態様に記載する撮像素子において、前記オーバーフローゲートトランジスタをリセット時のみON、又は常時非導通状態のまま撮像動作を行うことを特徴とする撮像素子にある。
 本発明の第6の態様は、第1から第5の何れか一つの態様に記載する撮像素子において、前記フォトダイオード、前記転送トランジスタ、前記オーバーフローゲートトランジスタ、前記デュアルゲインコントロールトランジスタ、前記第2のフローティングディフュージョンを画素ごとに持ち、前記第1のフローティングディフュージョン、前記リセットトランジスタ、前記増幅トランジスタ、行選択するための行選択トランジスタを複数の隣接画素で共有させたことを特徴とする撮像素子にある。
 本発明の第7の態様は、第1から第6の何れか一つの態様に記載する撮像素子を備えることを特徴とする撮像装置にある。
 本発明は、LEDフリッカーとフォトダイオードの飽和の問題を解決しつつ、画素共有が可能であり、画素の信号をAD変換装置のレンジに収めることが容易になるとともに、ノイズの影響を低減した信号を得ることができる、撮像素子及び撮像装置が提供される。
実施形態1に係る撮像素子の構成を示すブロック図である。 実施形態1に係る画素の構成を示す回路図である。 実施形態1に係る撮像素子のタイミングチャートである。 実施形態1に係る画素共有した画素の構成を示す回路図である。 従来技術に係る画素の構成を示す回路図である。 従来技術に係る撮像素子のタイミングチャートである。 従来技術に係る画素共有した画素の構成を示す回路図である。
 〈実施形態1〉
 図1に示すように、本実施形態に係る撮像素子10は、画素20ごとに画素信号を読み出し可能なXYアドレス方式のCMOSセンサーである。具体的には、撮像素子10は、画素アレイ部11、行走査部12、カラム処理部13、列走査部14、タイミング制御部15、行制御線16、列信号線17、及び信号処理部18を備えている。本実施形態では撮像素子10の各部は同じ基板上に搭載されていてもよいし、信号処理部18など一部は別基板上に搭載されていてもよい。
 画素アレイ部11は、画素20が行列状(マトリックス状)に多数二次元配置された構成となっている。画素20から出力されたアナログ信号を画素信号と称する。画素20の詳細な構成については後述する。
 画素アレイ部11は、行列配置された複数の画素20に対して、行毎に行制御線16が配線され、列毎に列信号線17が配線されている。行制御線16は、画素20から画素信号を読み出す際の駆動を行うための駆動信号を伝送する。
 行走査部12は、シフトレジスタやアドレスデコーダなどによって構成され、各画素を行単位で駆動する。行走査部12によって選択された行の各画素20から出力される画素信号は、列ごとに各列信号線17を通してカラム処理部13に入力される。
 カラム処理部13は、画素信号について相関二重サンプリング処理(Correlated Double Sampling;CDS)やDouble Data Sampling;DDS処理などの各種処理を行う。また、カラム処理部13は、アナログ-デジタル変換機能を持たせ、アナログの画素信号をデジタルの画素信号に変換する。
 列走査部14は、シフトレジスタやアドレスデコーダなどによって構成され、カラム処理部13の画素20の列に対応する単位回路を順番に選択する。列走査部14による選択走査により、カラム処理部13において単位回路ごとに信号処理された画素信号が順番に出力される。
 タイミング制御部15は、行走査部12、カラム処理部13及び列走査部14などの動作の基準となるクロック信号や制御信号などを生成し、行走査部12、カラム処理部13及び列走査部14などに対してクロック信号や制御信号などを与えて制御を行う。
 信号処理部18は、カラム処理部13から出力される画素信号に対して信号処理を行う。信号処理としては、例えば、黒レベルの補正、デジタルの画素信号のバッファリング、ばらつき補正、色調補正などの各種の画像処理が挙げられる。また、信号処理部18は、Nビットのパラレルの画素信号をシリアルの画素信号に変換して外部に出力してもよい。
 図2を用いて、画素20について説明する。画素20は、フォトダイオード23、転送トランジスタ(以下、TRGトランジスタ)24、第1フローティングディフュージョン21(以下、第1のFD21)、第2フローティングディフュージョン22(以下、第2のFD22)、増幅トランジスタ25、行選択トランジスタ(以下、SELトランジスタ)26、リセットトランジスタ(以下、RSTトランジスタ)27、DGCトランジスタ28、キャパシタ29、オーバーフローゲートトランジスタ(以下、OFGトランジスタ)30を備えている。
 フォトダイオード23は、光量に応じた電子を蓄積する素子である。フォトダイオード23に蓄積された電荷は、TRGトランジスタ24により第1のFD21に転送される。また、フォトダイオード23において電荷が飽和して溢れた際には、その溢れた電荷がOFGトランジスタ30が非導通状態であっても第2のFD22に転送されるようになっている。
 第1のFD21及び第2のFD22は、フォトダイオード23から転送された電荷を電圧信号に変換して出力する。第1のFD21は、TRGトランジスタ24と増幅トランジスタ25の間に配置されている。また、第1のFD21には、RSTトランジスタ27及びDGCトランジスタ28が接続されている。第2のFD22は、DGCトランジスタ28とキャパシタ29との間に配置されている。また、第2のFD22には、OFGトランジスタ30が接続されている。
 TRGトランジスタ24は、フォトダイオード23と第1のFD21との間に配置されている。TRGトランジスタ24は、ゲートがONとされたときにフォトダイオード23の電子を第1のFD21に転送する。
 RSTトランジスタ27は、電源電圧VDDと第1のFD21との間に配置されている。RSTトランジスタ27は、リセット信号RSTがONにされることで導通し、第1のFD21の電位が電源電圧VDDにリセットする。
 増幅トランジスタ25のゲートには第1のFD21が接続され、ドレイン及びソースには電源電圧VDD及びSELトランジスタ26が接続されている。増幅トランジスタ25は、第1のFD21に転送された電荷の量に応じた画素信号をSELトランジスタ26に出力する。
 SELトランジスタ26は、行の画素20を選択状態にするためのトランジスタである。SELトランジスタ26は、行走査部12から入力される行選択信号SELによってON(導通状態)となり、増幅トランジスタ25から出力された画素信号を列信号線17に伝達する。
 DGCトランジスタ28は、第1のFD21と第2のFD22との間に接続されている。DGCトランジスタ28は、第1のFD21において電荷を電圧信号に変換する際の変換ゲインを高ゲイン又は低ゲインに切替える。DGCトランジスタ28がONにされたときは、第1のFD21とキャパシタ29とが導通し、低ゲイン(Low Conversion Gain、以下LCG)と呼ばれる状態となる。LCG状態では、第1のFD21のみならずキャパシタ29にも電荷が蓄積されるので、画素20は大容量の電荷を扱うことができる。
 一方、DGCトランジスタ28がOFFにされたときは、キャパシタ29には電荷が蓄積されないので、LCG状態のときよりも大容量の電荷を扱うことができない。ただし、電荷から電位への変換効率が高い高ゲイン(High Conversion Gain、以下、HCG)と呼ばれる状態となり、一般的にはHCGの方が低照度被写体に対する性能がよい。
 キャパシタ29は、第2のFD22と、行選択信号SEL(図2ではFloating Diffusion Control;FDCと表記している)とに接続されている。キャパシタ29の容量は、後述するような長時間露光によってフォトダイオード23に大量に発生する電荷を貯めることができる程度に設定されている。なお、FDCの電位V2は、後述する画素信号の読み出し時以外は、第2のFD22とグランド(GND)との電位差がなるべく小さくなるように設定することが好ましい。当該電位差は調整可能としてもよいし、固定としてもよい。
 OFGトランジスタ30は、フォトダイオード23とTRGトランジスタ24との間から分岐し、第2のFD22に接続されている。OFGトランジスタ30は、OFGトランジスタ30が非導通状態であり、かつTRGトランジスタ24が非導通状態である場合でも、フォトダイオード23から溢れ出た電荷がOFGトランジスタ30を経由して第2のFD22に流れ込むようになっている。OFGトランジスタ30の非導通状態とは、上述したようなフォトダイオード23から溢れ出た電荷がOFGトランジスタ30を経由して第2のFD22に流れ込むことが可能となるようにゲートに掛る電位V1が設定された状態をいう。OFGトランジスタのゲートは電位V1に固定しても良い。
 図3を用いて画素20の動作について説明する。図3は画素の動作を説明するためのタイミングチャートである。同図の上部のLEDタイミングは、白抜き部分がLED光源のON(点灯)、灰色部分がOFF(消滅)となっている時間を表している。同図の例では、LED光源は、1/100秒ごとに一定時間ONになり、その後OFFになっている。
 また、SELは、SELトランジスタ26に印加される行選択信号である。TRGは、TRGトランジスタ24に印加される信号である。DGCは、DGCトランジスタ28に印加される信号である。RSTは、RSTトランジスタ27に印加される信号である。OFGは、OFGトランジスタ30に印加される信号である。何れの信号についてもONは導通状態、OFFは非導通状態を表している。これらの信号は、タイミング制御部15により各トランジスタに入力されるものである。また、FDCは、その電位を表している。
 本実施形態の撮像装置は、シャッター動作、露光、画素信号の読み取りからなる一連の動作を撮像動作と称し、露光時間の長短によって第1の撮像動作と、第2の撮像動作とが実行可能となっている。第1の撮像動作では露光時間が相対的に長く、第2の撮像動作では露光時間が相対的に短い。
 第1の撮像動作について説明する。まず、シャッター動作が行われる(時刻T0)。具体的には、シャッター動作では、TRGトランジスタ24、DGCトランジスタ28、RSTトランジスタ27、OFGトランジスタ30をすべてONとする。シャッター動作により、フォトダイオード23、第1のFD21、第2のFD22、キャパシタ29に溜まっていた全ての電荷がリセットされる。
 シャッター動作の終了後にTRGトランジスタ24、DGCトランジスタ28、RSTトランジスタ27、OFGトランジスタ30をすべてOFFにし、露光を開始する。この露光は読み取り動作においてTRGトランジスタ24がONになるまで行われる。露光中では、光量に応じた電荷がフォトダイオード23に溜まる。
 また、FDCは、露光中、すなわち、リセット動作から読み取り動作が始まるまでの間において、OFFとされる。FDCがOFFであるときの電位V2は、第2のFD22とGNDとの電位差ができるだけ小さくなるように設定される。少なくとも、電位V2は、行選択信号SELがONのときの電位よりも低い。このように露光中においては、FDCの電位V2を小さくすることで第2のFD22とGNDとの電位差を小さくすることができる。この結果、リーク電流を低減し、画素信号に白点が発生することを抑制することができる。
 露光は、LEDフリッカーの影響を減らすために、例えば1/100s以上の長時間露光(Long Exposure)が設定されている。このような長時間露光を採用すると、通常のフォトダイオード23では容易に飽和してしまう。上述したようにOFGトランジスタ30は非選択の状態でもフォトダイオード23から溢れ出た電荷は、第2のFD22を介してキャパシタ29に流れ込むように設計されている。 
 次に、フォトダイオード23の電荷の読み出し動作が行われる(時刻T1-T5)。具体的には、まず時刻T1においてSELトランジスタ26、及びRSTトランジスタ27をONとする。また、読み出し動作中はFDCをONとする。RSTトランジスタ27のONにより、第1のFD21がリセットされる。
 上記リセット後、RSTトランジスタ27がOFFとなった後の時刻T2において、画素信号を読み取る。この画素信号は、DGCトランジスタ28がOFF状態、すなわちHCG状態におけるリセット信号であり、以後HCG_rst(請求項に記載の高ゲインリセット信号である。)とも称する。HCG_rstは、列信号線17を介してカラム処理部13に送られ、カラム処理部13によって読み取られる。カラム処理部13による画素信号の読み取りは公知であるので詳細な説明は省略する。以後に説明するHCG_signal、LCG_rst、LCG_signal、Short_signal、Short_rstに関してもHCG_rstと同様に読み取られる。
 次に、時刻T2の後にTRGトランジスタ24をONとする。これにより、フォトダイオード23の電荷が第1のFD21に転送される。そして、TRGトランジスタ24をOFFとした時刻T3において、画素信号を読み取る。この画素信号をHCG_signal(請求項に記載の高ゲイン信号である。)とも称する。
 HCG_signal-HCG_rstを以後、第1の信号と称する。第1の信号は、読み出し時(時刻T1)にフォトダイオード23にあった電荷量がHCG状態で変換された画素信号を表している。また、HCG_signal及びHCG_rstから第1の信号を得る処理はカラム処理部13により行われるが、公知の構成であるので詳細な説明は省略する。
 次に、第1の信号の読み取り後、TRGトランジスタ24及びDGCトランジスタ28をONとする。これにより、第1のFD21、第2のFD22、フォトダイオード23、キャパシタ29が導通する。それらに蓄積されていた全ての電荷は画素信号に変換される。TRGトランジスタ24をOFFにした後の時刻T4で画素信号を読み取る。この画素信号は、LCG状態で電荷から信号に変換されたものであり、以後、LCG_signal(請求項に記載の低ゲイン信号である。)とも称する。
 次に、LCG_signalの読み取り後、RSTトランジスタ27をONにし、さらにOFFにした後の時刻T5に画素信号を読み取る。この画素信号は、LCG状態でリセットされた後の信号であり、以後、LCG_rst(請求項に記載の低ゲインリセット信号である。)とも称する。
 LCG_signal-LCG_rstを以後、第2の信号と称する。第2の信号は、第1のFD21、第2のFD22、フォトダイオード23、キャパシタ29にあった電荷量がLCG状態で変換された画素信号を表している。また、LCG_signal及びLCG_rstから第2の信号を得る処理はカラム処理部13により行われるが、公知の構成であるので詳細な説明は省略する。
 次に、短時間露光(Short Exposure)を行う第2の撮像動作について説明する。短時間露光は、例えば、1/100秒よりも短い時間で行われる。
 DGCトランジスタ28については長時間露光の後からOFFとなっている。また、短時間露光ではFDCを電位V2に維持する。まず、シャッター動作が行われる(時刻T6)。具体的には、シャッター動作では、TRGトランジスタ24、RSTトランジスタ27、OFGトランジスタ30、DGCトランジスタ28をすべてONとする。シャッター動作により、フォトダイオード23、第1のFD21、第2のFD22、キャパシタ29に溜まっていた全ての電荷がリセットされる。
 シャッター動作の終了後にTRGトランジスタ24、RSTトランジスタ27、OFGトランジスタ30、DGCトランジスタ28をOFFにし、露光を開始する。この露光は読み取り動作時においてTRGトランジスタ24がONになるまで行われる。露光中では、光量に応じた電荷がフォトダイオード23に溜まる。
 次に、フォトダイオード23の電荷の読み出し動作が行われる(時刻T7-T9)。具体的には、まず時刻T7において、SELトランジスタ26、及びRSTトランジスタ27をONとする。RSTトランジスタ27のONにより、第1のFD21がリセットされる。
 次に、リセットが行われ、RSTトランジスタ27がOFFとなった後の時刻T8において、画素信号を読み取る。この画素信号は、DGCトランジスタ28がOFF状態、すなわちHCG状態における画素信号であり、以後、Short_rst(請求項に記載の短時間リセット信号である。)とも称する。
 次に、Short_rstを読み取ったあとにTRGトランジスタ24をONにする。これにより、フォトダイオード23から第1のFD21に電荷が転送される。TRGトランジスタ24をOFFにした後の時刻T9において画素信号を読み込む。この画素信号は、HCG状態における画素信号であり、以後、Short_signal(請求項に記載の短時間信号である。)とも称する。
 Short_signal-Short_rstを以後、第3の信号と称する。この第3の信号は、短時間露光の間にフォトダイオード23にあった電荷量がHCG状態で変換された画素信号を表している。また、Short_signal及びShort_rstから第3の信号を得る処理はカラム処理部13により行われるが、公知の構成であるので詳細な説明は省略する。
 撮像素子10は、上述のようにして得られた第1、第2の信号を合成することで、長時間露光であっても飽和せず、かつLEDフリッカーが抑制された信号を出力することができる。また、第1-3の信号を合成することで、LEDフリッカーが抑制され、かつ、ハイダイナミックレンジの画像を形成することができる。これらの第1-3の信号の合成は、信号処理部18により行うが、公知の方法で行えるものであるので、詳細な説明は省略する。
 図4に、本発明に加え、隣接する4画素のフローティングディフュージョンを共有させた、画素共有の例を載せる。
 フォトダイオード23、TRGトランジスタ24、DGCトランジスタ28、OFGトランジスタ30、第2のFD22、キャパシタ29は、画素20Aを構成する。この例では、4つの画素20Aが構成されている。第1のFD21、RSTトランジスタ27、増幅トランジスタ25、SELトランジスタ26に関しては、4画素20Aに共有して一つ存在する。この構成の場合、露光中に各フォトダイオード23から溢れた出た電荷は、それぞれの画素20Aが保有する第2のFD22、およびキャパシタ29に流れ込むため、共通の第1のFD21で各画素20Aの電荷が混ざることは無い。
 またFDCに関しては4個の画素20Aに対して別々の信号でも、配線を減らすために、4画素共通の信号でも良い。OFGに関しても、4個の画素20Aに対して別々の信号でも良いし、配線数を減らすために4画素共通の信号でも良いし、4画素共通で固定電位にする方法も考えられる。共有画素の読み出しに関しては公知の方法で行えるものであるので、詳細な説明は省略する。
 ここで、図5及び図6を用いて、上述した本実施形態の撮像素子10との比較のために、従来の画素100について説明する。画素100のうち、撮像素子10の画素20と同じものについては同じ符号を付し、重複する説明は省略する。
 図5に示すように、従来の画素100は、OFGトランジスタ30を備えていない点で本実施形態の撮像素子10と相違する。また、従来技術で述べたように、TRGトランジスタ24は、非導通状態であってもフォトダイオード23から溢れた電荷が第1のFD21に転送されるようになっている。したがって、従来の画素100では、フォトダイオード23で溢れた電荷がTRGトランジスタ24を通して第1のFD21にも流れ込み、さらにDGCトランジスタ28を通して第2のFD22、及びキャパシタ29へ流れ込むようになっている。
 図6は、従来の画素100の動作を示すタイミングチャートである。時刻T0におけるシャッター動作については、本実施形態の撮像素子10と同様であるので重複する説明は省略する。
 次に、時刻T1-T5に亘り画素信号の読み取りを行う。本実施形態の撮像素子10は、時刻T1から時刻T2の間でRSTトランジスタ27をONとするが(図3参照)、従来の画素100は、時刻T1から時刻T2の間でRSTトランジスタ27をONとできない。
 RSTトランジスタ27をONとできない理由は次の通りである。LEDフリッカーを抑制すべく長時間露光を行う場合、フォトダイオード23は飽和する虞がある。この飽和を避けるべく、TRGトランジスタ24は、フォトダイオード23から溢れた電荷を第1のFD21に転送するように構成されている。この結果、時刻T1から時刻T2において第1のFD21には、画素信号に変換されなければならない電荷が貯められているので、リセットを行うことができない。
 このように従来の画素100では、HCG_rst、及びHCG_signalについては、読み取り前に第1のFD21をリセットできない。このため、長時間露光したあとのリセットレベルが被写体や露光時間に依存し、画素20の画素信号をAD変換のレンジに収めることが難しくなる。また、時刻T0で第1のFD21のリセットを行ってからHCG_rst、及びHCG_signalを読み取る時刻T3までの時間が長くなるため、HCG_rst及びHCG_signalのノイズが悪化する。
 従来の画素100について、時刻T2以降の動作は本実施形態の撮像素子10と同じであるので重複する説明は省略する。
 以上に説明した従来の画素100との差異を踏まえて、本実施形態の撮像素子10の特徴について説明する。
 従来の画素100では、上述したように、LEDフリッカーを抑制すべく長時間露光を行う場合、画素信号の読み取りにあたって第1のFD21をリセットできない(図6の時刻T1から時刻T2参照)。
 しかしながら、本実施形態の撮像素子10は、OFGトランジスタ30により、フォトダイオード23から溢れた電荷を第1のFD21ではなく、第2のFD22に転送するようにした。このように溢れた電荷は第2のFD22及びキャパシタ29に蓄積されるので、第1のFD21のリセットを行うことができる。
 このように第1の信号の読み出しでは、HCG_rst及びHCG_signalを読み出す直前にリセットを行える。このため、長時間露光したあとのリセットレベルが被写体や露光時間に依存せず、画素信号をAD変換のレンジに収めることが容易となる。さらに、従来の画素100と比較して、時刻T1で第1のFD21のリセットを行ってからHCG_rst及びHCG_singalを読み取る時刻T3までの時間が短くなるため、第1の信号(HCG_rst及びHCG_signal)のノイズを低減することができる。
 そして、本実施形態の撮像素子10によれば、第1の信号は、長時間露光においてHCG状態で電荷から画素信号に変換されたものであるから、LEDフリッカーが抑制され、かつ低照度被写体がより高品質に撮像されたものとなる。
 本実施形態の撮像素子10は、第1の信号を読み出したあとに第2の信号の読み出しを行う。第2の信号は、LCG状態、すなわちフォトダイオード23、第1のFD21、第2のFD22、及びキャパシタ29の全ての電荷から得られたものである。このような撮像素子10によれば、第1の信号と第2の信号とを合成することで、LEDフリッカーが抑制され、かつ長時間露光でも飽和していない画像を得ることができる。
 本実施形態の撮像素子10は、第2の撮像動作により短時間露光した第3の信号を読み出す。第3の信号は、短時間露光であり、かつHCG状態で得られたものである。したがって、このような撮像素子10によれば、第1の信号と第2の信号と第3の信号とを合成することで、LEDフリッカーが抑制され、長時間露光でも飽和せず、かつ、ハイダイナミックレンジの画像を得ることができる。
 本実施形態の撮像素子10は、キャパシタ29は、行選択信号(FDC)に接続され、行選択信号は、露光中に第1の電位(図3のV2(OFF))、読み出し時に第2の電位(図3のON)を異なった設定にすることができる。上述した実施形態では露光中は行選択信号のONの電位よりも低い電位V2に設定されている。これにより、露光中においては、第2のFD22とGND間の電位差を小さくできるので、リーク電流を低減し、画素信号に白点が発生することを抑制することができる。
 本実施形態の撮像素子10は、OFGトランジスタ30はリセット時にONとしてもいいし、また常時OFFとしてもよい。これにより、OFGトランジスタ30での電力消費を抑えたり、水平方向の信号線を減らすことができる。
 本実施形態の撮像素子10は、図4に示したように画素共有が可能であり、1画素あたりの素子数を減らすことができるため、LEDフリッカーとフォトダイオード23の飽和の問題を解決しつつ微細化が可能である。
 上述したような撮像素子10は、特に図示しないが撮像装置に搭載される。撮像装置としては、動画又は静止画を撮像するカメラや、カメラ機能付のスマートフォンなどが挙げられる。このような撮像装置は、撮像素子10の他に、撮像素子10に光を入射させる光学系、画素信号を記憶するメモリと、図1に示した信号処理部18、出力部、制御部などを備えている。
 光学系は、例えば、ズームレンズ、フォーカスレンズ、絞り等を備え、外部からの光を撮像素子10に入射させる。メモリは、撮像素子10が出力する画素信号を一時的に記憶する。信号処理部18は、メモリに記憶された画素信号を用いた信号処理、例えば、ノイズの除去、ホワイトバランスの調整等の処理を行って画像データを形成する。また、信号処理部18は、第1-第3の画素の合成処理を行って画像データを形成する。出力部は、信号処理部18で処理された画像データを表示するディスプレイや、撮像装置とは別の通信可能な装置に対して画像データを送るための通信手段や、半導体メモリ、磁気ディスクなどの記録媒体に画像データを転送するインタフェースなどである。制御部は、上述した光学系や撮像素子の制御、信号処理部18の制御、出力部への出力を制御する。
 このように撮像装置によれば、画素信号をAD変換のレンジに収めることが容易であり、第1の信号(HCG_rst及びHCG_signal)のノイズを低減することができる。
 〈他の実施形態〉
 以上、本発明の各実施形態について説明したが、本発明の基本的な構成は上述したものに限定されるものではない。
 例えば、実施形態1の撮像素子10では、OFGトランジスタ30はシャッター動作時にONとされ、それ以外ではOFFとされていた。このようにOFGトランジスタ30に掛る信号は可変であってもよいが、これに限定されず、電位V1に固定されていてもよい。
 また、実施形態1の撮像素子10では、キャパシタ29は行選択信号に接続されていたが、このような構成に限定されない。例えば、キャパシタ29は、電源電圧VDDに接続されていてもよい。
 実施形態1の撮像素子10では、第1の撮像動作及び第2の撮像動作を行ったが、このような動作を行う場合に限定されない。例えば、短時間露光の第2の撮像動作を行わず、長時間露光の第1の撮像動作のみを行うようにしてもよい。
10…撮像素子、20…画素、21…第1フローティングディフュージョン、22…第2フローティングディフュージョン、23…フォトダイオード、24…TRGトランジスタ、25…増幅トランジスタ、26…SELトランジスタ、27…RSTトランジスタ、28…DGCトランジスタ、29…キャパシタ、30…OFGトランジスタ

Claims (7)

  1.  光電変換により電荷を生成するフォトダイオードと、
     前記電荷を当該電荷の量に応じた電位に変換する第1のフローティングディフュージョン、及び第2のフローティングディフュージョンと、
     前記フォトダイオードの電荷を前記第1のフローティングディフュージョンに転送する転送トランジスタと、
     前記第1のフローティングディフュージョンで変換された電位に応じた画素信号を生成する増幅トランジスタと、
     前記第1のフローティングディフュージョン及び前記第2のフローティングディフュージョンの間に配置され、電荷を画素信号に変換する際の変換ゲインを高ゲイン又は低ゲインに切替えるためのデュアルゲインコントロールトランジスタと、
     前記第2のフローティングディフュージョンに接続されたキャパシタと、
     前記フォトダイオードと前記第2のフローティングディフュージョンの間に配置されたオーバーフローゲートトランジスタと、
     前記第1のフローティングディフュージョン、前記第2のフローティングディフュージョン、前記フォトダイオード、及び前記キャパシタの電圧をリセットするリセットトランジスタと、を備え、
     シャッター動作、露光、画素信号の読み取りからなる一連の撮像動作が可能であり、
      前記転送トランジスタ、及び前記オーバーフローゲートトランジスタは、非導通状態において、露光中に前記フォトダイオードから溢れた電荷が前記第2のフローティングディフュージョン及び前記キャパシタに流れ込むように設定されており、
     前記撮像動作の読み取り動作においては、前記デュアルゲインコントロールトランジスタにより高ゲインに切替えた状態で、前記リセットトランジスタによりリセットを行った後に前記画素信号を読み取って高ゲインリセット信号とし、さらにその後に、前記転送トランジスタを導通させた後に前記画素信号を読み取って高ゲイン信号とし、前記高ゲイン信号と前記高ゲインリセット信号の差である第1の信号を出力する
     ことを特徴とする撮像素子。
  2.  請求項1に記載する撮像素子において、
     前記撮像動作の読み取り動作においては、前記第1の信号を読み取った後に、前記デュアルゲインコントロールトランジスタにより低いゲインに切替えた状態で、前記転送トランジスタを導通させた後に前記画素信号を読み取って低ゲイン信号とし、さらにその後に、前記リセットトランジスタによりリセットを行った後に画素信号を読み取って低ゲインリセット信号とし、前記低ゲイン信号と前記低ゲインリセット信号の差である第2の信号を出力することを特徴とする撮像素子。
  3.  請求項1又は請求項2に記載する撮像素子において、
     前記撮像動作よりも露光に掛かる時間が短い撮像動作における読み取り動作においては、前記デュアルゲインコントロールトランジスタにより高いゲインに切替えた状態で、前記リセットトランジスタによりリセットを行った後に画素信号を読み取って短時間リセット信号とし、さらにその後に、前記転送トランジスタを導通させた後に前記画素信号を読み取って短時間信号とし、前記短時間信号と前記短時間リセット信号の差である第3の信号を出力する
     ことを特徴とする撮像素子。
  4.  請求項1から請求項3の何れか一項に記載する撮像素子において、
     前記キャパシタは、行選択信号に接続され、
     前記行選択信号は、露光中に第1の電位、読み出し時に第2の電位を異なった設定にできることを特徴とする撮像素子。
  5.  請求項1から請求項4の何れか一項に記載する撮像素子において、
     前記オーバーフローゲートトランジスタをリセット時のみON、又は常時非導通状態のまま撮像動作を行うことを特徴とする撮像素子。
  6.  請求項1から請求項5の何れか一項に記載する撮像素子において、
     前記フォトダイオード、前記転送トランジスタ、前記オーバーフローゲートトランジスタ、前記デュアルゲインコントロールトランジスタ、前記第2のフローティングディフュージョンを画素ごとに持ち、
     前記第1のフローティングディフュージョン、前記リセットトランジスタ、前記増幅トランジスタ、行選択するための行選択トランジスタを複数の隣接画素で共有させたことを特徴とする撮像素子。
  7.  請求項1から請求項6の何れか一項に記載する撮像素子を備えることを特徴とする撮像装置。
PCT/JP2021/044683 2021-07-19 2021-12-06 撮像素子及び撮像装置 WO2023002643A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020247004441A KR20240032969A (ko) 2021-07-19 2021-12-06 촬상 소자 및 촬상 장치
CN202180100686.XA CN117678233A (zh) 2021-07-19 2021-12-06 摄像元件以及摄像装置
US18/290,625 US20240334082A1 (en) 2021-07-19 2021-12-06 Imaging element and imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-119072 2021-07-19
JP2021119072A JP6967173B1 (ja) 2021-07-19 2021-07-19 撮像素子及び撮像装置

Publications (1)

Publication Number Publication Date
WO2023002643A1 true WO2023002643A1 (ja) 2023-01-26

Family

ID=78509575

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2021/044683 WO2023002643A1 (ja) 2021-07-19 2021-12-06 撮像素子及び撮像装置

Country Status (5)

Country Link
US (1) US20240334082A1 (ja)
JP (1) JP6967173B1 (ja)
KR (1) KR20240032969A (ja)
CN (1) CN117678233A (ja)
WO (1) WO2023002643A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009165186A (ja) * 2009-04-23 2009-07-23 Tohoku Univ 光センサおよび固体撮像装置
WO2017130728A1 (ja) * 2016-01-29 2017-08-03 ソニー株式会社 固体撮像装置および電子機器
US10791292B1 (en) * 2019-04-30 2020-09-29 Semiconductor Components Industries, Llc Image sensors having high dynamic range imaging pixels

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160281A (en) * 1997-02-28 2000-12-12 Eastman Kodak Company Active pixel sensor with inter-pixel function sharing
JP4492250B2 (ja) * 2004-08-11 2010-06-30 ソニー株式会社 固体撮像素子
US9843738B2 (en) * 2015-10-01 2017-12-12 Semiconductor Components Industries, Llc High dynamic range imaging pixels with improved readout

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009165186A (ja) * 2009-04-23 2009-07-23 Tohoku Univ 光センサおよび固体撮像装置
WO2017130728A1 (ja) * 2016-01-29 2017-08-03 ソニー株式会社 固体撮像装置および電子機器
US10791292B1 (en) * 2019-04-30 2020-09-29 Semiconductor Components Industries, Llc Image sensors having high dynamic range imaging pixels

Also Published As

Publication number Publication date
US20240334082A1 (en) 2024-10-03
KR20240032969A (ko) 2024-03-12
JP2023014881A (ja) 2023-01-31
JP6967173B1 (ja) 2021-11-17
CN117678233A (zh) 2024-03-08

Similar Documents

Publication Publication Date Title
US7619674B2 (en) CMOS image sensor with wide dynamic range
KR101177140B1 (ko) 고체 촬상 장치, 고체 촬상 장치의 구동 방법 및 촬상 장치
US20090295971A1 (en) Solid-state imaging device, imaging device and driving method of solid-state imaging device
JP2006197393A (ja) 固体撮像装置、カメラ、及び固体撮像装置の駆動方法
JP2008167004A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP6413401B2 (ja) 固体撮像素子
JP2006333035A (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2009077381A (ja) 固体撮像素子
JP5434485B2 (ja) 固体撮像素子、固体撮像素子の駆動方法、およびカメラシステム
JP2006217213A (ja) 物理情報取得方法および物理情報取得装置
KR20140107212A (ko) 고체 촬상 소자 및 그 구동 방법, 카메라 시스템
WO2023002643A1 (ja) 撮像素子及び撮像装置
JP4840992B2 (ja) 光電変換装置及びその制御方法並びに撮像装置
JP2018198441A (ja) 固体撮像素子及び撮像装置
JP6825675B2 (ja) 撮像素子及び撮像装置
JP5672363B2 (ja) 固体撮像素子およびカメラシステム
JP6217338B2 (ja) 固体撮像素子及び撮像装置
JP5051994B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP2018093301A (ja) 撮像素子及び撮像素子の制御方法
JP7160129B2 (ja) 撮像素子および撮像装置
JP7136168B2 (ja) 撮像素子及び撮像装置
JP6375613B2 (ja) 固体撮像素子及び撮像装置
JP7439772B2 (ja) 撮像素子及び撮像装置
JP4654783B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP6798532B2 (ja) 撮像素子及び撮像装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 202180100686.X

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 18290625

Country of ref document: US

ENP Entry into the national phase

Ref document number: 20247004441

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 1020247004441

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 21950992

Country of ref document: EP

Kind code of ref document: A1