[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2020110514A1 - 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 - Google Patents

超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
WO2020110514A1
WO2020110514A1 PCT/JP2019/041215 JP2019041215W WO2020110514A1 WO 2020110514 A1 WO2020110514 A1 WO 2020110514A1 JP 2019041215 W JP2019041215 W JP 2019041215W WO 2020110514 A1 WO2020110514 A1 WO 2020110514A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
silicon carbide
type
semiconductor layer
column region
Prior art date
Application number
PCT/JP2019/041215
Other languages
English (en)
French (fr)
Inventor
勇介 小林
学 武井
真也 京極
原田　信介
Original Assignee
富士電機株式会社
国立研究開発法人産業技術総合研究所
株式会社 東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社, 国立研究開発法人産業技術総合研究所, 株式会社 東芝 filed Critical 富士電機株式会社
Priority to CN201980057211.XA priority Critical patent/CN112655096A/zh
Priority to DE112019003790.0T priority patent/DE112019003790T5/de
Priority to JP2020558172A priority patent/JP7190144B2/ja
Publication of WO2020110514A1 publication Critical patent/WO2020110514A1/ja
Priority to US17/186,881 priority patent/US20210183995A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H10D30/0297—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs using recessing of the gate electrodes, e.g. to form trench gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/109—Reduced surface field [RESURF] PN junction structures
    • H10D62/111—Multiple RESURF structures, e.g. double RESURF or 3D-RESURF structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/50—Physical imperfections
    • H10D62/53—Physical imperfections the imperfections being within the semiconductor body 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
    • H10D84/141—VDMOS having built-in components
    • H10D84/143—VDMOS having built-in components the built-in components being PN junction diodes
    • H10D84/144—VDMOS having built-in components the built-in components being PN junction diodes in antiparallel diode configurations

Definitions

  • the present invention relates to a super-junction silicon carbide semiconductor device and a method for manufacturing a super-junction silicon carbide semiconductor device.
  • the n-type conduction layer In a normal n-type channel vertical MOSFET (Metal Oxide Semiconductor Field Effect Transistor), the n-type conduction layer (drift layer) is the highest among the plurality of semiconductor layers formed in the semiconductor substrate. The semiconductor layer of the resistor. The electric resistance of the n-type drift layer greatly affects the on-resistance of the entire vertical MOSFET. By reducing the thickness of the n-type drift layer and shortening the current path, it is possible to reduce the overall on-resistance of the vertical MOSFET.
  • n-type conduction layer Metal Oxide Semiconductor Field Effect Transistor
  • the vertical MOSFET also has a function of holding the breakdown voltage by spreading the depletion layer to the high-resistance n-type drift layer in the off state. For this reason, when the n-type drift layer is thinned to reduce the on-resistance, the depletion layer spreads in the off-state is shortened, so that the breakdown electric field strength is easily reached at a low applied voltage and the breakdown voltage is lowered. On the other hand, in order to increase the breakdown voltage of the vertical MOSFET, it is necessary to increase the thickness of the n-type drift layer, which increases the on-resistance.
  • Such a relationship between the on-resistance and the breakdown voltage is called a trade-off relationship, and it is generally difficult to improve both the trade-off relationships. It is known that the trade-off relationship between the on-resistance and the breakdown voltage is similarly established in a semiconductor device such as an IGBT (Insulated Gate Bipolar Transistor), a bipolar transistor, or a diode.
  • IGBT Insulated Gate Bipolar Transistor
  • a super junction (SJ: Super Junction) structure is known as a structure of a semiconductor device that solves the above problems.
  • SJ-MOSFET MOSFET having a super junction structure
  • FIG. 16 is a sectional view showing the structure of a conventional SJ-MOSFET.
  • the SJ-MOSFET 200 is made of, for example, a wafer in which an n ⁇ type drift layer 102 is epitaxially grown on a high impurity concentration n + type semiconductor substrate 101 made of silicon (Si).
  • n + type semiconductor substrate 101 made of silicon (Si).
  • a p-type column region 130 is provided which penetrates the n ⁇ type drift layer 102 from the surface of the wafer and does not reach the n + type semiconductor substrate 101. Although the p-type column region 130 does not reach the n + -type semiconductor substrate 101 in FIG. 16, it may reach the n + -type semiconductor substrate 101.
  • n ⁇ -type drift layer 102 a p-type region (p-type column region 130) and an n-type region (p-type) that extend in a direction perpendicular to the main surface of the substrate and have a narrow width in a plane parallel to the main surface of the substrate.
  • a parallel structure (hereinafter referred to as a parallel pn region 133) in which a portion of the n ⁇ type drift layer 102 sandwiched between the type column regions 130 and hereinafter referred to as an n type column region 131) is alternately and repeatedly arranged in a plane parallel to the main surface of the substrate. Called).
  • the n-type column region 131 forming the parallel pn region 133 is a region having an increased impurity concentration corresponding to the n ⁇ type drift layer 102.
  • the impurity amount which is the product of the impurity concentration and the area contained in the p-type column region 130 and the n-type column region 131, is set to be approximately equal, so that a pseudo non-doped layer is formed in the off state in a pseudo manner. It is possible to create a high breakdown voltage.
  • a conventional SJ-MOSFET 200 has a trench type MOS gate (insulated gate made of metal-oxide film-semiconductor) on the front surface of an n + type semiconductor substrate 101, as described in Patent Document 1 below.
  • MOS gate insulated gate made of metal-oxide film-semiconductor
  • a p ⁇ type base region 116, an n + type source region 117, a p ++ type contact region 118, a gate insulating film 119, and a gate insulating film 119 are formed on the parallel pn region 133 of the active region in which an element is formed and in which an electric current flows.
  • a MOS gate structure including the gate electrode 120 is provided.
  • n + type source region 117 is selectively provided inside the p ⁇ type base region 116 between the adjacent trenches 123. As shown in FIG. 16, n + type source region 117 is provided in contact with trench 123.
  • the p ++ type contact region 118 is provided on the surface of the p ⁇ type base region 116 where the n + type source region 117 is not provided.
  • the n + type source region 117 and the p ++ type contact region 118 are exposed in a contact hole that penetrates the interlayer insulating film 121 in the depth direction.
  • a source electrode 122 is provided as a front surface electrode so as to be embedded in the contact hole and is in contact with the p + + type contact region 118 and the n + type source region 117.
  • a drain electrode (not shown) is provided as a back surface electrode on the back surface of the n + type semiconductor substrate 101 (the surface opposite to the n ⁇ type drift layer 102 ).
  • the p-type column region 130 needs to be connected to the source electrode 122, it is provided immediately below the contact hole of the source electrode 122 (n + type semiconductor substrate 101 side).
  • the impurity concentration of the n-type column region 131 is about 1.0 ⁇ 10 16 /cm 3 in the narrow column width of research level, but it is lower than that at the product level (for example, the following non-patent document). Reference 1).
  • a technique of forming the SJ-MOSFET with silicon carbide (SiC) is known (see, for example, Patent Documents 2 to 5 below).
  • the SJ-MOSFET 200 having such a structure has a body pn diode formed by the p ⁇ type base region 116 and the n ⁇ type drift layer 102 layer as a body diode between the source and the drain.
  • the body diode of the SJ-MOSFET 200 can be used as a free wheeling diode (FWD).
  • the body diode transits from the state in which the forward current (reflux current) is flowing to the reverse bias blocking state (that is, the reverse recovery state) of the pn junction of the body diode.
  • this body diode has a unipolar structure, there are few minority carriers, the reverse recovery current is small, and more highly injected carriers are extracted at a lower voltage than a MOSFET without an SJ structure. So-called hard recovery, which rises sharply, is likely to occur. If the reverse recovery operation is hard recovery, there is a problem in that the SJ-MOSFET 200 is destroyed due to an increase in surge voltage, and ringing (oscillation waveform) occurs in high-speed operation, which causes noise.
  • the present invention solves the above-mentioned problems of the prior art and provides a super-junction silicon carbide semiconductor device and a method for manufacturing the super-junction silicon carbide semiconductor device, which can suppress the body diode from becoming hard recovery by using silicon carbide.
  • the purpose is to do.
  • a super junction silicon carbide semiconductor device has the following features.
  • a first conductivity type first semiconductor layer is provided on the front surface of a first conductivity type silicon carbide semiconductor substrate.
  • a first conductivity type first column region and a second conductivity type second column region are parallel to the front surface on a surface of the first semiconductor layer opposite to the silicon carbide semiconductor substrate side.
  • Parallel pn regions are provided, which are repeatedly and alternately arranged on different planes.
  • a second conductivity type second semiconductor layer is provided on a surface of the parallel pn region opposite to the silicon carbide semiconductor substrate side.
  • a first conductive type first semiconductor region having an impurity concentration higher than that of the first semiconductor layer is selectively provided inside the second semiconductor layer.
  • a trench penetrating the first semiconductor region and the second semiconductor layer to reach the parallel pn region is provided.
  • a gate electrode is provided inside the trench via a gate insulating film.
  • a first electrode is provided in contact with the first semiconductor region and the second semiconductor layer.
  • the impurity concentration of the first column region is 1.1 ⁇ 10 16 /cm 3 or more and 5.0 ⁇ 10 16 /cm 3 or less.
  • the number of crystal defects in the second column region is larger than that in the first column region, or the impurity concentration that determines the conductivity type of the second column region has a periodic distribution in the depth direction.
  • the first conductive material provided between the parallel pn region and the second semiconductor layer and having an impurity concentration higher than that of the first column region.
  • a third semiconductor layer of a mold is further provided.
  • a second conductivity type second semiconductor region provided in the third semiconductor layer and in contact with a bottom portion of the trench, and the third semiconductor layer are provided.
  • a third semiconductor region of the second conductivity type provided between the trenches in the semiconductor layer.
  • the first semiconductor layer has an impurity concentration lower than that of the first column region and an impurity concentration of 1.1 ⁇ 10 16 /cm 3. It is characterized in that it is 3 or more and 5.0 ⁇ 10 16 /cm 3 or less.
  • the minority carrier lifetime of the second column region is 0.5 ns to 500 ns.
  • the superjunction silicon carbide semiconductor device according to the present invention is characterized in that, in the above-mentioned invention, the second column region has a crystal defect.
  • the second column region has a cycle of 0.4 ⁇ m to 3.0 ⁇ m, preferably 0.4 ⁇ m to 2.0 ⁇ m.
  • the super-junction silicon carbide semiconductor device according to the present invention is characterized in that, in the above-mentioned invention, the second column region is provided only in a region between the trenches.
  • the second column region is provided in a region between the trenches and a region immediately below the trench.
  • the second column region in the region immediately below the trench is shallower than the second column region in the region between the trenches. Is characterized by.
  • the method for manufacturing a super-junction silicon carbide semiconductor device has the following features. First, a first step of forming a first conductivity type first semiconductor layer on a front surface of a first conductivity type silicon carbide semiconductor substrate is performed. Next, a first conductivity type first column region and a second conductivity type second column region are provided on the surface of the first semiconductor layer opposite to the silicon carbide semiconductor substrate side. A second step of forming parallel pn regions that are repeatedly and alternately arranged on a plane parallel to the plane is performed.
  • a third step of forming a second semiconductor layer of the second conductivity type on the surface of the parallel pn region opposite to the silicon carbide semiconductor substrate side is performed.
  • a fourth step of selectively forming a first conductivity type first semiconductor region having an impurity concentration higher than that of the first semiconductor layer inside the second semiconductor layer is performed.
  • a fifth step of forming a trench that penetrates the first semiconductor region and the second semiconductor layer and reaches the parallel pn region is performed.
  • a sixth step of forming a gate electrode inside the trench via a gate insulating film is performed.
  • a seventh step of forming a first electrode in contact with the first semiconductor region and the second semiconductor layer is performed.
  • the impurity concentration of the first column region is set to 1.1 ⁇ 10 16 /cm 3 or more and 5.0 ⁇ 10 16 /cm 3 or less by epitaxial growth.
  • the impurity concentration of the n-type column region can be increased to 1.1 ⁇ 10 16 /cm 3 or more and 5 ⁇ 10 16 /cm 3 or less by forming SiC.
  • highly injected carriers can be reduced when the body diode is turned on. Therefore, it is possible to suppress hard recovery due to extraction of hole carriers in the reverse recovery state.
  • the impurity concentration of the n-type column region is high, the on resistance is low.
  • the super-junction silicon carbide semiconductor device and the method for manufacturing the super-junction silicon carbide semiconductor device according to the present invention it is possible to suppress the body diode from becoming hard recovery by using silicon carbide.
  • FIG. 1 is a sectional view showing the structure of a silicon carbide SJ-MOSFET according to the first embodiment.
  • FIG. 2 is a graph showing the carrier concentration at room temperature in the conventional silicon carbide MOSFET.
  • FIG. 3 is a graph showing the carrier concentration at room temperature in the silicon carbide SJ-MOSFET according to the first embodiment.
  • FIG. 4 is a graph showing carrier concentration in a conventional silicon carbide MOSFET at high temperature.
  • FIG. 5 is a graph showing the carrier concentration at high temperature in the silicon carbide SJ-MOSFET according to the first embodiment.
  • FIG. 6 is a cross-sectional view showing the state of the silicon carbide SJ-MOSFET according to the first embodiment which is being manufactured (No. 1).
  • FIG. 1 is a sectional view showing the structure of a silicon carbide SJ-MOSFET according to the first embodiment.
  • FIG. 2 is a graph showing the carrier concentration at room temperature in the conventional silicon carbide MOSFET.
  • FIG. 3 is
  • FIG. 7 is a cross-sectional view showing the state of the silicon carbide SJ-MOSFET according to the first embodiment which is being manufactured (No. 2).
  • FIG. 8 is a cross-sectional view showing the state of the silicon carbide SJ-MOSFET according to the first embodiment which is being manufactured (No. 3).
  • FIG. 9 is a sectional view showing the structure of the silicon carbide SJ-MOSFET according to the second embodiment.
  • FIG. 10 is a graph showing the relationship between VDS and CDS of the silicon carbide SJ-MOSFET according to the first and second embodiments and the conventional MOSFET.
  • FIG. 11 is a graph showing changes in VDS and IDS of the silicon carbide SJ-MOSFET according to the second embodiment and the conventional MOSFET.
  • FIG. 12 is a graph showing the ON characteristics of the silicon carbide SJ-MOSFET according to the second embodiment and the conventional MOSFET.
  • FIG. 13 is a graph showing off characteristics of the silicon carbide SJ-MOSFET according to the second embodiment and the conventional MOSFET.
  • FIG. 14 is a sectional view showing the structure of the silicon carbide SJ-MOSFET according to the third embodiment.
  • FIG. 15 is a sectional view showing the structure of the silicon carbide SJ-MOSFET according to the fourth embodiment.
  • FIG. 16 is a sectional view showing the structure of a conventional SJ-MOSFET.
  • FIG. 1 is a sectional view showing the structure of a silicon carbide SJ-MOSFET according to the first embodiment.
  • the silicon carbide SJ-MOSFET 300 shown in FIG. 1 has a MOS (Metal Oxide) on the front surface (the surface facing the p ⁇ -type base region 16) side of a semiconductor substrate (silicon carbide substrate: semiconductor chip) made of silicon carbide (SiC). It is an SJ-MOSFET having a semiconductor gate.
  • MOS Metal Oxide
  • SiC silicon carbide
  • FIG. 1 only two unit cells (functional units of the device) are shown, and other unit cells adjacent to them are not shown.
  • the n + type silicon carbide substrate (first conductivity type silicon carbide semiconductor substrate) 1 is, for example, a silicon carbide single crystal substrate doped with nitrogen (N).
  • the n ⁇ type drift layer (first conductivity type first semiconductor layer) 2 is a low concentration n type drift layer having a lower impurity concentration than the n + type silicon carbide substrate 1 and doped with, for example, nitrogen.
  • the impurity concentration of the n ⁇ type drift layer 2 is, for example, 1.1 ⁇ 10 16 /cm 3 or more and 5.0 ⁇ 10 16 /cm 3 or less.
  • a MOS gate (insulated gate composed of metal-oxide film-semiconductor) structure (element structure) is formed on the front surface side of the semiconductor substrate.
  • a drain electrode (not shown) is provided on the back surface of the semiconductor substrate.
  • a parallel pn region 33 is provided in the active region of the silicon carbide SJ-MOSFET 300.
  • the n-type column regions 31 and the p-type column regions 30 are alternately and repeatedly arranged.
  • the p type column region 30 is provided so as not to reach the surface of the n + type semiconductor substrate layer 1 from the surface of the n ⁇ type drift layer 2.
  • the planar shape of the n-type column region 31 and the p-type column region 30 is, for example, a stripe shape. A method of manufacturing the parallel pn region 33 will be described later.
  • p ⁇ type base region (second semiconductor of the second conductivity type) is formed.
  • Layer 16 is provided.
  • a trench structure is formed on the first main surface side (p ⁇ type base region 16 side) of the silicon carbide semiconductor substrate. Specifically, the trenches 23, p - -type p from the surface opposite to the n + -type silicon carbide substrate 1 side of the base region 16 (the first main surface side of the silicon carbide semiconductor base) - type base region 16 To reach the n-type column region 31.
  • a gate insulating film 19 is formed on the bottom and side walls of the trench 23 along the inner wall of the trench 23, and a gate electrode 20 is formed inside the gate insulating film 19 in the trench 23.
  • the gate electrode 20 is insulated from the n-type column region 31 and the p ⁇ -type base region 16 by the gate insulating film 19.
  • a part of the gate electrode 20 may project from above the trench 23 (on the side of the source electrode 22) to the side of the source electrode 22.
  • a plurality of trenches 23 are periodically formed in the lateral direction of FIG.
  • the p-type column region 30 is provided only in the region between the trenches, and is not provided immediately below the trench.
  • an n + type source region (first semiconductor region of the first conductivity type) 17 and a p ++ type contact region 18 are selectively provided on the first main surface side of the substrate. There is.
  • the n + type source region 17 is in contact with the trench 23.
  • the n + type source region 17 and the p ++ type contact region 18 are in contact with each other.
  • the p-type column region 30 is provided immediately below the contact hole. That is, p type column region 30 is provided in a region between n + type source region 17 and p ++ type contact region 18 in contact with source electrode 22 and n + type silicon carbide substrate 1.
  • Interlayer insulating film 21 is provided on the entire surface of the first main surface side of the silicon carbide semiconductor substrate so as to cover gate electrode 20 buried in trench 23.
  • the source electrode 22 is in contact with the n + type source region 17 and the p ++ type contact region 18 via a contact hole opened in the interlayer insulating film 21.
  • the source electrode 22 is electrically insulated from the gate electrode 20 by the interlayer insulating film 21.
  • a source electrode pad (not shown) is provided on the source electrode 22.
  • a barrier metal (not shown) that prevents diffusion of metal atoms from the source electrode 22 to the gate electrode 20 side may be provided between the source electrode 22 and the interlayer insulating film 21.
  • the impurity concentration of the n-type column region 31 can be increased. As a result, the on resistance can be reduced.
  • the impurity concentration of the n-type column region 31 can be set to, for example, 1.1 ⁇ 10 16 /cm 3 or more and 5 ⁇ 10 16 /cm 3 or less. With such an impurity concentration, the number of highly-injected carriers during the operation of the body diode at room temperature (for example, 20° C.) and high temperature (for example, 175° C.) can be reduced as compared with the MOSFET having no SJ structure. As a result, hard recovery can be suppressed in the SJ-MOSFET.
  • the impurity concentration of the n-type column region 31 is set to 2 ⁇ 10 16 /cm 3 or more and 4 ⁇ 10 16 /cm 3 or less.
  • the depth of the p-type column region 30 is preferably 3 ⁇ m to 10 ⁇ m at a withstand voltage class of 1200 V, 5 ⁇ m to 15 ⁇ m at a withstand voltage class of 1700 V, and 10 ⁇ m to 30 ⁇ m at a withstand voltage class of 3300 V.
  • the depth of the p-type column region 30 is preferably 1/3 to 1 of the thickness of the n ⁇ -type drift layer.
  • FIG. 2 is a graph showing the carrier concentration at room temperature in the conventional silicon carbide MOSFET.
  • FIG. 3 is a graph showing the carrier concentration at room temperature in the silicon carbide SJ-MOSFET according to the first embodiment.
  • FIG. 2 shows an example of a silicon carbide MOSFET having no SJ structure, and FIGS. 2 and 3 show carrier distribution and impurity concentration of the body diode.
  • the horizontal axis represents the depth from the surface of the semiconductor substrate, and the unit is ⁇ m.
  • the vertical axis represents the concentration, and the unit is /cm 3 .
  • the dotted line indicates the electron concentration
  • the thick solid line indicates the hole concentration
  • the thin solid line indicates the carrier (electron and hole) concentration.
  • FIG. 2 shows the result of passing a current having a current density of 300 A/cm 2 through the body diode of the conventional silicon carbide MOSFET.
  • the n-type drift layer has an impurity concentration of 8 ⁇ 10 15 /cm 3 .
  • FIG. 3 shows the result of passing a current having a current density of 330 A/cm 2 through the body diode of the silicon carbide SJ-MOSFET according to the first embodiment. N In such silicon carbide SJ-MOSFET in the first embodiment of FIG.
  • n-type column 3 ⁇ 10 the impurity concentration of regions 31 16 / It is set to cm 3 .
  • the minority carrier lifetime in the p layer is preferably 0.5 ns to 500 ns. This is because if it is too short, the leakage current at the time of voltage blocking increases, and if it is too long, the reverse recovery characteristic deteriorates.
  • the p-type column region 30 has more crystal defects than the n-type column region 31 due to damage due to ion implantation. Further, in the SJ-MOSFET, the p-type column region 30 causes the depletion layer to extend in the lateral direction of the p-type column region 30 in the off state. Therefore, even if the impurity concentration of the n-type column region 31 that is the current path is increased, depletion is likely to occur, so that the on-resistance can be significantly reduced while ensuring a high breakdown voltage in the off state.
  • the p-type column region 30 is formed by ion implantation, and the impurity concentrations of the n-type column region 31 and the n ⁇ type drift layer 2 are the same as those of the conventional silicon carbide MOSFET. Since the impurity concentration of the n-type drift layer is higher than that of the n-type drift layer, the number of highly injected carriers when the body diode is turned on is small. As a result, it is possible to suppress hard recovery due to extraction of hole carriers in the reverse recovery state.
  • the impurity concentration of the n-type column region 31 is higher than the impurity concentration of the n ⁇ -type drift layer of the conventional silicon carbide MOSFET.
  • the impurity concentration of the n-type column region 31 is 8.1 ⁇ 10 15 /cm 3 or more and 3.0 ⁇ 10 16 / It is preferably not more than cm 3 .
  • FIG. 4 is a graph showing carrier concentration in a conventional silicon carbide MOSFET at high temperature.
  • FIG. 5 is a graph showing the carrier concentration at high temperature in the silicon carbide SJ-MOSFET according to the first embodiment.
  • FIGS. 4 and 5 are graphs similar to those in FIGS. 2 and 3, but are different at the time of high temperature. Similar to the case of the normal temperature, the suppression of hard recovery is effective when the impurity concentration of the n-type column region 31 is higher than the impurity concentration of the n-type drift layer of the conventional silicon carbide MOSFET. However, since the number of highly injected carriers increases during high temperature operation, the impurity concentration of the n-type column region 31 is preferably 1.2 ⁇ 10 15 /cm 3 or more and 5.0 ⁇ 10 16 /cm 3 or less. ..
  • FIG. 6 to 8 are cross-sectional views showing a state of the silicon carbide SJ-MOSFET according to the first embodiment which is being manufactured.
  • a manufacturing method will be described by taking a silicon carbide SJ-MOSFET having a trench structure of 1.2 kV withstand voltage class as an example.
  • an n + type silicon carbide substrate 1 made of n type silicon carbide is prepared. Then, on the first main surface of the n + type silicon carbide substrate 1, an n ⁇ type drift layer 2 made of silicon carbide while being doped with an n type impurity, for example, a nitrogen atom, has an impurity concentration of 1.8 ⁇ . Epitaxial growth is performed at a thickness of about 10 16 /cm 3 to a thickness of about 8 ⁇ m to 12 ⁇ m.
  • an ion implantation mask having a predetermined opening is formed of an oxide film having a thickness of 2.0 ⁇ m, for example, by a photolithography technique.
  • a p-type impurity such as aluminum is injected into the opening of the oxide film to form the first p-type column region 30-1 having a depth of 0.4 ⁇ m to 3.0 ⁇ m, preferably 0.4 ⁇ m to 2.0 ⁇ m.
  • the first p-type column regions 30-1 are formed, for example, with a width of 1.5 ⁇ m and an interval of 3.5 ⁇ m.
  • the acceleration energy is set to 60 keV to 700 keV so that the average concentration of Al in the first p-type column region 30-1 is 9.0 ⁇ 10 16 /cm 3 .
  • the ion implantation mask is removed. The state so far is described in FIG.
  • n type column region 31-1 made of silicon carbide while being doped with nitrogen atoms and having a lower impurity concentration than the n ⁇ type drift layer 2 is formed.
  • 0.4 ⁇ m to 3.0 ⁇ m, preferably 0.4 ⁇ m to 2.0 ⁇ m are epitaxially grown so that the impurity concentration is about 3.0 ⁇ 10 16 /cm 3 .
  • an ion implantation mask having a predetermined opening is formed of an oxide film having a film thickness of 2.0 ⁇ m, for example, by a photolithography technique.
  • a p-type impurity such as aluminum is injected into the opening of the oxide film to form the second p-type column region 30-2 having a depth of 0.4 ⁇ m to 0.6 ⁇ m.
  • the second p-type column regions 30-2 are formed, for example, with a width of 1.5 ⁇ m and an interval of 3.5 ⁇ m.
  • the acceleration energy is set to 60 keV to 700 keV so that the average Al concentration in the second p-type column region 30-2 is 9.0 ⁇ 10 16 /cm 3 .
  • the ion implantation mask is removed. The state thus far is described in FIG.
  • an n-type epitaxial layer 32 made of silicon carbide while being doped with nitrogen atoms and having a lower impurity concentration than the n ⁇ type drift layer 2 is formed on the surface of the first n-type column region 31-8. Epitaxial growth is performed so that the impurity concentration is about 8.5 ⁇ 10 16 /cm 3 at 0.5 ⁇ m. The n-type epitaxial layer 32 does not have to be formed. The state so far is described in FIG.
  • the first p-type column region 30-1 to the ninth p-type column region 30-9 are combined into a p-type column region 30, and the first n-type column region 31-1 to the eighth p-type column region 31-8 are combined into an n-type column. It becomes the area 31.
  • the process from the ion implantation to the epitaxial growth is repeated eight times, but this number depends on the film thickness of the parallel pn region 33, the acceleration energy of the ion implantation, etc., and may be another number.
  • the steps of epitaxial growth and ion implantation are repeated a plurality of times in this way, so that the first p-type column region 30-1 to the ninth p-type column region 30-9 each have an average Al concentration of 9.
  • the cross section has one peak and two bottoms individually with respect to the concentration distribution in the depth direction. This is a periodic distribution in which the first p-type column region 30-1 to the ninth p-type column region 30-9 of the cross section each having one peak and two bottoms are connected. Since the first p-type column region 30-1 to the ninth p-type column region 30-9 are formed by ion implantation, crystal defects have occurred.
  • this crystal defect is recovered by annealing, but in silicon carbide, the crystal defect remains even after annealing.
  • the fact that the vertical cross-sectional structure of the p-type column region 30 has a periodic distribution of acceptor impurities (Al) and crystal defects is a structural trace due to repeated epitaxial growth and ion implantation. Since the first n-type column region 31-1 to the eighth n-type column region 31-8 remain as epitaxially grown layers, neither periodic concentration distribution nor crystal defects in each layer in the depth direction of the cross section can be seen.
  • the p ⁇ -type base region 16 doped with a p-type impurity such as aluminum is formed on the surfaces of the n-type column region 31 and the p-type column region 30, the p ⁇ -type base region 16 doped with a p-type impurity such as aluminum is formed.
  • an ion implantation mask having a predetermined opening is formed of, for example, an oxide film by photolithography.
  • An n-type impurity such as phosphorus (P) is ion-implanted into this opening to form an n + -type source region 17 in a part of the surface of the p ⁇ -type base region 16.
  • a p + type contact region 18 is provided by ion-implanting a p-type impurity such as aluminum.
  • the impurity concentration of the p ++ type contact region 18 is set to be higher than the impurity concentration of the p ⁇ type base region 16.
  • heat treatment is performed in an inert gas atmosphere, and the first p-type column region 30-1 to the ninth p-type column region 30-9 and the first n-type column region 31-1 to the eighth p-type column region 31-8 , N type epitaxial layer 32, n + type source region 17 and p ++ type contact region 18 are activated.
  • the ion implantation regions may be collectively activated by one heat treatment, or the heat treatment may be performed and activated each time ion implantation is performed. Impurities in silicon carbide do not easily diffuse even if the heat treatment (annealing) used in the process of silicon carbide is performed. Therefore, the periodic concentration distributions of the above-described first p-type column region 30-1 to ninth p-type column region 30-9 formed by ion implantation are maintained even after the heat treatment.
  • a trench forming mask having a predetermined opening is formed on the surface of the p ⁇ type base region 16 by photolithography using, for example, an oxide film.
  • a trench 23 penetrating the p ⁇ type base region 16 and reaching the n type column region 31 is formed by dry etching. Then, the trench forming mask is removed.
  • the gate insulating film 19 is formed along the surfaces of the n + type source region 17 and the p ++ type contact region 18, and the bottom and side walls of the trench 23.
  • the gate insulating film 19 may be formed by thermal oxidation by heat treatment at a temperature of about 1000° C. in an oxygen atmosphere. Further, the gate insulating film 19 may be formed by a method of depositing by a chemical reaction such as high temperature oxidation (HTO).
  • HTO high temperature oxidation
  • a polycrystalline silicon layer doped with, for example, phosphorus atoms is provided on the gate insulating film 19.
  • the polycrystalline silicon layer may be formed so as to fill the trench 23.
  • the gate electrode 20 is provided by patterning this polycrystalline silicon layer by photolithography and leaving it inside the trench 23. Part of the gate electrode 20 may protrude outside the trench 23.
  • phosphorus glass is formed to a thickness of about 1 ⁇ m so as to cover the gate insulating film 19 and the gate electrode 20, and the interlayer insulating film 21 is provided.
  • a barrier metal (not shown) made of titanium (Ti) or titanium nitride (TiN) may be formed so as to cover the interlayer insulating film 21.
  • the interlayer insulating film 21 and the gate insulating film 19 are patterned by photolithography to form contact holes exposing the n + type source regions 17 and the p ++ type contact regions 18. Then, heat treatment (reflow) is performed to planarize the interlayer insulating film 21.
  • a conductive film such as nickel (Ni) to be the source electrode 22 is provided in the contact hole and on the interlayer insulating film 21. This conductive film is patterned by photolithography to leave the source electrode 22 only in the contact hole.
  • a back surface electrode (not shown) made of nickel or the like is provided on the second main surface of the n + type semiconductor substrate 1.
  • heat treatment is performed in an inert gas atmosphere at about 1000° C. to form a source electrode 22 and a back surface electrode that make ohmic contact with the n + type source region 17, the p ++ type contact region 18, and the n + type semiconductor substrate 1. To do.
  • an aluminum film having a thickness of about 5 ⁇ m is deposited on the first main surface of the n + type semiconductor substrate 1 by a sputtering method, and the aluminum is removed by photolithography so as to cover the source electrode 22 and the interlayer insulating film 21. Then, a source electrode pad (not shown) is formed.
  • a drain electrode pad (not shown) is formed by sequentially stacking titanium (Ti), nickel, and gold (Au) on the surface of the back electrode. As described above, the silicon carbide semiconductor device shown in FIG. 1 is completed.
  • the impurity concentration of the n-type column region is as high as 1.1 ⁇ 10 16 /cm 3 or more and 5 ⁇ 10 16 /cm 3 or less. can do. Furthermore, by forming the p-type column region by ion implantation, the minority carrier lifetime in the p-type column region can be reduced. As a result, highly injected carriers can be reduced when the body diode is turned on. Therefore, it is possible to suppress hard recovery due to extraction of hole carriers in the reverse recovery state. Furthermore, since the impurity concentration of the n-type column region is high, the on resistance is low.
  • FIG. 9 is a sectional view showing the structure of the silicon carbide SJ-MOSFET according to the second embodiment.
  • the silicon carbide SJ-MOSFET 301 according to the second embodiment differs from the silicon carbide SJ-MOSFET 300 according to the first embodiment in that the surface of the parallel pn region 33 has an n-type high concentration region (first A conductive third semiconductor layer) 5 is provided, and ap + type region (second conductive second semiconductor region) 3 is selectively provided inside the n-type high concentration region 5.
  • the n-type high-concentration region 5 is a high-concentration n-type drift layer doped with, for example, nitrogen with an impurity concentration lower than that of the n + -type silicon carbide substrate 1 and higher than that of the n ⁇ -type drift 2.
  • the n-type high-concentration region 5 is a so-called current spreading layer (CSL) that reduces carrier spreading resistance.
  • the n-type high-concentration region 5 is, for example, provided uniformly in the direction parallel to the front surface of the base body (front surface of the semiconductor base body).
  • Part of the p + type region 3 is provided at the bottom of the trench 23, and the width of the p + type region 3 is wider than the width of the trench 23.
  • the p + type region 3 is doped with, for example, aluminum (Al). Further, a part of the p + type region 3 is provided between the trenches 23, and its surface is in contact with the p ⁇ type base region 16 and its bottom surface is in contact with the p type column region 30.
  • the p + -type region 3 By providing the p + -type region 3, it is possible to form a pn junction between near the bottom of the trench 23, a p + -type region 3 and the n-type high-concentration region 5. Since the pn junction between the p + -type region 3 and the n-type high-concentration region 5 is located deeper than the trench 23, the electric field is concentrated on the boundary between the p + -type region 3 and the n-type high-concentration region 5, and the trench 23 It is possible to reduce the electric field concentration at the bottom of the gate insulating film 19 and the electric field to the gate insulating film 19.
  • the reverse recovery current is greatly affected by the drain-source capacitance (CDS). Therefore, increasing the CDS enables further soft recovery.
  • the CDS is increased by increasing the impurity concentration of the n-type high concentration region 5 on the parallel pn region 33 to be higher than that of the n-type column region 31. Hard recovery can be suppressed. Further, since an electric field is increased at the bottom of the trench 23, a breakdown voltage failure and oxide field breakdown occur. Therefore, by forming the p + type region 3 at the bottom of the trench 23, the CDS is suppressed while suppressing the increase of the electric field. Can be increased.
  • FIG. 10 is a graph showing the relationship between VDS and CDS of the silicon carbide SJ-MOSFET according to the first and second embodiments and the conventional MOSFET.
  • the horizontal axis represents VDS (drain-source voltage), the unit is V, the vertical axis represents CDS (drain-source capacitance), and the unit is F.
  • a broken line S1 in FIG. 10 is an example of a silicon carbide MOSFET that does not have an SJ structure
  • an alternate long and short dash line S2 in FIG. 10 is an example of the silicon carbide SJ-MOSFET according to the first embodiment
  • a solid line in FIG. S3 is an example of the silicon carbide SJ-MOSFET according to the second embodiment.
  • the silicon carbide SJ-MOSFET according to the first embodiment has a higher CDS than the silicon carbide MOSFET that does not have the SJ structure. Further, the silicon carbide SJ-MOSFET according to the second embodiment has a higher CDS than the silicon carbide SJ-MOSFET according to the first embodiment.
  • FIG. 11 is a graph showing changes in VDS and IDS of the silicon carbide SJ-MOSFET according to the second embodiment and the conventional MOSFET.
  • the horizontal axis represents time
  • the unit is ns
  • the left vertical axis represents VDS
  • the unit is V
  • the right vertical axis represents IDS (drain-source current)
  • the unit is A. is there.
  • Dashed lines S11 and S12 in FIG. 11 are examples of the silicon carbide MOSFET having no SJ structure
  • solid lines S21 and S22 in FIG. 11 are examples of the silicon carbide SJ-MOSFET according to the second embodiment.
  • a broken line S11 and a solid line S21 show a change in VDS
  • a broken line S12 and a solid line S22 show a change in IDS.
  • both the current waveform and the voltage waveform are soft waveforms that gently rise and the vibration is small as compared with the conventional MOSFET. Is becoming Therefore, the problems that the SJ-MOSFET is destroyed due to the rise of the surge voltage and that ringing (oscillation waveform) is generated in high-speed operation and causes noise are solved.
  • FIG. 12 is a graph showing the ON characteristics of the silicon carbide SJ-MOSFET according to the second embodiment and the conventional MOSFET.
  • FIG. 13 is a graph showing off characteristics of the silicon carbide SJ-MOSFET according to the second embodiment and the conventional MOSFET. 12 and 13, the horizontal axis represents the drain voltage, the unit is V, the vertical axis represents the drain current, and the unit is A.
  • the broken line S1 in FIGS. 12 and 13 is an example of a silicon carbide MOSFET having no SJ structure, and the solid line S2 in FIGS. 12 and 13 is an example of a silicon carbide SJ-MOSFET according to the second embodiment. ..
  • the silicon carbide SJ-MOSFET according to the second embodiment and the conventional MOSFET have the same breakdown voltage.
  • the silicon carbide SJ-MOSFET according to the second embodiment has the same withstand voltage and lower on-resistance than the conventional MOSFET. This tendency becomes more remarkable as VGS (drain-source voltage) increases.
  • an n-type high concentration region 5 made of silicon carbide while being doped with an n-type impurity, for example, nitrogen atom (N). are grown epitaxially.
  • a mask (not shown) having a desired opening is formed on the surface of the n-type high concentration region 5 by a photolithography technique, for example, an oxide film. Then, using this oxide film as a mask, p-type impurities such as aluminum atoms (Al) are ion-implanted by an ion implantation method. Thereby, the p + type region 3 is formed inside the n type high concentration region 5. Next, the mask used during the ion implantation for forming the p + type region 3 is removed.
  • a photolithography technique for example, an oxide film.
  • n-type high-concentration region 5 and the p + -type region 3 can also be formed by repeating epitaxial growth and ion implantation a plurality of times.
  • the CDS can be increased and the hard recovery can be suppressed as compared with the first embodiment by setting the impurity concentration of the n-type high concentration region to be higher than the n-type column region.
  • the impurity concentration of the n-type high concentration region can be higher than the n-type column region.
  • FIG. 14 is a sectional view showing the structure of the silicon carbide SJ-MOSFET according to the third embodiment.
  • silicon carbide SJ-MOSFET 302 according to the third embodiment is different from silicon carbide SJ-MOSFET 301 according to the second embodiment in that p-type column region 30 is directly below trench 23 (bottom of trench 23). Of the p + type region 3 and the n ⁇ type drift 2).
  • the pitch of the parallel pn regions 33 is half that in the first and second embodiments.
  • the width of the p-type column region 30 can be 1.5 ⁇ m
  • the width of the n-type column region 31 can be 1.0 ⁇ m. Therefore, the impurity concentration of the n-type column region 31 can be made higher than that in the first and second embodiments, injected carriers can be suppressed more than in the first and second embodiments, and the CDS can be improved.
  • the first p-type column region 30-1 to the ninth p-type column region 30-9 are formed in the method for manufacturing the silicon carbide SJ-MOSFET 301 according to the second embodiment. It can be manufactured by changing the opening of the mask by the photolithography technique at the time of performing.
  • the p-type column region is provided immediately below the trench. Therefore, the impurity concentration of the n-type column region can be made higher than that in the first and second embodiments, injected carriers can be suppressed more than in the first and second embodiments, and the CDS can be improved.
  • FIG. 15 is a sectional view showing the structure of the silicon carbide SJ-MOSFET according to the fourth embodiment.
  • the silicon carbide SJ-MOSFET 303 according to the fourth embodiment is different from the silicon carbide SJ-MOSFET 302 according to the third embodiment in that the p-type column region 30 is located just below the trench 23 in the first p-type column. That is, the region 30-1 is not provided, and the first p-type column region 30-1 is provided only in the p-type column region 30 between the trenches 23.
  • the p-type column region 30 immediately below the trench 23 is formed shallower than the p-type column region 30 between the trenches 23.
  • the breakdown voltage directly below the trench 23 can be increased and the occurrence of avalanche breakdown at the bottom of the trench 23 can be suppressed.
  • the silicon carbide SJ-MOSFET 303 according to the fourth embodiment is a mask of a mask formed by photolithography when forming the first p-type column region 30-1 in the method of manufacturing the silicon carbide SJ-MOSFET 302 according to the third embodiment. It can be manufactured by changing the opening.
  • the present invention has been described by taking the case where the MOS gate structure is formed on the first main surface of the silicon carbide substrate made of silicon carbide as an example.
  • the present invention is not limited to this. (GaN, etc.), the plane orientation of the main surface of the substrate, and the like can be variously changed.
  • the first conductivity type is n-type and the second conductivity type is p-type in the present invention.
  • the present invention is p-type as the first conductivity type and n-type as the second conductivity type. The same holds true for.
  • the super-junction silicon carbide semiconductor device and the method for manufacturing the super-junction silicon carbide semiconductor device according to the present invention can be applied to high-voltage semiconductor devices used for power converters and power supply devices for various industrial machines. It is useful.

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)

Abstract

超接合炭化珪素半導体装置は、第１導電型の炭化珪素半導体基板（１）と、第１導電型の第１半導体層（２）と、エピタキシャル成長の第１導電型の第１カラム領域（３１）とイオン注入の第２導電型の第２カラム領域（３０）とが、繰り返し交互に配置された並列ｐｎ領域（３３）と、第２導電型の第２半導体層（１６）と、第１導電型の第１半導体領域（１７）と、トレンチ（２３）と、トレンチ（２３）の内部にゲート絶縁膜（１９）を介して設けられたゲート電極（２０）と、第１電極（２２）と、を備える。第１カラム領域の不純物濃度が１．１×１０16／ｃｍ3以上５．０×１０16／ｃｍ3以下である。

Description

超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
　この発明は、超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法に関する。
　通常のｎ型チャネル縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）では、半導体基板内に形成される複数の半導体層のうち、ｎ型伝導層（ドリフト層）が最も高抵抗の半導体層である。このｎ型ドリフト層の電気抵抗が縦型ＭＯＳＦＥＴ全体のオン抵抗に大きく影響を与えている。ｎ型ドリフト層の厚みを薄くし電流経路を短くすることで、縦型ＭＯＳＦＥＴ全体のオン抵抗を低減することを実現できる。
　しかし、縦型ＭＯＳＦＥＴは、オフ状態において空乏層が高抵抗のｎ型ドリフト層まで広がることで、耐圧を保持する機能も有している。このため、オン抵抗低減のためにｎ型ドリフト層を薄くした場合、オフ状態における空乏層の広がりが短くなるため、低い印加電圧で破壊電界強度に達しやすくなり、耐圧が低下する。一方、縦型ＭＯＳＦＥＴの耐圧を高くするためには、ｎ型ドリフト層の厚みを増加させる必要があり、オン抵抗が増加する。このようなオン抵抗と耐圧の関係をトレードオフ関係と呼び、トレードオフ関係にある両者をともに向上させることは一般的に難しい。このオン抵抗と耐圧とのトレードオフ関係は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ　Ｇａｔｅ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）やバイポーラトランジスタ、ダイオード等の半導体装置においても同様に成立することが知られている。
　上述のような問題を解決する半導体装置の構造として、超接合（ＳＪ：Ｓｕｐｅｒ　Ｊｕｎｃｔｉｏｎ：スーパージャンクション）構造が知られている。例えば、超接合構造を有するＭＯＳＦＥＴ（以下、ＳＪ－ＭＯＳＦＥＴ）が知られている。図１６は、従来のＳＪ－ＭＯＳＦＥＴの構造を示す断面図である。
　図１６に示すように、ＳＪ－ＭＯＳＦＥＴ２００は、例えば、シリコン（Ｓｉ）からなる高不純物濃度のｎ+型半導体基板１０１にｎ-型ドリフト層１０２をエピタキシャル成長させたウエハを材料とする。このウエハ表面からｎ-型ドリフト層１０２を貫きｎ+型半導体基板１０１に到達しないｐ型カラム領域１３０が設けられている。図１６では、ｐ型カラム領域１３０はｎ+型半導体基板１０１に到達しないが、ｎ+型半導体基板１０１に到達してもよい。
　また、ｎ-型ドリフト層１０２中に、基板主面に垂直な方向に延び、かつ基板主面に平行な面において狭い幅を有するｐ型領域（ｐ型カラム領域１３０）とｎ型領域（ｐ型カラム領域１３０に挟まれたｎ-型ドリフト層１０２の部分、以下ｎ型カラム領域１３１と称する）とを基板主面に平行な面において交互に繰り返し並べた並列構造（以降、並列ｐｎ領域１３３と称する）を有している。並列ｐｎ領域１３３を構成するｎ型カラム領域１３１は、ｎ-型ドリフト層１０２に対応して不純物濃度を高めた領域である。並列ｐｎ領域１３３では、ｐ型カラム領域１３０およびｎ型カラム領域１３１に含まれる不純物濃度と面積との積である不純物量を略等しくチャージバランスをとることで、オフ状態において擬似的にノンドープ層を作り出して高耐圧化を図ることができる。
　従来のＳＪ－ＭＯＳＦＥＴ２００は、例えば下記特許文献１に記載されているように、ｎ+型半導体基板１０１のおもて面に、トレンチ型のＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）構造を備える。素子が形成されオン状態のときに電流が流れる活性領域の並列ｐｎ領域１３３上には、ｐ-型ベース領域１１６、ｎ+型ソース領域１１７、ｐ++型コンタクト領域１１８、ゲート絶縁膜１１９およびゲート電極１２０からなるＭＯＳゲート構造が設けられている。
　ｎ+型ソース領域１１７は、隣り合うトレンチ１２３の間において、ｐ-型ベース領域１１６の内部に選択的に設けられている。図１６に示すように、ｎ+型ソース領域１１７は、トレンチ１２３と接するように設けられる。
　ｐ++型コンタクト領域１１８は、ｎ+型ソース領域１１７が設けられていないｐ-型ベース領域１１６の表面に設けられている。ｎ+型ソース領域１１７とｐ++型コンタクト領域１１８とは、層間絶縁膜１２１を深さ方向に貫通するコンタクトホールに露出されている。コンタクトホールに埋め込まれるようにおもて面電極としてソース電極１２２が設けられ、ｐ++型コンタクト領域１１８およびｎ+型ソース領域１１７に接する。ｎ+型半導体基板１０１の裏面（ｎ-型ドリフト層１０２と反対の面）には、裏面電極としてドレイン電極（不図示）が設けられている。
　従来のＳＪ－ＭＯＳＦＥＴ２００では、ｐ型カラム領域１３０はソース電極１２２に接続する必要があるために、ソース電極１２２のコンタクトホール直下（ｎ+型半導体基板１０１側）に設けられる。ｎ型カラム領域１３１の不純物濃度は研究レベルの狭いカラム幅のもので１．０×１０16／ｃｍ3程度であるが、製品レベルではそれ以下の不純物濃度となっている（例えば、下記非特許文献１参照）。また、ＳＪ－ＭＯＳＦＥＴを炭化珪素（ＳｉＣ）で形成する技術が公知である（例えば、下記特許文献２～５参照）。
特開２００８－０１６５１８号公報 特開２０１６－１９２５４１号公報 特開２０１８－０１９０６９号公報 特開２０１２－１６４７０７号公報 特開２０１８－１４２６８２号公報
　このような構造のＳＪ－ＭＯＳＦＥＴ２００は、ソース－ドレイン間にボディダイオードとしてｐ-型ベース領域１１６とｎ-型ドリフト層１０２層とで形成されるボディｐｎダイオードを内蔵する。ＳＪ－ＭＯＳＦＥＴ２００のボディダイオードを還流ダイオード（ＦＷＤ：Ｆｒｅｅ　Ｗｈｅｅｌｉｎｇ　Ｄｉｏｄｅ）として用いることができる。ボディダイオードは順方向電流（還流電流）が流れている状態から、ボディダイオードのｐｎ接合の逆バイアス阻止状態（即ち逆回復状態）に遷移する。しかしながら、このボディダイオードはユニポーラ構造のため少数キャリアがほとんど無く逆回復電流が小さい上、ＳＪ構造の無いＭＯＳＦＥＴと比較して高注入キャリアが低電圧で多く引き抜かれるために、電流波形および電圧波形が急峻に立ち上がるいわゆるハードリカバリーになりやすい。逆回復動作がハードリカバリーになると、サージ電圧の上昇によるＳＪ－ＭＯＳＦＥＴ２００の破壊や、高速動作においてリンギング（振動波形）が発生しノイズの発生原因となるという課題がある。
　この発明は、上述した従来技術による問題点を解消するため、炭化珪素を用いてボディダイオードがハードリカバリーになることを抑制できる超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法を提供することを目的とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる超接合炭化珪素半導体装置は、次の特徴を有する。超接合炭化珪素半導体装置は、第１導電型の炭化珪素半導体基板のおもて面に第１導電型の第１半導体層が設けられる。前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に、第１導電型の第１カラム領域と第２導電型の第２カラム領域とが前記おもて面に平行な面において繰り返し交互に配置された並列ｐｎ領域が設けられる。前記並列ｐｎ領域の、前記炭化珪素半導体基板側に対して反対側の表面に第２導電型の第２半導体層が設けられる。前記第２半導体層の内部に選択的に前記第１半導体層よりも不純物濃度の高い第１導電型の第１半導体領域が設けられる。前記第１半導体領域および前記第２半導体層を貫通して前記並列ｐｎ領域に達するトレンチが設けられる。前記トレンチの内部にゲート絶縁膜を介してゲート電極が設けられる。前記第１半導体領域および前記第２半導体層に接する第１電極が設けられる。また、前記第１カラム領域の不純物濃度が１．１×１０16／ｃｍ3以上５．０×１０16／ｃｍ3以下である。前記第１カラム領域よりも前記第２カラム領域の結晶欠陥を多くするか、又は前記第２カラム領域はその導電型を決定する不純物濃度が深さ方向に周期的分布を有する。
　また、この発明にかかる超接合炭化珪素半導体装置は、上述した発明において、前記並列ｐｎ領域と前記第２半導体層との間に設けられた、前記第１カラム領域より不純物濃度が高い第１導電型の第３半導体層をさらに備えることを特徴とする。
　また、この発明にかかる超接合炭化珪素半導体装置は、上述した発明において、前記第３半導体層内に設けられた、前記トレンチの底部と接する第２導電型の第２半導体領域と、前記第３半導体層内の前記トレンチの間に設けられた、第２導電型の第３半導体領域と、をさらに備えることを特徴とする。
　また、この発明にかかる超接合炭化珪素半導体装置は、上述した発明において、前記第１半導体層は、前記第１カラム領域より不純物濃度が低く、かつ、不純物濃度が１．１×１０16／ｃｍ3以上５．０×１０16／ｃｍ3以下であることを特徴とする。
　また、この発明にかかる超接合炭化珪素半導体装置は、上述した発明において、前記第２カラム領域の少数キャリアライフタイムは０．５ｎｓ～５００ｎｓである。
　また、この発明にかかる超接合炭化珪素半導体装置は、上述した発明において、前記第２カラム領域は、結晶欠陥を有することを特徴とする。
　また、この発明にかかる超接合炭化珪素半導体装置は、上述した発明において、前記第２カラム領域は、０．４μｍ～３．０μｍ、好ましくは０．４μｍ～２．０μｍの周期であることを特徴とする。
　また、この発明にかかる超接合炭化珪素半導体装置は、上述した発明において、前記第２カラム領域は、前記トレンチと前記トレンチの間の領域のみに設けられていることを特徴とする。
　また、この発明にかかる超接合炭化珪素半導体装置は、上述した発明において、前記第２カラム領域は、前記トレンチと前記トレンチの間の領域、ならびに前記トレンチ直下の領域に設けられていることを特徴とする。
　また、この発明にかかる超接合炭化珪素半導体装置は、上述した発明において、前記トレンチの直下の領域の第２カラム領域は、前記トレンチと前記トレンチの間の領域の第２カラム領域よりも浅いことを特徴とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる超接合炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、第１導電型の炭化珪素半導体基板のおもて面に第１導電型の第１半導体層を形成する第１工程を行う。次に、前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に、第１導電型の第１カラム領域と第２導電型の第２カラム領域とが前記おもて面に平行な面において繰り返し交互に配置された並列ｐｎ領域を形成する第２工程を行う。次に、前記並列ｐｎ領域の、前記炭化珪素半導体基板側に対して反対側の表面に第２導電型の第２半導体層を形成する第３工程を行う。次に、前記第２半導体層の内部に選択的に前記第１半導体層よりも不純物濃度の高い第１導電型の第１半導体領域を形成する第４工程を行う。次に、前記第１半導体領域および前記第２半導体層を貫通して前記並列ｐｎ領域に達するトレンチを形成する第５工程を行う。次に、前記トレンチの内部にゲート絶縁膜を介してゲート電極を形成する第６工程を行う。次に、前記第１半導体領域および前記第２半導体層に接する第１電極を形成する第７工程を行う。前記第２工程では、エピタキシャル成長で前記第１カラム領域の不純物濃度を１．１×１０16／ｃｍ3以上５．０×１０16／ｃｍ3以下にする。前記第２カラム領域をイオン注入で形成し、前記エピタキシャル成長と前記イオン注入を繰り返すことで、前記第１カラム領域よりも前記第２カラム領域の結晶欠陥を多くする。
　上述した発明によれば、ＳｉＣで形成することにより、ｎ型カラム領域の不純物濃度を１．１×１０16／ｃｍ3以上５×１０16／ｃｍ3以下と高くすることができる。これにより、ボディダイオードがオンしたときの高注入キャリアを少なくできる。このため、逆回復状態のホールキャリアの引き抜きによるハードリカバリーを抑制できる。さらに、ｎ型カラム領域の不純物濃度が高いため、オン抵抗が低くなる。
　本発明にかかる超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法によれば、炭化珪素を用いてボディダイオードがハードリカバリーになることを抑制できるという効果を奏する。
図１は、実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの構造を示す断面図である。 図２は、従来の炭化珪素ＭＯＳＦＥＴでの室温でのキャリア濃度を示すグラフである。 図３は、実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴでの室温でのキャリア濃度を示すグラフである。 図４は、従来の炭化珪素ＭＯＳＦＥＴでの高温時でのキャリア濃度を示すグラフである。 図５は、実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴでの高温時でのキャリア濃度を示すグラフである。 図６は、実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの製造途中の状態を示す断面図である（その１）。 図７は、実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの製造途中の状態を示す断面図である（その２）。 図８は、実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの製造途中の状態を示す断面図である（その３）。 図９は、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの構造を示す断面図である。 図１０は、実施の形態１、２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴおよび従来のＭＯＳＦＥＴのＶＤＳとＣＤＳの関係を示すグラフである。 図１１は、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴおよび従来のＭＯＳＦＥＴのＶＤＳとＩＤＳの変動を示すグラフである。 図１２は、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴおよび従来のＭＯＳＦＥＴのオン特性を示すグラフである。 図１３は、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴおよび従来のＭＯＳＦＥＴのオフ特性を示すグラフである。 図１４は、実施の形態３にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの構造を示す断面図である。 図１５は、実施の形態４にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの構造を示す断面図である。 図１６は、従来のＳＪ－ＭＯＳＦＥＴの構造を示す断面図である。
　以下に添付図面を参照して、この発明にかかる超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および－を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同じとは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
　本発明にかかる半導体装置について、ＳＪ－ＭＯＳＦＥＴを例に説明する。図１は、実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの構造を示す断面図である。図１に示す炭化珪素ＳＪ－ＭＯＳＦＥＴ３００は、炭化珪素（ＳｉＣ）からなる半導体基体（炭化珪素基体：半導体チップ）のおもて面（ｐ-型ベース領域１６側の面）側にＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）ゲートを備えたＳＪ－ＭＯＳＦＥＴである。図１では、２つの単位セル（素子の機能単位）のみを示し、これらに隣接する他の単位セルを図示省略する。
　ｎ+型炭化珪素基板（第１導電型の炭化珪素半導体基板）１は、例えば窒素（Ｎ）がドーピングされた炭化珪素単結晶基板である。ｎ-型ドリフト層（第１導電型の第１半導体層）２は、ｎ+型炭化珪素基板１よりも低い不純物濃度で、例えば窒素がドーピングされている低濃度ｎ型ドリフト層である。ｎ-型ドリフト層２の不純物濃度は、例えば、１．１×１０16／ｃｍ3以上５．０×１０16／ｃｍ3以下である。以下、ｎ+型半導体基板１とｎ-型ドリフト層２と、後述するｐ-型ベース領域１６とを併せて半導体基体とする。半導体基体のおもて面側には、ＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）構造（素子構造）が形成されている。また、半導体基体の裏面には、ドレイン電極（不図示）が設けられている。
　炭化珪素ＳＪ－ＭＯＳＦＥＴ３００の活性領域には、並列ｐｎ領域３３が設けられている。並列ｐｎ領域３３は、ｎ型カラム領域３１とｐ型カラム領域３０とが交互に繰り返し配置されている。ｐ型カラム領域３０は、ｎ-型ドリフト層２の表面からｎ+型半導体基板層１の表面に達しないように設けられている。ｎ型カラム領域３１とｐ型カラム領域３０の平面形状は、例えば、ストライプ状である。並列ｐｎ領域３３の製造方法については後述する。並列ｐｎ領域３３のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面層には、ｐ-型ベース領域（第２導電型の第２半導体層）１６が設けられている。
　炭化珪素半導体基体の第１主面側（ｐ-型ベース領域１６側）には、トレンチ構造が形成されている。具体的には、トレンチ２３は、ｐ-型ベース領域１６のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面からｐ-型ベース領域１６を貫通してｎ型カラム領域３１に達する。トレンチ２３の内壁に沿って、トレンチ２３の底部および側壁にゲート絶縁膜１９が形成されており、トレンチ２３内のゲート絶縁膜１９の内側にゲート電極２０が形成されている。ゲート絶縁膜１９によりゲート電極２０が、ｎ型カラム領域３１およびｐ-型ベース領域１６と絶縁されている。ゲート電極２０の一部は、トレンチ２３の上方（ソース電極２２側）からソース電極２２側に突出していてもよい。実施の形態１では、図１の横方向にトレンチ２３が複数周期的に形成される。ｐ型カラム領域３０はそのトレンチとトレンチの間の領域のみ設けられており、トレンチ直下には設けられていない。
　ｐ-型ベース領域１６の内部には、基体第１主面側にｎ+型ソース領域（第１導電型の第１半導体領域）１７およびｐ++型コンタクト領域１８が選択的に設けられている。ｎ+型ソース領域１７はトレンチ２３に接している。また、ｎ+型ソース領域１７およびｐ++型コンタクト領域１８は互いに接する。また、実施の形態１では、ｐ型カラム領域３０はコンタクトホールの直下に設けられている。つまり、ｐ型カラム領域３０は、ソース電極２２が接するｎ+型ソース領域１７およびｐ++型コンタクト領域１８とｎ+型炭化珪素基板１との間の領域に設けられている。
　層間絶縁膜２１は、炭化珪素半導体基体の第１主面側の全面に、トレンチ２３に埋め込まれたゲート電極２０を覆うように設けられている。ソース電極２２は、層間絶縁膜２１に開口されたコンタクトホールを介して、ｎ+型ソース領域１７およびｐ++型コンタクト領域１８に接する。ソース電極２２は、層間絶縁膜２１によって、ゲート電極２０と電気的に絶縁されている。ソース電極２２上には、ソース電極パッド（不図示）が設けられている。ソース電極２２と層間絶縁膜２１との間に、例えばソース電極２２からゲート電極２０側への金属原子の拡散を防止するバリアメタル（不図示）が設けられていてもよい。
　ここで、ＳｉＣは絶縁破壊電界が高いためにｎ型カラム領域３１の不純物濃度を高くできる。これにより、オン抵抗を低くすることができる。ｎ型カラム領域３１の不純物濃度を例えば１．１×１０16／ｃｍ3以上５×１０16／ｃｍ3以下とすることができる。このような不純物濃度とすることで室温（例えば２０℃）、および高温（例えば１７５℃）のボディダイオード動作時の高注入キャリアをＳＪ構造の無いＭＯＳＦＥＴと比較して減らすことができる。これにより、ＳＪ－ＭＯＳＦＥＴでハードリカバリーを抑制できる。また、実施の形態１において、ｎ型カラム領域３１の幅Ｘｎｃが３．５μｍの場合、ｎ型カラム領域３１の不純物濃度を２×１０16／ｃｍ3以上４×１０16／ｃｍ3以下とすることが好ましい。ｐ型カラム領域３０の深さは、耐圧クラスが１２００Ｖで　３μｍ～１０μｍとし、耐圧クラスが１７００Ｖで５μｍ～１５μｍとし、耐圧クラスが３３００Ｖで１０μｍ～３０μｍとするとよい。このｐ型カラム領域３０の深さは、ｎ-型ドリフト層の厚さの１／３～１とするとよい。
　図２は、従来の炭化珪素ＭＯＳＦＥＴでの室温でのキャリア濃度を示すグラフである。また、図３は、実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴでの室温でのキャリア濃度を示すグラフである。図２は、ＳＪ構造を有していない炭化珪素ＭＯＳＦＥＴでの例であり、図２および図３は、ボディダイオードのキャリア分布と不純物濃度を示す。図２および図３において、横軸は、半導体基体表面からの深さであり、単位はμｍである。縦軸は濃度を示し、単位は／ｃｍ3である。図２および図３において、点線は電子の濃度を示し、太い実線はホールの濃度を示し、細い実線はキャリア（電子およびホール）の濃度を示す。
　また、図２は、電流密度３００Ａ／ｃｍ2の電流を従来の炭化珪素ＭＯＳＦＥＴのボディダイオードに流した結果である。図２の従来の炭化珪素ＭＯＳＦＥＴではｎ型ドリフト層の不純物濃度を８×１０15／ｃｍ3としている。図３は、電流密度３３０Ａ／ｃｍ2の電流を実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴのボディダイオードに流した結果である。図３の実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴではｎ-型ドリフト層２の不純物濃度を１．８×１０16／ｃｍ3として、ｎ型カラム領域３１の不純物濃度を３×１０16／ｃｍ3としている。このｎ型カラム領域３１の不純物濃度を高め、かつｐ型カラム領域３０をイオン注入で形成することによってイオン注入によるダメージでライフタイムが短くなる。ｐ層中の少数キャリアライフタイムは０．５ｎｓ～５００ｎｓが望ましい。短かすぎると電圧ブロッキング時の漏れ電流が増加し、長すぎると逆回復特性が悪化するためである。ｐ型カラム領域３０は、イオン注入のダメージによってｎ型カラム領域３１より結晶欠陥が多い。また、ＳＪ－ＭＯＳＦＥＴではｐ型カラム領域３０によって、オフ状態の時にｐ型カラム領域３０の横方向に空乏層が伸びる。このため、電流通路であるｎ型カラム領域３１の不純物濃度を高くしても空乏化しやすいので、オフ状態での高耐圧を確保しながら、オン抵抗を大幅に下げることができる。
　このように、実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴではｐ型カラム領域３０をイオン注入で形成し、ｎ型カラム領域３１およびｎ-型ドリフト層２の不純物濃度が、従来の炭化珪素ＭＯＳＦＥＴのｎ型ドリフト層の不純物濃度より高いために、ボディダイオードがオンしたときの高注入キャリアが少ない。これにより、逆回復状態のホールキャリアの引き抜きによるハードリカバリーを抑制できる。この抑制は、ｎ型カラム領域３１の不純物濃度が、従来の炭化珪素ＭＯＳＦＥＴのｎ-型ドリフト層の不純物濃度より高い場合に効果がある。ただし、ｎ型カラム領域３１の不純物濃度が、電子キャリア濃度以上になると効果が弱まるため、ｎ型カラム領域３１の不純物濃度は、８．１×１０15／ｃｍ3以上３．０×１０16／ｃｍ3以下であることが好ましい。
　図４は、従来の炭化珪素ＭＯＳＦＥＴでの高温時でのキャリア濃度を示すグラフである。図５は、実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴでの高温時でのキャリア濃度を示すグラフである。図４および図５は、図２および図３の場合と同様のグラフであり、高温時の結果であることが異なる。常温の場合と同様に、ハードリカバリーの抑制は、ｎ型カラム領域３１の不純物濃度が、従来の炭化珪素ＭＯＳＦＥＴのｎ型ドリフト層の不純物濃度より高い場合に効果がある。ただし、高温動作時は、高注入キャリアが多くなるため、ｎ型カラム領域３１の不純物濃度は、１．２×１０15／ｃｍ3以上５．０×１０16／ｃｍ3以下であることが好ましい。
（実施の形態１にかかる炭化珪素半導体装置の製造方法）
　次に、実施の形態１にかかる炭化珪素半導体装置の製造方法について説明する。図６～図８は、実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの製造途中の状態を示す断面図である。実施の形態１では、１．２ｋＶ耐圧クラスのトレンチ構造を有する炭化珪素ＳＪ－ＭＯＳＦＥＴを例に製造方法を説明する。
　まず、ｎ型の炭化珪素でできたｎ+型炭化珪素基板１を用意する。そして、このｎ+型炭化珪素基板１の第１主面上に、ｎ型の不純物、例えば窒素原子をドーピングしながら炭化珪素でできたｎ-型ドリフト層２を、不純物濃度が１．８×１０16／ｃｍ3程度で厚さが８μｍ～１２μｍ程度となるようにエピタキシャル成長させる。
　次に、ｎ-型ドリフト層２の表面上に、フォトリソグラフィ技術によって所定の開口部を有するイオン注入用マスクを例えば膜厚２．０μｍの酸化膜で形成する。そして、アルミニウム等のｐ型の不純物を、酸化膜の開口部に注入し、深さが０．４μｍ～３．０μｍ、好ましくは０．４μｍ～２．０μｍの第１ｐ型カラム領域３０－１を形成する。第１ｐ型カラム領域３０－１は、例えば、幅１．５μｍで３．５μｍの間隔を空けて形成する。イオン注入では、例えば、加速エネルギーを６０ｋｅＶ～７００ｋｅＶとして、第１ｐ型カラム領域３０－１におけるＡｌの平均濃度が９．０×１０16／ｃｍ3となるように形成する。次に、イオン注入用マスクを除去する。ここまでの状態が図６に記載される。
　次に、ｎ-型ドリフト層２のおもて面側に、例えば窒素原子をドーピングしながら炭化珪素でできた、ｎ-型ドリフト層２より不純物濃度の低い第１ｎ型カラム領域３１－１を、不純物濃度が３．０×１０16／ｃｍ3程度となるように０．４μｍ～３．０μｍ、好ましくは０．４μｍ～２．０μｍエピタキシャル成長させる。
　次に、第１ｎ型カラム領域３１－１の表面上に、フォトリソグラフィ技術によって所定の開口部を有するイオン注入用マスクを例えば膜厚２．０μｍの酸化膜で形成する。そして、アルミニウム等のｐ型の不純物を、酸化膜の開口部に注入し、深さが０．４μｍ～０．６μｍの第２ｐ型カラム領域３０－２を形成する。第２ｐ型カラム領域３０－２は、例えば、幅１．５μｍで３．５μｍの間隔を空けて形成する。イオン注入では、例えば、加速エネルギーを６０ｋｅＶ～７００ｋｅＶとして、第２ｐ型カラム領域３０－２におけるＡｌの平均濃度が９．０×１０16／ｃｍ3となるように形成する。次に、イオン注入用マスクを除去する。ここまでの状態が図７に記載される。
　次に、図６および図７のイオン注入からエピタキシャル成長の工程を例えば、８回繰り返し、第８ｎ型カラム領域３１－８および第９ｐ型カラム領域３０－９まで形成する。次に、第１ｎ型カラム領域３１－８の表面上に、例えば窒素原子をドーピングしながら炭化珪素でできた、ｎ-型ドリフト層２より不純物濃度の低いｎ型エピタキシャル層３２を、膜厚０．５μｍで不純物濃度が８．０×１０16／ｃｍ3程度となるようにエピタキシャル成長させる。このｎ型エピタキシャル層３２は形成しなくてもかまわない。ここまでの状態が図８に記載される。第１ｐ型カラム領域３０－１～第９ｐ型カラム領域３０－９をあわせてｐ型カラム領域３０となり、第１ｎ型カラム領域３１－１～第８ｐ型カラム領域３１－８をあわせてｎ型カラム領域３１となる。ここでは、イオン注入からエピタキシャル成長の工程を８回繰り返していたが、この回数は並列ｐｎ領域３３の膜厚、イオン注入の加速エネルギー等に依存し、他の回数であってかまわない。ｐ型カラム領域３０は、このように、エピタキシャル成長とイオン注入の工程を複数回繰り返すので、第１ｐ型カラム領域３０－１～第９ｐ型カラム領域３０－９が個々にＡｌの平均濃度が９．０×１０16／ｃｍ3のボックスプロファイルとしても、深さ方向の濃度分布に関して個々に１つのピークと２つのボトムを有する断面となる。この個々に１つのピークと２つのボトムを有する断面の第１ｐ型カラム領域３０－１～第９ｐ型カラム領域３０－９がつながった周期的分布となる。第１ｐ型カラム領域３０－１～第９ｐ型カラム領域３０－９は、イオン注入で形成されるので、結晶欠陥が発生している。この結晶欠陥は、シリコン基板の場合アニールによって回復するが、炭化珪素ではアニールしても結晶欠陥が残留する。以上のとおり、ｐ型カラム領域３０の縦断面構造にアクセプタ不純物（Ａｌ）の周期的な分布や結晶欠陥があることは、エピタキシャル成長とイオン注入を繰り返したことによる構造的な痕跡である。なお、第１ｎ型カラム領域３１－１～第８ｎ型カラム領域３１－８はエピタキシャル成長した層のままなので断面深さ方向に各層毎の周期的な濃度分布や結晶欠陥は見られない。
　次に、ｎ型カラム領域３１とｐ型カラム領域３０との表面上に、アルミニウム等のｐ型不純物をドーピングしたｐ-型ベース領域１６を形成する。次に、ｐ-型ベース領域１６の表面上に、フォトリソグラフィによって所定の開口部を有するイオン注入用マスクを例えば酸化膜で形成する。この開口部にリン（Ｐ）等のｎ型の不純物をイオン注入し、ｐ-型ベース領域１６の表面の一部にｎ+型ソース領域１７を形成する。次に、ｎ+型ソース領域１７の形成に用いたイオン注入用マスクを除去し、同様の方法で、所定の開口部を有するイオン注入用マスクを形成し、ｐ-型ベース領域１６の表面の一部にアルミニウム等のｐ型の不純物をイオン注入し、ｐ++型コンタクト領域１８を設ける。ｐ++型コンタクト領域１８の不純物濃度は、ｐ-型ベース領域１６の不純物濃度より高くなるように設定する。
　次に、不活性ガス雰囲気で熱処理（アニール）を行い、第１ｐ型カラム領域３０－１～第９ｐ型カラム領域３０－９、第１ｎ型カラム領域３１－１～第８ｐ型カラム領域３１－８、ｎ型エピタキシャル層３２、ｎ+型ソース領域１７およびｐ++型コンタクト領域１８の活性化処理を実施する。なお、上述したように１回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うたびに熱処理を行って活性化させてもよい。なお、炭化珪素のプロセスで用いられる熱処理（アニール）を行っても炭化珪素中の不純物は拡散しにくい。このためイオン注入によって形成された上述の第１ｐ型カラム領域３０－１～第９ｐ型カラム領域３０－９の周期的な濃度分布は、熱処理後にも維持される。
　次に、ｐ-型ベース領域１６の表面上に、フォトリソグラフィによって所定の開口部を有するトレンチ形成用マスクを例えば酸化膜で形成する。次に、ドライエッチングによってｐ-型ベース領域１６を貫通し、ｎ型カラム領域３１に達するトレンチ２３を形成する。次に、トレンチ形成用マスクを除去する。
　次に、ｎ+型ソース領域１７およびｐ++型コンタクト領域１８の表面と、トレンチ２３の底部および側壁と、に沿ってゲート絶縁膜１９を形成する。このゲート絶縁膜１９は、酸素雰囲気中において１０００℃程度の温度の熱処理によって熱酸化によって形成してもよい。また、このゲート絶縁膜１９は高温酸化（Ｈｉｇｈ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｏｘｉｄｅ：ＨＴＯ）等のような化学反応によって堆積する方法で形成してもよい。
　次に、ゲート絶縁膜１９上に、例えばリン原子がドーピングされた多結晶シリコン層を設ける。この多結晶シリコン層はトレンチ２３内を埋めるように形成してもよい。この多結晶シリコン層をフォトリソグラフィによりパターニングし、トレンチ２３内部に残すことによって、ゲート電極２０を設ける。ゲート電極２０の一部はトレンチ２３外部に突出していてもよい。
　次に、ゲート絶縁膜１９およびゲート電極２０を覆うように、例えばリンガラスを１μｍ程度の厚さで成膜し、層間絶縁膜２１を設ける。次に、層間絶縁膜２１を覆うように、チタン（Ｔｉ）または窒化チタン（ＴｉＮ）からなるバリアメタル（不図示）を形成してもよい。層間絶縁膜２１およびゲート絶縁膜１９をフォトリソグラフィによりパターニングしｎ+型ソース領域１７およびｐ++型コンタクト領域１８を露出させたコンタクトホールを形成する。その後、熱処理（リフロー）を行って層間絶縁膜２１を平坦化する。
　次に、コンタクトホール内および層間絶縁膜２１の上にソース電極２２となるニッケル（Ｎｉ）等の導電性の膜を設ける。この導電性の膜をフォトリソグラフィによりパターニングし、コンタクトホール内にのみソース電極２２を残す。
　次に、ｎ+型半導体基板１の第２主面上に、ニッケル等の裏面電極（不図示）を設ける。この後、１０００℃程度の不活性ガス雰囲気で熱処理を行って、ｎ+型ソース領域１７、ｐ++型コンタクト領域１８およびｎ+型半導体基板１とオーミック接合するソース電極２２および裏面電極を形成する。
　次に、ｎ+型半導体基板１の第１主面上に、スパッタ法によって５μｍ程度の厚さのアルミニウム膜を堆積し、フォトリソグラフィによりソース電極２２および層間絶縁膜２１を覆うようにアルミニウムを除去し、ソース電極パッド（不図示）を形成する。
　次に、裏面電極の表面に、例えばチタン（Ｔｉ）、ニッケルおよび金（Ａｕ）を順に積層することによって、ドレイン電極パッド（不図示）を形成する。以上のようにして、図１に示す炭化珪素半導体装置が完成する。
　以上、説明したように、実施の形態１によれば、ＳｉＣで形成することにより、ｎ型カラム領域の不純物濃度を１．１×１０16／ｃｍ3以上５×１０16／ｃｍ3以下と高くすることができる。更にｐ型カラム領域をイオン注入で形成したことによりｐ型カラム領域中の少数キャリアライフタイムを低減できる。これにより、ボディダイオードがオンしたときの高注入キャリアを少なくできる。このため、逆回復状態のホールキャリアの引き抜きによるハードリカバリーを抑制できる。さらに、ｎ型カラム領域の不純物濃度が高いため、オン抵抗が低くなる。
（実施の形態２）
　次に、実施の形態２にかかる半導体装置の構造について説明する。図９は、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの構造を示す断面図である。図９に示すように、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴ３０１が実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴ３００と異なる点は、並列ｐｎ領域３３の表面にｎ型高濃度領域（第１導電型の第３半導体層）５が設けられ、ｎ型高濃度領域５の内部にｐ+型領域（第２導電型の第２半導体領域）３が選択的に設けられていることである。
　ｎ型高濃度領域５は、ｎ+型炭化珪素基板１よりも低くｎ-型ドリフト２よりも高い不純物濃度で、例えば窒素がドーピングされている高濃度ｎ型ドリフト層である。ｎ型高濃度領域５は、キャリアの広がり抵抗を低減させる、いわゆる電流拡散層（Ｃｕｒｒｅｎｔ　Ｓｐｒｅａｄｉｎｇ　Ｌａｙｅｒ：ＣＳＬ）である。このｎ型高濃度領域５は、例えば、基体おもて面（半導体基体のおもて面）に平行な方向に一様に設けられている。
　ｐ+型領域３の一部は、トレンチ２３の底部に設けられており、ｐ+型領域３の幅はトレンチ２３の幅よりも広い。ｐ+型領域３は、例えばアルミニウム（Ａｌ）がドーピングされている。また、ｐ+型領域３の一部は、トレンチ２３の間に設けられており、表面がｐ-型ベース領域１６に接し、底面がｐ型カラム領域３０に接する。
　ｐ+型領域３を設けることで、トレンチ２３の底部付近に、ｐ+型領域３とｎ型高濃度領域５との間のｐｎ接合を形成することができる。ｐ+型領域３とｎ型高濃度領域５とのｐｎ接合がトレンチ２３よりも深い位置にあるため、ｐ+型領域３とｎ型高濃度領域５との境界に電界が集中し、トレンチ２３の底部の電界集中を緩和し、ゲート絶縁膜１９への電界を緩和することが可能となる。
　炭化珪素ＳＪ－ＭＯＳＦＥＴにおいて、ｎ型カラム領域の不純物濃度を高くして、ボディダイオード動作における高注入キャリアを減らした場合、逆回復電流はドレインとソース間のキャパシタンス（ＣＤＳ）の影響を大きく受ける。このため、ＣＤＳを大きくすることで、更なるソフトリカバリー化が可能である。
　実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴ３０１では、並列ｐｎ領域３３上のｎ型高濃度領域５をｎ型カラム領域３１以上の不純物濃度にすることで、ＣＤＳを大きくし、実施の形態１よりハードリカバリーを抑制できる。また、トレンチ２３の底部に電界が高まることにより、耐圧不良や酸化膜電界破壊が生じるため、トレンチ２３の底部にｐ+型領域３を形成することで、電界の増加を抑制しつつ、ＣＤＳを増加させることができる。
　ここで、図１０は、実施の形態１、２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴおよび従来のＭＯＳＦＥＴのＶＤＳとＣＤＳの関係を示すグラフである。図１０において、横軸は、ＶＤＳ（ドレイン－ソース間電圧）を示し、単位はＶであり、縦軸はＣＤＳ（ドレインソース間キャパシタンス）を示し、単位はＦである。図１０の破線Ｓ１は、ＳＪ構造を有していない炭化珪素ＭＯＳＦＥＴの例であり、図１０の一点鎖線Ｓ２は、実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの例であり、図１０の実線Ｓ３は、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの例である。
　図１０に示すように、実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴは、ＳＪ構造を有していない炭化珪素ＭＯＳＦＥＴに比べて、ＣＤＳが高くなっている。さらに、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴは、実施の形態１にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴに比べて、ＣＤＳが高くなっている。
　また、図１１は、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴおよび従来のＭＯＳＦＥＴのＶＤＳとＩＤＳの変動を示すグラフである。図１１において、横軸は、時間を示し、単位はｎｓであり、左縦軸はＶＤＳを示し、単位はＶであり、右縦軸はＩＤＳ（ドレインソース間電流）を示し、単位はＡである。図１１の破線Ｓ１１、Ｓ１２は、ＳＪ構造を有していない炭化珪素ＭＯＳＦＥＴの例であり、図１１の実線Ｓ２１、Ｓ２２は、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの例である。また、破線Ｓ１１、実線Ｓ２１は、ＶＤＳの変動を示し、破線Ｓ１２、実線Ｓ２２は、ＩＤＳの変動を示す。
　図１１に示すように、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴは、従来のＭＯＳＦＥＴに比べて、電流波形および電圧波形の両方が、穏やかに立ち上がるソフトな波形となっており、振動も小さくなっている。このため、サージ電圧の上昇によるＳＪ－ＭＯＳＦＥＴの破壊や、高速動作においてリンギング（振動波形）が発生しノイズの発生原因となるという課題が解決されている。
　また、図１２は、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴおよび従来のＭＯＳＦＥＴのオン特性を示すグラフである。図１３は、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴおよび従来のＭＯＳＦＥＴのオフ特性を示すグラフである。図１２および図１３において、横軸はドレイン電圧を示し、単位はＶであり、縦軸はドレイン電流を示し、単位はＡである。図１２および図１３の破線Ｓ１は、ＳＪ構造を有していない炭化珪素ＭＯＳＦＥＴの例であり、図１２および図１３の実線Ｓ２は、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの例である。
　図１３に示すように、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴと従来のＭＯＳＦＥＴとは、同等の耐圧である。図１２に示すように、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴは、従来のＭＯＳＦＥＴに比べて、同じ耐圧でオン抵抗が低くなっている。また、ＶＧＳ（ドレインソース間電圧）が高くなるほどこの傾向が顕著になる。
（実施の形態２にかかる炭化珪素半導体装置の製造方法）
　次に、実施の形態２にかかる炭化珪素半導体装置の製造方法について説明する。まず、実施の形態１と同様にｎ型の炭化珪素でできたｎ+型炭化珪素基板１を用意して、第８ｎ型カラム領域３１－８および第９ｐ型カラム領域３０－９まで形成する工程まで行う（図８参照）。
　次に、この第８ｎ型カラム領域３１－８および第９ｐ型カラム領域３０－９上に、ｎ型の不純物、例えば窒素原子（Ｎ）をドーピングしながら炭化珪素でできたｎ型高濃度領域５をエピタキシャル成長させる。
　次に、ｎ型高濃度領域５の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを、例えば酸化膜で形成する。そして、この酸化膜をマスクとしてイオン注入法によってｐ型の不純物、例えばアルミニウム原子（Ａｌ）をイオン注入する。それによって、ｎ型高濃度領域５の内部にｐ+型領域３を形成する。次に、ｐ+型領域３を形成するためのイオン注入時に用いたマスクを除去する。
　この後、実施の形態１と同様に、ｐ-型ベース領域１６を形成する工程以降の工程を行うことで、図９に示す炭化珪素半導体装置が完成する。また、ｎ型高濃度領域５およびｐ+型領域３は、エピタキシャル成長とイオン注入を複数回繰り返すことにより形成することもできる。
　以上、説明したように、実施の形態２によれば、ｎ型高濃度領域をｎ型カラム領域以上の不純物濃度にすることで、ＣＤＳを大きくし、実施の形態１よりハードリカバリーを抑制できる。トレンチの底にｐ+型領域を形成することで、電界の増加を抑制しつつ、ＣＤＳを増加させることができる。
（実施の形態３）
　次に、実施の形態３にかかる半導体装置の構造について説明する。図１４は、実施の形態３にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの構造を示す断面図である。図１４に示すように、実施の形態３にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴ３０２が実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴ３０１と異なる点は、ｐ型カラム領域３０がトレンチ２３の直下（トレンチ２３の底のｐ+型領域３とｎ-型ドリフト２との間の領域）に設けられていることである。
　実施の形態３では、並列ｐｎ領域３３のピッチ（ｐ型カラム領域３０間の幅）が、実施の形態１、２の半分になっている。例えば、ｐ型カラム領域３０の幅を１．５μｍ、ｎ型カラム領域３１の幅を１．０μｍとすることができる。このため、ｎ型カラム領域３１の不純物濃度を実施の形態１、２よりも高くすることができ、実施の形態１、２より注入キャリアを抑制することができ、ＣＤＳを向上させることができる。
　また、実施の形態３にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴ３０２は、実施の形態２にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴ３０１の製造方法において、第１ｐ型カラム領域３０－１～第９ｐ型カラム領域３０－９を形成する際のフォトリソグラフィ技術によるマスクの開口部を変更することにより製造できる。
　以上、説明したように、実施の形態３によれば、ｐ型カラム領域をトレンチの直下に設けている。このため、ｎ型カラム領域の不純物濃度を実施の形態１、２よりも高くすることができ、実施の形態１、２より注入キャリアを抑制することができ、ＣＤＳを向上させることができる。
（実施の形態４）
　次に、実施の形態４にかかる半導体装置の構造について説明する。図１５は、実施の形態４にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴの構造を示す断面図である。図１５に示すように、実施の形態４にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴ３０３が実施の形態３にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴ３０２と異なる点は、ｐ型カラム領域３０がトレンチ２３の直下だけ第１ｐ型カラム領域３０－１を設けず、トレンチ２３とトレンチ２３との間のｐ型カラム領域３０だけに第１ｐ型カラム領域３０－１を設けていることである。
　実施の形態４では、ｐ型カラム領域３０のうち、トレンチ２３直下のｐ型カラム領域３０がトレンチ２３とトレンチ２３との間のｐ型カラム領域３０より浅く形成されている。これにより、トレンチ２３直下の耐圧を高め、トレンチ２３底部におけるアバランシェ・ブレークダウンの発生を抑制することができる。
　また、実施の形態４にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴ３０３は、実施の形態３にかかる炭化珪素ＳＪ－ＭＯＳＦＥＴ３０２の製造方法において、第１ｐ型カラム領域３０－１を形成する際のフォトリソグラフィ技術によるマスクの開口部を変更することにより製造できる。
　以上において本発明では、炭化珪素でできた炭化珪素基板の第１主面上にＭＯＳゲート構造を構成した場合を例に説明したが、これに限らず、ワイドバンドギャップ半導体の種類（例えば窒化ガリウム（ＧａＮ）など）、基板主面の面方位などを種々変更可能である。また、本発明では、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
　以上のように、本発明にかかる超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置に有用である。
　１、１０１　ｎ+型半導体基板
　２、１０２　ｎ-型ドリフト層
　３　ｐ+型領域
　５　ｎ型高濃度領域
１６、１１６　ｐ-型ベース領域
１７、１１７　ｎ+型ソース領域
１８、１１８　ｐ++型コンタクト領域
１９、１１９　ゲート絶縁膜
２０、１２０　ゲート電極
２１、１２１　層間絶縁膜
２２、１２２　ソース電極
２３、１２３　トレンチ
３０、１３０　ｐ型カラム領域
３０－１～３０－９　第１ｐ型カラム領域～第９ｐ型カラム領域
３１、１３１　ｎ型カラム領域
３１－１～３１－８　第１ｎ型カラム領域～第８ｐ型カラム領域
３２　ｎ型エピタキシャル層
３３、１３３　並列ｐｎ領域
２００　ＳＪ－ＭＯＳＦＥＴ
３００、３０１、３０２、３０３　炭化珪素ＳＪ－ＭＯＳＦＥＴ

Claims (11)

  1. 　第１導電型の炭化珪素半導体基板と、
    　前記炭化珪素半導体基板のおもて面に設けられた第１導電型の第１半導体層と、
    　前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた、第１導電型の第１カラム領域と第２導電型の第２カラム領域とが前記おもて面に平行な面において繰り返し交互に配置された並列ｐｎ領域と、
    　前記並列ｐｎ領域の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた第２導電型の第２半導体層と、
    　前記第２半導体層の内部に選択的に設けられた前記第１半導体層よりも不純物濃度の高い第１導電型の第１半導体領域と、
    　前記第１半導体領域および前記第２半導体層を貫通して前記並列ｐｎ領域に達するトレンチと、
    　前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
    　前記第１半導体領域および前記第２半導体層に接する第１電極と、
    　を備え、
    　前記第１カラム領域の不純物濃度が１．１×１０16／ｃｍ3以上５．０×１０16／ｃｍ3以下であり、
    　前記第１カラム領域よりも前記第２カラム領域の結晶欠陥が多いことを特徴とする超接合炭化珪素半導体装置。
  2. 　第１導電型の炭化珪素半導体基板と、
    　前記炭化珪素半導体基板のおもて面に設けられた第１導電型の第１半導体層と、
    　前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた、第１導電型の第１カラム領域と第２導電型の第２カラム領域とが前記おもて面に平行な面において繰り返し交互に配置された並列ｐｎ領域と、
    　前記並列ｐｎ領域の、前記炭化珪素半導体基板側に対して反対側の表面に設けられた第２導電型の第２半導体層と、
    　前記第２半導体層の内部に選択的に設けられた前記第１半導体層よりも不純物濃度の高い第１導電型の第１半導体領域と、
    　前記第１半導体領域および前記第２半導体層を貫通して前記並列ｐｎ領域に達するトレンチと、
    　前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
    　前記第１半導体領域および前記第２半導体層に接する第１電極と、
    　を備え、
    　前記第１カラム領域の不純物濃度が１．１×１０16／ｃｍ3以上５．０×１０16／ｃｍ3以下であり、
    　前記第２カラム領域はその導電型を決定する不純物濃度が深さ方向に周期的分布を有することを特徴とする超接合炭化珪素半導体装置。
  3. 　前記並列ｐｎ領域と前記第２半導体層との間に設けられた、前記第１カラム領域より不純物濃度が高い第１導電型の第３半導体層をさらに備えることを特徴とする請求項１または２に記載の超接合炭化珪素半導体装置。
  4. 　前記第３半導体層内に設けられた、前記トレンチの底部と接する第２導電型の第２半導体領域と、
    　前記第３半導体層内の前記トレンチの間に設けられた、第２導電型の第３半導体領域と、
    　をさらに備えることを特徴とする請求項３に記載の超接合炭化珪素半導体装置。
  5. 　前記第１半導体層は、前記第１カラム領域より不純物濃度が低く、かつ、不純物濃度が１．１×１０16／ｃｍ3以上５．０×１０16／ｃｍ3以下であることを特徴とする請求項１～４のいずれか一つに記載の超接合炭化珪素半導体装置。
  6. 　前記第２カラム領域の少数キャリアライフタイムは０．５ｎｓ～５００ｎｓであることを特徴とする請求項１～５のいずれか一つに記載の超接合炭化珪素半導体装置。
  7. 　前記第２カラム領域は、深さ０．４μｍ～３．０μｍの周期であることを特徴とする請求項１～６のいずれか一つに記載の超接合炭化珪素半導体装置。
  8. 　前記第２カラム領域は、前記トレンチと前記トレンチの間の領域のみに設けられていることを特徴とする請求項１～７のいずれか一つに記載の超接合炭化珪素半導体装置。
  9. 　前記第２カラム領域は、前記トレンチと前記トレンチの間の領域、ならびに前記トレンチ直下の領域に設けられていることを特徴とする請求項１～７のいずれか一つに記載の超接合炭化珪素半導体装置。
  10. 　前記トレンチの直下の領域の第２カラム領域は、前記トレンチと前記トレンチの間の領域の第２カラム領域よりも浅いことを特徴とする請求項９に記載の超接合炭化珪素半導体装置。
  11. 　第１導電型の炭化珪素半導体基板のおもて面に第１導電型の第１半導体層を形成する第１工程と、
    　前記第１半導体層の、前記炭化珪素半導体基板側に対して反対側の表面に、第１導電型の第１カラム領域と第２導電型の第２カラム領域とが前記おもて面に平行な面において繰り返し交互に配置された並列ｐｎ領域を形成する第２工程と、
    　前記並列ｐｎ領域の、前記炭化珪素半導体基板側に対して反対側の表面に第２導電型の第２半導体層を形成する第３工程と、
    　前記第２半導体層の内部に選択的に前記第１半導体層よりも不純物濃度の高い第１導電型の第１半導体領域を形成する第４工程と、
    　前記第１半導体領域および前記第２半導体層を貫通して前記並列ｐｎ領域に達するトレンチを形成する第５工程と、
    　前記トレンチの内部にゲート絶縁膜を介してゲート電極を形成する第６工程と、
    　前記第１半導体領域および前記第２半導体層に接する第１電極を形成する第７工程と、
    　を含み、
    　前記第２工程では、エピタキシャル成長で前記第１カラム領域の不純物濃度を１．１×１０16／ｃｍ3以上５．０×１０16／ｃｍ3以下とし、
    　前記第２カラム領域をイオン注入で形成し、前記エピタキシャル成長と前記イオン注入を繰り返すことで、前記第１カラム領域よりも前記第２カラム領域の結晶欠陥を多くすることを特徴とする超接合炭化珪素半導体装置の製造方法。
PCT/JP2019/041215 2018-11-29 2019-10-18 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 WO2020110514A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201980057211.XA CN112655096A (zh) 2018-11-29 2019-10-18 超结碳化硅半导体装置及超结碳化硅半导体装置的制造方法
DE112019003790.0T DE112019003790T5 (de) 2018-11-29 2019-10-18 Superjunction-siliziumkarbid-halbleitervorrichtung und verfahren zum herstellen einer superjunction-siliziumkarbid-halbleitervorrichtung
JP2020558172A JP7190144B2 (ja) 2018-11-29 2019-10-18 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
US17/186,881 US20210183995A1 (en) 2018-11-29 2021-02-26 Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-224294 2018-11-29
JP2018224294 2018-11-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/186,881 Continuation US20210183995A1 (en) 2018-11-29 2021-02-26 Superjunction silicon carbide semiconductor device and method of manufacturing superjunction silicon carbide semiconductor device

Publications (1)

Publication Number Publication Date
WO2020110514A1 true WO2020110514A1 (ja) 2020-06-04

Family

ID=70853935

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/041215 WO2020110514A1 (ja) 2018-11-29 2019-10-18 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20210183995A1 (ja)
JP (1) JP7190144B2 (ja)
CN (1) CN112655096A (ja)
DE (1) DE112019003790T5 (ja)
WO (1) WO2020110514A1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002750A (zh) * 2020-08-26 2020-11-27 上海华虹宏力半导体制造有限公司 超级结及其制造方法
JP2021027138A (ja) * 2019-08-02 2021-02-22 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2021129027A (ja) * 2020-02-13 2021-09-02 株式会社デンソー スイッチング素子
WO2022107854A1 (ja) * 2020-11-18 2022-05-27 富士電機株式会社 炭化珪素半導体装置
CN114744043A (zh) * 2022-03-30 2022-07-12 无锡紫光微电子有限公司 沟槽栅多层外延超结mos管及其制造方法
WO2022270245A1 (ja) * 2021-06-23 2022-12-29 住友電気工業株式会社 炭化珪素半導体装置
JP2023123185A (ja) * 2022-02-24 2023-09-05 株式会社豊田中央研究所 半導体装置
JP7543950B2 (ja) 2021-03-08 2024-09-03 富士電機株式会社 超接合炭化珪素半導体装置の製造方法
WO2025023001A1 (ja) * 2023-07-21 2025-01-30 住友電気工業株式会社 炭化珪素半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11942517B2 (en) * 2019-06-10 2024-03-26 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP7472477B2 (ja) * 2019-12-02 2024-04-23 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素基板の製造方法
JP2021111752A (ja) * 2020-01-15 2021-08-02 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
CN114242768B (zh) * 2021-11-18 2022-08-30 深圳真茂佳半导体有限公司 栅底电荷平衡改善的碳化硅mosfet器件及制造方法
CN114242769B (zh) * 2021-11-24 2022-08-26 深圳真茂佳半导体有限公司 超结梯形槽碳化硅mosfet器件及制作方法
CN114759081B (zh) * 2022-06-14 2022-11-04 绍兴中芯集成电路制造股份有限公司 半导体结构及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197497A (ja) * 2004-01-08 2005-07-21 Toyota Central Res & Dev Lab Inc 半導体装置
JP2006179598A (ja) * 2004-12-21 2006-07-06 Toshiba Corp 電力用半導体装置
JP2016004935A (ja) * 2014-06-18 2016-01-12 富士電機株式会社 半導体装置
JP2018019053A (ja) * 2016-07-19 2018-02-01 国立研究開発法人産業技術総合研究所 半導体装置およびその製造方法
WO2019198416A1 (ja) * 2018-04-13 2019-10-17 住友電気工業株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
US6936892B2 (en) * 1998-07-24 2005-08-30 Fuji Electric Co., Ltd. Semiconductor device with alternating conductivity type layer and method of manufacturing the same
JP2001119022A (ja) * 1999-10-20 2001-04-27 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2007012858A (ja) * 2005-06-30 2007-01-18 Toshiba Corp 半導体素子及びその製造方法
US7960781B2 (en) * 2008-09-08 2011-06-14 Semiconductor Components Industries, Llc Semiconductor device having vertical charge-compensated structure and sub-surface connecting layer and method
JP5423882B2 (ja) * 2009-07-15 2014-02-19 富士電機株式会社 超接合半導体装置
TWI487110B (zh) * 2012-01-05 2015-06-01 Vanguard Int Semiconduct Corp 半導體裝置及其製造方法
JP6168513B2 (ja) * 2013-05-13 2017-07-26 ローム株式会社 半導体装置およびその製造方法
CN108352402B (zh) * 2015-10-16 2020-12-18 富士电机株式会社 半导体装置和半导体装置的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005197497A (ja) * 2004-01-08 2005-07-21 Toyota Central Res & Dev Lab Inc 半導体装置
JP2006179598A (ja) * 2004-12-21 2006-07-06 Toshiba Corp 電力用半導体装置
JP2016004935A (ja) * 2014-06-18 2016-01-12 富士電機株式会社 半導体装置
JP2018019053A (ja) * 2016-07-19 2018-02-01 国立研究開発法人産業技術総合研究所 半導体装置およびその製造方法
WO2019198416A1 (ja) * 2018-04-13 2019-10-17 住友電気工業株式会社 半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7263178B2 (ja) 2019-08-02 2023-04-24 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2021027138A (ja) * 2019-08-02 2021-02-22 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP2021129027A (ja) * 2020-02-13 2021-09-02 株式会社デンソー スイッチング素子
JP7354868B2 (ja) 2020-02-13 2023-10-03 株式会社デンソー スイッチング素子
CN112002750B (zh) * 2020-08-26 2024-01-23 上海华虹宏力半导体制造有限公司 超级结及其制造方法
CN112002750A (zh) * 2020-08-26 2020-11-27 上海华虹宏力半导体制造有限公司 超级结及其制造方法
WO2022107854A1 (ja) * 2020-11-18 2022-05-27 富士電機株式会社 炭化珪素半導体装置
JP7625833B2 (ja) 2020-11-18 2025-02-04 富士電機株式会社 炭化珪素半導体装置
JP7543950B2 (ja) 2021-03-08 2024-09-03 富士電機株式会社 超接合炭化珪素半導体装置の製造方法
WO2022270245A1 (ja) * 2021-06-23 2022-12-29 住友電気工業株式会社 炭化珪素半導体装置
JP2023123185A (ja) * 2022-02-24 2023-09-05 株式会社豊田中央研究所 半導体装置
CN114744043A (zh) * 2022-03-30 2022-07-12 无锡紫光微电子有限公司 沟槽栅多层外延超结mos管及其制造方法
WO2025023001A1 (ja) * 2023-07-21 2025-01-30 住友電気工業株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
CN112655096A (zh) 2021-04-13
US20210183995A1 (en) 2021-06-17
JPWO2020110514A1 (ja) 2021-09-27
DE112019003790T5 (de) 2021-04-22
JP7190144B2 (ja) 2022-12-15

Similar Documents

Publication Publication Date Title
JP7190144B2 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
JP6759563B2 (ja) 半導体装置および半導体装置の製造方法
JP6996082B2 (ja) 半導体装置および半導体装置の製造方法
JP6049784B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6950290B2 (ja) 半導体装置および半導体装置の製造方法
US10229969B2 (en) Power semiconductor device
JP6802454B2 (ja) 半導体装置およびその製造方法
JPWO2017064948A1 (ja) 半導体装置および半導体装置の製造方法
JP6345378B1 (ja) 半導体装置
JP6853977B2 (ja) 半導体装置および半導体装置の製造方法
JP2018026562A (ja) 半導体装置および半導体装置の製造方法
JP2018152522A (ja) 半導体装置および半導体装置の製造方法
JP2018022854A (ja) 半導体装置および半導体装置の製造方法
JP7613042B2 (ja) 炭化珪素半導体装置
JP2024096464A (ja) 半導体装置
JP2018082055A (ja) 半導体装置および半導体装置の製造方法
JP2023114931A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2018117061A1 (ja) 半導体装置および半導体装置の製造方法
JP2019021788A (ja) 半導体装置および半導体装置の製造方法
JP2021002597A (ja) 半導体装置
JP2017092364A (ja) 半導体装置および半導体装置の製造方法
JP6400202B2 (ja) 電力用半導体装置
JP2021141146A (ja) 半導体装置
JP6922535B2 (ja) 半導体装置および半導体装置の製造方法
JP5059989B1 (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19890673

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020558172

Country of ref document: JP

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 19890673

Country of ref document: EP

Kind code of ref document: A1