[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2018190121A1 - 層間伝送線路 - Google Patents

層間伝送線路 Download PDF

Info

Publication number
WO2018190121A1
WO2018190121A1 PCT/JP2018/012507 JP2018012507W WO2018190121A1 WO 2018190121 A1 WO2018190121 A1 WO 2018190121A1 JP 2018012507 W JP2018012507 W JP 2018012507W WO 2018190121 A1 WO2018190121 A1 WO 2018190121A1
Authority
WO
WIPO (PCT)
Prior art keywords
transmission line
interlayer transmission
ground
dielectric layers
concentric circles
Prior art date
Application number
PCT/JP2018/012507
Other languages
English (en)
French (fr)
Inventor
一正 櫻井
和弥 脇田
Original Assignee
株式会社デンソー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社デンソー filed Critical 株式会社デンソー
Publication of WO2018190121A1 publication Critical patent/WO2018190121A1/ja
Priority to US16/597,159 priority Critical patent/US10842018B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/08—Coupling devices of the waveguide type for linking dissimilar lines or devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane

Definitions

  • This disclosure relates to a technique for transmitting a signal in the stacking direction of a multilayer substrate.
  • vias connect signal line patterns disposed on both surfaces of a multilayer wiring board and have a ground potential around the signal vias (hereinafter referred to as ground vias).
  • ground vias Describes a technique for forming a low-loss transmission line (hereinafter referred to as an interlayer transmission line) used for signal transmission in the direction of stacking of the substrates.
  • Patent Document 1 when the frequency of a signal to be transmitted increases, a clearance between patterns including via land patterns and signal line patterns cannot be secured. The problem that manufacturing becomes difficult was found.
  • the transmission line of the prior art forms a pseudo coaxial line with the signal via as the inner conductor and the ground via as the outer conductor, so that the distance from the signal via to the ground via needs to be closer as the frequency increases.
  • the pattern size and the clearance between patterns are determined by the manufacturing technology, and these cannot be reduced just because the frequency of the signal is increased. For this reason, the higher the frequency, the lower the degree of freedom with respect to the arrangement of the patterns, making it difficult to manufacture a low-loss interlayer transmission line.
  • An interlayer transmission line includes a plurality of dielectric layers, a signal via, a ground plane, and a plurality of ground vias.
  • a plurality of dielectric layers are laminated.
  • the signal via passes through the plurality of dielectric layers in the stacking direction, and connects the signal line patterns respectively disposed on the two outer surfaces exposed to the outside in the plurality of stacked dielectric layers.
  • the ground plane is disposed between each of the plurality of dielectric layers, and covers the periphery of the removal site, which is a circular region centered on the signal via.
  • the plurality of ground vias penetrate at least one of the plurality of dielectric layers in the stacking direction of the dielectric layers and are arranged along a plurality of concentric circles centering on the signal vias, and are electrically connected to the ground plane.
  • FIG. 2 is a sectional view taken along line II-II in FIG. It is a graph which shows the result of having calculated
  • FIG. 5 is a VV cross-sectional view in FIG. 4. It is a top view of the interlayer transmission line of a 3rd embodiment.
  • the interlayer transmission line 1 shown in FIGS. 1 and 2 is formed on a multilayer substrate 2 having three pattern layers P1 to P3 provided so as to sandwich two dielectric layers L1 and L2.
  • the pattern layers P1 to P3 among the pattern layers P1 to P3, the two outermost pattern layers P1 and P3 that are exposed to the outside are referred to as an outer layer, and the other pattern layers P2 are referred to as intermediate layers.
  • the outer layers P1 and P3 have signal line patterns 3 and 4 that serve as waveguides for transmitting high-frequency signals, respectively.
  • signal line patterns 3 and 4 for example, copper foil provided by etching or the like is used.
  • the ends of both signal line patterns 3 and 4 are arranged at positions facing each other with the two dielectric layers L1 and L2 interposed therebetween, and are mutually connected via vias (hereinafter referred to as signal vias) 5 penetrating the multilayer substrate 2. Connected to.
  • the intermediate layer P2 has a ground plane 6 that covers the entire area other than the removal region 61 out of the surfaces where the two dielectric layers L1 and L2 are in contact with each other, with the circular region centered on the signal via 5 as the removal region 61. That is, the signal via 5 has a structure that is non-conductive with the ground plane 6.
  • the radius of the removal region 61 is set so that the position where the outer conductor is to be arranged on the coaxial line having the signal via 5 as the inner conductor coincides with the outer peripheral edge of the removal region 61.
  • the frequency of the signal transmitted through the signal via 5, the impedance (for example, 50 ⁇ ) of the interlayer transmission line 1 formed by the signal via 5, and the dielectric constants of the dielectric layers L1 and L2 are considered. Is required.
  • ground vias 7 that penetrate the multilayer substrate 2 in the stacking direction and are electrically connected to the ground plane 6 are provided.
  • Each ground via 7 is provided along any one of the three concentric circles C1 to C3 centering on the signal via 5, and the through hole of the ground via 7 is circumscribed on the concentric circle.
  • the concentric circle C1 is a circle along the outer peripheral edge of the removal region 61, and is hereinafter referred to as a first concentric circle.
  • Each of the concentric circles C2 and C3 is a circle having a radius that is an integral multiple of ⁇ g / 2, where ⁇ g is the in-tube wavelength of the signal propagating through the signal via 5.
  • the concentric circle C2 having a radius of ⁇ g / 2 is referred to as a second concentric circle
  • the concentric circle C3 having a radius of ⁇ g is referred to as a third concentric circle.
  • the angle is defined with the direction in which the signal line pattern 3 is wired as viewed from the signal via 5 being 0 degrees and the counterclockwise direction centering on the signal via 5 being the positive direction.
  • a total of two ground vias 7 are arranged in the first concentric circle C1 one by one in the directions of 90 ° and 270 °.
  • a total of eight ground vias 7 are arranged, one on each side (for example, ⁇ 10 °) across the 45 °, 135 °, 225 °, and 315 ° lines.
  • a total of six ground vias 7 are arranged in the third concentric circle C3, one in each of 90 ° and 270 ° directions and one in each of the 45 °, 135 °, 225 °, and 315 ° directions.
  • each ground via 7 circumscribing the third concentric circle C3 is located between each ground via 7 circumscribing the second concentric circle C2 when viewed from the center of the concentric circle, and overlaps with the signal line patterns 3 and 4. Arranged not to. Also, each ground via 7 circumscribing the second concentric circle C2 is also viewed from the center of the concentric circle, with each ground via 7 circumscribing the first concentric circle C1, the signal line patterns 3 and 4, and the direction viewed from the signal via. Arranged so as not to overlap.
  • ground vias 7 are arranged along a plurality of concentric circles C1 to C3 with the signal via 5 as the center. For this reason, compared with the case where the ground via 7 is arranged at the position of the outer conductor of the coaxial line having the signal via 5 as the central conductor, the ground vias 7 or between the ground via 7 and the signal line patterns 3 and 4 are arranged. A sufficient clearance can be secured. As a result, the interlayer transmission line 1 can be easily designed and manufactured.
  • FIG. 3 is a graph showing a result of obtaining the transmission loss of the interlayer transmission line 1 by simulation. For comparison, the characteristics of a comparative example in which only the ground via 7 circumscribing the first concentric circle C1 is also shown. FIG. 3 shows that the transmission loss of the interlayer transmission line 1 is improved by about 1 dB with respect to the comparative example.
  • the configuration of the multilayer substrate is different from that of the first embodiment, and a ground via is partially added.
  • the interlayer transmission line 1a shown in FIGS. 4 and 5 is formed on the multilayer substrate 2a.
  • the multilayer substrate 2a includes three dielectric layers L1 to L3 and four pattern layers P1 to P4 provided so as to sandwich each of the three dielectric layers L1 to L3.
  • the pattern layers P1 to P4 the two outermost pattern layers P1 and P4 are referred to as outer layers, and the other pattern layers P2 and P3 are referred to as intermediate layers.
  • the outer layers P1 and P4 have signal line patterns 3 and 4, respectively.
  • the ends of the signal line patterns 3 and 4 are arranged at positions facing each other with the three dielectric layers L1 to L3 interposed therebetween, and are mutually connected via vias (hereinafter referred to as signal vias) 5 penetrating the multilayer substrate 2a. Connected to.
  • the intermediate layers P2 and P3 each have a ground plane 6.
  • the multilayer substrate 2a is provided with two ground vias (hereinafter referred to as interlayer vias) 7a in addition to a total of 16 ground vias 7 provided at the same positions as in the first embodiment.
  • the interlayer vias 7a are provided one by one in the directions of 0 ° and 180 ° when viewed from the center of the concentric circles.
  • the interlayer via 7a penetrates the dielectric layer L2 and electrically connects the two ground planes 6 included in the intermediate layers P2 and P3.
  • the interlayer vias 7a are also arranged in the direction in which the signal line patterns 3 and 4 are located as viewed from the center of the concentric circles, that is, in the directions of 0 ° and 180 °. Therefore, according to the interlayer transmission line 1a, the high-frequency signal transmitted through the signal via 5 can be more effectively confined, and the transmission efficiency can be further improved.
  • symbol as 1st and 2nd embodiment shows the same structure, Comprising: Prior description is referred.
  • the structure of the ground via provided in the second concentric circle and the third concentric circle is different from that in the second embodiment.
  • the interlayer transmission line 1b shown in FIG. 6 is formed on a multilayer substrate 2a having three dielectric layers L1 to L3 and four pattern layers P1 to P4.
  • the signal line patterns 3 and 4, the signal via 5, the two ground vias 7 and the two interlayer vias 7a provided along the first concentric circle C1 are the same as those in the second embodiment.
  • a copper foil wall 7b penetrating the multilayer substrate 2a along the concentric circles C2 and C3 is wired with signal line patterns 3 and 4. It is provided except the part which is. That is, the copper foil wall 7b forms two concentric ground vias having via diameters of the second and third concentric circles C2 and C3.
  • the signal transmitted through the signal via 5 can be more effectively confined by the ground via 7, the interlayer via 7a, and the copper foil wall 7b, thereby further improving the transmission efficiency. be able to.
  • the ground vias 7 and the like are arranged along three concentric circles, but the number of concentric circles is not limited to this.
  • the number of concentric circles may be two or four or more.
  • the interlayer via 7a is disposed only at the portion where the signal line patterns 3 and 4 are wired. However, the interlayer via 7a may be disposed at other portions. . (4d) In the second and third embodiments, the interlayer via 7a penetrates only the dielectric layer L2 and is entirely buried in the multilayer substrate 2a, but on the side where the signal line patterns 3 and 4 are not wired. One end of the interlayer via 7a may be exposed to the outer layer.
  • a plurality of functions of one constituent element in the above embodiment may be realized by a plurality of constituent elements, or a single function of one constituent element may be realized by a plurality of constituent elements. . Further, a plurality of functions possessed by a plurality of constituent elements may be realized by one constituent element, or one function realized by a plurality of constituent elements may be realized by one constituent element. Moreover, you may abbreviate
  • at least a part of the configuration of the above embodiment may be added to or replaced with the configuration of the other embodiment.
  • all the aspects included in the technical idea specified from the wording described in the claims are embodiments of the present disclosure.
  • the present disclosure can also be realized in various forms such as a system including the interlayer transmission line as a constituent element and an interlayer transmission method in a multilayer substrate.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

信号ビア（５）は、複数の誘電体層（Ｌ１～Ｌ３）を積層方向に貫通し、積層された複数の誘電体層において外部に露出する両外面に配設された信号線パターン（３，４）同士を接続する。グランドプレーン（６）は、複数の誘電体層の間にそれぞれ配置され、信号ビアを中心とした円形の領域である除去部位の周囲を覆う。複数のグランドビア（７）は、複数の誘電体層のうち少なくとも１層を誘電体層の積層方向に貫通し、かつ、信号ビアを中心とする複数の同心円に沿って配置され、グランドプレーンと導通する。

Description

層間伝送線路 関連出願の相互参照
　本国際出願は、２０１７年４月１１日に日本国特許庁に出願された日本国特許出願第２０１７－０７８２５１号に基づく優先権を主張するものであり、日本国特許出願第２０１７－０７８２５１号の全内容を参照により本国際出願に援用する。
　本開示は、多層基板の積層方向に信号を伝送する技術に関する。
　下記特許文献１には、多層の配線基板の両面に配設された信号線パターン同士をビア（以下、信号ビア）で接続し、信号ビアの周辺に接地電位を有するビア（以下、グランドビア）を配置することで、基板の積層方向への信号伝送に用いる低損失な伝送線路（以下、層間伝送線路）を形成する技術が記載されている。
特開２０１５－５０６８０号公報
　しかしながら、発明者の詳細な検討の結果、特許文献１に記載された従来技術では、伝送する信号の周波数が高くなると、ビアのランドパターン及び信号線パターン等を含むパターン間のクリアランスが確保できず、製造が困難になるという課題が見出された。
　即ち、従来技術の伝送線路は、信号ビアを内部導体、グランドビアを外部導体とする擬似的な同軸線路を形成するため、周波数が高くなると信号ビアからグランドビアまでの距離を接近させる必要がある。ところが、パターンのサイズやパターン間のクリアランスは、製造技術によって決まり、信号の周波数が高くなったからといって、これらを小さくすることはできない。このため、周波数が高くなるほど、パターンの配置についての自由度が低下し、低損失な層間伝送線路の製造が困難になる。
　本開示は、伝送信号の周波数によらず製造が容易な層間伝送線路を実現する技術を提供する。
　本開示の１つの局面による層間伝送線路は、複数の誘電体層と、信号ビアと、グランドプレーンと、複数のグランドビアと、を備える。
　複数の誘電体層は、積層されている。信号ビアは、複数の誘電体層を積層方向に貫通し、積層された複数の誘電体層において外部に露出する２つの外面にそれぞれ配設された信号線パターン同士を接続する。グランドプレーンは、複数の誘電体層の間にそれぞれ配置され、信号ビアを中心とした円形の領域である除去部位の周囲を覆う。複数のグランドビアは、複数の誘電体層のうち少なくとも１層を誘電体層の積層方向に貫通し、かつ、信号ビアを中心とする複数の同心円に沿って配置され、グランドプレーンと導通する。
　このような構成によれば、グランドビアの配置の自由度が高く、ビア間のクリアランスを容易に確保することができるため、層間伝送線路の設計、製造を容易にすることができる。
　なお、この欄及び請求の範囲に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本開示の技術的範囲を限定するものではない。
第１実施形態の層間伝送線路の平面図である。 図１におけるＩＩ－ＩＩ断面図である。 伝送損失をシミュレーションによって求めた結果を示すグラフである。 第２実施形態の層間伝送線路の平面図である。 図４におけるＶ－Ｖ断面図である。 第３実施形態の層間伝送線路の平面図である。
　以下、図面を参照しながら、本開示の実施形態を説明する。
　［１．第１実施形態］
　［１－１．構成］
　図１及び図２に示す層間伝送線路１は、２層の誘電体層Ｌ１，Ｌ２を挟むように設けられた３層のパターン層Ｐ１～Ｐ３を有する多層基板２に形成される。以下では、パターン層Ｐ１～Ｐ３のうち、最も外側に位置し外部に露出する二つのパターン層Ｐ１，Ｐ３を外層、それ以外のパターン層Ｐ２を中間層という。
　外層Ｐ１，Ｐ３は、それぞれ高周波信号を伝送する導波路となる信号線パターン３，４を有する。信号線パターン３，４には、例えば、エッチング等によって設けられた銅箔が用いられる。両信号線パターン３，４の先端は、２層の誘電体層Ｌ１，Ｌ２を挟んで対向する位置に配置され、かつ、多層基板２を貫通するビア（以下、信号ビア）５を介して相互に接続される。
　中間層Ｐ２は、信号ビア５を中心とする円形の領域を除去領域６１として、二つの誘電体層Ｌ１，Ｌ２が当接する面のうち、除去領域６１以外の全体を覆うグランドプレーン６を有する。つまり、信号ビア５は、グランドプレーン６とは非導通となる構造を有する。なお、除去領域６１の半径は、信号ビア５を内部導体とする同軸線路において外部導体が配置されるべき位置が除去領域６１の外周縁と一致するように設定される。具体的には、信号ビア５を介して伝送される信号の周波数、信号ビア５が形成する層間伝送線路１のインピーダンス（例えば、５０Ω）、及び誘電体層Ｌ１，Ｌ２の誘電率等を考慮して求められる。
　信号ビア５の周囲には、多層基板２を積層方向に貫通し、かつ、グランドプレーン６と導通する複数のビア（以下、グランドビア）７が設けられている。
　各グランドビア７は、信号ビア５を中心とする三つの同心円Ｃ１～Ｃ３のいずれかに沿って設けられ、かつ、該同心円にグランドビア７のスルーホールが外接するように設けられている。
　同心円Ｃ１は、除去領域６１の外周縁に沿った円であり、以下、第１同心円という。
　同心円Ｃ２，Ｃ３はいずれも、信号ビア５を伝搬する信号の管内波長をλｇとして、λｇ／２の整数倍の半径を有する円である。ここでは、半径がλｇ／２の同心円Ｃ２を第２同心円、半径がλｇの同心円Ｃ３を第３同心円という。
　以下では、信号ビア５から見て信号線パターン３が配線されている方向を０度とし、信号ビア５を中心とする左回りの方向を正方向として、角度を定義する。第１同心円Ｃ１には、９０°及び２７０°の方向に１つずつ、合計２つのグランドビア７が配置されている。第２同心円Ｃ２には、４５°、１３５°、２２５°、３１５°の線を挟んだ両側（例えば、±１０°）の位置に１つずつ、合計８つのグランドビア７が配置されている。第３同心円Ｃ３には、９０°及び２７０°の方向に各一つ、４５°、１３５°、２２５°、３１５°の方向に各１つ、合計６つのグランドビア７が配置されている。
　つまり、第３同心円Ｃ３に外接する各グランドビア７は、同心円の中心から見て、第２同心円Ｃ２に外接する各グランドビア７の間に位置し、且つ、信号線パターン３，４とは重複しないように配置されている。また、第２同心円Ｃ２に外接する各グランドビア７も、同心円の中心から見て、第１同心円Ｃ１に外接する各グランドビア７、および信号線パターン３，４と、信号ビアから見た方向が重複しないように配置されている。
　［１－３．効果］
　以上詳述した第１実施形態によれば、以下の効果を奏する。
　（１ａ）層間伝送線路１では、信号ビア５を中心とする複数の同心円Ｃ１～Ｃ３に沿ってグランドビア７を配置している。このため、信号ビア５を中心導体とする同軸線路の外部導体の位置にグランドビア７を配置する場合と比較して、グランドビア７同士やグランドビア７と信号線パターン３，４との間のクリアランスを十分に確保することができる。その結果、層間伝送線路１によれば、設計および製造を容易に行うことができる。
　（１ｂ）層間伝送線路１では、グランドビア７を配置する同心円Ｃ２，Ｃ３の半径がλｇ／２の整数倍に設定されているため、信号ビア５を伝送する高周波信号を、効率よく閉じ込めることができ、低損失の伝送を実現することができる。
　図３は、層間伝送線路１の伝送損失をシミュレーションによって求めた結果を示すグラフである。比較のため、第１同心円Ｃ１に外接するグランドビア７だけを設けた比較例の特性も示す。図３から、層間伝送線路１では比較例に対して伝送損失が１ｄＢ程度改善されていることがわかる。
［２．第２実施形態］
　［２－１．第１実施形態との相違点］
　第２実施形態は、基本的な構成は第１実施形態と同様であるため、相違点について以下に説明する。なお、第１実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。
　第２実施形態では、多層基板の構成が第１実施形態とは異なり、さらに、グランドビアが部分的に追加されている。
　図４及び図５に示す層間伝送線路１ａは、多層基板２ａに形成される。多層基板２ａは、３層の誘電体層Ｌ１～Ｌ３と、これら３層の誘電体層Ｌ１～Ｌ３のそれぞれを挟むように設けられた４層のパターン層Ｐ１～Ｐ４とを有する。以下では、パターン層Ｐ１～Ｐ４のうち、最も外側に位置する二つのパターン層Ｐ１，Ｐ４を外層、それ以外のパターン層Ｐ２，Ｐ３を中間層という。
　外層Ｐ１，Ｐ４は、それぞれ信号線パターン３，４を有する。両信号線パターン３，４の先端は、３層の誘電体層Ｌ１～Ｌ３を挟んで対向する位置に配置され、かつ、多層基板２ａを貫通するビア（以下、信号ビア）５を介して相互に接続される。
　中間層Ｐ２，Ｐ３は、それぞれグランドプレーン６を有する。
　多層基板２ａには、第１実施形態と同様の位置に設けられた合計１６個のグランドビア７に加えて、二つのグランドビア（以下、層間ビア）７ａが設けられている。
　層間ビア７ａは、同心円の中心から見て、０°及び１８０°の方向に１つずつ設けられている。層間ビア７ａは、誘電体層Ｌ２を貫通し、中間層Ｐ２，Ｐ３が有する二つのグランドプレーン６を相互に導通させる。
　［２－３．効果］
　以上詳述した第２実施形態によれば、前述した第１実施形態の効果（１ａ）（１ｂ）を奏し、さらに、以下の効果を奏する。
　（２ａ）層間伝送線路１ａでは、同心円の中心から見て信号線パターン３，４が位置する方向、即ち、０°及び１８０°の方向についても、層間ビア７ａが配置されている。従って、層間伝送線路１ａによれば、信号ビア５を伝送する高周波信号をより効果的に閉じ込めることができ、伝送効率をより向上させることができる。
［３．第３実施形態］
　［３－１．第２実施形態との相違点］
　第３実施形態は、基本的な構成は第２実施形態と同様であるため、相違点について以下に説明する。なお、第１及び第２実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。
　第３実施形態では、第２同心円及び第３同心円に設けられるグランドビアの構造が第２実施形態と相違する。
　図６に示す層間伝送線路１ｂは、第２実施形態と同様に、３層の誘電体層Ｌ１～Ｌ３及び４層のパターン層Ｐ１～Ｐ４を有する多層基板２ａに形成される。
　信号線パターン３，４、信号ビア５、第１同心円Ｃ１に沿って設けられる二つのグランドビア７および二つの層間ビア７ａは、第２実施形態のものと同様である。
　第２及び第３同心円Ｃ２，Ｃ３上には、グランドビア７の代わりに、これら同心円Ｃ２，Ｃ３に沿って多層基板２ａを貫通する銅箔壁７ｂが、信号線パターン３，４が配線されている部位を除いて設けられる。つまり、銅箔壁７ｂは、第２及び第３同心円Ｃ２，Ｃ３をビア径とする同心円状の二つのグランドビアを形成する。
　［３－２．効果］
　以上詳述した第２実施形態によれば、前述した第１実施形態の効果（１ａ）（１ｂ）を奏し、さらに、以下の効果を奏する。
　（３ａ）層間伝送線路１ｂによれば、グランドビア７、層間ビア７ａ、及び銅箔壁７ｂによって、信号ビア５を伝搬する信号を、更に効果的に閉じ込めることができ、伝送効率を更に向上させることができる。
　［４．他の実施形態］
　以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。
　（４ａ）上記実施形態では、２層または３層の誘電体層を有する多層基板について説明したが、より多くの誘電体層が積層された多層基板を用いてもよい。この場合、グランドプレーン６を有する中間層が増える以外は、上記実施形態と同様の構成となる。
　（４ｂ）上記実施形態では、三つの同心円に沿ってグランドビア７等を配置したが、同心円の数は、これに限定されるものではない。例えば、同心円の数は、二つであってもよいし四つ以上であってもよい。
　（４ｃ）上記第２及び第３実施形態では、信号線パターン３，４が配線された部位にだけ層間ビア７ａを配置しているが、これ以外の部位に層間ビア７ａを配置してもよい。
　（４ｄ）上記第２及び第３実施形態では、層間ビア７ａは、誘電体層Ｌ２だけを貫通し多層基板２ａに全体が埋もれているが、信号線パターン３，４が配線されていない側の外層に層間ビア７ａの一端が露出してもよい。
　（４ｅ）上記実施形態における１つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、１つの構成要素が有する１つの機能を、複数の構成要素によって実現したりしてもよい。また、複数の構成要素が有する複数の機能を、１つの構成要素によって実現したり、複数の構成要素によって実現される１つの機能を、１つの構成要素によって実現したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換してもよい。なお、請求の範囲に記載した文言から特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。
　（４ｆ）上述した層間伝送線路の他、当該層間伝送線路を構成要素とするシステム、多層基板における層間伝送方法など、種々の形態で本開示を実現することもできる。

Claims (8)

  1. 　積層された複数の誘電体層（Ｌ１～Ｌ３）と、
    　前記複数の誘電体層を積層方向に貫通し、積層された前記複数の誘電体層において外部に露出する２つの外面にそれぞれ配設された信号線パターン（３，４）同士を接続するように構成された信号ビア（５）と、
    　前記複数の誘電体層の間にそれぞれ配置され、前記信号ビアを中心とした円形の領域である除去部位（６１）の周囲を覆うように構成されたグランドプレーン（６）と、
    　前記複数の誘電体層のうち少なくとも１層を該誘電体層の積層方向に貫通し、かつ、前記信号ビアを中心とする複数の同心円に沿って配置され、前記グランドプレーンと導通するように構成された複数のグランドビア（７，７ａ，７ｂ）と、
    　を備える層間伝送線路。
  2. 　請求項１に記載の層間伝送線路であって、
    　前記誘電体層を３層以上有し、
    前記グランドビアの少なくとも一部（７ａ）は、前記信号線パターンを有する二つの誘電体層以外の誘電体層である中間層を貫通し、前記中間層に接する前記複数のグランドプレーンと導通するように構成された、
    　層間伝送線路。
  3. 　請求項１又は請求項２に記載の層間伝送線路であって、
    　前記グランドビアが配置される前記複数の同心円の一つは、該同心円の半径が前記信号ビアを伝搬する信号の管内波長の１／２の整数倍に設定された、
    層間伝送線路。
  4. 　請求項１から請求項３までのいずれか１項に記載の層間伝送線路であって、
    　前記グランドビアが配置される前記複数の同心円の一つは、前記除去部位の外周縁である、
    　層間伝送線路。
  5. 　請求項１から請求項４までのいずれか１項に記載の層間伝送線路であって、
    　前記除去部位の半径は、前記信号ビアを内部導体とする同軸線路の外部導体の半径と一致するように設定された、
    　層間伝送線路。
  6. 　請求項１から請求項５までのいずれか１項に記載の層間伝送線路であって、
    　前記複数のグランドビアは、それぞれが前記複数の同心円のいずれかに外接するように配置された、
    　層間伝送線路。
  7. 　請求項６に記載の層間伝送線路であって、
    　隣接する二つの前記同心円のうち、外側の同心円に外接する複数のグランドビアは、前記同心円の中心から見て、内側の同心円に外接する複数のグランドビアの間に位置するように配置された、
    　層間伝送線路。
  8. 　請求項１から請求項５までのいずれか１項に記載の層間伝送線路であって、
    　前記複数のグランドビアの一部（７ｂ）は、前記複数の同心円のいずれかの径をビア径とするように構成された、
    　層間伝送線路。
PCT/JP2018/012507 2017-04-11 2018-03-27 層間伝送線路 WO2018190121A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/597,159 US10842018B2 (en) 2017-04-11 2019-10-09 Interlayer transmission line

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-078251 2017-04-11
JP2017078251A JP6978217B2 (ja) 2017-04-11 2017-04-11 層間伝送線路

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/597,159 Continuation US10842018B2 (en) 2017-04-11 2019-10-09 Interlayer transmission line

Publications (1)

Publication Number Publication Date
WO2018190121A1 true WO2018190121A1 (ja) 2018-10-18

Family

ID=63792497

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/012507 WO2018190121A1 (ja) 2017-04-11 2018-03-27 層間伝送線路

Country Status (3)

Country Link
US (1) US10842018B2 (ja)
JP (1) JP6978217B2 (ja)
WO (1) WO2018190121A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133814A (ja) * 2001-10-24 2003-05-09 Kyocera Corp 高周波用配線基板
JP2003204209A (ja) * 2002-01-07 2003-07-18 Kyocera Corp 高周波用配線基板
JP2009503938A (ja) * 2005-07-20 2009-01-29 エフィキア エルエルシー スループレーン・トランジションの最適化
JP2009218544A (ja) * 2008-03-07 2009-09-24 Hynix Semiconductor Inc 回路基板およびこれを利用した半導体パッケージ
US20100265153A1 (en) * 2006-09-07 2010-10-21 Jeff Devereux Ku-band coaxial to microstrip mixed dielectric pcb interface with surface mount diplexer
WO2011018938A1 (ja) * 2009-08-12 2011-02-17 日本電気株式会社 多層プリント配線板
JP4991296B2 (ja) * 2004-03-09 2012-08-01 日本電気株式会社 多層印刷回路基板用バイア伝送線路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479764B1 (en) * 2000-05-10 2002-11-12 International Business Machines Corporation Via structure with dual current path
US6933450B2 (en) * 2002-06-27 2005-08-23 Kyocera Corporation High-frequency signal transmitting device
DE10305855A1 (de) * 2003-02-13 2004-08-26 Robert Bosch Gmbh HF-Multilayer-Platine
JP6013298B2 (ja) 2013-09-03 2016-10-25 日本電信電話株式会社 高周波伝送線路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133814A (ja) * 2001-10-24 2003-05-09 Kyocera Corp 高周波用配線基板
JP2003204209A (ja) * 2002-01-07 2003-07-18 Kyocera Corp 高周波用配線基板
JP4991296B2 (ja) * 2004-03-09 2012-08-01 日本電気株式会社 多層印刷回路基板用バイア伝送線路
JP2009503938A (ja) * 2005-07-20 2009-01-29 エフィキア エルエルシー スループレーン・トランジションの最適化
US20100265153A1 (en) * 2006-09-07 2010-10-21 Jeff Devereux Ku-band coaxial to microstrip mixed dielectric pcb interface with surface mount diplexer
JP2009218544A (ja) * 2008-03-07 2009-09-24 Hynix Semiconductor Inc 回路基板およびこれを利用した半導体パッケージ
WO2011018938A1 (ja) * 2009-08-12 2011-02-17 日本電気株式会社 多層プリント配線板

Also Published As

Publication number Publication date
JP2018182500A (ja) 2018-11-15
US20200045810A1 (en) 2020-02-06
US10842018B2 (en) 2020-11-17
JP6978217B2 (ja) 2021-12-08

Similar Documents

Publication Publication Date Title
JP6105496B2 (ja) 一括積層基板
JP6252699B2 (ja) 伝送線路およびフラットケーブル
JP6845118B2 (ja) 高周波伝送線路
JP5467851B2 (ja) マイクロストリップ線路−導波管変換器
JP5887537B2 (ja) 回路基板
US11831060B2 (en) High-frequency transmission line
JP7000964B2 (ja) 多層伝送線路
JP6293038B2 (ja) 多層回路基板
JP6384648B1 (ja) 伝送線路
EP2785155B1 (en) Circuit board and electronic device
WO2013099286A1 (ja) 多層配線基板
JP6570788B2 (ja) 誘電体導波管の接続構造
JP2012199895A (ja) 垂直給電回路
WO2018190121A1 (ja) 層間伝送線路
JP6996948B2 (ja) 高周波伝送線路
WO2020145303A1 (ja) 伝送線路構造体
JP5804244B2 (ja) 導波管接続構造
JP2003115704A (ja) 高周波回路
JP4827799B2 (ja) 導波管／マイクロストリップ線路変換器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18784615

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18784615

Country of ref document: EP

Kind code of ref document: A1