[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6978217B2 - 層間伝送線路 - Google Patents

層間伝送線路 Download PDF

Info

Publication number
JP6978217B2
JP6978217B2 JP2017078251A JP2017078251A JP6978217B2 JP 6978217 B2 JP6978217 B2 JP 6978217B2 JP 2017078251 A JP2017078251 A JP 2017078251A JP 2017078251 A JP2017078251 A JP 2017078251A JP 6978217 B2 JP6978217 B2 JP 6978217B2
Authority
JP
Japan
Prior art keywords
concentric circles
dielectric layers
transmission line
vias
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017078251A
Other languages
English (en)
Other versions
JP2018182500A (ja
Inventor
一正 櫻井
和弥 脇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2017078251A priority Critical patent/JP6978217B2/ja
Priority to PCT/JP2018/012507 priority patent/WO2018190121A1/ja
Publication of JP2018182500A publication Critical patent/JP2018182500A/ja
Priority to US16/597,159 priority patent/US10842018B2/en
Application granted granted Critical
Publication of JP6978217B2 publication Critical patent/JP6978217B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H05K1/0222Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors for shielding around a single via or around a group of vias, e.g. coaxial vias or vias surrounded by a grounded via fence
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00Coupling devices of the waveguide type
    • H01P5/08Coupling devices of the waveguide type for linking dissimilar lines or devices
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Description

本開示は、多層基板の積層方向に信号を伝送する技術に関する。
下記特許文献1には、多層の配線基板の両面に形成された信号線パターン同士をビア(以下、信号ビア)で接続し、信号ビアの周辺に接地電位を有するビア(以下、グランドビア)を配置することで、基板の積層方向への信号伝送に用いる低損失な伝送線路(以下、層間伝送線路)を形成する技術が記載されている。
特開2015−50680号公報
しかしながら、発明者の詳細な検討の結果、特許文献1に記載された従来技術では、伝送する信号の周波数が高くなると、ビアのランドパターンや信号線パターン等、パターン間のクリアランスが確保できず、製造が困難になるという課題が見出された。
即ち、従来技術の伝送線路は、信号ビアを内部導体、グランドビアを外部導体とする擬似的な同軸線路を形成するため、周波数が高くなると信号ビアからグランドビアまでの距離を接近させる必要がある。ところが、パターンのサイズやパターン間のクリアランスは、製造技術によって決まり、信号の周波数が高くなったからといって、これらを小さくすることはできない。このため、周波数が高くなるほど、パターンの配置についての自由度が低下し、低損失な層間伝送線路の製造が困難になる。
本開示は、伝送信号の周波数によらず製造が容易な層間伝送線路を実現する技術を提供する。
本開示の1つの局面による層間伝送線路は、複数の誘電体層(L1〜L3)と、信号ビア(5)と、グランドプレーン(6)と、複数のグランドビア(7)と、を備える。
複数の誘電体層は、積層されている。信号ビアは、複数の誘電体層を積層方向に貫通し、積層された複数の誘電体層の両外面に形成された信号線パターン同士を接続する。グランドプレーンは、複数の誘電体層の間にそれぞれ配置され、信号ビアを中心とした円形の領域である除去部位の周囲を覆う。複数のグランドビアは、複数の誘電体層のうち少なくとも1層を誘電体層の積層方向に貫通し、かつ、信号ビアを中心とする複数の同心円に沿って配置され、グランドプレーンと導通する。
このような構成によれば、グランドビアの配置の自由度が高く、ビア間のクリアランスを容易に確保することができるため、層間伝送線路の設計、製造を容易にすることができる。
なお、この欄及び特許請求の範囲に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、本開示の技術的範囲を限定するものではない。
第1実施形態の層間伝送線路の平面図である。 図1におけるII−II断面図である。 伝送損失をシミュレーションによって求めた結果を示すグラフである。 第2実施形態の層間伝送線路の平面図である。 図4におけるV−V断面図である。 第3実施形態の層間伝送線路の平面図である。
以下、図面を参照しながら、本開示の実施形態を説明する。
[1.第1実施形態]
[1−1.構成]
図1及び図2に示す層間伝送線路1は、2層の誘電体層L1,L2を挟むように形成された3層のパターン層P1〜P3を有する多層基板2に形成される。以下では、パターン層P1〜P3のうち、最も外側に位置する二つのパターン層P1,P3を外層、それ以外のパターン層P2を中間層という。
外層P1,P3には、それぞれ高周波信号を伝送する導波路となる信号線パターン3,4が形成されている。信号線パターン3,4には、例えば、エッチング等によって形成された銅箔が用いられる。両信号線パターン3,4の先端は、2層の誘電体層L1,L2を挟んで対向する位置に配置されており、多層基板2を貫通するビア(以下、信号ビア)5を介して相互に接続されている。
中間層P2は、信号ビア5を中心とする円形の領域を除去領域61として、二つの誘電体層L1,L2が当接する面のうち、除去領域61以外の全体を覆うように形成されたグランドプレーン6を形成する。つまり、信号ビア5は、グランドプレーン6とは非導通となるように形成されている。なお、除去領域61の半径は、信号ビア5を内部導体とする同軸線路において外部導体が配置されるべき位置が除去領域61の外周縁と一致するように設定される。具体的には、信号ビア5を介して伝送される信号の周波数、信号ビア5が形成する層間伝送線路1のインピーダンス(例えば、50Ω)、誘電体層L1,L2の誘電率等から求められる。
信号ビア5の周囲には、多層基板2を積層方向に貫通し、かつ、グランドプレーン6と導通する複数のビア(以下、グランドビア)7が設けられている。
各グランドビア7は、信号ビア5を中心とする三つの同心円C1〜C3のいずれかに沿って、該同心円にグランドビア7のスルーホールが外接するように設けられている。
同心円C1は、除去領域61の外周縁が形成する円であり、以下、第1同心円という。
同心円C2,C3、信号ビア5を伝搬する信号の管内波長をλgとして、λg/2の整数倍の半径を有する円である。ここでは、半径がλg/2の同心円C2を第2同心円、半径がλgの同心円C3を第3同心円という。
以下では、信号ビア5から信号線パターン3が配線されている方向を0度として、左回りを正方向とし角度を定義する。第1同心円C1には、90°及び270°の方向に1つずつ、合計2つのグランドビア7が配置されている。第2同心円C2には、45°、135°、225°、315°の線を挟んだ両側(例えば、±10°)の位置に1つずつ、合計8つのグランドビア7が配置されている。第3同心円C3には、90°及び270°の方向に各一つ、45°、135°、225°、315°の方向に各1つ、合計6つのグランドビア7が配置されている。
つまり、第3同心円C3に外接する各グランドビア7は、同心円の中心から見て、第2同心円C2に外接する各グランドビア7の間に位置し、且つ、信号線パターン3,4とは重複しないように配置されている。また、第2同心円C2に外接する各グランドビア7も、同心円の中心から見て、第1同心円C1に外接する各グランドビア7、および信号線パターン3,4と、信号ビアから見た方向が重複しないように配置されている。
[1−3.効果]
以上詳述した第1実施形態によれば、以下の効果を奏する。
(1a)層間伝送線路1では、信号ビア5を中心とする複数の同心円C1〜C3に沿ってグランドビア7を配置している。このため、信号ビア5を中心導体とする同軸線路の外部導体の位置にグランドビア7を配置する場合と比較して、グランドビア7同士やグランドビア7と信号線パターン3,4との間のクリアランスを十分に確保することができる。その結果、層間伝送線路1によれば、設計および製造を容易に行うことができる。
(1b)層間伝送線路1では、グランドビア7を配置する同心円C2,C3の半径がλg/2の整数倍に設定されているため、信号ビア5を伝送する高周波信号を、効率よく閉じ込めることができ、低損失の伝送を実現することができる。
図3は、層間伝送線路1の伝送損失をシミュレーションによって求めた結果を示すグラフである。比較のため、第1同心円C1に外接するグランドビア7だけを設けた比較例の特性も示す。図3から、層間伝送線路1では比較例に対して伝送損失が1dB程度改善されていることがわかる。
[2.第2実施形態]
[2−1.第1実施形態との相違点]
第2実施形態は、基本的な構成は第1実施形態と同様であるため、相違点について以下に説明する。なお、第1実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。
第2実施形態では、多層基板の構成が第1実施形態とは異なり、さらに、グランドビアが部分的に追加されている。
図4及び図5に示す層間伝送線路1aは、3層の誘電体層L1〜L3を挟むように形成された4層のパターン層P1〜P4を有する多層基板2aに形成される。以下では、パターン層P1〜P4のうち、最も外側に位置する二つのパターン層P1,P4を外層、それ以外のパターン層P2,P3を中間層という。
外層P1,P4には、それぞれ信号線パターン3,4が形成されている。両信号線パターン3,4の先端は、3層の誘電体層L1〜L3を挟んで対向する位置に配置されており、多層基板2aを貫通するビア(以下、信号ビア)5を介して相互に接続されている。
中間層P2,P3には、それぞれグランドプレーン6が形成されている。
多層基板2aには、第1実施形態と同様の位置に設けられた合計16個のグランドビア7に加えて、二つのグランドビア(以下、層間ビア)7aが設けられている。
層間ビア7aは、同心円の中心から見て、0°及び180°の方向に1つずつ設けられている。層間ビア7aは、誘電体層L2を貫通し、中間層P2,P3に形成された二つのグランドプレーン6を相互に導通させるように形成されている。
[2−3.効果]
以上詳述した第2実施形態によれば、前述した第1実施形態の効果(1a)(1b)を奏し、さらに、以下の効果を奏する。
(2a)層間伝送線路1aでは、信号線パターン3,4が形成された同心円の中心から見て0°及び180°の方向についても、層間ビア7aが配置されている。従って、層間伝送線路1aによれば、信号ビア5を伝送する高周波信号をより効果的に閉じ込めることができ、伝送効率をより向上させることができる。
多層配線基板が3層以上の場合、信号線の上下には、層間ビアを配置する。
スルーホールの代わりに金属壁を形成することで、同様の効果を得ることができる。
[3.第3実施形態]
[3−1.第2実施形態との相違点]
第3実施形態は、基本的な構成は第2実施形態と同様であるため、相違点について以下に説明する。なお、第1及び第2実施形態と同じ符号は、同一の構成を示すものであって、先行する説明を参照する。
第3実施形態では、第2同心円及び第3同心円に設けられるグランドビアの構造が第2実施形態と相違する。
図6に示す層間伝送線路1bは、第2実施形態と同様に、3層の誘電体層L1〜L3及び4層のパターン層P1〜P4を有する多層基板2aに形成される。
信号線パターン3,4、信号ビア5、第1同心円C1に沿って設けられる二つのグランドビア7および二つの層間ビア7aは、第2実施形態のものと同様である。
第2及び第3同心円C2,C3上には、グランドビア7の代わりに、これら同心円C2,C3に沿って多層基板2aを貫通する銅箔壁7bが、信号線パターン3,4が配線されている部位を除いて設けられている。つまり、銅箔壁7bは、第2及び第3同心円C2,C3をビア径とする同心円状の二つのグランドビアを形成する。
[3−2.効果]
以上詳述した第2実施形態によれば、前述した第1実施形態の効果(1a)(1b)を奏し、さらに、以下の効果を奏する。
(3a)層間伝送線路1bによれば、グランドビア7、層間ビア7a、銅箔壁7bによって、信号ビア5を伝搬する信号を、更に効果的に閉じ込めることができ、伝送効率を更に向上させることができる。
[4.他の実施形態]
以上、本開示の実施形態について説明したが、本開示は上述の実施形態に限定されることなく、種々変形して実施することができる。
(4a)上記実施形態では、2層または3層の誘電体層を有する多層基板について説明したが、より多くの誘電体層が積層された多層基板を用いてもよい。この場合、グランドプレーン6が形成される中間層が増える以外は、上記実施形態と同様の構成となる。
(4b)上記実施形態では、三つの同心円に沿ってグランドビア7等を配置したが、同心円の数は、これに限定されるものではない。例えば、同心円の数は、二つであってもよいし四つ以上であってもよい。
(4c)上記第2及び第3実施形態では、信号線パターン3,4が配線された部位にだけ層間ビア7aを配置しているが、これ以外の部位に層間ビア7aを配置してもよい。
(4d)上記第2及び第3実施形態では、層間ビア7aは、誘電体層L2だけを貫通し多層基板2aに全体が埋もれるように形成されているが、信号線パターン3,4が配線されていない側の外層に層間ビア7aの一端が露出するように形成してもよい。
(4e)上記実施形態における1つの構成要素が有する複数の機能を、複数の構成要素によって実現したり、1つの構成要素が有する1つの機能を、複数の構成要素によって実現したりしてもよい。また、複数の構成要素が有する複数の機能を、1つの構成要素によって実現したり、複数の構成要素によって実現される1つの機能を、1つの構成要素によって実現したりしてもよい。また、上記実施形態の構成の一部を省略してもよい。また、上記実施形態の構成の少なくとも一部を、他の上記実施形態の構成に対して付加又は置換してもよい。なお、特許請求の範囲に記載した文言から特定される技術思想に含まれるあらゆる態様が本開示の実施形態である。
(4f)上述した層間伝送線路の他、当該層間伝送線路を構成要素とするシステム、多層基板における層間伝送方法など、種々の形態で本開示を実現することもできる。
1,1a,1b…層間伝送線路、2,2a…多層基板、3,4…信号線パターン、5…信号ビア、6…グランドプレーン、7…グランドビア、7a…層間ビア、7b…銅箔壁、61…除去領域、L1〜L3…誘電体層、P1〜P4…パターン層。

Claims (6)

  1. 積層された複数の誘電体層(L1〜L3)と、
    前記複数の誘電体層を積層方向に貫通し、積層された前記複数の誘電体層の両外面に形成された信号線パターン(3,4)同士を接続する信号ビア(5)と、
    前記複数の誘電体層の間にそれぞれ配置され、前記信号ビアを中心とした円形の領域である除去部位(61)の周囲を覆うグランドプレーン(6)と、
    前記複数の誘電体層のうち少なくとも1層を該誘電体層の積層方向に貫通し、かつ、前記信号ビアを中心とする複数の同心円に沿って配置され、前記グランドプレーンと導通する複数のグランドビア(7,7a,7b)と、
    を備え、
    前記除去部位の外周縁が、前記信号ビアを内部導体とする同軸線路において外部導体が配置されるべき位置と一致するように前記同軸線路のインピーダンスに従って設定され、
    前記グランドビアが配置される前記複数の同心円は、最も内側の前記同心円が前記除去部位の外周縁が形成する円であり、最も内側以外の前記同心円の半径が前記信号ビアを伝搬する信号の管内波長の1/2の整数倍に設定された
    層間伝送線路。
  2. 請求項1に記載の層間伝送線路であって、
    前記複数のグランドビアは、それぞれが前記複数の同心円のいずれかに外接するように配置されている、
    層間伝送線路。
  3. 請求項2に記載の層間伝送線路であって、
    隣接する二つの前記同心円のうち、外側の同心円に外接する複数のグランドビアは、前記同心円の中心から見て、内側の同心円に外接する複数のグランドビアの間に位置するように配置されている、
    層間伝送線路。
  4. 請求項1に記載の層間伝送線路であって、
    前記複数のグランドビアの一部(7b)は、前記複数の同心円のいずれかの径をビア径とするように構成されている、
    層間伝送線路。
  5. 積層された複数の誘電体層(L1〜L3)と、
    前記複数の誘電体層を積層方向に貫通し、積層された前記複数の誘電体層の両外面に形成された信号線パターン(3,4)同士を接続する信号ビア(5)と、
    前記複数の誘電体層の間にそれぞれ配置され、前記信号ビアを中心とした円形の領域である除去部位(61)の周囲を覆うグランドプレーン(6)と、
    前記複数の誘電体層のうち少なくとも1層を該誘電体層の積層方向に貫通し、かつ、前記信号ビアを中心とする複数の同心円に沿って配置され、前記グランドプレーンと導通する複数のグランドビア(7,7a,7b)と、
    を備え、
    前記除去部位の外周縁が、前記信号ビアを内部導体とする同軸線路において外部導体が配置されるべき位置と一致するように前記同軸線路のインピーダンスに従って設定され、
    前記グランドビアが配置される前記複数の同心円は、最も内側の前記同心円が前記除去部位の外周縁が形成する円であり、最も内側以外の前記同心円の半径が前記ビアを伝搬する信号の管内波長の1/2の整数倍に設定され、前記複数のグランドビアの一部(7b)は、前記複数の同心円のいずれかの径をビア径とするように構成されている、
    層間伝送線路。
  6. 請求項1から請求項5までのいずれか1項に記載の層間伝送線路であって、
    前記誘電体層を3層以上有し、前記グランドビアの少なくとも一部(7a)は、前記信号線パターンが形成される二つの誘電体層以外の誘電体層である中間層を貫通し、前記中間層に接する前記複数のグランドプレーンと導通するように形成された、
    層間伝送線路。
JP2017078251A 2017-04-11 2017-04-11 層間伝送線路 Active JP6978217B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017078251A JP6978217B2 (ja) 2017-04-11 2017-04-11 層間伝送線路
PCT/JP2018/012507 WO2018190121A1 (ja) 2017-04-11 2018-03-27 層間伝送線路
US16/597,159 US10842018B2 (en) 2017-04-11 2019-10-09 Interlayer transmission line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017078251A JP6978217B2 (ja) 2017-04-11 2017-04-11 層間伝送線路

Publications (2)

Publication Number Publication Date
JP2018182500A JP2018182500A (ja) 2018-11-15
JP6978217B2 true JP6978217B2 (ja) 2021-12-08

Family

ID=63792497

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017078251A Active JP6978217B2 (ja) 2017-04-11 2017-04-11 層間伝送線路

Country Status (3)

Country Link
US (1) US10842018B2 (ja)
JP (1) JP6978217B2 (ja)
WO (1) WO2018190121A1 (ja)

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6479764B1 (en) * 2000-05-10 2002-11-12 International Business Machines Corporation Via structure with dual current path
JP2003133814A (ja) * 2001-10-24 2003-05-09 Kyocera Corp 高周波用配線基板
JP2003204209A (ja) * 2002-01-07 2003-07-18 Kyocera Corp 高周波用配線基板
US6933450B2 (en) * 2002-06-27 2005-08-23 Kyocera Corporation High-frequency signal transmitting device
DE10305855A1 (de) * 2003-02-13 2004-08-26 Robert Bosch Gmbh HF-Multilayer-Platine
JP4991296B2 (ja) * 2004-03-09 2012-08-01 日本電気株式会社 多層印刷回路基板用バイア伝送線路
US20070018752A1 (en) * 2005-07-20 2007-01-25 Efficere, Llc Optimization of through plane transitions
WO2008030772A2 (en) * 2006-09-07 2008-03-13 Qualcomm Incorporated Ku-band coaxial to microstrip mixed dielectric pcb interface with surface mount diplexer
KR20090096174A (ko) * 2008-03-07 2009-09-10 주식회사 하이닉스반도체 회로 기판 및 이를 이용한 반도체 패키지
JPWO2011018938A1 (ja) * 2009-08-12 2013-01-17 日本電気株式会社 多層プリント配線板
JP6013298B2 (ja) 2013-09-03 2016-10-25 日本電信電話株式会社 高周波伝送線路

Also Published As

Publication number Publication date
US20200045810A1 (en) 2020-02-06
WO2018190121A1 (ja) 2018-10-18
JP2018182500A (ja) 2018-11-15
US10842018B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
JP6105496B2 (ja) 一括積層基板
JP6845118B2 (ja) 高周波伝送線路
JP6252699B2 (ja) 伝送線路およびフラットケーブル
JP5887537B2 (ja) 回路基板
JP5725013B2 (ja) 構造体、配線基板および配線基板の製造方法
JP2012238848A5 (ja)
US10448501B2 (en) Circuit structure
JP6810001B2 (ja) 高周波伝送線路
JP6233473B2 (ja) 高周波信号伝送線路及び電子機器
JP7000964B2 (ja) 多層伝送線路
WO2018135475A1 (ja) 伝送線路
WO2013099286A1 (ja) 多層配線基板
JP6353762B2 (ja) 回路基板
JP2012199895A (ja) 垂直給電回路
JP6978217B2 (ja) 層間伝送線路
JP6996948B2 (ja) 高周波伝送線路
JP5686624B2 (ja) 高周波信号接続構造
JP2009303076A (ja) 導波管の接続構造
JP7057292B2 (ja) 伝送線路構造体
JP2003115704A (ja) 高周波回路
JP2011217278A (ja) 信号伝送路
JP2006080239A (ja) 積層型高周波回路基板
WO2020230608A1 (ja) モード変換器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200720

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201221

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201221

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201228

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210105

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20210129

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20210202

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210427

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20210713

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20210914

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20211019

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211111

R150 Certificate of patent or registration of utility model

Ref document number: 6978217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150