[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2017037037A1 - Verfahren zur herstellung eines optoelektronischen halbleiter-bauteils, optoelektronisches; halbleiter-bauteil, und temporärer träger - Google Patents

Verfahren zur herstellung eines optoelektronischen halbleiter-bauteils, optoelektronisches; halbleiter-bauteil, und temporärer träger Download PDF

Info

Publication number
WO2017037037A1
WO2017037037A1 PCT/EP2016/070359 EP2016070359W WO2017037037A1 WO 2017037037 A1 WO2017037037 A1 WO 2017037037A1 EP 2016070359 W EP2016070359 W EP 2016070359W WO 2017037037 A1 WO2017037037 A1 WO 2017037037A1
Authority
WO
WIPO (PCT)
Prior art keywords
metal layer
metal
layer
optoelectronic semiconductor
photoresist
Prior art date
Application number
PCT/EP2016/070359
Other languages
English (en)
French (fr)
Inventor
Harald Jaeger
Jürgen Moosburger
Herbert Brunner
Original Assignee
Osram Opto Semiconductors Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors Gmbh filed Critical Osram Opto Semiconductors Gmbh
Priority to US15/757,141 priority Critical patent/US10483444B2/en
Priority to EP16757678.4A priority patent/EP3345223A1/de
Publication of WO2017037037A1 publication Critical patent/WO2017037037A1/de

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/8506—Containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/851—Wavelength conversion means
    • H10H20/8511—Wavelength conversion means characterised by their material, e.g. binder
    • H10H20/8512—Wavelength conversion materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations
    • H10H20/853—Encapsulations characterised by their shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0361—Manufacture or treatment of packages of wavelength conversion means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0362—Manufacture or treatment of packages of encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/036—Manufacture or treatment of packages
    • H10H20/0364—Manufacture or treatment of packages of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/852—Encapsulations

Definitions

  • the invention relates to a method for producing an optoelectronic semiconductor component, an optoelectronic semiconductor component and a temporary carrier for the position of an optoelectronic semiconductor component.
  • temporary carriers are used on which a semiconductor chip is mounted. After contacting and potting the semiconductor chip with a potting compound, the temporary carrier is detached again. This can be done for example by laser detachment in the case of a transparent carrier or by etching, for example, a copper carrier
  • An object of the invention is to provide an improved method for producing an optoelectronic semiconductor device. Another object of the invention is to provide an improved optoelectronic semiconducting ⁇ ter-component. Another object of the invention be ⁇ is to provide an improved temporary support suits ⁇ ben to the manufacturing position of an optoelectronic semiconductor component.
  • a method for producing an optoelectronic semiconductor device comprising the steps of: providing ei ⁇ nes temporary support with two metal layers, the metal layers are mechanically detachable from each other. Attaching an optoelectronic semiconductor chip on the first metal layer of the carrier. Releasing the second metal layer from the first metal layer. The release of the second metal layer of the first metal layer is a mechani ⁇ ULTRASONIC loosening. This means in particular that the second metal layer of the first metal layer peeled Toris ⁇ sen, or otherwise mechanically released from the first metal layer.
  • the mechanical release of the second of the first metal layer may be effected by holding the second metal layer with a holder. Subsequently, the holder is moved away from the first metal layer such that the second metal layer is detached from the replaced metal layer.
  • the optoelectronic semiconducting ⁇ ter-chip with the first metal layer is electrically conductively connected.
  • an electrically insulating material is additionally applied to the first metal layer after the optoelectronic semiconductor chip has been mounted on the first metal layer and the electrical contacting of the optoelectronic semiconductor chip has taken place.
  • the electrically insulating material can be applied by means of distribution, spraying or injection molding on the first metal layer. However, other application possibilities for the electrically insulating material are also conceivable for the skilled person. Due to the electrically insulating material, the optoelectronic semiconductor component obtains a stable structure.
  • the first metal layer is patterned so that electrically insulated regions of the first metal layer are formed from one another. This can be done, for example, by sawing, laser erosion or etching. By structuring the first metal layer can be easily and inexpensively electrically isolated regions of the first metal layer produced. This is particularly advantageous when these electrically isolated areas are then used for electrical contacting of the optoelectronic semiconductor device.
  • the metal layers comprise copper.
  • the two metal layers consist of copper.
  • copper is a good material for the electrical contacting of the optoelectronic semiconductor chip, on the other hand, copper is well suited for the described method of detaching the second metal layer from the first metal layer.
  • the copper of the first and / or the second metal layer may be coated with silver, a nickel-silver alloy, a nickel-palladium-gold alloy or with gold.
  • the carrier has an additional layer between the two metal layers, in particular an intermediate view of chromium. Chromium is particularly prone geeig ⁇ net to support the detachment of the second metal layer of the first metal layer.
  • the method additionally comprises the steps of: applying photoresist on the first metal layer, patterning the photoresist, so that regions of resist having a predetermined cross-section on said first metal layer are present, galvanic application ei ⁇ nes further metal to free Areas, ie not covered by Pho ⁇ tolack areas, the first metal layer, wherein the further metal has a greater thickness than the photoresist and areas of the photoresist partially surmounted, removing the photoresist, wherein a body of the further metal ent ⁇ is having a projecting upper edge.
  • the patterned photoresist are formed on the first metal layer regions which are covered with photoresist, and preparation ⁇ che, which are free from photoresist.
  • the method for producing an optoelectronic semiconductor component comprises the following steps: First, a carrier is produced, wherein the carrier is produced by applying a chromium layer on a metal layer, wherein the metal layer has a thickness of between 30 and 200 ⁇ m. Subsequently, photoresist is applied to the chromium layer and patterned such that areas of photoresist with a predetermined cross section are formed on the chromium layer. Subsequently, a white ⁇ teres metal is electrodeposited on the chromium layer, WO wherein the further metal has a greater thickness than the photoresist and the areas of photoresist partially surmounted.
  • the photoresist is removed, which again Be ⁇ rich or body of the further metal arise, which have a projecting upper edge.
  • the bodies of the further metal, which have a projecting upper edge can also be regarded as the first metal layer of the temporary carrier, while the second metal layer is that on which the chromium layer was initially applied.
  • the method comprises the further steps, namely the fixing of an optoelectronic ⁇ African semiconductor chip on the electrodeposited metal, the application of an electrically insulating material, and the dissolution of the originally existing metal layer.
  • the optoelectronic half ⁇ conductor chip is connected to an electrically conductive connector with a galvanically applied body.
  • the electrodeposited metal is copper or nickel. Copper or nickel are particularly suitable as electroplated metals, which form the Be ⁇ rich, to which the optoelectronic semiconductor chip is applied. In one embodiment, the electrodeposited
  • Metal has a thickness between 20 and 60 ym. Thicknesses between 20 and 60 ym are particularly advantageous for the structures mentioned.
  • the structuring of the first metal layer is carried out by means of sawing, laser ablation or etching.
  • An optoelectronic semiconductor component has a light-emitting semiconductor chip and contact surfaces, wherein the contact surfaces have residues of a metal of an intermediate layer, in particular chromium. This allows the Lötkontak- orientation of the resulting semiconductor device improves the ⁇ .
  • a temporary carrier for producing an optoelectronic semiconductor component consists of a first metal layer and a second metal layer.
  • the second metal ⁇ layer is detachable, in particular mechanically detachably mounted on the first metal layer. Characterized in that the second Me ⁇ tall Anlagen is mechanically detachably mounted on the first metal layer, the second metal layer of the first metal layer may be mechanically released after the completion of the optoelectronic semiconductor component. Removal by laser, or a back etching of the second metal layer is thereby superfluous. As a result, the manufacturing method for an optoelectronic semiconductor device can be simplified.
  • the first metal layer of the temporary carrier is copper and has a thickness of between 0.5 and 20 ym.
  • the second metal layer of the temporary carrier is copper and has a thickness between 30 and 200 ym. If the thickness of the first metal layer is between 0.5 and
  • the temporary carrier has an intermediate view between the two metal layers, wherein the intermediate view is guided in particular as a metallic intermediate view .
  • An intermediate view, in particular a metallic intermediate view makes it easier to detach the second metal layer from the first metal layer.
  • the intermediate view is chrome or the intermediate view is chrome.
  • Chromium is a particularly advantageous material for the intermediate view because the use of chromium makes it very easy to detach the second metal layer from the first metal layer. This is especially true when the first and second metal layers are made of copper.
  • FIG. 1 shows a temporary carrier
  • FIG. 2 shows a temporary carrier with an intermediate view
  • FIG. 3 shows a temporary carrier with an applied optoelectronic semiconductor chip and electrical contacting
  • FIG. 4 shows a carrier with optoelectronic semiconductor chip and detached second metal layer
  • FIG. 5 shows a first method step for producing an optoelectronic semiconductor component
  • FIG. 6 shows a second method step for producing an optoelectronic semiconductor component
  • FIG. 7 shows a third method step for producing an optoelectronic semiconductor component
  • FIG. 8 shows a fourth method step for producing an optoelectronic semiconductor component
  • Figures a further embodiment of the method for producing an optoelectronic semiconductor device
  • FIGS. 16-19 show a further embodiment of the method for producing an optoelectronic semiconductor component
  • FIG. 21 shows an exemplary embodiment of an optoelectronic semiconductor component with conversion element .
  • FIG. 1 shows a cross section through a temporary carrier 100.
  • a first metal layer 110 is mounted on a second metal layer 120 such that the second metal layer 120 is mechanically detachable from the first metal layer 110. After the application of further components on the first metal layer 110, it is possible to detach the second metal layer 120 from the first metal layer 110.
  • the first metal layer 110 is copper.
  • the second metal layer 120 is copper. Both metal layers 110, 120 may also consist of copper.
  • the first metal layer 110 has a thickness of between 0.5 and 20 ⁇ m.
  • the second metal layer 120 has a thickness Zvi ⁇ rule 30 and 200 ym. Other thicknesses of the metal layers are also conceivable, provided that the second metal layer is detachably mounted on the first metal layer.
  • Figure 2 shows a further embodiment of a temporä ⁇ ren carrier 100.
  • the intermediate vision 130 is in particular a metal ⁇ metallic intermediate vision and serves to ensure that the second metal ⁇ layer 120 is more easily from the first metal layer 110 ablös ⁇ bar.
  • the intermediate view 130 comprises chrome or the intermediate view 130 is chrome.
  • FIG. 3 shows a further cross section through a temporary carrier 100, consisting of a first metal layer 110 and a second metal layer 120.
  • An optoelectronic semiconductor chip 140 is attached to the first metal layer 110.
  • the optoelectronic semiconductor chip 140 has a lower side 141 and an upper side 142.
  • the underside 141 directly adjoins the first metal layer 110.
  • the Obersei ⁇ te 142 is by means of an electrically conductive connecting piece 150, in this example, a bonding wire connected to the ers ⁇ th metal layer 110th
  • FIG. 4 shows a cross section through the first metal layer 110 and the optoelectronic semiconductor chip 140 of FIG. 3 after the second metal layer 120 has been mechanically detached from the first metal layer 110.
  • the detached second Me ⁇ tall Anlagen 120 is shown in phantom.
  • FIG. 5 shows a cross section through a temporary carrier 100, comprising a first metal layer 110, a second metal layer 120 and an intermediate view 130.
  • An optoelectronic semiconductor chip 140 is mounted on the first metal layer 110.
  • the Obersei ⁇ te 142 of the optoelectronic semiconductor chip 140, which forms a second electrical contact point of the optoelectronic semiconductor ⁇ semiconductor chip 140 is connected by means of an electroconducting ⁇ ELIGIBLE connector 150, in this case, a bonding wire with the first metal layer 110th
  • the carrier 100 with the light emitting chip 140 and the electrically conductive connector 150 provides a starting point
  • Figure 6 shows the temporary support 100 with the lichtemittie ⁇ in power chip 140 and the electrically conductive connection piece 150 of Figure 4.
  • an electrically insulating material is on the first metal layer 110,160 is introduced ⁇ .
  • the electrically insulating material 160 may be, for example, a plastic, a resin, a lacquer, or another insulating material. Since the electrically isolie ⁇ Rende material 160, the upper surface 142 of the light emitting chip 140 covering the electrically insulating material must be transparent to the radiation of the light emitting chip 140 160th In one embodiment, the electrically insulating material 160 comprises a conversion substance or optical elements.
  • Figure 7 shows the next step of manufacture of the optoelectronic device, after the second metal layer 120 was peeled off ⁇ (of Figure 6) of the first metal layer 110th
  • the peeling of the second metal layer 120 is a mechanical peeling in which the second metal layer 120 is pulled off, torn off, stripped, or otherwise mechanically released from the first metal layer 110 from the first metal layer 110.
  • FIG. 8 shows the optoelectronic component after a next method step, in which the first metal layer 110 has been patterned in the region 170.
  • the structuring of the first metal layer 110 in the region 170 can be carried out, for example, by sawing, etching, or by laser ablation.
  • the first metal layer 110 is divided into a first area 111 and a second area 112.
  • the underside 141 of the light-emitting chip 140 rests directly on the first region 111 of the first metal layer 110.
  • the upper side 142 of the light-emitting chip 140 is connected to the second region 112 of the first metal layer 110 by means of an electrically conductive connecting piece 150.
  • the electrical contacting of the optoelekt ⁇ tronic semiconductor device 180 may be over the first region 111 and the second region 112 of the first metal tallstoff 110 take place.
  • FIG. 9 shows a cross section through a carrier 100 with a first metal layer 110 and a second metal layer 120.
  • a first optoelectronic semiconductor chip 145 and a second optoelectronic semiconductor chip 146 are mounted on the first metal layer 110, the first optoelectronic semiconductor chip 145 being connected by means of a first electrically conductive connector 151 is connected to the first metal layer 110.
  • the second optoelectronic semiconductor chip 146 is connected to the first metal layer 110 by means of a second electrically conductive connecting piece 152.
  • On the first metal layer 110 is a
  • electrically insulating material 160 applied, which encloses both the two optoelectronic semiconductor chips 145, 146, and the two electrically conductive connecting pieces 151, 152.
  • FIG. 10 shows a cross section through the carrier 100 shown in FIG. 9 with the corresponding semiconductor chips 145, 146 and electrically conductive connecting pieces 151, 152, after the second metal layer 120 has been removed from the first metal layer. tallstoff 110 was replaced.
  • the second metal layer 120 is shown in dashed lines.
  • FIG. 11 shows the next method step.
  • the first metal layer 110 has been patterned, likewise in a second region 172.
  • the first metal layer 110 is divided into four regions 111, 112, 113 and 114 divided.
  • the two optoelectronic semiconductor chips 145, 146 are respectively connected to two regions of the first metal layer ⁇ 110th
  • the first optoelectronic half ⁇ semiconductor chip 145 touches with its underside the first Be ⁇ rich 111 of the first metal layer 110.
  • first electrically conductive connecting piece 151 is the upper side of the first light-emitting semiconductor chip 145 is connected to the second portion 112 of the first metal layer 110th
  • the second optoelectronic semiconductor chip 146 contacts with its underside the third region 113 of the first metal layer 110.
  • the semiconductor chip 146 is connected by means of second electrically leitfähi ⁇ gen link 152 with the fourth area 114 of the first metal layer 110th
  • a dashed Tren ⁇ voltage line 175 separation of the two existing on the first metal layer 110 components is indicated.
  • the Tren ⁇ voltage line 175 separates and the second region 112, third region 113 of the first metal layer 110.
  • the two components, each ⁇ wells hold an optoelectronic semiconductor chip 145, 146 corresponds can be separated from each other by sawing so that independent optoelectronic semiconductor components 180 are Sustainer ⁇ th.
  • the first metal layer 110 comprises copper, in particular consisting of copper.
  • the second metal layer 120 comprises copper, in particular consisting of copper.
  • the intermediate view 130 is made of chrome.
  • the copper of the first and / or the second metal layer may be coated with silver, a nickel-silver alloy, a nickel-palladium-gold alloy or with gold.
  • FIG. 12 shows a further starting point for a method for producing an optoelectronic semiconductor component.
  • a carrier 100 having a first metal layer 110, a second metal layer 120, and an intermediate view 130 is covered with photoresist in three areas 181, 182, and 183.
  • FIG. 13 shows the carrier 100 of FIG. 12 after the next method step, in which a further metal has been galvanically applied to the first metal layer 110.
  • the galvanic application of a further metal on the first metal layer 110 results in a first body 191 and a second body 192 of the galvanically deposited further metal.
  • the thickness of the bodies 191 and 192 is greater than the thickness of the photoresist structures in the three areas 181, 182 and 183.
  • the galvanically applied further metal has the same thickness as the Photo ⁇ paint structures in the areas 181, 182 and 183, the further metal forms from there an upper edge region 193, which projects beyond the photoresist structures.
  • FIG. 14 shows the optoelectronic semiconductor component after a further method step.
  • an optoelectronic semiconductor chip 140 is applied, which is connected by means of electrically conductive connecting piece 150 with the second body 192.
  • the photoresist structures are removed so that the bodies 191 and 192 are placed freely on the first metal layer 110.
  • FIG. 15 shows the optoelectronic semiconductor component according to further method steps. On the first metal layer
  • an electrically insulating material 160 is applied, wherein the electrically insulating material 160 is also mounted below the upper edge regions 193 of the first body 191 and the second body 192.
  • the first body 191, and also the second body 192 are also mounted below the upper edge regions 193 of the first body 191 and the second body 192.
  • FIG. 15 shows the finished optoelectronic semiconductor component 180.
  • the first metal layer 110 is filled in the region 170 with an electrically insulating material.
  • This electrically insulating material may be the same as the electrically insulating material 160, but it is also conceivable to use an electrically insulating material deviating from the electrically insulating material 160.
  • FIG. 16 shows the starting point for a further method for producing an optoelectronic semiconductor component.
  • an intermediate layer 130 is applied, which consists for example of chromium.
  • a photoresist layer is vapor ⁇ introduced, which is then patterned so that a ers ⁇ ter portion 181, a second region 182, and a third region 183 formed of the photoresist.
  • FIG. 17 shows the next method step.
  • a galvanic material is applied to the intermediate layer 130, thereby forming a first body 191 and a second body 192 consisting of the electrodeposited material.
  • the galvanically applied material of the bodies 191 and 192 in turn has a greater thickness than the areas 181, 182 and 183 of the photoresist.
  • Characterized upper edge protrude ⁇ section 193 of the body 191 and 192 in turn, the areas 181, 182 and 183 of the photoresist.
  • FIG. 18 shows the optoelectronic semiconductor component according to further method steps.
  • a semiconductor chip 140 is attached on the first body 191 of the further, galvanically deposited material.
  • the semiconductor chip 140 is connected by means of electrically conductive connector 150 to the second body 192 of the electrodeposited material.
  • an electrically isolie ⁇ rendes material 160 is applied, which in turn may contain Konversi ⁇ onsmaterialien.
  • the optoelectronic semiconductor chip 140 is embedded in the electrically insulating material 160.
  • the electrically insulating material 160 may be a plastic, a resin, or any other material to be selected by one skilled in the art.
  • FIG. 19 shows the optoelectronic semiconductor component according to further method steps.
  • the metal layer 120 was brings solves ⁇ from the intermediate layer 130 and the bodies 191 and 192nd Remains of the intermediate layer 130 are still on the component.
  • a separation of the remaining chromium residues was achieved by sawing. Instead of the saw cut, in the region 170 the chromium residues can also be separated by means of laser ablation or by means of an etching process.
  • the two bodies 191 and 192 of the electrodeposited metal can be interpreted as the first metal layer 110.
  • Figure 19 thus shows an embodiment of a finished semiconductor device 180, in which the contact surfaces have remnants of the intermediate layer 130, for example Chromres ⁇ te.
  • the finished semiconductor device layer 180 remains of the intermediate 130 on the contact surfaces, caused by the struc tured ⁇ first metal layer 110, are available.
  • the electrodeposited material is copper or nickel. In one embodiment, the electro-deposited material to a thickness Zvi ⁇ 's 20 and 60 ym. In one embodiment, the patterning of the first metal layer 110 is done by sawing, laser ablation, or etching.
  • Figure 20 shows a cross section through a method ⁇ step for producing an optoelectronic semiconductor component, in which the light-emitting semiconductor chip 140 is a so-called flip-chip.
  • the opto-electronic semi-conductor chip ⁇ 140 has its underside 141 two electrical see pads 154 and 155, with the
  • the temporary support 100 additionally comprises a second metal layer 120 and an intermediate ⁇ view 130.
  • the optoelectronic semiconductor chip 140 is encapsulated by means of electrically insulating material 160. After dissolution, the second metal layer 120 of the first metal layer 110, it is notwen ⁇ dig that the structuring of the first metal layer 110 in Region 170 between the twomaschinetechniksflachen 154 and 155 is carried out.
  • FIG. 21 shows an intermediate step in the production of a further exemplary embodiment of an optoelectronic device
  • a temporary carrier 100 which consists of a first metal layer 110 and a second metal ⁇ layer 120, an optoelectronic semiconductor chip 140 is disposed, wherein the optoelectronic semiconductor chip 140 adjacent to the first metal layer 110.
  • electrically conductive connecting piece 150 By means of electrically conductive connecting piece 150, the upper side 142 of the optoelectronic semiconductor chip 140 is electrically conductively connected to the first metal layer 110.
  • a conversion plate 161 is arranged on the upper side 142 of the optoelectronic semiconductor chip 140.
  • an electrically insulating material 160 By means of an electrically insulating material 160, the semiconductor component is encapsulated.
  • the semiconductor device can now be fertigge ⁇ represents by the further steps are carried out analogously to the figures 7 and 8.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

Offenbart wird: ein Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils (180) mit den folgenden Schritten: Bereitstellen eines temporären Trägers (100) mit einer ersten Metallschicht (110) und einer zweiten Metallschicht (120), wobei die Metallschichten voneinander lösbar sind, und wobei zwischen den beiden Metallschichten eine Zwischenschicht (130), insbesondere eine Chromschicht, angeordnet ist, Befestigen eines optoelektronischen Halbleiterchips (140) auf der ersten Metallschicht (110) des temporären Trägers (100), und mechanisches Lösen der zweiten Metallschicht (120) von der ersten Metallschicht (110); ein optoelektronisches Halbleiter-Bauteil (180), das durch dieses Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils (180) hergestellt wurde, mit einem optoelektronischen Halbleiterchip (140) und Kontaktflächen, die ein Material der Zwischenschicht (130), insbesondere Chrom, aufweisen; und einen temporären Träger (100) zur Herstellung eines optoelektronischen Halbleiter-Bauteils (180), wobei der temporäre Träger (100) eine erste Metallschicht (110), eine zweite Metallschicht (120), und eine zwischen den beiden Metallschichten angeordnete Zwischenschicht (130), welche insbesondere Chrom enthält oder aus Chrom besteht, aufweist, und wobei die erste Metallschicht (110) auf der zweiten Metallschicht (120) so angebracht ist, dass die zweite Metallschicht (120) von der ersten Metallschicht (110) mechanisch lösbar ist.

Description

VERFAHREN ZUR HERSTELLUNG EINES OPTOELEKTRONISCHEN HALBLEITER-BAUTEILS, OPTOELEKTRONISCHES; HALBLEITER-BAUTEIL, UND TEMPORÄRER TRÄGER
BESCHREIBUNG
Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, ein optoelektronisches Halbleiter-Bauteil und einen temporären Träger zur Her Stellung eines optoelektronisch Halbleiter-Bauteils.
Diese Patentanmeldung beansprucht die Priorität der deutschen Patentanmeldung 10 2015 114 662.2, deren Offenbarungsgehalt hiermit durch Rückbezug aufgenommen wird.
Bei der Herstellung von optoelektronischen Halbleiter- Bauteilen werden temporäre Träger verwendet, auf die ein Halbleiterchip montiert wird. Nach der Kontaktierung und dem Verguss des Halbleiterchips mit einer Vergussmasse wird der temporäre Träger wieder abgelöst. Dies kann beispielsweise durch ein Laserablösen im Falle eines transparenten Trägers oder durch Ätzen beispielsweise eines Kupferträgers erfolgen
Eine Aufgabe der Erfindung besteht darin, ein verbessertes Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils anzugeben. Eine weitere Aufgabe der Erfindung besteht darin, ein verbessertes optoelektronisches Halblei¬ ter-Bauteil anzugeben. Eine weitere Aufgabe der Erfindung be¬ steht darin, einen verbesserten temporären Träger zur Her- Stellung eines optoelektronischen Halbleiter-Bauteils anzuge¬ ben .
Diese Aufgaben werden mit dem Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, dem optoelektronischen Halbleiter-Bauteil und dem temporären Träger der unabhängigen Patentansprüche gelöst. Ein Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils umfasst folgende Schritte: Bereitstellen ei¬ nes temporären Trägers mit zwei Metallschichten, wobei die Metallschichten mechanisch voneinander lösbar sind. Befesti- gen eines optoelektronischen Halbleiterchips auf der ersten Metallschicht des Trägers. Lösen der zweiten Metallschicht von der ersten Metallschicht. Das Lösen der zweiten Metallschicht von der ersten Metallschicht ist dabei ein mechani¬ sches Lösen. Dies bedeutet insbesondere, dass die zweite Me- tallschicht von der ersten Metallschicht abgezogen, abgeris¬ sen, oder anderweitig mechanisch von der ersten Metallschicht gelöst wird. Dadurch entfallen aufwendige Laserablöseverfahren oder Ätzprozesse. In allen Ausführungsformen kann das mechanische Lösen der zweiten von der ersten Metallschicht dadurch erfolgen, dass die zweite Metallschicht mit einem Halter festgehalten wird. Anschließend wird der Halter so von der ersten Metallschicht weg bewegt, dass sich die zweite Metallschicht von der ersetn Metallschicht löst.
In einer Ausführungsform wird der optoelektronische Halblei¬ ter-Chip mit der ersten Metallschicht elektrisch leitfähig verbunden .
In einer Ausführungsform wird zusätzlich ein elektrisch isolierendes Material auf der ersten Metallschicht angebracht, nachdem der optoelektronische Halbleiterchip auf der ersten Metallschicht angebracht wurde und die elektrische Kontaktie- rung des optoelektronischen Halbleiterchips erfolgt ist. Das elektrisch isolierende Material kann dabei mittels Verteilen, Sprühen oder Spritzgießen auf der ersten Metallschicht aufgebracht werden. Es sind aber auch weitere Aufbringungsmöglichkeiten für das elektrisch isolierende Material für den Fach- mann denkbar. Durch das elektrisch isolierende Material erhält das optoelektronische Halbleiter-Bauteil eine stabile Struktur . In einer Ausführungsform wird die erste Metallschicht nach dem Ablösen der zweiten Metallschicht strukturiert, so dass voneinander elektrisch isolierte Bereiche der ersten Metallschicht entstehen. Dies kann beispielsweise durch Sägen, La- serabtragen oder Ätzen erfolgen. Durch das Strukturieren der ersten Metallschicht lassen sich einfach und kostengünstig elektrisch voneinander isolierte Bereiche der ersten Metallschicht herstellen. Dies ist insbesondere vorteilhaft, wenn diese elektrisch voneinander isolierten Bereiche dann zur elektrischen Kontaktierung des optoelektronischen Halbleiter- Bauteils verwendet werden.
In einer Ausführungsform weisen die Metallschichten, also die erste Metallschicht und die zweite Metallschicht, Kupfer auf. Insbesondere bestehen die beiden Metallschichten aus Kupfer. Kupfer ist einerseits ein gutes Material für die elektrische Kontaktierung des optoelektronischen Halbleiterbauchips, andererseits eignet sich Kupfer gut für das beschriebene Ver¬ fahren des Ablösens der zweiten Metallschicht von der ersten Metallschicht. Um die Kontaktierbarkeit zu verbessern kann das Kupfer der ersten und/oder der zweiten Metallschicht mit Silber, einer Nickel-Silber-Legierung, einer Nickel- Palladium-Gold-Legierung oder mit Gold beschichtet sein. In einer Ausführungsform weist der Träger zwischen den beiden Metallschichten eine zusätzliche Schicht, insbesondere eine Zwischensicht aus Chrom auf. Chrom ist besonders dazu geeig¬ net, das Ablösen der zweiten Metallschicht von der ersten Metallschicht zu unterstützen.
In einer Ausführungsform weist das Verfahren zusätzlich folgende Schritte auf: Aufbringen von Photolack auf der ersten Metallschicht, Strukturieren des Photolacks, so dass Bereiche aus Photolack mit einem vorgegebenen Querschnitt auf der ers- ten Metallschicht vorhanden sind, galvanisches Aufbringen ei¬ nes weiteren Metalls auf freie Bereiche, also nicht vom Pho¬ tolack bedeckte Bereiche, der ersten Metallschicht, wobei das weitere Metall eine größere Dicke als der Photolack aufweist und Bereiche des Photolacks teilweise überragt, Entfernen des Photolacks, wobei ein Körper aus dem weiteren Metall ent¬ steht, der einen vorspringenden oberen Rand aufweist. Durch den strukturierten Photolack entstehen auf der ersten Metall- schicht Bereiche, die mit Photolack bedeckt sind, und Berei¬ che, die frei von Photolack sind. Wenn nun ein weiteres Me¬ tall galvanisch auf der ersten Metallschicht aufgebracht wird, geschieht dies nur in den Bereichen, die frei von Pho¬ tolack sind. Sobald die Dicke des galvanisch aufgebrachten weiteren Metalls die Dicke der Photolackstrukturen übersteigt, kann auch oberhalb der Photolackstrukturen weiteres Metall galvanisch aufgebracht werden. Der dabei entstehende Körper aus weiterem Metall weist einen vorspringenden oberen Rand auf, der den Photolack überragt. Dabei ist darauf zu achten, dass nur so wenig weiteres Material oberhalb des Pho¬ tolacks aufgebracht wird, dass sich die verschiedenen entste¬ henden Körper bestehend aus weiterem Metall nicht gegenseitig berühren, um eine elektrische Isolation der entstehenden Körper zu erzielen. Anschließend kann der Photolack entfernt werden, wodurch die Körper aus weiterem Material einen vorspringenden oberen Rand aufweisen. Dies ist insbesondere vorteilhaft, wenn das optoelektronische Halbleiter-Bauteil mit einem elektrisch isolierenden Material weiterbearbeitet, ins¬ besondere vergossen, wird, und das elektrisch isolierende Ma- terial unter den vorspringenden oberen Rand des entstehenden Körpers fließt. Dadurch entsteht ein optoelektronisches Halb¬ leiter-Bauteil mit zusätzlicher mechanischer Stabilität.
In einer Ausführungsform umfasst das Verfahren zur Herstel- lung eines optoelektronischen Halbleiter-Bauteils folgende Schritte: Zunächst wird ein Träger hergestellt, wobei die Herstellung des Trägers mittels Aufbringen einer Chromschicht auf einer Metallschicht erfolgt, wobei die Metallschicht eine Dicke zwischen 30 und 200 ym aufweist. Anschließend wird Pho- tolack auf die Chromschicht aufgebracht und so strukturiert, dass Bereiche aus Photolack mit vorgegebenem Querschnitt auf der Chromschicht ausgebildet sind. Anschließend wird ein wei¬ teres Metall galvanisch auf die Chromschicht aufgebracht, wo- bei das weitere Metall eine größere Dicke als der Photolack aufweist und die Bereiche aus Photolack teilweise überragt. Anschließend wird der Photolack entfernt, wodurch wieder Be¬ reiche bzw. Körper des weiteren Metalls entstehen, die einen vorspringenden oberen Rand aufweisen. Die Körper aus dem weiteren Metall, die einen vorspringenden oberen Rand aufweisen, können auch als erste Metallschicht des temporären Trägers aufgefasst werden, während die zweite Metallschicht diejenige ist, auf die zu Beginn die Chromschicht aufgebracht wurde. Nach der Herstellung dieses Trägers umfasst das Verfahren die weiteren Schritte, nämlich das Befestigen eines optoelektro¬ nischen Halbleiterchips auf dem galvanisch aufgebrachten Metall, das Aufbringen eines elektrisch isolierenden Materials, und das Lösen der ursprünglich vorhandenen Metallschicht. Durch dieses Verfahren, bei dem die Bereiche aus weiterem Me¬ tall mit vorspringendem oberen Rand in die erste Metall¬ schicht integriert sind, kann Material, insbesondere Material der ersten Metallschicht, eingespart werden. In einer Ausführungsform wird der optoelektronische Halb¬ leiterchip mit einem elektrisch leitfähigen Verbindungsstück mit einem galvanisch aufgebrachten Körper verbunden.
In einer Ausführungsform ist das galvanisch aufgebrachte Me- tall Kupfer oder Nickel. Kupfer oder Nickel eignen sich besonders gut als galvanisch aufgebrachte Metalle, die die Be¬ reiche bilden, auf die der optoelektronische Halbleiterchip aufgebracht wird. In einer Ausführungsform weist das galvanisch aufgebrachte
Metall eine Dicke zwischen 20 und 60 ym auf. Dicken zwischen 20 und 60 ym sind für die genannten Strukturen besonders vorteilhaft . In einer Ausführungsform erfolgt das Strukturieren der ersten Metallschicht mittels Sägen, Laserabtragen oder Ätzen. Ein optoelektronisches Halbleiter-Bauteil weist einen licht¬ emittierenden Halbleiterchip und Kontaktflächen auf, wobei die Kontaktflächen Reste eines Metalls einer Zwischenschicht, insbesondere Chrom, aufweisen. Dadurch kann die Lötkontak- tierung des entstehenden Halbleiter-Bauteils verbessert wer¬ den .
Ein temporärer Träger zur Herstellung eines optoelektronischen Halbleiter-Bauteils besteht aus einer ersten Metall- schicht und einer zweiten Metallschicht. Die zweite Metall¬ schicht ist lösbar, insbesondere mechanisch lösbar auf der ersten Metallschicht angebracht. Dadurch, dass die zweite Me¬ tallschicht mechanisch lösbar auf der ersten Metallschicht angebracht ist, kann nach der Fertigstellung des optoelektro- nischen Halbleiter-Bauteils die zweite Metallschicht von der ersten Metallschicht mechanisch gelöst werden. Ein Ablösen mittels Laser, oder ein Rückätzen der zweiten Metallschicht wird dadurch überflüssig. Dadurch kann das Herstellungsverfahren für ein optoelektronisches Halbleiter-Bauteil verein- facht werden.
In einer Ausführungsform besteht die erste Metallschicht des temporären Trägers aus Kupfer und weist eine Dicke zwischen 0,5 und 20 ym auf.
In einer Ausführungsform besteht die zweite Metallschicht des temporären Trägers aus Kupfer und weist eine Dicke zwischen 30 und 200 ym auf. Wenn die Dicke der ersten Metallschicht zwischen 0,5 und
20 ym beträgt und die Dicke der zweiten Metallschicht zwi¬ schen 30 und 200 ym beträgt, können diese Metallschichten leicht voneinander gelöst, insbesondere kann die zweite Me¬ tallschicht leicht von der ersten Metallschicht abgelöst wer- den. Kupfer eignet sich gut als Material für die beiden Me¬ tallschichten, oder aber auch nur für eine der beiden Metallschichten . In einer Ausführungsform weist der temporäre Träger eine Zwischensicht zwischen den beiden Metallschichten auf, wobei die Zwischensicht insbesondere als metallische Zwischensicht aus¬ geführt ist. Durch eine Zwischensicht, insbesondere eine me- tallische Zwischensicht, lässt sich die zweite Metallschicht leichter von der ersten Metallschicht ablösen.
In einer Ausführungsform besteht die Zwischensicht aus Chrom oder weist die Zwischensicht Chrom auf. Chrom ist ein beson- ders vorteilhaftes Material für die Zwischensicht, da sich durch die Verwendung von Chrom die zweite Metallschicht sehr leicht von der ersten Metallschicht lösen lässt. Dies gilt insbesondere, wenn die erste und die zweite Metallschicht aus Kupfer besteht.
Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils schematischer Darstellung
Figur 1 einen temporären Träger;
Figur 2 einen temporären Träger mit Zwischensicht;
Figur 3 einen temporären Träger mit aufgebrachtem optoelektronischen Halbleiterchip und elektrischer Kontaktierung;
Figur 4 einen Träger mit optoelektronischem Halbleiterchip und abgelöster zweiter Metallschicht; Figur 5 einen ersten Verfahrensschritt zur Herstellung eines optoelektronischen Halbleiter-Bauteils; Figur 6 einen zweiten Verfahrensschritt zur Herstellung eines optoelektronischen Halbleiter-Bauteils;
Figur 7 einen dritten Verfahrensschritt zur Herstellung eines optoelektronischen Halbleiter-Bauteils;
Figur 8 einen vierten Verfahrensschritt zur Herstellung eines optoelektronischen Halbleiter-Bauteils;
Figuren 9-11 die gleichzeitige Herstellung von mehreren
optoelektronischen Halbleiter-Bauteilen;
Figuren ein weiteres Ausführungsbeispiel des Verfahrens zur Herstellung eines optoelektronischen Halbleiter-Bauteils;
Figuren 16-19 ein weiteres Ausführungsbeispiel des Verfahrens zur Herstellung eines optoelektronischen Halbleiter-Bauteils;
Figur 20 ein Ausführungsbeispiel eines optoelektroni¬ schen Halbleiter-Bauteils mit Flip-Chip; und
Figur 21 ein Ausführungsbeispiel eines optoelektroni- sehen Halbleiter-Bauteils mit Konversionsele¬ ment .
Figur 1 zeigt einen Querschnitt durch einen temporären Träger 100. Eine erste Metallschicht 110 ist auf einer zweiten Me- tallschicht 120 so angebracht, dass die zweite Metallschicht 120 von der ersten Metallschicht 110 mechanisch lösbar ist. Nach dem Aufbringen von weiteren Bauteilen auf der ersten Metallschicht 110 ist es möglich, die zweite Metallschicht 120 von der ersten Metallschicht 110 abzulösen. In einem Ausfüh- rungsbeispiel besteht die erste Metallschicht 110 aus Kupfer. In einem Ausführungsbeispiel besteht die zweite Metallschicht 120 aus Kupfer. Es können auch beide Metallschichten 110, 120 aus Kupfer bestehen. Die erste Metallschicht 110 weist eine Dicke zwischen 0,5 und 20 ym auf. Die zweite Metallschicht 120 weist eine Dicke zwi¬ schen 30 und 200 ym auf. Es sind auch andere Dicken der Me- tallschichten denkbar, sofern die zweite Metallschicht lösbar auf der ersten Metallschicht angebracht ist.
Figur 2 zeigt ein weiteres Ausführungsbeispiel eines temporä¬ ren Trägers 100. Zwischen der ersten Metallschicht 110 und der zweiten Metallschicht 120 befindet sich eine Zwischen¬ sicht 130. Die Zwischensicht 130 ist insbesondere eine metal¬ lische Zwischensicht und dient dazu, dass die zweite Metall¬ schicht 120 leichter von der ersten Metallschicht 110 ablös¬ bar ist. In einem Ausführungsbeispiel weist die Zwischensicht 130 Chrom auf oder besteht die Zwischensicht 130 aus Chrom.
Figur 3 zeigt einen weiteren Querschnitt durch einen temporären Träger 100, bestehend aus einer ersten Metallschicht 110 und einer zweiten Metallschicht 120. Auf der ersten Metall- schicht 110 ist ein optoelektronischer Halbleiterchip 140 angebracht. Der optoelektronische Halbleiterchip 140 weist eine Unterseite 141 und eine Oberseite 142 auf. Die Unterseite 141 grenzt direkt an die erste Metallschicht 110 an. Die Obersei¬ te 142 ist mittels eines elektrisch leitfähigen Verbindungs- Stücks 150, in diesem Beispiel einem Bonddraht, mit der ers¬ ten Metallschicht 110 verbunden.
Figur 4 zeigt einen Querschnitt durch die erste Metallschicht 110 und den optoelektronischen Halbleiterchip 140 der Figur 3, nachdem die zweite Metallschicht 120 mechanisch von der ersten Metallschicht 110 gelöst ist. Die abgelöste zweite Me¬ tallschicht 120 ist gestrichelt dargestellt.
Figur 5 zeigt einen Querschnitt durch einen temporären Träger 100, bestehend aus einer ersten Metallschicht 110, einer zweiten Metallschicht 120 und einer Zwischensicht 130. Auf der ersten Metallschicht 110 ist ein optoelektronischer Halbleiterchip 140 angebracht. Die Unterseite 141 des optoelekt- ronischen Halbleiterchips 140, die eine erste elektrische Kontaktstelle des optoelektronischen Halbleiterchips 140 bil¬ det, liegt auf der ersten Metallschicht 110 auf. Die Obersei¬ te 142 des optoelektronischen Halbleiterchips 140, die eine zweite elektrische Kontaktstelle des optoelektronischen Halb¬ leiterchips 140 bildet, ist mittels eines elektrisch leitfä¬ higen Verbindungsstücks 150, in diesem Fall einem Bonddraht, mit der ersten Metallschicht 110 verbunden. Der Träger 100 mit dem lichtemittierenden Chip 140 und das elektrisch leit- fähige Verbindungsstück 150 stellt einen Ausgangspunkt zur
Herstellung eines optoelektronischen Halbleiter-Bauteils dar, die weiteren Herstellungsschritte sind in den folgenden Figu¬ ren angegeben. Figur 6 zeigt den temporären Träger 100 mit dem lichtemittie¬ renden Chip 140 und dem elektrisch leitfähigen Verbindungsstück 150 der Figur 4. Zusätzlich ist auf der ersten Metallschicht 110 ein elektrisch isolierendes Material 160 ange¬ bracht. Das elektrisch isolierende Material 160 kann bei- spielsweise ein Kunststoff, ein Harz, ein Lack, oder ein anderes isolierendes Material sein. Da das elektrisch isolie¬ rende Material 160 die Oberseite 142 des lichtemittierenden Chips 140 bedeckt, muss das elektrisch isolierende Material 160 transparent für die Strahlung des lichtemittierenden Chips 140 sein. In einem Ausführungsbeispiel weist das elektrisch isolierende Material 160 einen Konversionsstoff oder optische Elemente auf.
Figur 7 zeigt den nächsten Verfahrensschritt der Herstellung des optoelektronischen Bauteils, nachdem die zweite Metall¬ schicht 120 (der Figur 6) von der ersten Metallschicht 110 abgelöst wurde. Das Ablösen der zweiten Metallschicht 120 ist ein mechanisches Ablösen, bei dem die zweite Metallschicht 120 von der ersten Metallschicht 110 abgezogen, abgerissen, abgestreift, oder auf eine sonstige Weise mechanisch von der ersten Metallschicht 110 gelöst wird. Figur 8 zeigt das optoelektronische Bauelement nach einem nächsten Verfahrensschritt, bei dem die erste Metallschicht 110 im Bereich 170 strukturiert wurde. Die Strukturierung der ersten Metallschicht 110 im Bereich 170 kann beispielsweise durch Sägen, Ätzen, oder durch Laserabtragen erfolgen. Durch das Strukturieren der ersten Metallschicht 110 im Bereich 170 ist die erste Metallschicht 110 in einen ersten Bereich 111 und einem zweiten Bereich 112 aufgeteilt. Die Unterseite 141 des lichtemittierenden Chips 140 liegt direkt auf dem ersten Bereich 111 der ersten Metallschicht 110 auf. Die Oberseite 142 des lichtemittierenden Chips 140 ist mittels elektrisch leitfähigem Verbindungsstück 150 mit dem zweiten Bereich 112 der ersten Metallschicht 110 verbunden. Dadurch kann über den ersten Bereich 111 und den zweiten Bereich 112 der ersten Me- tallschicht 110 die elektrische Kontaktierung des optoelekt¬ ronischen Halbleiter-Bauteils 180 erfolgen.
Figur 9 zeigt einen Querschnitt durch einen Träger 100 mit einer ersten Metallschicht 110 und einer zweiten Metall- schicht 120. Auf der ersten Metallschicht 110 ist ein erster optoelektronischer Halbleiterchip 145 und ein zweiter optoelektronischer Halbleiterchip 146 angebracht, wobei der erste optoelektronische Halbleiterchip 145 mittels einem ersten elektrisch leitfähigen Verbindungsstück 151 mit der ersten Metallschicht 110 verbunden ist. Der zweite optoelektronische Halbleiterchip 146 ist mittels einem zweiten elektrisch leitfähigen Verbindungsstück 152 mit der ersten Metallschicht 110 verbunden. Auf der ersten Metallschicht 110 ist ein
elektrisch isolierendes Material 160 aufgebracht, das sowohl die beiden optoelektronischen Halbleiterchips 145, 146, als auch die beiden elektrisch leitfähigen Verbindungsstücke 151, 152 umschließt.
Figur 10 zeigt einen Querschnitt durch den in der Figur 9 ge- zeigten Träger 100 mit den entsprechenden Halbleiterchips 145, 146 und elektrisch leitfähigen Verbindungsstücke 151, 152, nachdem die zweite Metallschicht 120 von der ersten Me- tallschicht 110 abgelöst wurde. Die zweite Metallschicht 120 ist gestrichelt dargestellt.
In Figur 11 ist der nächste Verfahrensschritt dargestellt. In einem ersten Bereich 171 der ersten Metallschicht 110 wurde die erste Metallschicht 110 strukturiert, genauso in einem zweiten Bereich 172. Durch die Strukturierung der ersten Metallschicht 110 in den Bereichen 171 und 172 ist die erste Metallschicht 110 in vier Bereiche 111, 112, 113 und 114 auf- geteilt. Die beiden optoelektronischen Halbleiterchips 145, 146 sind dabei jeweils mit zwei Bereichen der ersten Metall¬ schicht 110 verbunden. Der erste optoelektronische Halb¬ leiterchip 145 berührt mit seiner Unterseite den ersten Be¬ reich 111 der ersten Metallschicht 110. Mittels erstem elektrisch leitfähigen Verbindungsstück 151 ist die Oberseite des ersten lichtemittierenden Halbleiterchips 145 mit dem zweiten Bereich 112 der ersten Metallschicht 110 verbunden. Der zweite optoelektronische Halbleiterchip 146 berührt mit seiner Unterseite den dritten Bereich 113 der ersten Metall- schicht 110. Die Oberseite des zweiten optoelektronischen
Halbleiterchips 146 ist mittels zweitem elektrisch leitfähi¬ gen Verbindungsstück 152 mit vierten Bereich 114 der ersten Metallschicht 110 verbunden. Durch eine gestrichelte Tren¬ nungslinie 175 ist eine Trennung der beiden auf der ersten Metallschicht 110 vorhandenen Bauteile angedeutet. Die Tren¬ nungslinie 175 trennt dabei auch den zweiten Bereich 112 vom dritten Bereich 113 der ersten Metallschicht 110. Im Bereich der Trennungslinie 175 können die beiden Bauteile, die je¬ weils einen optoelektronischen Halbleiterchip 145, 146 ent- halten, mittels Sägen voneinander getrennt werden, so dass unabhängige optoelektronische Halbleiter-Bauteile 180 erhal¬ ten werden.
In einem Ausführungsbeispiel sind mehr als zwei optoelektro¬ nische Halbleiterchips 140 auf einer ersten Metallschicht 110 angebracht . In einem Ausführungsbeispiel weist die erste Metallschicht 110 Kupfer auf, sie besteht insbesondere aus Kupfer.
In einem Ausführungsbeispiel weist die zweite Metallschicht 120 Kupfer auf, sie besteht insbesondere aus Kupfer. In einem Ausführungsbeispiel besteht die Zwischensicht 130 aus Chrom.
Um die Kontaktierbarkeit zu verbessern kann das Kupfer der ersten und/oder der zweiten Metallschicht mit Silber, einer Nickel-Silber-Legierung, einer Nickel-Palladium-Gold- Legierung oder mit Gold beschichtet sein.
Figur 12 zeigt einen weiteren Ausgangspunkt für ein Verfahren zum Herstellen eines optoelektronischen Halbleiter-Bauteils. Ein Träger 100, der eine erste Metallschicht 110, eine zweite Metallschicht 120, und eine Zwischensicht 130 aufweist, ist in drei Bereichen 181, 182 und 183 mit Photolack bedeckt.
Figur 13 zeigt den Träger 100 der Figur 12 nach dem nächsten Verfahrensschritt, bei dem ein weiteres Metall auf die erste Metallschicht 110 galvanisch aufgebracht wurde. Durch das galvanische Aufbringen eines weiteren Metalls auf der ersten Metallschicht 110 entsteht ein erster Körper 191 und ein zweiter Körper 192 aus dem galvanisch aufgebrachten weiteren Metall. Die Dicke der Körper 191 und 192 ist dabei größer als die Dicke der Photolackstrukturen in den drei Bereichen 181, 182 und 183. In dem Moment, in dem das galvanisch aufgebrachte weitere Metall die gleiche Dicke aufweist wie die Photo¬ lackstrukturen in den Bereichen 181, 182 und 183, bildet das weitere Metall ab dort einen oberen Randbereich 193 aus, der die Photolackstrukturen überragt. In den oberen Randbereichen 193 des ersten Körpers 191 und des zweiten Körpers 192 des weiteren galvanisch aufgebrachten Materials bilden die Körper 191, 192 einen vorspringenden oberen Randbereich 193 aus. Dieser vorspringende obere Randbereich 193 überragt die Pho¬ tolackstrukturen 181, 182, 183 seitlich. Figur 14 zeigt das optoelektronisch Halbleiter-Bauteil nach einem weiteren Verfahrensschritt. Auf den ersten Körper 191 ist ein optoelektronischer Halbleiterchip 140 aufgebracht, der mittels elektrisch leitfähigem Verbindungsstück 150 mit dem zweiten Körper 192 verbunden ist. Die Photolackstrukturen sind entfernt, so dass die Körper 191 und 192 frei auf der ersten Metallschicht 110 platziert sind.
Figur 15 zeigt das optoelektronische Halbleiter-Bauteil nach weiteren Verfahrensschritten. Auf der ersten Metallschicht
110 ist ein elektrisch isolierendes Material 160 aufgebracht, wobei das elektrisch isolierende Material 160 auch unterhalb der oberen Randbereiche 193 des ersten Körpers 191 und des zweiten Körpers 192 angebracht ist. Dadurch ist der erste Körper 191, und auch der zweite Körper 192, mit dem
elektrisch isolierenden Material 160 verhakt. Durch den oberen Randbereich 193 der Körper 191 und 192 besteht eine besonders gute mechanische Verbindung zwischen den Körpern 191 und 192 und dem elektrisch isolierenden Material 160. Außer- dem wurde zum Erreichen des optoelektronischen Halbleiter- Bauteils der Figur 15 auch die zweite Metallschicht 120 von der ersten Metallschicht 110 gelöst. Zusätzlich wurde im Be¬ reich 170 die erste Metallschicht 110 durchtrennt, so dass ein erster Bereich 111 der ersten Metallschicht 110 an den ersten Körper 191 und ein zweiter Bereich 112 der ersten Metallschicht 110 an den zweiten Körper 192 angrenzt. Der erste Bereich 111 und der zweite Bereich 112 sind voneinander getrennt und elektrisch voneinander isoliert. Die Figur 15 zeigt das fertige optoelektronsiche Halbleiter-Bauteil 180.
In einem Ausführungsbeispiel wird die erste Metallschicht 110 im Bereich 170 mit einem elektrisch isolierenden Material verfüllt. Dieses elektrisch isolierende Material kann dabei dasselbe sein wie das elektrisch isolierende Material 160, es ist aber auch denkbar, ein vom elektrisch isolierenden Material 160 abweichendes elektrisch isolierendes Material zu verwenden . Figur 16 zeigt den Ausgangspunkt für ein weiteres Verfahren zum Herstellen eines optoelektronischen Halbleiter-Bauteils. Auf einer zweiten Metallschicht 120 ist eine Zwischenschicht 130 aufgebracht, die beispielsweise aus Chrom besteht. Auf der Zwischenschicht 130 ist eine Photolackschicht aufge¬ bracht, die anschließend strukturiert wird, so dass ein ers¬ ter Bereich 181, ein zweiter Bereich 182 und ein dritter Bereich 183 des Photolacks entsteht. Figur 17 zeigt den nächsten Verfahrensschritt. Ein galvanisches Material wird auf die Zwischenschicht 130 aufgebracht, wodurch ein erster Körper 191 und ein zweiter Körper 192 bestehend aus dem galvanisch aufgebrachten Material entsteht. Das galvanisch aufgebrachte Material der Körper 191 und 192 weist dabei wiederum eine größere Dicke als die Bereiche 181, 182 und 183 des Photolacks auf. Dadurch überragen obere Rand¬ bereich 193 der Körper 191 und 192 wiederum die Bereiche 181, 182 und 183 des Photolacks. Figur 18 zeigt das optoelektronische Halbleiter-Bauteil nach weiteren Verfahrensschritten. Auf dem ersten Körper 191 aus dem weiteren, galvanisch aufgebrachten Material ist ein Halbleiterchip 140 angebracht. Der Halbleiterchip 140 ist mittels elektrisch leitfähigem Verbindungsstück 150 mit dem zweiten Körper 192 aus dem galvanisch aufgebrachten Material verbunden. Auf der Zwischenschicht 130 ist ein elektrisch isolie¬ rendes Material 160 aufgebracht, welches wiederum Konversi¬ onsmaterialien enthalten kann. Der optoelektronische Halbleiterchip 140 ist in das elektrisch isolierende Material 160 eingebettet. Das elektrisch isolierende Material 160 kann ein Kunststoff, ein Harz, oder auch ein anderes, vom Fachmann zu wählendes Material sein.
Figur 19 zeigt das optoelektronische Halbleiter-Bauteil nach weiteren Verfahrensschritten. Die Metallschicht 120 wurde von der Zwischenschicht 130, bzw. den Körpern 191 und 192 abge¬ löst. Reste der Zwischenschicht 130 befinden sich noch auf dem Bauteil. Im Bereich 170 zwischen dem ersten Körper 191 und dem zweiten Körper 192 des weiteren galvanisch aufgebrachten Metalls wurde mittels Sägeschnitt eine Trennung der verbleibenden Chromreste erzielt. Anstelle des Sägeschnittes können im Bereich 170 die Chromreste auch mittels Laserabtra- gen oder mittels eines Ätzverfahrens getrennt werden. Die beiden Körper 191 und 192 des galvanisch aufgebrachten Metalls können dabei als erste Metallschicht 110 interpretiert werden. Figur 19 zeigt damit ein Ausführungsbeispiel eines fertigen Halbleiter-Bauteils 180, bei dem die Kontaktflächen noch Reste der Zwischenschicht 130, beispielsweise Chromres¬ te, aufweisen.
Auch in den anderen Ausführungsbeispielen ist es möglich, dass das fertige Halbleiter-Bauteil 180 Reste der Zwischen- schicht 130 auf den Kontaktflächen, die durch die struktu¬ rierte erste Metallschicht 110 entstehen, vorhanden sind.
In einem Ausführungsbeispiel ist das galvanisch aufgebrachte Material Kupfer oder Nickel. In einem Ausführungsbeispiel weist das galvanisch aufgebrachte Material eine Dicke zwi¬ schen 20 und 60 ym auf. In einem Ausführungsbeispiel erfolgt das Strukturieren der ersten Metallschicht 110 mittels Sägen, Laserabtragen oder Ätzen. Figur 20 zeigt einen Querschnitt durch einen Verfahrens¬ schritt zur Herstellung eines optoelektronischen Halbleiter- Bauteils, bei dem der lichtemittierende Halbleiterchip 140 ein sogenannter Flip-Chip ist. Der optoelektronische Halb¬ leiterchip 140 weist auf seiner Unterseite 141 zwei elektri- sehe Kontaktierungsflächen 154 und 155 auf, wobei die
elektrischen Kontaktierungsflächen 154, 155 an die erste Metallschicht 110 eines temporären Trägers 100 angrenzen. Der temporäre Träger 100 weist zusätzlich eine zweite Metall¬ schicht 120 und eine Zwischensicht 130 auf. Der optoelektro- nische Halbleiterchip 140 ist mittels elektrisch isolierendem Material 160 vergossen. Nach dem Lösen der zweiten Metallschicht 120 von der ersten Metallschicht 110 ist es notwen¬ dig, dass die Strukturierung der ersten Metallschicht 110 im Bereich 170 zwischen den beiden Kontaktierungsflachen 154 und 155 erfolgt.
Figur 21 zeigt einen Zwischenschritt bei der Herstellung ei- nes weiteren Ausführungsbeispiels eines optoelektronischen
Halbleiter-Bauteils. Auf einem temporären Träger 100, der aus einer ersten Metallschicht 110 und einer zweiten Metall¬ schicht 120 besteht, ist ein optoelektronischer Halbleiterchip 140 angeordnet, wobei der optoelektronische Halbleiter- chip 140 an die erste Metallschicht 110 angrenzt. Mittels elektrisch leitfähigem Verbindungsstück 150 ist die Oberseite 142 des optoelektronischen Halbleiterchips 140 mit der ersten Metallschicht 110 elektrisch leitfähig verbunden. Auf der Oberseite 142 des optoelektronischen Halbleiterchips 140 ist ein Konversionsplättchen 161 angeordnet. Mittels eines elektrisch isolierenden Materials 160 ist das Halbleiter- Bauteil vergossen. Das Halbleiter-Bauteil kann nun fertigge¬ stellt werden, indem die weiteren Schritte analog zu den Figuren 7 und 8 ausgeführt werden.
Obwohl die Erfindung im Detail durch das bevorzugte Ausführungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele einge¬ schränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen .
BEZUGSZEICHENLISTE
100 Temporärer Träger
110 Erste Metallschicht
111 Erster Bereich
112 Zweiter Bereich
113 Dritter Bereich
114 Vierter Bereich
120 Zweite Metallschicht
130 Zwischenschicht
140 Optoelektronischer Halbleiterchip
141 Unterseite des optoelektronischen Halbleiterchips
142 Oberseite des optoelektronischen Halbleiterchips
145 Erster optoelektronischer Halbleiterchip
146 Zweiter optoelektronischer Halbleiterchip
150 Elektrisch leitfähiges Verbindungsstück
151 Erstes elektrisch leitfähiges Verbindungsstück
152 Zweites elektrisch leitfähiges Verbindungsstück
154 Erste elektrische Kontaktierungsfläche
155 Zweite elektrische Kontaktierungsfläche
160 Elektrisch isolierendes Material
161 Konversionsplättchen
170 Bereich
171 Erster Bereich
172 Zweiter Bereich
175 Trennungslinie
180 Optoelektronisches Halbleiter-Bauteil
181 Erster Bereich
182 Zweiter Bereich
183 Dritter Bereich
191 Erster Körper
192 Zweiter Körper
193 Oberer Randbereich

Claims

PATENTA S PRÜCHE
Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils (180), wobei das Verfahren die folgenden Schritte umfasst:
1. Bereitstellen eines Trägers (100) mit zwei Metall¬ schichten (110, 120), wobei die Metallschichten (110, 120) voneinander lösbar sind,
2. Befestigen eines optoelektronischen Halbleiterchips (140, 145, 146) auf der ersten Metallschicht (110) des Trägers (100),
3. Mechanisches Lösen der zweiten Metallschicht (120) von der ersten Metallschicht (110) .
Verfahren nach Anspruch 1, wobei die Metallschichten (110, 120) Kupfer aufweisen, insbesondere aus Kupfer be¬ stehen .
Verfahren nach einem der vorhergehenden Ansprüche, wobei der Träger (110) zwischen den beiden Metallschichten (110, 120) eine Zwischenschicht (130), insbesondere eine Chromschicht aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verfahren zusätzlich folgende Schritte umfasst:
1. Aufbringen von Photolack auf der ersten Metallschicht,
2. Strukturieren des Photolacks, so dass Bereiche (181, 182, 183) aus Photolack mit einem vorgegebenen Querschnitt auf der ersten Metallschicht (110) vorhanden sind,
3. Galvanisches Aufbringen eines weiteren Metalls auf die freien Bereiche der ersten Metallschicht (110), wobei das weitere Metall eine größere Dicke als der Photolack aufweist und Bereiche des Photolacks teil¬ weise seitlich überragt,
4. Entfernen des Photolacks, wobei ein Körper (191, 192) aus dem weiteren Metall entsteht, der einen seitlich vorspringenden oberen Randbereich (193) aufweist.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verfahren die folgenden Schritte umfasst:
1. Herstellen eines Trägers mit folgenden Schritten:
i. Aufbringen einer Chromschicht (130) auf einer Metallschicht (120), wobei die Metallschicht (120) eine Dicke zwischen 30 und 200 ym auf¬ weist,
ii. Aufbringen von Photolack auf die Chromschicht (130) ,
iii. Strukturieren des Photolacks, so dass Bereiche (181, 182, 183) aus Photolack mit vorgegebenem Querschnitt auf der Chromschicht (130) ausge¬ bildet werden,
iv. Galvanisches Aufbringen eines weiteren Metalls auf die Chromschicht, wobei das weitere Metall eine größere Dicke als der Photolack aufweist und die Bereiche aus Photolack teilweise über¬ ragt,
v. Entfernen des Photolacks, wobei ein Körper (191, 192) aus dem weiteren Metall entsteht, der einen vorspringenden oberen Randbereich (193) aufweist,
2. Befestigen eines optoelektronischen Halbleiterchips (140, 145, 146) auf dem galvanisch aufgebrachten Metall,
3. Aufbringen eines elektrisch isolierenden Materials (160) ,
4. Mechanisches Lösen der Metallschicht (120).
6. Verfahren nach einem der Ansprüche 4 oder 5, wobei das galvanisch aufgebrachte Metall Kupfer oder Nickel ist.
7. Verfahren nach einem der Ansprüche 4 bis 6, wobei das galvanisch aufgebrachte Metall eine Dicke zwischen 20 und 60 ym aufweist.
8. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine elektrische Kontaktierung des Halbleiterchips (140, 145, 146) mit der ersten Metallschicht (110) oder dem galvanisch aufgebrachten Metall mittels eines elektrisch leitfähigen Verbindungsstückes (150) erfolgt.
9. Verfahren nach einem der vorhergehenden Ansprüche, wobei zusätzlich ein elektrisch isolierendes Material (160) auf der ersten Metallschicht (110) aufgebracht wird.
10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Metallschicht (110) strukturiert wird, so dass voneinander elektrisch isolierte Bereiche (111, 112, 113, 114) der ersten Metallschicht (110) entstehen.
11. Optoelektronisches Halbleiter-Bauteil (180) mit einem
lichtemittierenden Halbleiterchip (140, 145, 146) und Kontaktflächen, dadurch gekennzeichnet, dass die Kontakt¬ flächen ein Material einer Zwischenschicht, insbesondere Chrom, aufweisen.
12. Temporärer Träger (100) zur Herstellung eines optoelektronischen Halbleiter-Bauteils (180), wobei der Träger (100) eine erste Metallschicht (110) und eine zweite Me¬ tallschicht (120) aufweist, wobei die zweite Metall¬ schicht (120) lösbar auf der ersten Metallschicht (110) angebracht ist.
13. Temporärer Träger (100) nach Anspruch 12, wobei die erste Metallschicht (110) aus Kupfer besteht und eine Dicke zwischen 0,5 und 20 ym aufweist und/oder die zweite Me¬ tallschicht (120) aus Kupfer besteht und eine Dicke zwi¬ schen 30 und 200 ym aufweist.
14. Temporärer Träger (100) nach einem der Ansprüche 11 oder 12, wobei zwischen der ersten Metallschicht (110) und der zweiten Metallschicht (120) eine Zwischenschicht (130), insbesondere eine metallische Zwischenschicht (130), an¬ geordnet ist.
15. Temporärer Träger (100) nach Anspruch 14, wobei die Zwischenschicht (130) Chrom aufweist oder aus Chrom besteht.
PCT/EP2016/070359 2015-09-02 2016-08-30 Verfahren zur herstellung eines optoelektronischen halbleiter-bauteils, optoelektronisches; halbleiter-bauteil, und temporärer träger WO2017037037A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/757,141 US10483444B2 (en) 2015-09-02 2016-08-30 Method of producing an optoelectronic semiconductor component, optoelectronic semiconductor component, and temporary carrier
EP16757678.4A EP3345223A1 (de) 2015-09-02 2016-08-30 Verfahren zur herstellung eines optoelektronischen halbleiter-bauteils, optoelektronisches; halbleiter-bauteil, und temporärer träger

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102015114662.2 2015-09-02
DE102015114662.2A DE102015114662A1 (de) 2015-09-02 2015-09-02 Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, optoelektronisches Halbleiter-Bauteil, Temporärer Träger

Publications (1)

Publication Number Publication Date
WO2017037037A1 true WO2017037037A1 (de) 2017-03-09

Family

ID=56802507

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2016/070359 WO2017037037A1 (de) 2015-09-02 2016-08-30 Verfahren zur herstellung eines optoelektronischen halbleiter-bauteils, optoelektronisches; halbleiter-bauteil, und temporärer träger

Country Status (4)

Country Link
US (1) US10483444B2 (de)
EP (1) EP3345223A1 (de)
DE (1) DE102015114662A1 (de)
WO (1) WO2017037037A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041064A1 (de) * 2005-08-30 2007-03-01 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
DE102013100711A1 (de) * 2013-01-24 2014-07-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102013206225A1 (de) * 2013-04-09 2014-10-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
US20150236233A1 (en) * 2012-12-21 2015-08-20 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750134B2 (en) 2002-01-09 2004-06-15 Texas Instruments Incorporated Variable cross-section plated mushroom with stud for bumping
US7913381B2 (en) * 2006-10-26 2011-03-29 Carestream Health, Inc. Metal substrate having electronic devices formed thereon
CN102209813B (zh) * 2008-09-11 2016-09-21 阿尔巴尼国际公司 用于面巾纸、纸巾及非织造物生产的可透性带
TWI533380B (zh) * 2011-05-03 2016-05-11 旭德科技股份有限公司 封裝結構及其製作方法
US9412922B2 (en) 2012-09-07 2016-08-09 Seoul Viosys Co., Ltd. Wafer level light-emitting diode array

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005041064A1 (de) * 2005-08-30 2007-03-01 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
DE102009036621A1 (de) * 2009-08-07 2011-02-10 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements und optoelektronisches Halbleiterbauelement
US20150236233A1 (en) * 2012-12-21 2015-08-20 Panasonic Intellectual Property Management Co., Ltd. Electronic component package and method for manufacturing same
DE102013100711A1 (de) * 2013-01-24 2014-07-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente und optoelektronisches Bauelement
DE102013206225A1 (de) * 2013-04-09 2014-10-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3345223A1 *

Also Published As

Publication number Publication date
EP3345223A1 (de) 2018-07-11
DE102015114662A1 (de) 2017-03-02
US20180261742A1 (en) 2018-09-13
US10483444B2 (en) 2019-11-19

Similar Documents

Publication Publication Date Title
DE112016000533T5 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE10008203A1 (de) Verfahren zum Herstellen elektronicher Halbleiterbauelemente
DE102013202906A1 (de) Verfahren zum Herstellen eines optoelektronischen Bauelements
DE102018126936A1 (de) Verfahren zur Herstellung von optoelektronischen Halbleiterbauteilen
WO2011051084A1 (de) Optoelektronisches bauelement und verfahren zum herstellen eines optoelektronischen bauelements
DE112013004960B4 (de) Optoelektronisches Bauelement mit integrierter Schutzdiode und Verfahren zu seiner Herstellung
WO2017009332A1 (de) Optoelektronisches bauelement und ein verfahren zur herstellung eines optoelektronischen bauelements
WO2017016953A1 (de) Verfahren zur herstellung eines bauelements und ein bauelement
DE102012111520A1 (de) Chipgehäuse und Verfahren zum Bilden eines Chipgehäuses
DE102007004301A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und Dünnfilm-Halbleiterbauelement
DE102015101070A1 (de) Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
WO2015124608A1 (de) Herstellung optoelektronischer bauelemente
DE102017105017A1 (de) Herstellung von strahlungsemittierenden bauelementen
WO2020182621A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauteilen und optoelektronisches halbleiterbauteil
WO2017045996A1 (de) Träger für ein bauelement, bauelement und verfahren zur herstellung eines trägers oder eines bauelements
WO2017037037A1 (de) Verfahren zur herstellung eines optoelektronischen halbleiter-bauteils, optoelektronisches; halbleiter-bauteil, und temporärer träger
DE102019132852B4 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
DE102015112280A1 (de) Bauelement mit einem metallischen Träger und Verfahren zur Herstellung von Bauelementen
EP1298723A2 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE102004005022B4 (de) Verfahren zur Herstellung von metallischen Leitbahnen auf elektronischen Bauelementen
WO2016184813A1 (de) Verfahren zur herstellung eines optoelektronischen bauteils und optoelektronisches bauteil
WO2015135908A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE102017102035A1 (de) Halbleitervorrichtung, Verfahren zum Fertigen einer Halbleitervorrichtung und Verfahren zum Verstärken eines Die in einer Halbleitervorrichtung
WO2016180780A1 (de) Optoelektronisches halbleiterbauteil und verfahren zur herstellung eines optoelektronischen halbleiterbauteils

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16757678

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 15757141

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2016757678

Country of ref document: EP