[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102015114662A1 - Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, optoelektronisches Halbleiter-Bauteil, Temporärer Träger - Google Patents

Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, optoelektronisches Halbleiter-Bauteil, Temporärer Träger Download PDF

Info

Publication number
DE102015114662A1
DE102015114662A1 DE102015114662.2A DE102015114662A DE102015114662A1 DE 102015114662 A1 DE102015114662 A1 DE 102015114662A1 DE 102015114662 A DE102015114662 A DE 102015114662A DE 102015114662 A1 DE102015114662 A1 DE 102015114662A1
Authority
DE
Germany
Prior art keywords
metal layer
metal
optoelectronic semiconductor
photoresist
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102015114662.2A
Other languages
English (en)
Inventor
Harald Jaeger
Jürgen Moosburger
Herbert Brunner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102015114662.2A priority Critical patent/DE102015114662A1/de
Priority to EP16757678.4A priority patent/EP3345223A1/de
Priority to PCT/EP2016/070359 priority patent/WO2017037037A1/de
Priority to US15/757,141 priority patent/US10483444B2/en
Publication of DE102015114662A1 publication Critical patent/DE102015114662A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/95001—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils mit den folgenden Schritte: • Bereitstellen eines Trägers mit zwei Metallschichten, wobei die Metallschichten voneinander lösbar sind, • Befestigen eines optoelektronischen Halbleiterchips auf der ersten Metallschicht des Trägers, • Mechanisches Lösen der zweiten Metallschicht von der ersten Metallschicht. Optoelektronisches Halbleiter-Bauteil mit einem lichtemittierenden Halbleiterchip und Kontaktflächen, die Chrom aufweisen. Temporärer Träger zur Herstellung eines optoelektronischen Halbleiter-Bauteils. Der Träger weist eine erste Metallschicht und eine zweite Metallschicht auf, wobei die zweite Metallschicht lösbar auf der ersten Metallschicht angebracht ist.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, ein optoelektronisches Halbleiter-Bauteil und einen temporären Träger zur Herstellung eines optoelektronisch Halbleiter-Bauteils.
  • Bei der Herstellung von optoelektronischen Halbleiter-Bauteilen werden temporäre Träger verwendet, auf die ein Halbleiterchip montiert wird. Nach der Kontaktierung und dem Verguss des Halbleiterchips mit einer Vergussmasse wird der temporäre Träger wieder abgelöst. Dies kann beispielsweise durch ein Laserablösen im Falle eines transparenten Trägers oder durch Ätzen beispielsweise eines Kupferträgers erfolgen.
  • Eine Aufgabe der Erfindung besteht darin, ein verbessertes Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils anzugeben. Eine weitere Aufgabe der Erfindung besteht darin, ein verbessertes optoelektronisches Halbleiter-Bauteil anzugeben. Eine weitere Aufgabe der Erfindung besteht darin, einen verbesserten temporären Träger zur Herstellung eines optoelektronischen Halbleiter-Bauteils anzugeben.
  • Diese Aufgaben werden mit dem Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, dem optoelektronischen Halbleiter-Bauteil und dem temporären Träger der unabhängigen Patentansprüche gelöst.
  • Ein Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils umfasst folgende Schritte: Bereitstellen eines temporären Trägers mit zwei Metallschichten, wobei die Metallschichten mechanisch voneinander lösbar sind. Befestigen eines optoelektronischen Halbleiterchips auf der ersten Metallschicht des Trägers. Lösen der zweiten Metallschicht von der ersten Metallschicht. Das Lösen der zweiten Metallschicht von der ersten Metallschicht ist dabei ein mechanisches Lösen. Dies bedeutet insbesondere, dass die zweite Metallschicht von der ersten Metallschicht abgezogen, abgerissen, oder anderweitig mechanisch von der ersten Metallschicht gelöst wird. Dadurch entfallen aufwendige Laserablöseverfahren oder Ätzprozesse.
  • In allen Ausführungsformen kann das mechanische Lösen der zweiten von der ersten Metallschicht dadurch erfolgen, dass die zweite Metallschicht mit einem Halter festgehalten wird. Anschließend wird der Halter so von der ersten Metallschicht weg bewegt, dass sich die zweite Metallschicht von der ersetn Metallschicht löst.
  • In einer Ausführungsform wird der optoelektronische Halbleiter-Chip mit der ersten Metallschicht elektrisch leitfähig verbunden.
  • In einer Ausführungsform wird zusätzlich ein elektrisch isolierendes Material auf der ersten Metallschicht angebracht, nachdem der optoelektronische Halbleiterchip auf der ersten Metallschicht angebracht wurde und die elektrische Kontaktierung des optoelektronischen Halbleiterchips erfolgt ist. Das elektrisch isolierende Material kann dabei mittels Verteilen, Sprühen oder Spritzgießen auf der ersten Metallschicht aufgebracht werden. Es sind aber auch weitere Aufbringungsmöglichkeiten für das elektrisch isolierende Material für den Fachmann denkbar. Durch das elektrisch isolierende Material erhält das optoelektronische Halbleiter-Bauteil eine stabile Struktur.
  • In einer Ausführungsform wird die erste Metallschicht nach dem Ablösen der zweiten Metallschicht strukturiert, so dass voneinander elektrisch isolierte Bereiche der ersten Metallschicht entstehen. Dies kann beispielsweise durch Sägen, Laserabtragen oder Ätzen erfolgen. Durch das Strukturieren der ersten Metallschicht lassen sich einfach und kostengünstig elektrisch voneinander isolierte Bereiche der ersten Metallschicht herstellen. Dies ist insbesondere vorteilhaft, wenn diese elektrisch voneinander isolierten Bereiche dann zur elektrischen Kontaktierung des optoelektronischen Halbleiter-Bauteils verwendet werden.
  • In einer Ausführungsform weisen die Metallschichten, also die erste Metallschicht und die zweite Metallschicht, Kupfer auf. Insbesondere bestehen die beiden Metallschichten aus Kupfer. Kupfer ist einerseits ein gutes Material für die elektrische Kontaktierung des optoelektronischen Halbleiterbauchips, andererseits eignet sich Kupfer gut für das beschriebene Verfahren des Ablösens der zweiten Metallschicht von der ersten Metallschicht. Um die Kontaktierbarkeit zu verbessern kann das Kupfer der ersten und/oder der zweiten Metallschicht mit Silber, einer Nickel-Silber-Legierung, einer Nickel-Palladium-Gold-Legierung oder mit Gold beschichtet sein.
  • In einer Ausführungsform weist der Träger zwischen den beiden Metallschichten eine zusätzliche Schicht, insbesondere eine Zwischensicht aus Chrom auf. Chrom ist besonders dazu geeignet, das Ablösen der zweiten Metallschicht von der ersten Metallschicht zu unterstützen.
  • In einer Ausführungsform weist das Verfahren zusätzlich folgende Schritte auf: Aufbringen von Photolack auf der ersten Metallschicht, Strukturieren des Photolacks, so dass Bereiche aus Photolack mit einem vorgegebenen Querschnitt auf der ersten Metallschicht vorhanden sind, galvanisches Aufbringen eines weiteren Metalls auf freie Bereiche, also nicht vom Photolack bedeckte Bereiche, der ersten Metallschicht, wobei das weitere Metall eine größere Dicke als der Photolack aufweist und Bereiche des Photolacks teilweise überragt, Entfernen des Photolacks, wobei ein Körper aus dem weiteren Metall entsteht, der einen vorspringenden oberen Rand aufweist. Durch den strukturierten Photolack entstehen auf der ersten Metallschicht Bereiche, die mit Photolack bedeckt sind, und Bereiche, die frei von Photolack sind. Wenn nun ein weiteres Metall galvanisch auf der ersten Metallschicht aufgebracht wird, geschieht dies nur in den Bereichen, die frei von Photolack sind. Sobald die Dicke des galvanisch aufgebrachten weiteren Metalls die Dicke der Photolackstrukturen übersteigt, kann auch oberhalb der Photolackstrukturen weiteres Metall galvanisch aufgebracht werden. Der dabei entstehende Körper aus weiterem Metall weist einen vorspringenden oberen Rand auf, der den Photolack überragt. Dabei ist darauf zu achten, dass nur so wenig weiteres Material oberhalb des Photolacks aufgebracht wird, dass sich die verschiedenen entstehenden Körper bestehend aus weiterem Metall nicht gegenseitig berühren, um eine elektrische Isolation der entstehenden Körper zu erzielen. Anschließend kann der Photolack entfernt werden, wodurch die Körper aus weiterem Material einen vorspringenden oberen Rand aufweisen. Dies ist insbesondere vorteilhaft, wenn das optoelektronische Halbleiter-Bauteil mit einem elektrisch isolierenden Material weiterbearbeitet, insbesondere vergossen, wird, und das elektrisch isolierende Material unter den vorspringenden oberen Rand des entstehenden Körpers fließt. Dadurch entsteht ein optoelektronisches Halbleiter-Bauteil mit zusätzlicher mechanischer Stabilität.
  • In einer Ausführungsform umfasst das Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils folgende Schritte: Zunächst wird ein Träger hergestellt, wobei die Herstellung des Trägers mittels Aufbringen einer Chromschicht auf einer Metallschicht erfolgt, wobei die Metallschicht eine Dicke zwischen 30 und 200 µm aufweist. Anschließend wird Photolack auf die Chromschicht aufgebracht und so strukturiert, dass Bereiche aus Photolack mit vorgegebenem Querschnitt auf der Chromschicht ausgebildet sind. Anschließend wird ein weiteres Metall galvanisch auf die Chromschicht aufgebracht, wobei das weitere Metall eine größere Dicke als der Photolack aufweist und die Bereiche aus Photolack teilweise überragt. Anschließend wird der Photolack entfernt, wodurch wieder Bereiche bzw. Körper des weiteren Metalls entstehen, die einen vorspringenden oberen Rand aufweisen. Die Körper aus dem weiteren Metall, die einen vorspringenden oberen Rand aufweisen, können auch als erste Metallschicht des temporären Trägers aufgefasst werden, während die zweite Metallschicht diejenige ist, auf die zu Beginn die Chromschicht aufgebracht wurde. Nach der Herstellung dieses Trägers umfasst das Verfahren die weiteren Schritte, nämlich das Befestigen eines optoelektronischen Halbleiterchips auf dem galvanisch aufgebrachten Metall, das Aufbringen eines elektrisch isolierenden Materials, und das Lösen der ursprünglich vorhandenen Metallschicht. Durch dieses Verfahren, bei dem die Bereiche aus weiterem Metall mit vorspringendem oberen Rand in die erste Metallschicht integriert sind, kann Material, insbesondere Material der ersten Metallschicht, eingespart werden.
  • In einer Ausführungsform wird der optoelektronische Halbleiterchip mit einem elektrisch leitfähigen Verbindungsstück mit einem galvanisch aufgebrachten Körper verbunden.
  • In einer Ausführungsform ist das galvanisch aufgebrachte Metall Kupfer oder Nickel. Kupfer oder Nickel eignen sich besonders gut als galvanisch aufgebrachte Metalle, die die Bereiche bilden, auf die der optoelektronische Halbleiterchip aufgebracht wird.
  • In einer Ausführungsform weist das galvanisch aufgebrachte Metall eine Dicke zwischen 20 und 60 µm auf. Dicken zwischen 20 und 60 µm sind für die genannten Strukturen besonders vorteilhaft.
  • In einer Ausführungsform erfolgt das Strukturieren der ersten Metallschicht mittels Sägen, Laserabtragen oder Ätzen.
  • Ein optoelektronisches Halbleiter-Bauteil weist einen lichtemittierenden Halbleiterchip und Kontaktflächen auf, wobei die Kontaktflächen Reste eines Metalls einer Zwischenschicht, insbesondere Chrom, aufweisen. Dadurch kann die Lötkontaktierung des entstehenden Halbleiter-Bauteils verbessert werden.
  • Ein temporärer Träger zur Herstellung eines optoelektronischen Halbleiter-Bauteils besteht aus einer ersten Metallschicht und einer zweiten Metallschicht. Die zweite Metallschicht ist lösbar, insbesondere mechanisch lösbar auf der ersten Metallschicht angebracht. Dadurch, dass die zweite Metallschicht mechanisch lösbar auf der ersten Metallschicht angebracht ist, kann nach der Fertigstellung des optoelektronischen Halbleiter-Bauteils die zweite Metallschicht von der ersten Metallschicht mechanisch gelöst werden. Ein Ablösen mittels Laser, oder ein Rückätzen der zweiten Metallschicht wird dadurch überflüssig. Dadurch kann das Herstellungsverfahren für ein optoelektronisches Halbleiter-Bauteil vereinfacht werden.
  • In einer Ausführungsform besteht die erste Metallschicht des temporären Trägers aus Kupfer und weist eine Dicke zwischen 0,5 und 20 µm auf.
  • In einer Ausführungsform besteht die zweite Metallschicht des temporären Trägers aus Kupfer und weist eine Dicke zwischen 30 und 200 µm auf.
  • Wenn die Dicke der ersten Metallschicht zwischen 0,5 und 20 µm beträgt und die Dicke der zweiten Metallschicht zwischen 30 und 200 µm beträgt, können diese Metallschichten leicht voneinander gelöst, insbesondere kann die zweite Metallschicht leicht von der ersten Metallschicht abgelöst werden. Kupfer eignet sich gut als Material für die beiden Metallschichten, oder aber auch nur für eine der beiden Metallschichten.
  • In einer Ausführungsform weist der temporäre Träger eine Zwischensicht zwischen den beiden Metallschichten auf, wobei die Zwischensicht insbesondere als metallische Zwischensicht ausgeführt ist. Durch eine Zwischensicht, insbesondere eine metallische Zwischensicht, lässt sich die zweite Metallschicht leichter von der ersten Metallschicht ablösen.
  • In einer Ausführungsform besteht die Zwischensicht aus Chrom oder weist die Zwischensicht Chrom auf. Chrom ist ein besonders vorteilhaftes Material für die Zwischensicht, da sich durch die Verwendung von Chrom die zweite Metallschicht sehr leicht von der ersten Metallschicht lösen lässt. Dies gilt insbesondere, wenn die erste und die zweite Metallschicht aus Kupfer besteht.
  • Die oben beschriebenen Eigenschaften, Merkmale und Vorteile dieser Erfindung sowie die Art und Weise, wie diese erreicht werden, werden klarer und deutlicher verständlich im Zusammenhang mit der folgenden Beschreibung der Ausführungsbeispiele, die im Zusammenhang mit den Zeichnungen näher erläutert werden. Dabei zeigen in jeweils schematischer Darstellung
  • 1 einen temporären Träger;
  • 2 einen temporären Träger mit Zwischensicht;
  • 3 einen temporären Träger mit aufgebrachtem optoelektronischen Halbleiterchip und elektrischer Kontaktierung;
  • 4 einen Träger mit optoelektronischem Halbleiterchip und abgelöster zweiter Metallschicht;
  • 5 einen ersten Verfahrensschritt zur Herstellung eines optoelektronischen Halbleiter-Bauteils;
  • 6 einen zweiten Verfahrensschritt zur Herstellung eines optoelektronischen Halbleiter-Bauteils;
  • 7 einen dritten Verfahrensschritt zur Herstellung eines optoelektronischen Halbleiter-Bauteils;
  • 8 einen vierten Verfahrensschritt zur Herstellung eines optoelektronischen Halbleiter-Bauteils;
  • 9–11 die gleichzeitige Herstellung von mehreren optoelektronischen Halbleiter-Bauteilen;
  • 12–15 ein weiteres Ausführungsbeispiel des Verfahrens zur Herstellung eines optoelektronischen Halbleiter-Bauteils;
  • 16–19 ein weiteres Ausführungsbeispiel des Verfahrens zur Herstellung eines optoelektronischen Halbleiter-Bauteils;
  • 20 ein Ausführungsbeispiel eines optoelektronischen Halbleiter-Bauteils mit Flip-Chip; und
  • 21 ein Ausführungsbeispiel eines optoelektronischen Halbleiter-Bauteils mit Konversionselement.
  • 1 zeigt einen Querschnitt durch einen temporären Träger 100. Eine erste Metallschicht 110 ist auf einer zweiten Metallschicht 120 so angebracht, dass die zweite Metallschicht 120 von der ersten Metallschicht 110 mechanisch lösbar ist. Nach dem Aufbringen von weiteren Bauteilen auf der ersten Metallschicht 110 ist es möglich, die zweite Metallschicht 120 von der ersten Metallschicht 110 abzulösen. In einem Ausführungsbeispiel besteht die erste Metallschicht 110 aus Kupfer. In einem Ausführungsbeispiel besteht die zweite Metallschicht 120 aus Kupfer. Es können auch beide Metallschichten 110, 120 aus Kupfer bestehen.
  • Die erste Metallschicht 110 weist eine Dicke zwischen 0,5 und 20 µm auf. Die zweite Metallschicht 120 weist eine Dicke zwischen 30 und 200 µm auf. Es sind auch andere Dicken der Metallschichten denkbar, sofern die zweite Metallschicht lösbar auf der ersten Metallschicht angebracht ist.
  • 2 zeigt ein weiteres Ausführungsbeispiel eines temporären Trägers 100. Zwischen der ersten Metallschicht 110 und der zweiten Metallschicht 120 befindet sich eine Zwischensicht 130. Die Zwischensicht 130 ist insbesondere eine metallische Zwischensicht und dient dazu, dass die zweite Metallschicht 120 leichter von der ersten Metallschicht 110 ablösbar ist. In einem Ausführungsbeispiel weist die Zwischensicht 130 Chrom auf oder besteht die Zwischensicht 130 aus Chrom.
  • 3 zeigt einen weiteren Querschnitt durch einen temporären Träger 100, bestehend aus einer ersten Metallschicht 110 und einer zweiten Metallschicht 120. Auf der ersten Metallschicht 110 ist ein optoelektronischer Halbleiterchip 140 angebracht. Der optoelektronische Halbleiterchip 140 weist eine Unterseite 141 und eine Oberseite 142 auf. Die Unterseite 141 grenzt direkt an die erste Metallschicht 110 an. Die Oberseite 142 ist mittels eines elektrisch leitfähigen Verbindungsstücks 150, in diesem Beispiel einem Bonddraht, mit der ersten Metallschicht 110 verbunden.
  • 4 zeigt einen Querschnitt durch die erste Metallschicht 110 und den optoelektronischen Halbleiterchip 140 der 3, nachdem die zweite Metallschicht 120 mechanisch von der ersten Metallschicht 110 gelöst ist. Die abgelöste zweite Metallschicht 120 ist gestrichelt dargestellt.
  • 5 zeigt einen Querschnitt durch einen temporären Träger 100, bestehend aus einer ersten Metallschicht 110, einer zweiten Metallschicht 120 und einer Zwischensicht 130. Auf der ersten Metallschicht 110 ist ein optoelektronischer Halbleiterchip 140 angebracht. Die Unterseite 141 des optoelektronischen Halbleiterchips 140, die eine erste elektrische Kontaktstelle des optoelektronischen Halbleiterchips 140 bildet, liegt auf der ersten Metallschicht 110 auf. Die Oberseite 142 des optoelektronischen Halbleiterchips 140, die eine zweite elektrische Kontaktstelle des optoelektronischen Halbleiterchips 140 bildet, ist mittels eines elektrisch leitfähigen Verbindungsstücks 150, in diesem Fall einem Bonddraht, mit der ersten Metallschicht 110 verbunden. Der Träger 100 mit dem lichtemittierenden Chip 140 und das elektrisch leitfähige Verbindungsstück 150 stellt einen Ausgangspunkt zur Herstellung eines optoelektronischen Halbleiter-Bauteils dar, die weiteren Herstellungsschritte sind in den folgenden Figuren angegeben.
  • 6 zeigt den temporären Träger 100 mit dem lichtemittierenden Chip 140 und dem elektrisch leitfähigen Verbindungsstück 150 der 4. Zusätzlich ist auf der ersten Metallschicht 110 ein elektrisch isolierendes Material 160 angebracht. Das elektrisch isolierende Material 160 kann beispielsweise ein Kunststoff, ein Harz, ein Lack, oder ein anderes isolierendes Material sein. Da das elektrisch isolierende Material 160 die Oberseite 142 des lichtemittierenden Chips 140 bedeckt, muss das elektrisch isolierende Material 160 transparent für die Strahlung des lichtemittierenden Chips 140 sein. In einem Ausführungsbeispiel weist das elektrisch isolierende Material 160 einen Konversionsstoff oder optische Elemente auf.
  • 7 zeigt den nächsten Verfahrensschritt der Herstellung des optoelektronischen Bauteils, nachdem die zweite Metallschicht 120 (der 6) von der ersten Metallschicht 110 abgelöst wurde. Das Ablösen der zweiten Metallschicht 120 ist ein mechanisches Ablösen, bei dem die zweite Metallschicht 120 von der ersten Metallschicht 110 abgezogen, abgerissen, abgestreift, oder auf eine sonstige Weise mechanisch von der ersten Metallschicht 110 gelöst wird.
  • 8 zeigt das optoelektronische Bauelement nach einem nächsten Verfahrensschritt, bei dem die erste Metallschicht 110 im Bereich 170 strukturiert wurde. Die Strukturierung der ersten Metallschicht 110 im Bereich 170 kann beispielsweise durch Sägen, Ätzen, oder durch Laserabtragen erfolgen. Durch das Strukturieren der ersten Metallschicht 110 im Bereich 170 ist die erste Metallschicht 110 in einen ersten Bereich 111 und einem zweiten Bereich 112 aufgeteilt. Die Unterseite 141 des lichtemittierenden Chips 140 liegt direkt auf dem ersten Bereich 111 der ersten Metallschicht 110 auf. Die Oberseite 142 des lichtemittierenden Chips 140 ist mittels elektrisch leitfähigem Verbindungsstück 150 mit dem zweiten Bereich 112 der ersten Metallschicht 110 verbunden. Dadurch kann über den ersten Bereich 111 und den zweiten Bereich 112 der ersten Metallschicht 110 die elektrische Kontaktierung des optoelektronischen Halbleiter-Bauteils 180 erfolgen.
  • 9 zeigt einen Querschnitt durch einen Träger 100 mit einer ersten Metallschicht 110 und einer zweiten Metallschicht 120. Auf der ersten Metallschicht 110 ist ein erster optoelektronischer Halbleiterchip 145 und ein zweiter optoelektronischer Halbleiterchip 146 angebracht, wobei der erste optoelektronische Halbleiterchip 145 mittels einem ersten elektrisch leitfähigen Verbindungsstück 151 mit der ersten Metallschicht 110 verbunden ist. Der zweite optoelektronische Halbleiterchip 146 ist mittels einem zweiten elektrisch leitfähigen Verbindungsstück 152 mit der ersten Metallschicht 110 verbunden. Auf der ersten Metallschicht 110 ist ein elektrisch isolierendes Material 160 aufgebracht, das sowohl die beiden optoelektronischen Halbleiterchips 145, 146, als auch die beiden elektrisch leitfähigen Verbindungsstücke 151, 152 umschließt.
  • 10 zeigt einen Querschnitt durch den in der 9 gezeigten Träger 100 mit den entsprechenden Halbleiterchips 145, 146 und elektrisch leitfähigen Verbindungsstücke 151, 152, nachdem die zweite Metallschicht 120 von der ersten Metallschicht 110 abgelöst wurde. Die zweite Metallschicht 120 ist gestrichelt dargestellt.
  • In 11 ist der nächste Verfahrensschritt dargestellt. In einem ersten Bereich 171 der ersten Metallschicht 110 wurde die erste Metallschicht 110 strukturiert, genauso in einem zweiten Bereich 172. Durch die Strukturierung der ersten Metallschicht 110 in den Bereichen 171 und 172 ist die erste Metallschicht 110 in vier Bereiche 111, 112, 113 und 114 aufgeteilt. Die beiden optoelektronischen Halbleiterchips 145, 146 sind dabei jeweils mit zwei Bereichen der ersten Metallschicht 110 verbunden. Der erste optoelektronische Halbleiterchip 145 berührt mit seiner Unterseite den ersten Bereich 111 der ersten Metallschicht 110. Mittels erstem elektrisch leitfähigen Verbindungsstück 151 ist die Oberseite des ersten lichtemittierenden Halbleiterchips 145 mit dem zweiten Bereich 112 der ersten Metallschicht 110 verbunden. Der zweite optoelektronische Halbleiterchip 146 berührt mit seiner Unterseite den dritten Bereich 113 der ersten Metallschicht 110. Die Oberseite des zweiten optoelektronischen Halbleiterchips 146 ist mittels zweitem elektrisch leitfähigen Verbindungsstück 152 mit vierten Bereich 114 der ersten Metallschicht 110 verbunden. Durch eine gestrichelte Trennungslinie 175 ist eine Trennung der beiden auf der ersten Metallschicht 110 vorhandenen Bauteile angedeutet. Die Trennungslinie 175 trennt dabei auch den zweiten Bereich 112 vom dritten Bereich 113 der ersten Metallschicht 110. Im Bereich der Trennungslinie 175 können die beiden Bauteile, die jeweils einen optoelektronischen Halbleiterchip 145, 146 enthalten, mittels Sägen voneinander getrennt werden, so dass unabhängige optoelektronische Halbleiter-Bauteile 180 erhalten werden.
  • In einem Ausführungsbeispiel sind mehr als zwei optoelektronische Halbleiterchips 140 auf einer ersten Metallschicht 110 angebracht.
  • In einem Ausführungsbeispiel weist die erste Metallschicht 110 Kupfer auf, sie besteht insbesondere aus Kupfer.
  • In einem Ausführungsbeispiel weist die zweite Metallschicht 120 Kupfer auf, sie besteht insbesondere aus Kupfer. In einem Ausführungsbeispiel besteht die Zwischensicht 130 aus Chrom.
  • Um die Kontaktierbarkeit zu verbessern kann das Kupfer der ersten und/oder der zweiten Metallschicht mit Silber, einer Nickel-Silber-Legierung, einer Nickel-Palladium-Gold-Legierung oder mit Gold beschichtet sein.
  • 12 zeigt einen weiteren Ausgangspunkt für ein Verfahren zum Herstellen eines optoelektronischen Halbleiter-Bauteils. Ein Träger 100, der eine erste Metallschicht 110, eine zweite Metallschicht 120, und eine Zwischensicht 130 aufweist, ist in drei Bereichen 181, 182 und 183 mit Photolack bedeckt.
  • 13 zeigt den Träger 100 der 12 nach dem nächsten Verfahrensschritt, bei dem ein weiteres Metall auf die erste Metallschicht 110 galvanisch aufgebracht wurde. Durch das galvanische Aufbringen eines weiteren Metalls auf der ersten Metallschicht 110 entsteht ein erster Körper 191 und ein zweiter Körper 192 aus dem galvanisch aufgebrachten weiteren Metall. Die Dicke der Körper 191 und 192 ist dabei größer als die Dicke der Photolackstrukturen in den drei Bereichen 181, 182 und 183. In dem Moment, in dem das galvanisch aufgebrachte weitere Metall die gleiche Dicke aufweist wie die Photolackstrukturen in den Bereichen 181, 182 und 183, bildet das weitere Metall ab dort einen oberen Randbereich 193 aus, der die Photolackstrukturen überragt. In den oberen Randbereichen 193 des ersten Körpers 191 und des zweiten Körpers 192 des weiteren galvanisch aufgebrachten Materials bilden die Körper 191, 192 einen vorspringenden oberen Randbereich 193 aus. Dieser vorspringende obere Randbereich 193 überragt die Photolackstrukturen 181, 182, 183 seitlich.
  • 14 zeigt das optoelektronisch Halbleiter-Bauteil nach einem weiteren Verfahrensschritt. Auf den ersten Körper 191 ist ein optoelektronischer Halbleiterchip 140 aufgebracht, der mittels elektrisch leitfähigem Verbindungsstück 150 mit dem zweiten Körper 192 verbunden ist. Die Photolackstrukturen sind entfernt, so dass die Körper 191 und 192 frei auf der ersten Metallschicht 110 platziert sind.
  • 15 zeigt das optoelektronische Halbleiter-Bauteil nach weiteren Verfahrensschritten. Auf der ersten Metallschicht 110 ist ein elektrisch isolierendes Material 160 aufgebracht, wobei das elektrisch isolierende Material 160 auch unterhalb der oberen Randbereiche 193 des ersten Körpers 191 und des zweiten Körpers 192 angebracht ist. Dadurch ist der erste Körper 191, und auch der zweite Körper 192, mit dem elektrisch isolierenden Material 160 verhakt. Durch den oberen Randbereich 193 der Körper 191 und 192 besteht eine besonders gute mechanische Verbindung zwischen den Körpern 191 und 192 und dem elektrisch isolierenden Material 160. Außerdem wurde zum Erreichen des optoelektronischen Halbleiter-Bauteils der 15 auch die zweite Metallschicht 120 von der ersten Metallschicht 110 gelöst. Zusätzlich wurde im Bereich 170 die erste Metallschicht 110 durchtrennt, so dass ein erster Bereich 111 der ersten Metallschicht 110 an den ersten Körper 191 und ein zweiter Bereich 112 der ersten Metallschicht 110 an den zweiten Körper 192 angrenzt. Der erste Bereich 111 und der zweite Bereich 112 sind voneinander getrennt und elektrisch voneinander isoliert. Die 15 zeigt das fertige optoelektronsiche Halbleiter-Bauteil 180.
  • In einem Ausführungsbeispiel wird die erste Metallschicht 110 im Bereich 170 mit einem elektrisch isolierenden Material verfüllt. Dieses elektrisch isolierende Material kann dabei dasselbe sein wie das elektrisch isolierende Material 160, es ist aber auch denkbar, ein vom elektrisch isolierenden Material 160 abweichendes elektrisch isolierendes Material zu verwenden.
  • 16 zeigt den Ausgangspunkt für ein weiteres Verfahren zum Herstellen eines optoelektronischen Halbleiter-Bauteils. Auf einer zweiten Metallschicht 120 ist eine Zwischenschicht 130 aufgebracht, die beispielsweise aus Chrom besteht. Auf der Zwischenschicht 130 ist eine Photolackschicht aufgebracht, die anschließend strukturiert wird, so dass ein erster Bereich 181, ein zweiter Bereich 182 und ein dritter Bereich 183 des Photolacks entsteht.
  • 17 zeigt den nächsten Verfahrensschritt. Ein galvanisches Material wird auf die Zwischenschicht 130 aufgebracht, wodurch ein erster Körper 191 und ein zweiter Körper 192 bestehend aus dem galvanisch aufgebrachten Material entsteht. Das galvanisch aufgebrachte Material der Körper 191 und 192 weist dabei wiederum eine größere Dicke als die Bereiche 181, 182 und 183 des Photolacks auf. Dadurch überragen obere Randbereich 193 der Körper 191 und 192 wiederum die Bereiche 181, 182 und 183 des Photolacks.
  • 18 zeigt das optoelektronische Halbleiter-Bauteil nach weiteren Verfahrensschritten. Auf dem ersten Körper 191 aus dem weiteren, galvanisch aufgebrachten Material ist ein Halbleiterchip 140 angebracht. Der Halbleiterchip 140 ist mittels elektrisch leitfähigem Verbindungsstück 150 mit dem zweiten Körper 192 aus dem galvanisch aufgebrachten Material verbunden. Auf der Zwischenschicht 130 ist ein elektrisch isolierendes Material 160 aufgebracht, welches wiederum Konversionsmaterialien enthalten kann. Der optoelektronische Halbleiterchip 140 ist in das elektrisch isolierende Material 160 eingebettet. Das elektrisch isolierende Material 160 kann ein Kunststoff, ein Harz, oder auch ein anderes, vom Fachmann zu wählendes Material sein.
  • 19 zeigt das optoelektronische Halbleiter-Bauteil nach weiteren Verfahrensschritten. Die Metallschicht 120 wurde von der Zwischenschicht 130, bzw. den Körpern 191 und 192 abgelöst. Reste der Zwischenschicht 130 befinden sich noch auf dem Bauteil. Im Bereich 170 zwischen dem ersten Körper 191 und dem zweiten Körper 192 des weiteren galvanisch aufgebrachten Metalls wurde mittels Sägeschnitt eine Trennung der verbleibenden Chromreste erzielt. Anstelle des Sägeschnittes können im Bereich 170 die Chromreste auch mittels Laserabtragen oder mittels eines Ätzverfahrens getrennt werden. Die beiden Körper 191 und 192 des galvanisch aufgebrachten Metalls können dabei als erste Metallschicht 110 interpretiert werden. 19 zeigt damit ein Ausführungsbeispiel eines fertigen Halbleiter-Bauteils 180, bei dem die Kontaktflächen noch Reste der Zwischenschicht 130, beispielsweise Chromreste, aufweisen.
  • Auch in den anderen Ausführungsbeispielen ist es möglich, dass das fertige Halbleiter-Bauteil 180 Reste der Zwischenschicht 130 auf den Kontaktflächen, die durch die strukturierte erste Metallschicht 110 entstehen, vorhanden sind.
  • In einem Ausführungsbeispiel ist das galvanisch aufgebrachte Material Kupfer oder Nickel. In einem Ausführungsbeispiel weist das galvanisch aufgebrachte Material eine Dicke zwischen 20 und 60 µm auf. In einem Ausführungsbeispiel erfolgt das Strukturieren der ersten Metallschicht 110 mittels Sägen, Laserabtragen oder Ätzen.
  • 20 zeigt einen Querschnitt durch einen Verfahrensschritt zur Herstellung eines optoelektronischen Halbleiter-Bauteils, bei dem der lichtemittierende Halbleiterchip 140 ein sogenannter Flip-Chip ist. Der optoelektronische Halbleiterchip 140 weist auf seiner Unterseite 141 zwei elektrische Kontaktierungsflächen 154 und 155 auf, wobei die elektrischen Kontaktierungsflächen 154, 155 an die erste Metallschicht 110 eines temporären Trägers 100 angrenzen. Der temporäre Träger 100 weist zusätzlich eine zweite Metallschicht 120 und eine Zwischensicht 130 auf. Der optoelektronische Halbleiterchip 140 ist mittels elektrisch isolierendem Material 160 vergossen. Nach dem Lösen der zweiten Metallschicht 120 von der ersten Metallschicht 110 ist es notwendig, dass die Strukturierung der ersten Metallschicht 110 im Bereich 170 zwischen den beiden Kontaktierungsflächen 154 und 155 erfolgt.
  • 21 zeigt einen Zwischenschritt bei der Herstellung eines weiteren Ausführungsbeispiels eines optoelektronischen Halbleiter-Bauteils. Auf einem temporären Träger 100, der aus einer ersten Metallschicht 110 und einer zweiten Metallschicht 120 besteht, ist ein optoelektronischer Halbleiterchip 140 angeordnet, wobei der optoelektronische Halbleiterchip 140 an die erste Metallschicht 110 angrenzt. Mittels elektrisch leitfähigem Verbindungsstück 150 ist die Oberseite 142 des optoelektronischen Halbleiterchips 140 mit der ersten Metallschicht 110 elektrisch leitfähig verbunden. Auf der Oberseite 142 des optoelektronischen Halbleiterchips 140 ist ein Konversionsplättchen 161 angeordnet. Mittels eines elektrisch isolierenden Materials 160 ist das Halbleiter-Bauteil vergossen. Das Halbleiter-Bauteil kann nun fertiggestellt werden, indem die weiteren Schritte analog zu den 7 und 8 ausgeführt werden.
  • Obwohl die Erfindung im Detail durch das bevorzugte Ausführungsbeispiel näher illustriert und beschrieben wurde, so ist die Erfindung nicht durch die offenbarten Beispiele eingeschränkt und andere Variationen können vom Fachmann hieraus abgeleitet werden, ohne den Schutzumfang der Erfindung zu verlassen.
  • Bezugszeichenliste
    • 100
    Temporärer Träger
    110
    Erste Metallschicht
    111
    Erster Bereich
    112
    Zweiter Bereich
    113
    Dritter Bereich
    114
    Vierter Bereich
    120
    Zweite Metallschicht
    130
    Zwischenschicht
    140
    Optoelektronischer Halbleiterchip
    141
    Unterseite des optoelektronischen Halbleiterchips
    142
    Oberseite des optoelektronischen Halbleiterchips
    145
    Erster optoelektronischer Halbleiterchip
    146
    Zweiter optoelektronischer Halbleiterchip
    150
    Elektrisch leitfähiges Verbindungsstück
    151
    Erstes elektrisch leitfähiges Verbindungsstück
    152
    Zweites elektrisch leitfähiges Verbindungsstück
    154
    Erste elektrische Kontaktierungsfläche
    155
    Zweite elektrische Kontaktierungsfläche
    160
    Elektrisch isolierendes Material
    161
    Konversionsplättchen
    170
    Bereich
    171
    Erster Bereich
    172
    Zweiter Bereich
    175
    Trennungslinie
    180
    Optoelektronisches Halbleiter-Bauteil
    181
    Erster Bereich
    182
    Zweiter Bereich
    183
    Dritter Bereich
    191
    Erster Körper
    192
    Zweiter Körper
    193
    Oberer Randbereich

Claims (15)

  1. Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils (180), wobei das Verfahren die folgenden Schritte umfasst: 1. Bereitstellen eines Trägers (100) mit zwei Metallschichten (110, 120), wobei die Metallschichten (110, 120) voneinander lösbar sind, 2. Befestigen eines optoelektronischen Halbleiterchips (140, 145, 146) auf der ersten Metallschicht (110) des Trägers (100), 3. Mechanisches Lösen der zweiten Metallschicht (120) von der ersten Metallschicht (110).
  2. Verfahren nach Anspruch 1, wobei die Metallschichten (110, 120) Kupfer aufweisen, insbesondere aus Kupfer bestehen.
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Träger (110) zwischen den beiden Metallschichten (110, 120) eine Zwischenschicht (130), insbesondere eine Chromschicht aufweist.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verfahren zusätzlich folgende Schritte umfasst: 1. Aufbringen von Photolack auf der ersten Metallschicht, 2. Strukturieren des Photolacks, so dass Bereiche (181, 182, 183) aus Photolack mit einem vorgegebenen Querschnitt auf der ersten Metallschicht (110) vorhanden sind, 3. Galvanisches Aufbringen eines weiteren Metalls auf die freien Bereiche der ersten Metallschicht (110), wobei das weitere Metall eine größere Dicke als der Photolack aufweist und Bereiche des Photolacks teilweise seitlich überragt, 4. Entfernen des Photolacks, wobei ein Körper (191, 192) aus dem weiteren Metall entsteht, der einen seitlich vorspringenden oberen Randbereich (193) aufweist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Verfahren die folgenden Schritte umfasst: 1. Herstellen eines Trägers mit folgenden Schritten: i. Aufbringen einer Chromschicht (130) auf einer Metallschicht (120), wobei die Metallschicht (120) eine Dicke zwischen 30 und 200 µm aufweist, ii. Aufbringen von Photolack auf die Chromschicht (130), iii. Strukturieren des Photolacks, so dass Bereiche (181, 182, 183) aus Photolack mit vorgegebenem Querschnitt auf der Chromschicht (130) ausgebildet werden, iv. Galvanisches Aufbringen eines weiteren Metalls auf die Chromschicht, wobei das weitere Metall eine größere Dicke als der Photolack aufweist und die Bereiche aus Photolack teilweise überragt, v. Entfernen des Photolacks, wobei ein Körper (191, 192) aus dem weiteren Metall entsteht, der einen vorspringenden oberen Randbereich (193) aufweist, 2. Befestigen eines optoelektronischen Halbleiterchips (140, 145, 146) auf dem galvanisch aufgebrachten Metall, 3. Aufbringen eines elektrisch isolierenden Materials (160), 4. Mechanisches Lösen der Metallschicht (120).
  6. Verfahren nach einem der Ansprüche 4 oder 5, wobei das galvanisch aufgebrachte Metall Kupfer oder Nickel ist.
  7. Verfahren nach einem der Ansprüche 4 bis 6, wobei das galvanisch aufgebrachte Metall eine Dicke zwischen 20 und 60 µm aufweist.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei eine elektrische Kontaktierung des Halbleiterchips (140, 145, 146) mit der ersten Metallschicht (110) oder dem galvanisch aufgebrachten Metall mittels eines elektrisch leitfähigen Verbindungsstückes (150) erfolgt.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei zusätzlich ein elektrisch isolierendes Material (160) auf der ersten Metallschicht (110) aufgebracht wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Metallschicht (110) strukturiert wird, so dass voneinander elektrisch isolierte Bereiche (111, 112, 113, 114) der ersten Metallschicht (110) entstehen.
  11. Optoelektronisches Halbleiter-Bauteil (180) mit einem lichtemittierenden Halbleiterchip (140, 145, 146) und Kontaktflächen, dadurch gekennzeichnet, dass die Kontaktflächen ein Material einer Zwischenschicht, insbesondere Chrom, aufweisen.
  12. Temporärer Träger (100) zur Herstellung eines optoelektronischen Halbleiter-Bauteils (180), wobei der Träger (100) eine erste Metallschicht (110) und eine zweite Metallschicht (120) aufweist, wobei die zweite Metallschicht (120) lösbar auf der ersten Metallschicht (110) angebracht ist.
  13. Temporärer Träger (100) nach Anspruch 12, wobei die erste Metallschicht (110) aus Kupfer besteht und eine Dicke zwischen 0,5 und 20 µm aufweist und/oder die zweite Metallschicht (120) aus Kupfer besteht und eine Dicke zwischen 30 und 200 µm aufweist.
  14. Temporärer Träger (100) nach einem der Ansprüche 11 oder 12, wobei zwischen der ersten Metallschicht (110) und der zweiten Metallschicht (120) eine Zwischenschicht (130), insbesondere eine metallische Zwischenschicht (130), angeordnet ist.
  15. Temporärer Träger (100) nach Anspruch 14, wobei die Zwischenschicht (130) Chrom aufweist oder aus Chrom besteht.
DE102015114662.2A 2015-09-02 2015-09-02 Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, optoelektronisches Halbleiter-Bauteil, Temporärer Träger Withdrawn DE102015114662A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102015114662.2A DE102015114662A1 (de) 2015-09-02 2015-09-02 Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, optoelektronisches Halbleiter-Bauteil, Temporärer Träger
EP16757678.4A EP3345223A1 (de) 2015-09-02 2016-08-30 Verfahren zur herstellung eines optoelektronischen halbleiter-bauteils, optoelektronisches; halbleiter-bauteil, und temporärer träger
PCT/EP2016/070359 WO2017037037A1 (de) 2015-09-02 2016-08-30 Verfahren zur herstellung eines optoelektronischen halbleiter-bauteils, optoelektronisches; halbleiter-bauteil, und temporärer träger
US15/757,141 US10483444B2 (en) 2015-09-02 2016-08-30 Method of producing an optoelectronic semiconductor component, optoelectronic semiconductor component, and temporary carrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015114662.2A DE102015114662A1 (de) 2015-09-02 2015-09-02 Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, optoelektronisches Halbleiter-Bauteil, Temporärer Träger

Publications (1)

Publication Number Publication Date
DE102015114662A1 true DE102015114662A1 (de) 2017-03-02

Family

ID=56802507

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015114662.2A Withdrawn DE102015114662A1 (de) 2015-09-02 2015-09-02 Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, optoelektronisches Halbleiter-Bauteil, Temporärer Träger

Country Status (4)

Country Link
US (1) US10483444B2 (de)
EP (1) EP3345223A1 (de)
DE (1) DE102015114662A1 (de)
WO (1) WO2017037037A1 (de)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6750134B2 (en) 2002-01-09 2004-06-15 Texas Instruments Incorporated Variable cross-section plated mushroom with stud for bumping
DE102005041064B4 (de) 2005-08-30 2023-01-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Oberflächenmontierbares optoelektronisches Bauelement und Verfahren zu dessen Herstellung
US7913381B2 (en) 2006-10-26 2011-03-29 Carestream Health, Inc. Metal substrate having electronic devices formed thereon
BRPI0823070B1 (pt) * 2008-09-11 2019-01-02 Albany Int Corp estrutura de tecido
DE102009036621B4 (de) 2009-08-07 2023-12-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronisches Halbleiterbauteil
TWI533380B (zh) * 2011-05-03 2016-05-11 旭德科技股份有限公司 封裝結構及其製作方法
DE202013012470U1 (de) 2012-09-07 2017-01-12 Seoul Viosys Co., Ltd. Leuchtdiodenarray auf WAFER-Ebene
WO2014097643A1 (ja) 2012-12-21 2014-06-26 パナソニック株式会社 電子部品パッケージおよびその製造方法
DE102013100711B4 (de) 2013-01-24 2021-07-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung einer Vielzahl optoelektronischer Bauelemente
DE102013206225A1 (de) 2013-04-09 2014-10-09 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
US10483444B2 (en) 2019-11-19
EP3345223A1 (de) 2018-07-11
US20180261742A1 (en) 2018-09-13
WO2017037037A1 (de) 2017-03-09

Similar Documents

Publication Publication Date Title
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE102013103015A1 (de) Gitter-Gehäuse auf Wafer-Ebene vom Fan-Out-Typ und Verfahren zum Herstellen eines Gitter-Gehäuses auf Wafer-Ebene vom Fan-Out-Typ
WO2012034752A1 (de) Trägersubstrat für ein optoelektronisches bauelement, verfahren zu dessen herstellung und optoelektronisches bauelement
WO2009021713A1 (de) Verfahren zur herstellung eines halbleiter-bauelements, halbleiter-bauelement sowie zwischenprodukt bei der herstellung desselben
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102014117245B4 (de) Verfahren zum Herstellen eines Halbleiterelements mit Substratadapter und damit hergestelltes Halbleiterelement mit Substratadapter und Verfahren zum Kontaktieren dieses Halbleiterelements
EP0209767A1 (de) Verfahren zum Herstellen von Halbleiterelementen
DE102008026303A1 (de) Träger für lichtemittierende Dioden und Verfahren zur Herstellung desselben
DE2217647B2 (de) Verbindungsanordnung zum Anschließen einer integrierten Schaltung und Verfahren zu ihrer Herstellung
DE102014206558A1 (de) Verfahren zum Herstellen eines MID-Schaltungsträgers und MID-Schaltungsträger
DE102014102183A1 (de) Herstellung optoelektronischer Bauelemente
DE69920144T2 (de) Verfahren zur Verstärkung von Luftbrücken-Schaltungen
DE1564066B2 (de) Verfahren zur Herstellung von elektrischen Verbindungen zu Kontaktschichten an der Oberfläche des Halbleiterkörpers von Halbleiteranordnungen
DE102007047162A1 (de) Verfahren zum Herstellen einer Mikrostruktur oder Nanostruktur und mit Mikrostruktur oder Nanostruktur versehenes Substrat
DE102015114662A1 (de) Verfahren zur Herstellung eines optoelektronischen Halbleiter-Bauteils, optoelektronisches Halbleiter-Bauteil, Temporärer Träger
DE112022002696T5 (de) Halbleiterelement und verfahren zu seiner herstellung
DE102017105017A1 (de) Herstellung von strahlungsemittierenden bauelementen
DE69026491T2 (de) Herstellungsverfahren von einer Halbleitervorrichtung in flacher Einkapselung
DE1665248C3 (de) Verfahren zur Herstellung eines Trägers für eine miniaturisierte Schaltung
DE102013111748A1 (de) Solarmodul und Solarmodulherstellungsverfahren
EP1298723A2 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE102014103133A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE112019002169B4 (de) Verfahren zur Herstellung einer elektronischen Chipkarte und eine mit diesem Verfahren hergestellte Chipkarte
DE112013007511B4 (de) Verfahren zur Herstellung einer Vielzahl von oberflächenmontierbaren Trägervorrichtungen, Anordnung einer Vielzahl von oberflächenmontierbaren Trägervorrichtungen und oberflächenmontierbare Trägervorrichtung
DE102017102035A1 (de) Halbleitervorrichtung, Verfahren zum Fertigen einer Halbleitervorrichtung und Verfahren zum Verstärken eines Die in einer Halbleitervorrichtung

Legal Events

Date Code Title Description
R163 Identified publications notified
R005 Application deemed withdrawn due to failure to request examination