[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2014054891A1 - 발광소자 및 발광소자 패키지 - Google Patents

발광소자 및 발광소자 패키지 Download PDF

Info

Publication number
WO2014054891A1
WO2014054891A1 PCT/KR2013/008842 KR2013008842W WO2014054891A1 WO 2014054891 A1 WO2014054891 A1 WO 2014054891A1 KR 2013008842 W KR2013008842 W KR 2013008842W WO 2014054891 A1 WO2014054891 A1 WO 2014054891A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
light emitting
emitting device
semiconductor layer
conductive semiconductor
Prior art date
Application number
PCT/KR2013/008842
Other languages
English (en)
French (fr)
Inventor
강현오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to US14/433,361 priority Critical patent/US9385270B2/en
Publication of WO2014054891A1 publication Critical patent/WO2014054891A1/ko

Links

Images

Classifications

    • H01L33/04—
    • H01L33/06—
    • H01L33/0025—
    • H01L33/12—
    • H01L33/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H01L33/145—

Definitions

  • Embodiments relate to a light emitting device, a method of manufacturing the light emitting device, a light emitting device package and an illumination system.
  • Light Emitting Device is a compound semiconductor that converts electrical energy into light energy. It can be produced as compound semiconductors such as Group III and Group V on the periodic table, and various colors can be realized by adjusting the composition ratio of compound semiconductors. Do.
  • the n-layer electrons and the p-layer holes combine to emit energy corresponding to the bandgap energy of the conduction band and the valence band. Is mainly emitted in the form of heat or light, and emits light in the form of light emitting elements.
  • nitride semiconductors are receiving great attention in the field of optical devices and high power electronic devices due to their high thermal stability and wide bandgap energy.
  • blue light emitting devices, green light emitting devices, and ultraviolet light emitting devices using nitride semiconductors are commercially used and widely used.
  • FIG. 1 is a diagram illustrating an energy band of an active layer of a light emitting device according to the prior art
  • FIG. 2 is an energy band diagram simulating an active layer of the light emitting device of FIG. 1.
  • the active layer may include a plurality of quantum well layers 20a and a quantum barrier layer 20b.
  • the quantum well layer 20a and the quantum barrier layer 20b may be formed of a semiconductor compound such as InGaN / InGaN.
  • the energy band of the active layer is divided into a conduction band and a valence band, and the conduction band energy level (Ec) and the valence band energy level (Ev) respectively face each other and have a relatively low energy level.
  • the layer 20a and the high quantum barrier layer 20b are formed.
  • the conduction band energy level (Ec) and valence band energy level (Ev) of the active layer have an actual energy band waveform, such as a dotted line (-), and this energy band waveform is the quantum well layer 20a.
  • a strong piezoelectric field is formed inside the quantum well layer 20a composed of InGaN due to the asymmetry of the Wurzite structure and the stress due to lattice constant mismatch.
  • the wave probability (fc, fv) of holes and electrons is deflected to significantly reduce the transition probability.
  • the wave functions fc and fv of the quantum well layer 20a of the active layer conduction band and the quantum well layer 20a of the valence band facing each other are biased toward the quantum barrier layer 20b.
  • X and X ' are deflected in opposite directions).
  • the X region of the wave function fc of the conduction band region and the X 'region of the wave function fv of the valence band region do not coincide with each other in the vertical direction and are deflected to the right and left sides. You can see that.
  • the deflection of the wave functions fc and fv also deflects the energy band waveform Ec and the valence band energy band waveform Ev of the conduction band so that the distance between the electrons and holes gathered in the quantum well layer 20a can be determined.
  • Away (Y and Y 'regions are deflected in opposite directions).
  • the square of the absolute value of the wave functions (fc, fv) of the quantum well layer is represented by
  • 2 means the probability density function of holes and electrons in the quantum well layer.
  • These probability density functions represent the density of electrons in the conduction band and the holes in the valence band, and the transition probability (combination probability) of holes and electrons is reduced and the internal quantum efficiency Internal quantum efficiency is poor.
  • Embodiments provide a light emitting device, a method of manufacturing a light emitting device, a light emitting device package, and an illumination having improved electron and hole wave functions of a quantum well layer facing each other in a conduction band and a valence electron, thereby improving quantum efficiency at high current density.
  • the light emitting device includes a first conductivity type semiconductor layer; An active layer on the first conductive semiconductor layer; A blocking layer on the active layer; And a second conductivity-type semiconductor layer on the blocking layer, wherein the active layer includes a plurality of quantum well layers and a quantum barrier layer, and the quantum well layer has In x Ga Y N In x Ga y N (0.11 ⁇ x ⁇ 0.14, 0 ⁇ x + y ⁇ 1).
  • the light emitting device package may include a light emitting layer including a blocking layer on the second conductive semiconductor layer and the second conductive semiconductor layer, an active layer on the blocking layer, and a first conductive semiconductor layer on the active layer. structure; A first electrode on the light emitting structure; And a second electrode under the light emitting structure, wherein the active layer includes a plurality of quantum well layers and a quantum barrier layer, and the quantum well layer has a relatively low conduction band energy band and valence band energy band facing each other.
  • the quantum barrier layer a relatively high conduction band energy band and a valence band energy band face each other, and in the quantum well layer and the quantum barrier layer, the wave function of the conduction band and the wave function of the valence band overlap with each other.
  • the light emitting device the body; A light emitting element disposed on the body; A first lead electrode and a second lead electrode electrically connected to the light emitting device;
  • the light emitting device includes a first conductive semiconductor layer, an active layer on the first conductive semiconductor layer, a blocking layer on the active layer, and a second conductive semiconductor layer on the blocking layer.
  • Quantum well layer and quantum barrier layer, the quantum well layer is composed of In x Ga Y N In x Ga y N (0.11 ⁇ x ⁇ 0.14, 0 ⁇ x + y ⁇ 1).
  • the light emitting device, the method of manufacturing the light emitting device, the light emitting device package, and the illumination system of the embodiment overlap the electron and hole wave functions of the quantum well layer facing each other in the conduction band and the valence electron, thereby improving quantum efficiency at high current density. There is one effect.
  • FIG. 1 is a view showing an energy band for the active layer of a light emitting device according to the prior art.
  • FIG. 2 is an energy band diagram simulating the active layer of the light emitting device of FIG. 1.
  • FIG. 3 is a diagram illustrating an energy band of an active layer of a light emitting device according to an embodiment.
  • FIG. 4 is an energy band diagram simulating the active layer of the light emitting device of FIG. 3.
  • IQE internal quantum efficiency
  • FIG. 6 is a diagram illustrating a moving direction of a wave function according to a flow rate of Ga / In / Al in a manufacturing process of a light emitting device according to an embodiment.
  • FIG. 7 is a view showing a horizontal light emitting device according to the embodiment.
  • FIG. 8 is a view showing a vertical light emitting device according to the embodiment.
  • FIG. 9 is a cross-sectional view of a light emitting device package according to the embodiment.
  • FIG. 10 is a diagram illustrating a display device according to an exemplary embodiment.
  • FIG. 11 is a diagram illustrating another example of a display device according to an exemplary embodiment.
  • FIG. 12 is a view showing a lighting apparatus according to an embodiment.
  • each layer (region), region, pattern, or structure is “on” or “under” the substrate, each layer (film), region, pad, or pattern.
  • “up” and “under” include both “directly” or “indirectly” formed through another layer. do.
  • the criteria for up / down or down / down each layer will be described with reference to the drawings.
  • each layer may be exaggerated, omitted, or schematically illustrated for convenience and clarity of description.
  • the size of each component does not necessarily reflect the actual size.
  • FIG. 3 is a diagram illustrating an energy band of an active layer of a light emitting device according to an embodiment
  • FIG. 4 is an energy band diagram simulating an active layer of the light emitting device of FIG. 3.
  • the active layer of the light emitting device may be implemented with a compound semiconductor.
  • the active layer may be implemented with, for example, a group II-VI or group III-V compound semiconductor.
  • the active layer may be implemented as an example of a semiconductor material having a compositional formula of In x Al y Ga 1 -x- y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1).
  • the active layer may be implemented by stacking a plurality of quantum well layers 50a and a plurality of quantum barrier layers 50b, for example, an InGaN well layer / GaN barrier. Layer, an InGaN well layer / InGaN barrier layer, and an InGaN well layer / InAlGaN well layer.
  • the energy band of the active layer is divided into a conduction band and a valence band, and the energy level of the conduction band energy level and the valence band energy level, respectively, are low in the quantum well layer 50a.
  • the energy level of the quantum barrier layer 50b is formed high.
  • the conduction band energy level (Ec) and valence band energy level (Ev) of the active layer have an actual energy band waveform, such as a dotted line (-), and this energy band waveform is the quantum well layer 50a.
  • this energy band waveform is the quantum well layer 50a.
  • the wave functions fc and fv of holes and electrons in the quantum barrier layer 50b are shown in the figure.
  • the quantum well layer 20a composed of InGaN deflects wave functions fc and fv of holes and electrons due to an internal strong piezoelectric field, thereby causing a transition probability ( The transition probability is significantly reduced.
  • the In quantum well layer 50a composed of InGaN is controlled to have In x Ga y N (0.11 ⁇ x ⁇ 0.14, 0 ⁇ x + y ⁇ 1) to adjust the indium (In) content to face each other.
  • the wave functions fc and fv of the region with the highest electron probability and the region with the highest hole probability are overlapped at the center. That is, by adjusting the indium (In) content contained in the quantum well layer 50a in the range of 0.11 to 0.14, the wave function (fc,) of the quantum well layer 50a biased toward the quantum barrier layer 50b shift fv) to the center.
  • the embodiment of the quantum well layer (50a) may be formed of In 0 .11 ⁇ 0.14 GaN.
  • the wave function (fc) of the conduction band and the wave function (fv) of the conduction band in the conduction band quantum well layer 50a and the valence band quantum well layer 50a of the active layer depend on the indium (In) content. It can be seen that the shift to the center from the position of the conventional wave function (dotted line).
  • the lower vertex region Y of the energy band waveform of the conduction band and the upper vertex region Y 'of the energy band waveform of the valence band also overlap each other in the direction perpendicular to the center of the quantum well layer 50a. .
  • the transition probability is increased, and the probability of coupling holes and electrons is increased.
  • the probability of coupling holes and electrons increases, the internal quantum efficiency of the light emitting device is improved.
  • the region having the highest probability of the presence of electrons or holes is located in the energy band gap Eg of the shortest distance, thereby increasing the probability of coupling electrons and holes.
  • 2 ) of the valence band region are perpendicular to each other. You can see that they overlap each other in the direction.
  • the quantum barrier layer 50b of the embodiment is used as In x Al y Ga 1 -x- y N, the conditions of (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 0.005, 0 ⁇ x + y ⁇ 1)
  • the content of Al By controlling the content of Al, it is possible to form undulating on the energy band slope (slope) in the quantum barrier layer (50b). That is, when the Al content is changed from the quantum well layer 50a to the quantum barrier layer 50b by controlling the Al content, the energy band slope is conventionally flattened, but when the Al content is adjusted, the energy band is increased to a certain height to form a wave shape. do.
  • the energy band of the conduction band and the valence band of the conduction band are adjusted as close as possible, thereby improving the coupling efficiency of the electron and the hole. You can.
  • IQE internal quantum efficiency
  • the internal quantum efficiency (IQE) of the conventional light emitting device (LED:- ⁇ -) that does not control the amount of indium contained in the quantum well layer of the active layer and the amount of indium contained in the quantum well layer of the active layer are 0
  • the internal quantum efficiencies of the present invention (LED:- ⁇ -) in the range of .11 to 0.14 GaN were compared.
  • the internal quantum efficiency is increased, and the droop phenomenon in which the internal quantum efficiency is reduced even in a high current region is remarkably improved.
  • FIG. 6 is a diagram illustrating a moving direction of a wave function according to a flow rate of Ga / In / Al in a manufacturing process of a light emitting device according to an embodiment.
  • the wave function f1 of the well layer is shifted to the left direction according to the amount of indium (In), and in the quantum barrier layer (barrier), the barrier layer according to the amount of aluminum (Al). It can be seen that the wave function f2 of is shifted to the left direction.
  • wave functions f1 and f2 of the quantum well layer and the quantum barrier layer are respectively varied according to the flow rates of nitrogen (N2), ammonia (NH3) and trimethylgallium (TMGa) introduced into the chamber. You can see the shift in the left or right direction.
  • the indium (In) flow rate in the quantum well layer and the aluminum (Al) flow rate in the quantum barrier layer are adjusted in the range of 0.11 to 0.14 and 0 to 0.05, respectively, to control the positions of the wave functions f1 and f2.
  • the bonding ratio was improved by making the electron density region of and the hole density region of the valence band closest to each other.
  • FIG. 7 is a view showing a horizontal light emitting device according to the embodiment.
  • an electrode layer 141 and a second electrode 145 are formed on the light emitting structure 150, and a first electrode is formed on the first conductive semiconductor layer 117. 143 is formed.
  • the light emitting structure 150 may include a first conductive semiconductor layer 117, an active layer 121, an electron blocking layer (EBL) 123, and a second conductive semiconductor layer 125.
  • a low conductive layer 115, a buffer layer 113, and a substrate 111 are stacked below the light emitting structure 150, and a plurality of protrusions 112 are formed on an upper surface of the substrate 111.
  • the protrusion 112 may form a light extraction structure forming process such as etching the substrate 111 or a separate roughness.
  • the protrusion 112 may include a stripe shape, a hemispherical shape, or a dome shape.
  • the substrate 111 may be a light transmissive, insulating or conductive substrate, for example, sapphire (Al 2 O 3 ), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga 2 O 3 , At least one of LiGaO 3 may be used.
  • the buffer layer 113 comprises a semiconductor layer using a group III -V compound semiconductor, for example, In x Al y Ga 1 -x- y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x
  • a semiconductor having a compositional formula of + y ⁇ 1) includes at least one of compound semiconductors such as GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, and the like.
  • the buffer layer 113 may be formed in a super lattice structure by alternately arranging different semiconductor layers.
  • the buffer layer 113 may be formed to alleviate the difference in lattice constant between the substrate 111 and the nitride-based semiconductor layer, and may be defined as a defect control layer.
  • the buffer layer 113 may have a value between lattice constants between the substrate 111 and the nitride-based semiconductor layer.
  • the buffer layer 113 may be formed of an oxide such as a ZnO layer, but is not limited thereto.
  • the buffer layer 113 may be formed in the range of 30 to 500 nm, but is not limited thereto.
  • a low conductive layer 115 is formed on the buffer layer 113, and the low conductive layer 115 is an undoped semiconductor layer and has a lower electrical conductivity than that of the first conductive semiconductor layer 117.
  • the low conductive layer 115 may be implemented as a GaN-based semiconductor using a group III-V group compound semiconductor, and the undoped semiconductor layer may have a first conductivity type even without intentionally doping a conductive dopant.
  • the undoped semiconductor layer may not be formed, but is not limited thereto.
  • the low conductive layer 115 may be formed between the plurality of first conductive semiconductor layers 117.
  • the active layer 121 applies an active layer formed according to the embodiment described with reference to FIG. 3.
  • the first conductivity type semiconductor layer 117 is formed of an n type semiconductor layer to which an n type dopant is added as a first conductivity type dopant
  • the second conductivity type semiconductor layer 125 is a second conductivity type dopant.
  • a p-type dopant may be formed as a p-type semiconductor layer.
  • the first conductivity-type semiconductor layer 117 may be formed of a p-type semiconductor layer
  • the second conductivity-type semiconductor layer 125 may be formed of an n-type semiconductor layer.
  • the first conductivity-type semiconductor layer 117 may include, for example, an n-type semiconductor layer.
  • the first conductivity type semiconductor layer 117 may be implemented as a compound semiconductor.
  • the first conductivity-type semiconductor layer 117 may be implemented as, for example, a group II-VI or group III-V compound semiconductor.
  • a semiconductor having a compositional formula of the first conductive semiconductor layer 117 is In x Al y Ga 1 -x- y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) It can be implemented with materials.
  • the first conductivity type semiconductor layer 117 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like.
  • N-type dopants such as Se and Te may be doped.
  • the active layer 121 In the active layer 121, electrons (or holes) injected through the first conductive semiconductor layer 117 and holes (or electrons) injected through the second conductive semiconductor layer 125 meet each other.
  • the layer emits light due to a band gap difference of an energy band according to a material forming the active layer 121.
  • the active layer 121 may be formed of any one of a single well structure, a multiple well structure, a quantum dot structure, or a quantum line structure, but is not limited thereto.
  • the active layer 121 is formed using the material described with reference to FIG. 3.
  • the second conductive semiconductor layer 125 may be implemented with, for example, a p-type semiconductor layer.
  • the second conductive semiconductor layer 125 may be implemented as a compound semiconductor.
  • a semiconductor having a composition formula of the second conductive type semiconductor layer 125 is In x Al y Ga 1 -x- y N (0 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, 0 ⁇ x + y ⁇ 1) It can be implemented with materials.
  • the second conductive semiconductor layer 19 may be selected from, for example, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, and the like, and may include Mg, Zn, Ca, P-type dopants such as Sr and Ba may be doped.
  • a first conductivity type InGaN / GaN superlattice structure or an InGaN / InGaN superlattice structure may be formed between the first conductivity type semiconductor layer 117 and the active layer 121.
  • the electron blocking layer 123 may be disposed for efficient hole transfer and effective electron confinement.
  • the electron blocking layer 123 may be implemented as an AlGaN layer of a second conductivity type.
  • the electron blocking layer 123 may be implemented as a p-type AlGaN layer.
  • the electrode layer 141 is a current diffusion layer and may be formed of a material having transparency and electrical conductivity.
  • the electrode layer 141 may be formed to have a refractive index lower than that of the compound semiconductor layer.
  • the electrode layer 141 is formed on an upper surface of the second conductive semiconductor layer 125, and the material may be indium tin oxide (ITO), indium zinc oxide (IZO), indium zinc tin oxide (IZTO), or indium aluminum zinc oxide (IGZO), indium gallium zinc oxide (IGZO), indium gallium tin oxide (IGTO), aluminum zinc oxide (AZO), antimony tin oxide (ATO), gallium zinc oxide (GZO), ZnO, IrOx, RuOx, NiO, etc. Selected, and may be formed of at least one layer.
  • the electrode layer 141 may be formed as a reflective electrode layer, and the material may be selectively formed among, for example, Al, Ag, Pd, Rh, Pt, Ir, and two or more alloys thereof.
  • the second electrode 145 may be formed on the second conductive semiconductor layer 125 and / or the electrode layer 141, and may include an electrode pad.
  • the second electrode 145 may further include a current spreading pattern having an arm structure or a finger structure.
  • the second electrode 145 may be made of a non-transmissive metal having the characteristics of ohmic contact, an adhesive layer, and a bonding layer, but is not limited thereto.
  • a first electrode 143 is formed on a portion of the first conductive semiconductor layer 117.
  • the first electrode 143 and the second electrode 145 are Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag, Au and Au It can be chosen from the optional alloys.
  • An insulating layer may be further formed on the surface of the light emitting device 101, and the insulating layer may prevent an interlayer short of the light emitting structure 150 and prevent moisture penetration.
  • FIG. 8 is a view showing a vertical light emitting device according to the embodiment.
  • the current blocking layer 161 is SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , TiO 2 At least one of them may be included, and at least one may be formed between the light emitting structure 150 and the second electrode 170.
  • the current blocking layer 161 is disposed to correspond to the thickness direction of the first electrode 181 and the light emitting structure 150 disposed on the light emitting structure 117.
  • the current blocking layer 161 may block a current supplied from the second electrode 170 and diffuse it in another path.
  • the channel layer 163 may be formed along a circumference of a lower surface of the second conductive semiconductor layer 125, and may be formed in a ring shape, a loop shape, or a frame shape.
  • the channel layer 163 may include at least one of ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO 2 , SiO x , SiO x N y , Si 3 N 4 , Al 2 O 3 , and TiO 2 . It may include.
  • An inner portion of the channel layer 163 is disposed under the second conductive semiconductor layer 125, and an outer portion of the channel layer 163 is disposed outside the side surface of the light emitting structure 150.
  • the second electrode 170 may be formed under the second conductive semiconductor layer 125.
  • the second electrode 170 may include a plurality of conductive layers 165, 167, and 169.
  • the second electrode 170 includes an ohmic contact layer 165, a reflective layer 167, and a bonding layer 169.
  • the ohmic contact layer 165 may be a low conductive material such as ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, or a metal of Ni or Ag.
  • a reflective layer 167 is formed under the ohmic contact layer 165, and the reflective layer 167 is formed of Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf, and a combination thereof. It may be formed into a structure including at least one layer of a material selected from the group consisting of.
  • the reflective layer 167 may be contacted under the second conductive semiconductor layer 125, and may be in ohmic contact with a metal, or ohmic contact with a low conductive material such as ITO, but is not limited thereto.
  • a bonding layer 169 is formed below the reflective layer 167, and the bonding layer 169 may be used as a barrier metal or a bonding metal, and the material may be, for example, Ti, Au, Sn, Ni, Cr, And at least one of Ga, In, Bi, Cu, Ag, and Ta and an optional alloy.
  • a support member 173 is formed below the bonding layer 169, and the support member 173 may be formed as a conductive member.
  • the materials may include copper (Cu-copper), gold (Au-gold), and nickel. (Ni-nickel), molybdenum (Mo), copper-tungsten (Cu-W), and a carrier wafer (eg, Si, Ge, GaAs, ZnO, SiC, etc.).
  • the support member 173 may be implemented as a conductive sheet.
  • the upper surface of the first conductive semiconductor layer 117 may be formed of a light extraction structure 117A such as roughness.
  • An outer portion of the channel layer 163 may be exposed to an outer side of the sidewall of the light emitting structure 150, and an inner portion of the channel layer 163 may be in contact with a lower surface of the second conductive semiconductor layer 125.
  • a light emitting device 102 having a vertical electrode structure having a first electrode 181 on the light emitting structure 150 and a support member 173 below may be manufactured.
  • FIG. 9 is a cross-sectional view of a light emitting device package according to the embodiment.
  • the light emitting device package 200 may include a body 210, a first lead electrode 211 and a second lead electrode 212 at least partially disposed on the body 210, and the body ( The light emitting device 101 electrically connected to the first lead electrode 211 and the second lead electrode 212 on the 210 and the horizontal light emitting device 101 of FIG. 7 on the body 210. It includes a molding member 220 surrounding the.
  • the body 210 may include a silicon material, a synthetic resin material, or a metal material.
  • the body 210 includes a reflector 215 having a cavity therein and an inclined surface around the cavity 210 when viewed from above.
  • the first lead electrode 211 and the second lead electrode 212 are electrically separated from each other, and may be formed to penetrate the inside of the body 210. That is, some of the first lead electrode 211 and the second lead electrode 212 may be disposed inside the cavity, and the other part may be disposed outside the body 210.
  • the first lead electrode 211 and the second lead electrode 212 may supply power to the light emitting device 101, and may reflect light generated from the light emitting device 101 to increase light efficiency. It may also function to discharge the heat generated by the light emitting device 101 to the outside.
  • the light emitting device 101 may be installed on the body 210 or on the first lead electrode 211 or / and the second lead electrode 212.
  • the wire 216 of the light emitting device 101 may be electrically connected to either the first lead electrode 211 or the second lead electrode 212, but is not limited thereto.
  • the molding member 220 may surround the light emitting device 101 to protect the light emitting device 101.
  • the molding member 220 may include a phosphor, and the wavelength of light emitted from the light emitting device 101 may be changed by the phosphor.
  • the light emitting device or the light emitting device package according to the embodiment may be applied to the light unit.
  • the light unit includes a structure in which a plurality of light emitting devices or light emitting device packages are arranged, and includes a display device shown in FIGS. 10 and 11 and a lighting device shown in FIG. 12. Etc. may be included.
  • FIG. 10 is a diagram illustrating a display device according to an exemplary embodiment.
  • the display device 1000 includes a light guide plate 1041, a light source module 1031 that provides light to the light guide plate 1041, and a reflective member 1022 under the light guide plate 1041. ), An optical sheet 1051 on the light guide plate 1041, a display panel 1061, a light guide plate 1041, a light source module 1031, and a reflective member 1022 on the optical sheet 1051.
  • the bottom cover 1011 may be included, but is not limited thereto.
  • the bottom cover 1011, the reflective sheet 1022, the light guide plate 1041, and the optical sheet 1051 may be defined as a light unit 1050.
  • the light guide plate 1041 diffuses light to serve as a surface light source.
  • the light guide plate 1041 is made of a transparent material, for example, acrylic resin-based such as polymethyl metaacrylate (PMMA), polyethylene terephthlate (PET), polycarbonate (PC), cycloolefin copolymer (COC), and polyethylene naphthalate (PEN). It may include one of the resins.
  • PMMA polymethyl metaacrylate
  • PET polyethylene terephthlate
  • PC polycarbonate
  • COC cycloolefin copolymer
  • PEN polyethylene naphthalate
  • the light source module 1031 provides light to at least one side of the light guide plate 1041, and ultimately serves as a light source of the display device.
  • the light source module 1031 may include at least one in the bottom cover 1011, and may provide light directly or indirectly at one side of the light guide plate 1041.
  • the light source module 1031 includes a support member 1033 and a light emitting device 1035 according to the embodiment (s) disclosed above, wherein the light emitting device 1035 is disposed on the support member 1033 at predetermined intervals. Can be arrayed.
  • the support member 1033 may be a substrate or a heat dissipation plate, but is not limited thereto.
  • the substrate may be a printed circuit board (PCB) including a circuit pattern (not shown).
  • PCB printed circuit board
  • the substrate may include not only a general PCB, but also a metal core PCB (MCPCB, Metal Core PCB), a flexible PCB (FPCB, Flexible PCB) and the like, but is not limited thereto.
  • the light emitting device 1035 may be mounted on a side surface of the bottom cover 1011 or on a heat dissipation plate.
  • the light emitting device 1035 may be implemented as a package having a light emitting device according to an embodiment or a light emitting device according to an embodiment.
  • a part of the heat dissipation plate may contact the upper surface of the bottom cover 1011.
  • the light emitting devices 1035 may be mounted on the support member 1033 such that an emission surface from which light is emitted is spaced apart from the light guide plate 1041 by a predetermined distance, but is not limited thereto.
  • the light emitting device 1035 may directly or indirectly provide light to a light incident part, which is one side of the light guide plate 1041, but is not limited thereto.
  • the reflective member 1022 may be disposed under the light guide plate 1041.
  • the reflective member 1022 may improve the luminance of the light unit 1050 by reflecting light incident to the lower surface of the light guide plate 1041 and pointing upward.
  • the reflective member 1022 may be formed of, for example, PET, PC, or PVC resin, but is not limited thereto.
  • the reflective member 1022 may be an upper surface of the bottom cover 1011, but is not limited thereto.
  • the bottom cover 1011 may accommodate the light guide plate 1041, the light source module 1031, the reflective member 1022, and the like. To this end, the bottom cover 1011 may be provided with an accommodating part 1012 having a box shape having an upper surface opened thereto, but is not limited thereto. The bottom cover 1011 may be combined with the top cover, but is not limited thereto.
  • the bottom cover 1011 may be formed of a metal material or a resin material, and may be manufactured using a process such as press molding or extrusion molding.
  • the bottom cover 1011 may include a metal or non-metal material having good thermal conductivity, but is not limited thereto.
  • the display panel 1061 is, for example, an LCD panel, and includes a first and second substrates of transparent materials facing each other, and a liquid crystal layer interposed between the first and second substrates.
  • a polarizer may be attached to at least one surface of the display panel 1061, but the polarizer is not limited thereto.
  • the display panel 1061 displays information by light passing through the optical sheet 1051.
  • the display device 1000 may be applied to various portable terminals, monitors of notebook computers, monitors of laptop computers, televisions, and the like.
  • the optical sheet 1051 is disposed between the display panel 1061 and the light guide plate 1041 and includes at least one light transmissive sheet.
  • the optical sheet 1051 may include at least one of a sheet such as, for example, a diffusion sheet, a horizontal and vertical prism sheet, and a brightness enhancement sheet.
  • the diffusion sheet diffuses the incident light
  • the horizontal and / or vertical prism sheet focuses the incident light into the display area
  • the brightness enhancement sheet reuses the lost light to improve the brightness.
  • a protective sheet may be disposed on the display panel 1061, but is not limited thereto.
  • the light guide plate 1041 and the optical sheet 1051 may be included as an optical member on the optical path of the light source module 1031, but are not limited thereto.
  • FIG. 11 is a diagram illustrating another example of a display device according to an exemplary embodiment.
  • the display device 1100 includes a bottom cover 1152, a support member 1120 on which the light emitting devices 1124 are arrayed, an optical member 1154, and a display panel 1155.
  • the support member 1120 and the light emitting device 1124 may be defined as a light source module 1060.
  • the light emitting device 1124 may be implemented as a package having the light emitting device disclosed in the embodiment or the light emitting device according to the embodiment.
  • the bottom cover 1152, at least one light source module 1060, and the optical member 1154 may be defined as a light unit 1150.
  • the bottom cover 1152 may include an accommodating part 1153, but is not limited thereto.
  • the light source module 1060 includes a support member 1120 and a plurality of light emitting devices 1124 arranged on the support member 1120.
  • the optical member 1154 may include at least one of a lens, a light guide plate, a diffusion sheet, horizontal and vertical prism sheets, and a brightness enhancement sheet.
  • the light guide plate may be made of a PC material or a poly methyl methacrylate (PMMA) material, and the light guide plate may be removed.
  • the diffusion sheet diffuses the incident light
  • the horizontal and vertical prism sheets focus the incident light onto the display area
  • the brightness enhancement sheet reuses the lost light to improve the brightness.
  • the optical member 1154 is disposed on the light source module 1060 and performs surface light, or diffuses, condenses, or the like the light emitted from the light source module 1060.
  • FIG. 12 is a view showing a lighting apparatus according to an embodiment.
  • the lighting apparatus may include a cover 2100, a light source module 2200, a radiator 2400, a power supply 2600, an inner case 2700, and a socket 2800.
  • the lighting apparatus according to the embodiment may further include any one or more of the member 2300 and the holder 2500.
  • the light source module 2200 may include a light emitting device or a light emitting device package according to an embodiment.
  • the cover 2100 may have a shape of a bulb or hemisphere, may be hollow, and may be provided in an open shape.
  • the cover 2100 may be optically coupled to the light source module 2200 and coupled to the radiator 2400.
  • the cover 2100 may have a coupling part coupled to the heat sink 2400.
  • An inner surface of the cover 2100 may be coated with a milky paint having a diffusion material. Using the milky white material, light from the light source module 2200 may be scattered and diffused to be emitted to the outside.
  • the cover 2100 may be made of glass, plastic, polypropylene (PP), polyethylene (PE), polycarbonate (PC), or the like.
  • polycarbonate is excellent in light resistance, heat resistance, and strength.
  • the cover 2100 may be transparent and opaque so that the light source module 2200 is visible from the outside.
  • the cover 2100 may be formed through blow molding.
  • the light source module 2200 may be disposed on one surface of the heat sink 2400. Thus, heat from the light source module 2200 is conducted to the heat sink 2400.
  • the light source module 2200 may include a light emitting element 2210, a connection plate 2230, and a connector 2250.
  • the member 2300 is disposed on an upper surface of the heat sink 2400, and has a plurality of lighting elements 2210 and guide grooves 2310 into which the connector 2250 is inserted.
  • the guide groove 2310 corresponds to the board and the connector 2250 of the lighting device 2210.
  • the surface of the member 2300 may be coated or coated with a white paint.
  • the member 2300 is reflected on the inner surface of the cover 2100 to reflect the light returned to the light source module 2200 side again toward the cover 2100. Therefore, it is possible to improve the light efficiency of the lighting apparatus according to the embodiment.
  • the member 2300 may be made of an insulating material, for example.
  • the connection plate 2230 of the light source module 2200 may include an electrically conductive material. Therefore, electrical contact may be made between the radiator 2400 and the connection plate 2230.
  • the member 2300 may be formed of an insulating material to block an electrical short between the connection plate 2230 and the radiator 2400.
  • the radiator 2400 receives heat from the light source module 2200 and heat from the power supply unit 2600 to radiate heat.
  • the holder 2500 may block the accommodating groove 2719 of the insulating portion 2710 of the inner case 2700. Therefore, the power supply unit 2600 accommodated in the insulating unit 2710 of the inner case 2700 is sealed.
  • the holder 2500 has a guide protrusion 2510.
  • the guide protrusion 2510 may include a hole through which the protrusion 2610 of the power supply unit 2600 passes.
  • the power supply unit 2600 processes or converts an electrical signal provided from the outside to provide the light source module 2200.
  • the power supply unit 2600 is accommodated in the accommodating groove 2725 of the inner case 2700, and is sealed in the inner case 2700 by the holder 2500.
  • the power supply unit 2600 may include a protrusion 2610, a guide unit 2630, a base 2650, and an extension unit 2670.
  • the guide part 2630 has a shape protruding outward from one side of the base 2650.
  • the guide part 2630 may be inserted into the holder 2500.
  • a plurality of parts may be disposed on one surface of the base 2650.
  • the plurality of components may include, for example, a DC converter, a driving chip for controlling the driving of the light source module 2200, an electrostatic discharge (ESD) protection element for protecting the light source module 2200, and the like. It is not limited to.
  • the extension part 2670 has a shape protruding outward from the other side of the base 2650.
  • the extension part 2670 is inserted into the connection part 2750 of the inner case 2700 and receives an electrical signal from the outside.
  • the extension part 2670 may be provided to be equal to or smaller than the width of the connection part 2750 of the inner case 2700.
  • the extension 2670 may be electrically connected to the socket 2800 through a wire.
  • the inner case 2700 may include a molding unit together with the power supply unit 2600 therein.
  • the molding part is a part where the molding liquid is hardened, so that the power supply part 2600 can be fixed inside the inner case 2700.
  • the light emitting device, the method of manufacturing the light emitting device, the light emitting device package, and the lighting system according to the embodiment overlap the electron and hole wave functions of the quantum well layer facing each other in the conduction band and the valence electron, thereby quantum efficiency at high current density. There is an advantage to improve.

Landscapes

  • Led Devices (AREA)

Abstract

실시예에 따른 발광소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 위에 활성층; 상기 활성층 위에 차단층; 및 상기 차단층 위에 제2 도전형 반도체층을 포함하고, 상기 활성층은 복수개의 양자우물층과 양자장벽층을 구비하고, 상기 양자우물층은 InxGaYNInxGayN(0.11≤x≤0.14, 0<x+y≤1)으로 구성된다.

Description

발광소자 및 발광소자 패키지
실시예는 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지가 빛 에너지로 변환되는 특성의 화합물 반도체로서, 주기율표상에서 Ⅲ족과 Ⅴ족 등의 화합물 반도체로 생성될 수 있고 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
발광소자는 순방향전압 인가 시 n층의 전자와 p층의 정공(hole)이 결합하여 전도대(Conduction band)와 가전대(Valance band)의 밴드갭 에너지에 해당하는 만큼의 에너지를 발산하는데, 이 에너지는 주로 열이나 빛의 형태로 방출되며, 빛의 형태로 발산되면 발광소자가 되는 것이다.
예를 들어, 질화물 반도체는 높은 열적 안정성과 폭넓은 밴드갭 에너지에 의해 광소자 및 고출력 전자소자 개발 분야에서 큰 관심을 받고 있다. 특히, 질화물 반도체를 이용한 청색(Blue) 발광소자, 녹색(Green) 발광소자, 자외선(UV) 발광소자 등은 상용화되어 널리 사용되고 있다.
도 1은 종래기술에 의한 발광소자의 활성층에 대한 에너지 밴드를 도시한 도면이고, 도 2는 도 1의 발광소자의 활성층을 시뮬레이션한 에너지 밴드 다이어 그램(Energy Band Diagram)이다.
도 1 및 도 2를 참조하면, 종래기술에 의하면 활성층은, 다수의 양자우물층(20a)과 양자장벽층(20b)을 구비할 수 있다. 상기 양자우물층(20a)과 양자장벽층(20b)은 InGaN/InGaN와 같은 반도체 화합물로 형성할 수 있다.
일반적으로 활성층의 에너지 밴드는 전도대(Conductive Band)와 가전자대(Valence Band)로 구분되고, 각각 전도대 에너지 준위(Ec)와 가전자대 에너지 준위(Ev)는 서로 마주하면서 상대적으로 에너지 준위가 낮은 양자우물층(20a)과 에너지 준위가 높은 양자장벽층(20b)이 형성된다.
도면에 도시된 바와 같이, 활성층의 전도대 에너지 준위(Ec)와 가전자대 에너지 준위(Ev)는 점선(--)과 같은 실제 에너지 밴드 파형을 갖는데, 이와 같은 에너지 밴드 파형은 양자우물층(20a)과 양자장벽층(20b)의 각각의 영역에서 정해지는 정공(hole)과 전자(electron)들의 파동함수(fc, fv)에 의해 결정된다.
하지만, InGaN으로 구성된 양자우물층(20a)의 내부는 부르자이트(Wurzite) 구조의 비대칭성과 격자 상수 부정합에 의한 스트레스로 인하여 강한 압전전기장(piezoelectric field)이 형성되는데, 이와 같은, 강한 압전전기장은 정공과 전자의 파동함수(fc, fv)를 편향시켜 전이 확률(transition probability)을 현저히 감소시킨다.
도면에서와 같이, 활성층 전도대의 양자우물층(20a)과 이와 마주하는 가전자대의 양자우물층(20a) 영역의 파동함수(fc, fv)가 각각 양자장벽층(20b) 영역으로 치우쳐진 것을 볼 수 있다(X와 X'가 반대 방향으로 편향됨).
도 2의 A영역을 확대해보면, 전도대 영역의 파동함수(fc)의 X영역과 가전자대 영역의 파동함수(fv)의 X' 영역이 수직방향에서 서로 일치하지 않고, 우측과 좌측으로 편향되어 있는 것을 볼 수 있다.
상기와 같은 파동함수들(fc,fv)의 편향은 전도대의 에너지 밴드 파형(Ec)과 가전자대 에너지 밴드 파형(Ev)도 평향시켜 양자우물층(20a)에 모여 있는 전자들과 정공들의 거리를 멀게한다(Y와 Y' 영역이 서로 반대방향으로 편향됨).
특히, 양자우물층의 파동함수들(fc,fv)에 대한 절대값의 제곱은 ｜fc｜2 와｜fv｜2으로 표시되는데, 이는 양자우물층에서의 정공과 전자의 확률 밀도함수를 의미한다. 이들 확률 밀도함수는 전도대의 전자들과 가전자대의 정공들이 존재하는 밀도를 의미하고, 가장 확률밀도가 높은 영역이 서로 멀어짐으로써 정공과 전자의 전이 확률(결합확률)이 감소되고 내부 양자 효율(IQE:Internal Quantum Efficiency)이 떨어진다.
실시 예는 전도대와 가전자에서 서로 마주하는 양자우물층의 전자와 정공 파동함수가 서로 중첩되도록 하여, 고 전류 밀도에서의 양자 효율을 개선한 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템을 제공하고자 한다.
실시예에 따른 발광소자는, 제1 도전형 반도체층; 상기 제1 도전형 반도체층 위에 활성층; 상기 활성층 위에 차단층; 및 상기 차단층 위에 제2 도전형 반도체층을 포함하고, 상기 활성층은 복수개의 양자우물층과 양자장벽층을 구비하고, 상기 양자우물층은 InxGaYNInxGayN(0.11≤x≤0.14, 0<x+y≤1)으로 구성된다.
또한, 실시예에 따른 발광소자 패키지는, 제 2 도전형 반도체층과 상기 제 2 도전형 반도체층 위에 차단층과, 상기 차단층 위에 활성층과, 상기 활성층 위에 제1 도전형 반도체층을 포함하는 발광구조물; 상기 발광구조물 위에 제1 전극; 및 상기 발광구조물 아래에 제2 전극을 포함하고, 상기 활성층은 복수개의 양자우물층과 양자장벽층을 구비하며, 상기 양자우물층은 상대적으로 낮은 전도대 에너지 밴드와 가전자대 에너지 밴드가 서로 마주하고, 상기 양자장벽층은 상대적으로 높은 전도대 에너지 밴드와 가전자대 에너지 밴드가 서로 마주하며, 상기 양자우물층과 양자장벽층에서는 각각 전도대의 파동함수와 가전자대의 파동함수가 서로 중첩된다.
또한, 실시예에 따른 발광소자는, 몸체; 상기 몸체 위에 배치된 발광소자; 상기 발광소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극; 을 포함하고, 상기 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 위에 활성층, 상기 활성층 위에 차단층, 상기 차단층 위에 제2 도전형 반도체층을 포함하고, 상기 활성층은 복수개의 양자우물층과 양자장벽층을 구비하고, 상기 양자우물층은 InxGaYNInxGayN(0.11≤x≤0.14, 0<x+y≤1)으로 구성된다.
실시 예의 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템은 전도대와 가전자에서 서로 마주하는 양자우물층의 전자와 정공 파동함수가 서로 중첩되도록 하여, 고 전류 밀도에서의 양자 효율을 개선한 효과가 있다.
도 1은 종래기술에 의한 발광소자의 활성층에 대한 에너지 밴드를 도시한 도면이다.
도 2는 도 1의 발광소자의 활성층을 시뮬레이션한 에너지 밴드 다이어 그램(Energy Band Diagram)이다.
도 3은 실시 예에 따른 발광소자의 활성층에 대한 에너지 밴드를 도시한 도면이다.
도 4는 도 3의 발광소자의 활성층을 시뮬레이션한 에너지 밴드 다이어 그램(Energy Band Diagram)이다.
도 5는 실시 예에 따른 발광소자와 종래기술의 내부양자효율(IQE)을 비교한 그래프이다.
도 6은 실시 예에 따른 발광소자의 제조 공정에서 Ga/In/Al의 유량에 따라 파동함수의 이동 방향을 도시한 도면이다.
도 7은 실시 예에 따른 수평형 발광소자 나타낸 도면이다.
도 8은 실시 예에 따른 수직형 발광소자를 나타낸 도면이다.
도 9는 실시 예에 따른 발광소자 패키지의 단면도이다.
도 10은 실시 예에 따른 표시장치를 나타낸 도면이다.
도 11은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 12는 실시 예에 따른 조명장치를 나타낸 도면이다.
실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시될 수 있다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시 예들에 따른 발광소자, 발광소자 제조방법, 발광소자 패키지 및 조명시스템에 대해 상세히 설명하도록 한다.
도 3은 실시 예에 따른 발광소자의 활성층에 대한 에너지 밴드를 도시한 도면이고, 도 4는 도 3의 발광소자의 활성층을 시뮬레이션한 에너지 밴드 다이어 그램(Energy Band Diagram)이다.
도 3 및 도 4를 참조하면, 실시 예에 따른 발광소자의 활성층은, 화합물 반도체로 구현될 수 있다. 상기 활성층은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다. 상기 활성층은 예로서 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 활성층이 상기 다중 우물 구조로 구현된 경우, 상기 활성층은 복수의 양자우물층(50a)과 복수의 양자장벽층(50b)이 적층되어 구현될 수 있으며, 예를 들어, InGaN 우물층/GaN 장벽층, InGaN 우물층/InGaN 장벽층 및 InGaN 우물층/InAlGaN 우물층의 주기로 구현될 수 있다.
상기 활성층의 에너지 밴드는 전도대(Conductive Band)와 가전자대(Valence Band)로 구분되고, 각각 전도대 에너지 준위(Ec)와 가전자대 에너지 준위(Ev)는 양자우물층(50a)의 에너지 준위는 낮고, 양자장벽층(50b)의 에너지 준위는 높게 형성된다.
도면에 도시된 바와 같이, 활성층의 전도대 에너지 준위(Ec)와 가전자대 에너지 준위(Ev)는 점선(--)과 같은 실제 에너지 밴드 파형을 갖는데, 이와 같은 에너지 밴드 파형은 양자우물층(50a)과 양자장벽층(50b) 영역에서의 정공(hole)과 전자(electron)들의 파동함수(fc, fv)에 의해 형성된다.
도 1 및 도 2에 설명한 바와 같이, InGaN으로 구성된 양자우물층(20a)은 내부 강한 압전전기장(piezoelectric field)으로 인하여 정공과 전자의 파동함수(fc, fv)를 편향되고, 이로 인하여 전이 확률(transition probability)을 현저히 감소하였다.
하지만, 실시 예에서는 InGaN으로 구성된 양자우물층(50a)에서 InxGayN(0.11≤x≤0.14, 0<x+y≤1)의 조건으로 인듐(In)의 함량을 조절하여, 서로 마주보는 양자우물층(50a)에서 전자의 존재 확률이 가장 높은 영역과 정공의 존재 확률이 가장 높은 영역의 파동함수(fc,fv)가 중앙에서 서로 중첩될 수 있도록 하였다. 즉, 양자우물층(50a)에 포함되어 있는 인듐(In) 함량을 0.11~0.14의 범위에서 조절하여, 양자장벽층(50b) 방향으로 치우쳐져 있던 양자우물층(50a)의 파동함수(fc,fv)를 중앙으로 시프트(shift) 시킨다. 따라서, 실시 예의 양자우물층(50a)은 In0 .11~0.14GaN로 형성될 수 있다.
도면에서와 같이, 활성층의 전도대의 양자우물층(50a)과 가전자대 양자우물층(50a) 영역에서 전도대의 파동함수(fc)와 가전자대의 파동함수(fv)가 인듐(In) 함량에 따라 종래 파동함수(점선)의 위치에서 중앙으로 시프트된 것을 볼 수 있다.
따라서, 전도대의 파동함수(fc) 또는 이의 절대값의 제곱인 확률 밀도함수(｜fc｜2)의 중앙 꼭지점 영역(X: 전자 존재 확률이 가장 높은 영역)과 가전자대의 파동함수(fv) 또는 이의 절대값의 제곱인 확률 밀도함수(｜fv｜2)의 중앙 꼭지점 영역(X': 정공 존재 확률이 가장 높은 영역)이 양자우물층(50a)의 중앙에서 수직한 방향으로 서로 중첩되는 것을 볼 수 있다.
아울러, 전도대의 에너지 밴드 파형의 하측 꼭지점 영역(Y)과 가전자대의 에너지 밴드 파형의 상측 꼭지점 영역(Y')도 양자우물층(50a)의 중앙에서 수직한 방향으로 서로 중첩되는 것을 볼 수 있다.
즉, 실시 예에서는 전도대의 에너지 밴드와 가전자대의 에너지 밴드가 가장 가까운 위치에서 중첩되기 때문에 전이 확률이 높아져, 정공과 전자의 결합 확률이 높아진다. 이와 같이, 정공과 전자의 결합 확률이 높아지면 발광 소자의 내부 양자 효율이 향상된다.
다시 말해서, 전자 또는 정공이 존재할 확률이 가장 높은 영역이 최단 거리의 에너지 밴드갭(Eg)에 위치하게 되어 전자와 정공들의 결합확률을 높일 수 있다.
도 4의 B영역을 확대해보면, 전도대 영역의 파동함수(fc) 또는 확률 밀도함수(｜fc｜2)의 X영역과 가전자대 영역의 확률 밀도함수(｜fv｜2)의 X' 영역이 수직방향에서 서로 중첩되어 있는 것을 볼 수 있다.
즉, 실시 예에서와 같이, 양자우물층(50a)의 InGaN에서 인듐(In)량을 0.11~0.14 범위 내에서 조절함으로써, 도 2와 같이 종래 활성층에서 양자장벽층 방향으로 치우쳐졌던 파동함수들(fc, fv)이 양자우물층의 중앙으로 이동하여 가전자대의 양자우물층(50a)에 존재하는 정공들과 전도대의 양자우물층에 존재하는 전자들의 결합 확률이 증가하였다.
또한, 실시 예의 양자장벽층(50b)을 InxAlyGa1 -x- yN 로 사용할 경우, (0≤x≤1, 0≤y≤0.005, 0≤x+y≤1)의 조건으로 Al의 함량을 조절하면, 양자장벽층(50b)에서의 에너지 밴드 슬롭(slope)에 파상(undulating)을 형성할 수 있다. 즉, Al 함량의 조절로 양자우물층(50a)에서부터 양자장벽층(50b)으로 넘어갈 때, 에너지 밴드 슬롭이 종래에는 평평해졌지만, Al의 함량을 조절하면 일정한 높이로 에너지 밴드가 높아져 파상이 형성된다. 이와 같이 에너지 밴드에 파상이 있는 파형이 형성되면, 양자우물층(50a) 영역에 더욱 많은 전자 또는 정공들을 모을 수 있을 뿐 아니라, 양자우물층(50a)에 존재하는 전자들과 정공이 결합할 때, 인접한 양자장벽층(50b) 영역으로 전자나 정공들이 이탈하는 것을 방지한다.
또한, 양자우물층(50a)에 전자와 정공이 많이 모이게 되면, 위에서 설명한 바와 같이, 인듐 함량을 조절하여 전도대의 에너지 밴드와 가전자대의 에너지 밴드를 최대한 가깝게 하였기 때문에 전자와 정공의 결합 효율을 개선시킬 수 있다.
도 5는 실시 예에 따른 발광소자와 종래기술의 내부양자효율(IQE)을 비교한 그래프이다.
도면을 참조하면, 활성층의 양자우물층에 함유된 인듐량을 조절하지 않은 종래 발광소자(LED: -◆-)의 내부양자효율(IQE)과 활성층의 양자우물층에 함유된 인듐량을 In0 .11~0.14GaN의 범위에서 조절한 경우의 본 발명(LED: -■-)의 내부양자효율을 비교하였다. 실시 예에 따른 본 발명의 LED에서 내부양자효율이 증대함과 아울러, 고전류 영역에서도 내부 양자효율이 감소되는 드룹현상이 현저히 개선된 것을 볼 수 있다.
도 6은 실시 예에 따른 발광소자의 제조 공정에서 Ga/In/Al의 유량에 따라 파동함수의 이동 방향을 도시한 도면이다.
도면을 참조하면, 양자우물층(well)에서는 인듐(In)량에 따라 우물층의 파동함수(f1)는 좌측 방향으로 시프트되고, 양자장벽층(barrier)에서는 알루미늄(Al)량에 따라 장벽층의 파동함수(f2)가 좌측 방향으로 시프트되는 것을 볼 수 있다.
또한, 발광소자의 활성층을 성장할 때, 챔버 내에 유입되는 질소(N2), 암모니아(NH3) 및 트리메틸갈륨(TMGa)의 유량에 따라 양자우물층과 양자장벽층의 파동함수(f1,f2)가 각각 좌측 또는 우측 방향으로 시프트되는 것을 볼 수 있다.
실시 예에서는 양자우물층에서 인듐(In) 유량과 양자장벽층에서는 알루미늄(Al)의 유량을 각각 0.11~0.14와 0~0.05 범위에서 조절하여, 파동함수(f1, f2)의 위치를 조절하여 전도대의 전자 밀집 영역과 가전자대의 정공 밀집 영역을 가장 가깝게 하여 결합률을 개선하였다.
도 7은 실시 예에 따른 수평형 발광소자 나타낸 도면이다.
도면을 참조하면, 실시 예에 따른 발광 소자(101)는 발광 구조물(150) 위에 전극층(141) 및 제2전극(145)이 형성되며, 상기 제1도전형 반도체층(117) 위에 제1전극(143)이 형성된다. 상기 발광 구조물(150)은 제1 도전형 반도체층(117), 활성층(121), 전자차단층(EBL: Electron Blocking Layer,123) 및 제2 도전형 반도체층(125)을 포함할 수 있다.
또한, 상기 발광 구조물(150) 아래에는 저전도층(115), 버퍼층(113) 및 기판(111)이 적층되어 있고, 상기 기판(111) 상면에는 복수개의 돌출부(112)가 형성되어 있다. 상기 돌출부(112)는 기판(111)을 식각하거나 별도의 러프니스와 같은 광추출 구조 형성 공정을 형성된다. 상기 돌출부(112)는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다.
상기 기판(111)은 투광성, 절연성 또는 도전성 기판을 이용할 수 있으며, 예컨대, 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, Si, GaP, InP, Ge, Ga2O3, LiGaO3 중 적어도 하나를 이용할 수 있다.
상기 버퍼층(113)은 III족-V족 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(113)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다.
상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(113)은 상기 기판(111)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(113)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(113)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 버퍼층(113) 위에 저 전도층(115)이 형성되며, 상기 저 전도층(115)은 언도프드 반도체층으로서, 제1도전형 반도체층(117)의 전기 전도성 보다 낮은 전기 전도성을 가진다. 상기 저 전도층(115)은 III족-V족 화합물 반도체를 이용한 GaN계 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성이 있게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있으며, 이에 대해 한정하지는 않는다. 상기 저 전도층(115)은 복수의 제1도전형 반도체층(117) 사이에 형성될 수 있다.
상기 활성층(121)은 도 3에서 설명한 실시 예에 따라 형성된 활성층을 적용한다.
예로서, 상기 제1 도전형 반도체층(117)은 제1 도전형 도펀트로서 n형 도펀트가 첨가된 n형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(125)은 제2 도전형 도펀트로서 p형 도펀트가 첨가된 p형 반도체층으로 형성될 수 있다.
또한, 상기 제1 도전형 반도체층(117)이 p형 반도체층으로 형성되고, 상기 제2 도전형 반도체층(125)은 n형 반도체층으로 형성될 수 있다.
상기 제1 도전형 반도체층(117)은 예를 들어, n형 반도체층을 포함할 수 있다. 상기 제1 도전형 반도체층(117)은 화합물 반도체로 구현될 수 있다. 상기 제1 도전형 반도체층(117)은 예로서 II족-VI족 또는 III족-V족 화합물 반도체로 구현될 수 있다.
예컨대, 상기 제1 도전형 반도체층(117)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제1 도전형 반도체층(117)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Si, Ge, Sn, Se, Te 등의 n형 도펀트가 도핑될 수 있다.
상기 활성층(121)은 상기 제1 도전형 반도체층(117)을 통해서 주입되는 전자(또는 정공)와 상기 제2 도전형 반도체층(125)을 통해서 주입되는 정공(또는 전자)이 서로 만나서, 상기 활성층(121)의 형성 물질에 따른 에너지 밴드(Energy Band)의 밴드갭(Band Gap) 차이에 의해서 빛을 방출하는 층이다. 상기 활성층(121)은 단일 우물 구조, 다중 우물 구조, 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
상기 활성층(121)은 도 3에서 설명한 물질을 이용하여 형성한다.
상기 제2 도전형 반도체층(125)은 예를 들어, p형 반도체층으로 구현될 수 있다. 상기 제2 도전형 반도체층(125)은 화합물 반도체로 구현될 수 있다.
예컨대, 상기 제2 도전형 반도체층(125)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 구현될 수 있다. 상기 제2 도전형 반도체층(19)은, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다.
또한, 상기 제1 도전형 반도체층(117)과 상기 활성층(121) 사이에는 제1 도전형 InGaN/GaN 슈퍼래티스 구조 또는 InGaN/InGaN 슈퍼래티스 구조가 형성될 수도 있다.
상기 전자차단층(123)은 효율적인 정공의 이동(transfer)과 효과적인 전자의 구속(confinement)을 위해 배치될 수 있다. 예로서, 상기 전자차단층(123)은 제2 도전형의 AlGaN층으로 구현될 수 있다. 예컨대, 상기 전자차단층(123)은 p형 AlGaN층으로 구현될 수 있다.
상기 전극층(141)은 전류 확산층으로서, 투과성 및 전기 전도성을 가지는 물질로 형성될 수 있다. 상기 전극층(141)은 화합물 반도체층의 굴절률보다 낮은 굴절률로 형성될 수 있다.
상기 전극층(141)은 제2도전형 반도체층(125)의 상면에 형성되며, 그 물질은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO 등 중에서 선택되며, 적어도 한 층으로 형성될 수 있다. 상기 전극층(141)은 반사 전극층으로 형성될 수 있으며, 그 물질은 예컨대, Al, Ag, Pd, Rh, Pt, Ir 및 이들 중 2이상의 합금 중에서 선택적으로 형성될 수 있다.
상기 제2전극(145)은 상기 제2도전형 반도체층(125) 및/또는 상기 전극층(141) 위에 형성될 수 있으며, 전극 패드를 포함할 수 있다. 상기 제2전극(145)은 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴이 더 형성될 수 있다.
상기 제2전극(145)은 오믹 접촉, 접착층, 본딩층의 특성을 갖는 금속으로 비 투광성으로 이루어질 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1도전형 반도체층(117)의 일부에는 제1전극(143)이 형성된다. 상기 제1전극(143)과 상기 제2전극(145)은 Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
상기 발광 소자(101)의 표면에 절연층이 더 형성될 수 있으며, 상기 절연층은 발광 구조물(150)의 층간 쇼트(short)를 방지하고, 습기 침투를 방지할 수 있다.
도 8은 실시 예에 따른 수직형 발광소자를 나타낸 도면이다.
도 8은 도 7의 실시 예와 대응되는 발광 구조물(150) 아래에 전류 블록킹층(161), 채널층(163) 및 제2전극(170)이 배치된다. 상기 전류 블록킹층(161)은 SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중에서 적어도 하나를 포함할 수 있으며, 발광 구조물(150)과 제2전극(170) 사이에 적어도 하나가 형성될 수 있다.
상기 전류 블록킹층(161)은 상기 발광 구조물(117) 위에 배치된 제1전극(181)과 상기 발광 구조물(150)의 두께 방향으로 대응되게 배치된다. 상기 전류 블록킹층(161)은 상기 제2전극(170)으로부터 공급되는 전류를 차단하여, 다른 경로로 확산시켜 줄 수 있다.
상기 채널층(163)은 상기 제2도전형 반도체층(125)의 하면 둘레를 따라 형성되며, 링 형상, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(163)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다. 상기 채널층(163)의 내측부는 상기 제2도전형 반도체층(125) 아래에 배치되고, 외측부는 상기 발광 구조물(150)의 측면보다 더 외측에 배치된다.
상기 제2도전형 반도체층(125) 아래에 제2전극(170)이 형성될 수 있다. 상기 제2전극(170)은 복수의 전도층(165,167,169)을 포함할 수 있다.
상기 제2전극(170)은 오믹 접촉층(165), 반사층(167), 및 본딩층(169)을 포함한다. 상기 오믹 접촉층(165)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 오믹 접촉층(165) 아래에 반사층(167)이 형성되며, 상기 반사층(167)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(167)은 상기 제2도전형 반도체층(125) 아래에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 저 전도 물질로 오믹 접촉할 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(167) 아래에는 본딩층(169)이 형성되며, 상기 본딩층(169)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다.
상기 본딩층(169) 아래에는 지지 부재(173)가 형성되며, 상기 지지 부재(173)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 지지부재(173)는 다른 예로서, 전도성 시트로 구현될 수 있다.
상기 제1도전형 반도체층(117)의 상면에는 러프니스와 같은 광 추출 구조(117A)로 형성될 수 있다. 상기 발광 구조물(150)의 측벽보다 외측에는 상기 채널층(163)의 외측부가 노출되며, 상기 채널층(163)의 내측부는 상기 제2도전형 반도체층(125)의 하면에 접촉될 수 있다.
이에 따라 발광 구조물(150) 위에 제1전극(181) 및 아래에 지지 부재(173)를 갖는 수직형 전극 구조를 갖는 발광 소자(102)가 제조될 수 있다.
도 9는 실시 예에 따른 발광소자 패키지의 단면도이다.
도 9를 참조하면, 발광소자 패키지(200)는 몸체(210)와, 상기 몸체(210)에 적어도 일부가 배치된 제1 리드전극(211) 및 제2 리드전극(212)과, 상기 몸체(210) 상에 상기 제1 리드전극(211) 및 제2 리드전극(212)과 전기적으로 연결되는 상기 발광 소자(101)와, 상기 몸체(210) 상에 도 7의 수평형 발광 소자(101)를 포위하는 몰딩부재(220)를 포함한다.
상기 몸체(210)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있다. 상기 몸체(210)는 위에서 볼 때 내부에 캐비티(cavity) 및 그 둘레에 경사면을 갖는 반사부(215)를 포함한다.
상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 서로 전기적으로 분리되며, 상기 몸체(210) 내부를 관통하도록 형성될 수 있다. 즉, 상기 제1 리드전극(211) 및 상기 제2 리드전극(212)은 일부는 상기 캐비티 내부에 배치되고, 다른 부분은 상기 몸체(210)의 외부에 배치될 수 있다.
상기 제1 리드전극(211) 및 제2 리드전극(212)은 상기 발광 소자(101)에 전원을 공급하고, 상기 발광 소자(101)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광 소자(101)에서 발생된 열을 외부로 배출시키는 기능을 할 수도 있다.
상기 발광 소자(101)는 상기 몸체(210) 상에 설치되거나 상기 제1 리드전극(211) 또는/및 제2 리드전극(212) 상에 설치될 수 있다.
상기 발광 소자(101)의 와이어(216)는 상기 제1 리드전극(211) 또는 제2 리드전극(212) 중 어느 하나에 전기적으로 연결될 수 있으며, 이에 한정되지 않는다.
상기 몰딩부재(220)는 상기 발광 소자(101)를 포위하여 상기 발광 소자(101)를 보호할 수 있다. 또한, 상기 몰딩부재(220)에는 형광체가 포함되고, 이러한 형광체에 의해 상기 발광 소자(101)에서 방출된 광의 파장이 변화될 수 있다.
실시예에 따른 발광 소자 또는 발광 소자 패키지는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광 소자 또는 발광 소자 패키지가 어레이된 구조를 포함하며, 도 10 및 도 11에 도시된 표시 장치, 도 12에 도시된 조명 장치를 포함하고, 조명등, 신호등, 차량 전조등, 전광판 등이 포함될 수 있다.
도 10은 실시 예에 따른 표시장치를 나타낸 도면이다.
도 10을 참조하면, 실시예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 광원 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 광원 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 광원 모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 광원 모듈(1031)은 상기 바텀 커버(1011) 내에 적어도 하나를 포함하며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 광원 모듈(1031)은 지지부재(1033)와 상기에 개시된 실시 예(들)에 따른 발광 소자(1035)를 포함하며, 상기 발광 소자(1035)는 상기 지지부재(1033) 상에 소정 간격으로 어레이될 수 있다. 상기 지지부재(1033)는 기판이거나, 방열 플레이트일 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판은 회로패턴(미도시)을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(1035)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 상에 탑재될 수 있다. 상기의 발광 소자(1035)는 실시 예에 따른 발광 소자 또는 실시 예의 발광 소자를 갖는 패키지로 구현될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고 상기 복수의 발광 소자(1035)는 상기 지지부재(1033) 상에 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 소자(1035)는 상기 도광판(1041)의 일측 면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 광원 모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한, 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제 1 및 제 2기판, 그리고 제 1 및 제 2기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한, 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광원 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041), 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 11은 실시 예에 따른 표시장치의 다른 예를 나타낸 도면이다.
도 11을 참조하면, 표시 장치(1100)는 바텀 커버(1152), 발광 소자(1124)가 어레이된 지지부재(1120), 광학 부재(1154), 및 표시 패널(1155)을 포함한다.
상기 지지부재(1120)와 상기 발광 소자(1124)는 광원 모듈(1060)로 정의될 수 있다. 상기의 발광 소자(1124)는 실시 예에 개시된 발광 소자 또는 실시 예의 발광 소자를 갖는 패키지로 구현될 수 있다. 상기 바텀 커버(1152), 적어도 하나의 광원 모듈(1060), 광학 부재(1154)는 라이트 유닛(1150)으로 정의될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다. 상기의 광원 모듈(1060)은 지지부재(1120) 및 상기 지지부재(1120) 위에 배열된 복수의 발광 소자(1124)를 포함한다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(poly methyl methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 광원 모듈(1060) 위에 배치되며, 상기 광원 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 12는 실시 예에 따른 조명장치를 나타낸 도면이다.
도 12를 참조하면, 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 또는 발광 소자 패키지를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합되고, 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 확산재를 갖는 유백색 도료가 코팅될 수 있다. 이러한 유백색 재료를 이용하여 상기 광원 모듈(2200)로부터의 빛을 산란 및 확산되어 외부로 방출시킬 수 있다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 발광 소자(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 조명소자(2210)들과 커넥터(2250)가 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 조명소자(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 구비할 수 있다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다.
상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)는 전선을 통해 소켓(2800)에 전기적으로 연결될 수 있다.
상기 내부 케이스(2700)는 내부에 상기 전원 제공부(2600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 상기 전원 제공부(2600)가 상기 내부 케이스(2700) 내부에 고정될 수 있도록 한다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시 예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
실시 예에 따른 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템은 전도대와 가전자에서 서로 마주하는 양자우물층의 전자와 정공 파동함수가 서로 중첩되도록 하여, 고 전류 밀도에서의 양자 효율을 개선한 장점이 있다.

Claims (20)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 위에 활성층;
    상기 활성층 위에 차단층; 및
    상기 차단층 위에 제2 도전형 반도체층을 포함하고,
    상기 활성층은 복수개의 양자우물층과 양자장벽층을 구비하고,
    상기 양자우물층은 InxGaYNInxGayN(0.11≤x≤0.14, 0<x+y≤1)으로 구성된 발광소자.
  2. 제1항에 있어서,
    상기 활성층 내에서 서로 마주하는 양자우물층들의 파동함수들은 상기 양자우물층의 중앙을 기준으로 서로 중첩하는 발광소자.
  3. 제1항에 있어서,
    상기 양자장벽층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤0.005, 0≤x+y≤1)으로 구성된 발광소자.
  4. 제1항에 있어서,
    상기 제1 도전형 반도체층 위에 제1 전극과,
    상기 제2 도전형 반도체층 위에 제2 전극과,
    상기 제2 도전형 반도체층과 제2 전극 사이에 배치된 전극층을 더 포함하는 발광소자.
  5. 제1항에 있어서,
    상기 제1 도전형 반도체층 아래에 순차적으로 배치되어 있는 저전도층, 버퍼층 및 기판을 더 포함하는 발광소자.
  6. 제5항에 있어서,
    상기 기판 상에는 복수개의 돌출부를 구비한 발광소자.
  7. 제1항에 있어서,
    상기 제2 도전형 반도체층 아래에 배치된 전류 블록킹층 및 채널층과,
    상기 제2 도전형 반도체층, 전류 블록킹층 및 채널층 아래에 배치된 제2 전극과,
    상기 제1 도전형 반도체층 위에 배치된 제1 전극을 포함하는 발광소자.
  8. 제1항에 있어서,
    상기 양자우물층은 상대적으로 낮은 전도대 에너지 밴드와 가전자대 에너지 밴드가 서로 마주하고, 상기 양자장벽층은 상기 활성층의 상대적으로 높은 전도대 에너지 밴드와 가전자대 에너지 밴드가 서로 마주하며,
    상기 양자우물층과 양자장벽층에서는 각각 전도대의 파동함수와 가전자대의 파동함수가 서로 중첩되는 발광소자.
  9. 제8항에 있어서,
    상기 전도대 파동함수 중 정공의 존재확률이 가장 높은 꼭지점 영역과 상기 가전자대 파동함수 중 전자의 존재확률이 가장 높은 꼭지점 영역이 서로 중첩되는 발광소자.
  10. 제8항에 있어서,
    상기 전도대 파동함수와 상기 가전자대의 파동함수의 위치는 인듐(In) 함량에 의해 시프트되는 발광소자.
  11. 제8항에 있어서,
    상기 전도대 파동함수 중 정공의 존재확률이 가장 높은 영역과 상기 가전자대 파동함수 중 전자의 존재확률이 가장 높은 영역이 최단 거리를 이루도록 수직방향으로 중첩되는 발광소자.
  12. 제 2 도전형 반도체층과 상기 제 2 도전형 반도체층 위에 차단층과, 상기 차단층 위에 활성층과, 상기 활성층 위에 제1 도전형 반도체층을 포함하는 발광구조물;
    상기 발광구조물 위에 제1 전극; 및
    상기 발광구조물 아래에 제2 전극을 포함하고,
    상기 활성층은 복수개의 양자우물층과 양자장벽층을 구비하며,
    상기 양자우물층은 상대적으로 낮은 전도대 에너지 밴드와 가전자대 에너지 밴드가 서로 마주하고, 상기 양자장벽층은 상대적으로 높은 전도대 에너지 밴드와 가전자대 에너지 밴드가 서로 마주하며,
    상기 양자우물층과 양자장벽층에서는 각각 전도대의 파동함수와 가전자대의 파동함수가 서로 중첩되는 발광소자.
  13. 제12항에 있어서,
    상기 양자우물층은 InxGaYNInxGayN(0.11≤x≤0.14, 0<x+y≤1)으로 구성된 발광소자.
  14. 제12항에 있어서,
    상기 전도대 파동함수 중 정공의 존재확률이 가장 높은 꼭지점 영역과 상기 가전자대 파동함수 중 전자의 존재확률이 가장 높은 꼭지점 영역이 서로 중첩되는 발광소자.
  15. 제12항에 있어서,
    상기 전도대 파동함수와 상기 가전자대 파동함수의 위치는 인듐(In) 함량에 의해 시프트되는 발광소자.
  16. 제12항에 있어서,
    상기 전도대 파동함수 중 정공의 존재확률이 가장 높은 영역과 상기 가전자대 파동함수 중 전자의 존재확률이 가장 높은 영역이 최단 거리를 이루도록 수직방향으로 중첩되는 발광소자.
  17. 제12항에 있어서,
    상기 양자장벽층은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤0.005, 0≤x+y≤1)으로 구성된 발광소자.
  18. 제12항에 있어서, 상기 제1반도체층 상면에는 광추출 구조를 더 포함하는 발광구조.
  19. 제12항에 있어서,
    상기 제2 전극은 오믹 접촉층, 반사층 및 본딩층을 포함하는 발광소자.
  20. 몸체;
    상기 몸체 위에 배치된 발광소자;
    상기 발광소자에 전기적으로 연결된 제1 리드 전극 및 제2 리드 전극;
    을 포함하고,
    상기 발광소자는, 제1 도전형 반도체층, 상기 제1 도전형 반도체층 위에 활성층, 상기 활성층 위에 차단층, 상기 차단층 위에 제2 도전형 반도체층을 포함하고,
    상기 활성층은 복수개의 양자우물층과 양자장벽층을 구비하고,
    상기 양자우물층은 InxGaYNInxGayN(0.11≤x≤0.14, 0<x+y≤1)으로 구성된 발광소자 패키지.
PCT/KR2013/008842 2012-10-02 2013-10-02 발광소자 및 발광소자 패키지 WO2014054891A1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US14/433,361 US9385270B2 (en) 2012-10-02 2013-10-02 Light-emitting device and light-emitting device package

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120109723A KR20140043635A (ko) 2012-10-02 2012-10-02 발광소자
KR10-2012-0109723 2012-10-02

Publications (1)

Publication Number Publication Date
WO2014054891A1 true WO2014054891A1 (ko) 2014-04-10

Family

ID=50435180

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2013/008842 WO2014054891A1 (ko) 2012-10-02 2013-10-02 발광소자 및 발광소자 패키지

Country Status (3)

Country Link
US (1) US9385270B2 (ko)
KR (1) KR20140043635A (ko)
WO (1) WO2014054891A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6183060B2 (ja) * 2013-08-24 2017-08-23 日亜化学工業株式会社 半導体発光素子
KR101527054B1 (ko) 2014-04-11 2015-06-09 현대자동차주식회사 큐브 타입 전자식 변속레버
CN105449058A (zh) * 2014-09-02 2016-03-30 展晶科技(深圳)有限公司 磊晶基板、磊晶基板的制造方法及发光二极管
US10720551B1 (en) * 2019-01-03 2020-07-21 Ford Global Technologies, Llc Vehicle lamps

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094216A (ja) * 1999-09-22 2001-04-06 Sanyo Electric Co Ltd 窒化物系半導体層の形成方法、窒化物系半導体、窒化物系半導体素子の製造方法および窒化物系半導体素子
JP2009004569A (ja) * 2007-06-21 2009-01-08 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系半導体発光素子
KR20100023960A (ko) * 2007-06-15 2010-03-04 로무 가부시키가이샤 질화물 반도체 발광 소자 및 질화물 반도체의 제조 방법
JP2010087038A (ja) * 2008-09-29 2010-04-15 Kyocera Corp 発光素子および照明装置
KR20110041272A (ko) * 2009-10-15 2011-04-21 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094216A (ja) * 1999-09-22 2001-04-06 Sanyo Electric Co Ltd 窒化物系半導体層の形成方法、窒化物系半導体、窒化物系半導体素子の製造方法および窒化物系半導体素子
KR20100023960A (ko) * 2007-06-15 2010-03-04 로무 가부시키가이샤 질화물 반도체 발광 소자 및 질화물 반도체의 제조 방법
JP2009004569A (ja) * 2007-06-21 2009-01-08 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物系半導体発光素子
JP2010087038A (ja) * 2008-09-29 2010-04-15 Kyocera Corp 発光素子および照明装置
KR20110041272A (ko) * 2009-10-15 2011-04-21 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
US20150280059A1 (en) 2015-10-01
US9385270B2 (en) 2016-07-05
KR20140043635A (ko) 2014-04-10

Similar Documents

Publication Publication Date Title
EP2701210B1 (en) Light emitting device
WO2015194804A1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
WO2015083932A1 (ko) 발광 소자 및 이를 구비한 조명 장치
WO2013183901A1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
WO2014046527A1 (ko) 발광소자
WO2013162337A1 (en) Light emitting device and light emitting device package
WO2016195341A1 (ko) 발광소자, 발광소자 제조방법 및 이를 구비하는 조명시스템
WO2015156504A1 (ko) 발광소자 및 이를 구비하는 조명 시스템
EP2546892B1 (en) Light emitting device
WO2015020358A1 (ko) 발광소자
WO2015111814A1 (ko) 발광소자, 발광소자 패키지, 라이트 유닛
KR102065398B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
WO2013172606A1 (ko) 발광소자, 발광소자 페키지 및 라이트 유닛
WO2014054891A1 (ko) 발광소자 및 발광소자 패키지
KR102065390B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
WO2013183878A1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102008313B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
WO2014021651A1 (ko) 발광 소자
KR101843420B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102131355B1 (ko) 발광 소자 및 이를 구비한 조명 장치
WO2015016515A1 (ko) 발광소자
WO2013183876A1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
WO2013183879A1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102055794B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
WO2016021853A1 (ko) 발광소자 및 조명시스템

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13843311

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 14433361

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 13843311

Country of ref document: EP

Kind code of ref document: A1