[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2011083940A2 - 발광 다이오드 및 그것을 제조하는 방법 - Google Patents

발광 다이오드 및 그것을 제조하는 방법 Download PDF

Info

Publication number
WO2011083940A2
WO2011083940A2 PCT/KR2011/000002 KR2011000002W WO2011083940A2 WO 2011083940 A2 WO2011083940 A2 WO 2011083940A2 KR 2011000002 W KR2011000002 W KR 2011000002W WO 2011083940 A2 WO2011083940 A2 WO 2011083940A2
Authority
WO
WIPO (PCT)
Prior art keywords
layer
type
type contact
active region
emitting diode
Prior art date
Application number
PCT/KR2011/000002
Other languages
English (en)
French (fr)
Other versions
WO2011083940A3 (ko
Inventor
김광중
한창석
최승규
남기범
김남윤
김경해
윤주형
예경희
Original Assignee
서울옵토디바이스주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=45564153&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=WO2011083940(A2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from KR1020100052861A external-priority patent/KR101648948B1/ko
Priority claimed from KR1020100052860A external-priority patent/KR20110133239A/ko
Priority claimed from KR1020100113666A external-priority patent/KR101712549B1/ko
Application filed by 서울옵토디바이스주식회사 filed Critical 서울옵토디바이스주식회사
Priority to EP11731878.2A priority Critical patent/EP2523228B1/en
Priority to JP2012547950A priority patent/JP5709899B2/ja
Priority to CN201180012486.5A priority patent/CN102782883B/zh
Publication of WO2011083940A2 publication Critical patent/WO2011083940A2/ko
Publication of WO2011083940A3 publication Critical patent/WO2011083940A3/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD

Definitions

  • the present invention relates to a light emitting diode and a method of manufacturing the same, and more particularly, to a reliable light emitting diode with improved electrostatic discharge characteristics and / or luminous efficiency and a method of manufacturing the same.
  • gallium nitride-based semiconductors are widely used in ultraviolet light, blue / green light emitting diodes or laser diodes as a light source for full-color displays, traffic lights, general lighting and optical communication devices.
  • the gallium nitride-based light emitting device includes an InGaN-based multi-quantum well structure active layer located between n-type and p-type gallium nitride semiconductor layers, and generates light based on the principle of recombination of electrons and holes in the quantum well layer in the active layer. To release.
  • FIG. 1 is a cross-sectional view illustrating a conventional light emitting diode.
  • the light emitting diode includes a substrate 11, a low temperature buffer layer or a nuclear layer 13, an undoped GaN layer 15, an n-type contact layer 17, an active region 25, and a p-type contact layer ( 27).
  • the conventional light emitting diode includes the active region 25 of the multi-quantum well structure between the n-type contact layer 17 and the p-type contact layer 27 to improve the luminous efficiency, and InGaN well in the multi-quantum well structure
  • the In content of the layer may be adjusted to emit light of a desired wavelength.
  • the n-type contact layer 17 typically has a doping concentration in the range of 1 ⁇ 10 18 / cm 3 to 1 ⁇ 10 19 / cm 3 and serves to supply electrons. Current dispersion performance in the light emitting diode has a great influence on the light emitting efficiency of the light emitting diode.
  • the n-electrode and the p-electrode are respectively formed on the n-type contact layer 17 and the p-type contact layer 27, the n-electrode and the p-electrode are the contact layers 17 and 27, respectively.
  • an active region of a multi-quantum well structure is generally formed by alternately stacking an InGaN well layer and an InGaN barrier layer.
  • the well layer is formed of a semiconductor layer having a smaller band gap than the barrier layer, and recombination of electrons and holes occurs in the well layer.
  • Si may be doped into the barrier layers to lower the driving voltage Vf.
  • Si doping adversely affects the crystal quality of the active region.
  • the Si doping due to the limitation of the epitaxial growth technology, as the Si doping, there is a problem that the active region of the multi-quantum well structure becomes relatively thick. In particular, when Si is doped into the active region including In, a large number of crystal defects may occur on the surface and the inside of the active region, and space charge separation may occur due to a polarized electric field, thereby easily causing wavelength shift.
  • the external quantum efficiency increases as the injection current increases under low current, but the external quantum efficiency decreases as the injection current increases under high current. This phenomenon is called the efficiency droop, and particularly limits the efficiency of high power light emitting diodes.
  • the causes of efficiency droop include: thermal vibration, auger recombination, internal electric fields in multi-quantum well structures, and non-recombination rates due to crystal structures. ), And the like.
  • Thermal vibration due to heat or joule heating may cause electrons and holes to remain in the active layer region for a long time, leading to efficiency droop, and due to increased carrier concentration during high current injection.
  • Efficacy droop may be caused by the occurrence of Auger recombination.
  • efficiency may be lowered, and due to an increase in nonraditive-recombination rate due to defects in the semiconductor crystal.
  • Efficiency droop may be caused.
  • an AlGaN electron blocking layer EBL may be formed on the active layer to prevent electrons from escaping out of the active layer.
  • an internal electric field can be generated by spontaneous polarization and piezo polarization in the active layer and the electron blocking layer. Due to the internal electric field in the active layer and the electron blocking layer, a high applied voltage is required for electrons to pass through the active layer of the multi-quantum well structure.
  • the applied voltage becomes higher than the built-in voltage in the 350mA high output diode
  • the conduction band on the n side of the active layer has a higher energy level than the conduction band on the p side, The lower energy level results in an increase in leakage current.
  • the Al composition may be increased in the electron blocking layer, but such a method degrades the crystallinity.
  • An object of the present invention is to provide a light emitting diode having improved electrostatic discharge characteristics.
  • Another object of the present invention is to provide a light emitting diode having a low current leakage.
  • Another object of the present invention is to provide a method of manufacturing a light emitting diode having improved current spreading performance.
  • Another problem to be solved by the present invention is to provide a light emitting diode that can reduce the driving voltage by reducing the generation of the internal electric field.
  • Another object of the present invention is to provide a light emitting diode that can alleviate efficiency droop.
  • n-type contact layer doped with silicon An n-type contact layer doped with silicon; p-type contact layer; An active region interposed between the n-type contact layer and the p-type contact layer; A superlattice layer interposed between the n-type contact layer and the active region; An undoped intermediate layer interposed between the superlattice layer and the n-type contact layer; And an electron reinforcement layer interposed between the undoped layer and the superlattice layer.
  • the superlattice layer is intentionally doped with silicon only in the last layer closest to the active region, and the silicon doping concentration of the last layer is higher than the silicon doping concentration of the n-type contact layer.
  • the last layer of the superlattice layer may contact the active region.
  • silicon may be doped into the electron reinforcement layer.
  • the silicon doping concentration of the electron reinforcement layer may be higher than the silicon doping concentration of the n-type contact layer.
  • the electron reinforcement layer may contact the superlattice layer.
  • the electron reinforcing layer may be formed of GaN, and the superlattice layer may be formed by alternately stacking GaN and InGaN. At this time, the last layer of the superlattice layer is formed of GaN. Meanwhile, the silicon doping concentration of the last layer of the superlattice layer may be substantially the same as the silicon doping concentration of the electron reinforcing layer.
  • the n-type contact layer may include a GaN layer.
  • the undoped intermediate layer may be formed of GaN.
  • the undoped intermediate layer has a relatively high resistivity compared to the n-type contact layer. Therefore, electrons can be evenly dispersed in the n-type contact layer by disposing the undoped intermediate layer on the n-type contact layer.
  • a method of manufacturing a light emitting diode includes forming a buffer layer on a substrate, forming an n-type contact layer doped with silicon on the buffer layer, forming an undoped intermediate layer on the n-type contact layer, and forming an electron reinforcement layer on the intermediate layer. And forming a superlattice layer on the electron reinforcing layer, and forming an active region on the superlattice layer.
  • the superlattice layer is silicon doped only in the last layer, the silicon doping concentration of the last layer is higher than the silicon doping concentration of the n-type contact layer.
  • the method supplies a nitrogen source gas and a metal source gas into the chamber to grow the electron reinforcement layer of the gallium nitride based semiconductor layer at a first temperature, stop the supply of the metal source gas and the grown n-side gallium nitride
  • the system semiconductor layer is maintained on the substrate at the first temperature for a first time, after the first time elapses, the temperature of the substrate is lowered to a second temperature, and a metal source gas is supplied into the chamber to supply the second semiconductor layer.
  • the superlattice layer may be grown at a temperature.
  • the first time may be in the range of 3 minutes to 10 minutes.
  • the supply of the metal source gas is stopped, the temperature of the substrate is raised to a third temperature for a second time, and the p-type nitride is formed on the active layer at the third temperature.
  • the gallium-based semiconductor layer can be grown.
  • the second time may be in the range of 5 minutes to 15 minutes.
  • the metal source gas remaining in the chamber is discharged to the outside during the first time. It is possible to prevent the formation of a nitride layer having poor crystal quality on the electron reinforcing layer while lowering the substrate temperature to the superlattice growth temperature. Further, during the first time, the n-side gallium nitride based semiconductor layer grown on the substrate is heat treated to improve crystal quality.
  • a light emitting diode according to another aspect of the present invention.
  • n-type contact layer doped with silicon; p-type contact layer; An active region interposed between the n-type contact layer and the p-type contact layer; A superlattice layer interposed between the n-type contact layer and the active region; An undoped intermediate layer interposed between the superlattice layer and the n-type contact layer; And an electron reinforcement layer interposed between the undoped layer and the superlattice layer.
  • the n-type contact layer has n-type GaN layers and an n-type AlGaN layer interposed between the n-type GaN layers.
  • the light emitting diodes comprise a substrate; A low temperature buffer layer on the substrate; And an undoped GaN layer interposed between the low temperature buffer layer and the n-type contact layer.
  • the superlattice layer is intentionally doped with silicon only in the last layer closest to the active region, and the silicon doping concentration of the last layer may be higher than the silicon doping concentration of the n-type contact layer.
  • the last layer of the superlattice layer may contact the active region.
  • silicon may be doped into the electron reinforcement layer.
  • the silicon doping concentration of the electron reinforcement layer may be higher than the silicon doping concentration of the n-type contact layer.
  • the electron reinforcement layer may contact the superlattice layer.
  • the electron reinforcing layer may be formed of GaN, and the superlattice layer may be formed by alternately stacking GaN and InGaN. At this time, the last layer of the superlattice layer is formed of GaN. Meanwhile, the silicon doping concentration of the last layer of the superlattice layer may be substantially the same as the silicon doping concentration of the electron reinforcing layer.
  • the undoped intermediate layer may be formed of GaN.
  • the undoped intermediate layer has a relatively high resistivity compared to the n-type contact layer. Therefore, electrons can be evenly dispersed in the n-type contact layer by disposing the undoped intermediate layer on the n-type contact layer.
  • the n-type contact layer A p-type contact layer formed on the n-type contact layer; An active region of a multi-quantum well structure interposed between the n-type contact layer and the p-type contact layer; And a spacer layer interposed between the n-type contact layer and the active region, wherein the spacer layer is doped with n-type impurities, and a doping concentration of the n-type impurities is greater than that of the n-type contact layer.
  • the active region is provided with a light emitting diode undoped with n-type impurities.
  • the spacer layer includes In, but the In content may be lower than the In content in the barrier layer of the active region and higher than the In content in the well layer.
  • the active region may have a multi-quantum well structure including an InGaN layer.
  • the spacer layer may include an InGaN layer, and In x Ga 1-x N (0 ⁇ x ⁇ 1) and In y Ga 1-y N (0 ⁇ y ⁇ 1) may be alternately stacked.
  • the spacer layer may include a superlattice layer stacked alternately with each other.
  • the spacer layer is formed of a plurality of layers, at least one layer adjacent to the active region is doped with n-type impurities, and the remaining layers are undoped with n-type impurities, but the doping concentration of the n-type impurities May be relatively higher than the impurity doping concentration of the n-type contact layer.
  • the light emitting diode further includes an intermediate layer formed between the spacer layer and the n-type contact layer, wherein the intermediate layer is relatively higher than an impurity doping concentration of the n-type contact layer, rather than the n-type impurity concentration in the spacer layer.
  • Relatively low n-type impurities may comprise a layer doped.
  • the intermediate layer may include an n-type AlGaN layer. As the n-type AlGaN layer is closer to the active region, the composition of Al may be gradually or gradually lowered.
  • the n-type AlGaN layer may be formed of a multilayer structure of AlGaN / GaN or AlGaN / InGaN.
  • the intermediate layer may further include an n-GaN layer between the spacer layer and the n-type AlGaN layer.
  • the intermediate layer may further include at least one of an undoped GaN layer and a low-doped n-GaN layer between the n-type AlGaN layer and the n-type contact layer.
  • the light emitting diode may further include a p-type cladding layer formed between the active region and the p-type contact layer.
  • the p-type cladding layer may include a p-type AlGaN layer.
  • the p-type AlGaN layer may be formed of a multilayer structure of AlGaN / GaN or AlGaN / InGaN.
  • the p-type AlGaN layer may be formed of AlGaN adjacent to the active region. In the p-type AlGaN layer, the AlGaN layer adjacent to the active region may be thinner than other layers in the p-type cladding layer.
  • the p-type AlGaN layer may be gradually or stepwise lowered in the composition of Al as it goes to the p-type contact layer.
  • the light emitting diode may further include an InAlN layer between the active region and the p-type cladding layer.
  • the InAlN layer may have a superlattice structure of InN / AlN.
  • the InAlN layer may be doped with p-type impurities in the InN layer in a superlattice structure of InN / AlN.
  • leakage current characteristics and electrostatic discharge characteristics can be improved by doping a high concentration of silicon in the last layer without intentionally doping impurities in most regions in the superlattice layer disposed near the active region. Furthermore, by interposing an undoped intermediate layer and an electron reinforcing layer between the superlattice layer and the n-type contact layer, current can be distributed and an increase in forward voltage can be prevented.
  • the electron reinforcement layer after growing the electron reinforcement layer, it is possible to improve the crystal quality of the electron reinforcement layer by maintaining it at a growth temperature of the electron reinforcement layer, and further, after growing the active layer, the supply of the metal source gas is stopped and the p-side nitride The leakage current can be lowered by relatively lengthening the time for raising the substrate temperature to a temperature suitable for growing the gallium-based semiconductor layer.
  • the crystallinity of the active region may be improved to increase the recombination rate of carriers in the active region.
  • strain formed in the active region can be alleviated by forming a spacer layer composed of a plurality of layers between the contact layer and the active region.
  • the driving voltage in the active region may be lowered through the spacer layer doped with n-type impurities selectively only in the layer adjacent to the active region.
  • the carrier recombination rate in the active region may be increased by increasing the role of the electron blocking layer.
  • FIG. 1 is a cross-sectional view illustrating a conventional light emitting diode.
  • FIG. 2 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention.
  • FIG. 3 is a schematic diagram illustrating a silicon doping profile of a light emitting diode according to an embodiment of the present invention.
  • FIG. 4 is a cross-sectional view for describing a light emitting diode according to still another embodiment of the present invention.
  • FIG. 5 is a schematic temperature profile for explaining a method of manufacturing a light emitting diode according to an embodiment of the present invention.
  • 6, 7 and 8 illustrate a cross-sectional view, a silicon doping profile, and a spacer layer structure for describing a light emitting diode according to another embodiment of the present invention, respectively.
  • 9 and 10 respectively show a cross-sectional view and a silicon doping profile for explaining a light emitting diode according to another embodiment of the present invention.
  • FIG. 11 is a cross-sectional view for describing a light emitting diode according to still another embodiment of the present invention.
  • FIG. 12 is a cross-sectional view for describing a light emitting diode according to still another embodiment of the present invention.
  • FIG. 13 is a cross-sectional view for describing a light emitting diode according to still another embodiment of the present invention.
  • FIG. 2 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention
  • FIG. 3 illustrates a schematic silicon doping profile of the light emitting diode.
  • the light emitting diode includes an n-type contact layer 57, an undoped intermediate layer 59, an electron reinforcing layer 61, a superlattice layer 63, an active region 65, and a p-type contact.
  • the light emitting diode may include a substrate 51, a low temperature buffer layer or a nuclear layer 53, and a buffer layer 55, and may include a p-type cladding layer 67.
  • the substrate 51 is a substrate for growing a gallium nitride-based semiconductor layer, and is not particularly limited, such as sapphire, SiC, spinel, or the like, and may be, for example, a patterned sapphire substrate (PSS).
  • PSS patterned sapphire substrate
  • the nuclear layer 53 may be formed of (Al, Ga) N at a low temperature of 400 ⁇ 600 °C to grow the buffer layer 55 on the substrate 51, preferably formed of GaN or AlN.
  • the nuclear layer may be formed to a thickness of about 25nm.
  • the buffer layer 55 is a layer for alleviating defects such as dislocations between the substrate 51 and the n-type contact layer 57, and is grown at a relatively high temperature.
  • the buffer layer 55 may be formed of, for example, undoped GaN.
  • the n-type contact layer 57 is formed of a gallium nitride based semiconductor layer doped with n-type impurities, such as Si.
  • the n-type contact layer 57 may include a GaN layer, and may be formed as a single layer or multiple layers. As shown in FIG. 4, the n-type contact layer 57 may include an n-type first GaN layer 57a, an n-type AlGaN layer 57b, and an n-type second GaN layer 57c. have. That is, the AlGaN layer 57b is interposed between the GaN layers 57a and 57c.
  • the Si doping concentration doped in the n-type contact layer may be in the range of 1 ⁇ 10 18 / cm 3 to 1 ⁇ 10 19 / cm 3.
  • the undoped intermediate layer 59 may be formed of GaN without intentionally doped with a thickness of 100 to 5000 ⁇ . Since the undoped intermediate layer 59 is not doped with impurities, it has a relatively high resistivity compared to the n-type contact layer. Accordingly, electrons flowing from the n-type contact layer 57 to the active layer 65 may be evenly dispersed in the n-type contact layer 57 before passing through the undoped intermediate layer 59.
  • the electron reinforcement layer 61 is formed on the undoped intermediate layer 59.
  • the electron reinforcement layer 61 may be formed with a GaN doped with Si at a high concentration, and may have a thickness of about 10 to 2000 mA, and lower the forward voltage of the light emitting diode. As shown in FIG. 3, the doping concentration of Si doped in the electron reinforcement layer 61 is higher than the silicon doping concentration of the n-type contact layer 57.
  • the silicon doping concentration in the electron reinforcement layer 61 may be at least four times the silicon doping concentration of the n-type contact layer 57.
  • the n-type contact layer 57, undoped intermediate layer 59, and electron reinforcement layer 61 may be continuously grown by supplying a metal source gas into the chamber.
  • a metal source gas organic materials of Al, Ga, In, such as TMA, TMG, and / or TMI are used. These layers may be grown at a first temperature, such as 1050 ° C to 1150 ° C.
  • the superlattice layer 63 is formed on the electron reinforcement layer 61.
  • the superlattice layer 63 may be formed by alternately stacking a GaN layer and an InGaN layer, for example, each having a thickness of 20 GPa.
  • the first layer of the superlattice layer 63 may be formed of GaN or InGaN, but the last layer is preferably formed of GaN.
  • Si is heavily doped.
  • the doping concentration of Si doped in the last layer may be, for example, about 4 to 5 times higher than the concentration of Si doped in the n-type contact layer 57.
  • the Si concentration doped in the last layer of the superlattice layer 63 may be substantially the same as the doping concentration of the electron reinforcing layer (61). Therefore, the last layer of the superlattice layer 63 and the electron reinforcing layer 61 under the superlattice layer 63 are formed of a highly doped layer, and the rest of the superlattice layer 63 positioned therebetween. The layers are formed of undoped layers.
  • the superlattice layer 63 Since most layers of the superlattice layer 63 are formed as undoped layers, leakage current of the light emitting diode can be reduced. In addition, by doping the last layer of the superlattice layer 63 at a high concentration, the junction property between the superlattice layer 63 and the active region 65 can be improved.
  • the superlattice layer 63 may be grown at a relatively lower temperature than the electron reinforcement layer 61. As shown in FIG. 5, before the superlattice layer 63 is grown, after the electron reinforcement layer 61 is grown, the supply of the metal source gas is stopped and the grown electron reinforcement layer 61 is removed. It is maintained on the substrate 21 of the first temperature T1 for a first time t1.
  • the first time t1 is a time at which the metal source gas remaining in the chamber can be sufficiently discharged, and may be about 3 to 10 minutes, and preferably about 5 to 7 minutes.
  • the n-type contact layer 57 and the intermediate layer 59 including the electron reinforcing layer 61 are heat-treated to improve crystal quality of the n-side semiconductor layer.
  • the second temperature T2 is set to a temperature suitable for growing the superlattice layer 63.
  • the second temperature (T2) may be in the range of, for example, 650 ⁇ 800 °C.
  • the active region 65 is grown on the superlattice layer 63.
  • the active region 65 may be grown in the same or relatively lower temperature than the superlattice layer 63, for example, in the range of 650 ° C. to 750 ° C. To simplify the example, in FIG. 5, the active region 65 is shown to be grown at a second temperature T2, which is the growth temperature of the superlattice layer 63.
  • the active region 65 may have a multi-quantum well structure in which a barrier layer and an InGaN quantum well layer are alternately stacked.
  • the barrier layer may be formed of a gallium nitride based semiconductor layer having a wider band gap than that of the quantum well layer, for example, GaN, InGaN, AlGaN, or AlInGaN.
  • the In composition ratio in the InGaN quantum well layer is determined by the desired light wavelength.
  • the active region 65 may be in contact with the last layer of the superlattice layer 63.
  • the barrier layer and the quantum well layer of the active region 65 may be formed of an undoped layer which is not doped with impurities to improve crystal quality of the active region, but impurities may be formed in some or all of the active regions to lower the forward voltage. It may be doped.
  • a p-type contact layer 69 may be positioned on the active region 65, and a p-type cladding layer 67 may be interposed between the active region 65 and the p-type contact layer 69.
  • the supply of the metal source gas is stopped and the temperature of the substrate 51 is raised to the third temperature T3 for the second time t2.
  • the second time t2 is set to a time at which the metal source gas remaining in the chamber can be sufficiently discharged.
  • the second time t2 may be in the range of 5 minutes to 15 minutes.
  • the supply of the metal source gas is stopped and the temperature of the substrate 51 is changed for 3 hours at the active region growth temperature, for example, the second temperature T2. I can keep it.
  • the third time may be, for example, within the same time as the first time, that is, in the range of 3 to 10 minutes.
  • maintaining at the second temperature for a third time and raising from the second temperature to the third temperature for a second time t2 may be used as an alternative means, but is not limited thereto. It may not be used and complementary to each other.
  • the metal source gas is supplied into the chamber at the third temperature T3 to grow the p-side gallium nitride based semiconductor layer, such as the p-type cladding layer 67 or the p-type contact layer 69.
  • the p-type cladding layer 67 may be AlGaN.
  • the p-type gallium nitride based semiconductor layer 69 may have a single layer of GaN or a multilayer structure including a GaN layer.
  • the epilayer of the structure described above with reference to FIGS. 2 and 3 was grown using MOCVD equipment. Here, all other conditions were the same and the Si doping positions were different in the GaN / InGaN superlattice layer.
  • an n-type GaN contact layer 57, an undoped GaN intermediate layer 59, and a heavily doped GaN electron reinforcement layer 61 are sequentially grown, and on the electron reinforcement layer 61
  • the superlattice layer was grown, and the active region 65, the p-type AlGaN cladding layer 67, and the p-type GaN contact layer 69 of the multi-quantum well structure were grown on the superlattice layer in this order.
  • the electrostatic discharge (ESD) characteristics are represented as ESD pass ratios by confirming the occurrence of defects after the electrostatic discharge test using a reverse voltage of 1000 V for good light emitting diodes manufactured on the same wafer. Values are expressed as percentages based on comparative examples of values measured prior to ESD testing.
  • the embodiment according to the present invention showed a slight decrease in the peak wavelength and a slight increase in the forward voltage compared to the comparative example, but a slight decrease in the light output but no significant difference.
  • the Example showed that the leakage current is sharply reduced compared to the Comparative Example, and shows that the ESD characteristics are greatly improved.
  • the epilayer of the structure described above with reference to FIGS. 3 and 4 was grown using MOCVD equipment. Here, all other conditions were the same, and the case where the n-type contact layer was formed only by n-type GaN (comparative example) and the case where an n-type AlGaN layer was interposed between the n-type GaN layer (example) were compared.
  • the grown epi layer was divided with the substrate to measure the optical and electrical properties and the results are summarized in Table 2.
  • the electrostatic discharge (ESD) characteristics are represented as ESD pass ratios by confirming the occurrence of failure after the electrostatic discharge test using the reverse voltage of 1000V for the good light emitting diodes manufactured on the same wafer, and the light output and leakage current Shows the values measured in good light emitting diodes after the ESD test as a percentage based on the comparative example.
  • the examples according to the present invention showed a slight decrease in peak wavelength and a slight decrease in light output in comparison with the comparative example.
  • the embodiment was found to significantly improve the ESD characteristics compared to the comparative example, the leakage current of the light emitting diodes passed through the ESD was no difference between the comparative example and the example.
  • FIG. 6 is a cross-sectional view illustrating a light emitting diode according to an embodiment of the present invention
  • FIG. 7 shows a schematic silicon doping profile of the light emitting diode
  • FIG. 8 shows a spacer layer structure of the light emitting diode.
  • the light emitting diode includes a substrate 121, an n-type contact layer 126, a spacer layer 128, an active region 129 having a multi-quantum well structure, and a p-type contact layer 133. It includes.
  • a nuclear layer 123 and an undoped GaN layer may be interposed between the substrate 121 and the n-type contact layer 126.
  • the substrate 121 is a substrate for growing a gallium nitride-based semiconductor layer, is not particularly limited, such as sapphire, SiC, spinel, may be a patterned sapphire substrate (PSS).
  • PSS patterned sapphire substrate
  • the nuclear layer 123 may be formed of (Al, Ga) N at a low temperature of 400 ⁇ 600 °C to grow the u-GaN (125) on the substrate 121, preferably formed of AlN.
  • the nuclear layer may be formed to a thickness of about 25nm.
  • the u-GaN layer 125 is a layer for alleviating the occurrence of defects such as dislocations between the substrate 121 and the n-type contact layer 126 and is grown at a relatively high temperature, for example, 900 to 1200 ° C.
  • the n-type contact layer 126 is a layer on which the n-electrode 139 is formed, and may be doped with n-type impurities such as Si or Ge.
  • the impurity concentration of the n-type contact layer 126 may be, for example, 5 ⁇ 10 18 atm / cm 3, and is grown at a relatively high temperature, a first temperature (T1), for example, 900 to 1200 ° C. or less, for example, 2 ⁇ m or less.
  • T1 first temperature
  • the spacer layer 128 may be formed of a (Al, In, Ga) N-based group III nitride semiconductor layer having a smaller band gap than the barrier layer of the active region 129 and a larger band gap than the well layer.
  • the spacer layer 28 may include In x Ga 1-x N (0 ⁇ x ⁇ 1).
  • the spacer layer 128 is doped with a high concentration of n-type impurities to lower the forward voltage of the light emitting diode. As shown in FIG. 7, the doping concentration of the n-type impurity doped in the spacer layer 128 is higher than the n-type impurity doping concentration of the n-type contact layer 126.
  • the In composition ratio of the spacer layer 128 is preferably less than the In composition ratio in the InGaN quantum well layer. In this case, the charge can be well confined in the active region, thereby improving luminous efficiency.
  • the n-type impurity is doped in a region having a thickness adjacent to the active region 129. Then, the regions having a thickness other than regions having a thickness doped with the n-type impurity are undoped with the n-type impurity. As the n-type impurity is doped only in a region of the entire thickness of the spacer layer 128 adjacent to the active region 129, electrons can be smoothly injected from the spacer layer 128 into the active region 129. Can be.
  • the doping concentration in the region doped with the n-type impurity may be 9 ⁇ 10 19 atm / cm 3, which is relatively higher than the impurity doping concentration of the n-type contact layer 126. Accordingly, an increase in resistance of the spacer layer 128 may be prevented, and electron injection efficiency into the active region 129 may be increased by electrons generated therein. Meanwhile, as shown in FIG. 8, the spacer layer 128 has a smaller band gap than the barrier layer of the active region 129 and a larger band gap than that of the well layer.
  • the group nitride semiconductor layers 128a and 128b may be alternately stacked.
  • the spacer layer 128 alternates between In x Ga 1-x N (0 ⁇ x ⁇ 1) 128a and In y Ga 1-y N (0 ⁇ y ⁇ 1) 128b of different compositions.
  • In x Ga 1-x N (0 ⁇ x ⁇ 1) 28a is, for example, 30 to 40 microns thick
  • In y Ga 1-y N (0 ⁇ y ⁇ 1) 28b is 15 to 20 microns thick.
  • the spacer layer 128 having a stacked structure of In x Ga 1-x N (0 ⁇ x ⁇ 1) 128a and In y Ga 1-y N (0 ⁇ y ⁇ 1) 128b includes a spacer layer 128. It is possible to improve the crystallinity of the active region 129 formed on the (), and to reduce the strain.
  • the spacer layer 128 may be formed in 7 to 15 cycles. When the spacer layer 128 is less than 7 cycles, the spacer layer 128 has a weak effect of alleviating the strain induced in the active region. When the spacer layer 128 exceeds 15 cycles, the process time increases. Not preferred.
  • n-type impurities are doped in at least one layer 128a and 128b adjacent to the active region 129 in the spacer layer 128.
  • the remaining layers except for the layer doped with the n-type impurity undo the n-type impurity.
  • only the InGaN layer 128a and / or InGaN layer 128b adjacent to the active region 129 is doped with n-type impurities, so that the active region 129 is formed from the spacer layer 128. The electron can be injected smoothly into the inside.
  • the doping concentration of the n-type impurity doped InGaN layer 128a may be 9 ⁇ 10 19 atm / cm 3, which is relatively higher than the impurity doping concentration of the n-type contact layer 126. Accordingly, the resistance of the spacer layer 128 may be prevented from increasing, and the electron injection efficiency into the active region may be increased by the electrons generated therein.
  • the junction property between the spacer layer 128 and the active region 129 may be improved by doping a high concentration of n-type impurities only in at least one layer 128a and 128b adjacent to the active region 129. have.
  • the spacer layer 128c adjacent to the active region 129 may be an InGaN layer further containing In than other semiconductor layers constituting the spacer layer 128.
  • the amount of In contained in the spacer layer 128c adjacent to the active region 129 may be higher than that of the quantum well layer of the active region 129.
  • the doping of the n-type impurity is n-type contact layer 126. Doping to the doping concentration of n) and doping to the n-type contact layer 126 in the spacer layer 128c.
  • the active region 129 has a multi-quantum well structure in which a quantum barrier layer and a quantum well layer are alternately stacked, and the quantum well layer includes an InGaN layer.
  • the barrier layer may be formed of a gallium nitride based semiconductor layer having a wider band gap than that of the quantum well layer, for example, GaN, InGaN, AlGaN, or AlInGaN.
  • the In composition ratio in the InGaN quantum well layer is determined by the desired light wavelength.
  • the active region 129 is not doped with n-type impurities such as Si or Ge.
  • the p-type contact layer 133 is positioned on the active region 129.
  • the p-type contact layer 133 may be formed of, for example, GaN on the active region 129.
  • a transparent electrode (not shown), such as Ni / Au or indium tin oxide (ITO), is formed on the p-type contact layer 133, and the p-electrode 134 is formed on, for example, a lift-off process. Can be formed.
  • an n-electrode 135 such as Ti / Al may be formed on the n-type contact layer 126 by a leaf-off process.
  • the active region 129 is formed of In x Ga 1-x N (0) in which the quantum barrier layer and the quantum well layer are not doped with n-type impurities and mostly do not contain n-type impurities.
  • the crystallinity of the active region 129 is improved as it is grown on the spacer layer 128 having a stacked structure of ⁇ x ⁇ 1) 128a and In y Ga 1-y N (0 ⁇ y ⁇ 1) 128b. And strain can be reduced.
  • the active region 129 is formed from the spacer layer 128.
  • the electrons can be smoothly injected into the cavities, thereby increasing the recombination rate of the carriers in the active region 129. As a result, the luminous efficiency in the light emitting diode can be improved.
  • FIGS. 9 and 10 illustrate cross-sectional views and silicon doping profiles for describing a light emitting diode according to another embodiment of the present invention, respectively.
  • the light emitting diode according to the present embodiment is mostly the same as the stacked structure of the light emitting diode illustrated in FIGS. 6 to 8, except that the spacer layer 128 and the n-type contact layer ( 126 further includes an intermediate layer 127 doped with n-type impurities, and a p-type cladding layer 131 is interposed between the active region 129 and the p-type contact layer 133.
  • the intermediate layer 127 is relatively higher than the impurity doping concentration of the n-type contact layer 126 as shown in FIG. 10, and is relatively lower than the n-type impurity concentration of the spacer layer 128, for example, 2.5. ⁇ 10 19 atm / cm3 the n-type impurity is doped at a concentration of, for example, may include a n-AlGaN layer.
  • the composition of Al may be gradually lowered, or the composition of Al may be lowered step by step.
  • the composition range of Al is 10 to 15%, is laminated to a thickness of 10 to 100nm, preferably 30 to 60nm thickness.
  • the energy level of the intermediate layer 127 decreases gradually as it approaches the active region 129, and thus at the interface between the intermediate layer 127 and the spacer layer 128. It can have the lowest value.
  • the n-AlGaN layer can be formed in a multilayer film structure.
  • the n-AlGaN layer may be formed of a multilayer of AlGaN / GaN or AlGaN / InGaN.
  • the n-AlGaN layer is formed of a multilayer film, it has the purpose of improving the crystallinity of the AlGaN layer.
  • the composition of Al may be gradually or gradually lowered to the n-AlGaN layer toward the active region 129.
  • the intermediate layer 127 may include n-GaN 27a stacked between the n-AlGaN layer 127b and the spacer layer 128 at a thickness of 200 to 300 GHz.
  • the intermediate layer 127 may include an undoped GaN layer 127c and a low-doped n-GaN layer 127d as shown in FIG. 12, and an n-AlGaN layer 127b and an n-type contact.
  • it may be laminated between the layers 126 to a thickness of 1000-2000 mm 3.
  • the undoped GaN layer 127c is formed on the low-doped n-GaN layer 127d, the present invention is not limited thereto, and the n- is deposited on the undoped GaN layer 127c as necessary.
  • GaN layer 127d may be formed.
  • only one layer of the undoped GaN layer 127c or the low-doped n-GaN layer 127d may be formed.
  • the intermediate layer 127 includes an n-GaN 127a, an n-AlGaN layer 127b, and an undoped GaN layer between the spacer layer 128 and the n-type contact layer 126. 127c) and a low-doped n-GaN layer 127d.
  • the undoped GaN layer 127c may be formed of GaN without intentionally doped with a thickness of 100 to 5000 ⁇ . Since the undoped GaN layer 127c is not doped with impurities, the resistivity of the undoped GaN layer 127c is relatively higher than that of the n-type contact layer 126. Accordingly, electrons flowing from the n-type contact layer 126 into the active layer 129 may be evenly dispersed in the n-type contact layer 126 before passing through the undoped GaN layer 127c.
  • the resistivity is relatively higher than that of the n-type contact layer 126.
  • electrons flowing from the n-type contact layer 126 into the active layer 129 may be evenly dispersed in the n-type contact layer 126 before passing through the low-doped n-GaN layer 127c.
  • the p-type cladding layer 131 may function as an electron blocking layer, may be formed of AlGaN, and may have a multilayer structure.
  • the p-type cladding layer 131 may be formed of a multilayer of AlGaN / GaN or AlGaN / InGaN.
  • the crystallinity of the AlGaN layer may be improved.
  • the layer of the p-type cladding layer 131 adjacent to the active region 129 may be formed of AlGaN, and the AlGaN layer may gradually decrease in the composition of Al while going to the p-type contact layer 133.
  • the first AlGaN layer adjacent to the active region 129 may be thinner than other layers in the p-type cladding layer 131.
  • the AlGaN layer of the p-type cladding layer 131 preferably has a higher energy level than the n-AlGaN layer 127b. That is, in the composition of Al, the AlGaN layer of the p-type cladding layer 131 is set higher than the n-AlGaN layer 127b.
  • the conduction band on the n side may be higher than the conduction band on the p side when the forward voltage is applied. This is to mitigate this.
  • an InAlN layer may be further included between the active region 129 and the p-type cladding layer 131.
  • the composition of In in the InAlN layer may be about 0.10 to 0.20, and preferably, the composition of In may be about 0.17 to 0.18.
  • the growth temperature of the InAlN layer may be, for example, 845 ° C., and may be formed in a superlattice structure of InN / AlN.
  • the thickness of the InAlN layer is about 10 to 30 nm, preferably about 18 to 22 nm.
  • the p-type cladding layer 131 may be formed thinner than the thickness of the AlGaN layer.
  • the thickness of the InAlN layer may be thinner at a thickness of about 3: 2 as compared with the AlGaN layer forming the p-type cladding layer 131.
  • the doping concentration of the p-type impurity in the InAlN layer is about 8 x 10 17 / cm 3, and during doping, it is preferable to dope InN in a superlattice structure of InN / AlN.
  • the InAlN layer may serve to increase the hole concentration.
  • the InAlN layer formed between the active region 129 and the p-type cladding layer 131 may reduce the influence of temperature on the active region 129 when growing the p-type cladding layer 131 serving as an electron blocking layer. have.
  • the thicknesses of the n-type cladding layers can be associated with each other and can be adjusted as needed.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

신뢰성 있는 발광 다이오드 및 그것을 제조하는 방법이 개시된다. 본 발명의 일 태양에 따른 발광 다이오드는, 실리콘이 도핑된 n형 콘택층; p형 콘택층; n형 콘택층과 p형 콘택층 사이에 개재된 활성 영역; n형 콘택층과 활성 영역 사이에 개재된 초격자층; 초격자층과 n형 콘택층 사이에 개재된 언도프트 중간층; 및 언도프트층과 초격자층 사이에 개재된 전자 보강층을 포함한다. 초격자층은 활성 영역에 가장 가까운 마지막 층에만 의도적으로 실리콘이 도핑되며, 마지막 층의 실리콘 도핑 농도는 n형 콘택층의 실리콘 도핑 농도보다 높다. 활성 영역에 가깝게 위치하는 초격자층의 거의 모든 층에 실리콘을 의도적으로 도핑하지 않기 때문에 누설 전류를 감소시킬 수 있으며, 활성 영역에 가장 가까운 마지막층에 고농도의 실리콘을 도핑함으로써 접합(junction) 특성이 나빠지는 것을 방지하여 정전 방전 특성을 개선할 수 있다.

Description

발광 다이오드 및 그것을 제조하는 방법
본 발명은 발광 다이오드 및 그것을 제조하는 방법에 관한 것으로, 더욱 상세하게는 정전 방전 특성 및/또는 발광 효율이 향상된 신뢰성 있는 발광 다이오드 및 그것을 제조하는 방법에 관한 것이다.
일반적으로, 질화갈륨계 반도체는 풀컬러 디스플레이, 교통 신호등, 일반조명 및 광통신 기기의 광원으로 자외선, 청/녹색 발광 다이오드(light emitting diode) 또는 레이저 다이오드(laser diode)에 널리 이용되고 있다. 이러한 질화갈륨계 발광 소자는 n형 및 p형 질화갈륨반도체층 사이에 위치한 InGaN 계열의 다중양자우물 구조의 활성층을 포함하며, 상기 활성층 내의 양자우물층에서 전자와 정공이 재결합하는 원리로 빛을 생성시켜 방출시킨다.
도 1은 종래의 발광 다이오드를 설명하기 위한 단면도이다.
도 1을 참조하면, 상기 발광 다이오드는 기판(11), 저온버퍼층 또는 핵층(13), 언도프트 GaN층(15), n형 콘택층(17), 활성영역(25) 및 p형 콘택층(27)을 포함한다.
이러한 종래의 발광 다이오드는 n형 콘택층(17)과 p형 콘택층(27) 사이에 다중양자우물 구조의 활성영역(25)을 포함하여 발광 효율을 개선하고 있으며, 다중양자우물 구조 내의 InGaN 우물층의 In 함량을 조절하여 원하는 파장의 광을 방출할 수 있다.
상기 n형 콘택층(17)은 통상 1×1018/㎤ ~1×1019/㎤ 범위 내의 도핑 농도를 가지며 전자를 공급하는 역할을 한다. 발광 다이오드 내에서 전류 분산 성능은 발광 다이오드의 발광 효율에 큰 영향을 미친다. 상기 n형 콘택층(17) 및 p형 콘택층(27)에 각각 n-전극 및 p-전극(도시하지 않음)을 형성할 경우, n-전극 및 p-전극이 콘택층들(17, 27)에 접촉하는 면적의 크기 및 위치 등에 따라서 전류 집중 현상이 발생한다. 정전 방전과 같은 고전압이 발광 다이오드에 인가될 경우, 전류 집중에 기인하여 발광 다이오드가 쉽게 파괴될 수 있다. 더욱이, 저온 버퍼층(13)에서 생성된 실전위(threading dislocations)가 언도프트 GaN층(15), n형 콘택층(17), 활성 영역(25) 및 p형 콘택층(27)으로 전사되고, 이들 실전위를 통해 전류가 집중적으로 흐르기 때문에 정전 방전 특성이 더욱 나빠진다.
더욱이, GaN와 InN 사이에 약 11%의 격자부정합이 존재하기 때문에 InGaN 계열 다중양자우물구조에서는 양자우물과 양자장벽 계면에 강력한 스트레인이 발생하게 된다. 이러한 스트레인은 양자우물 내에 압전필드를 유발하여 내부양자효율(internal quantum efficiency)의 저하를 초래한다. 특히, 녹색 발광 다이오드의 경우, 양자우물에 함유되는 In의 양이 증가하기 때문에 압전필드에 의해 내부양자효율이 더욱 감소된다.
InGaN 발광 다이오드에 있어서, 다중양자 우물 구조의 활성 영역은 일반적으로 InGaN 우물층과 InGaN 장벽층이 교대로 적층되어 형성된다. 상기 우물층은 장벽층에 비해 밴드갭이 작은 반도체층으로 형성되며, 상기 우물층에서 전자와 정공의 재결합이 발생된다. 또한, 구동전압(Vf)을 낮추기 위해 장벽층들에 Si이 도핑될 수 있다. 그러나, Si 도핑은 활성영역의 결정질(crystal quality)에 악영향을 미친다. 아울러, 에피 성장 기술의 한계로, Si을 도핑함에 따라, 다중양자 우물 구조의 활성영역이 상대적으로 두꺼워지는 문제점이 있다. 특히, In이 포함된 활성 영역에 Si을 도핑할 경우, 활성 영역 표면 및 내부에 결정 결함(defect)이 많이 발생할 수 있으며, 분극 전기장에 의해 공간 전하 분리 현상이 발생되어 파장 쉬프트가 쉽게 발생된다.
한편, 저전류 하에서는 주입전류를 증가시킴에 따라 외부 양자 효율이 높아지지만, 고전류 하에서는 주입 전류를 증가시킴에 따라 오히려 외부 양자 효율이 떨어지는 현상이 발견된다. 이러한 현상은 효율 드룹(efficiency droop)이라고 불리며, 특히 고출력 발광 다이오드의 고효율화를 제한한다.
효율 드룹(efficiency droop)을 유발하는 원인으로는, 열진동(thermal vibration), 오거 재결합(Auger recombination), 다중양자우물구조 내에서의 내부 전기장, 결정구조에 의한 비-재결합율(non-recombination rate) 등을 들 수 있다.
열 또는 주울 가열(thrermal or Joule heating)에 따른 열진동(thermal vibration)에 의해 전자와 정공이 활성층 영역에 오래 머물지 못하여 효율 저하(efficiency droop)가 유발될 수 있고, 고전류 주입시 캐리어 농도 증가로 인한 오거 재결합(Auger recombination)의 발생에 의해 효율 저하(efficiency droop)가 유발될 수 있다. 또한, 고전압 인가에 따른 전자 오버플로우(electron overflow)에 의해 비-재결합율이 증가됨에 따라 효율 저하가 유발될 수 있으며, 반도체 결정내의 결함으로 인한 비발광 재결합율(nonraditive-recombination rate) 증가에 의해 효율 저하(efficiency droop)가 유발될 수 있다.
한편, 전자들이 활성층의 밖으로 빠져나가는 것을 막기 위해 활성층상에 AlGaN 전자 블록킹층(EBL)이 형성될 수 있다. 그러나, 활성층과 전자 블록킹층 내에 자발 분극 및 피에조 분극에 의해 내부 전기장이 발생될 수 있다. 활성층 및 전자 블록킹층내에서의 내부 전기장으로 인해 전자가 다중양자우물구조의 활성층을 통과하기 위해서는 높은 인가 전압이 필요하다. 특히, 350mA의 고출력 다이오드에서 인가전압이 빌트인 전압(built-in voltage)보다 커지게 되면, 활성층을 중심으로 n측에서의 전도대(conduction band)가 p측에서의 전도대보다 높은 에너지 준위를 갖게 되고, 전자블록킹층의 에너지 준위가 낮아져 누설전류(leakage current)가 증가되는 결과를 초래한다. 전자 블록킹층의 에너지 준위를 높이기 위해서는 전자 블록킹층내에서 Al 조성을 증가시킬 수 있으나, 이와 같은 방법은 결정질을 떨어뜨린다.
본 발명이 해결하려는 과제는, 개선된 정전 방전 특성을 갖는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하려는 다른 과제는, 전류 누설이 낮은 발광 다이오드를 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는, 전류 분산 성능을 개선한 발광 다이오드를 제조하는 방법을 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는 내부 전기장의 발생을 완화하여 구동 전압을 낮출 수 있는 발광 다이오드를 제공하는 것이다.
본 발명이 해결하려는 또 다른 과제는 효율 드룹을 완화할 수 있는 발광 다이오드를 제공하는 것이다.
상기 과제를 해결하기 위해, 본 발명의 일 태양에 따른 발광 다이오드는,
실리콘이 도핑된 n형 콘택층; p형 콘택층; 상기 n형 콘택층과 p형 콘택층 사이에 개재된 활성 영역; 상기 n형 콘택층과 상기 활성 영역 사이에 개재된 초격자층; 상기 초격자층과 상기 n형 콘택층 사이에 개재된 언도프트 중간층; 및 상기 언도프트층과 상기 초격자층 사이에 개재된 전자 보강층을 포함한다. 더욱이, 상기 초격자층은 상기 활성 영역에 가장 가까운 마지막 층에만 의도적으로 실리콘이 도핑되며, 상기 마지막 층의 실리콘 도핑 농도는 상기 n형 콘택층의 실리콘 도핑 농도보다 높다. 활성 영역에 가깝게 위치하는 초격자층의 거의 모든 층에 실리콘을 의도적으로 도핑하지 않기 때문에 누설 전류를 감소시킬 수 있으며, 활성 영역에 가장 가까운 마지막층에 고농도의 실리콘을 도핑함으로써 접합(junction) 특성이 나빠지는 것을 방지하여 정전 방전 특성을 개선할 수 있다. 특히, 상기 초격자층의 마지막 층은 상기 활성 영역에 접할 수 있다.
한편, 상기 전자 보강층에는 실리콘이 도핑될 수 있으며, 이때, 상기 전자 보강층의 실리콘 도핑 농도는 상기 n형 콘택층의 실리콘 도핑 농도보다 높은 것이 바람직하다. 나아가, 상기 전자 보강층은 상기 초격자층에 접할 수 있다. 또한, 상기 전자 보강층은 GaN로 형성되고, 상기 초격자층은 GaN와 InGaN을 교대로 적층하여 형성될 수 있다. 이때, 상기 초격자층의 마지막층은 GaN로 형성된다. 한편, 상기 초격자층의 마지막층의 실리콘 도핑 농도는 상기 전자 보강층의 실리콘 도핑 농도와 거의 동일할 수 있다.
한편, 상기 n형 콘택층은 GaN층을 포함할 수 있다. 또한, 상기 언도프트 중간층은 GaN로 형성될 수 있다. 상기 언도프트 중간층은 n형 콘택층에 비해 상대적으로 높은 비저항을 갖는다. 따라서, 상기 언도프트 중간층을 n형 콘택층 상에 배치함으로써 상기 n형 콘택층 내에서 전자들이 고르게 분산될 수 있다.
본 발명의 다른 태양에 따르면, 발광 다이오드 제조방법이 제공된다. 이 방법은, 기판 상에 버퍼층을 형성하고, 상기 버퍼층 상에 실리콘이 도핑된 n형 콘택층을 형성하고, 상기 n형 콘택층 상에 언도프트 중간층을 형성하고, 상기 중간층 상에 전자 보강층을 형성하고, 상기 전자 보강층 상에 초격자층을 형성하고, 상기 초격자층 상에 활성 영역을 형성하는 것을 포함한다. 여기서, 상기 초격자층은 마지막층에만 실리콘이 도핑되고, 상기 마지막층의 실리콘 도핑 농도는 n형 콘택층의 실리콘 도핑 농도보다 높다.
나아가, 상기 방법은 챔버 내로 질소 소스 가스 및 금속 소스 가스를 공급하여 제1 온도에서 질화갈륨계 반도체층의 상기 전자 보강층을 성장시키고, 상기 금속 소스 가스의 공급을 중단하고 상기 성장된 n측 질화갈륨계 반도체층을 상기 제1 온도의 기판 상에서 제1 시간 동안 유지하고, 상기 제1 시간이 경과한 후, 상기 기판의 온도를 제2 온도로 내리고, 상기 챔버 내로 금속 소스 가스를 공급하여 상기 제2 온도에서 상기 초격자층을 성장시킬 수 있다. 상기 제1 시간은 3분 내지 10분의 범위 내일 수 있다.
또한, 상기 초격자층 상에 활성층을 성장시킨 후, 금속 소스 가스의 공급을 중단하고, 상기 기판의 온도를 제2 시간 동안 제3 온도로 올리고, 상기 제3 온도에서 상기 활성층 상에 p형 질화갈륨계 반도체층을 성장시킬 수 있다. 상기 제2 시간은 5분 내지 15분의 범위 내일 수 있다.
전자 보강층을 초격자층의 성장 온도로 내리기 전에 전자보강층의 성장에 적합한 온도 또는 그 근처의 온도에서 제1 시간 동안 유지함으로써, 상기 제1 시간 동안, 챔버 내에 잔류하는 금속 소스 가스가 외부로 배출되어, 초격자층 성장 온도로 기판 온도를 내리는 동안 전자 보강층 상에 결정 품질이 좋지 않은 질화물층이 생성되는 것을 방지할 수 있다. 나아가, 상기 제1 시간 동안, 기판 상에 성장된 n측 질화갈륨계 반도체층이 열처리되어 결정 품질이 향상된다.
본 발명의 또 다른 태양에 따른 발광 다이오드는,
실리콘이 도핑된 n형 콘택층; p형 콘택층; 상기 n형 콘택층과 p형 콘택층 사이에 개재된 활성 영역; 상기 n형 콘택층과 상기 활성 영역 사이에 개재된 초격자층; 상기 초격자층과 상기 n형 콘택층 사이에 개재된 언도프트 중간층; 및 상기 언도프트층과 상기 초격자층 사이에 개재된 전자 보강층을 포함한다. 또한, 상기 n형 콘택층은 n형 GaN층들 및 상기 n형 GaN층들 사이에 개재된 n형 AlGaN층을 갖는다.
더욱이, 상기 발광 다이오드는 기판; 상기 기판 상에 위치하는 저온 버퍼층; 및 상기 저온 버퍼층과 상기 n형 콘택층 사이에 개재된 언도프트 GaN층을 더 포함할 수 있다.
상기 n형 GaN층들 사이에 n형 AlGaN층을 삽입함으로써 저온버퍼층에서 생성된 실전위가 활성영역으로 전사되는 것을 차단하여 누설전류를 낮추고 정전 방전 특성을 개선할 수 있다.
더욱이, 상기 초격자층은 상기 활성 영역에 가장 가까운 마지막 층에만 의도적으로 실리콘이 도핑되며, 상기 마지막 층의 실리콘 도핑 농도는 상기 n형 콘택층의 실리콘 도핑 농도보다 높을 수 있다. 활성 영역에 가깝게 위치하는 초격자층의 거의 모든 층에 실리콘을 의도적으로 도핑하지 않기 때문에 누설 전류를 감소시킬 수 있으며, 활성 영역에 가장 가까운 마지막층에 고농도의 실리콘을 도핑함으로써 접합(junction) 특성이 나빠지는 것을 방지하여 정전 방전 특성을 개선할 수 있다. 특히, 상기 초격자층의 마지막 층은 상기 활성 영역에 접할 수 있다.
한편, 상기 전자 보강층에는 실리콘이 도핑될 수 있으며, 이때, 상기 전자 보강층의 실리콘 도핑 농도는 상기 n형 콘택층의 실리콘 도핑 농도보다 높은 것이 바람직하다. 나아가, 상기 전자 보강층은 상기 초격자층에 접할 수 있다. 또한, 상기 전자 보강층은 GaN로 형성되고, 상기 초격자층은 GaN와 InGaN을 교대로 적층하여 형성될 수 있다. 이때, 상기 초격자층의 마지막층은 GaN로 형성된다. 한편, 상기 초격자층의 마지막층의 실리콘 도핑 농도는 상기 전자 보강층의 실리콘 도핑 농도와 거의 동일할 수 있다.
한편, 상기 언도프트 중간층은 GaN로 형성될 수 있다. 상기 언도프트 중간층은 n형 콘택층에 비해 상대적으로 높은 비저항을 갖는다. 따라서, 상기 언도프트 중간층을 n형 콘택층 상에 배치함으로써 상기 n형 콘택층 내에서 전자들이 고르게 분산될 수 있다.
본 발명의 또 다른 태양에 따르면, n형 콘택층; 상기 n형 콘택층 상부에 형성된 p형 콘택층; 상기 n형 콘택층과 상기 p형 콘택층 사이에 개재되는 다중양자우물 구조의 활성영역; 및 상기 n형 콘택층과 상기 활성영역 사이에 개재된 스페이서층을 포함하되, 상기 스페이서층은 n형 불순물이 도핑되어 있고, 상기 n형 불순물의 도핑 농도는 상기 n형 콘택층의 불순물 도핑 농도보다 상대적으로 높으며, 상기 활성영역은 n형 불순물이 언도핑된 발광 다이오드가 제공된다.
상기 스페이서층은 In을 포함하되, 상기 In의 함량은 상기 활성영역의 장벽층에서의 In 함량보다는 낮고 상기 우물층에서의 In 함량보다는 높을 수 있다.
상기 활성영역은 InGaN층을 포함하는 다중양자우물 구조일 수 있다.
상기 스페이서층은 InGaN층을 포함할 수 있으며, InxGa1-xN(0≤x<1)과 InyGa1-yN(0≤y<1)이 교대로 적층된 것일 수 있다. 상기 스페이서층은 서로 교대로 적층된 초격자층을 포함할 수 있다.
상기 스페이서층은 복수의 층으로 이루어지되, 상기 활성영역과 인접하는 적어도 하나의 층에는 n형 불순물이 도핑되어 있고, 그 나머지 층들은 n형 불순물이 언도핑되어 있되, 상기 n형 불순물의 도핑 농도는 상기 n형 콘택층의 불순물 도핑 농도보다 상대적으로 높을 수 있다.
상기 발광 다이오드는 상기 스페이서층과 상기 n형 콘택층사이에 형성된 중간층을 더 포함하되, 상기 중간층은 상기 n형 콘택층의 불순물 도핑 농도보다 상대적으로 높고, 상기 스페이서층에서의 상기 n형 불순물 농도보다는 상대적으로 낮게 n형 불순물이 도핑된 층을 포함할 수 있다.
상기 중간층은 n형 AlGaN층을 포함할 수 있다. 상기 n형 AlGaN층은 상기 활성영역에 가까울수록 Al의 조성이 점차로 또는 단계적으로 낮아질 수 있다. 상기 n형 AlGaN층은 AlGaN/GaN 또는 AlGaN/InGaN의 다층막 구조로 형성될 수 있다. 상기 중간층은 상기 스페이서층과 n형 AlGaN층사이에 n-GaN층을 더 포함할 수 있다. 상기 중간층은 상기 n형 AlGaN층과 상기 n형 콘택층 사이에 언도핑된 GaN층, 로우 도핑된 n-GaN층 중 적어도 하나를 더 포함할 수 있다.
상기 발광 다이오드는 상기 활성영역과 상기 p형 콘택층 사이에 형성된 p형 클래드층을 더 포함할 수 있다. 상기 p형 클래드층은 p형 AlGaN층을 포함할 수 있다. 상기 p형 AlGaN층은 AlGaN/GaN 또는 AlGaN/InGaN의 다층막 구조로 형성될 수 있다. 상기 p형 AlGaN층은 상기 활성영역에 인접한 층은 AlGaN으로 형성될 수 있다. 상기 p형 AlGaN층은 상기 활성영역에 인접한 상기 AlGaN층이 상기 p형 클래드층내의 다른 층들에 비하여 얇을 수 있다. 상기 p형 AlGaN층은 상기 p형 콘택층으로 가면서 Al의 조성이 점차로 또는 단계적으로 낮아질 수 있다.
상기 발광 다이오드는 상기 활성영역과 상기 p형 클래드층 사이에 InAlN층을 더 포함할 수 있다. 상기 InAlN층은 InN/AlN의 초격자 구조로 형성될 수 있다. 상기 InAlN층은 InN/AlN의 초격자 구조에서 InN층에 p형 불순물이 도핑될 수 있다.
본 발명에 따르면, 활성영역 근처에 배치된 초격자층 내의 대부분의 영역에 불순물을 의도적으로 도핑하지 않고 그 마지막층에 고농도의 실리콘을 도핑함으로써 누설전류 특성 및 정전 방전 특성을 향상시킬 수 있다. 더욱이, 상기 초격자층과 n형 콘택층 사이에 언도프트 중간층과 전자 보강층을 개재함으로써 전류를 분산시킬 수 있으며 순방향 전압의 증가를 방지할 수 있다.
나아가, 전자 보강층을 성장시킨 후, 전자 보강층의 성장 온도에서 소정 시간 동안 유지함으로써 전자 보강층의 결정 품질을 향상시킬 수 있으며, 또한, 활성층을 성장시킨 후, 금속 소스 가스의 공급을 중단하고 p측 질화갈륨계 반도체층을 성장시키기에 적합한 온도로 기판 온도를 상승시키는 시간을 상대적으로 길게 함으로써 누설전류를 낮출 수 있다.
또한, 상기 n형 GaN층들 사이에 n형 AlGaN층을 삽입함으로써 저온버퍼층에서 생성된 실전위가 활성영역으로 전사되는 것을 차단하여 누설전류를 낮추고 정전 방전 특성을 개선할 수 있다.
또한, 활성 영역의 결정질을 개선하여 활성 영역 내에서 캐리어의 재결합율을 높일 수 있다. 또한, 복수의 층으로 이루어진 스페이서층을 콘택층과 활성영역 사이에 형성함으로써 활성영역에 발생되는 스트레인을 완화할 수 있다. 또한, 활성영역과 인접한 층에만 선택적으로 n형 불순물이 도핑된 스페이서층을 통해 활성영역에서의 구동전압을 낮출 수 있다. 나아가, 전자 블록킹층의 역할을 증가시켜서 활성영역에서의 캐리어 재결합율을 증가시킬 수 있다.
도 1은 종래의 발광 다이오드를 설명하기 위한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 발광 다이오드의 실리콘 도핑 프로파일을 설명하기 위한 개략도이다.
도 4는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 발광 다이오드 제조 방법을 설명하기 위한 개략적인 온도 프로파일이다.
도 6, 도 7 및 도 8은 각각 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도, 실리콘 도핑 프로파일 및 스페이서층 구조를 나타낸다.
도 9 및 도 10은 각각 는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도 및 실리콘 도핑 프로파일을 나타낸다.
도 11은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 12는 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
도 13은 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 그리고, 도면에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이고, 도 3은 상기 발광 다이오드의 개략적인 실리콘 도핑 프로파일을 나타낸다.
도 2 및 도 3을 참조하면, 상기 발광 다이오드는 n형 콘택층(57), 언도프트 중간층(59), 전자 보강층(61), 초격자층(63), 활성영역(65) 및 p형 콘택층(69)을 포함한다. 또한, 상기 발광 다이오드는 기판(51), 저온 버퍼층 또는 핵층(53) 및 버퍼층(55)을 포함할 수 있으며, p형 클래드층(67)을 포함할 수 있다.
상기 기판(51)은 질화갈륨계 반도체층을 성장시키기 위한 기판으로, 사파이어, SiC, 스피넬 등 특별히 제한되지 않으며, 예컨대 패터닝된 사파이어 기판(PSS)일 수 있다.
상기 핵층(53)은 기판(51) 상에 버퍼층(55)을 성장시키기 위해 400~600℃의 저온에서 (Al, Ga)N로 형성될 수 있으며, 바람직하게는 GaN 또는 AlN로 형성된다. 상기 핵층은 약 25nm의 두께로 형성될 수 있다. 버퍼층(55)은 기판(51)과 n형 콘택층(57) 사이에서 전위와 같은 결함발생을 완화하기 위한 층으로, 상대적으로 고온에서 성장된다. 상기 버퍼층(55)은 예컨대, 언도프트 GaN로 형성될 수 있다.
상기 n형 콘택층(57)은 n형 불순물, 예컨대 Si이 도핑된 질화갈륨계 반도체층으로 형성된다. 상기 n형 콘택층(57)은 GaN층을 포함할 수 있으며, 단일층 또는 다중층으로 형성될 수 있다. 도 4에 도시된 바와 같이, 상기 n형 콘택층(57)은 n형의 제1 GaN층(57a), n형 AlGaN층(57b) 및 n형의 제2 GaN층(57c)을 포함할 수 있다. 즉, AlGaN층(57b)이 GaN층들(57a, 57c) 사이에 개재된다. 상기 n형 콘택층에 도핑되는 Si 도핑농도는 1×1018/㎤ ~1×1019/㎤ 범위 내일 수 있다.
예를 들어, 도 4에 도시된 바와 같이, 제1 n형 GaN층(57a)을 성장시킨 후, n형 AlGaN층(57b)을 성장시키면, n형 AlGaN층(57b)에 의해 이축 응력(biaxial stress)이 발생된다. 그 위에, 다시 제2 n형 GaN층(57c)을 성장시키면, 압축 응력에 의해 상기 이축 응력이 완화되며, 이러한 응력 변화에 기인하여 실전위를 감소시킬 수 있다. 따라서, n형 AlGaN층(57b)을 n형 GaN층들(57a, 57c) 사이에 배치함으로써, 핵층(53) 및 고온 버퍼층(55)을 통해 전사된 실전위들이 활성 영역(65) 측으로 전사되는 것을 방지할 수 있다.
언도프트 중간층(59)은 의도적으로 불순물이 도핑되지 않은 GaN로 100~5000Å의 두께로 형성될 수 있다. 언도프트 중간층(59)은 불순물이 도핑되지 않기 때문에, n형 콘택층에 비해 상대적으로 비저항이 높다. 따라서, n형 콘택층(57)에서 활성층(65)으로 유입되는 전자가 언도프트 중간층(59)을 통과하기 전에 n형 콘택층(57) 내에서 고르게 분산될 수 있다.
언도프트 중간층(59) 상에 전자 보강층(61)이 형성된다. 상기 전자 보강층(61)은 Si이 고농도로 도핑된 GaN로 10~2000Å의 두께로 형성될 수 있으며, 발광 다이오드의 순방향 전압을 낮춘다. 도 3에 도시된 바와 같이, 전자 보강층(61)에 도핑되는 Si의 도핑농도는 n형 콘택층(57)의 실리콘 도핑 농도보다 높다. 전자 보강층(61) 내의 실리콘 도핑 농도는 n형 콘택층(57)의 실리콘 도핑 농도의 4배 이상일 수 있다.
상기 n형 콘택층(57), 언도프트 중간층(59) 및 전자 보강층(61)은 챔버 내로 금속 소스 가스를 공급하여 연속적으로 성장될 수 있다. 금속 소스 가스의 원료로는 Al, Ga, In의 유기물, 예컨대 TMA, TMG 및/또는 TMI 등이 사용된다. 이들 층들은 제1 온도, 예컨대 1050℃~1150℃에서 성장될 수 있다.
상기 전자 보강층(61) 상에 초격자층(63)이 형성된다. 초격자층(63)은 GaN층과 InGaN층을, 예컨대 각각 20Å의 두께로 교대로 적층하여 형성될 수 있다. 상기 초격자층(63)의 첫째층은 GaN 또는 InGaN으로 형성될 수 있으나, 마지막층은 GaN로 형성되는 것이 바람직하다. 상기 초격자층(63)의 마지막층에는 Si이 고농도로 도핑된다. 상기 마지막층에 도핑되는 Si의 도핑농도는 n형 콘택층(57)에 도핑되는 Si의 농도보다 예컨대, 약 4배 내지 5배 높을 수 있다. 또한, 상기 초격자층(63)의 마지막층에 도핑되는 Si 농도는 전자 보강층(61)의 도핑농도와 거의 동일할 수 있다. 따라서, 상기 초격자층(63)의 마지막층과 상기 초격자층(63) 아래의 전자 보강층(61)이 고농도로 도핑된 층으로 형성되고, 그 사이에 위치하는 초격자층(63)의 나머지 층들은 언도프트 층으로 형성된다.
초격자층(63)의 대부분의 층들이 언도프트 층으로 형성되기 때문에 발광 다이오드의 누설전류를 감소시킬 수 있다. 또한, 초격자층(63)의 마지막층을 고농도로 도핑함으로써, 초격자층(63)과 활성 영역(65) 사이의 접합(junction) 특성을 향상시킬 수 있다.
한편, 상기 초격자층(63)은 전자 보강층(61)에 비해 상대적으로 낮은 온도에서 성장될 수 있다. 도 5에 도시된 바와 같이, 상기 초격자층(63)을 성장시키기 전, 상기 전자 보강층(61)이 성장된 후, 상기 금속 소스 가스의 공급을 중단하고 상기 성장된 전자 보강층(61)을 상기 제1 온도(T1)의 기판(21) 상에서 제1 시간(t1) 동안 유지한다. 제1 시간(t1)은 챔버 내에 잔류하는 금속 소스 가스가 충분히 배출될 수 있는 시간으로 약 3 내지 10분, 바람직하게는 약 5 내지 7분일 수 있다. 또한, 상기 제1 시간(t1) 동안, 전자보강층(61)을 포함하여 n형 콘택층(57) 및 중간층(59)이 열처리되어 n측 반도체층의 결정 품질이 향상된다.
이어서, 기판(21) 온도를 제1 온도(T1)에서 제2 온도(T2)로 내린다. 상기 제2 온도(T2)는 초격자층(63)을 성장시키기에 적합한 온도로 설정된다. 상기 제2 온도(T2) 예컨대 650~800℃의 범위 내일 수 있다.
상기 초격자층(63)의 성장이 완료된 후, 초격자층(63) 상에 활성영역(65)이 성장된다. 활성영역(65)은 초격자층(63)과 동일 또는 상대적으로 더 낮은 온도, 예컨대 650~750℃의 범위 내에서 성장될 수 있다. 예시를 간략화하기 위해, 도 5에 있어서, 활성 영역(65)이 초격자층(63)의 성장 온도인 제2 온도(T2)에서 성장되는 것으로 도시하였다.
활성영역(65)은 장벽층과 InGaN 양자우물층이 교대로 적층된 다중양자우물 구조를 가질 수 있다. 상기 장벽층은 양자우물층에 비해 밴드갭이 넓은 질화갈륨계 반도체층, 예컨대, GaN, InGaN, AlGaN 또는 AlInGaN로 형성될 수 있다. InGaN 양자우물층 내의 In 조성비는 원하는 광 파장에 의해 결정된다. 활성 영역(65)은 초격자층(63)의 마지막층에 접할 수 있다. 상기 활성 영역(65)의 장벽층 및 양자우물층은 활성 영역의 결정 품질을 향상시키기 위해 불순물이 도핑되지 않은 언도프트층으로 형성될 수 있으나, 순방향 전압을 낮추기 위해 일부 또는 전체 활성 영역 내에 불순물이 도핑될 수도 있다.
상기 활성 영역(65) 상에 p형 콘택층(69)이 위치하고, 상기 활성 영역(65)과 p형 콘택층(69) 사이에 p형 클래드층(67)이 개재될 수 있다. 예컨대, 활성 영역(65)의 성장이 완료된 후, 금속 소스 가스의 공급을 중단하고 기판(51)의 온도를 제2 시간(t2) 동안 제3 온도(T3)로 올린다. 상기 제2 시간(t2)은 챔버 내에 잔류하는 금속 소스 가스가 충분히 배출될 수 있는 시간으로 설정된다. 예컨대, 상기 제2 시간(t2)은 5분 내지 15분의 범위 내일 수 있다. 또는, 상기 활성 영역(65)의 성장이 완료된 후, 금속 소스 가스의 공급을 중단하고 기판(51)의 온도를 제3 시간 동안 활성 영역 성장 온도, 예컨대 제2 온도(T2)에서 제3 시간 동안 유지할 수 있다. 상기 제3 시간은, 예컨대 제1 시간과 동일한 시간, 즉 3분 내지 10분의 범위 내일 수 있다. 활성 영역(65)의 성장 완료된 후, 제3 시간 동안 제2 온도에서 유지하는 것과 제2 시간(t2) 동안 제2 온도에서 제3 온도로 올리는 것은 서로 대체 수단으로서 사용될 수 있으나, 이에 한정되는 것은 아니며, 서로 보완하여 사용될 수도 있다.
이어서, 제3 온도(T3)에서 챔버 내에 금속 소스 가스가 공급되어 p측 질화갈륨계 반도체층, 예컨대 p형 클래드층(67) 또는 p형 콘택층(69)이 성장된다. 상기 p형 클래드층(67)은 AlGaN일 수 있다. 또한, 상기 p형 질화갈륨계 반도체층(69)은 GaN의 단일층 또는 GaN층을 포함하는 다층 구조일 수 있다.
발광 다이오드의 에피층들의 성장이 완료된 후, 상기 에피층들을 이용하여 개별 발광 다이오드 칩들이 제조된다.
(실험예1)
MOCVD 장비를 사용하여 도 2 및 3을 참조하여 앞에서 설명한 구조의 에피층을 성장시켰다. 여기서, 다른 조건은 모두 동일하게 하고 GaN/InGaN 초격자층에서 Si 도핑 위치를 달리하였다. 언도프트 GaN 버퍼층(55) 상에 n형 GaN 콘택층(57), 언도프트 GaN 중간층(59), 고농도로 도핑된 GaN 전자 보강층(61)을 차례로 성장시키고, 상기 전자 보강층(61) 상에 상기 초격자층을 성장시켰으며, 초격자층 상에 다중양자우물 구조의 활성 영역(65), p형 AlGaN 클래드층(67) 및 p형 GaN 콘택층(69)을 차례로 성장시켰다.
비교예는 초격자층 내의 모든 GaN층에 Si을 도핑하였으며, 실시예는 초격자층의 마지막층인 GaN층에만 전자 보강층(61)과 동일한 고농도로 Si을 도핑하였다. 성장된 에피층을 기판과 함께 분할하여 광학 특성 및 전기적 특성을 측정하였으며 그 결과를 표 1에 요약하였다. 여기서, 정전 방전(ESD) 특성은 동일한 웨이퍼에서 제작된 양호한 발광 다이오드들에 대해 1000V의 역방향 전압을 이용하여 정전 방전 시험을 한 후의 불량 발생을 확인하여 ESD 패스 비율로 나타내었으며, 광 출력 및 전기적 특성값들은 ESD 시험 전에 측정된 값들을 비교예를 기준으로 백분율로 나타내었다.
표 1
ESD 패스 비율 피크 파장(nm) 순방향 전압(Vf) 광 출력 누설 전류@-5V 역방향 전압(Vr)@10㎂
비교예 0% 456.6 100 100 100 100
실시예 92% 451.5 100.6 97.4 11.61 118.6
표 1을 참조하면, 본 발명에 따른 실시예는 비교예와 대비하여 피크 파장이 약간 감소하고 순방향 전압이 약간 증가하였으며, 광출력이 약간 감소하였으나 큰 차이를 보이지 않았다. 그러나, 실시예는 비교예에 비해 누설전류가 급격히 감소하는 것으로 나타났으며, ESD 특성이 매우 향상된 것을 보여준다.
(실험예2)
MOCVD 장비를 사용하여 도 3 및 4를 참조하여 앞에서 설명한 구조의 에피층을 성장시켰다. 여기서, 다른 조건은 모두 동일하게 하고 n형 콘택층을 n형 GaN만으로 형성한 경우(비교예)와, n형 GaN층 사이에 n형 AlGaN층을 개재한 경우(실시예)를 비교하였다.
성장된 에피층을 기판과 함께 분할하여 광학 특성 및 전기적 특성을 측정하였으며 그 결과를 표 2에 요약하였다. 여기서, 정전 방전(ESD) 특성은 동일한 웨이퍼에서 제작된 양호한 발광 다이오드들에 대해 1000V의 역방향 전압을 이용하여 정전 방전 시험을 한 후의 불량 발생을 확인하여 ESD 패스 비율로 나타내었으며, 광 출력 및 누설전류는 ESD 시험 후 양호한 발광 다이오드들에서 측정된 값들을 비교예를 기준으로 백분율로 나타내었다.
표 2
ESD 패스 비율 피크 파장(nm) 광 출력 누설 전류@-5V
비교예 69.34% 454.0 100 100
실시예 87.68% 453.64 98.9 100
표 2를 참조하면, 본 발명에 따른 실시예는 비교예와 대비하여 피크 파장이 약간 감소하고 광출력이 약간 감소하는 것으로 나타났다. 그러나, 실시예는 비교예에 비해 ESD 특성이 상당히 향상된 것으로 나타났으며, ESD를 통과한 발광 다이오드들의 누설전류는 비교예와 실시예에서 차이가 없었다.
도 6은 본 발명의 일 실시예에 따른 발광 다이오드를 설명하기 위한 단면도이고, 도 7는 상기 발광 다이오드의 개략적인 실리콘 도핑 프로파일을 나타내고, 도 8은 상기 발광 다이오드의 스페이서층 구조를 보여준다.
도 6 내지 도 8을 참조하면, 상기 발광 다이오드는 기판(121), n형 콘택층(126), 스페이서층(128), 다중양자우물 구조의 활성영역(129), p형 콘택층(133)을 포함한다. 또한, 핵층(123) 및 언도프 GaN층(u-GaN, 125)이 상기 기판(121)과 n형 콘택층(126) 사이에 개재될 수 있다.
상기 기판(121)은 질화갈륨계 반도체층을 성장시키기 위한 기판으로, 사파이어, SiC, 스피넬 등 특별히 제한되지 않으며, 패터닝된 사파이어 기판(PSS)일 수 있다.
상기 핵층(123)은 기판(121) 상에 u-GaN(125)을 성장시키기 위해 400~600℃의 저온에서 (Al, Ga)N로 형성될 수 있으며, 바람직하게는 AlN로 형성된다. 상기 핵층은 약 25nm의 두께로 형성될 수 있다.
u-GaN층(125)은 기판(121)과 n형 콘택층(126) 사이에서 전위와 같은 결함의 발생을 완화하기 위한 층으로, 상대적으로 고온, 예컨대 900 ~ 1200℃에서 성장된다.
상기 n형 콘택층(126)은 n-전극(139)이 형성되는 층으로, Si 또는 Ge과 같은 n형 불순물이 도핑될 수 있다. 예컨대, 상기 n형 콘택층(126)의 불순물 농도는 예컨대 5×1018atm/㎤ 일 수 있으며, 상대적으로 고온, 제1 온도(T1), 예컨대 900 ~ 1200℃에서 예컨대 2㎛이하로 성장되는 n-GaN일 수 있다.
스페이서층(128)은 활성영역(129)의 장벽층에 비해 밴드갭이 작고 우물층에 비해 밴드갭이 큰 (Al, In, Ga)N 계열의 III족 질화물 반도체층으로 이루어질 수 있다. 예컨대, 스페이서층(28)은 InxGa1-xN(0≤x<1)을 포함할 수 있다.
스페이서층(128)은 n형 불순물이 고농도로 도핑되어 발광 다이오드의 순방향 전압을 낮춘다. 도 7에 도시된 바와 같이, 스페이서층(128)에 도핑되는 n형 불순물의 도핑농도는 n형 콘택층(126)의 n형 불순물 도핑 농도보다 높다.
스페이서층(128)의 In 조성비는 InGaN 양자우물층 내의 In 조성비보다 적은 것이 바람직한데, 이 경우, 전하를 활성영역 내에 잘 가둘 수 있어 발광효율을 향상시킬 수 있다.
이때, 상기 스페이서층(128)의 성장 방향을 기준으로 할 때 활성영역(129)과 인접하는 일부 두께의 영역에 n형 불순물을 도핑하도록 한다. 그리고, n형 불순물이 도핑된 두께의 영역들을 제외한 나머지 두께의 영역들은 n형 불순물을 언도핑하도록 한다. 스페이서층(128)의 전체 두께의 영역 중에서 활성영역(129)에 인접하는 일부 두께의 영역에만 n형 불순물이 도핑됨에 따라, 스페이서층(128)으로부터 활성영역(129) 내로 전자를 원활하게 주입할 수 있다. 또한, 상기 n형 불순물이 도핑된 영역에서의 도핑농도는 상기 n형 콘택층(126)의 불순물 도핑농도보다 상대적으로 높은 예컨대, 9×1019atm/㎤일 수 있다. 이에 따라, 스페이서층(128)의 저항 증가를 방지할 수 있으며, 그 내부에서 생성된 전자들에 의해 활성영역(129)내로의 전자 주입 효율을 높일 수 있다. 한편, 스페이서층(128)은, 도 8에 도시된 바와 같이, 활성영역(129)의 장벽층에 비해 밴드갭이 작고 우물층에 비해 밴드갭이 큰 (Al, In, Ga)N 계열의 III족 질화물 반도체층들(128a, 128b)이 교대로 적층된 구조를 가질 수 있다. 예컨대, 스페이서층(128)은 서로 다른 조성의 InxGa1-xN(0≤x<1)(128a)와 InyGa1-yN(0≤y<1)(128b)가 교대로 적층될 수 있다. InxGa1-xN(0≤x<1)(28a)는 예컨대 30 ~ 40Å의 두께로, InyGa1-yN(0≤y<1)(28b)는 15 ~ 20Å의 두께로 형성될 수 있다.
InxGa1-xN(0≤x<1)(128a)와 InyGa1-yN(0≤y<1)(128b)의 적층 구조를 가지는 스페이서층(128)은 스페이서층(128) 상에 형성되는 활성영역(129)의 결정성을 향상시킬 수 있으며, 스트레인을 감소시킬 수 있다. 스페이서층(128)은 7~15 주기로 형성될 수 있는데, 7주기 미만의 경우, 스페이서층(128)이 활성영역에 유발되는 스트레인을 완화시키는 효과가 미약하고, 15주기를 초과하면 공정시간이 증가되어 바람직하지 않다.
이때, 상기 스페이서층(128)에서 활성영역(129)에 인접하는 적어도 하나의 층(128a, 128b)에는 n형 불순물이 도핑된다. 그리고, n형 불순물이 도핑된 층들을 제외한 나머지 층들은 n형 불순물을 언도핑 한다. 스페이서층1(28)중에서 활성영역(129)에 인접하는 InGaN층(128a) 및/또는 InGaN층(128b)만 n형 불순물이 도핑되어 있음에 따라, 스페이서층(128)으로부터 활성영역(129) 내로 전자를 원활하게 주입할 수 있다. 또한, 상기 n형 불순물 도핑된 InGaN층(128a)의 도핑농도는 상기 n형 콘택층(126)의 불순물 도핑농도보다 상대적으로 높은 예컨대, 9×1019atm/㎤일 수 있다. 이에 따라, 스페이서층(128)의 저항 증가를 방지할 수 있으며, 그 내부에서 생성된 전자들에 의해 활성영역 내로의 전자 주입 효율을 높일 수 있다.
스페이서층(128)의 대부분의 층들이 언도프트 층으로 형성되기 때문에 발광 다이오드의 누설전류를 감소시킬 수 있다. 또한, 활성 영역(129)과 인접하는 적어도 하나의 층(128a, 128b)에만 n형 불순물을 고농도로 도핑함으로써 스페이서층(128)과 활성 영역(129) 사이의 접합(junction) 특성을 향상시킬 수 있다.
한편, 활성영역(129)에 인접하는 스페이서층(128c)은 스페이서층(128)을 구성하는 다른 반도체층보다 In을 더 포함하는 InGaN층으로 할 수 있다. 이때, 상기 활성영역(129)에 인접하는 스페이서층(128c)에 포함된 In의 양은 활성영역(129)의 양자 우물층보다 높을 수 있는데, 이 경우 n형 불순물의 도핑은 n형 콘택층(126)의 도핑 농도 정도로 도핑을 하며, 상기 스페이서층(128c)내에서 n형 콘택층(126)쪽에 도핑을 하는 것이 바람직하다.
활성영역(129)은 양자장벽층과 양자우물층이 교대로 적층된 다중양자우물 구조를 가지며, 양자우물층은 InGaN층을 포함한다. 상기 장벽층은 양자우물층에 비해 밴드갭이 넓은 질화갈륨계 반도체층, 예컨대, GaN, InGaN, AlGaN 또는 AlInGaN로 형성될 수 있다. InGaN 양자우물층 내의 In 조성비는 원하는 광 파장에 의해 결정된다. 활성영역(129)은 n형 불순물들, 예컨대 Si 이나 Ge이 도핑되어 있지 않다.
상기 활성 영역(129) 상에 p형 콘택층(133)이 위치한다. p형 콘택층(133)은 활성영역(129)위에 예컨대 GaN로 형성될 수 있다
또한, 상기 p형 콘택층(133) 상에 Ni/Au 또는 인디움 틴 산화막(ITO)과 같은 투명 전극(미도시됨)이 형성되고, 그 위에 p-전극(134)이 예컨대 리프트오프 공정으로 형성될 수 있다. 또한, 상기 n형 콘택층(126) 상에 Ti/Al 등의 n-전극(135)이 리프오프 공정으로 형성될 수 있다.
상술한 바와 같은 실시예에서는 활성영역(129)은 양자장벽층과 양자우물층에 n형 불순물이 도핑되어 있지 않음과 아울러, 대부분 n형 불순물이 포함되어 있지 않은 InxGa1-xN(0≤x<1)(128a)와 InyGa1-yN(0≤y<1)(128b)의 적층 구조를 가지는 스페이서층(128)위에서 성장됨에 따라 활성영역(129)의 결정성이 향상될 수 있으며, 스트레인이 감소될 수 있다. 또한, 스페이서층(128)중에서 활성영역(129)에 인접하는 InGaN층(128a) 및/또는 InGaN층(128b)에만 n형 불순물이 도핑되어 있음에 따라, 스페이서층(128)으로부터 활성영역(129) 내로 전자를 원활하게 주입할 수 있어 활성영역(129)에서 캐리어의 재결합율을 높일 수 있다. 그 결과, 발광 다이오드에서 발광 효율이 향상될 수 있다.
도 9 및 10은 각각 본 발명의 또 다른 실시예에 따른 발광 다이오드를 설명하기 위한 단면도 및 실리콘 도핑 프로파일을 나타낸다.
도 9 및 도 10를 참조하면, 본 실시예에 따른 발광 다이오드는 도 6 내지 도 8에 도시되어 설명된 발광 다이오드의 적층 구조와 대부분 같으며, 다만, 스페이서층(128)과 n형 콘텍층(126) 사이에 n형 불순물이 도핑된 중간층(127)을 더 포함하고 있으며, 활성영역(129)과 p형 콘택층(133)사이에 p형 클래드층(131)이 개재되어 있다.
상기 중간층(127)은 도 10에 도시된 바와 같이 상기 n형 콘택층(126)의 불순물 도핑 농도보다 상대적으로 높고, 상기 스페이서층(128)에서의 상기 n형 불순물 농도보다는 상대적으로 낮은 예컨대, 2.5×1019 atm/㎤의 농도로 n형 불순물이 도핑되며, 예컨대 n-AlGaN층을 포함할 수 있다.
n-AlGaN층은 활성영역(129)에 가까울수록 Al의 조성이 점차 낮아지도록 하거나, Al의 조성이 단계별로 낮아지도록 할 수 있다. 이때, Al의 조성 범위는 10 ~ 15%가 되며, 10 ~ 100nm의 두께로 적층되며, 바람직하게는 30 ~ 60nm의 두께로 할 수 있다. n-AlGaN층내에서 Al의 조성이 점점 또는 단계별로 낮아지게 설정됨에 따라, 중간층(127)의 에너지 준위는 활성영역(129)에 가까울수록 점점 낮아져서 중간층(127)과 스페이서층(128)의 경계면에서 가장 낮은 값을 가질 수 있다.
또한, n-AlGaN층은 다층막 구조로 형성될 수 있다. 예컨대, n-AlGaN층은 AlGaN/GaN 또는 AlGaN/InGaN의 다층막으로 형성될 수 있다. n-AlGaN층이 다층막으로 형성되는 경우 AlGaN층의 결정성을 좋게 하기 위한 목적을 가진다. 예컨대, n-AlGaN층은 활성영역(129)으로 가면서 Al의 조성이 점차로 또는 단계적으로 낮아질 수 있다.
한편, 중간층(127)은 도 11에 도시된 바와 같이 n-AlGaN층(127b)과 스페이서층(128) 사이에 200 ~ 300Å의 두께로 적층된 n-GaN(27a)을 포함할 수 도 있다.
또한, 중간층(127)은 도 12에 도시된 바와 같이 언도핑된 GaN층(127c), 로우 도핑된 n-GaN층(127d)을 포함할 수 있으며, n-AlGaN층(127b)과 n형 콘택층(126) 사이에 예컨대, 1000 ~ 2000Å의 두께로 적층될 수 있다. 도면에서는 로우 도핑된 n-GaN층(127d)상에 언도핑된 GaN층(127c)이 형성된 것으로 도시되어 있으나, 본 발명은 이에 한정되지 않고 필요에 따라 언도핑된 GaN층(127c)위에 n-GaN층(127d)이 형성될 수도 있다. 또한, 언도핑된 GaN층(127c) 또는 로우 도핑된 n-GaN층(127d) 중 어느 하나의 층만 형성될 수도 있다.
또한, 중간층(127)은 도 13에 도시된 바와 같이 스페이서층(128)과 n형 콘택층(126) 사이에 n-GaN(127a), n-AlGaN층(127b), 언도핑된 GaN층(127c), 로우 도핑된 n-GaN층(127d)을 포함할 수도 있다. 언도핑된 GaN층(127c)은 의도적으로 불순물이 도핑되지 않은 GaN로 100~5000Å의 두께로 형성될 수 있다. 언도핑된 GaN층(127c)은 불순물이 도핑되지 않기 때문에, n형 콘택층(126)에 비해 상대적으로 비저항이 높다. 따라서, n형 콘택층(126)에서 활성층(129)으로 유입되는 전자가 언도핑된 GaN층(127c)을 통과하기 전에 n형 콘택층(126) 내에서 고르게 분산될 수 있다.
로우 도핑된 n-GaN층(127d)은 n형 콘택층(126)에 비해 불순물이 낮은 농도로 도핑되기 때문에, n형 콘택층(126)에 비해 상대적으로 비저항이 높다. 따라서, n형 콘택층(126)에서 활성층(129)으로 유입되는 전자가 로우 도핑된 n-GaN층(127c)을 통과하기 전에 n형 콘택층(126) 내에서 고르게 분산될 수 있다.
한편, 상기 p형 클래드층(131)은 전자 블록킹층(electron blocking layer)으로 기능하며, AlGaN으로 형성될 수 있으며, 다층막 구조로 형성될 수 있다. 예컨대, p형 클래드층(131)은 AlGaN/GaN 또는 AlGaN/InGaN의 다층막으로 형성될 수 있다. p형 클래드층(131)이 다층막으로 형성되는 경우 AlGaN층의 결정성을 향상시킬 수 있다. 예컨대, 상기 p형 클래드층(131)은 활성영역(129)에 인접한 층은 AlGaN으로 형성되며, 상기 AlGaN층은 p형 콘택층(133)으로 가면서 Al의 조성이 점차 낮아질 수 있다. 이는 p형 클래드층(131)과 p형 콘택층(133)과의 계면에 의한 분극화(polarization) 현상을 줄이기 위한 것이다. 또한, 활성영역(129)에 인접한 첫번째 AlGaN층은 p형 클래드층(131)내의 다른 층들에 비하여 얇은 것이 좋다. 한편, 상기 p형 클래드층(131)의 AlGaN층은 상기 n-AlGaN층(127b)보다 에너지 준위가 높은 것이 바람직하다. 즉, Al의 조성에 있어 상기 p형 클래드층(131)의 AlGaN층이 상기 n-AlGaN층(127b)에 비하여 높게 설정된다. 상기 p형 클래드층(131)의 AlGaN층이 상기 n-AlGaN층(127b)에 비하여 Al의 조성이 높게 설정됨에 따라, 순방향 전압 인가시 활성층을 중심으로 n측에서의 전도대가 p측에서의 전도대보다 높아질 수 있기 때문에 이를 완화하기 위한 것이다.
또한, 활성영역(129)과 p형 클래드층(131)사이에 InAlN층을 더 포함할 수 있다. 이 경우 InAlN층에서 In의 조성은 약 0.10 ∼ 0.20 사이 정도가 될 수 있으며, 바람직하게는 In의 조성은 약 0.17 ∼ 0.18일 수 있다. 이때 InAlN층의 성장 온도는 예컨대 845℃일 수 있으며, InN/AlN의 초격자 구조로 형성될 수 있다. 또한, InAlN층의 두께는 약 10 ∼ 30nm정도이며, 바람직하게는 약 18 ∼ 22nm 정도로 형성될 수 있다. p형 클래드층(131)을 형성하는 AlGaN층의 두께보다 얇게 형성될 수 있다. 예컨대, InAlN층의 두께는 p형 클래드층(131)을 형성하는 AlGaN층에 비하여 3:2 정도의 두께로 얇게 형성할 수 있다. InAlN층에서 p형 불순물의 도핑농도는 약 8 ×1017/㎤정도이며, 도핑시에는 InN/AlN의 초격자 구조에서 InN에 도핑하는 것이 바람직하다. 이 경우, InAlN층은 홀농도를 증가시키는 역할을 할 수 있다. 활성영역(129)과 p형 클래드층(131)사이에 형성되는 InAlN층은 전자 블록킹층으로 기능하는 p형 클래드층(131)을 성장시킬 때 활성영역(129)에 대한 온도의 영향을 줄일 수 있다.
상술된 본 발명의 실시예들에서 스페이서층(128) 중에서 n형 불순물이 도핑되는 층의 개수 및 n형 불순물의 도핑 농도, 적층 두께, 적층 횟수와, 상기 중간층(127), 언도핑된 층, n형 클래드층의 두께는 서로 연관될 수 있으며 필요에 따라 조절될 수 있다.
이상의 본 발명은 상기에 기술된 실시예들에 의해 한정되지 않고, 당업자들에 의해 다양한 변형 및 변경을 가져올 수 있으며, 이는 첨부된 청구항에서 정의되는 본 발명의 취지와 범위에 포함된다.

Claims (42)

  1. 실리콘이 도핑된 n형 콘택층;
    p형 콘택층;
    상기 n형 콘택층과 p형 콘택층 사이에 개재된 활성 영역;
    상기 n형 콘택층과 상기 활성 영역 사이에 개재된 초격자층;
    상기 초격자층과 상기 n형 콘택층 사이에 개재된 언도프트 중간층; 및
    상기 언도프트층과 상기 초격자층 사이에 개재된 전자 보강층을 포함하고,
    상기 초격자층은 상기 활성 영역에 가장 가까운 마지막 층에만 의도적으로 실리콘이 도핑되며, 상기 마지막 층의 실리콘 도핑 농도는 상기 n형 콘택층의 실리콘 도핑 농도보다 높은 발광 다이오드.
  2. 청구항 1에 있어서, 상기 초격자층의 마지막 층은 활성 영역에 접하는 발광 다이오드.
  3. 청구항 1에 있어서, 상기 전자 보강층에는 실리콘이 도핑되고, 상기 전자 보강층의 실리콘 도핑 농도는 상기 n형 콘택층의 실리콘 도핑 농도보다 높은 발광 다이오드.
  4. 청구항 3에 있어서, 상기 전자 보강층은 상기 초격자층에 접하는 발광 다이오드.
  5. 청구항 4에 있어서, 상기 전자 보강층은 GaN로 형성되고, 상기 초격자층은 GaN와 InGaN을 교대로 적층하여 형성되되, 상기 초격자층의 마지막층은 GaN로 형성된 발광 다이오드.
  6. 청구항 5에 있어서, 상기 n형 콘택층은 GaN층을 포함하고, 상기 언도프트층은 GaN로 형성된 발광 다이오드.
  7. 청구항 1에 있어서, 상기 초격자층의 마지막층의 실리콘 도핑 농도는 상기 전자 보강층의 실리콘 도핑 농도와 동일한 발광 다이오드.
  8. 기판 상에 버퍼층을 형성하고,
    상기 버퍼층 상에 실리콘이 도핑된 n형 콘택층을 형성하고,
    상기 n형 콘택층 상에 언도프트 중간층을 형성하고,
    상기 중간층 상에 전자 보강층을 형성하고,
    상기 전자 보강층 상에 초격자층을 형성하고,
    상기 초격자층 상에 활성 영역을 형성하는 것을 포함하되,
    상기 초격자층은 마지막층에만 실리콘이 도핑되고, 상기 마지막층의 실리콘 도핑 농도는 n형 콘택층의 실리콘 도핑 농도보다 높은 발광 다이오드 제조 방법.
  9. 청구항 8에 있어서, 챔버 내로 질소 소스 가스 및 금속 소스 가스를 공급하여 제1 온도에서 질화갈륨계 반도체층의 전자 보강층을 성장시키고,
    상기 금속 소스 가스의 공급을 중단하고 상기 성장된 n측 질화갈륨계 반도체층을 상기 제1 온도의 기판 상에서 제1 시간 동안 유지하고,
    상기 제1 시간이 경과한 후, 상기 기판의 온도를 제2 온도로 내리고,
    상기 챔버 내로 금속 소스 가스를 공급하여 상기 제2 온도에서 상기 초격자층을 성장시키는 것을 포함하는 발광 다이오드 제조 방법.
  10. 청구항 9에 있어서, 상기 제1 시간은 3분 내지 10분의 범위 내인 것을 특징으로 하는 발광 다이오드 제조 방법.
  11. 청구항 9에 있어서, 상기 초격자층 상에 활성층을 성장시킨 후, 금속 소스 가스의 공급을 중단하고,
    상기 기판의 온도를 제2 시간 동안 제3 온도로 올리고,
    상기 제3 온도에서 상기 활성층 상에 p형 질화갈륨계 반도체층을 성장시키는 것을 포함하는 발광 다이오드 제조 방법.
  12. 청구항 11에 있어서, 상기 제2 시간은 5분 내지 15분의 범위 내인 것을 특징으로 하는 발광 다이오드 제조 방법.
  13. 실리콘이 도핑된 n형 콘택층;
    p형 콘택층;
    상기 n형 콘택층과 p형 콘택층 사이에 개재된 활성 영역;
    상기 n형 콘택층과 상기 활성 영역 사이에 개재된 초격자층;
    상기 초격자층과 상기 n형 콘택층 사이에 개재된 언도프트 중간층; 및
    상기 언도프트층과 상기 초격자층 사이에 개재된 전자 보강층을 포함하고,
    상기 n형 콘택층은 n형 GaN층들 및 상기 n형 GaN층들 사이에 개재된 n형 AlGaN층을 갖는 발광 다이오드.
  14. 청구항 13에 있어서,
    기판;
    상기 기판 상에 위치하는 저온 버퍼층; 및
    상기 저온 버퍼층과 상기 n형 콘택층 사이에 개재된 언도프트 GaN층을 더 포함하는 발광 다이오드.
  15. 청구항 13에 있어서, 상기 초격자층은 상기 활성 영역에 가장 가까운 마지막 층에만 의도적으로 실리콘이 도핑되며, 상기 마지막 층의 실리콘 도핑 농도는 상기 n형 콘택층의 실리콘 도핑 농도보다 높은 발광 다이오드.
  16. 청구항 15에 있어서, 상기 초격자층의 마지막 층이 활성 영역에 접하는 발광 다이오드.
  17. 청구항 16에 있어서, 상기 초격자층은 GaN와 InGaN을 교대로 적층하여 형성되되, 상기 초격자층의 마지막층은 GaN로 형성된 발광 다이오드.
  18. 청구항 13에 있어서, 상기 초격자층의 마지막층의 실리콘 도핑 농도는 상기 전자 보강층의 실리콘 도핑 농도와 동일한 발광 다이오드.
  19. 청구항 13에 있어서, 상기 초격자층의 마지막층의 실리콘 도핑 농도는 상기 전자 보강층의 실리콘 도핑 농도와 동일한 발광 다이오드.
  20. 청구항 13에 있어서, 상기 전자 보강층은 상기 초격자층에 접하는 발광 다이오드.
  21. n형 콘택층;
    상기 n형 콘택층 상부에 형성된 p형 콘택층;
    상기 n형 콘택층과 상기 p형 콘택층 사이에 개재되는 다중양자우물 구조의 활성영역; 및
    상기 n형 콘택층과 상기 활성영역 사이에 개재된 스페이서층을 포함하되,
    상기 스페이서층은 n형 불순물이 도핑되어 있고, 상기 n형 불순물의 도핑 농도는 상기 n형 콘택층의 불순물 도핑 농도보다 상대적으로 높으며,
    상기 활성영역은 n형 불순물이 언도핑된 것을 특징으로 하는 발광 다이오드.
  22. 청구항 21에 있어서, 상기 스페이서층은 In을 포함하되, 상기 In의 함량은 상기 활성영역의 장벽층에서의 In 함량보다는 낮고 상기 우물층에서의 In 함량보다는 높은 것을 특징으로 하는 발광 다이오드.
  23. 청구항 21에 있어서,
    상기 활성영역은 InGaN층을 포함하는 다중양자우물 구조인 것을 특징으로 하는 발광 다이오드.
  24. 청구항 21에 있어서, 상기 스페이서층은 InGaN층을 포함하는 것을 특징으로 하는 발광 다이오드.
  25. 청구항 24에 있어서,
    상기 스페이서층은 InxGa1-xN(0≤x<1)과 InyGa1-yN(0≤y<1)이 교대로 적층된 것을 특징으로 하는 발광 다이오드.
  26. 청구항 21에 있어서,
    상기 스페이서층은 서로 교대로 적층된 초격자층을 포함하는 것을 특징으로 하는 발광 다이오드.
  27. 청구항 21에 있어서,
    상기 스페이서층은 복수의 층으로 이루어지되, 상기 활성영역과 인접하는 적어도 하나의 층에는 n형 불순물이 도핑되어 있고, 그 나머지 층들은 n형 불순물이 언도핑되어 있되, 상기 n형 불순물의 도핑 농도는 상기 n형 콘택층의 불순물 도핑 농도보다 상대적으로 높은 것을 특징으로 하는 발광 다이오드.
  28. 청구항 21에 있어서,
    상기 스페이서층과 상기 n형 콘택층사이에 형성된 중간층을 더 포함하되,
    상기 중간층은 상기 n형 콘택층의 불순물 도핑 농도보다 상대적으로 높고, 상기 스페이서층에서의 상기 n형 불순물 농도보다는 상대적으로 낮게 n형 불순물이 도핑된 층을 포함하는 것을 특징으로 하는 발광 다이오드.
  29. 청구항 28에 있어서,
    상기 중간층은 n형 AlGaN층을 포함하는 것을 특징으로 하는 발광 다이오드.
  30. 청구항 29에 있어서,
    상기 n형 AlGaN층은 상기 활성영역에 가까울수록 Al의 조성이 점차로 또는 단계적으로 낮아지는 것을 특징으로 하는 발광 다이오드.
  31. 청구항 29에 있어서,
    상기 n형 AlGaN층은 AlGaN/GaN 또는 AlGaN/InGaN의 다층막 구조로 형성된 것을 특징으로 하는 발광 다이오드.
  32. 청구항 29에 있어서,
    상기 중간층은 상기 스페이서층과 n형 AlGaN층사이에 n-GaN층을 더 포함하는 것을 특징으로 하는 발광 다이오드.
  33. 청구항 29에 있어서,
    상기 중간층은 상기 n형 AlGaN층과 상기 n형 콘택층 사이에 언도핑된 GaN층, 로우 도핑된 n-GaN층 중 적어도 하나를 더 포함하는 것을 특징으로 하는 발광 다이오드.
  34. 청구항 21에 있어서,
    상기 활성영역과 상기 p형 콘택층 사이에 형성된 p형 클래드층을 더 포함하는 것을 특징으로 하는 발광 다이오드.
  35. 청구항 34에 있어서,
    상기 p형 클래드층은 p형 AlGaN층을 포함하는 것을 특징으로 하는 발광 다이오드.
  36. 청구항 35에 있어서, 상기 p형 AlGaN층은 AlGaN/GaN 또는 AlGaN/InGaN의 다층막 구조로 형성된 것을 특징으로 하는 발광 다이오드.
  37. 청구항 36에 있어서,
    상기 p형 AlGaN층은 상기 활성영역에 인접한 층은 AlGaN으로 형성된 것을 특징으로 하는 발광 다이오드,
  38. 청구항 36에 있어서,
    상기 p형 AlGaN층은 상기 활성영역에 인접한 상기 AlGaN층이 상기 p형 클래드층내의 다른 층들에 비하여 얇은 것을 특징으로 하는 발광 다이오드.
  39. 청구항 35에 있어서, 상기 p형 AlGaN층은 상기 p형 콘택층으로 가면서 Al의 조성이 점차로 또는 단계적으로 낮아지는 것을 특징으로 하는 발광 다이오드.
  40. 청구항 34에 있어서,
    상기 활성영역과 상기 p형 클래드층 사이에 InAlN층을 더 포함하는 것을 특징으로 하는 발광 다이오드.
  41. 청구항 40에 있어서,
    상기 InAlN층은 InN/AlN의 초격자 구조로 형성된 것을 특징으로 하는 발광 다이오드.
  42. 청구항 41에 있어서,
    InAlN층은 InN/AlN의 초격자 구조에서 InN층에 p형 불순물이 도핑된 것을 특징으로 하는 발광 다이오드.
PCT/KR2011/000002 2010-01-05 2011-01-03 발광 다이오드 및 그것을 제조하는 방법 WO2011083940A2 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP11731878.2A EP2523228B1 (en) 2010-01-05 2011-01-03 Light emitting diode
JP2012547950A JP5709899B2 (ja) 2010-01-05 2011-01-03 発光ダイオード及びその製造方法
CN201180012486.5A CN102782883B (zh) 2010-01-05 2011-01-03 发光二极管及其制造方法

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
KR20100000559 2010-01-05
KR10-2010-0000559 2010-01-05
KR10-2010-0052861 2010-06-04
KR1020100052861A KR101648948B1 (ko) 2010-06-04 2010-06-04 신뢰성 있는 발광 다이오드 및 그것을 제조하는 방법
KR10-2010-0052860 2010-06-04
KR1020100052860A KR20110133239A (ko) 2010-06-04 2010-06-04 신뢰성 있는 발광 다이오드
KR10-2010-0113666 2010-11-16
KR1020100113666A KR101712549B1 (ko) 2010-01-05 2010-11-16 스페이서층을 가지는 발광 다이오드

Publications (2)

Publication Number Publication Date
WO2011083940A2 true WO2011083940A2 (ko) 2011-07-14
WO2011083940A3 WO2011083940A3 (ko) 2011-11-24

Family

ID=45564153

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/KR2011/000002 WO2011083940A2 (ko) 2010-01-05 2011-01-03 발광 다이오드 및 그것을 제조하는 방법

Country Status (5)

Country Link
US (4) US8357924B2 (ko)
EP (1) EP2523228B1 (ko)
JP (1) JP5709899B2 (ko)
CN (1) CN102782883B (ko)
WO (1) WO2011083940A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015511776A (ja) * 2012-03-29 2015-04-20 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光素子
US10164150B2 (en) 2012-03-29 2018-12-25 Seoul Viosys Co., Ltd. Near UV light emitting device
US10177273B2 (en) 2012-03-29 2019-01-08 Seoul Viosys Co., Ltd. UV light emitting device

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5836122B2 (ja) 2008-07-07 2015-12-24 グロ アーベーＧｌｏ Ａｂ ナノ構造のｌｅｄ
DE102009060747A1 (de) 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterchip
CN102782883B (zh) 2010-01-05 2015-07-29 首尔伟傲世有限公司 发光二极管及其制造方法
JP5885942B2 (ja) * 2011-05-30 2016-03-16 シャープ株式会社 窒化物半導体発光素子およびその製造方法
WO2012170994A2 (en) * 2011-06-10 2012-12-13 The Regents Of The University Of California Low droop light emitting diode structure on gallium nitride semipolar substrates
US9343641B2 (en) * 2011-08-02 2016-05-17 Manutius Ip, Inc. Non-reactive barrier metal for eutectic bonding process
US8669585B1 (en) 2011-09-03 2014-03-11 Toshiba Techno Center Inc. LED that has bounding silicon-doped regions on either side of a strain release layer
WO2013049817A1 (en) * 2011-09-30 2013-04-04 The Regents Of The University Of California Opto-electrical devices with reduced efficiency droop and forward voltage
EP2626917B1 (en) * 2012-02-10 2017-09-27 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik A CMOS-compatible germanium tunable Laser
JP5881560B2 (ja) * 2012-08-30 2016-03-09 株式会社東芝 半導体発光装置及びその製造方法
KR101936305B1 (ko) * 2012-09-24 2019-01-08 엘지이노텍 주식회사 발광소자
US10153394B2 (en) 2012-11-19 2018-12-11 Genesis Photonics Inc. Semiconductor structure
TWI524551B (zh) 2012-11-19 2016-03-01 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件
TWI535055B (zh) 2012-11-19 2016-05-21 新世紀光電股份有限公司 氮化物半導體結構及半導體發光元件
KR20140074516A (ko) * 2012-12-10 2014-06-18 서울바이오시스 주식회사 질화갈륨계 반도체층 성장 방법 및 발광 소자 제조 방법
US20160005919A1 (en) * 2013-02-05 2016-01-07 Tokuyama Corporation Nitride semiconductor light emitting device
JP2014183285A (ja) * 2013-03-21 2014-09-29 Stanley Electric Co Ltd 発光素子
KR102035292B1 (ko) * 2013-04-11 2019-10-22 서울바이오시스 주식회사 개선된 정전 방전 특성을 갖는 발광 다이오드
US9577144B2 (en) * 2013-04-12 2017-02-21 Seoul Viosys Co., Ltd. Ultraviolet light-emitting device
CN103337572A (zh) * 2013-06-28 2013-10-02 武汉迪源光电科技有限公司 一种GaN基LED外延结构及其生长方法
CN103560190B (zh) * 2013-11-15 2016-03-02 湘能华磊光电股份有限公司 阻挡电子泄漏和缺陷延伸的外延生长方法及其结构
US10109767B2 (en) * 2014-04-25 2018-10-23 Seoul Viosys Co., Ltd. Method of growing n-type nitride semiconductor, light emitting diode and method of fabricating the same
WO2015181657A1 (en) 2014-05-27 2015-12-03 The Silanna Group Pty Limited Advanced electronic device structures using semiconductor structures and superlattices
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
CN106663718B (zh) 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 光电装置
KR102427203B1 (ko) 2014-05-27 2022-07-29 실라나 유브이 테크놀로지스 피티이 리미티드 n-형 및 p-형 초격자를 포함하는 전자 디바이스
EP2988339B1 (en) * 2014-08-20 2019-03-27 LG Innotek Co., Ltd. Light emitting device
CN104157758B (zh) * 2014-08-21 2017-02-15 湘能华磊光电股份有限公司 发光二极管的外延片及其制作方法
TWI612686B (zh) 2014-09-03 2018-01-21 晶元光電股份有限公司 發光元件及其製造方法
DE102014113975A1 (de) * 2014-09-26 2016-03-31 Osram Opto Semiconductors Gmbh Elektronisches Bauelement
US11421827B2 (en) 2015-06-19 2022-08-23 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11997768B2 (en) 2014-09-28 2024-05-28 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US11686436B2 (en) 2014-09-28 2023-06-27 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and light bulb using LED filament
US11525547B2 (en) 2014-09-28 2022-12-13 Zhejiang Super Lighting Electric Appliance Co., Ltd LED light bulb with curved filament
US11543083B2 (en) 2014-09-28 2023-01-03 Zhejiang Super Lighting Electric Appliance Co., Ltd LED filament and LED light bulb
US12007077B2 (en) 2014-09-28 2024-06-11 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED filament and LED light bulb
US11073248B2 (en) 2014-09-28 2021-07-27 Zhejiang Super Lighting Electric Appliance Co., Ltd. LED bulb lamp
US11085591B2 (en) 2014-09-28 2021-08-10 Zhejiang Super Lighting Electric Appliance Co., Ltd LED light bulb with curved filament
TWI568016B (zh) * 2014-12-23 2017-01-21 錼創科技股份有限公司 半導體發光元件
CN104538518B (zh) * 2015-01-12 2017-07-14 厦门市三安光电科技有限公司 氮化物发光二极管
CN104600165B (zh) * 2015-02-06 2018-03-23 安徽三安光电有限公司 一种氮化物发光二极体结构
CN104701432A (zh) * 2015-03-20 2015-06-10 映瑞光电科技(上海)有限公司 GaN 基LED 外延结构及其制备方法
JP2017069299A (ja) * 2015-09-29 2017-04-06 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子
KR102391513B1 (ko) * 2015-10-05 2022-04-27 삼성전자주식회사 물질막 적층체, 발광 소자, 발광 패키지, 및 발광 소자의 제조 방법
DE102016117477A1 (de) 2016-09-16 2018-03-22 Osram Opto Semiconductors Gmbh Halbleiterschichtenfolge
JP6477642B2 (ja) * 2016-09-23 2019-03-06 日亜化学工業株式会社 発光素子
JP6853882B2 (ja) 2016-10-24 2021-03-31 グロ アーベーＧｌｏ Ａｂ 発光ダイオード、ディスプレイデバイス、および、直視型ディスプレイデバイス
KR102604739B1 (ko) * 2017-01-05 2023-11-22 삼성전자주식회사 반도체 발광 장치
JP6674394B2 (ja) * 2017-02-01 2020-04-01 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
DE102017104370A1 (de) * 2017-03-02 2018-09-06 Osram Opto Semiconductors Gmbh Halbleiterkörper
KR102432226B1 (ko) * 2017-12-01 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
US10982048B2 (en) 2018-04-17 2021-04-20 Jiaxing Super Lighting Electric Appliance Co., Ltd Organosilicon-modified polyimide resin composition and use thereof
WO2019240894A1 (en) * 2018-06-14 2019-12-19 Glo Ab Epitaxial gallium nitride based light emitting diode and method of making thereof
CN109616561B (zh) * 2018-12-13 2020-04-28 广东工业大学 深紫外led芯片、深紫外led外延片及其制备方法
JP6968122B2 (ja) * 2019-06-06 2021-11-17 日機装株式会社 窒化物半導体発光素子
CN110364603B (zh) * 2019-07-18 2024-09-27 佛山市国星半导体技术有限公司 一种抗静电的外延结构及其制作方法
KR102540198B1 (ko) * 2020-05-22 2023-06-02 충칭 콘카 포토일렉트릭 테크놀로지 리서치 인스티튜트 컴퍼니 리미티드 초격자층, led 에피택셜 구조, 디스플레이 장치 및 이의 제조 방법
JP7194720B2 (ja) * 2020-10-30 2022-12-22 日機装株式会社 窒化物半導体発光素子
CN112768576B (zh) * 2021-01-25 2022-04-12 天津三安光电有限公司 一种发光二极管及制备方法
JP7539338B2 (ja) * 2021-04-15 2024-08-23 日機装株式会社 半導体発光素子
CN113410345B (zh) * 2021-06-15 2022-08-26 厦门士兰明镓化合物半导体有限公司 紫外半导体发光元件
CN113707512A (zh) * 2021-06-23 2021-11-26 电子科技大学 一种具有超晶格结构电子发射层的AlGaN/GaN光电阴极
CN115101637B (zh) * 2022-08-25 2022-11-04 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法
CN115986015B (zh) * 2022-11-25 2024-04-12 淮安澳洋顺昌光电技术有限公司 一种具有插入层的外延片及包含该外延片的发光二极管
CN116914046B (zh) * 2023-09-12 2023-11-21 江西兆驰半导体有限公司 发光二极管外延片及其制备方法
CN117476827B (zh) * 2023-12-25 2024-04-26 江西兆驰半导体有限公司 一种低接触电阻的发光二极管的外延片及其制备方法

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232629A (ja) * 1996-02-26 1997-09-05 Toshiba Corp 半導体素子
DE69835216T2 (de) * 1997-07-25 2007-05-31 Nichia Corp., Anan Halbleitervorrichtung aus einer nitridverbindung
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
JPH11251685A (ja) * 1998-03-05 1999-09-17 Toshiba Corp 半導体レーザ
EP1063711B1 (en) * 1998-03-12 2013-02-27 Nichia Corporation Nitride semiconductor device
JP4815732B2 (ja) * 1998-12-08 2011-11-16 日亜化学工業株式会社 窒化物半導体素子
JP3656456B2 (ja) * 1999-04-21 2005-06-08 日亜化学工業株式会社 窒化物半導体素子
JP2001274376A (ja) * 2000-03-24 2001-10-05 Furukawa Electric Co Ltd:The 低抵抗ＧａＮ系緩衝層
JP2001298215A (ja) * 2000-04-14 2001-10-26 Nichia Chem Ind Ltd 発光素子
JP2002033509A (ja) * 2000-07-14 2002-01-31 Hitachi Cable Ltd 発光ダイオード
US7692182B2 (en) * 2001-05-30 2010-04-06 Cree, Inc. Group III nitride based quantum well light emitting device structures with an indium containing capping structure
US6958497B2 (en) * 2001-05-30 2005-10-25 Cree, Inc. Group III nitride based light emitting diode structures with a quantum well and superlattice, group III nitride based quantum well structures and group III nitride based superlattice structures
JP2003289156A (ja) * 2002-03-28 2003-10-10 Stanley Electric Co Ltd 窒化ガリウム系半導体結晶の成長方法及び化合物半導体発光素子
JP4204982B2 (ja) * 2002-04-04 2009-01-07 シャープ株式会社 半導体レーザ素子
US6943377B2 (en) * 2002-11-21 2005-09-13 Sensor Electronic Technology, Inc. Light emitting heterostructure
US7120775B2 (en) 2003-12-29 2006-10-10 Intel Corporation Inter-procedural allocation of stacked registers for a processor
US7345297B2 (en) * 2004-02-09 2008-03-18 Nichia Corporation Nitride semiconductor device
KR100456063B1 (ko) * 2004-02-13 2004-11-10 에피밸리 주식회사 Ⅲ-질화물 반도체 발광소자
JP2008511154A (ja) * 2004-08-26 2008-04-10 エルジー イノテック カンパニー リミテッド 窒化物半導体発光素子及びその製造方法
US7920612B2 (en) * 2004-08-31 2011-04-05 Finisar Corporation Light emitting semiconductor device having an electrical confinement barrier near the active region
CN100369276C (zh) * 2004-09-06 2008-02-13 璨圆光电股份有限公司 发光二极管的结构
KR100631971B1 (ko) 2005-02-28 2006-10-11 삼성전기주식회사 질화물 반도체 발광 소자
KR100718129B1 (ko) * 2005-06-03 2007-05-14 삼성전자주식회사 Ⅲ-Ⅴ족 ＧａＮ계 화합물 반도체 소자
KR100674862B1 (ko) * 2005-08-25 2007-01-29 삼성전기주식회사 질화물 반도체 발광 소자
JP2007115887A (ja) * 2005-10-20 2007-05-10 Rohm Co Ltd 窒化物半導体素子およびその製法
RU2315135C2 (ru) * 2006-02-06 2008-01-20 Владимир Семенович Абрамов Метод выращивания неполярных эпитаксиальных гетероструктур на основе нитридов элементов iii группы
US7951693B2 (en) * 2006-12-22 2011-05-31 Philips Lumileds Lighting Company, Llc III-nitride light emitting devices grown on templates to reduce strain
KR100850778B1 (ko) * 2007-01-03 2008-08-06 삼성전기주식회사 질화물 반도체 소자
KR100835116B1 (ko) * 2007-04-16 2008-06-05 삼성전기주식회사 질화물 반도체 발광 소자
JP2008297191A (ja) * 2007-05-02 2008-12-11 Sumitomo Electric Ind Ltd 窒化ガリウム基板及び窒化ガリウム層の形成方法
JP2008288532A (ja) * 2007-05-21 2008-11-27 Rohm Co Ltd 窒化物系半導体装置
JP2009016467A (ja) * 2007-07-03 2009-01-22 Sony Corp 窒化ガリウム系半導体素子及びこれを用いた光学装置並びにこれを用いた画像表示装置
KR20090034169A (ko) * 2007-10-02 2009-04-07 주식회사 에피밸리 3족 질화물 반도체 발광소자
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
DE102007057674A1 (de) * 2007-11-30 2009-06-04 Osram Opto Semiconductors Gmbh LED mit Stromaufweitungsschicht
WO2009113458A1 (ja) * 2008-03-13 2009-09-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体素子及びその製造方法、ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ
US8541817B2 (en) * 2009-11-06 2013-09-24 Nitek, Inc. Multilayer barrier III-nitride transistor for high voltage electronics
DE102009060747A1 (de) * 2009-12-30 2011-07-07 OSRAM Opto Semiconductors GmbH, 93055 Halbleiterchip
CN102782883B (zh) * 2010-01-05 2015-07-29 首尔伟傲世有限公司 发光二极管及其制造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
None
See also references of EP2523228A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015511776A (ja) * 2012-03-29 2015-04-20 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光素子
US10164150B2 (en) 2012-03-29 2018-12-25 Seoul Viosys Co., Ltd. Near UV light emitting device
US10177273B2 (en) 2012-03-29 2019-01-08 Seoul Viosys Co., Ltd. UV light emitting device

Also Published As

Publication number Publication date
US9716210B2 (en) 2017-07-25
EP2523228A4 (en) 2014-07-02
US20130099201A1 (en) 2013-04-25
US10418514B2 (en) 2019-09-17
US8357924B2 (en) 2013-01-22
CN102782883B (zh) 2015-07-29
EP2523228A2 (en) 2012-11-14
JP2013516781A (ja) 2013-05-13
US20170309775A1 (en) 2017-10-26
JP5709899B2 (ja) 2015-04-30
EP2523228B1 (en) 2017-04-26
WO2011083940A3 (ko) 2011-11-24
US20120037881A1 (en) 2012-02-16
US9136427B2 (en) 2015-09-15
US20150221822A1 (en) 2015-08-06
CN102782883A (zh) 2012-11-14

Similar Documents

Publication Publication Date Title
WO2011083940A2 (ko) 발광 다이오드 및 그것을 제조하는 방법
WO2010021457A2 (ko) 변조도핑층을 갖는 발광 다이오드
WO2013018937A1 (ko) 반도체 발광소자
WO2014168339A1 (ko) 자외선 발광 소자
WO2011025266A2 (ko) 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법
KR101997020B1 (ko) 근자외선 발광 소자
WO2014058224A1 (ko) 발광소자
WO2009126010A2 (ko) 발광 소자
WO2013147552A1 (en) Near uv light emitting device
WO2014003402A1 (en) Near uv light emitting device
WO2017116048A1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102160070B1 (ko) 근자외선 발광 소자
WO2022240179A1 (ko) 복수 대역 발광 다이오드
WO2016072661A1 (ko) 자외선 발광소자 및 조명시스템
KR101507130B1 (ko) 초격자층을 갖는 발광 다이오드
WO2016108423A1 (en) Light emitting device
KR20110081033A (ko) 스페이서층을 가지는 발광 다이오드
WO2017135644A1 (ko) 자외선 발광소자 및 조명시스템
WO2016163595A1 (ko) 질화물계 반도체 발광소자 및 그 제조방법
KR101648948B1 (ko) 신뢰성 있는 발광 다이오드 및 그것을 제조하는 방법
WO2016195342A1 (ko) 자외선 발광소자
KR20110133239A (ko) 신뢰성 있는 발광 다이오드
WO2013147453A1 (ko) 질화갈륨계 발광 다이오드
WO2017204522A1 (ko) 고효율 장파장 발광 소자
WO2023219463A1 (ko) 3족 질화물 반도체 발광소자

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180012486.5

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11731878

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2011731878

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2011731878

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2012547950

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE