[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

WO2007138729A1 - 電流駆動型表示装置 - Google Patents

電流駆動型表示装置 Download PDF

Info

Publication number
WO2007138729A1
WO2007138729A1 PCT/JP2006/325186 JP2006325186W WO2007138729A1 WO 2007138729 A1 WO2007138729 A1 WO 2007138729A1 JP 2006325186 W JP2006325186 W JP 2006325186W WO 2007138729 A1 WO2007138729 A1 WO 2007138729A1
Authority
WO
WIPO (PCT)
Prior art keywords
potential
power supply
tft
pixel circuit
switching
Prior art date
Application number
PCT/JP2006/325186
Other languages
English (en)
French (fr)
Inventor
Takahiro Senda
Original Assignee
Sharp Kabushiki Kaisha
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kabushiki Kaisha filed Critical Sharp Kabushiki Kaisha
Priority to JP2008517777A priority Critical patent/JP5014338B2/ja
Priority to CN200680053952.3A priority patent/CN101405785B/zh
Priority to EP06834898.6A priority patent/EP2026318B1/en
Priority to US12/281,746 priority patent/US8325118B2/en
Publication of WO2007138729A1 publication Critical patent/WO2007138729A1/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Definitions

  • the present invention relates to a display device, and more particularly to a current-driven display device such as an organic EL display or FED.
  • the organic EL element included in the organic EL display emits light with higher brightness as the applied current increases and the flowing current increases.
  • the relationship between the luminance and voltage of an organic EL element easily varies depending on the influence of driving time and ambient temperature. For this reason, if a voltage-controlled driving method is applied to the organic EL display, it becomes very difficult to suppress variations in the luminance of the organic EL element.
  • the luminance of organic EL elements is almost proportional to current, and this proportional relationship is not easily affected by external factors such as ambient temperature. Therefore, it is preferable to apply a current control type driving method to the organic EL display.
  • a pixel circuit and a drive circuit of a display device are configured using TFTs (Thin Film Transistors) made of amorphous silicon, low-temperature polycrystalline silicon, CG (Continuous Grain) silicon, or the like.
  • TFTs Thin Film Transistors
  • CG Continuous Grain
  • the current drive type there is a method to compensate for variations in TFT characteristics.
  • the current program method controls the amount of current flowing in the drive TFT with a current signal, and the amount of current is expressed as voltage. It can be broadly divided into voltage programming methods controlled by signals. If the current programming method is used, variations in threshold voltage and mobility can be compensated, and if the voltage programming method is used, only variations in threshold voltage can be compensated. [0006] However, in the current programming method, first, since a very small amount of current is handled, it is difficult to design the pixel circuit and the drive circuit. Second, the parasitic capacitance is set during the setting of the current signal. There is a problem that it is difficult to make a large area.
  • the influence of parasitic capacitance is minor and the circuit design is relatively easy.
  • the influence of mobility variations on the amount of current can be suppressed to some extent during the TFT fabrication process by the mobility variation being smaller than the effect of threshold voltage variations on the amount of current. Therefore, a sufficient display quality can be obtained even with a display device to which the voltage programming method is applied.
  • FIG. 17 is a circuit diagram of the pixel circuit described in Patent Document 1.
  • a pixel circuit 910 illustrated in FIG. 17 includes a driving TFT 911, switch TFTs 912 to 914, capacitors 915 and 916, and an organic EL element 917.
  • the TFT included in the pixel circuit 9 10 is a p-channel type.
  • a driving TFT 911, a switching TFT 914, and an organic EL element 917 are provided in series between a power supply wiring Vp (with a potential of VDD) and a ground.
  • a capacitor 915 and a switch TFT 912 are provided in series between the gate terminal of the drive TFT 911 and the data line Sj.
  • a switching TFT 913 is provided between the gate terminal and the drain terminal of the driving TFT 911, and a capacitor 916 is provided between the gate terminal of the driving TFT 911 and the power supply wiring Vp.
  • the gate terminal of the switching TFT 912 is connected to the scanning line Gi
  • the gate terminal of the switching TFT 913 is connected to the auto-zero line AZi
  • the gate terminal of the switching TFT 914 is connected to the illumination line ILi.
  • FIG. 18 is a timing chart of the pixel circuit 910.
  • the scanning line Gi and auto-zero line AZi are controlled to the high level
  • the illumination line ILi is controlled to the low level
  • the data line Sj is controlled to the reference potential Vstd.
  • the switching TFT 912 changes to a conductive state.
  • the switching TFT 913 changes to a conductive state.
  • the gate terminal and the drain terminal of the driving TFT 911 have the same potential.
  • the switching TFT 914 changes to a non-conductive state.
  • a current flows into the gate terminal of the driving TFT 911 via the power supply wiring Vp and the driving TFT 911 and the switching TFT 913, and the gate terminal potential of the driving TFT 911 is in a conductive state while the driving TFT 911 is in a conductive state.
  • the driving TFT 911 changes to a non-conductive state when the gate-source voltage becomes the threshold voltage Vth (negative value) (that is, the gate terminal potential becomes (VDD + Vth)). Therefore, the gate terminal potential of the driving TFT 911 rises to (VDD + Vth).
  • the switch TFT 913 changes to a non-conduction state.
  • the capacitor 915 holds a potential difference (VDD + Vth ⁇ Vstd) between the gate terminal of the driving TFT 911 and the data line Sj.
  • the switching TFT 914 changes to a conductive state.
  • a current flows through the organic EL element 917 via the power supply wiring Vp, the driving TFT 911 and the switch TFT 914.
  • the amount of current that flows through the driving TFT911 increases or decreases depending on the gate terminal potential (VDD + Vth + Vdata Vstd), but if the threshold voltage Vth is different! /, But the potential difference (Vdata-Vstd) is the same
  • the amount of current is the same. Therefore, regardless of the value of the threshold voltage Vth, an amount of current corresponding to the potential Vdata flows through the organic EL element 917, and the organic EL element 917 emits light with a brightness corresponding to the data potential Vdata.
  • the pixel circuit 910 it is possible to compensate for variations in the threshold voltage of the driving TFT 911 and to cause the organic EL element 917 to emit light with a desired luminance.
  • FIG. 19 is a circuit diagram of the pixel circuit described in Patent Document 2.
  • a pixel circuit 920 shown in FIG. 19 includes a driving TFT 921, switching TFTs 922 to 925, a capacitor 926, and It has an organic EL element 927.
  • TFT 923 and 925 for switch are n-channel type, and other TFTs are p-channel type.
  • a driving TFT 921 In the pixel circuit 920, a driving TFT 921, a switching TFT 925, and an organic EL element 927 are provided in series between a power supply wiring Vp and a common cathode Vcom (potentials are VDD and VSS, respectively).
  • a capacitor 926 and a switch TFT 922 are provided in series between the gate terminal of the driving TFT 921 and the data line 3.
  • the connection point between the driving TFT 921 and the capacitor 926 is referred to as A
  • the connection point between the capacitor 926 and the switch TFT 922 is referred to as B.
  • a switching TFT 923 is provided between the connection point B and the power supply wiring Vp, and a switching TFT 924 is provided between the connection point A and the drain terminal of the driving TFT 921.
  • the gate terminals of TFT922 to 925 for the switch are all connected to the scanning line Gi
  • FIG. 20 is a timing chart of the pixel circuit 920.
  • the potential of the scanning line Gi Prior to time tO, the potential of the scanning line Gi is controlled to a high level.
  • the switching TFTs 922 and 924 are turned on and the switching TFTs 923 and 925 are turned off.
  • the connection point B is disconnected from the power supply wiring Vp and connected to the data line 3 through the switch TFT 922.
  • the gate terminal and the drain terminal of the driving TFT 921 have the same potential.
  • the driving TFT 921 changes to a non-conductive state when the gate-source voltage becomes the threshold voltage Vth (negative value) (that is, the potential at the connection point A becomes (VDD + Vth)). Therefore, the potential at the connection point A rises to (VDD + Vth).
  • the switch TFT 925 becomes conductive, so that a current flows from the power supply wiring Vp to the organic EL element 927 via the drive TFT 921 and the switch TFT 925.
  • the amount of current flowing through the driving TFT 921 increases or decreases according to the gate terminal potential (VDD + Vth + VB), but the current amount is the same if the potential difference VB is the same even if the threshold voltage Vth is different. Therefore, regardless of the value of the threshold voltage Vth, an amount of current corresponding to the potential Vdata flows through the organic EL element 927, and the organic EL element 927 emits light with a luminance corresponding to the data potential Vdata.
  • the pixel circuit 920 similarly to the pixel circuit 910, variations in the threshold voltage of the driving TFT 921 can be compensated, and the organic EL element 927 can emit light with a desired luminance.
  • the pixel circuit 920 has an advantage in that it has a circuit scale and size compared to the pixel circuit 910 because the capacitor 916, the auto-zero line AZi, and the illumination line ILi are not provided. Note that in the pixel circuit 920, the potential difference VB needs to be negative (that is, Vdata> VDD) in order to make the p-channel type driving TFT 921 conductive.
  • Patent Document 1 Pamphlet of International Publication No. 98Z48403
  • Patent Document 2 Japanese Unexamined Patent Publication No. 2005-157308
  • the pixel circuit 920 has a problem that it may not be able to correctly compensate for variations in threshold voltage of the driving TFT 921.
  • the potential VA at the connection point A at time tO in FIG. 20 is approximately (VDD + Vth). If the potential at node B changes from VDD to Vdata between time tO and time tl, the potential at node A also changes accordingly. However, since Vdata> VDD as described above, the potential at node A is almost (VDD + Vth). At some point, if the potential at node B rises to Vdata, the potential at node A will be higher than (VD D + Vth).
  • the driving TFT 921 is controlled from a state in which little current flows to a state in which current does not flow further, and does not become conductive. In this case, the variation in threshold voltage of the driving TFT 921 cannot be compensated by the above method.
  • Patent Document 2 in addition to the pixel circuit 920, a pixel circuit 930 shown in FIG.
  • the gate terminals of the switching TFTs 922 and 924 are connected to the scanning line Gi, and the gate terminals of the switching TFTs 923 and 925 are connected to the control line Ei.
  • the gate terminal potential of the driving TFT 921 is pulled to the potential VSS of the common cathode Vcom by changing the switch TFT T925 to the non-conductive state after changing the switch TFT 924 to the conductive state. Can do.
  • the driving TFT 921 is in a conductive state, and thus the variation in threshold voltage of the driving TFT 921 can be compensated by the above method.
  • the configuration of the pixel circuit 930 is described, but it is clearly stated that the pixel circuit 930 is operated at the above timing.
  • the pixel circuit 930 when the pixel circuit 930 is operated at the above timing, when the gate terminal potential of the driving TFT 921 is pulled to the potential VSS of the common cathode Vcom, a current flows through the organic EL element 927, and the organic EL element 927 emits light. Since the gate terminal potential of the driving TFT 921 at this time cannot be accurately controlled by an external force, unnecessary light emission of the organic EL element 927 cannot be suppressed even if the pixel circuit 930 is controlled by an external force. Therefore, if the pixel circuit 930 is operated at the above timing, accurate gradation display becomes difficult. In addition, since the organic EL element 927 emits light during black display, the contrast of the display screen is lowered.
  • the process for compensating for the variation in threshold voltage of the driving TFT is completed while the potential of the scanning line Gi is at the low level (within one horizontal scanning period). Therefore, the gate terminal potential of the driving TFT 921 (the potential at the connection point A) needs to change from the previous potential to the threshold potential (VDD + Vth) within one horizontal scanning period.
  • the potential VA at the connection point A at time tO in FIG. 20 is completely different depending on the data potential written in the pixel circuit 920 last time.
  • the potential at the connection point A is, for example, when the organic EL element 927 emits light at the maximum brightness before the time tO (VDD + Vth), and the power is the most separated, and when the organic EL element 927 does not emit light before the time tO. Closest to (VDD + Vth). Shi However, in either case, the potential at the connection point A needs to change to (VDD + Vth) within one horizontal scanning period. For this reason, in a high-definition display device in which one horizontal scanning period is short, it is difficult to accurately compensate for variations in threshold voltage of the driving TFT.
  • an object of the present invention is to provide a display device that correctly compensates for variations in threshold voltage of drive elements and prevents unnecessary light emission of electro-optical elements.
  • a first aspect of the present invention is a current-driven display device
  • a plurality of pixel circuits arranged corresponding to the intersections of the plurality of scanning lines and the plurality of data lines;
  • a scanning signal output circuit that selects a pixel circuit to be written using the scanning line; and a display signal output circuit that applies a potential corresponding to display data to the data line,
  • the pixel circuit includes:
  • An electro-optical element provided between the first power supply wiring and the second power supply wiring, and provided in series with the electro-optical element between the first power supply wiring and the second power supply wiring.
  • a capacitor having a first electrode connected to a control terminal of the drive element; a first switching element provided between the second electrode of the capacitor and the data line;
  • a second switching element provided between the second electrode of the capacitor and a predetermined power supply wiring
  • a third switching element provided between the control terminal of the driving element and one current input / output terminal;
  • a fourth switching element having one terminal connected to a third power supply wiring and the other terminal connected to the control terminal of the drive element directly or via the third switching element.
  • a second aspect of the present invention is the first aspect of the present invention.
  • the third power supply wiring is applied with a potential that makes the drive element conductive.
  • a third aspect of the present invention is the first aspect of the present invention.
  • the fourth switching element is provided between the third power supply wiring and a control terminal of the driving element.
  • a fourth aspect of the present invention is the third aspect of the present invention.
  • the first and fourth switching elements are controlled to be conductive, and the second and third switching elements are controlled to be non-conductive,
  • the fourth switching element is controlled to be non-conductive, and the third switching element is controlled to be conductive,
  • the first and third switching elements are controlled to be in a non-conductive state, and the second switching element is controlled to be in a conductive state.
  • a fifth aspect of the present invention is the first aspect of the present invention.
  • the fourth switching element is provided between the third power supply wiring and a current input / output terminal of the driving element connected to the third switching element. .
  • a sixth aspect of the present invention is the fifth aspect of the present invention.
  • the first, third and fourth switching elements are controlled to be conductive, and the second switching element is controlled to be non-conductive.
  • the fourth switching element is controlled to be non-conductive
  • the first and third switching elements are non-conductive
  • the second switching element The element is controlled to be in a conductive state.
  • a seventh aspect of the present invention is the first aspect of the present invention.
  • the second switching element is provided between the first power supply wiring and the second electrode of the capacitor.
  • An eighth aspect of the present invention is the seventh aspect of the present invention.
  • the control terminal of the fourth switching element is connected to the third power supply wiring,
  • the potential of the third power supply wiring is switched between a potential that makes the driving element conductive and a potential that makes the fourth switching element nonconductive.
  • a ninth aspect of the present invention is the first aspect of the present invention.
  • the second switching element is provided between the third power supply wiring and the second electrode of the capacitor.
  • a tenth aspect of the present invention is the ninth aspect of the present invention.
  • the potential of the third power supply wiring is configured to be controllable!
  • An eleventh aspect of the present invention is the first aspect of the present invention.
  • the pixel circuit further includes a fifth switching element provided between the driving element and the electro-optical element.
  • the potential of the second power supply wiring is controlled so that the voltage applied to the electro-optic element is lower than the light emission threshold voltage.
  • the electro-optic element is composed of an organic EL element.
  • the drive element and all the switching elements in the pixel circuit are formed of thin film transistors.
  • a fifteenth aspect of the present invention is the fourteenth aspect of the present invention.
  • the driving element and all the switching elements in the pixel circuit are formed of the same channel type thin film transistor.
  • a potential that makes the driving element conductive is applied to the third power supply wiring, and the fourth switching element (or the third and fourth switching elements) is applied.
  • the potential of the third power supply wiring is given to the control terminal of the driving element, and the driving element is always set to the conducting state regardless of the previous state of the pixel circuit. it can. Therefore, when the third switching element is controlled to be conductive, The drive element can be reliably set to a threshold state (a state in which a threshold voltage is applied) to correctly compensate for variations in the threshold voltage of the drive element.
  • the fourth switching element is provided between the third power supply wiring and the control terminal of the driving element, the fourth switching element is in a conductive state. By controlling this, the potential of the third power supply wiring can be applied to the control terminal of the drive element.
  • the potential of the third power supply wiring is applied to the first electrode of the capacitor, and display data is applied to the second electrode of the capacitor.
  • a corresponding potential hereinafter also referred to as a data potential
  • the potential of the first electrode of the capacitor changes until the driving element reaches the threshold state, and accordingly, the potential difference held in the capacitor is the difference between the data potential and the threshold voltage of the driving element. Change to the difference.
  • the capacitor changes from the potential data potential of the second electrode of the capacitor to the potential of the predetermined power supply wiring while maintaining the above potential difference.
  • control terminal potential of the subsequent drive element is a potential obtained by adding the difference between the potential of the predetermined power supply wiring and the data potential to the potential at which the drive element is in the threshold state. Therefore, the amount of current flowing through the drive element is the same if the data potential is the same even if the threshold voltages are different. In this way, variations in the threshold voltage of the drive element can be compensated.
  • the fourth switching element is provided between the third power supply wiring and the current input / output terminal of the drive element connected to the third switching element. Therefore, by controlling both the third and fourth switching elements to be in a conductive state, the potential of the third power supply wiring can be applied to the control terminal of the driving element.
  • the control terminal of the drive element is connected to the third power supply wiring via the third and fourth switching elements, the control terminal of the drive element is connected to the third power supply wiring via the fourth switching element.
  • the number of switching elements connected to the control terminal of the drive element is smaller than when connected. Therefore, the control terminal potential of the drive element is less likely to fluctuate due to a small leakage current flowing through the switching element.
  • the potential of the third power supply wiring is applied to the first electrode of the capacitor, and the data potential is applied to the second electrode of the capacitor. Given, the capacitor holds the difference between these two potentials.
  • the potential of the first electrode of the capacitor changes until the driving element reaches the threshold state, and accordingly, the potential difference held in the capacitor is the difference between the data potential and the threshold voltage of the driving element.
  • the capacitor changes from the potential power data potential of the second electrode of the capacitor to the potential of the predetermined power supply wiring while maintaining the above potential difference.
  • control terminal potential of the subsequent drive element is a potential obtained by adding the difference between the potential of the predetermined power supply wiring and the data potential to the potential at which the drive element is in the threshold state. Therefore, the amount of current flowing through the drive element is the same if the data potential is the same even if the threshold voltage is different. In this way, variations in the threshold voltage of the drive element can be compensated.
  • the potential of the first power supply wiring can be applied to the second electrode of the capacitor by controlling the second switching element to the conductive state. Therefore, the potential of the control terminal of the drive element connected to the first electrode of the capacitor can be kept at a level corresponding to the display data.
  • the fourth switching element is diode-connected to the third power supply wiring, and the potential of the third power supply wiring is switched between predetermined levels.
  • the switching element 4 can be switched between a conductive state and a non-conductive state, and the drive element can be set to a conductive state. Accordingly, since the wiring for controlling the fourth switching element is not necessary, the circuit scale of the display device can be reduced.
  • the potential of the third power supply wiring can be applied to the second electrode of the capacitor by controlling the second switching element to the conductive state. Therefore, the potential of the control terminal of the drive element connected to the first electrode of the capacitor can be kept at a level corresponding to the display data.
  • the control terminal potential of the drive element increases or decreases in accordance with the difference between the potential of the third power supply wiring and the data potential, so the potential of the third power supply wiring is controlled.
  • the luminance of all the electro-optic elements can be adjusted uniformly. Therefore, it is possible to adjust the peak brightness without changing the display data by adding a small amount of circuit. It can be done easily.
  • the current flowing from the drive element to the electro-optical element can be blocked by controlling the fifth switching element to the non-conductive state when writing to the pixel circuit. it can.
  • the drive element is correctly set to the threshold state, and unnecessary light emission of the electro-optical element can be prevented.
  • the switching element is connected between the first power supply line and the second power supply line by controlling the potential of the second power supply line when writing to the pixel circuit. Even without providing, it is possible to prevent current from flowing through the electro-optic element. Accordingly, the drive element can be correctly set to the threshold state with a smaller circuit amount, and unnecessary light emission of the electro-optical element can be prevented.
  • the pixel circuit can be manufactured easily and with high precision by configuring the driving elements and all the switching elements in the pixel circuit with thin film transistors.
  • all the switching elements in the driving element and the pixel circuit are configured by the same channel type transistor, whereby all the transistors are formed in the same process using the same mask. It can be manufactured and the cost of the display device can be reduced. In addition, since the same channel type transistor can be arranged closer to the different channel type transistors, the area of the pixel circuit can be used for other purposes.
  • FIG. 1 is a block diagram showing a configuration of a display device according to first to seventh (excluding fourth) embodiments of the present invention.
  • FIG. 2 is a circuit diagram of a pixel circuit included in the display device according to the first embodiment of the present invention.
  • FIG. 3 is a timing chart of the pixel circuit shown in FIG.
  • FIG. 4 is a circuit diagram of a pixel circuit included in a display device according to a second embodiment of the present invention.
  • FIG. 5 is a timing chart of the pixel circuit shown in FIG.
  • FIG. 6 is a circuit diagram of a pixel circuit included in a display device according to a third embodiment of the present invention.
  • FIG. 7 is a timing chart of the pixel circuit shown in FIG.
  • FIG. 8 is a block diagram showing a configuration of a display device according to a fourth embodiment of the present invention.
  • FIG. 9 is a circuit diagram of a pixel circuit included in a display device according to a fourth embodiment of the present invention.
  • FIG. 10 is a timing chart of the pixel circuit shown in FIG.
  • FIG. 11 is a circuit diagram of a pixel circuit included in a display device according to a fifth embodiment of the present invention.
  • FIG. 12 is a timing chart of the pixel circuit shown in FIG.
  • FIG. 13 is a circuit diagram of a pixel circuit included in a display device according to a sixth embodiment of the present invention.
  • FIG. 14 is a timing chart of the pixel circuit shown in FIG.
  • FIG. 15 is a circuit diagram of a pixel circuit included in a display device according to a seventh embodiment of the present invention.
  • FIG. 16 is a timing chart of the pixel circuit shown in FIG.
  • FIG. 17 is a circuit diagram of a pixel circuit (first example) included in a conventional display device.
  • FIG. 18 is a timing chart of the pixel circuit shown in FIG.
  • FIG. 19 is a circuit diagram of a pixel circuit (second example) included in a conventional display device.
  • FIG. 20 is a timing chart of the pixel circuit shown in FIG.
  • FIG. 21 is a circuit diagram of a pixel circuit (third example) included in a conventional display device.
  • the display device includes a pixel circuit including an electro-optical element, a driving element, a capacitor, and a plurality of switching elements.
  • the pixel circuit includes an organic EL element as an electro-optical element, and includes a driving TFT and a switching TFT composed of CG silicon TFTs as a driving element and a switching element.
  • the driving element and the switching element can be composed of, for example, an amorphous silicon TFT or a low-temperature polysilicon TFT.
  • CG silicon TFT The structure of the CG silicon TFT is disclosed in Inukai and others, "4.0 — in. TFT — OLED Displays and a Novel Digital Driving Method", SID'OO Digest, pp.924-927.
  • the manufacturing process of CG silicon TFT is disclosed in Takayama and 5 others, "Continuous Grain Silicon Technology and Its Applications for Active Matrix Display", AMD-LCD 2000, pp.25-28.
  • the configuration of the organic EL element is disclosed in Friend, “Polymer Light-Emitting Diodes for use in Flat Panel Display”, AM-LCD'01, pp. 211-214. Therefore, explanation of these matters is omitted.
  • FIG. 1 is a block diagram showing a configuration of a display device according to first to seventh (except for the fourth) embodiments of the present invention.
  • the display device 10 shown in FIG. 1 includes a plurality of pixel circuits Aij (i is an integer of 1 to n, j is an integer of 1 to m), a display control circuit 11, a gate driver circuit 12, a source driver circuit 13, and A reference power supply adjustment circuit 14 is provided.
  • the display device 10 is provided with a plurality of scanning lines Gi parallel to each other and a plurality of parallel data lines orthogonal to the scanning lines Gi.
  • the pixel circuit Aij is arranged in a matrix corresponding to each intersection of the scanning line Gi and the data line 3.
  • a plurality of control lines (Wi, Ri, etc .; not shown) parallel to each other are arranged in parallel to the scanning line Gi.
  • the scanning line Gi and the control line are connected to the gate driver circuit 12, and the data line 3 is connected to the source driver circuit 13.
  • the gate driver circuit 12 and the source driver circuit 13 function as a drive circuit for the pixel circuit Aij.
  • the display control circuit 11 outputs the timing signal OE, the start pulse YI, and the clock YCK to the gate driver circuit 12, and the start pulse Sp, the clock CLK, the display data DA and the clock to the source driver circuit 13.
  • the latch pulse LP is output, and the voltage control signal PDA is output to the reference power supply adjustment circuit 14.
  • the gate driver circuit 12 includes a shift register circuit, a logical operation circuit, and a buffer (all not shown).
  • the shift register circuit sequentially transfers the start pulse YI in synchronization with the clock YCK.
  • the logic operation circuit performs a logic operation between the pulse output from each stage of the shift register circuit and the timing signal OE.
  • the output of the logical operation circuit is given to the corresponding scanning line Gi, control line Wi, Ri, etc. via the buffer.
  • the gate driver circuit 12 uses the scanning line Gi to select a pixel circuit to be written. Functions as a signal output circuit.
  • the source driver circuit 13 includes an m-bit shift register 21, a register 22, a latch circuit 23, and m D / A converters 24.
  • the shift register 21 includes m 1-bit registers connected in cascade. The shift register 21 sequentially transfers the start pulse SP in synchronization with the clock CLK, and the register power of each stage also outputs the timing pulse DLP.
  • the display data DA is supplied to the register 22 in accordance with the output timing of the timing pulse DLP.
  • the register 22 stores the display data DA according to the timing pulse DLP.
  • the display control circuit 11 outputs a latch pulse LP to the latch circuit 23.
  • the latch circuit 23 receives the latch pulse LP, the latch circuit 23 holds the display data stored in the register 22.
  • One DZA converter 24 is provided for each data line.
  • the DZA converter 24 converts the display data held in the latch circuit 23 into an analog signal voltage and supplies it to the corresponding data line.
  • the source driver circuit 13 functions as a display signal output circuit that applies a potential corresponding to display data to the data line.
  • the reference power supply adjustment circuit 14 adjusts the level of the potential applied to the reference power supply wiring Vs (hereinafter referred to as reference potential Vstd) based on the voltage control signal PDA. All the pixel circuits Aij are connected to the reference power supply wiring Vs and are supplied with the reference potential Vstd from the reference power supply adjustment circuit 14. Although omitted in FIG. 1, in the arrangement area of the pixel circuit Aij, the power supply wiring Vp and the common cathode Vcom (or the cathode wiring CAi) are arranged to supply the power supply voltage to the pixel circuit Aij.
  • each TFT is either a p-channel type or an n-channel type. But you can. [0069] (First embodiment)
  • FIG. 2 is a circuit diagram of a pixel circuit included in the display device according to the first embodiment of the present invention.
  • the pixel circuit 100 shown in FIG. 2 includes a TFT 110 for driving and a switch for switching. Ding 111-115, capacitor 120, and organic EL element 130 are provided. Switch TFTs 111 and 114 are n-channel type, and other TFTs are p-channel type.
  • the pixel circuit 100 is connected to the power supply wiring Vp, the reference power supply wiring Vs, the common cathode Vcom, the scanning line Gi, the control lines Wi, Ri, and the data lines.
  • constant potentials VDD and VSS are applied to the power supply wiring Vp (first power supply wiring) and the common cathode Vcom (second power supply wiring), respectively, and to the reference power supply wiring Vs (third power supply wiring).
  • the reference potential Vstd obtained by the reference power supply adjustment circuit 14 is applied.
  • the common cathode Vcom serves as a common electrode for all organic EL elements 130 in the display device.
  • the driving TFT 110, the switch TFT 15 and the organic EL element 130 are provided in series in this order from the power wiring Vp side on the path connecting the power wiring Vp and the common cathode Vcom.
  • One electrode of the capacitor 120 is connected to the gate terminal of the driving TFT 110.
  • a switch TFT 111 is provided between the other electrode of the capacitor 120 and the data line Sj.
  • a switching TFT 112 is provided between the connection point B and the power supply wiring Vp, and a switching TFT 113 is provided between the connection point A and the drain terminal of the driving TFT 110, and the connection point A and the reference power supply wiring Vs. In between, there is a TFT114 for the switch!
  • the gate terminals of the TFTs 111, 112, and 115 for the switch are connected to the scanning line Gi, the gate terminal of the TFT FT113 for the switch is connected to the control line Wi, and the gate terminal of the TFT 114 for the switch is connected to the control line Ri. Yes.
  • the potentials of the scanning lines Gi and the control lines Wi and Ri are controlled by the gate driver circuit 12, and the potentials of the data lines 3 are controlled by the source driver circuit 13.
  • FIG. 3 is a timing chart of the pixel circuit 100.
  • FIG. 3 shows changes in potential applied to the scanning lines Gi, control lines Wi, Ri, and data lines, and changes in potentials at the connection points A and B.
  • the period from time t0 to time t5 corresponds to one horizontal scanning period. Less than, The operation of the pixel circuit 100 will be described with reference to FIG.
  • the potential of the scanning line Gi and the control line Ri is GL (low level)
  • the potential of the control line Wi is GH (high level)
  • the potential of the data line Sj is the previous display data ( The level is controlled according to the display data written in the pixel circuit on the first line. Therefore, the switch TFTs 112 and 115 are in a conductive state, and the switch TFTs 11, 113 and 114 are in a non-conductive state.
  • the potential at the connection point A becomes a potential corresponding to the display data previously written in the pixel circuit 100
  • the potential at the connection point B becomes VDD.
  • the switching TFT 111 changes to a conductive state and the switching TFTs 112 and 115 change to a non-conductive state. While the potential of the scanning line Gi is GH (between time tO and time t5), the switch TFT 115 is in a non-conductive state, so that no current flows through the organic EL element 130 and the organic EL element 130 does not emit light.
  • the potential of the scanning line Gi is GH
  • the potential of the data line Sj is controlled to a level potential (hereinafter referred to as data potential Vdata) corresponding to the current display data.
  • Vdata a level potential
  • the connection point B is connected to the data line Sj via the switch TFT 11
  • the potential at the connection point B becomes Vdata.
  • the switching TFTs 113 and 114 are in a non-conducting state from time tO to time tl, when the potential at the connection point B changes to VDD, the potential at the connection point A also becomes the same amount (Vdata -VDD ) Only changes.
  • the switching TFT 114 changes to a conductive state.
  • the connection point A is connected to the reference power supply wiring Vs via the switching TFT 114, so that the potential at the connection point A changes to Vstd.
  • the connection point B is connected to the data line 3 through the switching TFT 11! Therefore, even if the potential at the connection point A changes, the potential at the connection point B remains Vdata.
  • the reference potential Vstd of the reference power supply wiring Vs is determined so that the driving TFT 110 becomes conductive when the reference potential Vstd is applied to the gate terminal. Therefore, after the time tl, the driving TFT 110 is always in a conductive state. Even if the driving TFT 110 is in a conductive state, while the switch TFT 15 is in a non-conductive state, no current flows through the organic EL element 130, and the organic EL element 130 does not emit light.
  • the switching TFT 113 changes to a conductive state.
  • the gate terminal and the drain terminal of the driving TFT 110 are short-circuited, and the driving TFT 110 is diode-connected.
  • the reference potential Vstd is applied to the connection point A from time tl to time t2, and the potential at the connection point A is maintained at Vstd by the capacitor 120 after time t2. Therefore, the driving TFT 110 is always in a conductive state after time t3.
  • a current flows into the connection point A via the power supply wiring Vp and the driving TFT 110 and the switching TFT 113, and the driving TFT 110 becomes conductive at the connection point A potential (gate terminal potential of the driving TFT 110). Ascends while in state.
  • the driving TFT 110 changes to a non-conductive state when the gate-source voltage becomes the threshold voltage Vth (negative value) (that is, the potential at the connection point A becomes (VDD + Vth)). Therefore, the potential at the connection point A rises to (VDD + Vth), and the driving TFT 110 enters a threshold state (a state in which a threshold voltage is applied between the gate and the source).
  • the switching TFT 115 Since the switching TFT 115 is in a conductive state after time t5, a current flows from the power supply wiring Vp to the organic EL element 130 via the driving TFT 110 and the switching TFT 115.
  • the switching TFT 113 changes to the conducting state at time t3.
  • current can be prevented from flowing from the power supply wiring Vp to the reference power supply wiring Vs via the driving TFT 110 and the switch TFTs 113 and 114, and the potential of the reference power supply wiring Vs can be kept stable.
  • variations in threshold voltage can be accurately compensated.
  • the reference potential Vstd that makes the driving TFT 110 conductive is applied to the reference power supply wiring Vs, and the switch TFT 114 is controlled to be conductive.
  • the reference potential Vstd can be applied to the gate terminal of the driving TFT 110, and the driving TFT 110 can always be set to the conductive state regardless of the previous state of the pixel circuit.
  • the driving TFT 110 is surely set to a threshold state, and the driving TFT 110 is changed to the organic EL element 130.
  • the flowing current can be cut off. Therefore, the driving TFT 110 can be correctly set to the threshold state, and unnecessary light emission of the organic EL element 130 can be prevented. If unnecessary light emission can be prevented, the contrast of the display screen is improved, and the lifetime of the organic EL element 130 is extended.
  • the reference potential Vstd applied to the gate terminal is set to a threshold voltage Vt higher than the source terminal potential of the driving TFT 110. It must be lower than h. However, if the reference potential Vstd is set too low, it takes time for the driving TFT 110 to reach the threshold state, and the process for compensating for variations in the threshold voltage of the driving TFT 110 may not be completed within one horizontal scanning period. is there. Therefore, the reference potential Vstd is preferably a potential as close as possible to (VDD + Vth) as long as the condition that the driving TFT 110 becomes conductive when applied to the gate terminal is satisfied.
  • the pixel circuit 100 Since the pixel circuit 100 operates based on the reference potential Vstd given from the outside, the level of the reference potential Vstd can be freely set using the reference power supply adjustment circuit 14 or the like. Therefore, according to the display device of the present embodiment, variations in threshold voltage of the driving TFT can be compensated for in a short time by using the reference potential Vstd close to (VDD + Vth).
  • the potential at which the potential difference (Vstd ⁇ Vdata) is held in the capacitor 120 before the driving TFT 110 is set to the threshold state. This potential difference is the same in all the pixel circuits. Therefore, even if the driving TFT 110 cannot be completely set to the threshold state, the variation in luminance of the organic EL element can be reduced.
  • FIG. 4 is a circuit diagram of a pixel circuit included in the display device according to the second embodiment of the present invention.
  • a pixel circuit 200 shown in FIG. 4 includes a driving TFT 210, switching TFTs 211 to 214, a capacitor 220, and an organic EL element 230.
  • Switch TFTs 211 and 214 are n-channel type, and other TFTs are p-channel type.
  • the switch TFT 115 is deleted from the pixel circuit 100 (FIG. 2) according to the first embodiment, and the power sword terminal of the organic EL element 130 is connected to the cathode wiring CAi (second power source).
  • the wiring connection is changed.
  • the driving TFT 210 and the organic EL element 230 are provided in series on the path connecting the power supply wiring Vp and the cathode wiring CAi in this order from the power supply wiring Vp side. Except for the above points, the configuration of the pixel circuit 200 is the same as that of the pixel circuit 100.
  • the potential of the cathode wiring CAi is controlled by a power supply switching circuit (not shown) included in the display device 10.
  • FIG. 5 is a timing chart of the pixel circuit 200.
  • Figure 5 shows the changes in the potential applied to the scanning lines Gi, control lines Wi, Ri, cathode wiring CAi, and data line Sj, and the voltages at connection points A and B. Change in position.
  • the period from time tO to time t5 corresponds to one horizontal scanning period.
  • the potential of the cathode wiring CAi is controlled to a predetermined level Vch from time tO to time t5, and to VSS at other times.
  • the potential Vch is applied to the organic EL element 230 when the potential VDD is applied to one end of the circuit in which the driving TFT 210 and the organic EL element 230 are connected in series, and the potential Vch is applied to the other end. It is determined to be lower than the emission threshold voltage of 230. Therefore, during the potential power ch of the cathode wiring CAi (between time tO and time t5), no current contributing to light emission flows through the organic EL element 230, and the organic EL element 230 does not emit light. Except for the above points, the operation of the pixel circuit 200 is the same as that of the pixel circuit 100.
  • the potential of the cathode wiring CAi is controlled to a level at which no current flows through the organic EL element 230 when writing to the pixel circuit. Therefore, even if the switch TFT is not provided on the path connecting the power supply wiring Vp and the cathode wiring CAi, the same effect as the first embodiment (correction of the threshold voltage variation of the driving TFT can be compensated for in a short time). , Preventing unnecessary light emission of the organic EL element).
  • FIG. 6 is a circuit diagram of a pixel circuit included in a display device according to the third embodiment of the present invention.
  • a pixel circuit 300 shown in FIG. 6 includes a driving TFT 310, switch TFTs 311 to 315, a capacitor 320, and an organic EL element 330.
  • the TFTs included in the pixel circuit 300 are all p-channel types.
  • the pixel circuit 300 is different from the pixel circuit 100 according to the first embodiment (FIG. 2) in that the n-channel TFT is changed to a p-channel TFT and the gate terminal of each TFT is set to an appropriate signal. The connection to the line has been changed.
  • the gate terminals of the switching TFTs 311 and 313 are connected to the scanning line Gi
  • the gate terminals of the switching TFTs 312 and 315 are connected to the control line Ei
  • the gate terminal of the switching TFT 314 is connected to the control line Ri. It is connected.
  • the configuration of the pixel circuit 300 is the same as that of the pixel circuit 100.
  • the potential of the control line Ei is controlled by the gate driver circuit 12.
  • FIG. 7 is a timing chart of the pixel circuit 300.
  • Figure 7 shows scan line Gi, control line Ei, The change in potential applied to Ri and the data line Sj and the change in potential at connection points A and B are shown.
  • the period from time tO to time t4 corresponds to one horizontal scanning period.
  • the operation of the pixel circuit 300 will be described with reference to FIG.
  • the potential of the scanning line Gi and the control line Ri is controlled to GH
  • the potential of the control line Ei is controlled to GL
  • the potential of the data line Sj is controlled to a level corresponding to the previous display data.
  • the switching TFTs 312 and 315 are in a conductive state
  • the switching TFTs 311, 313 and 314 are in a non-conductive state.
  • the potential at the connection point A becomes a potential corresponding to the display data written in the pixel circuit 300 last time
  • the potential at the connection point B becomes VDD.
  • connection points A and B are disconnected from the wiring cable to which the potential is applied, so the potentials at connection points A and B are indefinite (actually the level card at time tO). Does not change).
  • the switching TFTs 311, 313, and 314 are changed to a conductive state.
  • the connection point B is connected to the data line 3 via the switching TFT 311, so that the potential at the connection point B changes to Vdata.
  • the connection point A is connected to the reference power supply wiring Vs via the switch TFT 314, the potential at the connection point A changes to Vstd.
  • the reference potential Vstd of the reference power supply wiring Vs is determined so that the driving TFT 310 becomes conductive when the reference potential Vstd is applied to the gate terminal.
  • the driving TFT 310 is always in a conductive state. Note that while the driving TFT 310 is in a conductive state, while the switch TFT 315 is in a non-conductive state, no current flows through the organic EL element 330 and the organic EL element 330 does not emit light.
  • the switching TFT 313 becomes conductive, the gate terminal and the drain terminal of the driving TFT 310 are short-circuited, and the driving TFT 310 is diode-connected. For this reason, the power distribution A current flows into the connection point A via the line Vp drive TFT310 and the switch TFT313, and the potential at the connection point A increases accordingly. Accordingly, the potential at the connection point A is precisely a potential (Vstd + ⁇ ) slightly higher than the reference potential Vstd.
  • the switch TFT 314 changes to a non-conduction state.
  • the current flowing from the reference power supply wiring Vs to the connection point A via the switch TFT 314 is cut off. Instead, a current flows from the power supply wiring Vp to the connection point A via the driving TFT 310 and the switching TFT 313, and the potential at the connection point A (gate terminal potential of the driving TFT 310) is in the conductive state. It rises for a while.
  • the driving TFT 310 changes to a non-conduction state. Therefore, the potential at the connection point A rises to (VDD + Vth), and the driving TFT 310 enters a threshold state.
  • the switching TFTs 311 and 313 change to a non-conduction state.
  • the capacitor 320 holds the potential difference (VDD + Vth ⁇ Vdata) between the connection points A and B.
  • the switch TFT 315 is in a conductive state, so that a current flows from the power supply wiring Vp to the organic EL element 330 via the drive TFT 310 and the switch TFT 315.
  • the driving TFT 310 and all the switches TFT311 to 315 are composed of the same channel type transistors. Even in the display device according to this embodiment provided with such a pixel circuit 300, the same effect as that of the first embodiment can be obtained by supplying an appropriate control signal to the gate terminal of each TFT. In addition, since the same channel type transistor can be manufactured by the same process using the same mask, the cost of the display device can be reduced. In addition, since the same channel type transistor can be arranged closer to the different channel type transistors, the area of the pixel circuit can be used for other purposes.
  • FIG. 8 is a block diagram showing a configuration of a display device according to the fourth embodiment of the present invention.
  • a display device 40 shown in FIG. 8 is obtained by replacing the reference power supply adjustment circuit 14 with a reference potential control circuit 48 in the display device 10 shown in FIG.
  • n control lines Ri connected to the pixel circuits Aij in each row are provided instead of the reference power supply wiring Vs connected to all the pixel circuits Aij. used.
  • the reference potential control circuit 48 adjusts the levels of two types of reference potentials (hereinafter referred to as Vsh and Vsl) based on the voltage control signal PDA.
  • the reference potential control circuit 48 is connected to n control lines Ri, and individually switches the potential of the control line Ri between Vsh and Vsl.
  • FIG. 9 is a circuit diagram of a pixel circuit included in the display device according to the fourth embodiment of the present invention.
  • a pixel circuit 400 shown in FIG. 9 includes a driving TFT 410, switch TFTs 411 to 415, a capacitor 420, and an organic EL element 430.
  • the TFT411 for the switch is an n-channel type, and the other TFT is a p-channel type.
  • the pixel circuit 400 is different from the pixel circuit 100 according to the first embodiment (FIG. 2) in that the switch TFT 114 is changed to a p-channel TFT and the changed TFT is diode-connected to the control line Ri. It has been changed continuously.
  • the gate terminal and the drain terminal of the switch TFT 414 are both connected to the control line Ri (third power supply line). Except for the above points, the configuration of the pixel circuit 400 is the same as that of the pixel circuit 100.
  • FIG. 10 is a timing chart of the pixel circuit 400.
  • FIG. 10 shows a change in potential applied to the scanning line Gi, the control line Wi, Ri, and the data line Sj, and a change in the potential at the connection points A and B.
  • the period from time tO to time t5 corresponds to one horizontal scanning period.
  • differences in operation between the pixel circuit 400 and the pixel circuit 100 will be described.
  • the potential of the control line Ri is controlled to Vsl from time tl to time t2, and to Vsh otherwise.
  • the reference potentials Vsh and Vsl are determined so as to satisfy the conditions described later.
  • the difference between the gate terminal potential and the drain terminal potential of the switching TFT 414 also changes to Vsl.
  • the p-channel type TFT FT414 is in a conductive state if the gate-source voltage is lower than the threshold voltage (that is, if the potential Vsl is lower than the potential at the connection point A by the threshold voltage of the TFT 414 for the switch). It becomes.
  • the switching TFT 414 becomes conductive, current flows from the connection point A via the switching TFT 414 to the control line Ri, and the potential at the connection point A remains while the switching TFT 414 is in the conductive state. Descend.
  • the TFT 414 for the switch changes to a non-conduction state when the gate-source voltage becomes the threshold voltage Vth ′ (negative value) (that is, the potential at the connection point A becomes (Vsl ⁇ Vth ′)). Therefore, the potential at the connection point A drops to (Vsl- Vth ').
  • TFT410 becomes conductive.
  • the switching TFT 414 becomes conductive and the driving TFT 410 becomes conductive. It is determined to be in a state.
  • the reference potential Vsh is determined so that when the reference potential Vsh is applied to the gate terminal of the switch TFT 414, the switch TFT 414 becomes non-conductive regardless of the previous connection point A potential.
  • the switch TFT 414 is electrically connected by switching the potential of the control line Ei between Vsh and Vsl after diode-connecting the switch TFT 414 to the control line Ri.
  • the driving TFT 410 can be set to the conductive state by switching between the state and the non-conductive state. Therefore, the display device according to this embodiment including the pixel circuit 400 is provided. The same effect as that of the first embodiment can be obtained also by setting. Moreover, since the wiring for controlling the TFT4 14 for the switch is not necessary, the circuit scale of the display device can be reduced.
  • FIG. 11 is a circuit diagram of a pixel circuit included in a display device according to the fifth embodiment of the present invention.
  • a pixel circuit 500 shown in FIG. 11 includes a driving TFT 510, switch TFTs 511 to 515, a capacitor 520, and an organic EL element 530.
  • the TFTs for switches 511 and 514 are n-channel type, and the other TFTs are p-channel type.
  • the pixel circuit 500 is obtained by changing the pixel circuit 100 (FIG. 2) according to the first embodiment to connect the switch TFT 112 to the reference power supply wiring Vs.
  • a switching TFT 512 is provided between the connection point B and the reference power supply wiring Vs. Except for the above points, the configuration of the pixel circuit 500 is the same as that of the pixel circuit 100.
  • FIG. 12 is a timing chart of the pixel circuit 500.
  • FIG. 12 shows the change in potential applied to the scanning line Gi, the control line Wi, Ri, and the data line Sj, and the change in the potential at the connection points A and B.
  • the period from time tO to time t5 corresponds to one horizontal scanning period.
  • the difference in operation between the pixel circuit 500 and the pixel circuit 100 will be described with reference to FIG.
  • the pixel circuit 500 operates in the same manner as the pixel circuit 100 from time tO to time t5.
  • the switch TFTs 512 and 515 change to a conductive state
  • the switch TFT 511 changes to a non-conductive state.
  • the connection point B is disconnected from the data line 3 and connected to the reference power supply wiring Vs via the switching TFT 512.
  • the potential at the connection point B changes from Vdata to Vstd, and accordingly, the potential at the connection point A also changes by the same amount (Vstd ⁇ Vdata; hereinafter referred to as VC) to (VDD + Vth + VC).
  • the switching TFT 515 Since the switching TFT 515 is in a conductive state after time t5, a current flows from the power supply wiring Vp to the organic EL element 530 via the driving TFT 510 and the switching TFT 515.
  • the switching TFT 512 is provided between the connection point B and the reference power supply line Vs. Even in the display device according to the present embodiment including such a pixel circuit 500, the gate terminal potential of the driving TFT 510 is maintained at a level corresponding to the data potential Vdata, and thus the same effect as that of the first embodiment is obtained. be able to. In addition, according to the display device according to the present embodiment, the peak luminance adjustment for improving the display quality can be easily performed as described below.
  • the gate terminal potential of the driving TFT 510 is (VDD + Vth + VC), and the potentials VDD and Vth are fixed values.
  • FIG. 13 is a circuit diagram of a pixel circuit included in a display device according to the sixth embodiment of the present invention.
  • the pixel circuit 600 shown in FIG. 13 includes a driving TFT 610 and a switching boss. Ding 611 to 615, capacitor 620, and organic EL element 630 are provided.
  • the TFTs for switches 612, 614, and 615 are p-channel type, and the other TFTs are n-channel type.
  • the pixel circuit 600 is different from the pixel circuit 500 according to the fifth embodiment (FIG. 11) in that the driving TFT 510 and the switching TFT 513 are n-channel TFTs, and the switching TFT 514 is a p-channel type.
  • the TFTs were changed to change the arrangement order of elements on the path connecting the power supply wiring Vp and the common cathode Vcom.
  • an organic EL element 630, a switch TFT 615, and a driving TFT 610 are provided in series in this order from the power supply wiring Vp side on the path connecting the power supply wiring Vp and the common negative electrode Vcom. Except for the above points, the configuration of the pixel circuit 600 is the same as that of the pixel circuit 500.
  • FIG. 14 is a timing chart of the pixel circuit 600.
  • FIG. 14 shows a change in potential applied to the scanning line Gi, the control line Wi, Ri, and the data line Sj, and a change in the potential at the connection points A and B.
  • the period from time tO to time t5 corresponds to one horizontal scanning period.
  • the operation of the pixel circuit 600 will be described with reference to FIG.
  • the potential of the scanning line Gi and the control line Wi is controlled to GL
  • the potential of the control line Ri is controlled to GH
  • the potential of the data line Sj is controlled to a level corresponding to the previous display data.
  • the TFTs for switching 612 and 615 are in a conductive state
  • the TFTs for switching 611, 613 and 614 are in a non-conductive state.
  • the potential at the connection point A becomes a potential corresponding to the data written in the pixel circuit 600 last time
  • the potential at the connection point B becomes Vstd.
  • the switching TFT 611 changes to a conductive state
  • the switching TFTs 612 and 615 change to a non-conductive state.
  • the switch TFT 615 is in a non-conductive state, so that no current flows through the organic EL element 630 and the organic EL element 630 does not emit light.
  • the potential of the scanning line Gi is GH
  • the potential of the data line Sj is controlled to the data potential Vdata.
  • the connection point B since the connection point B is connected to the data line 3 via the switching TFT 611, the potential at the connection point B becomes Vdata.
  • the switching TFTs T613 and 614 are non-conducting from time tO to time tl, when the potential at the connection point ⁇ ⁇ changes from Vstd to Vdata, the potential at the connection point A is also the same amount (Vdata — Vstd) will change.
  • connection point A is connected to the reference power supply wiring Vs via the TFT 614 for the switch, so that the potential at the connection point A changes to Vstd.
  • connection point B is Because it is connected to the data line Sj via the TFT 611 for the switch !, even if the potential at the connection point A changes, the potential at the connection point B remains Vdata.
  • the reference potential Vstd of the reference power supply wiring Vs is determined so that the driving TFT 610 becomes conductive when the reference potential Vstd is applied to the gate terminal. Therefore, after time tl, the driving TFT 610 is always in a conductive state. Even if the driving TFT 610 is in a conductive state, while the switch TFT 615 is in a non-conductive state, no current flows through the organic EL element 630, and the organic EL element 630 does not emit light.
  • the switching TFT 613 changes to a conductive state.
  • the gate terminal and the drain terminal of the driving TFT 610 are short-circuited, and the driving TFT 610 is diode-connected.
  • the reference potential Vstd is applied to the connection point A, and the potential at the connection point A is maintained at Vstd by the capacitor 620 after time t2. Therefore, the driving TFT 610 is always in a conductive state after time t3.
  • a current flows from the connection point A to the common cathode Vcom through the switch TFT613 and the drive TFT610, and the potential at the connection point A (gate terminal potential of the drive TFT610) is in the conductive state of the drive TFT610.
  • the driving TFT 610 changes to a non-conducting state when the gate-source voltage becomes the threshold voltage Vth (positive value) (that is, the potential at the connection point A becomes (VSS + Vth)). Accordingly, the potential at the connection point A drops to (VSS + Vth), and the driving TFT 610 enters a threshold state.
  • the switching TFT 615 Since the switching TFT 615 is in a conductive state after time t5, a current flowing to the common cathode Vcom also flows to the organic EL element 630 through the power supply wiring Vp switch, the switching TFT 615, and the driving TFT 610.
  • the pixel circuit 600 includes the n-channel driving TFT 610. Similar to the fifth embodiment, the display device according to the present embodiment provided with such a pixel circuit 600 also has the same effect as the first embodiment and the effect that the peak luminance adjustment can be easily performed. Obtainable.
  • FIG. 15 is a circuit diagram of a pixel circuit included in a display device according to the seventh embodiment of the present invention.
  • a pixel circuit 700 illustrated in FIG. 15 includes a driving TFT 710, switch TFTs 711 to 715, a capacitor 720, and an organic EL element 730.
  • the TFTs for switches 711 and 714 are n-channel type, and the other TFTs are p-channel type.
  • the pixel circuit 700 is obtained by changing the pixel circuit 500 (Fig. 11) according to the fifth embodiment to connect the switch TFT 514 to a different location.
  • the connection point between the driving TFT710 and the switching TFTs 713 and 715 is called C.
  • a TFT 714 for switching is provided between the connection point C and the reference power supply wiring Vs. Except for the above points, the configuration of the pixel circuit 700 is the same as that of the pixel circuit 500.
  • FIG. 16 is a timing chart of the pixel circuit 700.
  • Figure 16 shows the change in potential applied to the scanning line Gi, control line Wi, Ri, and data line Sj, and the change in potential at connection points A and B. It is shown.
  • the period from time tO to time t4 corresponds to one horizontal scanning period.
  • the difference in operation between the pixel circuit 700 and the pixel circuit 500 will be described with reference to FIG.
  • the pixel circuit 700 operates in the same manner as the pixel circuit 500 (that is, in the same manner as the pixel circuit 100) from time tO to time tl.
  • the TFTs 713 and 714 for the switch change to a conductive state.
  • the connection point A is connected to the reference power supply wiring Vs via the TFTs 713 and 714 for switches, so that the potential at the connection point A changes to Vstd.
  • the reference potential Vstd of the reference power supply wiring Vs is determined so that the driving TFT 710 becomes conductive when the reference potential Vstd is applied to the gate terminal. Therefore, after time tl, the driving TFT 710 is always in a conductive state. Even if the driving TFT 710 is in a conductive state, while the switch TFT 715 is in a non-conductive state, no current flows through the organic EL element 730, and the organic EL element 730 does not emit light.
  • the switching TFT 713 becomes conductive, the gate terminal and the drain terminal of the driving TFT 710 are short-circuited, and the driving TFT 710 is diode-connected. For this reason, current flows into the connection point A via the driving TFT 710 and the switching TFT 713 from the power supply wiring Vp, and the potential at the connection point A increases accordingly. Therefore, the potential at the connection point A is precisely a potential (Vstd + ⁇ ) slightly higher than Vstd.
  • the switch TFT 714 changes to a non-conductive state.
  • the current flowing from the reference power supply wiring Vs to the connection point A via the switching TFT 714 is cut off. Instead, current flows from the power supply wiring Vp to the connection point A via the driving TFT 710 and the switching TFT 713, and the potential at the connection point A (gate terminal potential of the driving TFT 710) is in the conductive state. It rises for a while.
  • the driving TFT 710 changes to a non-conductive state when the gate-source voltage becomes the threshold voltage Vth (negative value) (that is, the potential at the connection point A becomes (VDD + Vth)). Therefore, the potential at the connection point A rises to (VDD + Vth), and the driving TFT 710 enters a threshold state.
  • the pixel circuit 700 operates after the time t3 in the same manner as after the time t4 of the pixel circuit 500. After time t4, regardless of the threshold voltage Vth of the driving TFT710, the organic EL element A current corresponding to the data potential Vdata flows through the child 730, and the organic EL element 730 emits light with a specified brightness.
  • the switching TFT 714 is connected to the reference power supply wiring Vs and the drain terminal of the driving TFT 710 (current input / output terminal connected to the switching TFT 713).
  • the display device according to the present embodiment provided with such a pixel circuit 700 can achieve the same effect as the first embodiment and the effect that the peak luminance adjustment can be easily performed. Obtainable.
  • the pixel circuit 700 is different from the pixel circuit 500 according to the fifth embodiment in that the other terminal of the switch TFT whose one terminal is connected to the reference power supply wiring Vs is connected to the drive TFT gate.
  • the connection to the rain terminal has been changed, the same change may be applied to the pixel circuits according to the first to fourth and sixth embodiments. Even with the display device including the pixel circuit after the change, similarly to the seventh embodiment, the variation in the gate terminal potential of the driving TFT can be suppressed, and the display quality can be improved.
  • the variation in the threshold voltage of the driving TFT is correctly compensated, the unnecessary light emission of the organic EL element is prevented, and the contrast of the display screen is reduced. This can increase the life of the organic EL device.
  • the present invention is not limited to each embodiment, and the features of each embodiment can be combined as appropriate. Industrial applicability
  • the display device of the present invention correctly compensates for variations in the threshold voltage of the drive element, and performs electro-optics. It can be used for various display devices equipped with current-driven display elements, such as organic EL displays and FEDs, because it can produce an effect when unnecessary light emission of the elements can be prevented.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of El Displays (AREA)

Abstract

　画素回路１００には、電源配線Ｖｐと共通陰極Ｖｃｏｍとの間に駆動用ＴＦＴ１１０とスイッチ用ＴＦＴ１１５と有機ＥＬ素子１３０を設け、駆動用ＴＦＴ１１０のゲート端子とデータ線Ｓｊとの間にコンデンサ１２０とスイッチ用ＴＦＴ１１１を設ける。コンデンサ１２０とスイッチ用ＴＦＴ１１１の接続点Ｂと電源配線Ｖｐとの間にスイッチ用ＴＦＴ１１２を設け、駆動用ＴＦＴ１１０のゲート端子とドレイン端子との間にスイッチ用ＴＦＴ１１３を設け、駆動用ＴＦＴ１１０のゲート端子と基準電源配線Ｖｓとの間にスイッチ用ＴＦＴ１１４を設ける。基準電源配線Ｖｓには、駆動用ＴＦＴ１１０を導通状態とする電位が印加される。これにより、駆動素子の閾値電圧のばらつきを正しく補償し、電気光学素子の不要な発光を防止することができる。                                                                                 

Description

明 細 書
電流駆動型表示装置
技術分野
[0001] 本発明は、表示装置に関し、より特定的には、有機 ELディスプレイや FEDなどの 電流駆動型表示装置に関する。
背景技術
[0002] 近年、薄型、軽量、高速応答可能な表示装置の需要が高まり、これに伴い、有機 E L (Electro Luminescence テイスプレイや FED (Field Emission Display)に関する研 究開発が活発に行われている。
[0003] 有機 ELディスプレイに含まれる有機 EL素子は、印加される電圧が高ぐ流れる電 流が多いほど、高い輝度で発光する。ところが、有機 EL素子の輝度と電圧の関係は 、駆動時間や周辺温度などの影響を受けて容易に変動する。このため、有機 ELディ スプレイに電圧制御型の駆動方式を適用すると、有機 EL素子の輝度のばらつきを 抑えることが非常に困難になる。これに対して、有機 EL素子の輝度は電流にほぼ比 例し、この比例関係は周辺温度などの外的要因の影響を受けにくい。したがって、有 機 ELディスプレイには電流制御型の駆動方式を適用することが好ましい。
[0004] 一方、表示装置の画素回路や駆動回路は、アモルファスシリコン、低温多結晶シリ コン、 CG (Continuous Grain)シリコンなどで構成された TFT (Thin Film Transistor: 薄膜トランジスタ)を用いて構成される。ところが、 TFTの特性 (例えば、閾値電圧や 移動度）には、ばらつきが生じやすい。そこで、有機 ELディスプレイの画素回路には TFTの特性のばらつきを補償する回路が設けられ、この回路の作用により有機 EL素 子の輝度のばらつきが抑えられる。
[0005] 電流駆動型の駆動方式にお!、て TFTの特性のばらつきを補償する方式は、駆動 用 TFTに流れる電流の量を電流信号で制御する電流プログラム方式と、この電流の 量を電圧信号で制御する電圧プログラム方式とに大別される。電流プログラム方式を 用いれば閾値電圧と移動度のばらつきを補償することができ、電圧プログラム方式を 用いれば閾値電圧のばらつきのみを補償することができる。 [0006] ところが、電流プログラム方式には、第 1に、非常に微少な量の電流を扱うので画素 回路や駆動回路の設計が困難である、第 2に、電流信号を設定する間に寄生容量の 影響を受けやすいので大面積ィ匕が困難であるという問題がある。これに対して、電圧 プログラム方式では、寄生容量などの影響は軽微であり、回路設計も比較的容易で ある。また、移動度のばらつきが電流量に与える影響は、閾値電圧のばらつきが電流 量に与える影響よりも小さぐ移動度のばらつきは TFT作製工程である程度抑えるこ とができる。したがって、電圧プログラム方式を適用した表示装置でも、十分な表示品 位が得ることができる。
[0007] 電流駆動型の駆動方式を適用した有機 ELディスプレイについては、従来から、以 下に示す画素回路が知られている。図 17は、特許文献 1に記載された画素回路の 回路図である。図 17に示す画素回路 910は、駆動用 TFT911、スィッチ用 TFT912 〜914、コンデンサ 915、 916、および、有機 EL素子 917を備えている。画素回路 9 10に含まれる TFTは、 、ずれも pチャネル型である。
[0008] 画素回路 910では、電源配線 Vp (電位を VDDとする）とグランドとの間に、駆動用 TFT911、スィッチ用 TFT914および有機 EL素子 917が直列に設けられている。駆 動用 TFT911のゲート端子とデータ線 Sjとの間には、コンデンサ 915およびスィッチ 用 TFT912が直列に設けられている。駆動用 TFT911のゲート端子とドレイン端子と の間にはスィッチ用 TFT913が設けられ、駆動用 TFT911のゲート端子と電源配線 Vpとの間にはコンデンサ 916が設けられている。スィッチ用 TFT912のゲート端子は 走査線 Giに接続され、スィッチ用 TFT913のゲート端子はオートゼロ線 AZiに接続さ れ、スィッチ用 TFT914のゲート端子は照明線 ILiに接続されている。
[0009] 図 18は、画素回路 910のタイミングチャートである。時刻 tOより前では、走査線 Giと オートゼロ線 AZiの電位はハイレベルに、照明線 ILiの電位はローレベルに、データ 線 Sjの電位は基準電位 Vstdに制御される。時刻 tOにお 、て走査線 Giの電位がロー レベルに変化すると、スィッチ用 TFT912が導通状態に変化する。次に時刻 tlにお いてオートゼロ線 AZiの電位がローレベルに変化すると、スィッチ用 TFT913が導通 状態に変化する。これにより、駆動用 TFT911のゲート端子とドレイン端子は同電位 となる。 [0010] 次に時刻 t2において照明線 ILiの電位がハイレベルに変化すると、スィッチ用 TFT 914が非導通状態に変化する。このとき、電源配線 Vpカゝら駆動用 TFT911とスイツ チ用 TFT913を経由して駆動用 TFT911のゲート端子に電流が流れ込み、駆動用 TFT911のゲート端子電位は駆動用 TFT911が導通状態である間は上昇する。駆 動用 TFT911は、ゲート一ソース間電圧が閾値電圧 Vth (負の値）になる（すなわち 、ゲート端子電位が (VDD+Vth)になる）と、非導通状態に変化する。したがって、 駆動用 TFT911のゲート端子電位は（VDD+Vth)まで上昇する。
[0011] 次に時刻 t3においてオートゼロ線 AZiの電位がハイレベルに変化すると、スィッチ 用 TFT913が非導通状態に変化する。このときコンデンサ 915には、駆動用 TFT91 1のゲート端子とデータ線 Sjとの電位差 (VDD+Vth— Vstd)が保持される。
[0012] 次に時刻 t4においてデータ線 Sjの電位が基準電位 Vstdからデータ電位 Vdataに 変化すると、駆動用 TFT911のゲート端子電位は、同じ量 (Vdata— Vstd)だけ変化 して (VDD+Vth +Vdata—Vstd)となる。次に時刻 t5において走査線 Giの電位が ハイレベルに変化すると、スィッチ用 TFT912が非導通状態に変化する。このときコ ンデンサ 916には、駆動用 TFT911のゲート—ソース間電圧（Vth+Vdata— Vstd )が保持される。
[0013] 次に時刻 t6において照明線 ILiの電位がローレベルに変化すると、スィッチ用 TFT 914が導通状態に変化する。これにより、電源配線 Vpカゝら駆動用 TFT911とスイツ チ用 TFT914を経由して有機 EL素子 917に電流が流れる。駆動用 TFT911を流れ る電流の量はゲート端子電位 (VDD + Vth + Vdata Vstd)に応じて増減するが、 閾値電圧 Vthが異なって!/、ても電位差 (Vdata— Vstd)が同じであれば電流量は同 じである。したがって、閾値電圧 Vthの値にかかわらず、有機 EL素子 917には電位 Vdataに応じた量の電流が流れ、有機 EL素子 917はデータ電位 Vdataに応じた輝 度で発光する。
[0014] このように画素回路 910によれば、駆動用 TFT911の閾値電圧のばらつきを補償 し、有機 EL素子 917を所望の輝度で発光させることができる。
[0015] 図 19は、特許文献 2に記載された画素回路の回路図である。図 19に示す画素回 路 920は、駆動用 TFT921、スィッチ用 TFT922〜925、コンデンサ 926、および、 有機 EL素子 927を備えている。スィッチ用 TFT923、 925は nチャネル型、他の TF Tは pチャネル型である。
[0016] 画素回路 920では、電源配線 Vpと共通陰極 Vcom (電位をそれぞれ VDD、 VSS とする）との間に、駆動用 TFT921、スィッチ用 TFT925および有機 EL素子 927が 直列に設けられている。駆動用 TFT921のゲート端子とデータ線 ¾との間には、コン デンサ 926およびスィッチ用 TFT922が直列に設けられている。以下、駆動用 TFT 921とコンデンサ 926の接続点を A、コンデンサ 926とスィッチ用 TFT922の接続点 を Bという。接続点 Bと電源配線 Vpとの間にはスィッチ用 TFT923が設けられ、接続 点 Aと駆動用 TFT921のドレイン端子との間にはスィッチ用 TFT924が設けられてい る。スィッチ用 TFT922〜925のゲート端子は、いずれも走査線 Giに接続されている
[0017] 図 20は、画素回路 920のタイミングチャートである。時刻 tOより前では、走査線 Gi の電位はハイレベルに制御される。時刻 tOにお!/、て走査線 Giの電位がローレベル に変化すると、スィッチ用 TFT922、 924は導通状態、スィッチ用 TFT923、 925は 非導通状態に変化する。これにより、接続点 Bは電源配線 Vpから切り離され、スイツ チ用 TFT922を介してデータ線 ¾に接続される。また、駆動用 TFT921のゲート端 子とドレイン端子は同電位となる。このため、電源配線 Vpカゝら駆動用 TFT921とスィ ツチ用 TFT924を経由して駆動用 TFT921のゲート端子に電流が流れ込み、接続 点 Aの電位は駆動用 TFT921が導通状態である間は上昇する。駆動用 TFT921は 、ゲート一ソース間電圧が閾値電圧 Vth (負の値）になる（すなわち、接続点 Aの電位 が (VDD+Vth)になる）と、非導通状態に変化する。したがって、接続点 Aの電位は (VDD+Vth)まで上昇する。
[0018] 次に時刻 tlにおいて、データ線 Sjの電位が前回のデータ電位 VdataO (l行上の 画素回路に書き込まれたデータ電位)から今回のデータ電位 Vdataに変化すると、 接続点 Bの電位は Vdataに変化する。したがって、時刻 t2直前におけるコンデンサ 9 26の電極間電圧は、接続点 Aと接続点 Bの電位差 (VDD+Vth— Vdata)となる。
[0019] 次に時刻 t2において走査線 Giの電位がハイレベルに変化すると、スィッチ用 TFT 922、 924は非導通状態、スィッチ用 TFT923、 925は導通状態に変化する。これに より、駆動用 TFT921のゲート端子はドレイン端子力も切り離される。また、接続点 B はデータ線 ¾から切り離され、スィッチ用 TFT923を介して電源配線 Vpに接続され る。これにより、接続点 Bの電位は Vdataから VDDに変化し、これに伴い、接続点 A の電位は同じ量 (VDD—Vdata;以下、 VBという）だけ変化して（VDD+Vth+VB )となる。
[0020] また、時刻 t2以降、スィッチ用 TFT925が導通状態となるので、電源配線 Vpから 駆動用 TFT921とスィッチ用 TFT925を経由して有機 EL素子 927に電流が流れる 。駆動用 TFT921を流れる電流の量は、ゲート端子電位 (VDD+Vth+VB)に応じ て増減するが、閾値電圧 Vthが異なっていても電位差 VBが同じであれば電流量は 同じである。したがって、閾値電圧 Vthの値にかかわらず、有機 EL素子 927には電 位 Vdataに応じた量の電流が流れ、有機 EL素子 927はデータ電位 Vdataに応じた 輝度で発光する。
[0021] このように画素回路 920によれば、画素回路 910と同様に、駆動用 TFT921の閾 値電圧のばらつきを補償し、有機 EL素子 927を所望の輝度で発光させることができ る。また、画素回路 920には、画素回路 910と比べてコンデンサ 916、オートゼロ線 A Ziおよび照明線 ILiがない分、回路規模力 、さいという利点もある。なお、画素回路 9 20では、 pチャネル型の駆動用 TFT921を導通状態にするために、電位差 VBは負 (すなわち、 Vdata >VDD)である必要がある。
特許文献 1：国際公開第 98Z48403号パンフレット
特許文献 2 :日本国特開 2005— 157308号公報
発明の開示
発明が解決しょうとする課題
[0022] し力しながら、画素回路 920には、駆動用 TFT921の閾値電圧のばらつきを正しく 補償できないことがあるという問題がある。例えば、前フレームでは駆動用 TFT921 に電流がほとんど流れない場合 (黒表示を行う場合）、図 20の時刻 tOにおける接続 点 Aの電位 VAはほぼ (VDD+Vth)となる。接続点 Bの電位が時刻 tOから時刻 tlの 間に VDDから Vdataに変化すると、これに伴い接続点 Aの電位も変化する。ところが 、上述したように Vdata >VDDであるので、接続点 Aの電位がほぼ (VDD+Vth)で あるときに接続点 Bの電位が VDD力も Vdataに上昇すると、接続点 Aの電位は (VD D+Vth)よりも高くなる。このため、駆動用 TFT921は、電流をほとんど流さない状 態からさらに電流を流さない状態に制御され、導通状態にならない。この場合、上記 の方法で駆動用 TFT921の閾値電圧のばらつきを補償することができない。
[0023] 特許文献 2には、画素回路 920に加えて、図 21に示す画素回路 930も記載されて いる。画素回路 930では、スィッチ用 TFT922、 924のゲート端子は走査線 Giに接 続され、スィッチ用 TFT923、 925のゲート端子は制御線 Eiに接続されている。画素 回路 930によれば、スィッチ用 TFT924を導通状態に変化させた後にスィッチ用 TF T925を非導通状態に変化させることにより、駆動用 TFT921のゲート端子電位を共 通陰極 Vcomの電位 VSSに引き込むことができる。このとき駆動用 TFT921は導通 状態となるので、上記の方法で駆動用 TFT921の閾値電圧のばらつきを補償するこ とができる。なお、特許文献 2には、画素回路 930の構成は記載されているが、画素 回路 930を上記のタイミングで動作させることは明記されて ヽな 、。
[0024] ところが、画素回路 930を上記のタイミングで動作させると、駆動用 TFT921のゲー ト端子電位を共通陰極 Vcomの電位 VSSに引き込むときに、有機 EL素子 927に電 流が流れ、有機 EL素子 927が発光する。このときの駆動用 TFT921のゲート端子電 位は外部力 正確に制御できないので、画素回路 930を外部力 制御しても有機 E L素子 927の不要な発光を抑えることはできない。このため、画素回路 930を上記の タイミングで動作させると、正確な階調表示が困難になる。また、黒表示のときにも有 機 EL素子 927が発光するので、表示画面のコントラストが低下する。
[0025] また、画素回路 920では、走査線 Giの電位がローレベルである間（1水平走査期間 内）に、駆動用 TFTの閾値電圧のばらつきを補償する処理が完了する。したがって、 駆動用 TFT921のゲート端子電位 (接続点 Aの電位）は、 1水平走査期間内に以前 の電位から閾値状態の電位 (VDD+Vth)に変化する必要がある。
[0026] ところ力 図 20の時刻 tOにおける接続点 Aの電位 VAは、画素回路 920に前回書 き込まれたデータ電位によってすベて異なる。接続点 Aの電位は、例えば、時刻 tOよ り前に有機 EL素子 927が最大輝度で発光するときに (VDD+Vth)力も最も離れ、 時刻 tOより前に有機 EL素子 927が発光しないときに (VDD+Vth)に最も近づく。し かし、いずれの場合においても、接続点 Aの電位は、 1水平走査期間内に (VDD + Vth)に変化する必要がある。このため、 1水平走査期間が短い高精細の表示装置 では、駆動用 TFTの閾値電圧のばらつきを正確に補償することが困難になる。
[0027] それ故に、本発明は、駆動素子の閾値電圧のばらつきを正しく補償すると共に、電 気光学素子の不要な発光を防止した表示装置を提供することを目的とする。
課題を解決するための手段
[0028] 本発明の第 1の局面は、電流駆動型の表示装置であって、
複数の走査線と複数のデータ線の各交差点に対応して配置された複数の画素回 路と、
前記走査線を用いて、書き込み対象の画素回路を選択する走査信号出力回路と、 前記データ線に対して、表示データに応じた電位を与える表示信号出力回路とを 備え、
前記画素回路は、
第 1の電源配線と第 2の電源配線との間に設けられた電気光学素子と、 前記第 1の電源配線と前記第 2の電源配線との間に、前記電気光学素子と直列 に設けられた駆動素子と、
前記駆動素子の制御端子に第 1の電極が接続されたコンデンサと、 前記コンデンサの第 2の電極と前記データ線との間に設けられた第 1のスィッチン グ素子と、
前記コンデンサの第 2の電極と所定の電源配線との間に設けられた第 2のスイツ チング素子と、
前記駆動素子の制御端子と一方の電流入出力端子との間に設けられた第 3のス イッチング素子と、
一方の端子が第 3の電源配線に接続され、他方の端子が直接または前記第 3の スイッチング素子を介して前記駆動素子の制御端子に接続された第 4のスイッチング 素子とを含む。
[0029] 本発明の第 2の局面は、本発明の第 1の局面において、
前記第 3の電源配線には、前記駆動素子を導通状態とする電位が印加されることを 特徴とする。
[0030] 本発明の第 3の局面は、本発明の第 1の局面において、
前記第 4のスイッチング素子は、前記第 3の電源配線と前記駆動素子の制御端子と の間に設けられて 、ることを特徴とする。
[0031] 本発明の第 4の局面は、本発明の第 3の局面において、
前記画素回路に対する書き込み時では、
第 1の期間では、前記第 1および第 4のスイッチング素子が導通状態に、前記第 2 および第 3のスイッチング素子が非導通状態に制御され、
次に第 2の期間では、前記第 4のスイッチング素子が非導通状態に、前記第 3の スイッチング素子が導通状態に制御され、
次に第 3の期間では、前記第 1および第 3のスイッチング素子が非導通状態に、 前記第 2のスイッチング素子が導通状態に制御されることを特徴とする。
[0032] 本発明の第 5の局面は、本発明の第 1の局面において、
前記第 4のスイッチング素子は、前記第 3の電源配線と、前記第 3のスイッチング素 子に接続された、前記駆動素子の電流入出力端子との間に設けられていることを特 徴とする。
[0033] 本発明の第 6の局面は、本発明の第 5の局面において、
前記画素回路に対する書き込み時には、
第 1の期間では、前記第 1、第 3および第 4のスイッチング素子が導通状態に、前 記第 2のスイッチング素子が非導通状態に制御され、
次に第 2の期間では、前記第 4のスイッチング素子が非導通状態に制御され、 次に第 3の期間では、前記第 1および第 3のスイッチング素子が非導通状態に、 前記第 2のスイッチング素子が導通状態に制御されることを特徴とする。
[0034] 本発明の第 7の局面は、本発明の第 1の局面において、
前記第 2のスイッチング素子は、前記第 1の電源配線と前記コンデンサの第 2の電 極との間に設けられていることを特徴とする。
[0035] 本発明の第 8の局面は、本発明の第 7の局面において、
前記第 4のスイッチング素子の制御端子は前記第 3の電源配線に接続されており、 前記第 3の電源配線の電位は、前記駆動素子を導通状態にする電位と前記第 4の スイッチング素子を非導通状態にする電位との間で切り替えられることを特徴とする。
[0036] 本発明の第 9の局面は、本発明の第 1の局面において、
前記第 2のスイッチング素子は、前記第 3の電源配線と前記コンデンサの第 2の電 極との間に設けられていることを特徴とする。
[0037] 本発明の第 10の局面は、本発明の第 9の局面において、
前記第 3の電源配線の電位は、制御可能に構成されて!ヽることを特徴とする。
[0038] 本発明の第 11の局面は、本発明の第 1の局面において、
前記画素回路は、前記駆動素子と前記電気光学素子との間に設けられた第 5のス イッチング素子をさらに含む。
[0039] 本発明の第 12の局面は、本発明の第 1の局面において、
前記画素回路に対する書き込み期間では、前記第 2の電源配線の電位は、前記電 気光学素子への印加電圧が発光閾値電圧より低くなるように制御されることを特徴と する。
[0040] 本発明の第 13の局面は、本発明の第 1の局面において、
前記電気光学素子は有機 EL素子で構成されていることを特徴とする。
[0041] 本発明の第 14の局面は、本発明の第 1の局面において、
前記駆動素子および前記画素回路内のすべてのスイッチング素子は、薄膜トラン ジスタで構成されて 、ることを特徴とする。
[0042] 本発明の第 15の局面は、本発明の第 14の局面において、
前記駆動素子および前記画素回路内のすべてのスイッチング素子は、同じチヤネ ル型の薄膜トランジスタで構成されていることを特徴とする。
発明の効果
[0043] 本発明の第 1または第 2の局面によれば、駆動素子を導通状態とする電位を第 3の 電源配線に印加し、第 4のスイッチング素子 (または、第 3および第 4のスイッチング素 子)を導通状態に制御することにより、駆動素子の制御端子に第 3の電源配線の電 位を与え、画素回路の以前の状態にかかわらず、駆動素子を必ず導通状態に設定 することができる。したがって、第 3のスイッチング素子を導通状態に制御したときに、 駆動素子を確実に閾値状態（閾値電圧が印加された状態）に設定し、駆動素子の閾 値電圧のばらつきを正しく補償することができる。
[0044] 本発明の第 3の局面によれば、第 4のスイッチング素子が第 3の電源配線と駆動素 子の制御端子との間に設けられているので、第 4のスイッチング素子を導通状態に制 御することにより、駆動素子の制御端子に第 3の電源配線の電位を与えることができ る。
[0045] 本発明の第 4の局面によれば、第 1の期間では、コンデンサの第 1の電極には第 3 の電源配線の電位が与えられ、コンデンサの第 2の電極には表示データに応じた電 位（以下、データ電位ともいう）が与えられ、コンデンサにはこれら 2つの電位の差が 保持される。第 2の期間では、駆動素子が閾値状態となるまでコンデンサの第 1の電 極の電位が変化し、これに伴い、コンデンサに保持された電位差は、データ電位と駆 動素子の閾値電圧との差に変化する。第 3の期間では、コンデンサが上記の電位差 を保持したままで、コンデンサの第 2の電極の電位力 データ電位から所定の電源配 線の電位に変化する。このため、その後の駆動素子の制御端子電位は、駆動素子が 閾値状態となる電位に、所定の電源配線の電位とデータ電位の差を加えた電位とな る。したがって、駆動素子に流れる電流の量は、閾値電圧が異なっていてもデータ電 位が同じであれば、同じになる。このようにして駆動素子の閾値電圧のばらつきを補 償することができる。
[0046] 本発明の第 5の局面によれば、第 4のスイッチング素子が第 3の電源配線と第 3のス イッチング素子に接続された駆動素子の電流入出力端子との間に設けられているの で、第 3および第 4のスイッチング素子を共に導通状態に制御することにより、駆動素 子の制御端子に第 3の電源配線の電位を与えることができる。また、駆動素子の制御 端子は第 3および第 4のスイッチング素子を介して第 3の電源配線に接続されるので 、駆動素子の制御端子が第 4のスイッチング素子を介して第 3の電源配線に接続さ れる場合よりも、駆動素子の制御端子に接続されるスイッチング素子の数が少ない。 したがって、駆動素子の制御端子電位は、スイッチング素子を流れるリーク電流が少 ない分だけ変動しにくい。よって、電気光学素子の輝度を正しく保持し、表示品位を 高めることができる。 [0047] 本発明の第 6の局面によれば、第 1の期間では、コンデンサの第 1の電極には第 3 の電源配線の電位が与えられ、コンデンサの第 2の電極にはデータ電位が与えられ 、コンデンサにはこれら 2つの電位の差が保持される。第 2の期間では、駆動素子が 閾値状態となるまでコンデンサの第 1の電極の電位が変化し、これに伴い、コンデン サに保持された電位差は、データ電位と駆動素子の閾値電圧との差に変化する。第 3の期間では、コンデンサが上記の電位差を保持したままで、コンデンサの第 2の電 極の電位力 データ電位から所定の電源配線の電位に変化する。このため、その後 の駆動素子の制御端子電位は、駆動素子が閾値状態となる電位に、所定の電源配 線の電位とデータ電位の差をカ卩えた電位となる。したがって、駆動素子に流れる電流 の量は、閾値電圧が異なっていてもデータ電位が同じであれば、同じになる。このよ うにして駆動素子の閾値電圧のばらつきを補償することができる。
[0048] 本発明の第 7の局面によれば、第 2のスイッチング素子を導通状態に制御すること により、コンデンサの第 2の電極に第 1の電源配線の電位を与えることができる。した がって、コンデンサの第 1の電極に接続された駆動素子の制御端子の電位を、表示 データに応じたレベルに保つことができる。
[0049] 本発明の第 8の局面によれば、第 4のスイッチング素子を第 3の電源配線にダイォ ード接続し、第 3の電源配線の電位を所定のレベル間で切り替えることにより、第 4の スイッチング素子を導通状態および非導通状態に切り替え、駆動素子を導通状態に 設定することができる。したがって、第 4のスイッチング素子を制御する配線が不要と なるので、表示装置の回路規模を削減することができる。
[0050] 本発明の第 9の局面によれば、第 2のスイッチング素子を導通状態に制御すること により、コンデンサの第 2の電極に第 3の電源配線の電位を与えることができる。した がって、コンデンサの第 1の電極に接続された駆動素子の制御端子の電位を、表示 データに応じたレベルに保つことができる。
[0051] 本発明の第 10の局面によれば、駆動素子の制御端子電位は、第 3の電源配線の 電位とデータ電位の差に応じて増減するので、第 3の電源配線の電位を制御するこ とにより、すべての電気光学素子の輝度を一律に調整することができる。したがって、 少量の回路を追加するだけで、表示データを変更することなぐピーク輝度調整を容 易に行うことができる。
[0052] 本発明の第 11の局面によれば、画素回路に対する書き込み時に、第 5のスィッチ ング素子を非導通状態に制御することにより、駆動素子から電気光学素子に流れる 電流を遮断することができる。これにより、駆動素子を正しく閾値状態に設定すると共 に、電気光学素子の不要な発光を防止することができる。
[0053] 本発明の第 12の局面によれば、画素回路に対する書き込み時に、第 2の電源配線 の電位を制御することにより、第 1の電源配線と第 2の電源配線との間にスイッチング 素子を設けなくても、電気光学素子に電流が流れないようにすることができる。これに より、より少ない回路量で、駆動素子を正しく閾値状態に設定すると共に、電気光学 素子の不要な発光を防止することができる。
[0054] 本発明の第 13の局面によれば、駆動素子の閾値電圧のばらつきを正しく補償する 有機 ELディスプレイを得ることができる。
[0055] 本発明の第 14の局面によれば、駆動素子および画素回路内のすべてのスィッチン グ素子を薄膜トランジスタで構成することにより、画素回路を容易かつ高精度で製造 することができる。
[0056] 本発明の第 15の局面によれば、駆動素子および画素回路内のすべてのスィッチン グ素子を同じチャネル型のトランジスタで構成することにより、すべてのトランジスタを 同じマスクを用いて同じプロセスで製造し、表示装置のコストを下げることができる。ま た、同じチャネル型のトランジスタは異なるチャネル型のトランジスタよりも接近して配 置できるので、その分だけ画素回路の面積を他の用途に利用することができる。 図面の簡単な説明
[0057] [図 1]本発明の第 1〜第 7 (第 4を除く）の実施形態に係る表示装置の構成を示すプロ ック図である。
[図 2]本発明の第 1の実施形態に係る表示装置に含まれる画素回路の回路図である [図 3]図 2に示す画素回路のタイミングチャートである。
[図 4]本発明の第 2の実施形態に係る表示装置に含まれる画素回路の回路図である [図 5]図 4に示す画素回路のタイミングチャートである。
[図 6]本発明の第 3の実施形態に係る表示装置に含まれる画素回路の回路図である
[図 7]図 6に示す画素回路のタイミングチャートである。
[図 8]本発明の第 4の実施形態に係る表示装置の構成を示すブロック図である。
[図 9]本発明の第 4の実施形態に係る表示装置に含まれる画素回路の回路図である
[図 10]図 9に示す画素回路のタイミングチャートである。
[図 11]本発明の第 5の実施形態に係る表示装置に含まれる画素回路の回路図であ る。
[図 12]図 11に示す画素回路のタイミングチャートである。
[図 13]本発明の第 6の実施形態に係る表示装置に含まれる画素回路の回路図であ る。
[図 14]図 13に示す画素回路のタイミングチャートである。
[図 15]本発明の第 7の実施形態に係る表示装置に含まれる画素回路の回路図であ る。
[図 16]図 15に示す画素回路のタイミングチャートである。
[図 17]従来の表示装置に含まれる画素回路 (第 1の例）の回路図である。
[図 18]図 17に示す画素回路のタイミングチャートである。
[図 19]従来の表示装置に含まれる画素回路 (第 2の例）の回路図である。
[図 20]図 19に示す画素回路のタイミングチャートである。
[図 21]従来の表示装置に含まれる画素回路 (第 3の例）の回路図である。
符号の説明
10、 40· ··表示装置
11· ··表示制御回路
12· ··ゲートドライバ回路
13· ··ソースドライバ回路
14· ··基準電源調整回路 21· ··シフトレジスタ
22· "レジスタ
23· ··ラッチ回路
24· "DZ Aコンバータ
48…基準電位制御回路
100、 200、 300、 400、 500、 600、 700· ··画素回路
110、 210、 310、 410、 510、 610、 710· ··駆動用 TFT
111〜115、 211〜214、 311〜315、 411〜415、 511〜515、 611〜615、 711 〜715…スィッチ用 TFT
120、 220、 320、 420、 520、 620、 720· ··コンデンサ
130、 230、 330、 430、 530、 630、 730· ··有機 EL素子
νρ· ··電源配線
Vs…基準電源配線
Vcom…共通陰極
CAi…陰極配線
Wi、 Ri、 Ei…制御線
Gi…走査線
¾…データ線
発明を実施するための最良の形態
以下、図 1〜図 16を参照して、本発明の第 1〜第 7の実施形態に係る表示装置に ついて説明する。各実施形態に係る表示装置は、電気光学素子、駆動素子、コンデ ンサおよび複数のスイッチング素子を含む画素回路を備えている。画素回路は、電 気光学素子として有機 EL素子を含み、駆動素子およびスイッチング素子として CG シリコン TFTで構成された駆動用 TFTおよびスィッチ用 TFTを含んでいる。なお、駆 動素子およびスイッチング素子は、 CGシリコン TFT以外にも、例えばアモルファスシ リコン TFTや低温ポリシリコン TFTなどで構成することができる。駆動素子およびスィ ツチング素子を TFTで構成することにより、画素回路を容易かつ高精度で製造するこ とがでさる。 [0060] CGシリコン TFTの構成は、 Inukai、他 7名、 "4.0— in. TFT— OLED Displays and a No vel Digital Driving Method", SID'OO Digest、 pp.924- 927に開示されている。 CGシリ コン TFTの製造プロセスは、 Takayama、他 5名、 "Continuous Grain Silicon Technolo gy and Its Applications for Active Matrix Display", AMD-LCD 2000、 pp.25- 28に開 示されている。有機 EL素子の構成は、 Friend、 "Polymer Light-Emitting Diodes for u se in Flat Panel Display "、 AM- LCD'01、 pp.211- 214に開示されている。そこで、こ れらの事項については説明を省略する。
[0061] 図 1は、本発明の第 1〜第 7 (第 4を除く）の実施形態に係る表示装置の構成を示す ブロック図である。図 1に示す表示装置 10は、複数の画素回路 Aij (iは 1以上 n以下 の整数、 jは 1以上 m以下の整数）、表示制御回路 11、ゲートドライバ回路 12、ソース ドライバ回路 13、および、基準電源調整回路 14を備えている。表示装置 10には、互 いに平行な複数の走査線 Giと、走査線 Giと直交する互いに平行な複数のデータ線 ¾とが設けられる。画素回路 Aijは、走査線 Giとデータ線 ¾の各交差点に対応してマ トリタス状に配置されている。
[0062] これにカ卩えて表示装置 10には、互いに平行な複数の制御線 (Wi、 Riなど；図示せ ず）が走査線 Giと平行に配置されている。走査線 Giと制御線はゲートドライバ回路 1 2に接続され、データ線 ¾はソースドライバ回路 13に接続されている。ゲートドライバ 回路 12とソースドライバ回路 13は、画素回路 Aijの駆動回路として機能する。
[0063] 表示制御回路 11は、ゲートドライバ回路 12に対してタイミング信号 OE、スタートパ ルス YIおよびクロック YCKを出力し、ソースドライバ回路 13に対してスタートパルス S p、クロック CLK、表示データ DAおよびラッチパルス LPを出力し、基準電源調整回 路 14に対して電圧制御信号 PDAを出力する。
[0064] ゲートドライバ回路 12は、シフトレジスタ回路、論理演算回路およびバッファ (いず れも図示せず）を含んでいる。シフトレジスタ回路は、クロック YCKに同期してスタート パルス YIを順次転送する。論理演算回路は、シフトレジスタ回路の各段から出力され たパルスとタイミング信号 OEとの間で論理演算を行う。論理演算回路の出力は、バッ ファを経由して、対応する走査線 Giや制御線 Wi、 Riなどに与えられる。このようにゲ ートドライバ回路 12は、走査線 Giを用いて書き込み対象の画素回路を選択する走査 信号出力回路として機能する。
[0065] ソースドライバ回路 13は、 mビットのシフトレジスタ 21、レジスタ 22、ラッチ回路 23、 および、 m個の D/Aコンバータ 24を含んでいる。シフトレジスタ 21は、縦続接続さ れた m個の 1ビットレジスタを含んでいる。シフトレジスタ 21は、クロック CLKに同期し てスタートパルス SPを順次転送し、各段のレジスタ力もタイミングパルス DLPを出力 する。タイミングパルス DLPの出力タイミングに合わせて、レジスタ 22には表示データ DAが供給される。レジスタ 22は、タイミングパルス DLPに従い、表示データ DAを記 憶する。レジスタ 22に 1行分の表示データ DAが記憶されると、表示制御回路 11はラ ツチ回路 23に対してラッチパルス LPを出力する。ラッチ回路 23は、ラッチパルス LP を受け取ると、レジスタ 22に記憶された表示データを保持する。 DZ Aコンバータ 24 は、各データ線 ¾に 1つずつ設けられる。 DZAコンバータ 24は、ラッチ回路 23に保 持された表示データをアナログ信号電圧に変換し、対応するデータ線 ¾に与える。こ のようにソースドライバ回路 13は、データ線 ¾に対して表示データに応じた電位を与 える表示信号出力回路として機能する。
[0066] なお、表示装置 10を小型、低コストィ匕するために、ゲートドライバ回路 12やソースド ライバ回路 13の全部または一部を、 CGシリコン TFTや多結晶シリコン TFTなどを用 いて画素回路 Aijと同じ基板上に形成することが好ましい。
[0067] 基準電源調整回路 14は、電圧制御信号 PDAに基づき、基準電源配線 Vsに印加 される電位（以下、基準電位 Vstdという）のレベルを調整する。すべての画素回路 Ai jは、基準電源配線 Vsに接続されており、基準電源調整回路 14から基準電位 Vstd の供給を受ける。また、図 1では省略されているが、画素回路 Aijの配置領域には、 画素回路 Aijに電源電圧を供給するために、電源配線 Vpと共通陰極 Vcom (または 陰極配線 CAi)が配置されて 、る。
[0068] 以下、各実施形態に係る表示装置に含まれる画素回路 Aijの詳細を説明する。以 下の説明では、スィッチ用 TFTのゲート端子に与えられるハイレベル電位を GH、口 一レベル電位を GLという。また、以下の説明では、各 TFTのチャネル型は固定的に 決定されて 、るが、各 TFTのゲート端子に適切な制御信号を供給できるのであれば 、各 TFTは pチャネル型でも nチャネル型でもよい。 [0069] (第 1の実施形態）
図 2は、本発明の第 1の実施形態に係る表示装置に含まれる画素回路の回路図で ある。図 2に示す画素回路 100は、駆動用 TFT110、スィッチ用丁？丁111〜115、コ ンデンサ 120、および、有機 EL素子 130を備えている。スィッチ用 TFT111、 114は nチャネル型、他の TFTは pチャネル型である。
[0070] 画素回路 100は、電源配線 Vp、基準電源配線 Vs、共通陰極 Vcom、走査線 Gi、 制御線 Wi、 Ri、および、データ線 ¾に接続されている。このうち、電源配線 Vp (第 1 の電源配線）と共通陰極 Vcom (第 2の電源配線）にはそれぞれ一定の電位 VDD、 VSSが印加され、基準電源配線 Vs (第 3の電源配線）には基準電源調整回路 14で 得られた基準電位 Vstdが印加される。共通陰極 Vcomは、表示装置内のすべての 有機 EL素子 130の共通電極となる。
[0071] 画素回路 100では、電源配線 Vpと共通陰極 Vcomとを結ぶ経路上に電源配線 Vp 側から順に、駆動用 TFT110、スィッチ用 TFTl 15および有機 EL素子 130が直列 に設けられている。駆動用 TFT110のゲート端子には、コンデンサ 120の一方の電 極が接続されている。コンデンサ 120の他方の電極とデータ線 Sjとの間には、スイツ チ用 TFT111が設けられている。以下、駆動用 TFT110とコンデンサ 120の接続点 を A、コンデンサ 120とスィッチ用 TFTl 11の接続点を Bという。接続点 Bと電源配線 Vpとの間にはスィッチ用 TFT112が設けられ、接続点 Aと駆動用 TFT110のドレイ ン端子との間にはスィッチ用 TFT113が設けられ、接続点 Aと基準電源配線 Vsとの 間にはスィッチ用 TFT114が設けられて!/、る。
[0072] スィッチ用 TFT111、 112、 115のゲート端子は走査線 Giに接続され、スィッチ用 T FT113のゲート端子は制御線 Wiに接続され、スィッチ用 TFT114のゲート端子は 制御線 Riに接続されている。走査線 Giおよび制御線 Wi、 Riの電位はゲートドライバ 回路 12によって制御され、データ線 ¾の電位はソースドライバ回路 13によって制御 される。
[0073] 図 3は、画素回路 100のタイミングチャートである。図 3には、走査線 Gi、制御線 Wi 、 Riおよびデータ線 ¾に印加される電位の変化と、接続点 A、 Bの電位の変化とが示 されている。図 3では、時刻 t0から時刻 t5までが 1水平走査期間に相当する。以下、 図 3を参照して、画素回路 100の動作を説明する。
[0074] 時刻 tOより前では、走査線 Giと制御線 Riの電位は GL (ローレベル）に、制御線 Wi の電位は GH (ハイレベル）に、データ線 Sjの電位は前回の表示データ（1行上の画 素回路に書き込まれた表示データ）に応じたレベルに制御される。このため、スィッチ 用 TFT112、 115は導通状態、スィッチ用 TFTl 11、 113、 114は非導通状態となる 。また、接続点 Aの電位は画素回路 100に前回書き込まれた表示データに応じた電 位となり、接続点 Bの電位は VDDとなる。
[0075] 時刻 tOにおいて走査線 Giの電位が GHに変化すると、スィッチ用 TFT111が導通 状態に、スィッチ用 TFT112、 115が非導通状態に変化する。走査線 Giの電位が G Hである間（時刻 tOから時刻 t5までの間）、スィッチ用 TFT115は非導通状態にある ので、有機 EL素子 130に電流は流れず、有機 EL素子 130は発光しない。
[0076] 走査線 Giの電位が GHである間、データ線 Sjの電位は今回の表示データに応じた レベル電位（以下、データ電位 Vdataという）に制御される。この間、接続点 Bはスイツ チ用 TFTl 11を介してデータ線 Sjに接続されるので、接続点 Bの電位は Vdataとな る。また、時刻 tOから時刻 tlまでの間、スィッチ用 TFT113、 114は非導通状態であ るので、接続点 Bの電位が VDD力も Vdataに変化すると、接続点 Aの電位も同じ量（ Vdata -VDD)だけ変化する。
[0077] 次に時刻 tlにおいて制御線 Riの電位が GHに変化すると、スィッチ用 TFT114が 導通状態に変化する。これにより、接続点 Aはスィッチ用 TFT114を介して基準電源 配線 Vsに接続されるので、接続点 Aの電位は Vstdに変化する。このとき接続点 Bは スィッチ用 TFTl 11を介してデータ線 ¾に接続されて!、るので、接続点 Aの電位が 変化しても、接続点 Bの電位は Vdataのままである。
[0078] 基準電源配線 Vsの基準電位 Vstdは、ゲート端子に基準電位 Vstdを印加したとき に駆動用 TFT110が導通状態となるように決定される。したがって、時刻 tl以降、駆 動用 TFT110は必ず導通状態となる。なお、駆動用 TFT110が導通状態となっても スィッチ用 TFTl 15が非導通状態である間は、有機 EL素子 130に電流は流れず、 有機 EL素子 130は発光しない。
[0079] 次に時刻 t2において制御線 Riの電位が GLに変化すると、スィッチ用 TFT114が 非導通状態に変化する。これにより、接続点 Aは基準電源配線 Vsから切り離され、接 続点 Aの電位は固定される。このときコンデンサ 120には、接続点 Aと Bの電位差 (Vs td- Vdata)が保持される。
[0080] 次に時刻 t3において制御線 Wiの電位が GLに変化すると、スィッチ用 TFT113が 導通状態に変化する。これにより駆動用 TFT110のゲート端子とドレイン端子が短絡 され、駆動用 TFT110はダイオード接続となる。時刻 tlから時刻 t2までの間、接続点 Aには基準電位 Vstdが印加され、時刻 t2以降も接続点 Aの電位はコンデンサ 120 によって Vstdに保たれる。したがって、時刻 t3以降も、駆動用 TFT110は必ず導通 状態となる。
[0081] また、電源配線 Vpカゝら駆動用 TFT110とスィッチ用 TFT113を経由して接続点 A に電流が流れ込み、接続点 Aの電位 (駆動用 TFT110のゲート端子電位）は駆動用 TFT110が導通状態である間は上昇する。駆動用 TFT110は、ゲート—ソース間電 圧が閾値電圧 Vth (負の値）になる（すなわち、接続点 Aの電位が (VDD+Vth)に なる）と、非導通状態に変化する。したがって、接続点 Aの電位は (VDD+Vth)まで 上昇し、駆動用 TFT110は閾値状態 (ゲート—ソース間に閾値電圧が印加された状 態)となる。
[0082] 次に時刻 t4において制御線 Wiの電位が GHに変化すると、スィッチ用 TFT113が 非導通状態に変化する。このときコンデンサ 120には、接続点 Aと Bの電位差 (VDD +Vth- Vdata)が保持される。
[0083] 次に時刻 t5において走査線 Giの電位が GLに変化すると、スィッチ用 TFT112、 1 15が導通状態に、スィッチ用 TFT111が非導通状態に変化する。これにより、接続 点 Bは、データ線 ¾カゝら切り離され、スィッチ用 TFT112を介して電源配線 Vpに接 続される。このため、接続点 Bの電位は Vdataから VDDに変化し、これに伴い、接続 点 Aの電位も同じ量 (VDD— Vdata；以下、 VBと!、う）だけ変化して (VDD+ Vth+ VB)となる。
[0084] 時刻 t5以降ではスィッチ用 TFT115は導通状態にあるので、電源配線 Vpから駆 動用 TFT110とスィッチ用 TFT115を経由して有機 EL素子 130に電流が流れる。 駆動用 TFT110を流れる電流の量は、ゲート端子電位 (VDD+Vth +VB)に応じ て増減するが、閾値電圧 Vthが異なっていても電位差 VB (=VDD— Vdata)が同じ であれば電流量は同じである。したがって、駆動用 TFT110の閾値電圧 Vthの値に かかわらず、有機 EL素子 130にはデータ電位 Vdataに応じた量の電流が流れ、有 機 EL素子 130は指定された輝度で発光する。
[0085] 上記の動作では、時刻 t2にお 、てスィッチ用 TFT114が非導通状態に変化した後 に、時刻 t3においてスィッチ用 TFT113が導通状態に変化する。これにより、電源配 線 Vpから駆動用 TFT110とスィッチ用 TFT113、 114を経由して基準電源配線 Vs に電流が流れ込むことを防止し、基準電源配線 Vsの電位を安定に保つことができる 。また、時刻 t2においてコンデンサ 120に保持された電位差が変化しないので、閾 値電圧のばらつきを正確に補償することができる。
[0086] また、上記の動作では、時刻 t4にお 、てスィッチ用 TFT113が非導通状態に変化 した後に、時刻 t5においてスィッチ用 TFT111が非導通状態に、スィッチ用 TFT11 2が導通状態に変化する。これにより、電源配線 Vpカゝら駆動用 TFT110とスィッチ用 TFT113を経由して接続点 Aに電流が流れ込むことを防止し、駆動用 TFT110のゲ ート端子電位を正確に保持することができる。
[0087] 以上に示すように、本実施形態に係る表示装置によれば、駆動用 TFT110を導通 状態とする基準電位 Vstdを基準電源配線 Vsに印加し、スィッチ用 TFT114を導通 状態に制御することにより、駆動用 TFT110のゲート端子に基準電位 Vstdを与え、 画素回路の以前の状態にかかわらず、駆動用 TFT110を必ず導通状態に設定する ことができる。
[0088] したがって、その後にスィッチ用 TFT113を導通状態に、スィッチ用 TFT115を非 導通状態に制御したときに、駆動用 TFT110を確実に閾値状態に設定し、駆動用 T FT110から有機 EL素子 130に流れる電流を遮断することができる。よって、駆動用 TFT110を正しく閾値状態に設定すると共に、有機 EL素子 130の不要な発光を防 止することができる。不要な発光を防止できれば、表示画面のコントラストが向上し、 有機 EL素子 130の寿命も長くなる。
[0089] また、 pチャネル型の駆動用 TFT110を導通状態に設定するためには、ゲート端子 に印加される基準電位 Vstdを駆動用 TFT110のソース端子電位よりも閾値電圧 Vt hの分以上低くする必要がある。ところが、基準電位 Vstdを低くしすぎると、駆動用 T FT110が閾値状態になるまでに時間がかかり、駆動用 TFT110の閾値電圧のばら つきを補償する処理が 1水平走査期間内に完了しないことがある。このため、基準電 位 Vstdは、ゲート端子に与えたときに駆動用 TFT110が導通状態になるという条件 を満たす限り、 (VDD+Vth)にできるだけ近い電位であることが好ましい。
[0090] 画素回路 100は外部から与えられた基準電位 Vstdに基づき動作するので、基準 電源調整回路 14などを用いて基準電位 Vstdのレベルを自由に設定することができ る。したがって、本実施形態に係る表示装置によれば、（VDD+Vth)に近い基準電 位 Vstdを用いることにより、駆動用 TFTの閾値電圧のばらつきを短時間で補償する ことができる。
[0091] また、駆動用 TFT110を閾値状態にする前に、コンデンサ 120には電位差 (Vstd —Vdata)が保持される力 この電位差はすべての画素回路で同じである。したがつ て、仮に駆動用 TFT110を完全に閾値状態に設定できない場合でも、有機 EL素子 の輝度のばらつきを小さくすることができる。
[0092] (第 2の実施形態）
図 4は、本発明の第 2の実施形態に係る表示装置に含まれる画素回路の回路図で ある。図 4に示す画素回路 200は、駆動用 TFT210、スィッチ用 TFT211〜214、コ ンデンサ 220、および、有機 EL素子 230を備えている。スィッチ用 TFT211、 214は nチャネル型、他の TFTは pチャネル型である。
[0093] 画素回路 200は、第 1の実施形態に係る画素回路 100 (図 2)に対して、スィッチ用 TFT115を削除し、有機 EL素子 130の力ソード端子を陰極配線 CAi (第 2の電源配 線）に接続する変更を施したものである。画素回路 200では、電源配線 Vpと陰極配 線 CAiとを結ぶ経路上に電源配線 Vp側カゝら順に、駆動用 TFT210および有機 EL 素子 230が直列に設けられている。以上の点を除き、画素回路 200の構成は画素回 路 100と同じである。陰極配線 CAiの電位は、表示装置 10に含まれる電源切替回路 (図示せず）によって制御される。
[0094] 図 5は、画素回路 200のタイミングチャートである。図 5には、走査線 Gi、制御線 Wi 、 Ri、陰極配線 CAiおよびデータ線 Sjに印加される電位の変化と、接続点 A、 Bの電 位の変化とが示されている。図 5では、時刻 tOから時刻 t5までが 1水平走査期間に相 当する。
[0095] 図 5に示すように、陰極配線 CAiの電位は、時刻 tOから時刻 t5までの間は所定のレ ベル Vchに、それ以外のときは VSSに制御される。電位 Vchは、駆動用 TFT210と 有機 EL素子 230を直列に接続した回路の一端に電位 VDDを印加し、他端に電位 Vchを印加したときに、有機 EL素子 230への印加電圧が有機 EL素子 230の発光閾 値電圧より低くなるように決定される。このため、陰極配線 CAiの電位力 chである間 (時刻 tOから時刻 t5までの間）、有機 EL素子 230に発光に寄与する電流は流れず、 有機 EL素子 230は発光しない。以上の点を除き、画素回路 200の動作は画素回路 100と同じである。
[0096] 以上に示すように、本実施形態に係る表示装置では、画素回路に対する書き込み 時には、陰極配線 CAiの電位は有機 EL素子 230に電流が流れないレベルに制御さ れる。したがって、電源配線 Vpと陰極配線 CAiとを結ぶ経路上にスィッチ用 TFTを 設けなくても、第 1の実施形態と同じ効果 (駆動用 TFTの閾値電圧のばらつきを正し く短時間で補償し、有機 EL素子の不要な発光を防止する）を得ることができる。
[0097] (第 3の実施形態）
図 6は、本発明の第 3の実施形態に係る表示装置に含まれる画素回路の回路図で ある。図 6に示す画素回路 300は、駆動用 TFT310、スィッチ用 TFT311〜315、コ ンデンサ 320、および、有機 EL素子 330を備えている。画素回路 300に含まれる TF Tは、いずれも pチャネル型である。
[0098] 画素回路 300は、第 1の実施形態に係る画素回路 100 (図 2)に対して、 nチャネル 型の TFTを pチャネル型の TFTに変更し、各 TFTのゲート端子を適切な信号線に接 続する変更を施したものである。画素回路 300では、スィッチ用 TFT311、 313のゲ ート端子は走査線 Giに接続され、スィッチ用 TFT312、 315のゲート端子は制御線 Eiに接続され、スィッチ用 TFT314のゲート端子は制御線 Riに接続されている。以 上の点を除き、画素回路 300の構成は画素回路 100と同じである。制御線 Eiの電位 は、ゲートドライバ回路 12によって制御される。
[0099] 図 7は、画素回路 300のタイミングチャートである。図 7には、走査線 Gi、制御線 Ei、 Riおよびデータ線 Sjに印加される電位の変化と、接続点 A、 Bの電位の変化とが示さ れている。図 7では、時刻 tOから時刻 t4までが 1水平走査期間に相当する。以下、図 7を参照して、画素回路 300の動作を説明する。
[0100] 時刻 tOより前では、走査線 Giと制御線 Riの電位は GHに、制御線 Eiの電位は GL に、データ線 Sjの電位は前回の表示データに応じたレベルに制御される。このため、 スィッチ用 TFT312、 315は導通状態、スィッチ用 TFT311、 313、 314は非導通状 態となる。また、接続点 Aの電位は画素回路 300に前回書き込まれた表示データに 応じた電位となり、接続点 Bの電位は VDDとなる。
[0101] 時刻 tOにおいて制御線 Eiの電位が GHに変化すると、スィッチ用 TFT312、 315力 S 非導通状態に変化する。制御線 Eiの電位力 SGHである間（時刻 tOから時刻 t4までの 間）、スィッチ用 TFT315は非導通状態にあるので、有機 EL素子 330に電流は流れ ず、有機 EL素子 330は発光しない。
[0102] 制御線 Eiの電位が GHである間、データ線 Sjの電位はデータ電位 Vdataに制御さ れる。時刻 tOから時刻 tlまでの間、接続点 A、 Bは電位が印加された配線カゝら切り離 されるので、接続点 A、 Bの電位は不定となる（実際には時刻 tOのレベルカゝら変化し ない)。
[0103] 次に時刻 tlにおいて走査線 Giと制御線 Riの電位力GLに変化すると、スィッチ用 T FT311、 313、 314が導通状態に変化する。これにより、接続点 Bはスィッチ用 TFT 311を介してデータ線 ¾に接続されるので、接続点 Bの電位は Vdataに変化する。 接続点 Aはスィッチ用 TFT314を介して基準電源配線 Vsに接続されるので、接続点 Aの電位は Vstdに変化する。基準電源配線 Vsの基準電位 Vstdは、第 1の実施形 態と同様に、ゲート端子に基準電位 Vstdを印加したときに駆動用 TFT310が導通状 態となるように決定される。したがって、時刻 tl以降、駆動用 TFT310は必ず導通状 態となる。なお、駆動用 TFT310が導通状態となってもスィッチ用 TFT315が非導通 状態である間は、有機 EL素子 330に電流は流れず、有機 EL素子 330は発光しない
[0104] 一方、スィッチ用 TFT313が導通状態になると、駆動用 TFT310のゲート端子とド レイン端子が短絡され、駆動用 TFT310はダイオード接続となる。このため、電源配 線 Vpカゝら駆動用 TFT310とスィッチ用 TFT313を経由して接続点 Aに電流が流れ 込み、接続点 Aの電位はその分だけ上昇する。したがって、接続点 Aの電位は、正 確に言うと、基準電位 Vstdよりも少し高い電位 (Vstd+ α )になる。
[0105] 次に時刻 t2において制御線 Riの電位が GHに変化すると、スィッチ用 TFT314が 非導通状態に変化する。これにより、基準電源配線 Vsからスィッチ用 TFT314を経 由して接続点 Aに流れる電流は遮断される。これに代えて、電源配線 Vpから駆動用 TFT310とスィッチ用 TFT313を経由して接続点 Aに電流が流れ込み、接続点 Aの 電位 (駆動用 TFT310のゲート端子電位）は駆動用 TFT310が導通状態である間は 上昇する。駆動用 TFT310は、ゲート ソース間電圧が閾値電圧 Vth (負の値）にな る（すなわち、接続点 Aの電位が (VDD+Vth)になる）と、非導通状態に変化する。 したがって、接続点 Aの電位は (VDD+Vth)まで上昇し、駆動用 TFT310は閾値 状態となる。
[0106] 次に時刻 t3において走査線 Giの電位が GHに変化すると、スィッチ用 TFT311、 3 13が非導通状態に変化する。このときコンデンサ 320には、接続点 Aと Bの電位差（ VDD+Vth-Vdata)が保持される。
[0107] 次に時刻 t4において制御線 Eiの電位が GLに変化すると、スィッチ用 TFT312、 3 15が導通状態に変化する。これにより、接続点 Bはスィッチ用 TFT312を介して電源 配線 Vpに接続される。このとき、接続点 Bの電位は Vdataから VDDに変化し、これ に伴い、接続点 Aの電位は同じ量 (VDD— Vdata ;以下、 VBという）だけ変化して（ VDD+Vth+VB)となる。
[0108] 時刻 t4以降ではスィッチ用 TFT315は導通状態にあるので、電源配線 Vpから駆 動用 TFT310とスィッチ用 TFT315を経由して有機 EL素子 330に電流が流れる。 駆動用 TFT310を流れる電流の量は、ゲート端子電位 (VDD+Vth+VB)に応じ て増減するが、閾値電圧 Vthが異なっていても電位差 VB (=VDD— Vdata)が同じ であれば電流量は同じである。したがって、駆動用 TFT310の閾値電圧 Vthの値に かかわらず、有機 EL素子 330にはデータ電位 Vdataに応じた量の電流が流れ、有 機 EL素子 330は指定された輝度で発光する。
[0109] 以上に示すように、画素回路 300では、駆動用 TFT310およびすベてのスィッチ 用 TFT311〜315が同じチャネル型のトランジスタで構成されている。このような画素 回路 300を備えた本実施形態に係る表示装置でも、各 TFTのゲート端子に適切な 制御信号を供給することにより、第 1の実施形態と同じ効果を得ることができる。また、 同じチャネル型のトランジスタは同じマスクを用いて同じプロセスで製造できるので、 表示装置のコストを下げることができる。また、同じチャネル型のトランジスタは異なる チャネル型のトランジスタよりも接近して配置できるので、その分だけ画素回路の面積 を他の用途に利用することができる。
[0110] (第 4の実施形態）
図 8は、本発明の第 4の実施形態に係る表示装置の構成を示すブロック図である。 図 8に示す表示装置 40は、図 1に示す表示装置 10において、基準電源調整回路 1 4を基準電位制御回路 48に置換したものである。表示装置 40では、画素回路 Aijに 基準電位を供給するために、すべての画素回路 Aijに接続された基準電源配線 Vs に代えて、各行の画素回路 Aijに接続された n本の制御線 Riが使用される。
[0111] 基準電位制御回路 48は、電圧制御信号 PDAに基づき、 2種類の基準電位 (以下 、 Vsh、 Vslという）のレベルを調整する。基準電位制御回路 48は、 n本の制御線 Riに 接続されており、制御線 Riの電位を個別に Vshと Vslの間で切り替える。
[0112] 図 9は、本発明の第 4の実施形態に係る表示装置に含まれる画素回路の回路図で ある。図 9に示す画素回路 400は、駆動用 TFT410、スィッチ用 TFT411〜415、コ ンデンサ 420、および、有機 EL素子 430を備えている。スィッチ用 TFT411は nチヤ ネル型、他の TFTは pチャネル型である。
[0113] 画素回路 400は、第 1の実施形態に係る画素回路 100 (図 2)に対して、スィッチ用 TFT114を pチャネル型の TFTに変更し、変更後の TFTを制御線 Riにダイオード接 続する変更を施したものである。画素回路 400では、スィッチ用 TFT414のゲート端 子とドレイン端子はいずれも制御線 Ri (第 3の電源配線）に接続されている。以上の 点を除き、画素回路 400の構成は画素回路 100と同じである。
[0114] 図 10は、画素回路 400のタイミングチャートである。図 10には、走査線 Gi、制御線 Wi、 Riおよびデータ線 Sjに印加される電位の変化と、接続点 A、 Bの電位の変化と が示されている。図 10では、時刻 tOから時刻 t5までが 1水平走査期間に相当する。 以下、図 10を参照して、画素回路 400と画素回路 100の動作の相違点を説明する。
[0115] 図 10に示すように、制御線 Riの電位は、時刻 tlから時刻 t2までの間は Vslに、そ れ以外のときは Vshに制御される。基準電位 Vsh、 Vslは、後述する条件を満たすよ うに決定される。
[0116] 時刻 tlにおいて制御線 Riの電位が Vslに変化すると、スィッチ用 TFT414のゲート 端子電位とドレイン端子電位は 、ずれも Vslに変化する。 pチャネル型のスィッチ用 T FT414は、ゲート ソース間電圧が閾値電圧よりも低ければ (すなわち、電位 Vslが 接続点 Aの電位よりもスィッチ用 TFT414の閾値電圧分以上に低ければ）、導通状 態となる。
[0117] また、スィッチ用 TFT414が導通状態になると、接続点 Aからスィッチ用 TFT414を 経由して制御線 Riに電流が流れ出し、接続点 Aの電位はスィッチ用 TFT414が導 通状態である間は下降する。スィッチ用 TFT414は、ゲート—ソース間電圧が閾値 電圧 Vth' (負の値）になる（すなわち、接続点 Aの電位が (Vsl— Vth' )になる）と、非 導通状態に変化する。したがって、接続点 Aの電位は (Vsl— Vth' )まで下降する。 さらに、このときの接続点 Aの電位が駆動用 TFT410のソース端子電位よりも閾値電 圧 Vth (負の値）分以上低ければ（すなわち、 Vsl— Vth'く VDD+Vthが成り立て ば）、駆動用 TFT410は導通状態となる。
[0118] そこで、基準電位 Vslは、以前の接続点 Aの電位にかかわらず、スィッチ用 TFT41 4のゲート端子に基準電位 Vslを印加すると、スィッチ用 TFT414が導通状態となり、 さらに駆動用 TFT410が導通状態となるように決定される。これに対して、基準電位 Vshは、以前の接続点 Aの電位にかかわらず、スィッチ用 TFT414のゲート端子に 基準電位 Vshを印加すると、スィッチ用 TFT414が非導通状態となるように決定され る。これらの条件を満たす Vshと Vslの間で制御線 Riの電位を切り替えることにより、 1 本の制御線だけを用いて駆動用 TFT410を導通状態に設定することができる。
[0119] 以上に示すように、画素回路 400では、スィッチ用 TFT414を制御線 Riにダイォー ド接続した上で、制御線 Eiの電位を Vshと Vslの間で切り替えることにより、スィッチ用 TFT414を導通状態および非導通状態に切り替え、駆動用 TFT410を導通状態に 設定することができる。したがって、画素回路 400を備えた本実施形態に係る表示装 置によっても、第 1の実施形態と同じ効果を得ることができる。また、スィッチ用 TFT4 14を制御する配線が不要となるので、表示装置の回路規模を削減することができる
[0120] (第 5の実施形態）
図 11は、本発明の第 5の実施形態に係る表示装置に含まれる画素回路の回路図 である。図 11に示す画素回路 500は、駆動用 TFT510、スィッチ用 TFT511〜515 、コンデンサ 520、および、有機 EL素子 530を備えている。スィッチ用 TFT511、 51 4は nチャネル型、他の TFTは pチャネル型である。
[0121] 画素回路 500は、第 1の実施形態に係る画素回路 100 (図 2)に対して、スィッチ用 TFT112を基準電源配線 Vsに接続する変更を施したものである。画素回路 500で は、接続点 Bと基準電源配線 Vsとの間に、スィッチ用 TFT512が設けられている。以 上の点を除き、画素回路 500の構成は画素回路 100と同じである。
[0122] 図 12は、画素回路 500のタイミングチャートである。図 12には、走査線 Gi、制御線 Wi、 Riおよびデータ線 Sjに印加される電位の変化と、接続点 A、 Bの電位の変化と が示されている。図 12では、時刻 tOから時刻 t5までが 1水平走査期間に相当する。 以下、図 12を参照して、画素回路 500と画素回路 100の動作の相違点を説明する。
[0123] 図 12に示すように、画素回路 500は、時刻 tOから時刻 t5までの間、画素回路 100 と同じように動作する。時刻 t5において走査線 Giの電位が GLに変化すると、スイツ チ用 TFT512、 515が導通状態に、スィッチ用 TFT511が非導通状態に変化する。 これにより、接続点 Bは、データ線 ¾から切り離され、スィッチ用 TFT512を介して基 準電源配線 Vsに接続される。このため、接続点 Bの電位は Vdataから Vstdに変化し 、これに伴い、接続点 Aの電位も同じ量 (Vstd— Vdata;以下、 VCという）だけ変化し て（VDD+ Vth+ VC)となる。
[0124] 時刻 t5以降ではスィッチ用 TFT515は導通状態にあるので、電源配線 Vpから駆 動用 TFT510とスィッチ用 TFT515を経由して有機 EL素子 530に電流が流れる。 駆動用 TFT510を流れる電流の量は、ゲート端子電位 (VDD+Vth+VC)に応じ て増減するが、閾値電圧 Vthが異なっていても電位差 VC (= Vstd— Vdata)が同じ であれば電流量は同じである。したがって、駆動用 TFT510の閾値電圧 Vthの値に かかわらず、有機 EL素子 530にはデータ線 Sjに印加された電位 Vdataに応じた量 の電流が流れ、有機 EL素子 530は指定された輝度で発光する。
[0125] 以上に示すように、画素回路 500では、スィッチ用 TFT512は、接続点 Bと基準電 源配線 Vsとの間に設けられている。このような画素回路 500を備えた本実施形態に 係る表示装置によっても、駆動用 TFT510のゲート端子電位はデータ電位 Vdataに 応じたレベルに保持されるので、第 1の実施形態と同じ効果を得ることができる。これ に加えて本実施形態に係る表示装置によれば、以下に示すように、表示品位を向上 させるためのピーク輝度調整を容易に行うことができる。
[0126] 従来の表示装置でピーク輝度調整を行うためには、例えば、表示データをメモリな どに蓄積してピーク輝度を求め、求めたピーク輝度に応じた変換処理を表示データ に施し、変換後の表示データに応じた電位を画素回路に与える必要がある。ところが 、これらの処理を行うためには、表示制御回路あるいはソースドライバ回路にメモリや 演算回路を追加し、ソースドライバ回路の出力部分にピーク輝度調整に対応した回 路を追加する必要がある。このため、従来の表示装置にピーク輝度調整機能を追加 すると、表示装置のコストや消費電力が大きく増加する。
[0127] これに対して、本実施形態に係る表示装置では、駆動用 TFT510のゲート端子電 位は（VDD+Vth+VC)であり、電位 VDD、 Vthは固定値であるので、有機 EL素 子 530の輝度は電位差 VC (=Vstd— Vdata)に応じて増減する。したがって、デー タ電位 Vdataを個別に変更しなくても、基準電源調整回路 14でピーク輝度に応じて 基準電位 Vstdを調整することにより、有機 EL素子 530の輝度を一律に調整すること ができる。この場合、ソースドライバ回路の出力部に回路を追加する必要はない。し たがって、本実施形態に係る表示装置によれば、少量の回路を追加するだけで、表 示データを変更することなぐピーク輝度調整を容易に行うことができる。
[0128] (第 6の実施形態）
図 13は、本発明の第 6の実施形態に係る表示装置に含まれる画素回路の回路図 である。図 13に示す画素回路 600は、駆動用 TFT610、スィッチ用丁？丁611〜615 、コンデンサ 620、および、有機 EL素子 630を備えている。スィッチ用 TFT612、 61 4、 615は pチャネル型、他の TFTは nチャネル型である。 [0129] 画素回路 600は、第 5の実施形態に係る画素回路 500 (図 11)に対して、駆動用 T FT510とスィッチ用 TFT513を nチャネル型の TFTに、スィッチ用 TFT514を pチヤ ネル型の TFTに変更し、電源配線 Vpと共通陰極 Vcomとを結ぶ経路上の素子の配 置順序を変える変更を施したものである。画素回路 600では、電源配線 Vpと共通陰 極 Vcomとを結ぶ経路上に電源配線 Vp側カゝら順に、有機 EL素子 630、スィッチ用 T FT615および駆動用 TFT610が直列に設けられている。以上の点を除き、画素回 路 600の構成は画素回路 500と同じである。
[0130] 図 14は、画素回路 600のタイミングチャートである。図 14には、走査線 Gi、制御線 Wi、 Riおよびデータ線 Sjに印加される電位の変化と、接続点 A、 Bの電位の変化と が示されている。図 14では、時刻 tOから時刻 t5までが 1水平走査期間に相当する。 以下、図 14を参照して、画素回路 600の動作を説明する。
[0131] 時刻 tOより前では、走査線 Giと制御線 Wiの電位は GLに、制御線 Riの電位は GH に、データ線 Sjの電位は前回の表示データに応じたレベルに制御される。このため、 スィッチ用 TFT612、 615は導通状態、スィッチ用 TFT611、 613、 614は非導通状 態となる。また、接続点 Aの電位は画素回路 600に前回書き込まれたデータに応じた 電位となり、接続点 Bの電位は Vstdとなる。
[0132] 時刻 tOにおいて走査線 Giの電位が GHに変化すると、スィッチ用 TFT611が導通 状態に、スィッチ用 TFT612、 615が非導通状態に変化する。走査線 Giの電位が G Hである間（時刻 tOから時刻 t5までの間）、スィッチ用 TFT615は非導通状態にある ので、有機 EL素子 630に電流は流れず、有機 EL素子 630は発光しない。
[0133] 走査線 Giの電位が GHである間、データ線 Sjの電位はデータ電位 Vdataに制御さ れる。この間、接続点 Bはスィッチ用 TFT611を介してデータ線 ¾に接続されるので 、接続点 Bの電位は Vdataとなる。また、時刻 tOから時刻 tlまでの間、スィッチ用 TF T613、 614は非導通状態であるので、接続点 Βの電位が Vstdから Vdataに変化す ると、接続点 Aの電位も同じ量 (Vdata— Vstd)だけ変化する。
[0134] 次に時刻 tlにおいて制御線 Riの電位が GLに変化すると、スィッチ用 TFT614が 導通状態に変化する。これにより、接続点 Aはスィッチ用 TFT614を介して基準電源 配線 Vsに接続されるので、接続点 Aの電位は Vstdに変化する。このとき接続点 Bは スィッチ用 TFT611を介してデータ線 Sjに接続されて!、るので、接続点 Aの電位が 変化しても、接続点 Bの電位は Vdataのままである。
[0135] 基準電源配線 Vsの基準電位 Vstdは、ゲート端子に基準電位 Vstdを印加したとき に駆動用 TFT610が導通状態となるように決定される。したがって、時刻 tl以降、駆 動用 TFT610は必ず導通状態となる。なお、駆動用 TFT610が導通状態となっても スィッチ用 TFT615が非導通状態である間は、有機 EL素子 630に電流は流れず、 有機 EL素子 630は発光しな 、。
[0136] 次に時刻 t2において制御線 Riの電位が GHに変化すると、スィッチ用 TFT614が 非導通状態に変化する。これにより、接続点 Aは基準電源配線 Vsから切り離され、接 続点 Aの電位は固定される。このときコンデンサ 620には、接続点 Aと Bの電位差 (Vs td- Vdata)が保持される。
[0137] 次に時刻 t3において制御線 Wiの電位が GHに変化すると、スィッチ用 TFT613が 導通状態に変化する。これにより駆動用 TFT610のゲート端子とドレイン端子が短絡 され、駆動用 TFT610はダイオード接続となる。時刻 tlから時刻 t2までの間、接続点 Aには基準電位 Vstdが印加され、時刻 t2以降も接続点 Aの電位はコンデンサ 620 によって Vstdに保たれる。したがって、時刻 t3以降も、駆動用 TFT610は必ず導通 状態となる。
[0138] また、接続点 Aからスィッチ用 TFT613と駆動用 TFT610を経由して共通陰極 Vco mに電流が流れ出し、接続点 Aの電位 (駆動用 TFT610のゲート端子電位）は駆動 用 TFT610が導通状態である間は下降する。駆動用 TFT610は、ゲート—ソース間 電圧が閾値電圧 Vth (正の値）になる（すなわち、接続点 Aの電位が (VSS+Vth)に なる）と、非導通状態に変化する。したがって、接続点 Aの電位は (VSS+Vth)まで 下降し、駆動用 TFT610は閾値状態となる。
[0139] 次に時刻 t4において制御線 Wiの電位が GLに変化すると、スィッチ用 TFT613が 非導通状態に変化する。このときコンデンサ 620には、接続点 Aと Bの電位差 (VSS + Vth -Vdata)が保持される。
[0140] 次に時刻 t5において走査線 Giの電位が GLに変化すると、スィッチ用 TFT612、 6 15が導通状態に、スィッチ用 TFT611が非導通状態に変化する。これにより、接続 点 Bは、データ線 Sjカゝら切り離され、スィッチ用 TFT612を介して基準電源配線 Vsに 接続される。このため、接続点 Bの電位は Vdataから Vstdに変化し、これに伴い、接 続点 Aの電位も同じ量 (Vstd— Vdata；以下、 VCと!、う）だけ変化して (VSS +Vth +VC)となる。
[0141] 時刻 t5以降ではスィッチ用 TFT615は導通状態にあるので、電源配線 Vpカゝらスィ ツチ用 TFT615と駆動用 TFT610を経由して共通陰極 Vcomに流れる電流が有機 EL素子 630にも流れる。駆動用 TFT610を流れる電流の量は、ゲート端子電位 (V SS+Vth+VC)に応じて増減するが、閾値電圧 Vthが異なっていても電位差 VC ( =Vstd— Vdata)が同じであれば電流量は同じである。したがって、駆動用 TFT61 0の閾値電圧 Vthの値にかかわらず、有機 EL素子 630にはデータ線 Sjに印加され た電位 Vdataに応じた量の電流が流れ、有機 EL素子 630は指定された輝度で発光 する。
[0142] 以上に示すように、画素回路 600は、 nチャネル型の駆動用 TFT610を含んでいる 。このような画素回路 600を備えた本実施形態に係る表示装置によっても、第 5の実 施形態と同様に、第 1の実施形態と同じ効果と、ピーク輝度調整を容易に行えるとい う効果を得ることができる。
[0143] (第 7の実施形態）
図 15は、本発明の第 7の実施形態に係る表示装置に含まれる画素回路の回路図 である。図 15に示す画素回路 700は、駆動用 TFT710、スィッチ用 TFT711〜715 、コンデンサ 720、および、有機 EL素子 730を備えている。スィッチ用 TFT711、 71 4は nチャネル型、他の TFTは pチャネル型である。
[0144] 画素回路 700は、第 5の実施形態に係る画素回路 500 (図 11)に対して、スィッチ 用 TFT514を異なる箇所に接続する変更を施したものである。図 15において、駆動 用 TFT710とスィッチ用 TFT713、 715の接続点を Cという。画素回路 700では、接 続点 Cと基準電源配線 Vsとの間にスィッチ用 TFT714が設けられている。以上の点 を除き、画素回路 700の構成は画素回路 500と同じである。
[0145] 図 16は、画素回路 700のタイミングチャートである。図 16には、走査線 Gi、制御線 Wi、 Riおよびデータ線 Sjに印加される電位の変化と、接続点 A、 Bの電位の変化と が示されている。図 16では、時刻 tOから時刻 t4までが 1水平走査期間に相当する。 以下、図 16を参照して、画素回路 700と画素回路 500の動作の相違点を説明する。
[0146] 画素回路 700は、時刻 tOから時刻 tlまでの間、画素回路 500と同じように（すなわ ち、画素回路 100と同じように）動作する。時刻 tlにおいて制御線 Wiの電位力GLに 、制御線 Riの電位が GHに変化すると、スィッチ用 TFT713、 714が導通状態に変 化する。これにより、接続点 Aはスィッチ用 TFT713、 714を介して基準電源配線 Vs に接続されるので、接続点 Aの電位は Vstdに変化する。
[0147] 基準電源配線 Vsの基準電位 Vstdは、ゲート端子に基準電位 Vstdを印加したとき に駆動用 TFT710が導通状態となるように決定される。したがって、時刻 tl以降、駆 動用 TFT710は必ず導通状態となる。なお、駆動用 TFT710が導通状態となっても スィッチ用 TFT715が非導通状態である間は、有機 EL素子 730に電流は流れず、 有機 EL素子 730は発光しな 、。
[0148] 一方、スィッチ用 TFT713が導通状態になると、駆動用 TFT710のゲート端子とド レイン端子が短絡され、駆動用 TFT710はダイオード接続となる。このため、電源配 線 Vpカゝら駆動用 TFT710とスィッチ用 TFT713を経由して接続点 Aに電流が流れ 込み、接続点 Aの電位はその分だけ上昇する。したがって、接続点 Aの電位は、正 確に言うと、 Vstdよりも少し高い電位 (Vstd+ β )になる。
[0149] 次に時刻 t2において制御線 Riの電位が GLに変化すると、スィッチ用 TFT714が 非導通状態に変化する。これにより、基準電源配線 Vsからスィッチ用 TFT714を経 由して接続点 Aに流れる電流は遮断される。これに代えて、電源配線 Vpから駆動用 TFT710とスィッチ用 TFT713を経由して接続点 Aに電流が流れ込み、接続点 Aの 電位 (駆動用 TFT710のゲート端子電位）は駆動用 TFT710が導通状態である間は 上昇する。駆動用 TFT710は、ゲート ソース間電圧が閾値電圧 Vth (負の値）にな る（すなわち、接続点 Aの電位が (VDD+Vth)になる）と、非導通状態に変化する。 したがって、接続点 Aの電位は (VDD+Vth)まで上昇し、駆動用 TFT710は閾値 状態となる。
[0150] 画素回路 700は、時刻 t3以降、画素回路 500の時刻 t4以降と同じように動作する 。時刻 t4以降では、駆動用 TFT710の閾値電圧 Vthの値にかかわらず、有機 EL素 子 730にはデータ電位 Vdataに応じた量の電流が流れ、有機 EL素子 730は指定さ れた輝度で発光する。
[0151] 以上に示すように、画素回路 700では、スィッチ用 TFT714は、基準電源配線 Vsと 、駆動用 TFT710のドレイン端子 (スィッチ用 TFT713に接続された電流入出力端 子）に接続されている。このような画素回路 700を備えた本実施形態に係る表示装置 によっても、第 5の実施形態と同様に、第 1の実施形態と同じ効果と、ピーク輝度調整 を容易に行えると 、う効果を得ることができる。
[0152] また、一般に画素回路では、スイッチング素子にリーク電流が流れるために、コンデ ンサに保持された電荷は電気光学素子が発光する間に増加または減少し、電気光 学素子の輝度が時間の経過と共に変動するという問題がある。ここで、接続点 Aに接 続されたスィッチ用 TFTの個数は、画素回路 500では 2個であるのに対し、画素回 路 700では 1個である。このように画素回路 700では、駆動用 TFT710のゲート端子 に接続されたスィッチ用 TFTの個数が少ないので、リーク電流も少なぐコンデンサ 7 20に保持された電荷も変動しにくい。したがって、本実施形態に係る表示装置によ れば、駆動用 TFT710のゲート端子電位の変動を抑制し、表示品位を高めることが できる。
[0153] なお、画素回路 700は、第 5の実施形態に係る画素回路 500に対して、一方の端 子が基準電源配線 Vsに接続されたスィッチ用 TFTの他方の端子を駆動用 TFTのド レイン端子に接続する変更を施したものであるが、第 1〜第 4および第 6の実施形態 に係る画素回路に対して同じ変更を施してもよい。変更後の画素回路を備えた表示 装置によっても、第 7の実施形態と同様に、駆動用 TFTのゲート端子電位の変動を 抑制し、表示品位を高めることができる。
[0154] 以上に示すように、各実施形態に係る表示装置によれば、駆動用 TFTの閾値電圧 のばらつきを正しく補償し、有機 EL素子の不要な発光を防止し、表示画面のコントラ ストを高め、有機 EL素子の寿命を延ばすことができる。また、本発明は各実施形態 に限定されるものではなく、各実施形態の特徴を適宜組み合わせることもできる。 産業上の利用可能性
[0155] 本発明の表示装置は、駆動素子の閾値電圧のばらつきを正しく補償し、電気光学 素子の不要な発光を防止できると ヽぅ効果を奏するので、有機 ELディスプレイや FE Dなど、電流駆動型の表示素子を備えた各種の表示装置に利用することができる。

Claims

請求の範囲
[1] 電流駆動型の表示装置であって、
複数の走査線と複数のデータ線の各交差点に対応して配置された複数の画素回 路と、
前記走査線を用いて、書き込み対象の画素回路を選択する走査信号出力回路と、 前記データ線に対して、表示データに応じた電位を与える表示信号出力回路とを 備え、
前記画素回路は、
第 1の電源配線と第 2の電源配線との間に設けられた電気光学素子と、 前記第 1の電源配線と前記第 2の電源配線との間に、前記電気光学素子と直列 に設けられた駆動素子と、
前記駆動素子の制御端子に第 1の電極が接続されたコンデンサと、 前記コンデンサの第 2の電極と前記データ線との間に設けられた第 1のスィッチン グ素子と、
前記コンデンサの第 2の電極と所定の電源配線との間に設けられた第 2のスイツ チング素子と、
前記駆動素子の制御端子と一方の電流入出力端子との間に設けられた第 3のス イッチング素子と、
一方の端子が第 3の電源配線に接続され、他方の端子が直接または前記第 3の スイッチング素子を介して前記駆動素子の制御端子に接続された第 4のスイッチング 素子とを含む、表示装置。
[2] 前記第 3の電源配線には、前記駆動素子を導通状態とする電位が印加されることを 特徴とする、請求項 1に記載の表示装置。
[3] 前記第 4のスイッチング素子は、前記第 3の電源配線と前記駆動素子の制御端子と の間に設けられて 、ることを特徴とする、請求項 1に記載の表示装置。
[4] 前記画素回路に対する書き込み時には、
第 1の期間では、前記第 1および第 4のスイッチング素子が導通状態に、前記第 2 および第 3のスイッチング素子が非導通状態に制御され、 次に第 2の期間では、前記第 4のスイッチング素子が非導通状態に、前記第 3の スイッチング素子が導通状態に制御され、
次に第 3の期間では、前記第 1および第 3のスイッチング素子が非導通状態に、 前記第 2のスイッチング素子が導通状態に制御されることを特徴とする、請求項 3に 記載の表示装置。
[5] 前記第 4のスイッチング素子は、前記第 3の電源配線と、前記第 3のスイッチング素 子に接続された、前記駆動素子の電流入出力端子との間に設けられていることを特 徴とする、請求項 1に記載の表示装置。
[6] 前記画素回路に対する書き込み時には、
第 1の期間では、前記第 1、第 3および第 4のスイッチング素子が導通状態に、前 記第 2のスイッチング素子が非導通状態に制御され、
次に第 2の期間では、前記第 4のスイッチング素子が非導通状態に制御され、 次に第 3の期間では、前記第 1および第 3のスイッチング素子が非導通状態に、 前記第 2のスイッチング素子が導通状態に制御されることを特徴とする、請求項 5に 記載の表示装置。
[7] 前記第 2のスイッチング素子は、前記第 1の電源配線と前記コンデンサの第 2の電 極との間に設けられていることを特徴とする、請求項 1に記載の表示装置。
[8] 前記第 4のスイッチング素子の制御端子は前記第 3の電源配線に接続されており、 前記第 3の電源配線の電位は、前記駆動素子を導通状態にする電位と前記第 4の スイッチング素子を非導通状態にする電位との間で切り替えられることを特徴とする、 請求項 7に記載の表示装置。
[9] 前記第 2のスイッチング素子は、前記第 3の電源配線と前記コンデンサの第 2の電 極との間に設けられていることを特徴とする、請求項 1に記載の表示装置。
[10] 前記第 3の電源配線の電位は、制御可能に構成されていることを特徴とする、請求 項 9に記載の表示装置。
[11] 前記画素回路は、前記駆動素子と前記電気光学素子との間に設けられた第 5のス イッチング素子をさらに含む、請求項 1に記載の表示装置。
[12] 前記画素回路に対する書き込み時には、前記第 2の電源配線の電位は、前記電気 光学素子への印加電圧が発光閾値電圧より低くなるように制御されることを特徴とす る、請求項 1に記載の表示装置。
[13] 前記電気光学素子は有機 EL素子で構成されていることを特徴とする、請求項 1に 記載の表示装置。
[14] 前記駆動素子および前記画素回路内のすべてのスイッチング素子は、薄膜トラン ジスタで構成されて ヽることを特徴とする、請求項 1に記載の表示装置。
[15] 前記駆動素子および前記画素回路内のすべてのスイッチング素子は、同じチヤネ ル型の薄膜トランジスタで構成されて ヽることを特徴とする、請求項 14に記載の表示 装置。
PCT/JP2006/325186 2006-05-30 2006-12-18 電流駆動型表示装置 WO2007138729A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008517777A JP5014338B2 (ja) 2006-05-30 2006-12-18 電流駆動型表示装置
CN200680053952.3A CN101405785B (zh) 2006-05-30 2006-12-18 电流驱动型显示装置
EP06834898.6A EP2026318B1 (en) 2006-05-30 2006-12-18 Electric current driving display device
US12/281,746 US8325118B2 (en) 2006-05-30 2006-12-18 Electric current driving type display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006149142 2006-05-30
JP2006-149142 2006-05-30

Publications (1)

Publication Number Publication Date
WO2007138729A1 true WO2007138729A1 (ja) 2007-12-06

Family

ID=38778257

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/325186 WO2007138729A1 (ja) 2006-05-30 2006-12-18 電流駆動型表示装置

Country Status (5)

Country Link
US (1) US8325118B2 (ja)
EP (1) EP2026318B1 (ja)
JP (1) JP5014338B2 (ja)
CN (1) CN101405785B (ja)
WO (1) WO2007138729A1 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008165224A (ja) * 2006-12-27 2008-07-17 Samsung Electronics Co Ltd 表示装置及びその駆動方法
US20100073266A1 (en) * 2008-09-19 2010-03-25 Samsung Electronics Co., Ltd. Display device and method of driving the same
KR20100046438A (ko) * 2008-10-27 2010-05-07 엘지디스플레이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 모니터링방법
JP2011013256A (ja) * 2009-06-30 2011-01-20 Canon Inc 表示装置およびその駆動方法
KR20120014717A (ko) * 2010-08-10 2012-02-20 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
US8130181B2 (en) 2007-12-27 2012-03-06 Lg Display Co., Ltd. Luminescence display and driving method thereof
CN103050082A (zh) * 2011-10-14 2013-04-17 乐金显示有限公司 发光显示装置及其操作方法
JP2014006515A (ja) * 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 発光装置
KR101404549B1 (ko) 2008-02-15 2014-06-10 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
JP2019522805A (ja) * 2016-07-13 2019-08-15 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 画素駆動回路及びその駆動方法、アレイ基板、表示装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648782B2 (en) * 2007-10-22 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2009139820A (ja) * 2007-12-10 2009-06-25 Hitachi Displays Ltd 有機ｅｌ表示装置
KR101509113B1 (ko) * 2008-12-05 2015-04-08 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
BR112012000498A2 (pt) * 2009-07-10 2020-08-11 Sharp Kabushiki Kaisha dispositivo de exibição
KR20130133499A (ko) * 2012-05-29 2013-12-09 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN103971640B (zh) * 2014-05-07 2016-08-24 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法和显示装置
CN104575389A (zh) * 2015-01-29 2015-04-29 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板及显示装置
CN104751798B (zh) * 2015-04-10 2016-03-30 京东方科技集团股份有限公司 像素驱动电路、显示装置和像素驱动方法
CN104835454B (zh) * 2015-06-01 2017-10-10 京东方科技集团股份有限公司 一种有机电致发光触控面板、其驱动方法显示装置
CN105469731A (zh) * 2016-01-28 2016-04-06 京东方科技集团股份有限公司 阵列基板、电学老化方法、显示装置及其制作方法
US10347185B2 (en) * 2017-08-24 2019-07-09 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Organic light-emitting diode (OLED) pixel circuits, driving method thereof, and OLED displays
CN109509431A (zh) * 2017-09-14 2019-03-22 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN109920374B (zh) * 2017-12-13 2020-12-22 京东方科技集团股份有限公司 像素驱动电路及其控制方法、显示面板及电子设备
CN109087609A (zh) * 2018-11-13 2018-12-25 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板、显示装置
TWI731462B (zh) * 2019-11-05 2021-06-21 友達光電股份有限公司 畫素電路、畫素結構與相關的畫素矩陣

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998048403A1 (en) 1997-04-23 1998-10-29 Sarnoff Corporation Active matrix light emitting diode pixel structure and method
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2003271095A (ja) * 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置
JP2005157308A (ja) 2003-11-24 2005-06-16 Samsung Sdi Co Ltd 発光表示装置，表示パネル，及び発光表示装置の駆動方法
JP2005165178A (ja) * 2003-12-05 2005-06-23 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP2005326828A (ja) * 2004-04-12 2005-11-24 Sanyo Electric Co Ltd 有機ｅｌ画素回路
JP2006078911A (ja) * 2004-09-10 2006-03-23 Sharp Corp アクティブ駆動型表示装置及びその駆動方法
JP2006119242A (ja) * 2004-10-20 2006-05-11 Hitachi Displays Ltd 画像表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
US7456810B2 (en) * 2001-10-26 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and driving method thereof
JP3732477B2 (ja) * 2001-10-26 2006-01-05 株式会社半導体エネルギー研究所 画素回路、発光装置および電子機器
US7876294B2 (en) * 2002-03-05 2011-01-25 Nec Corporation Image display and its control method
KR100599726B1 (ko) * 2003-11-27 2006-07-12 삼성에스디아이 주식회사 발광 표시 장치 및 그 표시 패널과 구동 방법
TW200540774A (en) * 2004-04-12 2005-12-16 Sanyo Electric Co Organic EL pixel circuit
KR100606416B1 (ko) * 2004-11-17 2006-07-31 엘지.필립스 엘시디 주식회사 유기전계발광 다이오드의 구동 장치 및 구동방법
KR101153942B1 (ko) * 2005-07-20 2012-06-08 삼성전자주식회사 액정 표시 장치
KR100732828B1 (ko) * 2005-11-09 2007-06-27 삼성에스디아이 주식회사 화소 및 이를 이용한 발광 표시장치
KR101167929B1 (ko) * 2006-03-31 2012-07-30 엘지디스플레이 주식회사 수평전계방식 액정표시소자

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998048403A1 (en) 1997-04-23 1998-10-29 Sarnoff Corporation Active matrix light emitting diode pixel structure and method
WO2001006484A1 (fr) * 1999-07-14 2001-01-25 Sony Corporation Circuit d'attaque et affichage le comprenant, circuit de pixels et procede d'attaque
JP2003271095A (ja) * 2002-03-14 2003-09-25 Nec Corp 電流制御素子の駆動回路及び画像表示装置
JP2005157308A (ja) 2003-11-24 2005-06-16 Samsung Sdi Co Ltd 発光表示装置，表示パネル，及び発光表示装置の駆動方法
JP2005165178A (ja) * 2003-12-05 2005-06-23 Sony Corp 画素回路及び表示装置とこれらの駆動方法
JP2005326828A (ja) * 2004-04-12 2005-11-24 Sanyo Electric Co Ltd 有機ｅｌ画素回路
JP2006078911A (ja) * 2004-09-10 2006-03-23 Sharp Corp アクティブ駆動型表示装置及びその駆動方法
JP2006119242A (ja) * 2004-10-20 2006-05-11 Hitachi Displays Ltd 画像表示装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
FRIEND: "Polymer Light-Emitting Diodes for use in Flat Panel Display", AM-LCD'OI, pages 211 - 214
INUKAI: "4.0-in. TFT-OLED Displays and a Novel Digital Driving Method", SID'OO DIGEST, pages 924 - 927
See also references of EP2026318A4
TAKAYAMA: "Continuous Grain Silicon Technology and Its Applications for Active Matrix Display", AMD-LCD, 2000, pages 25 - 28

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8310469B2 (en) 2006-12-27 2012-11-13 Samsung Electronics Co., Ltd. Display device and driving method thereof
JP2008165224A (ja) * 2006-12-27 2008-07-17 Samsung Electronics Co Ltd 表示装置及びその駆動方法
US8130181B2 (en) 2007-12-27 2012-03-06 Lg Display Co., Ltd. Luminescence display and driving method thereof
KR101404549B1 (ko) 2008-02-15 2014-06-10 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
US20100073266A1 (en) * 2008-09-19 2010-03-25 Samsung Electronics Co., Ltd. Display device and method of driving the same
US10475377B2 (en) 2008-09-19 2019-11-12 Samsung Display Co., Ltd. Display device and method of driving the same
KR101579976B1 (ko) * 2008-10-27 2015-12-24 엘지디스플레이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 모니터링방법
KR20100046438A (ko) * 2008-10-27 2010-05-07 엘지디스플레이 주식회사 유기전계발광표시장치 및 유기전계발광표시장치의 모니터링방법
JP2011013256A (ja) * 2009-06-30 2011-01-20 Canon Inc 表示装置およびその駆動方法
KR20120014717A (ko) * 2010-08-10 2012-02-20 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR101683215B1 (ko) 2010-08-10 2016-12-07 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN103050082B (zh) * 2011-10-14 2016-02-03 乐金显示有限公司 发光显示装置
US9105236B2 (en) 2011-10-14 2015-08-11 Lg Display Co., Ltd. Light emitting display device
CN103050082A (zh) * 2011-10-14 2013-04-17 乐金显示有限公司 发光显示装置及其操作方法
JP2014006515A (ja) * 2012-05-31 2014-01-16 Semiconductor Energy Lab Co Ltd 発光装置
JP2019522805A (ja) * 2016-07-13 2019-08-15 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． 画素駆動回路及びその駆動方法、アレイ基板、表示装置
JP7114255B2 (ja) 2016-07-13 2022-08-08 京東方科技集團股▲ふん▼有限公司 画素駆動回路及びその駆動方法、アレイ基板、表示装置

Also Published As

Publication number Publication date
CN101405785B (zh) 2011-08-17
US20090040150A1 (en) 2009-02-12
JP5014338B2 (ja) 2012-08-29
EP2026318B1 (en) 2014-08-20
EP2026318A1 (en) 2009-02-18
EP2026318A4 (en) 2010-04-21
CN101405785A (zh) 2009-04-08
US8325118B2 (en) 2012-12-04
JPWO2007138729A1 (ja) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5014338B2 (ja) 電流駆動型表示装置
US8289246B2 (en) Electric current driving type display device and pixel circuit
US8674914B2 (en) Display device and method of driving the same
US8847939B2 (en) Method of driving and a driver for a display device including an electric current driving element
US20100073344A1 (en) Pixel circuit and display device
EP2200010B1 (en) Current-driven display
US20060132399A1 (en) Electronic circuit, method of driving electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
US20040056252A1 (en) System and method of driving electro-optical device
US7800564B2 (en) Display apparatus and driving method thereof
US7786959B2 (en) Display apparatus
JP4327042B2 (ja) 表示装置およびその駆動方法
US20210005138A1 (en) Display device and method for driving same
WO2007018006A1 (ja) 表示装置
WO2006103797A1 (ja) 表示装置およびその駆動方法
CN101140733A (zh) 有机电激发光二极体的驱动电路及其驱动方法
JP5121926B2 (ja) 表示装置、画素回路およびその駆動方法
WO2007108149A1 (ja) 表示装置及びその駆動方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 06834898

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2008517777

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 12281746

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200680053952.3

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2006834898

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE