WO2006064832A1

WO2006064832A1 - アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置

Info

Publication number: WO2006064832A1
Application number: PCT/JP2005/022935
Authority: WO
Inventors: Kenji Enda; Toshifumi Yagi; Tomoki Noda; Toshihide Tsubata; Masanori Takeuchi
Original assignee: Sharp Kabushiki Kaisha
Priority date: 2004-12-16
Filing date: 2005-12-14
Publication date: 2006-06-22
Also published as: US20090225247A1; JP2009104179A; EP1837842B1; JP2008203889A; JP4713646B2; JP2008287290A; US8089571B2; US20090268116A1; JP4288303B2; CN100481156C; EP1837842A4; US7768584B2; JP4484881B2; US7714948B2; JPWO2006064832A1; US20080002076A1; EP1837842A1; JP4245650B2; EP2246836A1; CN101080756A

Abstract

　アクティブマトリクス基板（１２）は、基板と、前記基板上に形成されたＴＦＴ（２４）と、前記基板上に形成された保持容量素子（２０）と、保持容量素子（２０）を覆う層間絶縁膜と、前記層間絶縁膜上に形成された画素電極（２１）とを有する。保持容量素子（２０）は、保持容量配線（２７）と、保持容量配線（２７）上に形成された絶縁膜と、前記絶縁膜を介して保持容量配線（２７）に対向配置された２つ以上の保持容量電極（２５ａ，２５ｂ，２５ｃ）とを有する。２つ以上の保持容量電極（２５ａ，２５ｂ，２５ｃ）は、前記層間絶縁膜にそれぞれ形成されたコンタクトホール（２６ａ，２６ｂ，２６ｃ）を介して画素電極（２１）と導通しており、ＴＦＴ（２４）のドレイン電極と導通している。

Description

明細書

アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置

技術分野

[0001] 本発明は、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、表示装置、液晶表示装置およびテレビジョン装置に関する。例えば、液晶層を駆動するための薄膜トランジスタと保持容量素子とを各画素に配設したアクティブマトリクス (以下「

AM」ともいう）基板およびこの AM基板を備えた AM型液晶表示装置に関する。背景技術

[0002] AM基板は、液晶表示装置、 EL (エレクト口ルミネッセンス）表示装置などの AM型表示装置にぉレ、て幅広く用いられてレ、る。このような AM基板を用いた従来の AM型液晶表示装置では、基板上に配置された複数本の走査信号線と、走査信号線と交差するように配置された複数本のデータ信号線と、両信号線の交点に配置された薄膜トランジスタ（以下「TFT」ともいう）などを有しており、 TFTのスイッチング機能により、各画素部に画像信号が伝達される。また、各画素部に保持容量素子を設けることもある（例えば、特許文献 1を参照）。

[0003] このような保持容量素子は、 TFTがオフ期間中の液晶層の自己放電または TFTのオフ電流による画像信号の劣化を防止している。また、保持容量素子は、 TFTのォフ時間中の映像信号保持だけではなぐ液晶駆動における各種変調信号の印加経路などにも使用され、保持容量素子を備えた液晶表示装置は、低消費電力と高画質とを実現することができる。

[0004] ここで、図面を参照しながら、従来の AM基板構造の一例を説明する。図 24は、従来の AM型液晶表示装置に用いられる、保持容量素子を備えた AM基板の一画素の構成を示す平面模式図である。図 25は、図 24に示す AM基板を線分 A—A'にて切断した断面を示す断面模式図である。

[0005] 図 24および図 25に示すように、 AM基板には、複数の画素電極 51がマトリクス状に設けられており、これらの画素電極 51の周囲を通り、互いに交差するように、走查信号を供給するための走査信号線 52と、データ信号を供給するためのデータ信号線 53とが設けられている。また、これらの走査信号線 52とデータ信号線 53との交差部分において、画素電極 51に接続されるスイッチング素子としての TFT54が設けられている。この TFT54のゲート電極 62には走查信号線 52が接続され、ゲート電極 6 2に入力される走查信号によって TFT54が駆動制御される。また、 TFT54のソース電極 66aにはデータ信号線 53が接続され、 TFT54のソース電極 66aにデータ信号が入力される。さらに、ドレイン電極 66bは、接続電極 55を介して保持容量素子の一方の電極（上側保持容量電極） 55aに接続され、さらに層間絶縁膜 68に形成されたコンタクトホール 56を介して画素電極 51に接続されている。透明絶縁性基板（絶縁基板） 61上には保持容量 (共通）配線 57が設けられ、この保持容量 (共通)配線 57 が保持容量素子の他方の電極（下側保持容量電極）として機能する。

[0006] 図 25に示すように、ガラスやプラスチックなどからなる透明絶縁性基板（絶縁基板）

61上に、走査信号線 52に接続されたゲート電極 62が設けられている。走査信号線 52やゲート電極 62は、チタン、クロム、ァノレミニゥム、モリブデンなどからなる金属膜や、それらの合金、積層膜で形成される。保持容量素子の他方の電極（下側保持容量電極）として機能する保持容量 (共通）配線 57は、走査信号線 52やゲート電極 62 と同一材料により形成されている。これらを覆うゲート絶縁膜 63は、窒化シリコンや酸化シリコンなどからなる絶縁膜により形成される。その上には、ゲート電極 62と重畳するように、アモルファスシリコンやポリシリコンなどからなる高抵抗半導体層 64と、さらにリンなどの不純物がドープされた n⁺アモルファスシリコンなどからなる低抵抗半導体層とが設けられている。なお、低抵抗半導体層がソース電極 66aおよびドレイン電極 66bとなる。

[0007] また、ソース電極 66aと接続するように、データ信号線 53が形成されている。さらに、ドレイン電極 66bと接続するように、接続電極 55が設けられ、接続電極 55は保持容量素子の一方の電極である上側保持容量電極 55aに接続されるように延びており、上側保持容量電極 55aは画素電極 51とコンタクトホール 56を介して接続されている。データ信号線 53、接続電極 55および上側保持容量電極 55aは、同一材料により形成され、チタン、クロム、アルミニウム、モリブデンなどの金属膜や、それらの合金、積層膜で形成される。

[0008] 画素電極 51は、例えば、 ITO (酸化インジウム錫）、 IZO (酸化インジウム亜鉛）、酸化亜鉛、酸化スズなどの透明性を有する導電膜で形成される。コンタクトホール 56は、 TFT54、走查信号線 52、データ信号線 53および接続電極 55の上部を覆う層間絶縁膜 68を貫くように形成されている。層間絶縁膜 68の材料としては、例えば、ァクリル樹脂や、窒化シリコン、酸化シリコンなどが挙げられる。図 24および図 25に示すような構造の AM基板については、例えば特許文献 2に開示されている。

[0009] このような構造の AM基板にぉレ、ては、製造プロセスの簡略化、製造コスト低減を目的として、保持容量 (共通）配線（下側保持容量電極） 57を走査信号線 52と同一工程にて形成し、上側保持容量電極 55aをデータ信号線 53や接続電極 55と同一ェ程にて形成している。また、図 25に示すように、画素電極 51を層間絶縁膜 68の上に形成すると、画素電極 51を各信号線 52， 53と重畳させることができるので、高開口率化が図られるとともに、さらに画素電極 51への各信号線 52, 53からの電界をシーノレドできる効果もある。このとき、保持容量 (共通）配線 57または走査信号線 52のパターン上の層間絶縁膜 68にコンタクトホール 56を形成して、画素電極 51と上側保持容量電極 55aとを接続し、接続電極 55を介することで、画素電極 51とドレイン電極 6 6bとの接続が図られている。コンタクトホール 56の形成位置は、上側保持容量電極 5 5aの形成領域内に特に限定されるものではなぐ接続電極 55の形成領域内でも可能である。しかし、図 24に示すように、保持容量 (共通）配線 57のパターン上の上側保持容量電極 55aの形成領域内に形成すれば、開口率を低下させる新たな原因とならないので、好ましい。

[0010] 図 24および図 25に示す AM基板の保持容量素子においては、保持容量配線（下側保持容量電極） 57と上側保持容量電極 55aとの間のゲート絶縁膜 63に導電性異物（ダストやパーティクル)やピンホール 99が存在すると、保持容量配線（下側保持容量電極） 57と上側保持容量電極 55aとが短絡するので、短絡した画素が表示画像において点欠陥となってしまう点で改善の余地があった。また、エッチング不良ゃフォトリソ不良などによって、同一工程にて形成されるデータ信号線 53と上側保持容量電極 55aとが膜残り 98の欠陥などにより短絡した場合にも、同様の点欠陥となり、修復できないとレ、う点で工夫の余地があった。

[0011] 例えば、 MVA (Multi-domain Vertical Alignment )モードなどの VA (Vertically Alig nment)液晶を用いた液晶表示パネルでは、電圧無印加状態において黒表示となるように設定される。データ信号線 53と上側保持容量電極 55aとが短絡した場合、 TF T54を介さずにデータ信号が画素電極 51に入力されることになるので、画素電極 51 に入力されるデータ信号を走査信号によって制御できなくなる。したがって、電圧無印加時においてその画素は黒表示とならず、輝点となる。なお、全面を黒表示にしたときに発生する輝点は、全面を白表示にしたときに発生する黒点ゃ喑点よりも目立ち易いので、表示品位に与える影響が大きい。このような点欠陥を修正する技術が例えば特許文献 3〜5に開示されている。

[0012] 近年、薄型 TVの大画面化が進むにつれて画素が大きくなり、欠陥画素が表示品位上無視できない大きさになってきている。画素欠陥の大きさを縮小するために、一画素を複数のサブピクセルに分割することにより、点欠陥の大きさ自体を小さくする技術が開発されている。しかし、一画素を複数のサブピクセルに分割することによつてパターンが複雑化し、開口率が低下する問題がある。例えば、 26インチ型の WXG A (Wide extended Graphics Array)ディスプレイでは開口率が 4%〜5%程度低下する。

[0013] 開口率を高めるために、隣接する画素が保持容量配線を共有する構造が例えば特許文献 6および 7に開示されている。具体的に述べると、画素を例えば 2つのサブピクセルに分割した場合でも、保持容量配線 (下側保持容量電極)と上側保持容量電極との間の絶縁層に導電性異物やピンホールが存在すると、保持容量配線（下側保持容量電極）と上側保持容量電極とが短絡し、短絡したサブピクセルが表示画像において点欠陥となってしまう。しかし、分割しない場合と比較すると、点欠陥の面積力になるので、点欠陥が表示品位に与える影響が小さくなる。

[0014] 図 26は、一画素を複数のサブピクセルに分割した AM基板における一画素の構成を示す平面模式図である。図 27は、図 26に示す AM基板を線分 B— B'にて切断した断面を示す断面模式図である。なお、図 26および図 27において、図 24および図 25に示す構成要素と同一の構成要素には同一の参照符号を付している。 [0015] 図 26および図 27に示すように、画素電極 51が 2つのサブピクセル電極 51L, 51R に分割されており、これらのサブピクセル電極 51L, 51Rの境界付近に走査信号を供給するための走査信号線 52が設けられ、画素電極 51の周囲にはデータ信号を供給するためのデータ信号線 53が設けられている。また、走査信号線 52とデータ信号線 53との交差部分において、走查信号線 52を平面視において挟んで配置され、サブピクセル電極 51L, 51Rに接続されるスイッチング素子としての TFT54L, 54R力 S 設けられている。 TFT54L, 54Rのゲート電極 62L， 62Rには走查信号線 52が接続され、ゲート電極 62L, 62Rに入力される走查信号によって、 TFT54L, 54Rが駆動制御される。また、 TFT54L, 54Rのソース電極 66aにはデータ信号線 53が接続され、 TFT54L, 54Rのソース電極にデータ信号が入力される。さらに、ドレイン電極 6 6bは、接続電極 55L, 55Rを介して保持容量素子の一方の電極（上側保持容量電極） 55La， 55Raに接続され、さらに層間絶縁膜 68に形成されたコンタクトホール 56 L, 56Rを介してサブピクセル電極 51L, 51Rに接続されている。透明絶縁性基板（絶縁基板） 61上には保持容量 (共通）配線 57が設けられ、この保持容量 (共通)配線 57が保持容量素子の他方の電極（下側保持容量電極）として機能する。言い換えれば、互いに隣接する画素の上側保持容量電極 55La, 55Raが、保持容量素子の他方の電極 (下側保持容量電極)として、保持容量 (共通)配線 57を共有する。なお、図 26および図 27に示す AM基板は、図 24および図 25に示す AM基板を製造する工程と同様の工程を経て製造することができる。

[0016] し力し、図 26および図 27に示す AM基板では、開口率の低下を抑えるために、互いに隣接する画素の境界付近に保持容量 (共通)配線 57が形成されている。保持容量 (共通）配線 57に対向して設けられた上側保持容量電極 55La, 55Raは、十分な保持容量を確保するために、できる限り大面積にする必要がある。したがって、互いに隣接する画素の上側保持容量電極 55La， 55Raが近接して形成されるので、互いに隣接する上側保持容量電極 55La, 55Ra間でリーク不良が生じ易い。

[0017] リーク不良が生じた場合、保持容量 (共通）配線 57を共有する 2つのサブピクセル電極 51L， 51Rが導通し、連結欠点になるという問題がある。これを回避するために、隣接する画素のデータ信号が入力しないように修正する必要がある。例えば、互いに隣接する画素のうち一方の画素（第 1画素）の上側保持容量電極 55Laから第 1画素に隣接する第 2画素のサブピクセル電極 51Rにデータ信号が入力されるのを防ぐために、第 2画素におけるコンタクトホール 56R内のサブピクセル電極 51Rを除去することにより、サブピクセル電極 51Rと上側保持容量電極 55Raとを電気的に切り離す。また、第 2画素のドレイン電極 66bから上側保持容量電極 55La, 55Raを介して第 1画素のサブピクセル電極 51Lにデータ信号が入力されるのを防ぐために、第 2画素の接続電極 55Rと上側保持容量電極 55Raとを電気的に切り離す。したがって、互いに隣接する画素のうち 1つの画素（第 2画素）のサブピクセルが無通電状態になるので、点欠陥となる。

[0018] すなわち、一画素を複数のサブピクセルに分割した AM基板では、分割しない AM 基板と比較すると、点欠陥が表示品位に与える影響が小さくなるが、互いに隣接する上側保持容量電極 55La， 55Ra間でリーク不良が生じるおそれが付加されるので、点欠陥が生じる可能性が高くなるという点で改善の余地がある。

特許文献 1 :特開平 6— 95157号公報 (第 1頁）

特許文献 2 :特開平 9 152625号公報 (第 8— 11、 19頁、第 3、 4図）

特許文献 3：特開平 1 303415号公報

特許文献 4 :特開平 9 222615号公報

特許文献 5：特開平 7— 270824号公報

特許文献 6 :特開 2004— 62146号公報

特許文献 7：特開 2004— 78157号公報

発明の開示

発明が解決しょうとする課題

[0019] 本発明の目的の 1つは、 AM基板における点欠陥を修正することである。本発明の他の目的は、点欠陥を修正することにより、製造歩留りを向上させることである。

課題を解決するための手段

[0020] 本発明では、保持容量配線に対向配置された上側保持容量電極を 2つ以上設け、各上側保持容量電極上の層間絶縁膜にコンタクトホールを形成し、コンタクトホールを介して層間絶縁膜上の画素電極を各上側保持容量電極と導通させることによって、上記課題を解決する。

[0021] 図面を参照しながら、本発明を具体的に説明する。図 1は本発明の AM基板 12の一態様を模式的に示す平面図であり、図 2は図 1中の II II線断面図である。

[0022] 本態様の AM基板 12は、基板 31と、基板 31上に形成されたアクティブ素子 (例えば TFT24)と、基板 31上に形成された保持容量素子 20と、保持容量素子 20を覆う層間絶縁膜 38と、層間絶縁膜 38上に形成された画素電極 21とを有する。保持容量素子 20は、基板 31上に形成された保持容量配線 27と、保持容量配線 27上に形成された絶縁膜 (例えばゲート絶縁膜 33)と、ゲート絶縁膜 33を介して保持容量配線 2 7に対向配置された 3つの上側保持容量電極 25a， 25b, 25cとを有する。 TFT24は、列方向に延びる走查信号線 22から行方向に延びたゲート電極 32と、ゲート電極 3 2を覆うゲート絶縁膜 33と、ゲート絶縁膜 33を介してゲート電極 32上に形成された高抵抗半導体層 34と、高抵抗半導体層 34上に形成されたソース電極 36aおよびドレイン電極 36bとを有する。ソース電極 36aは行方向に延びるデータ信号線 23に接続され、ドレイン電極 36bは接続電極 25を介して上側保持容量電極 25bに接続されてレヽる。

[0023] 3つの上側保持容量電極 25a, 25b, 25cは、層間絶縁膜 38にそれぞれ形成されたコンタクトホール 26a, 26b, 26cを介して、画素電極 21と導通している。これにより、 3つの上側保持容量電極 25a, 25b, 25cが画素電極 21を介して導通するので、接続電極 25を介して 1つの上側保持容量電極 25bに入力されたデータ信号が画素電極 21に入力されるとともに、 2つの上側保持容量電極 25a, 25cにもデータ信号が入力される。すなわち、 3つの上側保持容量電極 25a, 25b, 25cに同電位が与えられる。

[0024] 次に、点欠陥を修正する工程について説明する。保持容量配線 27と上側保持容量電極 25a， 25cとがゲート絶縁膜 33中の導電性異物やピンホール 99により短絡した場合は、保持容量配線 27に供給された電位が上側保持容量電極 25a， 25cを介して画素電極 21に与えられる。典型的には、画素電極 21に対向配置された対向電極（不図示）と保持容量配線 27とに同電位が与えられるので、画素電極 21と対向電極とに電圧が印加されない状態となる。したがって、ノーマリーホワイトモードの液晶表示装置では、その画素は輝点となり、ノーマリーブラックモードの液晶表示装置では、その画素は黒点となる。

[0025] また、データ信号線 23と上側保持容量電極 25a, 25cとが膜残り 98の欠陥などにより短絡した場合、 TFT24を介さずにデータ信号が画素電極 21に入力されることになるので、画素電極 21に入力されるデータ信号を走查信号によって制御できなくなる。したがって、電圧無印加時において、ノーマリーホワイトモードの液晶表示装置では、その画素は白表示とならず、ノーマリーブラックモードの液晶表示装置では、黒表示とならない。

[0026] これらの点欠陥を修正するために、短絡した上側保持容量電極 25a， 25cに形成されているコンタクトホール 26a, 26c内の画素電極 21をレーザなどにより取り除く。これにより、短絡した上側保持容量電極 25a， 25cを画素電極 21から分離することができるので、保持容量配線 27からの電位が上側保持容量電極 25a, 25cを介して画素電極 21に与えられるのを防ぐことができる。したがって、保持容量が正常の場合よりも低下するが、正常に近レ、画素駆動を行うことができる。

[0027] 一方、接続電極 25に接続された上側保持容量電極 25bと保持容量配線 27とがゲート絶縁膜 33中の導電性異物やピンホールにより短絡した場合は、短絡した上側保持容量電極 25bに形成されているコンタクトホール 26b内の画素電極 21をレーザなどにより取り除くことによって、短絡した上側保持容量電極 25bを画素電極 21から分離すること力 Sできる。さらに、レーザなどを用いて接続電極 25を切断箇所 Kで破壊分離すれば、データ信号線 23と保持容量配線 27とが TFT24を介して短絡するのを避けることができる。し力し、同時に画素電極 21も TFT24から分離されるので、他の上側保持容量電極 25a， 25c (但し、コンタクトホーノレ 26a, 26cの領域を除く）をレーザなどでメルトすることにより、画素電極 21と保持容量配線 27とを導通させる。これにより、画素電極 21を保持容量配線 27と同じ電位にすることができるので、例えばノーマリーブラックモードの液晶表示装置では、画素電極 21の領域を黒表示にさせ、微小欠点として修正することができる。

[0028] 本態様の AM基板 12では、接続電極 25に接続された上側保持容量電極 25bと保持容量配線 27とが重なる領域の面積（第 1面積）が、接続電極 25に接続されていない上側保持容量電極 25a, 25cと保持容量配線 27とが重なる領域の面積 (第 2面積 )よりも小さい。し力し、上側保持容量電極 25a, 25b, 25cと画素電極 21とのコンタクトの信頼性や、保持容量配線 27と上側保持容量電極 25a, 25b, 25cが短絡する確率などに応じて、第 1面積と第 2面積との面積比を適宜選択することができる。

[0029] 例えば、コンタクトホール 26bと比較して、コンタクトホーノレ 26a， 26cのほうが画素電極 21をカバレージよく上側保持容量電極 25a, 25cに接続することが難しい場合がある。あるいは上側保持容量電極のアルミニウムなどの金属膜と画素電極 21の IT Oなどの膜との接触抵抗が大きい場合がある。これらの場合、上側保持容量電極 25 a, 25cが保持容量素子の電極としての機能を果たさないことがある。そこで、第 1面積が第 2面積よりも大きくなるように設定する。これにより、第 1面積と第 2面積とを足した総面積に対して第 1面積の比率が高くなるので、第 1面積の比率に応じた大きな保持容量を確保できる。

[0030] 本態様の AM基板 12では、 TFT24と上側保持容量電極とを接続する接続電極 25 の本数が 1本である。これにより、接続電極 25を全ての上側保持容量電極 25a, 25b , 25cに接続した場合に比べて、開口率の低下を抑えることができる。

[0031] また、図 1に示す AM基板 12では、接続電極 25を介して TFT24と上側保持容量電極 25bとが接続されている力 TFT24と上側保持容量電極とを接続する接続電極がなくてもよい。これにより、開口率の低下をさらに抑えることができる。例えば、 TFT 24のドレイン電極 36b上の層間絶縁膜 38にコンタクトホールを形成し、コンタクトホールを介して画素電極 21とドレイン電極 36bとを接続することにより、画素電極 21を介して上側保持容量電極 25a, 25b, 25cにデータ信号の電位を与えることができる。

[0032] さらに、コンタクトホール 26aの位置は、上側保持容量電極 25bの領域内に特に限定されるものではなぐ接続電極 25の領域内でも可能である。但し、図 1に示すように、保持容量配線 27のパターン内であって、上側保持容量電極 25bの領域内にコンタタトホール 26aを形成すれば、開口率の低下を抑えることができる。

[0033] 他の局面において、本発明の AM基板 12を動作モードが MVAの液晶表示装置に用いる場合には、スリット（電極層がない部分）の領域や対向基板に形成され、液晶層側に突出したリブ（凸部）の領域に接続電極 25を配置することにより、接続電極 25による開口率の低下を減らすことができる。

[0034] 本態様の AM基板 12では、上側保持容量電極 25a, 25b, 25cの平面視における形状が四辺形であるが、これに限定されず、三角形、半円形、台形などの形状であつてもよレ、。 3つの上側保持容量電極 25a, 25b, 25cは、ゲート絶縁膜 33の上に、保持容量配線 27のパターンに重なるように設けられる。典型的には、上側保持容量電極はデータ信号線 23と同一膜力形成されるので、膜残り 98により上側保持容量電極がデータ信号線 23と短絡し易い。そのため、図 1に示すように、データ信号線 2 3に近接する上側保持容量電極 25a， 25cと、接続電極 25に接続された上側保持容量電極 25bとを分離することが好ましい。なお、上側保持容量電極は、図 1に示すように、 3分割されているが、分割数 (N)はこれに限定されず、 N≥ 2であればよい。

[0035] 保持容量配線 27は、典型的には、走查信号線 22やゲート電極 32と同一材料にて形成されるが、これに限定されるものではない。例えば、走查信号線 22やゲート電極 32の形成前または形成後に、他の材料 (例えば、 ITOなどの透明導電膜)を用いて、保持容量配線 27を形成してもよい。

[0036] また、本態様の AM基板 12では、保持容量素子 20を構成する絶縁膜は、図 2に示すように、ゲート絶縁膜 33のみであるが、これに限定されるものではなレ、。例えば、保持容量配線 27の上に、ゲート絶縁膜 33以外の他の絶縁膜をゲート絶縁膜 33の形成前または形成後に形成することにより、ゲート絶縁膜 33を含む積層膜を形成してもよい。

[0037] 本発明の AM基板は、液晶表示装置や有機または無機 EL表示装置などの表示装置に利用することができる。本発明は、他の局面において、表示装置を提供する。本発明の表示装置は、本発明の AM基板と、 AM基板に対向する対向電極と、 AM基板および対向電極の間隙に介在する表示媒体層とを有する。本明細書において「表示媒体層」とは、印加される電圧あるいは供給される電流に応じて光量が調整される層であり、光源からの光や外光（周囲光）の光透過率 (または光反射率）が変調される層や自発光型の層を包括する。具体的な表示媒体層は、例えば液晶層、無機または有機 EL層などである。

[0038] また本明細書において「対向電極」は、 AM基板の画素電極に対向して配置された電極であり、共通（全面）電極やストライプ電極を含む。例えば、有機 EL表示装置においては、典型的には、陽極が画素電極に、陰極が対向電極にそれぞれ該当する。対向電極は、アルミニウムや銀などの光反射性を有する導電膜力形成されてもよく、 ΙΤΟ、 ΙΖ〇、酸化亜鉛、酸化スズなどの透明性を有する導電膜で形成されてもよい

[0039] 本発明は、さらに他の局面において、液晶表示装置を提供する。本発明の液晶表示装置は、本発明の AM基板と、 AM基板に対向する対向電極が一方面に形成された対向基板と、 AM基板および前記対向基板の間隙に介在する液晶層とを有する。なお、対向基板は、典型的には、ガラスやプラスチックなどからなる透明絶縁性基板である。

[0040] 本発明の表示装置および液晶表示装置においては、保持容量配線と対向電極とに同電位が与えられてもよい。有機 EL表示装置において、 AM基板の点欠陥を修正することにより、画素電極が保持容量配線に導通したとき、保持容量配線と対向電極とが同電位ならば、有機 EL層（典型的には、電子輸送層、発光層および正孔輸送層を含む）に電流が流れないので、発光領域 (画素）が発光しない。言い換えれば、発光領域は黒点化されるので、点欠陥が目立ち難くなる。

[0041] 液晶表示装置において、 AM基板の点欠陥を修正することにより、欠陥画素の画素電極が保持容量配線に導通したとき、保持容量配線と対向電極とが同電位ならば

、液晶層に電圧が印加されない。液晶層が負の誘電異方性を有するネマチック液晶材料を含む垂直配向型液晶層である場合、典型的には、液晶表示装置はノーマリーブラックモードで駆動するので、修正された画素は黒表示となり、点欠陥が目立ち難くなる。

[0042] 一方、液晶層が正の誘電異方性を有するネマチック液晶材料を含むツイスト配向型液晶層である場合、典型的には、液晶表示装置はノーマリーホワイトモードで駆動する。この場合、欠陥画素の画素電極を保持容量配線に導通させ、かつ対向電極に供給された電位と異なる電位を保持容量配線に供給することにより、液晶層に所定電圧が印加される。例えば、画素が黒表示となるときの電位を保持容量配線に供給することにより、液晶層に所定電圧（画素が黒表示となるときの電圧）が印加されるので、修正された画素が黒点化されて、点欠陥が目立ち難くなる。

発明の効果

[0043] 本発明によれば、 AM基板における点欠陥を修正することができる。これにより、製造歩留りを向上させることができる。

図面の簡単な説明

[0044] [図 1]図 1は、本発明の AM基板 12の一態様を模式的に示す平面図である。

[図 2]図 2は、図 1中の II II線断面図である。

[図 3]図 3は、実施形態 1の AM基板 12aを模式的に示す平面図である。

[図 4]図 4は、図 3中の IV— IV線断面図である。

[図 5]図 5は、上側保持容量電極 25a， 25c間で短絡が生じた場合の修正工程を模式的に説明するための平面図である。

[図 6]図 6は、上側保持容量電極 25aとデータ信号線 23とで短絡が生じた場合の修正工程を模式的に説明するための平面図である。

[図 7]図 7は、上側保持容量電極 25aと保持容量配線 27とが短絡した場合の修正ェ程を模式的に説明するための平面図である。

[図 8]図 8は、上側保持容量電極 25bと上側保持容量電極 25dとの間で短絡が生じた場合の修正工程を模式的に説明するための平面図である。

[図 9]図 9は、上側保持容量電極 25bとデータ信号線 23とで短絡が生じた場合の修正工程を模式的に説明するための平面図である。

[図 10]図 10は、上側保持容量電極 25bと保持容量配線 27とが短絡した場合の修正工程を模式的に説明するための平面図である。

[図 11]図 11は、上側保持容量電極 25a, 25cと保持容量配線 27が重なる領域の面積が、上側保持容量電極 25b, 25dと保持容量配線 27が重なる領域の面積よりも小さくなるように設定された実施形態 2の AM基板 12bを模式的に示す平面図である。

[図 12]図 12は、実施形態 3の AM基板 12cを模式的に示す平面図である。

[図 13]図 13は、実施形態 4の AM基板 12dを模式的に示す平面図である。

[図 14]図 14は、実施形態 5の AM基板 12eを模式的に示す平面図である。

[図 15]図 15は、実施形態 6の AM基板 12fを模式的に示す平面図である。 [図 16]図 16は、図 15中の XVI— XVI線に沿った実施形態 5の液晶表示パネルを模式的に示す断面図である。

[図 17]図 17は、実施形態 6の AM基板 12fにおいて、上側保持容量電極 25a, 25c 間で短絡が生じた場合の修正工程を模式的に説明するための平面図である。

[図 18]図 18は、実施形態 7の AM基板 12gを模式的に示す平面図である。

[図 19]図 19は、図 18中の XIX— XIX線断面図である。

[図 20]図 20は、実施形態 8の AM基板 12hを模式的に示す平面図である。

[図 21]図 21は、図 20中の XXI— XXI線断面図である。

[図 22]図 22は、実施形態 9のテレビジョン装置 15を示すブロック図である。

園 23]図 23は、実施形態 9の液晶表示装置 10を示すブロック図である。

[図 24]図 24は、従来の AM型液晶表示装置に用いられる、保持容量素子を備えた A

M基板の一画素の構成を示す平面模式図である。

園 25]図 25は、図 24に示す AM基板を線分 A—A'にて切断した断面を示す断面模式図である。

園 26]図 26は、一画素を複数のサブピクセルに分割した AM基板における一画素の構成を示す平面模式図である。

園 27]図 27は、図 26に示す AM基板を線分 B— B'にて切断した断面を示す断面模式図である。

符号の説明

10 液 ¾表不装直

11 チューナ部

12 AM基板

13 対向基板

14 液晶層 (表示媒体層)

15 テレビジョン装置

20 保持容量素子

20R 第 1保持容量素子

20L 第 2保持容量素子 21 画素電極

21R 副画素電極（第 1画素電極）

21L 副画素電極（第 2画素電極）

22 走查信号線

22a 第 1走查信号線

22b 第 2走查信号線

23 データ信号線

24, 24L, 24R TFT (アクティブ素子）

25L, 25R 接続電極

25a, 25b, 25c, 25d 上側保持容量電極

26a, 26b, 26c, 26d コンタク卜ホーノレ

27 保持容量 (共通)配線

27a, 38c スジッ卜部

31 基板

32, 32R ゲート電極

33 ゲート絶縁膜

34 高抵抗半導体層

36a ソース電極

36b ドレイン電極

37b ブラックマトリクス

38 層間絶縁膜

39 対向電極

98 膜残り（短絡部）

発明を実施するための最良の形態

以下、図面を参照しながら本発明の実施形態を説明するが、本発明は以下の実施形態に限定されない。なお、同族的な構成要素を総括的に表すために、参照符号の英字を省略して、参照符号の数字のみを表記することがある。例えば、第 1走査信号線 22aおよび第 2走査信号線 22bを総括的に走査信号線 22と表記することがある。 [0047] 以下の実施形態に示す AM基板では、一画素を複数に分割した副画素（サブピクセル)が共通の走査信号線およびデータ信号線により駆動され、またデータ信号線が延びる方向に隣接する画素が同じ保持容量 (共通)配線を共有する。保持容量（共通）配線上には、絶縁膜を介して、 3つ以上に分割された上側保持容量電極が形成されている。 2つ以上の上側保持容量電極は、それぞれの接続電極を介して、走查信号線とデータ信号線との交点付近に設けられた TFTに接続されている。また接続電極が接続されてレ、なレ、上側保持容量電極は、副画素を構成する副画素電極と接続されている。

[0048] 上側保持容量電極を複数に分割することにより、上側保持容量電極が保持容量配線、データ信号線または隣接する画素の上側保持容量電極とリークするなどの不良が生じた場合は、リークが生じた上側保持容量電極を電気的に切り離して修正する。また修正によってサブピクセルが無通電化した場合には、接続電極に接続されていない分割電極 (上側保持容量電極）にレーザなどを照射することにより、副画素電極と保持容量 (共通)配線とを導通させる。これにより、副画素電極に保持容量 (共通）配線の電位を与えることができる。保持容量 (共通）配線と対向電極とに同電位が与えられているときは、副画素電極と対向電極とに挟まれた液晶層に電圧が印加されない状態となる。ノーマリーブラックモードで駆動する垂直配向型液晶表示装置では、修正された画素は黒表示となり、点欠陥が目立ち難くなる。

[0049] 一方、ノーマリーホワイトモードで駆動するツイスト配向型液晶表示装置では、例えば、画素が黒表示となるときの電位を保持容量 (共通)配線に供給することにより、液晶層に所定電圧（画素が黒表示となるときの電圧）が印加されるので、修正された画素が黒点化されて、点欠陥が目立ち難くなる。したがって、上記の修正を行うことにより、不良画素を表示品位上問題ないレベルの微小な点欠陥とすることができ、製造歩留りを向上させることができる。

[0050] (実施形態 1)

図 3は本実施形態の AM基板 12aを模式的に示す平面図であり、図 4は図 3中の IV 一 IV線断面図である。本実施形態の AM基板 12aは、保持容量素子の下側電極として保持容量配線が形成された Cs-on-Common方式である。また本実施形態の AM 基板 12aは、一画素が 2つの副画素に分割され、隣接する画素が保持容量配線を共有する構造を有する。

[0051] 本明細書において副画素（subpixel)は表示の最小単位であり、同じ走査信号線に供給される走査信号と、同じデータ信号線に供給されるデータ信号とによって選択され、同じデータ信号が入力される 2以上の副画素から 1つの画素 (pixel )が構成される。さらに、例えば R， G， Bの 3つの画素から 1つの絵素（picture element )が構成される。画素ほたは副画素）の領域は、 AM型液晶表示装置においては、画素電極（または副画素電極）と、画素電極（または副画素電極）に対向する対向電極とにより規定される。なお、ブラックマトリクスが設けられる構成においては、厳密には、表示すべき状態に応じて電圧が印加される領域のうち、ブラックマトリクスの開口部に対応する領域が画素ほたは副画素）の領域に対応することになる。

[0052] 本実施形態の AM基板 12aは、マトリクス状に配列された複数の画素を有しており、行方向に配列された 2つの副画素から一画素が構成されている。具体的には、図 3 に示すように、画素電極が 2つの副画素電極 21R (第 1画素電極）， 21L (第 2画素電極）に分割されている。これらの副画素電極 21R, 21Lの境界付近には、走査信号を供給するための走査信号線 22が列方向（図中縦方向）に延びて設けられ、画素電極の周囲には、データ信号を供給するためのデータ信号線 23が行方向（図中横方向）に延びて設けられている。また、走査信号線 22とデータ信号線 23との交差部分において、走査信号線 22を平面視において行方向に挟んで配置され、対応する副画素電極 21R, 21Lに接続された 2つのスイッチング素子としての TFT24R, 24L力 S 設けられている。

[0053] TFT24R, 24Lのゲート電極には走查信号線 22が接続され、ゲート電極に入力される走查信号によって、 TFT24R, 24Lが駆動制御される。また、 TFT24R, 24Lのソース電極 36aにはデータ信号線 23が接続され、 TFT24R, 24Lのソース電極 36a にデータ信号が入力される。ドレイン電極 36bは、接続電極 25L, 25Rを介して保持容量素子の一方の電極（上側保持容量電極） 25a， 25cに接続され、層間絶縁膜 38 に形成されたコンタクトホール 26a, 26cを介して副画素電極 21R, 21Lに接続されている。 [0054] 図 3では、保持容量 (共通）配線 27の左側にある第 1画素に含まれる右側の副画素電極 21Rと、第 1画素に行方向（右側）に隣接する第 2画素に含まれる左側の副画素電極 21Lとが示されている。第 1画素に含まれる副画素電極 21Rは、第 1走査信号線 22aに供給される走査信号と、データ信号線 23に供給されるデータ信号とによつて選択される 2つの副画素電極のうちの右側の副画素電極である。第 2画素に含まれる副画素電極 21Lは、保持容量 (共通）配線 27を挟んで、第 1走查信号線 22aと行方向に隣接する第 2走査信号線 22bに供給される走査信号と、データ信号線 23 に供給されるデータ信号とによって選択される 2つの副画素電極のうちの左側の副画素電極である。

[0055] 2つの副画素は、絶縁膜を挟む一対の電極をそれぞれ備えた第 1保持容量素子 2 ORおよび第 2保持容量素子 20Lを有する。第 1および第 2保持容量素子 20R， 20L は、保持容量素子の一方の電極（下側保持容量電極）として、透明絶縁性基板（絶縁基板） 31上に設けられた保持容量 (共通)配線 27を共有する。保持容量 (共通)配線 27上には、ゲート絶縁膜 33が形成され、ゲート絶縁膜 33を介して保持容量 (共通 )配線 27に対向配置された、保持容量素子の他方の電極（上側保持容量電極）が形成されている。保持容量 (共通）配線 27に対向する上側保持容量電極は、いうならば 4分割され、第 1保持容量素子 20Rの上側保持容量電極 25a， 25bおよび第 2保持容量素子 20Lの上側保持容量電極 25c, 25dに分割されている。これらの上側保持容量電極 25a, 25b, 25c, 25dは保持容量（共通）配線 27のパターンと重なるように配置されている。

[0056] 本実施形態の AM基板 12aでは、各保持容量素子 20R, 20Lについて 1つの上側保持容量電極 25a， 25cに接続電極 25R, 25Lが接続されている。接続電極 25R， 2 5Lの材料として、典型的には、非透過性材料が用いられるので、接続電極 25R， 25 Lの形成領域が非透過領域となる。したがって、接続電極 25R， 25Lを開口部として利用することが困難であるので、 1つの上側保持容量電極 25a， 25cのみに接続電極 25R， 25Lを接続することにより、両方の上側保持容量電極に接続する場合よりも、開口率を高めることができる。但し、接続電極 25R, 25Lの領域をリブやスリットなどの領域と重ねることができる場合には、両方の上側保持容量電極に接続電極を接続することが好ましい。

[0057] 図 4を参照しながら、第 1画素に含まれる副画素電極 21Rの断面構造を説明する。

ガラスやプラスチックなどからなる透明絶縁性基板 (絶縁基板） 31上に、第 1走査信号線 22aに接続されたゲート電極 32Rが設けられている。第 1走查信号線 22aゃゲート電極 32Rは、チタン、クロム、ァノレミニゥム、モリブデンなどからなる金属膜や、それらの合金、積層膜から形成される。保持容量素子の下側保持容量電極として機能する保持容量 (共通）配線 27は、典型的には、第 1走查信号線 22aやゲート電極 32 Rと同一材料から形成される。これらを覆うゲート絶縁膜 33は、窒化シリコンや酸化シリコンなどからなる絶縁膜により形成される。その上には、ゲート電極 32Rと重畳するように、アモルファスシリコンやポリシリコンなどからなる高抵抗半導体層 34と、さらにリンなどの不純物がドープされた n⁺ァモルファスシリコンなどからなる低抵抗半導体層とが設けられている。なお、低抵抗半導体層がソース電極 36aおよびドレイン電極 36 bとなる。

[0058] また、ソース電極 36aと接続するように、データ信号線 23が形成されている。さらに、ドレイン電極 36bと接続するように、接続電極 25Rが設けられ、接続電極 25Rは一方の上側保持容量電極 25aに接続されるように延びており、上側保持容量電極 25a は副画素電極 21Rとコンタクトホール 26aを介して接続されている。

[0059] 他方の上側保持容量電極 25bは、コンタクトホール 26bを介して副画素電極 21Rと接続されている。すなわち、 2つの上側保持容量電極 25a, 25bは、副画素電極 21R を介して互いに電気的に接続した構成となっている。データ信号線 23、接続電極 25 、上側保持容量電極 25a, 25bは、典型的には同一材料から形成され、例えばチタン、クロム、アルミニウム、モリブデンなどからなる金属膜や、それらの合金、積層膜から形成される。画素電極 21Rおよび 21Lは、例えば、 ITO、 ΙΖ〇、酸化亜鉛、酸化スズなどの透明性を有する導電膜から形成される。コンタクトホール 26a， 26bは、 TFT 24R、走查信号線 22a、データ信号線 23および接続電極 25の上部を覆うように形成された層間絶縁膜 38を貫くように形成されている。層間絶縁膜 38の材料としては、例えば、アクリル樹脂や、窒化シリコン、酸化シリコンなどが挙げられる。

[0060] 次に、本実施形態の AM基板 12aによる点欠陥の修正工程について説明する。本実施形態の AM基板 12aにおいて、保持容量 (共通）配線 27に対向して設けられた上側保持容量電極 25a〜25dは、十分な保持容量を確保するために、できる限り大面積にする必要がある。したがって、互いに行方向に隣接する副画素の上側保持容量電極が近接して形成されるので、互いに行方向に隣接する上側保持容量電極間でリーク不良が生じ易い。また、データ信号線 23と上側保持容量電極 25aとが膜残りの欠陥などにより短絡するおそれもある。さらに、上側保持容量電極 25aと保持容量配線 27とがゲート絶縁膜 33中の導電性異物やピンホールにより短絡するおそれもある。

[0061] 図 5は、互いに隣接し、接続電極 25R, 25Lにそれぞれ接続された上側保持容量電極 25a， 25c間で短絡が生じた場合の修正工程を模式的に説明するための平面図である。修正前の AM基板 12aaでは、上側保持容量電極 25a, 25c間で、膜残りなどにより短絡が生じ、短絡した上側保持容量電極 25a, 25cおよびコンタクトホール 26a, 26cを介して、互いに隣接する副画素電極 21Rと副画素電極 21Lとが導通しているので、連結欠点になっている。

[0062] 図 6は、接続電極 25Rに接続された上側保持容量電極 25aとデータ信号線 23とで短絡が生じた場合の修正工程を模式的に説明するための平面図である。修正前の AM基板 12abでは、データ信号線 23と上側保持容量電極 25aとが膜残りの欠陥などにより短絡して、データ信号線 23から上側保持容量電極 25aを介して副画素電極 21Rにデータ信号が入力されている。

[0063] 図 7は、接続電極 25Rに接続された上側保持容量電極 25aと保持容量配線 27とが短絡した場合の修正工程を模式的に説明するための平面図である。修正前の AM 基板 12acでは、上側保持容量電極 25aと保持容量配線 27とがゲート絶縁膜 33中の導電性異物やピンホールにより短絡して、短絡した画素が表示画像において点欠陥となっている。

[0064] 接続電極 25Rに接続された上側保持容量電極 25aが、舞接する上側保持容量電極 25c、データ信号線 23または保持容量配線 27に短絡した場合は、短絡した上側保持容量電極 25aに形成されているコンタクトホール 26a内の電極部分 101を取り除くことにより、副画素電極 21Rおよび 21Lにおける各短絡を解消することができる。さらに接続電極 25Rを切断箇所 Kにてレーザなどにより破壊分離すれば、短絡した上側保持容量電極 25aを分離することができるので、 TFT24Rがオンのときに、 TFT2 4Rを介してデータ信号線 23と保持容量配線 27がリークするのを防ぐことができる。

[0065] しかし、このとき、副画素電極 21Rも TFT21Rから電気的に分離され、無通電状態となるので、他方の上側保持容量電極 25b (但し、コンタクトホール 26bの領域を除く )をレーザ 102などでメルトすることにより、上側保持容量電極 25bを介して副画素電極 21Rと保持容量 (共通）配線 27を導通させる。これにより、副画素電極 21Rを保持容量 (共通）配線 27と同じ電位にすることができる。したがって、修正されたこの AM 基板 12aを有する液晶表示装置では、副画素電極 21Rの領域を黒表示にさせ、微小欠点として修正することができる。

[0066] 図 8は、接続電極 25Rに接続されていない上側保持容量電極 25bと、これに隣接する上側保持容量電極 25dとの間で短絡が生じた場合の修正工程を模式的に説明するための平面図である。修正前の AM基板 12adでは、上側保持容量電極 25b, 2 5d間で、膜残りなどにより短絡が生じ、短絡した上側保持容量電極 25b, 25dおよびコンタクトホール 26b, 26dを介して、互いに隣接する副画素電極 21Rと副画素電極 21Lとが導通しているので、連結欠点になっている。

[0067] 図 9は、接続電極 25Rに接続されていない上側保持容量電極 25bとデータ信号線

23とで短絡が生じた場合の修正工程を模式的に説明するための平面図である。修正前の AM基板 12aeでは、データ信号線 23と上側保持容量電極 25bとが膜残りの欠陥などにより短絡して、データ信号線 23から上側保持容量電極 25bを介して副画素電極 21Rにデータ信号が入力されている。

[0068] 図 10は、接続電極 25Rに接続されていない上側保持容量電極 25bと保持容量配線 27とが短絡した場合の修正工程を模式的に説明するための平面図である。修正前の AM基板 12afでは、上側保持容量電極 25bと保持容量配線 27とがゲート絶縁膜 33中の導電性異物やピンホールにより短絡して、短絡した画素が表示画像において点欠陥となっている。

[0069] 接続電極 25Rに接続されていない上側保持容量電極 25bが、舞接する上側保持容量電極 25d、データ信号線 23または保持容量配線 27に短絡した場合は、短絡した上側保持容量電極 25bに形成されているコンタクトホール 26b内の電極部分 103 をレーザなどにより取り除く。これにより、短絡した上側保持容量電極 25bを副画素電極 21Rから分離することができるので、保持容量配線 27からの電位が上側保持容量電極 25bを介して副画素電極 21Rに与えられるのを防ぐことができる。したがって、副画素を正常に近い状態で駆動させることができる。

[0070] (実施形態 2)

実施形態 1の AM基板 12aでは、接続電極 25R， 25Lに接続された上側保持容量電極 25a， 25cと保持容量配線 27が重なる領域の面積 (第 1面積）が、接続電極 25R , 25Lに接続されていない上側保持容量電極 25b， 25dと保持容量配線 27が重なる領域の面積 (第 2面積)よりも大きくなるように設定されてレ、る。

[0071] コンタクトホーノレ 26a， 26cと比較して、コンタクトホール 26b， 26dのほうが副画素電極 21R， 21Lをカバレージよく上側保持容量電極 25b， 25dに接続することが難しレヽ場合がある。あるいは上側保持容量電極のアルミニウムなどを含む金属膜と副画素電極 21R, 21Lの ITOなどの膜との接触抵抗が大きい場合がある。これらの場合、上側保持容量電極 25b, 25dが保持容量素子の電極としての機能を果たさないことがある。そこで、第 1面積が第 2面積よりも大きくなるように設定することにより、第 1面積と第 2面積とを足した総面積に対して第 1面積の比率が高くなるので、第 1面積の比率に応じた大きな保持容量を確保できる。

[0072] しかし、接続電極 25R, 25Lに接続された上側保持容量電極 25a, 25cの短絡（例えば、保持容量配線 27との間の短絡）がコンタクトの信頼性よりも懸念される場合は、第 1面積を第 2面積よりも小さくしてもよい。

[0073] 図 11は、接続電極 25R, 25Lに接続された上側保持容量電極 25a， 25cと保持容量配線 27が重なる領域の面積力接続電極 25R， 25Lに接続されていない上側保持容量電極 25b， 25dと保持容量配線 27が重なる領域の面積よりも小さくなるように設定された AM基板 12bを模式的に示す平面図である。なお、実施形態 1と同一の構成要素には同一の参照符号を付すことにより、同じ参照符号の構成要素についての説明を省略する。

[0074] 本実施形態の AM基板 12bでは、接続電極 25R， 25Lに接続された上側保持容量電極 25a, 25cと保持容量配線 27が重なる領域の面積 (第 1面積）が、接続電極 25R , 25Lに接続されていない上側保持容量電極 25b, 25dと保持容量配線 27が重なる領域の面積（第 2面積）よりも小さくなるように設定されているので、接続電極 25R, 2 5Lに接続された上側保持容量電極 25a, 25cが短絡した場合に、第 1面積と第 2面積とを足した重なり総面積に対して第 2面積の比率に応じた大きな保持容量を確保できる。

[0075] (実施形態 3)

実施形態 2の AM基板 12bでは、図 11に示すように、保持容量配線 27の左側にある第 1画素に含まれる 2つの副画素 (左側の副画素は一部のみ図示）のうちの右側の副画素（第 1副画素）と、保持容量配線 27の右側にある第 2画素に含まれる 2つの副画素（右側の副画素は一部のみ図示）のうちの左側の副画素（第 2副画素）とで、上側保持容量電極 25a〜25dの配置が左右対称である。言い換えれば、第 1副画素における接続電極 25Rに接続された上側保持容量電極 25aと、第 2副画素における接続電極 25Lに接続された上側保持容量電極 25cとが保持容量配線 27が延びる方向に対して交差する方向に隣接しており、かつ接続電極 25Rに接続されていない上側保持容量電極 25cと、接続電極 25Lに接続されていない上側保持容量電極 25dとが保持容量配線 27が延びる方向に対して交差する方向に隣接している。

[0076] し力しながら、本発明において、上側保持容量電極 25a〜25dの配置は実施形態 2に示すものに限定されず、第 1副画素における接続電極 25Rに接続された上側保持容量電極 25aと、第 2副画素における接続電極 25Lに接続された上側保持容量電極 25cとが保持容量配線 27が延びる方向にずれて配置されていてもよい。

[0077] 図 12は、本実施形態の AM基板 12cを模式的に示す平面図である。本実施形態の AM基板 12cでは、第 1副画素における接続電極 25Rに接続された上側保持容量電極 25aに対して、第 2副画素における接続電極 25Lに接続された上側保持容量電極 25cが図面の下側にずれて配置されている。また、第 1副画素における接続電極 2 5Rに接続されていない上側保持容量電極 25bに対して、第 2副画素における接続電極 25Lに接続されていない上側保持容量電極 25dが図面の上側にずれて配置されている。 [0078] 本実施形態の AM基板 12cでは、上側保持容量電極 25cが図面の下側にずれて配置されてレ、るので、 TFT24Lのドレイン電極と上側保持容量電極 25cとを接続する接続電極 25Lが、第 1副画素における接続電極 25Rよりも長い。したがって、第 1副画素の開口率よりも第 2副画素の開口率が低くなるおそれがある。しかし、本実施形態の AM基板 12cを動作モードが MVAの液晶表示装置に用いる場合には、スリット (電極層がない部分)の領域や対向基板に形成され、液晶層側に突出したリブ（凸部 )の領域に接続電極 25Lを配置することによって、接続電極 25Lが長くなることによる開口率の低下を抑えることができる。

[0079] 実施形態 2の場合は、図 11に示すように、接続電極 25R, 25Lに接続された上側保持容量電極 25a， 25cが互いに近接しているので、上側保持容量電極 25a， 25c 間でリークが生じるおそれがある。接続電極 25R， 25Lに接続された上側保持容量電極 25a， 25cの短絡が生じた場合、どちらか一方の副画素を修正して、黒点化する必要がある。

[0080] 本実施形態の AM基板 12cでは、接続電極 25R, 25Lに接続された上側保持容量電極 25a, 25cが、実施形態 2の場合よりも、互いに離れているので、上側保持容量電極 25a, 25c同士が短絡する可能性が低レ、。接続電極 25R, 25Lに接続された上側保持容量電極 25a, 25cが、接続電極 25R, 25Lに接続されていない上側保持容量電極 25b, 25dと短絡した場合には、接続電極 25R, 25Lに接続されていない上側保持容量電極 25b, 25dを分離することにより、上側保持容量電極 25b, 25dによる保持容量が減少するものの、正常に近い駆動で副画素を表示することが可能となる。

[0081] (実施形態 4)

実施形態 1〜3では、第 1副画素における上側保持容量電極 25a, 25bと、第 2副画素における上側保持容量電極 25c， 25dとが保持容量配線 27が延びる方向に対して交差する方向に隣接しているが、本発明はこれに限定されなレ、。例えば、保持容量配線 27が延びる方向に上側保持容量電極 25a〜25dが配置されていてもよい。

[0082] 図 13は、本実施形態の AM基板 12dを模式的に示す平面図である。本実施形態の AM基板 12dでは、第 1副画素に含まれる 2つの上側保持容量電極 25a， 25bが、第 2副画素に含まれる 2つの上側保持容量電極 25c, 25dよりも、図面において上側に配置されている。また、第 1副画素における接続電極 25Rに接続された上側保持容量電極 25aが、接続電極 25Rに接続されていない上側保持容量電極 25bよりも、図面において上側に配置されている。一方、第 2副画素における接続電極 25Lに接続された上側保持容量電極 25cが、接続電極 25Lに接続されてレ、なレ、上側保持容量電極 25dよりも、図面において下側に配置されている。

[0083] 図 12に示すように、上側保持容量電極 25a〜25dを保持容量配線 27が延びる方向に配置することにより、保持容量配線 27の幅を狭くすることができるので、副画素の開口率を向上させることができる。また、接続電極 25Rに接続された上側保持容量電極 25aと、接続電極 25Lに接続された上側保持容量電極 25cとの間に上側保持容量電極 25b， 25dが介在しているので、両電極 25a， 25c間の短絡を防ぐことができる。第 1副画素の上側保持容量電極 25bと第 2副画素の上側保持容量電極 25dとが短絡した場合には、一方の上側保持容量電極を分離することにより、副画素を正常に近レ、駆動で表示することが可能となる。

[0084] (実施形態 5)

実施形態 1〜4では、第 1副画素および第 2副画素のそれぞれに 2つの上側保持容量電極 25a〜25dが設けられている力互いに隣接する 2つの副画素のうち少なくとも一方の副画素について上側保持容量電極が 2つ以上に分割されていてもよい。

[0085] 図 14は、本実施形態の AM基板 12eを模式的に示す平面図である。本実施形態の AM基板 12eは、第 2副画素が 2つの上側保持容量電極 25c, 25dを有しているが、第 1副画素が接続電極 25Rに接続された 1つの上側保持容量電極 25aのみを有している。上側保持容量電極を 2つ以上に分割すると、上側保持容量電極を分割しない場合に比して、その副画素の保持容量が低下する。したがって、上側保持容量電極の短絡が生じ易い副画素についてのみ上側保持容量電極を分割することにより、隣接する他方の副画素の保持容量が低下するのを抑えることができる。

[0086] (実施形態 6)

上記各実施形態では、上側保持容量電極同士が短絡した場合に、短絡した上側保持容量電極に形成されているコンタクトホール内の電極部分を取り除くことにより、短絡を解消するものなどを例示したが、本発明は、以下のような手段によって短絡した短絡部を除去することにより、短絡を解消してもよい。

[0087] 図 15は、本実施形態の AM基板 12fを模式的に示す平面図であり、図 16は、図 1 5中の XVI— XVI線に沿った本実施形態の液晶表示パネル 5を模式的に示す断面図である。

[0088] 液晶表示パネル 5は、図 16に示すように、互いに対向して配置される AM基板 12f および対向基板 13と、それら両基板 12fおよび 13の間に設けられた液晶層 14とを備えている。

[0089] AM基板 12fでは、各保持容量配線 7が、上側保持容量電極 25aおよび 25bと上側保持容量電極 25cおよび 25dとの間で開口したスリット部 27aを有している。その他の構成および効果については、上記実施形態 1で説明した AM基板 12aと同様であるので、その説明を省略する。なお、スリット部 27aのパターン形状は、図 15に示したものに特に限定されることなぐ上側保持容量電極 25a〜25dや保持容量配線 27 の形状に応じて、適宜調整されるものである。

[0090] また、対向基板 13は、基板 31上に、カラーフィルタ層 37、対向電極 39および配向膜 (不図示）などが順に積層された多層積層構造になっている。

[0091] カラーフィルタ層 37は、 AM基板 12fの各画素に対応してマトリクス状に設けられた R、 Gおよび Bのうちのいずれか 1つの着色層 37aと、各着色層 37aの間に設けられたブラックマトリクス 37bとを備えている。また、このブラックマトリクス 37bは、図 16に示すように、 AM基板 12fに設けられたスリット部 27aと重なるように配置されている。これにより、ノーマリーホワイトモードの液晶表示装置では、黒表示時にスリット部 27aからの光漏れを抑制することができる。

[0092] 次に、上記構成の液晶表示パネル 5の製造方法について説明する。液晶表示パネル 5は、以下に説明する AM基板作製工程、対向基板作製工程および液晶表示パネル作製工程を経て製造される。また、 AM基板作製工程および液晶表示パネル作製工程の少なくとも一方の後に検查工程を行レ、、検查工程で画素欠陥が検出された場合には、検查工程の後に画素欠陥を修正する工程が追加される。

[0093] 以下に、 AM基板作製工程について、説明する。 [0094] まず、ガラス、プラスチックなどの基板 31上の基板全体に、チタン、クロム、アルミ二ゥム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜 (厚さ 1000 A〜3000A)をスパッタリング法により成膜し、その後、フォトリソグラフィー技術（Photo Engraving Process,以下、「PEP技術」と称する）によりパターン形成して、走查信号線 22、ゲート電極 32Rおよび保持容量配線 27を形成する。

[0095] 次いで、走查信号線 22などが形成された基板全体に、 CVD (Chemical Vapor Dep osition)法により窒化シリコンや酸化シリコンなどの無機絶縁膜（厚さ 3000A〜5000 A程度）を成膜し、ゲート絶縁膜 33を形成する。

[0096] 続いて、ゲート絶縁膜 33上の基板全体に、 CVD法により真性アモルファスシリコン膜（厚さ 1000A〜3000A)と、リンがドープされた n+アモルファスシリコン膜（厚さ 4 00A〜700A)とを連続して成膜し、その後、 PEP技術によりゲート電極 32R上に島状にパターン形成して、真性アモルファスシリコン層と n +アモルファスシリコン層からなるシリコン積層体を形成する。

[0097] 続いて、シリコン積層体が形成された基板全体に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅などの金属膜、それらの合金膜、または、それらの積層膜 (厚さ 1000 A〜3000A)をスパッタリング法により成膜し、その後、 PEP技術によりパターン形成して、データ信号線 23、接続電極 25Rおよび 25L、並びに上側保持容量電極 25a〜25dを形成する（保持容量電極形成工程)。

[0098] さらに、データ信号線 23、接続電極 25Rおよび 25Lをマスクとして、シリコン積層体を構成する n +アモルファスシリコン層をエッチング除去して、チャネル部を形成して、ソース電極 36aおよびドレイン電極 36bを有する半導体層を形成する（チャネル部形成工程)。

[0099] ここで、半導体層は、上記のようにアモルファスシリコン膜により形成させてもよいが、ポリシリコン膜を成膜させてもよぐまた、アモルファスシリコン膜およびポリシリコン膜にレーザァニール処理を行って結晶性を向上させてもよい。これにより、半導体層内の電子の移動速度が速くなり、 TFT24の特性を向上させることができる。

[0100] 次いで、データ信号線 23などが形成された基板全体に、 CVD法により窒化シリコンゃ酸化シリコンなどの無機絶縁膜 (厚さ 2000 A〜5000 A)、またはダイコート（塗布）法により、感光性アクリル樹脂を (厚さ 2 μ m〜4 μ m)を成膜して、層間絶縁膜 38 を形成する。

[0101] その後、層間絶縁膜 38の上側保持容量電極 25a〜25dに対応する部分をそれぞれエッチング除去して、コンタクトホール 26a〜26dを形成する。

[0102] 続いて、コンタクトホール 26a〜26dが形成された層間絶縁膜 38上の基板全体に、 ITO (Indium Tin Oxide)、 IZO (Indium Zinc Oxide)、酸化亜鉛、酸化スズなどからなる透明導電膜 (厚さ 1000A〜2000A)をスパッタリング法により成膜し、その後、 PE P技術によりパターン形成して、画素電極 21Rおよび 21Lを形成する。

[0103] 最後に、画素電極 21Rおよび 21L上の基板全体に、ポリイミド樹脂を厚さ 500 A〜

1000 Aで印刷し、その後、焼成して、回転布にて 1方向にラビング処理を行って、配向膜を形成する。

[0104] 以上のようにして、 AM基板 12fが作製 (製造）される。

[0105] 以下に、対向基板作製工程について、説明する。

[0106] まず、ガラス、プラスチックなどの基板 31上の基板全体に、クロム薄膜、または黒色顔料を含有する樹脂を成膜した後、 PEP技術によりパターン形成して、ブラックマトリタス 37bを形成する。

[0107] 次いで、ブラックマトリクスの間のそれぞれに、顔料分散法などを用いて、赤、緑および青のレ、ずれの着色層 37a (厚さ 2 _β m程度）をパターン形成してカラーフィルタ層 37を形成する。

[0108] 続いて、カラーフィルタ層 37上の基板全体に、 ITO、 ΙΖ〇、酸化亜鉛、酸化スズなどからなる透明導電膜 (厚さ 1000A程度）を成膜して、対向電極 39を形成する。

[0109] 最後に、対向電極 39上の基板全体に、ポリイミド樹脂を厚さ 500Α〜： 1000Αで印刷し、その後、焼成して、回転布にて 1方向にラビング処理を行って、配向膜を形成する。

[0110] 上記のようにして、対向基板 13を作製することができる。

[0111] <液晶表示パネル作製工程 >

以下に、液晶表示パネル作製工程について、説明する。 [0112] まず、上述のようにして作製された AM基板 12fおよび対向基板 13のうちの一方に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布し、他方の基板に液晶層 14の厚さに相当する直径を持ち、プラスチックまたはシリカからなる球状のスぺーサーを散布する。

[0113] 次いで、 AM基板 12fと対向基板 13とを貼り合わせ、シール材料を硬化させて、空の液晶表示パネルを作製する。

[0114] 最後に、空の液晶表示パネルに、減圧法により液晶材料を注入した後、液晶注入口に UV硬化樹脂を塗布し、 UV照射により、液晶材料を封止する。これによつて、液晶層 14が形成される。

[0115] 以上のようにして、液晶表示パネル 5が作製 (製造)される。

[0116] 以下に、検查工程および欠陥修正工程について、説明する。

[0117] まず、 AM基板作製工程の後（配向膜の形成前）に、検査工程 (短絡部検出工程）を行う場合について、説明する。

[0118] この短絡部検出工程では、 AM基板作製工程で作製された AM基板 12fに対して、外観検査や電気光学検査などを行うことにより、短絡が発生した位置 (短絡部）を検出する。ここで、外観検査とは、 CCDカメラなどにより、配線パターンを光学的に検査するものであり、電気光学検査とは、アクティブマトリクス基板に対向するようにモジュレータ（電気光学素子）を設置した後、アクティブマトリクス基板とモジユレータとの間に電圧を印加させると共に光を入射させて、その光の輝度の変化を CCDカメラで捉えることで配線パターンを電気光学的に検査するものである。

[0119] 続いて、短絡部が検出された AM基板 12fについて、短絡部を除去する欠陥修正を行う。本実施形態では、 AM基板 12faの上側保持容量電極 25aおよび 25cの間で短絡が発生した場合の短絡の修正方法について、図 17を用いて説明する。

[0120] 具体的には、短絡部である膜残り 98に対してスリット部 27aを介してレーザを照射することにより、短絡した上側保持容量電極 25aおよび 25cを分離する。これにより、分離された上側保持容量電極 25aおよび 25cは、正常な画素における上側保持容量電極 25aおよび 25cと同等に機能することになる。

[0121] ここで、膜残り 98の切断には、例えば、 YAG (Yttrium Aluminium Garnet)レーザの第 4高調波（波長 266nm)が用いられる。これによれば、レーザ照射による短絡部の切断を精度よく行うことができる。

[0122] また、スリット部 27aの幅は、 5 μ m以上であることが好ましぐスリット部 27aの面積としては、 25 x m²以上であることが好ましい。なお、スリット部 27aの幅とは、データ信号線 23の延びる方向のスリット部 27aの長さである。これにより、 YAGレーザによって切断カ卩ェする場合のレーザ照射領域を確保することができる。さらに、レーザ照射時の YAGレーザの照射ビーム径の広がり、レーザ照射時のァライメントなどを考慮すると、スリット部 27aの幅は、 10 x m以上であることが好ましぐスリット部 27aの面積としては、 100 x m²以上であることが好ましい。

[0123] なお、上記検查工程および欠陥修正工程は、画素電極 21Rおよび 21Lを形成した後の他に、上側保持容量電極 25a〜25dを形成する保持容量電極形成工程の後、または、チャネル部を形成するチャネル部形成工程の後に行ってもよい。これによれば、製造工程のより初期の段階で画素欠陥を修正することができ、 AM基板および液晶表示パネルの製造歩留りをより向上させることができる

次に、液晶表示パネル作製工程の後に、検査工程 (短絡部検出工程)を行う場合について、説明する。

[0124] この短絡部検出工程では、液晶表示パネル作製工程で作製された液晶表示パネノレ 5に対して、点灯検査を行うことにより、短絡部を検出する。具体的には、例えば、各走査信号線 22にバイアス電圧 10V、周期 16. 7msec,パルス幅 50 μ secの + 15Vのパルス電圧のゲート検査信号を入力して全ての TFT24をオン状態にする。さらに、各データ信号線 23に 16. 7msec毎に極性が反転する ± 2Vの電位のソース検查信号を入力して、各 TFT24のソース電極 36aおよびドレイン電極 36bを介して画素電極 21に ± 2Vに対応した電荷を書き込む。同時に、対向電極 39および保持容量配線 27に直流で一 IVの電位の対向電極検查信号を入力する。このとき、画素電極 21Rおよび 21Lと対向電極 39との間で構成される液晶容量、および保持容量配線 27と上側保持容量電極 25a〜25dとの間で構成される保持容量素子に電圧が印加され、その画素電極 21Rおよび 21Lで構成する画素が点灯状態になる。そして、隣り合った画素の各上側保持容量電極の間（例えば、 25aおよび 25cの間）で短絡が発生した箇所では、その画素電極 21Lおよび 21Rが導通して、連結欠点となる。これにより、短絡部の位置が検出される。

[0125] 続いて、短絡部が検出された AM基板 12fについて、短絡部を除去する欠陥修正を行う。具体的な修正方法については、上述した AM基板 12fでの修正方法と実質的に同じであるので詳細な説明を省略する。なお、 AM基板 12fでの修正の場合には、 AM基板 12fの表面および裏面の両方からレーザ照射が可能であった力液晶表示パネル 5での修正の場合には、 AM基板 12fの基板側（裏面）からレーザ照射を行うことになる。

[0126] 以上説明したように、本実施形態の AM基板 12fによれば、上側保持容量電極 25a および 25c、並びに上側保持容量電極 25bおよび 25dの各間において短絡が発生した場合には、スリット部 27aを介して、短絡部である膜残り 98に対してレーザ照射を行うことにより、画素欠陥を容易に修正することができ、 AM基板および液晶表示パネルの製造歩留りを向上させることができる。

[0127] また、上側保持容量電極 25a〜25d上の膜残り 98が、アモルファスシリコン膜などの高抵抗半導体膜のみにより形成されている場合には、保持容量配線 27にスリット部 27aが設けられているので、保持容量配線 27に与えられる電位により、その膜残り 98がチャネル化し難くなり、上記のようなレーザ修正を行わずとも連結欠点の発生を抑制することができる。これとは反対に、保持容量配線 27にスリット部 27aが設けられていないときには、保持容量配線 27がゲート電極として機能するとともに、各上側保持容量電極がソース電極およびドレイン電極としてそれぞれ機能することにより、高抵抗半導体膜の膜残り 98がチャネルィ匕し、各上側保持容量電極の間が導通することになる。

[0128] (実施形態 7)

図 18は、本実施形態の AM基板 12gを模式的に示す平面図であり、図 19は図 18 中の XIX— XIX線断面図である。

[0129] この AM基板 12gでは、図 19に示すように、層間絶縁膜 38が下層の第 1層間絶縁膜 38aと上層の第 2層間絶縁膜 38bとの 2層構造となっており、その層間絶縁膜 38が保持容量配線 27のスリット部 27aと重なるように開口したスリット部 38cを有している。その他の構成および効果については、上記実施形態 1で説明した AM基板 12aと同様であるので、その説明を省略する。

[0130] 第 1層間絶縁膜 38aは、 CVD法により窒化シリコンや酸化シリコンなどの無機絶縁膜 (厚さ 2000A〜5000A)を成膜して形成され、第 2層間絶縁膜は、ダイコート (塗布）法により、感光性アクリル樹脂を (厚さ 2 μ m〜4 μ m)を成膜して形成される。

[0131] スリット部 38cは、層間絶縁膜 38に、上側保持容量電極 25a〜25dに対応するコンタクトホール 26a〜26dを形成する際に、同時に形成される。具体的には、まず、第 2 層間絶縁膜 38を構成する感光性アクリル樹脂をパターユングして、続いて、そのパタ一二ングされた感光性アクリル樹脂をマスクとして、第 1層間絶縁膜を構成する無機絶縁膜をドライエッチングすることにより、コンタクトホール 26a〜26dおよびスリット部 38cを有する層間絶縁膜 38が形成される。

[0132] また、コンタクトホール 26a〜26dなどを形成する上記エッチング工程において、上側保持容量電極 25a〜25dの間に発生した膜残り 98を除去することもできる。これによれば、レーザ照射による短絡部の切断を行うことなぐ通常のエッチングによって短絡部を除去することができる。

[0133] (実施形態 8)

図 20は、本実施形態の AM基板 12hを模式的に示す平面図であり、図 21は図 20 中の XXI— XXI線断面図である。

[0134] この AM基板 12hでは、図 21に示すように、副画素電極 21Rが保持容量配線 27のスリット 27aに重なるように配置されている。その他の構成および効果については、上記実施形態 1で説明した AM基板 12aと同様であるので、その説明を省略する。

[0135] この AM基板 12hによれば、副画素電極 21Rがスリット 27aに重なっているので、レ一ザ照射を AM基板 12hの基板側（裏面）から行うことになる。また、ノーマリーホワイトモードの液晶表示装置に適用した場合に、黒表示時の光漏れを抑制することができるので、表示品位の低下を抑え、かつ開口率の低下を抑制することができる。

[0136] (実施形態 9)

図 22は、本実施形態のテレビジョン装置 15を示すブロック図である。

[0137] テレビジョン装置 15は、図 22に示すように、テレビジョン放送を受信して映像信号を出力するチューナ部 11と、チューナ部 11から供給される映像信号に基づいて、画像を表示する液晶表示装置 10とを備えている。

[0138] 図 23は、本実施形態の液晶表示装置 10を示すブロック図である。

[0139] 液晶表示装置 10は、図 23に示すように、チューナ部 11などから供給される映像信号を輝度信号および色信号に分離するための Y/C分離回路 1と、輝度信号および色信号を光の 3原色である R、 Gおよび Bのアナログ RGB信号に変換するためのビデオタロマ回路 2と、アナログ RGB信号をデジタル RGB信号に変換するための AZDコンバータ 3と、デジタル RGB信号が入力される液晶コントローラ 4と、液晶コントローラ 4からのデジタル RGB信号が所定のタイミングで入力され、実質的に画像を表示する上記各実施形態で説明した AM基板 12を備えた液晶表示パネル 5と、液晶表示パネル 5に階調電圧を供給するための階調回路 7と、液晶表示パネル 5に光を供給するためのバックライト 9と、バックライト 9を駆動させるためのバックライト駆動回路 8と、上記構成のシステム全体を制御するためのマイコン 6とを備えている。

[0140] なお、 Y/C分離回路 1に供給される映像信号としては、上記のようなテレビジョン放送に基づく映像信号の他に、カメラにより撮像された映像信号、インターネット回線を介して供給される映像信号など、様々な映像信号を利用することができる。

[0141] 上記構成のテレビジョン装置 15および液晶表示装置 10は、画素欠陥を容易に修正され AM基板を備えているので、製造歩留りの向上を図ることができる。

[0142] 以上、本発明の好ましい実施形態について説明したが、本発明の技術的範囲は上記実施形態に記載の範囲に限定されない。上記実施形態が例示であり、それらの各構成要素や各処理プロセスの組合せに、さらにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

産業上の利用可能性

[0143] 本発明の AM基板は、液晶表示装置、無機または有機 EL表示装置などに利用すること力 Sできる。また本発明の液晶表示装置は各種の電気機器に利用することができる。例えば、携帯電話機、 PDA (Personal Digital Assistance )、パーソナルコンビュータ、薄型テレビ、医療用ディスプレイ、カーナビゲーシヨンシステム、アミューズメント機器などに利用することができる。

Claims

請求の範囲

[1] 基板と、前記基板上に形成されたアクティブ素子と、前記基板上に形成された保持容量素子と、前記保持容量素子を覆う層間絶縁膜と、前記層間絶縁膜上に形成された画素電極とを有するアクティブマトリクス基板であって、

前記保持容量素子は、保持容量配線と、前記保持容量配線上に形成された絶縁膜と、前記絶縁膜を介して前記保持容量配線に対向配置された 2つ以上の保持容量電極とを有しており、

前記 2つ以上の保持容量電極は、前記層間絶縁膜にそれぞれ形成されたコンタクトホールを介して前記画素電極と導通しており、前記アクティブ素子のドレイン電極と導通しているアクティブマトリクス基板。

[2] 前記 2つ以上の保持容量電極のうち少なくとも 1つの保持容量電極が、前記ドレイン電極に接続された接続電極と接続されてレ、る請求項 1に記載のアクティブマトリクス基板。

[3] 前記 2つ以上の保持容量電極は、前記接続電極に接続された前記保持容量電極と、前記接続電極に接続されていない前記保持容量電極とを含み、前記接続電極に接続された前記保持容量電極と前記保持容量配線とが重なる領域の面積が、前記接続電極に接続されていない前記保持容量電極と前記保持容量配線とが重なる領域の面積と異なる請求項 2に記載のアクティブマトリクス基板。

[4] 前記保持容量配線は、前記各保持容量電極の間で開口したスリット部を有している請求項 1に記載のアクティブマトリクス基板。

[5] 前記層間絶縁膜は、前記保持容量配線のスリット部と重なるように、開口したスリット部を有している請求項 4に記載のアクティブマトリクス基板。

[6] 前記保持容量配線のスリット部の幅は、 5 μ m以上である請求項 4に記載のァクティブマトリクス基板。

[7] 前記アクティブ素子は、第 1および第 2アクティブ素子により構成され、

前記画素電極は、互いに隣接する第 1および第 2画素電極により構成され、前記 2つ以上の保持容量電極は、第 1および第 2保持容量電極により構成され、前記第 1保持容量電極は、前記第 1画素電極および前記第 1アクティブ素子のドレイン電極に接続され、前記第 2保持容量電極は、前記第 2画素電極および前記第 2 アクティブ素子のドレイン電極に接続され、

前記第 1画素電極には前記第 1アクティブ素子を介して第 1データ信号が入力され、前記第 2画素電極には前記第 2アクティブ素子を介して前記第 1データ信号と異なる第 2データ信号が入力される請求項 4に記載のアクティブマトリクス基板。

[8] 前記保持容量配線のスリット部は、前記第 1画素電極、または、第 2画素電極に重なっている請求項 7に記載のアクティブマトリクス基板。

[9] 基板と、前記基板上に形成されたアクティブ素子と、前記基板上に形成された保持容量素子と、前記保持容量素子を覆う層間絶縁膜と、前記層間絶縁膜上に形成された画素電極とを有するアクティブマトリクス基板であって、

前記 2つ以上の保持容量電極は、前記アクティブ素子のドレイン電極と導通しており、

前記保持容量配線は、前記各保持容量電極の間で開口したスリット部を有しているアクティブマトリクス基板。

[10] 基板と、前記基板上に形成された第 1および第 2アクティブ素子と、前記基板上に形成された第 1および第 2保持容量素子と、前記第 1および第 2保持容量素子を覆う層間絶縁膜と、前記層間絶縁膜上にそれぞれ形成され、かつ互いに隣接する第 1および第 2画素電極とを有しており、前記第 1画素電極には前記第 1アクティブ素子を介して第 1データ信号が入力され、前記第 2画素電極には前記第 2アクティブ素子を介して前記第 1データ信号と異なる第 2データ信号が入力されるアクティブマトリクス基板であって、

前記第 1および第 2保持容量素子は、互いに共有する保持容量配線と、前記保持容量配線上に形成された絶縁膜とを有しており、前記第 1保持容量素子は前記絶縁膜を介して前記保持容量配線に対向配置された 2つ以上の保持容量電極を有しており、前記 2つ以上の保持容量電極は、前記層間絶縁膜にそれぞれ形成されたコンタクトホールを介して前記第 1画素電極と導通しており、前記第 1アクティブ素子のドレイン電極と導通してレ、るアクティブマトリクス基板。

[11] 前記第 2保持容量素子は前記絶縁膜を介して前記保持容量配線に対向配置された 2つ以上の保持容量電極を有しており、前記第 2保持容量素子における前記 2つ以上の保持容量電極は、前記層間絶縁膜にそれぞれ形成されたコンタクトホールを介して前記第 2画素電極と導通しており、前記第 2アクティブ素子のドレイン電極と導通している請求項 10に記載のアクティブマトリクス基板。

[12] 前記第 1保持容量素子における前記 2つ以上の保持容量電極のうち少なくとも 1つの保持容量電極が、前記第 1アクティブ素子の前記ドレイン電極に接続されている第 1接続電極と接続されている請求項 10に記載のアクティブマトリクス基板。

[13] 前記第 1保持容量素子における前記 2つ以上の保持容量電極は、前記第 1接続電極に接続された前記保持容量電極と、前記第 1接続電極に接続されていない前記保持容量電極とを含み、前記第 1接続電極に接続された前記保持容量電極と前記保持容量配線とが重なる領域の面積が、前記第 1接続電極に接続されてレ、なレ、前記保持容量電極と前記保持容量配線とが重なる領域の面積と異なる請求項 12に記載のアクティブマトリクス基板。

[14] 前記第 2保持容量素子における前記 2つ以上の保持容量電極のうち少なくとも 1つの保持容量電極が、前記第 2アクティブ素子の前記ドレイン電極に接続されている第 2接続電極と接続されている請求項 11に記載のアクティブマトリクス基板。

[15] 前記第 2保持容量素子における前記 2つ以上の保持容量電極は、前記第 2接続電極に接続された前記保持容量電極と、前記第 2接続電極に接続されてレ、なレ、前記保持容量電極とを含み、前記第 2接続電極に接続された前記保持容量電極と前記保持容量配線とが重なる領域の面積が、前記第 2接続電極に接続されてレ、なレ、前記保持容量電極と前記保持容量配線とが重なる領域の面積と異なる請求項 14に記載のアクティブマトリクス基板。

[16] 前記第 1保持容量素子における前記 2つ以上の保持容量電極と、前記第 2保持容量素子における前記 2つ以上の保持容量電極とが、前記保持容量配線が延びる方向に対して交差する方向に隣接しており、前記第 1接続電極に接続された、前記第 1 保持容量素子における保持容量電極と、前記第 2接続電極に接続された、前記第 2 保持容量素子における保持容量電極とが、前記保持容量配線が延びる方向にずれて配置されている請求項 11に記載のアクティブマトリクス基板。

[17] 前記第 1保持容量素子における前記 2つ以上の保持容量電極と、前記第 2保持容量素子における前記 2つ以上の保持容量電極とが、前記保持容量配線が延びる方向に配置されており、前記第 1接続電極に接続された、前記第 1保持容量素子における保持容量電極と、前記第 2接続電極に接続された、前記第 2保持容量素子における保持容量電極とが、前記第 1および第 2接続電極に接続されていない前記保持容量電極を挟んで配置されている請求項 11に記載のアクティブマトリクス基板。

[18] 列方向に延びる複数の走査信号線と、前記列方向に対して交差する行方向に延びる複数のデータ信号線とを有しており、前記第 1画素電極は、前記複数の走查信号線のうちの第 1走査信号線に供給される走査信号と、前記複数のデータ信号線のうちの第 1データ信号線に供給されるデータ信号とによって選択される 2つ以上の副画素電極のうちの :Lつであり、前記第 2画素電極は、前記保持容量配線を挟んで、前記第 1走査信号線と行方向に隣接する第 2走査信号線に供給される走査信号と、前記第 1データ信号線に供給されるデータ信号とによって選択される 2つ以上の副画素電極のうちの 1つである請求項 10に記載のアクティブマトリクス基板。

[19] 基板と、前記基板上に形成された第 1および第 2アクティブ素子と、前記基板上に形成された保持容量素子と、前記保持容量素子を覆う層間絶縁膜と、前記層間絶縁膜上にそれぞれ形成され、かつ互いに隣接する第 1および第 2画素電極とを有し、前記保持容量素子が、保持容量配線と、前記保持容量配線上に形成された絶縁膜と、前記絶縁膜を介して前記保持容量配線にそれぞれ対向配置された第 1および第 2保持容量電極とを有しており、

前記第 1および第 2保持容量電極が、前記層間絶縁膜にそれぞれ形成されたコンタクトホールを介して前記第 1および第 2画素電極とそれぞれ導通しているとともに、前記第 1および第 2アクティブ素子のドレイン電極とそれぞれ導通しており、

前記保持容量配線が、前記第 1および第 2保持容量電極の間で開口したスリット部を有し、

前記第 1画素電極には前記第 1アクティブ素子を介して第 1データ信号が入力され、前記第 2画素電極には前記第 2アクティブ素子を介して前記第 1データ信号と異なる第 2データ信号が入力されるアクティブマトリクス基板を製造する方法であって、前記第 1および第 2保持容量電極の間で発生した短絡部を検出する短絡部検出ェ程と、

前記短絡部検出工程で検出された短絡部を除去して、前記短絡した第 1および第 2保持容量電極を分離する短絡部除去工程とを備えるアクティブマトリクス基板の製造方法。

[20] 前記短絡部除去工程は、前記短絡部に対し前記スリット部を介してレーザを照射する請求項 19に記載のアクティブマトリクス基板の製造方法。

[21] 前記レーザは、 YAGレーザの第 4高調波である請求項 20に記載のアクティブマトリタス基板の製造方法。

[22] 前記基板上に前記各保持容量電極を形成する保持容量電極形成工程と、

前記各アクティブ素子を構成する半導体層のチャネル部を形成するチャネル部形成工程と、

前記各画素電極を形成する画素電極形成工程とを備え、

前記短絡部除去工程は、前記保持容量電極形成工程、チャネル部形成工程または画素電極形成工程の後に行う請求項 20に記載のアクティブマトリクス基板の製造方法。

[23] 前記層間絶縁膜の一部をエッチング除去して前記コンタクトホールを形成するエツチング工程を備え、

前記エッチング工程は、前記短絡部をエッチング除去する短絡部除去工程を含む請求項 19に記載のアクティブマトリクス基板の製造方法。

[24] 基板と、前記基板上に形成された第 1および第 2アクティブ素子と、前記基板上に形成された保持容量素子と、前記保持容量素子を覆う層間絶縁膜と、前記層間絶縁膜上にそれぞれ形成され、かつ互いに隣接する第 1および第 2画素電極とを有し、前記保持容量素子が、保持容量配線と、前記保持容量配線上に形成された絶縁膜と、前記絶縁膜を介して前記保持容量配線にそれぞれ対向配置された第 1および第 2保持容量電極とを有しており、

前記第 1画素電極には前記第 1アクティブ素子を介して第 1データ信号が入力され、前記第 2画素電極には前記第 2アクティブ素子を介して前記第 1データ信号と異なる第 2データ信号が入力されるアクティブマトリクス基板を製造する方法であって、前記層間絶縁膜の一部をエッチング除去して前記コンタクトホールを形成するエツチング工程を備え、

前記エッチング工程は、前記第 1および第 2保持容量電極の間で発生した短絡部をエッチング除去するアクティブマトリクス基板の製造方法。

[25] 請求項 1に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向電極と、前記アクティブマトリクス基板および前記対向電極の間隙に介在する表示媒体層とを有する表示装置であって、

前記保持容量配線と前記対向電極とに同電位が与えられている表示装置。

[26] 請求項 9に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向電極と、前記アクティブマトリクス基板および前記対向電極の間隙に介在する表示媒体層とを有する表示装置であって、

[27] 請求項 10に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向電極と、前記アクティブマトリクス基板および前記対向電極の間隙に介在する表示媒体層とを有する表示装置であって、

[28] 請求項 19に記載の製造方法で製造されたアクティブマトリクス基板と、前記ァクティブマトリクス基板に対向する対向電極と、前記アクティブマトリクス基板および前記対向電極の間隙に介在する表示媒体層とを有する表示装置であって、前記保持容量配線と前記対向電極とに同電位が与えられている表示装置。

[29] 請求項 24に記載の製造方法で製造されたアクティブマトリクス基板と、前記ァクティブマトリクス基板に対向する対向電極と、前記アクティブマトリクス基板および前記対向電極の間隙に介在する表示媒体層とを有する表示装置であって、

[30] 請求項 1に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向電極が一方面に形成された対向基板と、前記アクティブマトリクス基板および前記対向基板の間隙に介在する液晶層とを有する液晶表示装置。

[31] 前記保持容量配線と前記対向電極とに同電位が与えられている請求項 30に記載の液晶表示装置。

[32] 前記液晶層が負の誘電異方性を有するネマチック液晶材料を含む垂直配向型液晶層である請求項 31に記載の液晶表示装置。

[33] ノーマリーブラックモードで駆動する請求項 32に記載の液晶表示装置。

[34] 前記保持容量配線と前記対向電極とに異なる電位が与えられている請求項 30に記載の液晶表示装置。

[35] 前記液晶層が正の誘電異方性を有するネマチック液晶材料を含むツイスト配向型液晶層である請求項 34に記載の液晶表示装置。

[36] ノーマリーホワイトモードで駆動する請求項 35に記載の液晶表示装置。

[37] 前記保持容量配線は、前記各保持容量電極の間で開口したスリット部を有し、前記対向基板には、前記スリット部に重なるように、ブラックマトリクスが設けられている請求項 30に記載の液晶表示装置。

[38] 請求項 9に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向電極が一方面に形成された対向基板と、前記アクティブマトリクス基板および前記対向基板の間隙に介在する液晶層とを有する液晶表示装置。

[39] 前記保持容量配線と前記対向電極とに同電位が与えられている請求項 38に記載の液晶表示装置。

[40] 前記液晶層が負の誘電異方性を有するネマチック液晶材料を含む垂直配向型液晶層である請求項 39に記載の液晶表示装置。

ノーマリーブラックモードで駆動する請求項 40に記載の液晶表示装置。

前記保持容量配線と前記対向電極とに異なる電位が与えられている請求項 38に記載の液晶表示装置。

前記液晶層が正の誘電異方性を有するネマチック液晶材料を含むツイスト配向型液晶層である請求項 42に記載の液晶表示装置。

ノーマリーホワイトモードで駆動する請求項 43に記載の液晶表示装置。

前記保持容量配線は、前記各保持容量電極の間で開口したスリット部を有し、前記対向基板には、前記スリット部に重なるように、ブラックマトリクスが設けられている請求項 38に記載の液晶表示装置。

請求項 10に記載のアクティブマトリクス基板と、前記アクティブマトリクス基板に対向する対向電極が一方面に形成された対向基板と、前記アクティブマトリクス基板および前記対向基板の間隙に介在する液晶層とを有する液晶表示装置。

前記保持容量配線と前記対向電極とに同電位が与えられている請求項 46に記載の液晶表示装置。

前記液晶層が負の誘電異方性を有するネマチック液晶材料を含む垂直配向型液晶層である請求項 47に記載の液晶表示装置。

ノーマリーブラックモードで駆動する請求項 48に記載の液晶表示装置。

前記保持容量配線と前記対向電極とに異なる電位が与えられている請求項 46に記載の液晶表示装置。

前記液晶層が正の誘電異方性を有するネマチック液晶材料を含むツイスト配向型液晶層である請求項 50に記載の液晶表示装置。

ノーマリーホワイトモードで駆動する請求項 51に記載の液晶表示装置。

前記保持容量配線は、前記各保持容量電極の間で開口したスリット部を有し、前記対向基板には、前記スリット部に重なるように、ブラックマトリクスが設けられている請求項 46に記載の液晶表示装置。

請求項 19に記載の製造方法で製造されたアクティブマトリクス基板と、前記ァクティブマトリクス基板に対向する対向電極が一方面に形成された対向基板と、前記ァクテイブマトリクス基板および前記対向基板の間隙に介在する液晶層とを有する液晶表示装置。

[55] 前記保持容量配線と前記対向電極とに同電位が与えられている請求項 54に記載の液晶表示装置。

[56] 前記液晶層が負の誘電異方性を有するネマチック液晶材料を含む垂直配向型液晶層である請求項 55に記載の液晶表示装置。

[57] ノーマリーブラックモードで駆動する請求項 56に記載の液晶表示装置。

[58] 前記保持容量配線と前記対向電極とに異なる電位が与えられている請求項 54に記載の液晶表示装置。

[59] 前記液晶層が正の誘電異方性を有するネマチック液晶材料を含むツイスト配向型液晶層である請求項 58に記載の液晶表示装置。

[60] ノーマリーホワイトモードで駆動する請求項 59に記載の液晶表示装置。

[61] 前記保持容量配線は、前記各保持容量電極の間で開口したスリット部を有し、前記対向基板には、前記スリット部に重なるように、ブラックマトリクスが設けられている請求項 54に記載の液晶表示装置。

[62] 請求項 24に記載の製造方法で製造されたアクティブマトリクス基板と、前記ァクティブマトリクス基板に対向する対向電極が一方面に形成された対向基板と、前記ァクテイブマトリクス基板および前記対向基板の間隙に介在する液晶層とを有する液晶表示装置。

[63] 前記保持容量配線と前記対向電極とに同電位が与えられている請求項 62に記載の液晶表示装置。

[64] 前記液晶層が負の誘電異方性を有するネマチック液晶材料を含む垂直配向型液晶層である請求項 63に記載の液晶表示装置。

[65] ノーマリーブラックモードで駆動する請求項 64に記載の液晶表示装置。

[66] 前記保持容量配線と前記対向電極とに異なる電位が与えられている請求項 62に記載の液晶表示装置。

[67] 前記液晶層が正の誘電異方性を有するネマチック液晶材料を含むツイスト配向型液晶層である請求項 66に記載の液晶表示装置。ノーマリーホワイトモードで駆動する請求項 67に記載の液晶表示装置。

前記保持容量配線は、前記各保持容量電極の間で開口したスリット部を有し、前記対向基板には、前記スリット部に重なるように、ブラックマトリクスが設けられている請求項 62に記載の液晶表示装置。

[70] 請求項 30に記載の液晶表示装置を備え ¾ )テレビジョン装置。

[71] 請求項 38に記載の液晶表示装置を備え ¾ )テレビジョン装置。

[72] 請求項 46に記載の液晶表示装置を備え ¾ )テレビジョン装置。

[73] 請求項 54に記載の液晶表示装置を備え ¾ )テレビジョン装置。

[74] 請求項 62に記載の液晶表示装置を備え ¾ )テレビジョン装置。

[75] 請求項 25に記載の表示装置を備えるテレビジョン装置。

[76] 請求項 26に記載の表示装置を備えるテレビジョン装置。

[77] 請求項 27に記載の表示装置を備えるテレビジョン装置。

[78] 請求項 28に記載の表示装置を備えるテレビジョン装置。

[79] 請求項 29に記載の表示装置を備えるテレビジョン装置。