WO2004095682A1 - 力率改善回路 - Google Patents

Abstract

交流電源Ｖａｃ１の交流電源電圧を整流する全波整流回路Ｂ１の正極側出力端Ｐ１と負極側出力端Ｐ２との間に接続され、昇圧リアクトルＬ１に巻回された昇圧巻線５ａ及び巻き上げ巻線５ｂとダイオードＤ１と平滑コンデンサＣ１とからなる直列回路と、正極側出力端Ｐ１と負極側出力端Ｐ２との間に接続され、昇圧巻線５ａとＺＣＳリアクトルＬ２とスイッチＱ１とからなる直列回路と、スイッチＱ１とＺＣＳリアクトルＬ２との接続点と平滑コンデンサＣ１との間に接続されたダイオードＤ２と、スイッチＱ１をオン／オフ制御することにより平滑コンデンサＣ１の出力電圧を所定電圧に制御する制御回路１０とを有する。

Description

明細書 力率改善回路 技術分野

本発明は、 高効率、 低ノイズ、 高力率なスイッチング電源に使用する力率 改善回路に関する。 背景技術

図 1 は、特開 2 0 0 0 - 3 7 0 7 2号に記載された力率改善回路の回路構 成図を示す。図 1 に示す力率改善回路において、交流電源 V a c 1の交流電 源電圧を整流する全波整流回路 B 1の出力両端には、昇圧リアクトルし 1 と MO S F E Tからなるスィッチ Q 1 と電流検出抵抗 Rとからなる直列回路 が接続されている。スィッチ Q 1の両端には、ダイオード D 1 と平滑コンデ ンサ C 1 とからなる直列回路が接続され、 平滑コンデンサ C 1の両端には、 負荷 R Lが接続されている。スィッチ Q 1は、制御回路 1 0 0の PWM制御 によリオン オフするようになっている _P

電流検出抵抗 Rは、 全波整流回路 B 1 に流れる入力電流を検出する。

制御回路 1 0 0は、誤差増幅器 1 1 ί、乗算器 1 1 2、誤差増幅器 1 1 3、 発振器 （O S C) 1 1 4、 PWMコンパレータ 1 1 6.を有して構成される。 誤差増幅器 1 1 1は、基準電圧 E 1が +端子に入力され、平滑コンデンサ C 1の電圧が一端子に入力され、平滑コンデンサ C 1の電圧と基準電圧 E 1 との誤差が増幅され、誤差電圧信号を生成して乗算器 1 1 2に出力する。乗 算器 1 1 2は、誤差増幅器 1 1 〗からの誤差電圧信号と全波整流回路 B 1の 正極側出力端 P 1からの全波整流電圧とを乗算して乗算出力電圧を誤差増 幅器 1 1 3の +端子に出力する。

誤差増幅器 1 1 3は、電流検出抵抗 Rで検出した入力電流に比例した電圧 が—端子に入力され、乗算器 1 1 2からの乗算出力電圧が +端子に入力され、 電流検出抵抗 Rによる電圧と乗算出力電圧との誤差が増幅され、誤差電圧信 号を生成してこの誤差電圧信号をフィ一ドバック信号 F Bとして PWMコ ンパレー夕 1 1 6に出力する。 O S C 1 1 4は、一定周期の三角波信号を生 成する。

P W Mコンパレータ 1 1 6は、 0 S C〗 1 4からの三角波信号が一端子に 入力され、誤差増幅器〗 1 3からのフィードバック信号 F Bが +端子に入力 され、 フィードバック信号 F Bの値が三角波信号の値以上のときにオンで、 フィードバック信号 F Bの値が三角波信号の値未満のときにオフとなるパ ルス信号を生成し、 該パルス信号をスィッチ Q 1のゲートに印加する。 即ち、 P W Mコンパレー夕 1 Ί 6は、 スィッチ Q 1 に対して、 誤差増幅器 1 1 3による電流検出抵抗 Rの出力と乗算器 1 1 2の出力との差信号に応 じたデューティパルスを提供する。 このデューティパルスは、交流電源電圧 及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制 御信号である。 このような構成により、交流電源電流波形が交流電源電圧波 形に一致するように制御されて、 力率が大幅に改善される。

次に、このように搆成された力率改善回路の動作を図 2に示す夕イミング チヤ一卜を参照しながら説明する。 なお、 図 2では、 スィッチ Q 1の両端間 の電圧 Q 1 v、スィッチ Q 1に流れる電流 Q〗 i、ダイ才ード D 1 に流れる 電流 D 1 i を示している。

まず、 時刻 t 3 1 において、 スィッチ Q 1がオンし、 全波整流回路 B 1か ら昇圧リアクトルし 1を介してスィッチ Q 1 に電流 Q 1 iが流れる。この電 流は、 時刻 t 3 2まで時間の経過とともに直線的に増大していく。 なお、 時 刻 t 3 1から時刻 t 3 2では、ダイ才一ド D 1 に流れる電流 D 1 iは零にな る。

次に、 時刻 t 3 2において、 スィツチ Q 1は、 オン状態からオフ状態に変 わる。 このとき、昇圧リアクトルし 1 に誘起された励磁エネルギーによリス イッチ Q "Iの電圧 Vが上昇する。 また、 時刻 t 3 2〜時刻 t 3 3では、 スィツチ Q 1がオフであるため、スィツチ Q 1 に流れる電流 Q 1 iは零にな る。 なお、 時刻 t 3 2から時刻 t 3 3では、 L 1→D 1→C 1で電流 D 1 i が流れて、 負荷 R Lに電力が供給される。 発明の開示 しかしながら、図 1 に示す昇圧型の力率改善回路では、スィツチ Q〗の夕 一ン才ン又はターンオフ時において、スィツチ Q 1の電圧 Q 1 Vと電流 Q 1 i との重複部分が生じ、この重複部分により大きなスィッチング損失が発生 する欠点があった。

また、 スィッチ Q〗をオンした時 （例えば時刻 t 3 1， t 3 3 , ΐ 3 5 ) には、 C 1 →D 1→Q 1の経路にダイ才ードリカバリーによるスパイク電流 R Cが流れる。 また、 スィッチ Q 1をオフした時（例えば時刻 t 3 2， t 3 4， t 3 6 ) には、 配線のインダクタンスによるスパイク電圧 S Pが発生す る。

リカバリ一時間の間は、ダイォード D 1はショ一卜状態のため、スィツチ Q 1の損失は増大する。 また、スィッチ Q 1がオフ時のスパイク電圧を抑制 するために抵抗及びコンデンサからなる C Rァブソーバ等を追加するため、 C Rァブソーバによる損失も増大していた。

また、 スパイク電圧及びスパイク電流は、 ノイズを発生する。 このノイズ を低減するためにノイズフィルタも大型化し、スイッチング電源の小型、高 効率化の妨げとなっていた。

本発明は、スィツチのゼロ電流スィツチング及びゼロ電圧スィツチングを 可能とし、 小型、 高効率、低ノイズ化することができる力率改善回路を提供 とに る。

本発明は前記課題を解決するために成されたものであり、本発明の第 1の 側面は、交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リア ク卜ルを介して入力して主スィツチによリオン/オフして入力力率を改善 するとともに、直流の出力電圧に変換する力率改善回路であって、前記整流 回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトル に巻回された昇圧巻線及び巻き上げ巻線と第 1ダイオードと平滑コンデン サとからなる第 1直列回路と、前記整流回路の一方の出力端と他方の出力端 との間に接続され、前記昇圧リアクトルの昇圧巻線とゼロ電流スィッチリア クトルと前記主スィツチとからなる第 2直列回路と、前記主スィツチと前記 ゼ口電流スィッチリアクトルとの接続点と前記平滑コンデンサとの間に接 続された第 2ダイ才一ドと、前記主スィツチをオン Zオフ制御することによ り前記平滑コンデンサの出力電圧を所定電圧に制御する制御手段とを有す ることを特徵とする。

また、本発明の第 2の側面は、交流電源の交流電源電圧を整流回路で整流 した整流電圧を昇圧リアクトルを介して入力して主スィッチによリオン オフして入力力率を改善するとともに、直流の出力電圧に変換する力率改善 回路であって、前記整流回路の一方の出力端と他方の出力端との間に接続さ れ、前記昇圧リアクトルに巻回された昇圧巻線及び巻き上げ巻線とゼロ電流 スィッチリアクトルと第 1ダイオードと平滑コンデンサとからなる第 1直 列回路と、 前記整流回路の一方の出力端と他方の出力端との間に接続され、 前記昇圧リアクトルの昇圧巻線と前記主スィッチとからなる第 2直列回路 と、前記昇圧リアク卜ルの昇圧巻線と巻き上げ巻線との接続点及び前記主ス イッチと前記平滑コンデンサとの間に接続された第 2ダイオードと、前記主 スィッチをオン Zオフ制御することにより前記平滑コンデンサの出力電圧 を所定電圧に制御する制御手段とを有することを特徴とする。 図面の簡単な説明

図 Ίは、 従来の力率改善回路を示す回路構成図である。

図 2は、従来の力率改善回路の各部における信号のタイミングチヤ一卜で ある。

図 3は、 第 Ίの実施の形態に係る力率改善回路を示す回路構成図である。 図 4は、第 1の実施の形態に係る力率改善回路の交流電源電圧波形と整流 出力電流波形のタイミングチヤ一卜である。

図 5は、第 1の実施の形態に係る力率改善回路の各部における信号のタイ ミングチヤー卜である。

図 6は、第 1の実施の形態に係る力率改善回路のスィッチ Q 1のターン才 ン時の各部における信号のタイミングチャートである。

図 7は、第 1の実施の形態に係る力率改善回路のスィッチ Q 1のターン才 フ時の各部における信号のタイミングチヤ一卜である。

図 8は、第 1 の実施の形態に係る力率改善回路の変形例を示す回路構成図 である。 図 9は、第 2の実施の形態に係る力率改善回路の各部における信号のタイ ミングチヤ一卜である。

図 1 0は、第 2の実施の形態に係る力率改善回路を示す回路構成図である。 図 1 1 は、第 2の実施の形態に係る力率改善回路に設けられた昇圧リアク 卜ルの搆造図である。

図 1 2は、第 2の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。

図 1 3は、第 3の実施の形態に係る力率改善回路を示す回路構成図である。 図 1 4 A， 1 4 Bは、第 3の実施の形態に係る力率改善回路に設けられた 昇圧リアクトルの構造図である。

図 1 5は、第 3の実施の形態に係る力率改善回路の各部における信号の夕 イミングチヤ一卜である。

図 1 6は、第 3の実施の形態に係る力率改善回路のスィッチ Q 1のターン オン時の各部における信号のタイミングチャートである。

図 1 7は、第 3の実施の形態に係る力率改善回路のスィッチ Q 1のターン オフ時の各部における信号のタイミングチヤ一卜である。

図 1 8は、第 3の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。

図 1 9は、第 4の実施の形態に係る力率改善回路を示す回路構成図である。 図 2 0は、第 3の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。

図 2 〗 は、第 5の実施の形態に係る力率改善回路の第 Ί実施例を示す回路 構成図である。

図 2 2は、第 5の実施の形態に係る力率改善回路の第 1実施例の交流電源 電圧波形とスィツチング周波数のタイミングチヤ一卜である。

図 2 3は、図 2 2に示すタイミングチャートの A部における 1 0 0 K H z のスィツチング波形を示す図である。

図 2 4は、國 2 2に示すタイミングチヤ一卜の B部における 2 0 K H zの スイッチング波形を示す図である。 図 2 5は、第 5の実施の形態に係る力率改善回路の第 1実施例に設けられ た V C 0の詳細な回路構成図である。

図 2 6は、第 5の実施の形態に係る力率改善回路の第 1実施例の交流電源 電圧波形とヒステリシスコンパレー夕に入力される電圧とこの電圧によリ 変化するスィツチング周波数のタイミングチヤ一卜である。

図 2 7は、第 5の実施の形態に係る力率改善回路の第 1実施例の V C Oの 特性を示す図である。

図 2 8は、第 5の実施の形態に係る力率改善回路の第 1実施例の V C Oの 周波数の変化に応じて P W Mコンパレータのパルス周波数が変化した様子 を示す図である。

図 2 9は、第 5の実施の形態に係る力率改善回路の第 2実施例の交流電源 電圧波形とヒステリシスコンパレ一夕に入力される電圧により変化するス ィツチング周波数のタイミングチヤ一卜である。

図 3 0は、第 5の実施の形態に係る力率改善回路の第 3実施例の V C 0の 詳細な回路構成図である。

図 3 1は、第 5の実施の形態に係る力率改善回路の第 3実施例の交流電源 電圧波形とコンデンサの電圧とこの電圧により変化するスイッチング周波 数のタイミングチヤ一卜である。

図 3 2は、第 5の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である

図 3 3は、第 6の実施の形態に係る力率改善回路を示す回路構成図である。 図 3 4は、第 6の実施の形態に係る力率改善回路の動作を説明するための 図である。

図 3 5は、第 6の実施の形態に係る力率改善回路の各部における信号の夕 イミングチャートである。

図 3 6は、第 6の実..施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。 発明を実施するための最良の形態 以下、本発明に係る力率改善回路の実施の形態を、図面を参照して詳細に 説明する。

(第 1の実施の形態）

第 1 の実施の形態に係る力率改善回路は、主スィツチに直列にゼロ電流ス イッチリアク卜ルを接続し、主スィッチをオン時に Z C S (ゼロ電流スイツ チ）を行わせることにより、整流ダイ才ードのリカバリーによる損失を低減 させ、 電流の変化を緩やかにすることにより、 高効率、 低ノイズのスィッチ ング動作を行わせるものである。

図 3は第 1の実施の形態に係る力率改善回路の回路構成図である。図 3に おいて、 全波整流回路 B〗は、 交流電源 V a c 1 に接続され、 交流電源 V a c 1からの交流電源電圧を整流して正極側出力端 P 1及び負極側出力端 P 2に出力する。

全波整流回路 B 1の正極側出力端 P 1 と負極側出力端 P 2との間には、昇 圧リアク卜ル L 1 に巻回された昇圧巻線 5 a (巻数 n 1 )及び巻き上げ巻線 5 b (巻数 n 2 ) とダイオード D 1 と平滑コンデンサ C 1 と電流検出抵抗 R (本発明の電流検出手段に対応）とからなる第 1直列回路が接続されている。 また、全波整流回路 B 1の正極側出力端 P 1 と負極側出力端 P 2との間に 接続され、昇圧リアクトルし 1の昇圧巻線 5 aと Z C Sリアク卜ル L 2と M O S F E Tからなるスィッチ Q 1 (主スィッチ） と電流検出抵抗 Rとからな る第 2直列回路が接続されている。スィツチ Q 1 と Z C Sリアクトルし 2と の接続点と平滑コンデンサ C 1 との間にはダイォード D 2が接続されてい る。

スィツチ Q 1 は、制御回路 1 0の P W M制御によリオン/オフする。ダイ オード D 1 と平滑コンデンサ C 1 とで整流平滑回路を構成する。平滑コンデ ンサ C 1 には並列に負荷 Rしが接続され、平滑コンデンサ C 1 はダイ才ード D 1の整流電圧を平滑して直流出力を負荷 R Lに出力する。

電流検出抵抗 Rは、全波整流回路 B 1 に流れる入力電流を検出する。制御 回路 1 0は、 誤差増幅器 1 〗 1、 乗算器 1 1 2、 誤差増幅器 1 1 3、 0 S C 1 1 4、 P W Mコンパレータ 1 1 6を有して構成され、 図 Ί に示す制御回路 1 0 0の構成と同一構成であるので、ここでは、その詳細な説明は省略する。 次にこのように構成された第〗の実施の形態に係る力率改善回路の動作 を図 4乃至図 7に示す夕イミングチヤ一卜を参照しながら説明する。図 4は 第 1の実施の形態に係る力率改善回路の交流電源電圧波形と整流出力電流 波形のタイミングチヤ一卜である。図 5は第 1の実施の形態に係る力率 ¾善 回路の各部における信号のタイミングチヤ一卜である。図 6は第 Ίの実施の 形態に係る力率改善回路のスィツチ Q 1のターンオン時の各部における信 号の夕イミングチヤ一卜である。図 7は第 1の実施の形態に係る力率改善回 路のスィッチ Q〗のターンオフ時の各部における信号のタイミングチヤ一 卜である。

なお、 図 4では、 交流電源電圧 V i、 整流出力電流 I 0を示している。 図 5では、 図 4の A部の詳細を示している。 図 5乃至図 7では、 交流電源に流 れる入力電流 I i、スィツチ Q 1の両端間の電圧 Q 1 v、スィッチ Q 1 に流 れる電流 C！〗 ί、ダイオード D〗 に流れる電流 D 1 i、ダイオード D 2に流 れる電流 D 2 iを示している。 Q 1制御信号 Q 1 gはスィツチ Q 1のゲート に印加される信号を示している。

まず、 時刻 t 2 ( t 2 1 ) において、 スィッチ Q 1をオンさせると、 交流 電源電圧 V iを整流した電圧により、 V a c 1→B 1→5 a→L 2→Q 1→ R→B 1→V a c 1で電流が流れる。 このため、 Z C Sリアクトルし 2に電 圧が印加されて、時刻 t 2 1から時刻 t 2 2まで、スィッチ Q〗 に流れる電 流 Q 1 iは V a c 1 / L 2の傾きで増加する。従って、スィッチ Q 1の電流 Q 1 i はゼロから始まるので、スィッチ Q 1は Z C S動作となる。 図 6から わかるようにスィッチ Q 1がオンした後、電流が立ち上がり、 Z C S動作を 達成していることがわかる。

また、時刻 t 2 1から時刻 t 2 2において、 Z C Sリアク卜ル L 2の電流 が増加すると同時に、ダイオード D 1 に流れる電流 D 1 i は減少してゼロと なり、 ダイオード D 1はオフ状態となる。 リカバリー時間の間には、 ダイォ —ド D 1のリカバリ一によるスパイク電流がスイッチ CM に流れるが、この スパイク電流は Z C Sリアクトルし 2のインピーダンスにより制限される。 図 6に示すように、 時刻 t 2 2において、ダイ才一ドリカバリーによるスパ イク電流 R Cが僅かに見られる。 リカバリー時間が終了して、ダイオード D 1の逆方向が回復し、 Z C Sリ ァクトルし 2の電流の増加率は減少する。入力電圧は、昇圧リアクトルし 1 の昇圧巻線 5 aの電圧が加わり、V a c l→B 1→5 a→し 2→Q 1→R→ B 1→V a c 1で電流 Q〗 ίが流れ、電流 Q 1 iは V a c 〗 / 5 aの傾きで 上昇する （時刻 t t 2 2〜時刻 t 3 ) 。

次に、 時刻 t 3 (時刻 t 3 1 ) において、 スィッチ Q 1 をオフさせると、 昇圧リァクトルし〗の昇圧巻線 5 aに蓄えられたエネルギーにより、 5 a→ 5 b→D 1→C l→R→B 1 →V a c 1→5 aで、電流 D 1 iが時刻 t 3か ら時刻 t 4まで流れる。 このため、平滑コンデンサ C 1が充電されるととも に、 負荷 R Lに電力が供給される。

同様に、 時刻 t 3 (時刻 t 3 1 ) において、 Z C Sリアクトルし 2に蓄え られたエネルギーによリスイッチ Q 1の電圧 Q 1 Vが上昇する。また、 Z C Sリアクトルし 2に蓄えられたエネルギーにより、 L 2→D 2→C 1→R→ B 1→V a c 1→5 a→L 2で電流 D 2 iが流れる。 即ち、 ダイ才一ド D2 を介して Z C Sリアク卜ルし 2に蓄えられたエネルギーを負荷 Rしに回生 する。 この時のエネルギー量は、昇圧リアクトルし 1の巻き上げ巻線 5 に 発生する電圧と Z C Sリアク卜ル L 2の電流とで決定され、昇圧巻線 5 aと 巻き上げ巻線 5 bとの接続点、即ちタップが入力に近いほど発生電圧は高く なり、 短い時間で放電は終了する。

この放電が完了した時刻 t 3 2において、ダイ才ード D 2の電流 D 2 iが ゼロとなり、 逆特性が回復した後、 再び、 時刻 t 4において、 スィッチ Q 1 をオンすると、 Z C S動作を継続できる。 また、 制御回路 1 0は、 スィッチ Q 1のオンデューティを、入力交流電源電圧 V i に等しい波形となるように 制御するので、 昇圧型の力率改善回路を構成できる。

このように第 1の実施の形態に係る力率改善回路によれば、スィッチ Q 1 に直列に Z C Sリアクトル L 2を接続したので、スィッチ Q Ίをオンした時 にダイ才ードリカバリーによるスパイク電流が流れなくなる。 このため、 ノ ィズが低減され、 ノイズフィル夕も小型化されるので、 スイッチング電源の 小型、 高効率化を図ることができる。 また、スィッチ Q 1 をオン時に Z C Sを行わせることにより、スィッチン グ損失及びスイッチングノイズを低減できるので、高効率、低ノイズ化を図 ることができる。

図 8は、第 1の実施の形態に係る力率改善回路のその他の実施例を示す回 路構成図である。 この実施例の力率改善回路は、 図 3に示す第〗の実施の形 態の力率改善回路の構成に、さらに、コンデンサ C X Ί、ダイオード D X 1 、 ダイオード D X 2を追加し、 ダイオードリカバリ一による損失 （すなわち、 ダイ才ード D 1のリカバリー時に発生するスパイク電流やスパイク電圧）を 低減したことを特徴とする。

昇圧リアク卜ル L 1の巻き上げ線 5 bとダイオード D 1 との接続点とス イッチ Q 1 と電流検出抵抗 Rとの接続点との間には、コンデンサ C X 1 とダ ィオード D X 1 とからなる直列回路が接続されている。コンデンサ C X 1 と ダイオード D X 1 との接続点と平滑コンデンサ C 1 との間にはダイオード D X 2が接続されている。

なお、その他の構成は、図 3に示す第 1の実施の形態に係る力率改善回路 の構成と同一であるので、同一部分には同一符号を付し、その説明は省略す る。

次にこのように構成された第〗の実施の形態に係るその他の力率改善回 路の動作を図 9に示すタイミングチヤ一卜を参照しながら説明する。図 9は、 第 1の実施の形態に係る力率改善回路の各部における信号のタイミングチ ヤー卜である。

図 9では、交流電源に流れる入力電流 I i、スィツチ Q 1の両端間の電圧 Q 1 v、スィッチ Q 1 に流れる電流 Q 1 i、ダイオード D 1 に流れる電流 D 1 i、ダイ才一ド D 2に流れる電流 D 2 i、 コンデンサ C X 1の両端電圧 V C X〗、 コンデンサ C X 1 に流れる電流 C X 1 i を示している。 Q 1制御信 号 Q 1 gはスィッチ Q 1のゲー卜に印加される信号を示している。

まず、 時刻 t 2において、 スィッチ Q〗をオンさせると、 交流電源電圧 V i を整流した電圧により、 V a c 1→B〗→5 a→L 2→Q 1→R→B l→ V a c 1で電流が流れる。 このため、 Z C Sリアク卜ル L 2に電圧が印加さ れて、スィッチ Q 1 に流れる電流 Q 1 iは V a c 1 /し 2の傾きで増加する。 従って、 スィッチ Q 1の電流 Q〗 ί はゼロから始まるので、スィッチ Q 1は Z C S動作となる。

また、 之 C Sリアクトル L 2の電流が増加すると同時に、ダイォ一ド D 1 に流れる電流 D〗 ίは減少してゼロとなり、ダイオード D 1はオフ状態とな る。 リカバリー時間の間には、ダイオード D 1のリカバリ一によるスパイク 電流がスィツチ Q 1 に流れるが、このスパイク電流は Z C Sリアクトル L 2 のインピーダンスによリ制限される。

また、 5 b→L 2→Q 1→DX 1→C X l→5 bとコンデンサ C X 1 に電 流 CX 1 iが流れ、 コンデンサ C X 1が充電される。 このとき、 コンデンサ CX〗のダイ才ード DX〗側が正極となるため、 図 9に示すように、 コンデ ンサ CX 1の両端電圧 V CX 1が負電圧になり、コンデンサ CX 1 に流れる 電流 CX 1 iが負電流になる。

即ち、ダイ才ード DX 1のリカバリ一によるスパイク電流が 2： C Sリアク トルし 2によってコンデンサ C X 1 に充電されるため、スパイク電流をさら に小さくすることができる。

リカバリー時間が終了して、ダイオード D 1の逆方向が回復し、 Z C Sリ ァクトルし 2の電流の増加率は減少する。入力電圧は、昇圧リアクトル L 1 の昇圧巻線 5 aの電圧が加わり、 V a c 1→B 1→5 a→L 2→Q 1→R→ B 1→V a c 〗で電流 Q 1 iが流れ、電流 Q 1 iは V a c 1ノ5 aの傾きで 上昇する。

次に、 時刻 t 3において、 スィッチ Q 1をオフさせると、 昇圧リアク卜ル L 1の昇圧巻線 5 aに蓄えられたエネルギーによリ、 5 a→5 b→D 1→C 1→R→B 1→V a c 1→5 aで、電流 D 1 iが時刻 t 3から時刻 t 4まで 流れる。 このため、 平滑コンデンサ C 1が充電されるとともに、 負荷 Rしに 電力が供給される。

同様に、時刻 t 3において、 Z C Sリアク卜ル L 2に蓄えられたエネルギ 一によりスィッチ Q 1の電圧 Q 1 Vが上昇する。 また、 Z C Sリアクトルし 2に蓄えられたエネルギーにより、 L 2→D 2→C 1→R→B 1→V a c 1 →5 a し 2で電流 D 2 iが流れる。即ち、ダイオード D 2を介して Z C S リアクトルし 2に蓄えられたエネルギーを負荷 Rしに回生する。 また、 V a c 1 →B 1 → 5 a→ 5 b→C X 1 →D X 2→C 1 →R→B 1 -→ V a c 1 と電流 C X 1 iが流れて、 コンデンサ C X 1が放電される。 このと き、 コンデンサ C X 1のダイ才一ド D X Ί側が負極となるため、 図 9に示す ように、 コンデンサ C X 1の両端電圧 V C X 1が略ゼロ電圧になリ、 コンデ ンサ C X Ί に流れる電流 C X 1 ίが正電流になる。 '

時刻 t 3 2において、ダイ才ード D 2の電流 D 2 iがゼロとなリ、逆特性 が回復した後、 再び、 時刻 t 4において、 スィッチ Q 1をオンすると、 Z C S動作を継続できる。

このように、第〗の実施の形態に係る力率改善回路のその他の実施例によ れぱ、第 1の実施の形態に係る力率改善回路の効果に加えて、 ダイォ一ドリ カバリーによる損失をさらに低減することができる。

(第 2の実施の形態）

図 1 0は第 2の実施の形態に係る力率改善回路を示す回路構成図である。 図 1 0に示す第 2の実施の形態に係る力率改善回路は、図 3に示す第 1の実 施の形態に係る力率改善回路に対して、 Z C Sリアクトル L 2を昇圧リアク トルし 1 とダイ才ード D 1 との間に設けたことを特徵とする。 Z C Sリアク トルし 2は、昇圧リアクトルし 1の昇圧巻線 5 aと巻き上げ巻線 5 b間のリ 一ケージインダクタで構成することもできる。

図 1 1 〖ί、第 2の実施の形態に係る力率改善回路に設けられた昇圧リアク トル L 1の構造を示す構造図である。 図〗 1 に示す昇圧リアクトルし 1 は、 中央脚 3 0 c及び側脚 3 0 a , 3 0 bを有し、且つ磁気回路が形成された日 の字状の磁性材料からなるコア （鉄心） 3 0を有している。 コア 3 0は、 フ ェライ卜のような高い透磁率で鉄損が少ない磁性体が用いられている。コア 3 0の透磁率は、例えば 3 0 0 0〜4 0 0 0である。 コア 3 0の中央脚 3 0 c及び側脚 3 0 a， 3 0 bの各脚には、 同一の厚みのギャップ 3 3 a , 3 3 b， 3 3 cが設けられている。 中央脚 3 0 cには昇圧巻線 5 aが巻回され、 片方の側脚 3 0 aには巻き上げ線 5 bが巻回され、他の片方の側脚 3 0 bは パスコアとして用いられる。 これにより、磁束は中央脚 3 0 cで作られ双方 の側脚 3 0 a , 3 0 bに等しく分配される。 このように、 コア 3 0に同一厚 みのギヤップ 3 3 a， 3 3 b , 3 3 cを設けたことで、 中央脚 3 0 cの断面 積を〗 とすると、 双方の側脚 3 0 a , 3 0 bとも断面積は 1 / 2となる。 ま た、 昇圧巻線 5 a， 巻き上げ線 5 bの磁気結合が疎となるため、 大きなリ一 ケージィンダクタンスが得られ、これらのリ一ケージィンダクタンスで L 2 が構成できる。 また、 各ギャップ 3 3 a， 3 3 b , 3 3 cに、 各巻線 5 a、 5 bに流れる電流に応じて透磁率が変化する磁性体を設けることができる。 そのような磁性体としては、例えば、 プラスチックの中にフェライ卜等の磁 性体粉末を混合したプラスチック磁性体などを用いればよい。これによつて、 小型で磁気飽和しにくい昇圧リアク卜ルを製作することができる。

なお、 図 1 0に示すその他の構成は図 3に示すものと同一構成であり、同 一部分には同一符号を付し、 その詳細な説明は省略する。

國 3に示す力率改善回路は、 図〗 0に示す力率改善回路と等価であり、 図 1 0に示す力率改善回路の動作と同様に動作するが、その動作を簡単に説明 する。

まず、 時刻 t 2において、 スィッチ Q 1をオンさせると、 交流電源電圧 V iを整流した電圧にょリ、 V a c l→B 1→5 a→Q 1→R→B 1→V a c 1で電流 Q 1 iが流れる。スィツチ Q 1の電流 Q 1 iはゼロから始まるので、 スィッチ Q 1は Z C S動作となる。

そして、 ダイ才ード D〗 に流れる電流 D 1 iは減少してゼロとなり、ダイ オード D 1 はオフ状態となる。 リカバリ一時間の間には、ダイオード D 1の リカバリーによるスパイク電流がスィッチ Q 1 に流れるが、このスパイク電 流は Z C Sリアクトルし 2のインピーダンスにより制限される。

次に、 時刻 t 3 1 において、 スィッチ Q 1をオフさせると、 スィッチ Q 1 をオンした時に昇圧リアクトルし 1 に蓄えられたエネルギーにより昇圧リ ァクトル L 1 に流れる電流は、急激には Z C Sリアクトルし 2には流れない。 即ち、昇圧リアクトル L 1 に流れる電流と Z C Sリアクトル L 2に流れる電 流との差の電流が、ダイオード D 2を介して平滑コンデンサ C 1 に電流 D 2 i として流れて負荷 Rしに電力が供給される。電流 D 2 i は、時刻 t 3 1か ら時刻 t 3 2において、 直線的に減少する。

また、 Z C Sリアク卜ル L 2に蓄えられたエネルギーによリ Z C Sリアク トル L 2に流れる電流は、ダイ才一ド D 1 を介して平滑コンデンサ C 1 に電 流 D〗 i として流れて負荷 R Lに電力が供給される。電流 D〗 iは、時刻 t 3 から時刻 t 3 2において、 直線的に増加する。

そして、 Z C Sリアク卜ル L 2に流れる電流が昇圧リアク卜ル L 1 に流れ る電流と等しくなつたとき （時刻 t 3 2 ) 、 ダイオード D 2に流れる電流 D 2 ίはゼロとなる。

次に、 時刻 t 4 (時刻 t 2も同じ） において、 スィツチ Q 1をオンさせる と、 Z C Sリアクトル L 2の電流は直線的に減少し、ゼロとなった時にダイ オード D 1はオフとなる。図 6に示すように、 Z C Sリアク卜ル L 2に流れ る電流 (電流 D 1 i と同じ) が減少するに従って、 スィッチ Q 1に流れる電 流 Q 1 ίは増加し、昇圧リアク卜ル L 1 に流れる電流と等しくなつたときに、 Z C Sリアクトルし 2の電流がゼロとなる。従って、図 6と同様に Z C S動 作となる。

このように第 2の実施の形態に係る力率改善回路によれば、第 1の実施の 形態に係る力率改善回路の効果と同様な効果が得られるとともに、昇圧リア ク卜ル L 1 に直列に接続された Z C Sリアクトルし 2が昇圧リアクトルし 1の昇圧巻線 5 aと巻き上げ巻線 5 b間のリーケージインダクタとするこ ともできるので、昇圧リアク卜ル L 1及び Z C Sリアクトルし 2が一体化し て、 リアク卜ルを製作しやすいという利点がある。

図 1 2は、第 2の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。 この実施例の力率改善回路は、図 1 0に示す力率改善回 路の構成に、 さらに、 コンデンサ C X 1、 ダイオード D X 1、 ダイオード D X 2を追加し、 ダイ才一ドリ力バリ一（すなわち、 ダイ才ード D〗のリカバ リー時に発生するスパイク電流やスパイク電圧）を低減したことを特徵とす る。

Z C Sリアクトルし 2とダイ才ード D 1 との接続点とスィツチ Q 1 と電 流検出抵抗 Rとの接続点との間には、コンデンサ C X 1 とダイオード D X 1 とからなる直列回路が接続されている。コンデンサ C X 1 とダイ才ード D X 1 との接続点と平滑コンデンサ C〗 との間にはダイ才一ド D X 2が接続さ れている。 なお、その他の構成は、図〗 0に示す第 2の実施の形態に係る力率改善回 路の構成と同一であるので、同一部分には同一符号を付し、説明を省略する。 次に、このように搆成された第 2の実施の形態に係るその他の力率改善回 路の動作を説明する。

スィツチ Q 1が夕一ンオンするとダイ才ード D 1のリカバリーにより、 C 1→D 1→L 2→5 b→Q 1→C 1の経路で電流が流れ、ダイ才ード D Ίの リカバリーが終了するとこの電流は遮断される。 このとき、 Z C Sリアク卜 ルし 2にダイオード D 1を逆バイアスする方向に電圧が発生する。この電圧 により、 L 2→5 b→Q l→D X〗→C X 1 し 2の経路で電流が流れ、 コ ンデンサ C X 1 に電荷を蓄える。そして、スィッチ Q 1がターンオフすると、 V a c 1→B 1→L 1→L 2→C X 1→D X 2→C 1→R→B 1→V a c 1の経路で電流が流れ、 この電荷を負荷に還流させる。

このようにして、第 2の実施の形態に係る力率改善回路のその他の実施例 によれば、第 2の実施の形態に係る力率改善回路の効果に加えて、ダイ才ー ドリカバリーによる損失をさらに低減することができる。

(第 3の実施の形態）

図 1 3は第 3の実施の形態に係る力率改善回路を示す回路構成図である。 図 1 3に示す第 3の実施の形態に係る力率改善回路は、図 1 0に示す第 2の 実施の形態に係る力率改善回路に対して、スィッチ Q 1をオン時に Z C Sを 行わせ、 同時にスナバコンデンサ C 2の電荷を回収させ、スィツチ Q 1を才 フした時に Z V S (ゼロ電圧スィッチ） を行わせることにより、 整流ダイ才

―ドのリカバリーによる損失を低減させ、電流の変化を緩やかにすることに より、 高効率、 低ノイズのスイッチング動作を行わせるものである。 即ち、 スィッチ Q 1をオフした時にダイ才一ド D 5を介してスナバコンデンサ C 2を充電することにより、スィツチ Q 1の電圧の立ち上がりを緩やかにしス イッチ Q 1のオフ時の損失を軽減するとともにノイズの発生も軽減する。 図 1 3に示す力率改善回路において、スィッチ Q 1 には並列に、ダイ才ー ド D 3とスナバコンデンサ C 2とからなる第 3直列回路が接続されている。 また、 スィッチ Q 1 には並列に、 ダイオード D 6が接続されている。 このダ ィォ一ド D 6及びスナバコンデンサ C 2はスィッチ Q 1の寄生ダイ才一ド 及び寄生容量であってもよい。

ダイオード D 3とスナバコンデンサ C 2との接続点とダイオード D 1の アノードとの間には、ダイオード D 4と昇圧リアクトルし 1 に巻回された回 生巻線 5 c (巻数 n 3 )と減流リアクトルし 3と回生コンデンサ C 3とから なる第 4直列回路が接続されている。回生コンデンサ C 3と減流リアク卜ル L 3との接続点とダイオード D 1のカソ一ドと平滑コンデンサ C〗 との接 続点との間には、 ダイオード D 5が接続されている。

Z C Sリアクトル L 2は、昇圧リアクトルし 1の昇圧巻線 5 aと巻き上げ 巻線 5 b間のリーケージインダクタからなる。減流リアクトル L 3は、昇圧 リアクトル L 1の昇圧巻線 5 aと回線巻線 5 c間のリーケージインダクタ からなる。

なお、 図 1 3に示すその他の構成は、 図 3に示す構成と同一構成であり、 同一部部分には同一符号を付し、 その詳細な説明は省略する。

図 1 4 A， 1 4 Bは第 3の実施の形態に係る力率改善回路に設けられた昇 圧リアクトルの構造図である。

図 1 4 Aに示す昇圧リアクトルし 1は、 口の字型のコア （鉄心） 2 0を有 し、 コア 2 0の A脚 2 0 aには、 ギヤップ 2 1力 箇所形成され且つ昇圧巻 線 5 aが巻回されている。 コア 2 0の B脚 2 0 bには、巻き上げ巻線 5 と 回生巻線 5 cとが巻回されている。昇圧巻線 5 aに対して、巻き上げ巻線 5 bと回生巻線 5 cとは、 疎結合となるようにコア 2 0に巻回されている。 このため、昇圧リアクトルし 1の昇圧巻線 5 aと巻き上げ巻線 5 b間のリ —ケージィンダク夕が大きくなるので、このリーケージインダクタを Z C S リアク卜ル L 2に使用することができる。また、昇圧リアクトルし 1の昇圧 巻線 5 aと回線巻線 5 c間のリーケージインダクタが大きくなるので、この リーケージィンダクタを減流リアクトルし 3に使用することができる。 また、大きなィンダクタンスが必要な場合には、昇圧リアクトルし 1の巻 き上げ巻線 5 bと、昇圧巻線 5 a及び回生巻線 5 cとの間にパスコア 2 0 c (図 Ί 4 Aに示す点線部分）等の磁束バイパスルー卜を形成しても良い。即 ち、 磁束バイパスルー卜を巻き上げ巻線 5 bのみに形成すべく、パスコア 2 0 cを巻き上げ巻線 5 bの近くに配置している。 このようにすれば、磁束を パスコア 2 0 cにバイパスさせることにより、巻き上げ巻線 5 bを貫く磁束 を減少させることができるので、さらに大きなリーケージインダク夕を得る ことができる。

また、 ギャップ 2 1 に、 各巻線 5 a、 5 bに流れる電流に応じて透磁率が 変化する磁性体を設けることができる。そのような磁性体としては、例えば、 プラスチックの中にフェライ卜等の磁性体粉末を混合したプラスチック磁 性体などを用いればよい。 これによつて、小型で磁気飽和しにくい昇圧リア クトルを製作することができる。

また、 図 1 4 Bに示す昇圧リアクトルし 1は、 中央脚 3 0 c及び側脚 3 0 a , 3 0 bを有し、且つ磁気回路が形成された日の字状の磁性材料からなる コア （鉄心） 3 0を有している。 コア 3 0は、 フェライ卜のような高い透磁 率で鉄損が少ない磁性体が用いられている。 コア 3 0の透磁率は、例えば 3 0 0 0 - 4 0 0 0である。 コア 3 0の中央脚 3 0 c及び側脚 3 0 a , 3 0 b には同一の厚みのギャップ 3 3 a , 3 3 b , 3 3 cが設けられている。 中央 脚には昇圧巻線 5 aが巻回され、片方の側脚 3 0 aには巻き上げ線 5 bが巻 回され、他の片方の側脚 3 0 bには回生巻線 5 cが巻回されている。 これに より、磁束は中央脚 3 0 cで作られ双方の側脚 3 0 a， 3 0 bに等しく分配 される。 このように、 コア 3 0に同一厚みのギャップ 3 3 a , 3 3 b , 3 3 cを設けたことで、中央脚 3 0 cの断面積を 1 とすると、双方の側脚 3 0 a , 3 0 bとも断面積は 1 2となる。 また、 昇圧巻線 5 a， 巻き上げ線 5 b及 び昇圧巻線 5 a , 回生巻線 5 cの磁気結合が疎となるため、大きなリーケー ジインダクタンスが得られ、 これらのリーケージインダクタンスで L 2， L 3が構成できる。

また、 各ギャップ 3 3 a , 3 3 b , 3 3 cに、 各巻線 5 a、 5 b , 5 cに 流れる電流に応じて透磁率が変化する磁性体を設けることができる。そのよ うな磁性体としては、例えば、 プラスチックの中にフェライ卜等の磁性体粉 末を混合したプラスチック磁性体などを用いればよい。 これによつて、小型 で磁気飽和しにくい昇圧リアクトルを製作することができる。 次にこのように構成された第 3の実施の形態に係る力率改善回路の動作 を図 1 5乃至図 1 7に示すタイミングチャートを参照しながら説明する。図 1 5は第 3の実施の形態に係る力率改善回路の各部における信号のタイミ ングチャートである。図〗 6は第 3の実施の形態に係る力率改善回路のスィ ツチ Q 1のターン才ン時の各部における信号の夕イミングチャートである。 図 1 7は第 3の実施の形態に係る力率改善回路のスィッチ Q 1の夕ーン才 フ時の各部における信号のタイミングチヤ一トである。

なお、 図 1 5乃至図 1 7では、 スィツチ Q 1の両端間の電圧 Q 1 v、 スィ ツチ Q 1 に流れる電流 Q 1 i、ダイオード D 1 に流れる電流 D 1 i、ダイ才 ード D 2に流れる電流 D 2 i、ダイオード D 3に流れる電流 D 3 i、ダイ才 ード D 4に流れる電流 D 4 i、ダイオード D 5に流れる電流 D 5 i、スナバ コンデンサ C 2の両端電圧 V c 2を示している。 Q 1制御信号 Q 1 gはスィ ツチ Q 1のゲートに印加される信号を示している。

まず、 時刻 t 2 ( t 2 1 ) において、 スィッチ Q 1をオンさせると、 交流 電源電圧 V iを整流した電圧により、 V a c 1→B 1→5 a→Q 1→R→B 1→V a c 1で電流 Q 1 iが流れる。スィッチ Q 1の電流 Q 1 iはゼロから 始まるので、 スィッチ Q 1は Z C S動作となる。

このとき、同時にスナバコンデンサ C 2の電荷が C 2→D 4→5 c→L 3 →C 3→L 2→5 b→Q〗→C 2で放出されて、電流 D 4 iが流れる。 この ため、昇圧リアグ卜ル L 1の回生巻線 5 c及び巻き上げ巻線 5 bを介して昇 圧リアクトルし 1 と回生コンデンサ C 3とにエネルギーが蓄えられる。即ち、 スナバコンデンサ C 2の電荷が昇圧リアクトルし 1 と回生コンデンサ C 3 とに回収される。

回生コンデンサ C 3の容量は、昇圧リアクトルし 1の回生巻線 5 cの電圧 がスナバコンデンサ C 2の電圧に加わるため、ほぼ同一の容量でスナバコン デンサ C 2の両端電圧 V c 2をゼロまで放電することができる。 このため、 両端電圧 V c 2は、 減少していき時刻 t 2 3でゼロになる。

次に、 時刻 t 3 ( t 3 1 ) において、 スィツチ Q 1をオフさせると、 昇圧 リアク卜ル L 1のエネルギーにより、時刻 t 3 2において、電流 D 2 iがダ ィ才ード D 2を介して平滑コンデンサ C 1 に流れて負荷 R Lに電力が供給 される。 また、 昇圧リアクトルし 1のエネルギーにより、 時刻 t 3 3におい て、電流 D 1 iがダイオード D 1を介して平滑コンデンサ C 1 に流れて負荷 Lに電力が供給される。

また、時刻 t 3 1から時刻 1: 3 3において、 回生コンデンサ C 3のェネル ギーにょリ、 5 &→5 13—>し 2—>。 3→0 5—>じ 1→1^→8 1→ & 0 1→ B 1→5 aで電流 D 5 iが流れて負荷 Rしに電力が供給される。

また、時刻 t 3 1から時刻 t 3 2において、昇圧リアク卜ル L 1のェネル ギ一により、ダイ才一ド D 3を介してスナバコンデンサ C 2が充電されるた め、 スナバコンデンサ C 2の電圧 V c 2がゼロから上昇する。 このため、 ス イッチ Q 1の電圧 Vもゼロから緩やかに立ち上がるため、スィッチ Q 1 がオフした時に Z V S動作となる。従って、スィッチ Q 1のオフ時の損失を 軽減するとともにノイズの発生も軽減できる。図 1 7では、 スィッチ Q 1が オフした時に Z V S動作が達成されていることがわかる。

このように第 3の実施の形態に係る力率改善回路によれば、スィツチ Q 1 をオン時に Z C Sを行わせ、同時にスナバコンデンサ C 2の電荷を回収させ、 スィッチ Q 1をオフした時に Z V Sを行わせることにより、整流ダイ才ード のリカバリーによる損失を低減させ、電流の変化を緩やかにすることにより、 高効率、 低ノイズのスイッチング動作を行わせることができる。

また、スィッチ Q 1をオンした時に、 Z C Sリアクトルし 2及び減流リア クトル L 3により、.電流を制限することができるため、 ピークの小さい電流 となる。

即ち、スパイク電圧 R Cが減少し、ダイォードの損失を軽減できる。また、 減流リアクトルし 3を Z C Sリアク卜ル L 2より大きくすることにより、ス イッチ Q 1をオンした時のダイ才ード D 1の逆バイアス電圧（スパイク電圧 R C ) をさらに減少させることができる。

なお、 図 1 3に示す第 3の実施の形態では、 第 2の実施の形態の構成に、 さらに回生巻線 5 c、 減流リアクトル L 3、 回生コンデンサ C 3、 ダイ才ー ド D 3〜D 6、スナバコンデンサ C 2の新たな搆成を追加したが、第 3の実 施の形態の変形例として、第〗の実施の形態の構成に、さらに回生巻線 5 c、 減流リアク卜リレ L 3、 回生コンデンサ C 3、 ダイオード D 3~D 6、 スナバ コンデンサ C 2の新たな構成を追加しても同様な効果が得られる。

図 1 8は、第 3の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。 この実施例の力率改善回路は、図 1 3に示す第 3の実施 の形態に係る力率改善回路の搆成に、 さらに、 コンデンサ CX 1、 ダイ才ー ド DX 1、ダイオード D X 2を追加し、ダイオードリカバリーによる損失（す なわち、ダイオード D 1のリカバリー時に発生するスパイク電流やスパイク 電流） を低減したことを特徴とする。

なお、その他の構成は、図 1 3に示す第 3の実施の形態に係る力率改善回 路の構成と同一であるので、同一部分には同一符号を付し、その説明は省略 する。

次に、このように搆成された第 3の実施の形態に係るその他の実施例の力 率改善回路の動作を説明する。

スィッチ Q 1がターンオンするとダイオード D 1のリカバリーにより、 C l →D 1→L 2→5 b→Q 1→C 1の経路で電流が流れ、ダイ才一ド CMの リカバリーが終了するとこの電流は遮断される。 このとき、 Z C Sリアクト ル L 2にダイオード D 1を逆バイアスする方向に電圧が発生する。この電圧 により、 L 2→5 b→Q l→DX l→CX 1→L 2の経路で電流が流れ、 コ ンデンサ C X 1に電荷を蓄える。そして、スィッチ Q 1がターンオフすると、 V a c 1 →B 1→L 1→L 2→CX 1→DX 2→C 1→R→B 1→V a c 1の経路で電流が流れこの電荷を負荷に還流させる。

このようにして、第 3の実施の形態に係る力率改善回路のその他の実施例 によれば、第 3の実施の形態に係る力率改善回路の効果に加えて、ダイ才ー ドリ力バリーによる損失をさらに低減することができる。

(第 4の実施の形態〉

図 1 9は第 4の実施の形態に係る力率改善回路を示す回路構成図である。 図 Ί 9に示す第 4の実施の形態に係る力率改善回路は、図 1 3に示す第 3の 実施の形態に係る力率改善回路の回生巻線 5 c、減流リアク卜ル L 3に代え て、 コンデンサ C 4を用いた点が異なる。 即ち、 ダイ才ード D 3とスナバコ ンデンサ C 2との接続点とダイ才ード D 1のアノードとの間には、ダイ才一 ド D 4とコンデンサ C 4と回生コンデンサ C 3とからなる第 4直列回路が 接続されている。

なお、図〗 9に示すその他の搆成は、図 1 3に示す構成と同一構成であり、 同一部部分には同一符号を付し、 その詳細な説明は省略する。

このように搆成された第 4の実施の形態に係る力率改善回路の動作は、第 3の実施の形態に係る力率改善回路の動作で説明した図 1 5乃至図 1 7に 示すタイミングチヤ一卜と同様なタイミングチヤ一卜で動作する。 従って、 第 3の実施の形態に係る力率改善回路の効果と同様な効果が得られる。 但し、コンデンサ C 2の放電電流の減流は Z C Sリアクトルし 2のみで行 なわれるため、 スィッチ Q 1がオン時にピーク電流が大きくなる。

なお、 図 1 9に示す第 4の実施の形態では、 第 2の実施の形態の構成に、 さらにコンデンサ C 4、 回生コンデンサ C 3、 ダイオード D 3〜D 6、 スナ バコンデンサ C 2の新たな構成を追加したが、第 4の実施の形態の変形例と して、 第 1の実施の形態の構成に、 さらにコンデンサ C 4、 回生コンデンサ C 3、ダイオード D 3〜D 6、スナバコンデンサ C 2の新たな構成を追加し ても同様な効果が得られる。

図 2 0は、第 4の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。 この実施例の力率改善回路は、 図 2 0は、 図 1 9に示す 第 4の実施の形態に係る力率改善回路の構成に、さらに、コンデンサ C X 1、 ダイオード D X 1、ダイ才ード D X 2を追加し、ダイ才ードリカバリーによ る損失（すなわち、 ダイオード D 1のリカバリー時に発生するスパイク電流 やスパイク電流） を低減したことを特徴とする。

なお、その他の構成は、 図 1 9に示す第 4の実施の形態に係る力率改善回 路の構成と同一であるので、 同一部分には同一符号を付し、その説明は省略 する。

次に、このように構成された第 4の実施の形態に係るその他の実施例の力 率改善回路の動作を説明する。

スィッチ Q 1が夕一ン才ンするとダイォード D 1のリカバリ一により、 C 1→D 1→L 2→5 b→Q 1→C 1の経路で電流が流れ、ダイオード D 1の リカバリーが終了するとこの電流は遮断される。 このとき、 Z C Sリアク卜 L 2に D 1 を逆バイアスする方向に電圧が発生する。 この電圧により、 L 2 →5 b→Q 1→D X 1→C X 1→L 2の経路で電流が流れ、コンデンサ C X 1 に電荷を蓄える。 そして、 スィツチ Q 1がターンオフすると、 V a c 1→ B 1→L 1→L 2 -> C X 1 →D X 2→C 1 →R→B 1→V a c 1の経路で 電流が流れこの電荷を負荷に還流させる。

このようにして、第 4の実施の形態に係る力率改善回路のその他の実施例 によれば、第 4の実施の形態に係る力率改善回路の効果に加えて、ダイ才ー ドリカバリーによる損失をさらに低減することができる。

(第 5の実施の形態）

第 5の実施の形態に係る力率改善回路は、第 2の実施の形態に係るカ率改 善回路に対して制御回路 1 0 aの構成のみが異なり、交流電源電圧値に応じ て主スィッチのスイッチング周波数を変化させ、交流電源電圧の低い部分で のスィツチング周波数を低下又はスィツチング動作を停止させ、交流電源電 圧の低い部分の電力損失を低減して、 小型、 高効率、 低ノイズ化したことを 特徴とする。

(第 1実施例）

第 1実施例では、交流電源電圧が下限設定電圧以下の場合に主スィツチの スイッチング周波数を下限周波数（例えば 2 0 K H z ) に設定し、 交流電源 電圧が上限設定電圧以上の場合に主スィツチのスィツチング周波数を上限 周波数（例えば 1 0 0 K H 2 ) に設定し、 交流電源電圧が下限設定電圧から 上限設定電圧までの範囲の場合に主スィツチのスィツチング周波数を下限 周波数から上限周波数まで徐々に変化させることを特徴とする。

図 2 1は第 5の実施の形態に係る力率改善回路の第 1実施例を示す回路 構成図である。図 2 2は第 5の実施の形態に係る力率改善回路の第 1実施例 の交流電源電圧波形とスイッチング周波数のタイミングチャートである。図 2 2は、交流電源電圧 V iがゼロから最大値まで変化した場合に、 スィッチ Q 1のスィツチング周波数 f がゼロから例えば 1 0 0 K H zまで変化する ことを示している。

図 2 3では、 図 2 2に示すタイミングチャートの A部（交流電源電圧 V i が最大値付近） における 1 0 0 K H zのスイッチング波形を示している。図 2 3に示すタイミングチヤ一卜は、スィツチング周波数 f が 1 0 0 K H zで あり、 図 5に示すタイミングチヤ一卜と同じである。 図 2 4では、 図 2 2に 示すタイミングチヤ一卜の B部（交流電源電圧 V iが低い部分〉における 2 0 K H zのスィツチング波形を示している。

なお、図 2 〗 に示すその他の構成は、 図〗 0に示す構成と同一構成である ので、 同一部分には同一符号を付し、 その詳細な説明は省略する。

制御回路 1 0 aは、誤差増幅器 1 1 Ί、乗算器 1 1 2、誤差増幅器 1 1 3、 電圧制御発振器（V C O ) 1 1 5、 P W Mコンパレータ 1 1 6を有して構成 される。 なお、 誤差増幅器〗 1 1、 乗算器〗 1 2、 誤差増幅器 1 1 3及び P W Mコンパレータ 1 1 6は、 図 1 0に示すものと同じであるので、それらの 説明は省略する。

V C O 1 1 5 (本発明の周波数制御手段に対応） は、 全波整流回路 B 1か らの全波整流電圧の電圧値に応じてスィッチ Q 1のスイッチング周波数 f を変化させた三角波信号（本発明の周波数制御信号に対応）を生成するもの で、全波整流回路 B〗からの全波整流電圧が増加するに従ってスィッチ Q 1 のスィツチング周波数 f が増加する電圧周波数変換特性を有している。 図 2 5は第 5の実施の形態に係る力率改善回路の第 1実施例に設けられ た V C Oの詳細な回路構成図である。 V C 0 1 1 5において、全波整流回路 B 1の正極側出力端 P 1 に抵抗 R 1が接続され、抵抗 R 1 に直列に抵抗 R 2 が接続されている。抵抗 R 1 と抵抗 R 2との接続点にはツエナーダイオード Z Dのカソードが接続され、ツエナーダイ才ード Z Dのアノードは制御電源 E Bの正極及びヒステリシスコンパレータ 1 1 5 aの電源端子 bに接続さ れている。抵抗 R 1 と抵抗 R 2との接続点はヒステリシスコンパレータ 1 1 5 aの入力端子 aに接続され、ヒステリシスコンパレー夕 Ί 1 5 aの接地端 子 cは制御電源 E Bの負極と抵抗 R 2の他端に接続されている。ヒステリシ スコンパレータ 1 1 5 aの出力端子 dは P W Mコンパレータ 1 1 6の一端 子に接続されている。 ヒステリシスコンパレータ 1 1 5 aは、図 2 7に示す ように、入力端子 aに印加される電圧 E aが増加するに従ってスィツチ Q 1 のスィツチング周波数 f が増加する電圧周波数変換特性 C Vを有した三角 波信号を発生する。 図 25に示す V CO 1 1 5では、図 23に示す交流電源電圧 V ίが最大値 付近 (Α部) に達したとき、 ツエナ一ダイオード Z Dが降伏するので、 入力 端子 aに印加される電圧 E aは、ツエナーダイ才ード Z Dの降伏電圧 V Zと 制御電源電圧 E Bとの合計電圧（V Z + E B) 、 即ち上限設定電圧に設定さ れる。 また、 交流電源電圧 V iが低い部分 （B部） に達したとき、 制御電源 E Bからツエナ一ダイ才ード Z Dを介して抵抗 R 2に電流が流れるので、入 力端子 aに印加される電圧 E aは、制御電源電圧 E B、即ち下限設定電圧に 設定される。 さらに、交流電源電圧 V ίが最大値付近と低い部分までの範囲 の場合には、 入力端子 aに印加される電圧 E aは、 合計電圧 （V Z + E B) と制御電源電圧 E Bとの範囲で徐々に変化する。

このため、図 27に示すように、交流電源電圧 V iが下限設定電圧 E B以 下の場合にスィッチ Q 1のスイッチング周波数 f を下限周波数 f 1 2 (例え ば 20 KH z) に設定し、 交流電源電圧 V iが上限設定電圧 （V Z + E B) 以上の場合にスィッチ Q 1のスイッチング周波数 f を上限周波数 f 1 1 (例 えば 1 00 KH z)に設定し、交流電源電圧 V iが下限設定電圧 E Bから上 限設定電圧（V Z + E B)までの範囲の場合にスィツチ Q 1のスィツチング 周波数 f を下限周波数 f 1 2から上限周波数 f 1 1まで徐々に変化させる ようになつている。

PWMコンパレータ 1 1 6 (本発明のパルス幅制御手段に対応） は、 V C 01 1 5からの三角波信号が—端子に入力され、誤差増幅器 1 1 3からのフ イードバック信号 F Bが +端子に入力され、図 28に示すように、 フィード バック信号 F Bの値が三角波信号の値以上のときにオンで、フィードバック 信号 F Bの値が三角波信号の値未満のときにオフとなるパルス信号を生成 し、該パルス信号をスィッチ Q 1 に印加して平滑コンデンサ C 1の出力電圧 を所定電圧に制御する。

また、 PWMコンパレー夕 1 1 6は、平滑コンデンサ C 1の出力電圧が基 準電圧 E Ί に達して、 フィードバック信号 F Bが低下すると、 フィードバッ ク信号 F Bの値が三角波信号の値以上となるパルスオン幅を短くすること によって、出力電圧を所定電圧に制御する。即ち、パルス幅を制御している。 なお、 V C 0 1 1 5からの三角波信号の電圧の最大値、 最小値は、 周波数 により変化しない。 このため、誤差増幅器〗 〗 3のフィードバック信号 F B によリ、周波数に関係なく、パルス信号のオン/オフのデューティ比が決定 されるようになつている。 また、 スイッチング周波数 f が変わることで、 パ ルス信号のオン幅が変わっても ルス信号のオン/オフのデューティ比は 変わらない。

次に、このように構成された第 5の実施の形態に係る力率改善回路の第 1 実施例の動作を図 2 2乃至図 2 8を参照しながら説明する。 ここでは、制御 回路 1 0 aの動作についてのみ説明する。

まず、誤差増幅器 1 1 1は、平滑コンデンサ C 1の電圧と基準電圧 E 1 と の誤差を増幅して、誤差電圧信号を生成して乗算器 1 1 2に出力する。乗算 器 1 1 2は、誤差増幅器 1 1 1からの誤差電圧信号と全波整流回路 B 1の正 極側出力端 P〗からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅 器 1 1 3の +端子に出力する。

次に、 誤差増幅器 1 1 3は、 電流検出抵抗 R (本発明の電流検出手段に対 応）による電圧と乗算出力電圧との誤差を増幅して、誤差電圧信号を生成し てこの誤差電圧信号をフィードバック信号 F Bとして P W Mコンパレータ 1 1 6に出力する。

—方、 V C 0 1 1 5は、全波整流回路 B 1からの全波整流電圧の電圧値に 応じてスィッチ Q 1のスイッチング周波数 f が変化した三角波信号を生成 する。

ここで、 図 2 6のタイミングチャートを用いて説明すると、交流電源電圧

V iが最大値付近（例えば時刻 t 2〜 t 3、 時刻 t 6〜 t 7 ) に達したとき には、 図 2 5に示すツエナーダイオード Z Dが降伏するので、入力端子 aに 印加される電圧 E aは、ツエナーダイオード Z Dの降伏電圧 V Zと制御電源 電圧 E Bとの合計電圧 （V Z + E B ) 、 即ち上限設定電圧に設定される。 こ のため、 交流電源電圧 V iが上限設定電圧 （V Z + E B ) 以上の場合には、

V C O〗 〗 5により、スィツチ Q 1のスィツチング周波数 f は、上限周波数 f 1 1 (例えば 1 0 0 K H z ) に設定される。 次に、 交流電源電圧 V iが低い部分（例えば時刻 t 0 ~ t Ί、 時刻 t 4 ~ ΐ 5 ) に達したときには、図 2 5に示す制御電源 Ε Βからツエナーダイ才ー ド Z Dを介して抵抗 R 2に電流が流れるので、入力端子 aに印加される電圧 E aは、 制御電源電圧 E B、 即ち下限設定電圧に設定される。 このため、 交 流電源電圧 V iが下限設定電圧 E B以下の場合には、 V C 0 1 1 5により、 スィッチ Q 1のスイッチング周波数 f は、下限周波数 f Ί 2 (例えば 2 0 K H z ) に設定される。

さらに、交流電源電圧 V iが最大値付近と低い部分までの範囲（例えば時 刻 t 1 〜 t 2、 時刻 t 3 ~ t 4、 時刻 t 5 ~ t 6 ) の場合には、 入力端子 a に印加される電圧 E aは、 合計電圧（V Z + E B ) と制御電源電圧 E Bとの 範囲で徐々に変化する。 このため、交流電源電圧 V ίが下限設定電圧 Ε Βか ら上限設定電圧（V Z + E B ) までの範囲の場合には、 スィッチ Q 1のスィ ツチング周波数 f は下限周波数 f 1 2から上限周波数 f 1 1 まで徐々に変 化する。

次に、 交流電源電圧 V iが最大値付近（例えば時刻 t 2 ~ t 3、 時刻 t 6 〜 t 7 ) の場合には、 P W Mコンパレー夕 1 1 6は、 図 2 8に示すように、 フィードバック信号 F Bの値が上限周波数 f 1 1を持つ三角波信号の値以 上のときにオンで、フィードバック信号 F Bの値が上限周波数 f 1 1を持つ 三角波信号の値未満のときにオフとなる上限周波数 f 〗 1を持つパルス信 号を生成し、 該パルス信号をスィッチ Q〗 に印加する。

一方、 交流電源電圧 V iが低い部分（例えば時刻 t 0〜 t 1、 時刻 t 4〜 ΐ 5 ) の場合には、 P W Mコンパレータ 1 1 6は、 図 2 8に示すように、 フ イードバック信号 F Βの値が下限周波数 f 1 2を持つ三角波信号の値以上 のときにオンで、フィードパック信号 F Bの値が下限周波数 f 1 2を持つ三 角波信号の値未満のときにオフとなる下限周波数 f 〗 2を持つパルス信号 を生成し、 該パルス信号をスィッチ Q 1 に印加する。

また、交流電源電圧 V iが最大値付近と低い部分までの範囲（例えば時刻 t ■！〜 t 2、 時刻 t 3 ~ t 4、 時刻 t 5〜 t 6 ) の場合には、 P W Mコンパ レータ 1 1 6は、下限周波数 f 1 2から上限周波数 f 1 1までの範囲で徐々 に変化する周波数を持つパルス信号を生成し、該パルス信号をスィッチ Q 1 に印加する。

このように、第 1実施例によれば、第 2の実施の形態に係る力率改善回路 の効果が得られるとともに、交流電源電圧 V i に応じてスィッチ Q 1のスィ ツチング周波数 f を変化させ、交流電源電圧 V iの低い部分でのスィッチン グ周波数 f を低下させることで、図 2 4に示すように、スィッチ Q 1のオン 時間も長くなリ、 電流も増加し負荷 R Lに電力を供給できる。 また、 スイツ チング回数が減少するため、 スイッチング損失も低減できる。

特に、スィッチ Q 1のスイッチング周波数 f として例えば 1 0 0 k H zを 上限周波数とし、人間の聞こえない周波数、例えば 2 0 k H zを下限周波数 とし、他の部分を交流電源電圧 V iにスイッチング周波数 f を比例させたの で、 スイッチング損失を低減でき、 また、 可聴周波数以下となり、 不快な騒 音を発生することもない。

また、 磁束は電流に比例するため、 交流電源電圧 V iの最大値の時（電流 も最大）に最大周波数とし、他の部分は交流電源電圧 V iに比例させて周波 数を変化させても、昇圧リアクトルし 1の磁束は最大値を上回ることはなく、 昇圧リアク卜ル L 1は大型化せず、 スィツチング損失を低減できる。

また、スィッチ Q 1のスイッチング周波数 f が下限周波数から上限周波数 までの範囲に亙るので、発生するノイズも周波数に対して分散するから、 ノ ィズを低減できる。 このため、 小型、 高効率、 低ノイズ化できる力率改善回 路を提供できる。

(第 2実施例）

図 2 9は第 5の実施の形態に係る力率改善回路の第 2実施例の交流電源 電圧波形と V C 0により変化するスィッチング周波数のタイミングチヤ一 卜である。

図 2 6に示す第 1実施例では、交流電源電圧 V iが低い部分に達したとき に、 V C O 1 1 5により、 スィッチ Q 1のスイッチング周波数 f を下限周波 数 1 2 (例えば 2 0 K H z )に設定したが、図 2 9に示す第 2実施例では、 交流電源電圧 V iが低い部分の場合で、下限周波数 f 1 2未満では、 V C O 1 1 5により、主スィッチ Q 1の動作を停止させたことを特徴とする。 この 停止部分では、入力電流も少ないため、交流電源電流波形の歪みも最低限に 抑えられる。

(第 3実施例）

第 3実施例では、交流電源電圧が設定電圧以下の場合に主スィツチのスィ ツチング周波数を下限周波数（例えば 2 0 K H 2 ) に設定し、 交流電源電圧 が設定電圧を超えた場合に主スィッチのスィツチング周波数を上限周波数 (例えば Ί 0 0 K H z ) に設定したことを特徴とする。

図 3 0は第 5の実施の形態に係る力率改善回路の第 3実施例の V C Oの 詳細な回路構成図である。図 3 0に示す V C〇 1 1 5 Aにおいて、全波整流 回路 B 1の正極側出力端 P 1 に抵抗 R 1が接続され、抵抗 R 1に直列に抵抗 R 2が接続されている。 コンパレータ 1 1 5 bは、抵抗 R 1 と抵抗 R 2との 接続点の電圧を +端子に入力し、基準電圧 E r 1を—端子に入力し、抵抗 R 1 と抵抗 R 2との接続点の電圧が基準電圧 E r 1よりも大きいとき Hレべ ルをトランジスタ T R 1のベースに出力する。 この場合、基準電圧 E r 1を 前記設定電圧に設定する。

トランジスタ T R 1のェミッタは接地され、トランジスタ T R 1のコレク 夕は、抵抗 R 3を介してトランジスタ T R 2のベースと抵抗 R 4の一端と抵 抗 R 5の一端とに接続されている。 抵抗 R 4の他端は電源 V Bに接続され、 抵抗 R 5の他端は接地されている。トランジスタ T R 2のェミッタは抵抗 R 6を介して電源 V Bに接続され、トランジスタ T R 2のコレクタはコンデン サ Cを介して接地されている。

コンパレ一夕 1 1 5 cにヒステリシスを持たせるために、 +端子と出力端 子との間には、 抵抗 R 9を接続し、 +端子は、 抵抗 R 8を介して接地される とともに、 抵抗 R 1 0を介して電源 V Bに接続されている。

コンパレ一夕 1 1 5 cは、 コンデンサ Cの電圧を—端子に入力している。 また、 コンデンサ Cの放電に、出力端子からダイ才ード D及び抵抗 R 7の直 列回路が—端子に接続されている。図 3 1 に示すように、交流電源電圧 V i が設定電圧以下の場合にスィッチ Q〗のスィツチング周波数 f を下限周波 数 f 1 2に設定した三角波信号を生成し、交流電源電圧 V iが設定電圧を超 えた場合にスィッチ Q 1のスイッチング周波数 f を上限周波数 f 1 1 に設 定した三角波信号を生成する。

次に、このように搆成された第 5の実施の形態に係る力率改善回路の第 3 実施例の動作を図 3 0及び図 3 1を参照しながら説明する。 ここでは、 V C 0 1 〗 5 Aの動作についてのみ説明する。

まず、 V C 0 1 1 5 Aは、全波整流回路 B 1からの全波整流電圧の電圧値 に応じてスィツチ Q 1のスィツチング周波数 f が変化した三角波信号を生 成する。

ここで、 図 3 1のタイミングチャートを用いて説明すると、交流電源電圧 V iが設定電圧を超えた場合 （例えば時刻 t 2 ~ t 3、 時刻 t 5〜 t 6 ) 、 コンパレータ 1 1 5 bからの Hレベルにより 卜ランジス夕 T R 1がオンす る。 このため、電源 V Bから抵抗 R 4及びトランジスタ T R 2のベースを介 して抵抗 R 3に電流が流れるため、トランジスタ T R 2のコレクタ電流が増 大する。すると、 卜ランジス夕 T R 2のコレクタに流れる電流によリコンデ ンサ Cが短時間で充電される。 即ち、 コンデンサ Cの電圧 E cが上昇して、 この電圧 E cがコンパレータ 1 1 5 cに入力されるため、コンパレー夕 1 Ί 5 cは、スィッチ Q 1のスイッチング周波数 f を上限周波数 f 1 Ί (例えば 1 0 0 K H z ) に設定した三角波信号を生成する。

一方、 交流電源電圧 V iが設定電圧以下の場合 （例えば時刻 t 0〜 t 2、 時刻 t 3〜 t 5 )、コンパレータ 1 1 5 bから Hレベルは出力されないため、 トランジスタ T R 1 はオフとなる。 このため、 卜ランジスタ T R 2のコレク 夕電流が減少するため、 コンデンサ Cの充電時間は長くなる。 即ち、 コンデ ンサ Cの電圧 E cはゆるやかに上昇して、この電圧 E cがコンパレータ 1 1 5 cに入力されるため、 コンパレー夕 1 1 5 cは、スィツチ Q 1のスィツチ ング周波数 f を下限周波数 f 1 2 (例えば 2 0 K H z )に設定した三角波信 号を生成する。

次に、交流電源電圧 V iが設定電圧を超えた場合（例えば時刻 t 2〜 t 3、 時刻 t 5〜 t 6 ) 、 P W Mコンパレータ Ί 1 6は、 フィードバック信号 F B の値が上限周波数 f 1 1を持つ三角波信号の値以上のときにオンで、フィー ドバック信号 F Bの値が上限周波数 f 1 1を持つ三角波信号の値未満のと きにオフとなる上限周波数 f 1 1を持つパルス信号を生成し、パルス信号を スィツチ Q 1 に印加する。

一方、 交流電源電圧 V iが設定電圧以下の場合 （例えば時刻 t 0〜 t 2、 時刻 t 3〜 t 5 ) 、 P W Mコンパレー夕 1 1 6は、 フィ一ドバック信号 F B の値が下限周波数 f 1 2を持つ三角波信号の値以上のときにオンで、フィー ドバック信号 F Bの値が下限周波数 f 〗 2を持つ三角波信号の値未満のと きに才フとなる下限周波数 f 1 2を持つパルス信号を生成し、パルス信号を スィツチ Q 1 に印加する。

このように第 3実施例によれば、交流電源電圧が設定電圧以下の場合にス イッチ Q 1のスイッチング周波数を下限周波数に設定し、交流電源電圧が設 定電圧を超えた場合にスィッチ Q 1のスイッチング周波数を上限周波数に 設定しても、 第 1実施例の効果とほぼ同等な効果が得られる。

なお、第 5の実施の形態では、第 2の実施の形態の制御回路〗 0を制御回 路 1 0 aに変更した力率改善回路であるが、本発明は、第 5の実施の形態の 第〗変形例として、第 1の実施の形態の制御回路〗 0を制御回路 1 0 aに変 更した力率改善回路にも適用できる。 また、 本発明は、 第 5の実施の形態の 第 2変形例として、第 3の実施の形態の制御回路 1 0を制御回路 1 O aに変 更した力率改善回路にも適用できる。

(その他の実施例）

図 3 2は、第 5の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。 この実施例の力率改善回路は、 図 3 2は、 図 2 1 に示す 第 5の実施の形態に係る力率改善回路の構成に、さらに、コンデンサ C X 1 、 ダイオード D X 1、ダイオード D X 2を追加し、ダイ才一ドリカバリーによ る損失（すなわち、ダイオード D 1のリカバリー時に発生するスパイク電流 やスパイク電流） を低減したことを特徵とする。

なお、その他の構成は、図 2 1 に示す第 5の実施の形態に係る力率改善回 路の構成と同一であるので、同一部分には同一符号を付し、その説明は省略 する。

次に、このように構成された第 5の実施の形態に係るその他の実施例の力 率改善回路の動作を説明する。 5

31

スィッチ Q 1が夕一ン才ンするとダイオード D 1のリカバリーにより、 C D 1→L 2→5 b→Q l→C 1の経路で電流が流れ、ダイ才ード D 1の リカバリーが終了するとこの電流は遮断される。 このとき、 Z C Sリアク卜 し 2に D Ίを逆バイアスする方向に電圧が発生する。 この電圧にょリ、 し 2 →5 b→Q 1→DX l→CX 1→L 2の経路で電流が流れ、コンデンサ C X 1 に電荷を蓄える。 そして、 スィッチ Q 1がターンオフすると、 V a c 1→ B 1→L 1→L 2→C X 1 →DX 2→C 1→R→B〗→V a c 〗の経路で 電流が流れこの電荷を負荷に還流させる。

このようにして、第 5の実施の形態に係る力率改善回路のその他の実施例 によれば、第 5の実施の形態に係る力率改善回路の効果に加えて、ダイ才ー ドリ力バリ一による損失をさらに低減することができる。

(第 6の実施の形態）

次に第 6の実施の形態に係る力率改善回路を説明する。第〗乃至第 5の実 施の形態に係る力率改善回路では、主スィッチとして、 ノーマリオフタイプ の MO S F E T等を用いた。 このノーマリ才フタイプのスィッチは、電源 がオフ時にオフ状態となるスィツチである。

—方、 S I T (static induction transistor, 静電誘導トランジスタ） 等のノーマリオンタイプのスィツチは、電源がオフ時にオン状態となるスィ ツチである。 このノーマリオンタイプのスィッチは、スイッチングスピード が速く、オン抵抗も低くスィツチング電源等の電力変換装置に使用した場合、 理想的な素子であり、 スィツチング損失を減少させ高効率が期待できる。 しかし、 ノーマリオンタイプのスイッチング素子にあっては、電源をオン すると、 スィッチがオン状態であるため、 スィッチが短絡する。 このため、 ノーマリオンタイプのスィッチを起動できず、特殊な用途以外には使用でき ない。

そこで、第 6の実施の形態に係る力率改善回路は、第 2の実施の形態に係 る力率改善回路の構成を有すると共に、スィツチ Q 1 にノーマリオンタイプ のスィツチを使用するために、交流電源オン時に、 コンデンサの突入電流を 軽減する目的で挿入されている突入電流制限抵抗の電圧降下による電圧を、 ノーマリオンタイプのスィッチの逆バイアス電圧に使用し、電源才ン時の問 題をなくす構成を追加したことを特徴とする。

図 3 3は第 6の実施の形態に係る力率改善回路を示す回路搆成図である。 図 3 3に示す力率改善回路は、図 1 0に示す第 2の実施の形態に係るカ率改 善回路の搆成を有すると共に、交流電源 V a c 〗から入力される交流電源電 圧を全波整流回路 B 1で整流して、得られた電圧を別の直流電圧に変換して 出力するもので、全波整流回路 B 1の負極側出力端 P 2と電流検出抵抗 Rと の間には、 突入電流制限抵抗 R 1が接続されている。

全波整流回路 B 1の正極側出力端 P 1 には、昇圧リアク卜ル L 1の昇圧巻 線 5 aを介して S I T等のノーマリオンタイプのスィッチ Q 1 nが接続さ れ、 スィッチ Q〗 nは、 制御回路〗 1の P W M制御によリオン/オフする。 また、 突入電流制限抵抗 R 1の両端にはスィッチ S 1が接続されている。 このスィツチ S 1は、例えばノーマリオフタイプの M O S F E T , B J T (バ ィポーラ接合トランジスタ）等の半導体スィッチであり、制御回路 1 1から の短絡信号によリオン制御される。

突入電流制限抵抗 R 1の両端には、コンデンサ C 6と抵抗 R 2とダイ才ー ド D 5とからなる起動電源部 1 2が接続されている。この起動電源部 1 2は、 突入電流制限抵抗 R 1の両端に発生する電圧を取り出し、コンデンサ C 6の 両端電圧をスィッチ Q 1 nのゲー卜への逆バイアス電圧として使用するた めに、制御回路 1 1 に出力する。 また、 平滑コンデンサ c 1 に充電された充 電電圧を制御回路 1 1 に供給する。

制御回路 1 1は、交流電源 V a c 1をオンしたときに、 コンデンサ C 6か ら供給された電圧にょリ起動し、制御信号として端子 bからスィッチ Q 1 n のゲ一卜に逆バイアス電圧を出力し、スィツチ Q 1 nをオフさせる。 この制 御信号は、 例えば、 一 1 5 Vと 0 Vとのパルス信号からなり、 ― 1 5 Vの電 圧によリスイッチ Q 1 nがオフし、 0 Vの電圧によりスィッチ Q 1 nが才ン する。

制御回路 Ί 1 は、平滑コンデンサ C 1の充電が完了した後、端子 bから制 御信号として 0 Vと一 1 5 Vとのパルス信号をスィッチ Q 1 nのゲートに 出力し、 スィッチ Q 1 nをスイッチング動作させる。制御回路 1 1 は、 スィ ツチ Q 1 nをスイッチング動作させた後、所定時間経過後にスィッチ S 1の ゲートに短絡信号を出力し、 スィッチ S 1をオンさせる。

また、昇圧リアクトルし 1 に設けられた補助巻線 5 dの一端は、 スィッチ Q 1 nの一端とコンデンサ C 7の一端と制御回路 Ί 1 とに接続され、補助巻 線 5 dの他端は、ダイ才一ド D 7のカソードに接続され、ダイオード D 7の ァノードはコンデンサ C 7の他端及び制御回路 Ί 1の端子 cに接続きれて いる。補助巻線 5 dとダイオード D 7とコンデンサ C 7とは通常動作電源部 1 3を構成し、 この通常動作電源部 1 3は、補助巻線 5 dで発生した電圧を ダイオード D 7及びコンデンサ C 7を介して制御回路 1 1 に供給する。 なお、制御回路 1 1 は、第 2の実施の形態の制御回路 1 0の機能も有して いる。 ここでは、 図面の複雑化を避けるために、 制御回路 1 0を搆成してい る、 誤差増幅器 1 1 1、 乗算器 1 1 2、 誤差増幅器 1 1 3、 O S C 1 1 4、 P W Mコンパレータ 1 1 6を省略した。

次にこのように構成された第 6の実施の形態に係る力率改善回路の動作 を図 3 3乃至図 3 5を参照しながら説明する。

なお、 図 3 5において、 V a c 1は、 交流電源 V a c 1の交流電源電圧を 示し、 入力電流は、 交流電源 V a c 1 に流れる電流を示し、 R 1電圧は、 突 入電流制限抵抗 R 1 に発生する電圧を示し、 C 1電圧は、平滑コンデンサ C 1の電圧を示し、 C 6電圧は、 コンデンサ C 6の電圧を示し、 制御信号は、 制御回路 1 1の端子 bからスィッチ Q 1 ηのゲートへ出力される信号を示 す。

まず、 時刻 t 0において、 交流電源 V a c 1を印加 （オン） すると、 交流 電源 V a c 〗の交流電源電圧は全波整流回路 B 1で全波整流される。このと き、 ノーマリオンタイプのスィッチ Q 1 nは、 オン状態であり、 スィッチ S 1 は、 オフ状態である。 このため、 全波整流回路 B〗からの電圧は、 平滑コ ンデンサ C 1を介して突入電流制限抵抗 R 1 に印加される（図 3 4中の①）。 この突入電流制限抵抗 R 1 に発生した電圧は、ダイオード D 5、抵抗 R 2 を介してコンデンサ C 6に蓄えられる （図 3 4中の②） 。 ここで、 コンデン サ C 6の端子 f 側が例えば零電位となり、コンデンサ C 6の端子 g側が例え ば負電位となる。このため、コンデンサ C 6の電圧は、図 3 4に示すように、 負電圧（逆バイアス電圧） となる。 このコンデンサ C 6の負電圧が端子 aを 介して制御回路 1 1 に供給される。

そして、 コンデンサ C 6の電圧が、 スィッチ Q 1 nのスレツシホールド電 圧 T H Lになった時点 （図 3 5の時刻 t 〗） で、 制御回路 1 1は、 端子 bか らー 1 5 Vの制御信号をスィッチ Q Ί nのゲートに出力する （図 3 4中の ③） 。 このため、 スィッチ Q 1 nは、 オフ状態となる。

すると、 全波整流回路 B〗からの電圧にょリ、 平滑コンデンサ C〗は、 充 電されて （図 3 4中の④） 、 平滑コンデンサ C 1の電圧が上昇していき、 平 滑コンデンサ C 1の充電が完了する。

次に、 時刻 2において、 制御回路 1 1は、 スイッチング動作を開始させ る。

始めに、端子 bから 0 Vの制御信号をスィツチ Q 1 ηのゲートに出力する (図 3 4中の⑤） 。 このため、 スィッチ Q 1 ηは、 オン状態となるため、 全 波整流回路 Β 1の正極側出力端 Ρ 1から昇圧リアクトルし 1の昇圧巻線 5 aを介してスィッチ Q 1 nに電流が流れて（図 3 4中の⑥） 、 昇圧リアク卜 ルし 1 にエネルギーが蓄えられる。

また、昇圧リアク卜ル L〗 と電磁結合している補助巻線 5 dにも電圧が発 生し、発生した電圧は、ダイオード D 7及びコンデンサ C 7を介して制御回 路 1 1 に供給される （國 3 4中の⑦） 。 このため、 制御回路 1 1が動作を継 続することができるので、スィツチ Q 1 nのスイッチング動作を継続して行 うことができる。

次に、時刻 t 3において、端子 bから一〗 5 Vの制御信号をスィツチ Q Ί nのゲートに出力する。 このため、 時刻 1: 3にスィッチ Q l nがオフして、 電流 D 2 iがダイオード D 2を介して平滑コンデンサ C 1 に流れて負荷 R Lに電力が供給される。また、 Z C Sリアク卜ル L 2に蓄えられたエネルギ 一により電流 D 1 iがダイ才一ド D 1を介して平滑コンデンサ C 1 に流れ て負荷 Rしに電力が供給される。

また、時刻 t 3に制御回路 1 1から短絡信号をスィッチ S 1 に出力すると、 スィッチ S 1がオンして（図 3 4中の⑧） 、 突入電流制限抵抗 R 1の両端が 短絡される。このため、突入電流制限抵抗 R 1の損失を減ずることができる。 なお、 時刻 t 3は、 交流電源 V a c 1 をオンしたとき （時刻 t 0 ) からの 経過時間として ¾定され、例えば平滑コンデンサ C 1 と突入電流制限抵抗 R 1 との時定数 1 ' R 1 ) の約 5倍以上の時間に設定される。 以後、 スィッチ Q Ί ηはオン/オフによるスィツチング動作を繰り返す。スィツチ Q 1 πがスイッチング動作を開始した後には、 スィッチ Q〗 riは、 図 3に示 す第 1の実施の形態に係る力率改善回路のスィツチ Q 1の動作、即ち、 図 5 乃至図 7に示すタイミングチヤ一卜に従った動作と同様に動作する。

このように第 6の実施の形態に係る力率改善回路によれば、第 2の実施の 形態の効果が得られるとともに、制御回路 1 1 は、交流電源 V a c 1がオン されたときに突入電流制限抵抗 R 1 に発生した電圧によリスイッチ Q 1 n をオフさせ、平滑コンデンサ C 1が充電された後、スィツチ Q 1 nを才ン オフさせるスイッチング動作を開始させるので、電源オン時における問題も なくなる。従って、ノーマリオンタイプの半導体スィツチが使用可能となリ、 損失の少ない、 即ち、 高効率な力率改善回路を提供することができる。 なお、第 6の実施の形態は、第 2の実施の形態の構成に図 3 3に示すよう なノーマリオン回路を追加したが、 例えば、 本発明は、 第 1の実施の形態の 構成に図 3 1 に示すようなノ一マリオン回路を追加してもよく、また、第 3 の実施の形態又は第 4の実施の形態又は第 5の実施の形態の構成に図 3 3 に示すようなノーマリオン回路を追加してもよい。

図 3 6は、第 6の実施の形態に係る力率改善回路のその他の実施例を示す 回路構成図である。 この実施例の力率改善回路は、 図 3 6は、 図 3 3に示す 第 6の実施の形態に係る力率改善回路の構成に、さらに、コンデンサ C X 1 、 ダイオード D X 1、ダイオード D X 2を追加し、ダイオードリカバリーによ る損失（すなわち、ダイ才ード D 1のリカバリー時に発生するスパイク電流 やスパイク電流） を低減したことを特徴とする。

なお、その他の構成は、図 3 3に示す第 6の実施の形態に係る力率改善回 路の構成と同一であるので、 同一部分には同一符号を付し、その説明は省略 する。

次に、このように構成された第 6の実施の形態に係るその他の実施例の力 率改善回路の動作を説明する。 スィッチ Q 1 nがターンオンするとダイ才ード D 1のリカバリーにより、 C 1→D 1→L 2→5 b→Q 1 n→C 1の経路で電流が流れ、ダイォード D 1のリカバリーが終了するとこの電流は遮断される。 このとき、 Z C Sリア ク卜し 2に D 1を逆バイアスする方向に電圧が発生する。 この電圧により、 L 2→5 b→Q 1 n->DX 1→CX 1→L 2の経路で電流が流れ、コンデン サ CX 1 に電荷を蓄える。 そして、 スィッチ Q 1 nがターンオフすると、 V a c 〗→B〗→L 1→L 2→CX 1→DX 2— >C〗→R→B 1→V a c 1 の経路で電流が流れこの電荷を負荷に還流させる。

このようにして、第 6の実施の形態に係る力率改善回路のその他の実施例 によれば、第 6の実施の形態に係る力率改善回路の効果に加えて、ダイ才一 ドリ力バリーによる損失をさらに低減することができる。 産業上の利用可能性

以上説明したように、本発明によれば、スィッチがオン時に Z C S動作と なり、 スイッチング損失が低減し、 効率が向上する。 また、 スィッチがオン 時に Z C S動作となリ、 スィッチがオフ時に Z V S動作となり、 さらに、 ス イッチング損失が低減し、効率が向上する。 また、 スイッチングノイズも低 減し、 フィルタを小型化でき、 小型、 低ノイズ、 高効率な昇圧型の力率改善 回路を提供することができる。

Claims

請求の範囲

1 . 交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアク 卜ルを介して入力して主スィツチによリオン/オフして入力力率を改善す るとともに、 直流の出力電圧に変換する力率改善回路であって、

前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧 リアクトルに巻回された昇圧巻線及び巻き上げ巻線と第〗ダイ才ードと平 滑コンデンサとからなる第 1直列回路と、

前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧 リアクトルの昇圧巻線とゼロ電流スィッチリアクトルと前記主スィッチと からなる第 2直列回路と、

前記主スィッチと前記ゼ口電流スィッチリアクトルとの接続点と前記平 滑コンデンサとの間に接続された第 2ダイ才ードと、

前記主スィッチをオンノオフ制御することにより前記平滑コンデンサの 出力電圧を所定電圧に制御する制御手段と、

を有することを特徴とする力率改善回路。

2 . 交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアク 卜ルを介して入力して主スィッチによリオン/オフして入力力率を改善す るとともに、 直流の出力電圧に変換する力率改善回路であって、

前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧 リアクトルに巻回された昇圧巻線及び巻き上げ巻線とゼロ電流スィッチリ ァクトルと第〗ダイ才一ドと平滑コンデンサとからなる第 1直列回路と、 前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧 リアクトルの昇圧巻線と前記主スィッチとからなる第 2直列回路と、 前記昇圧リアクトルの昇圧巻線と巻き上げ巻線との接続点及び前記主ス イッチと前記平滑コンデンサとの間に接続された第 2ダイオードと、 前記主スィッチをオンノオフ制御することにより前記平滑コンデンサの 出力電圧を所定電圧に制御する制御手段と、

を有することを特徴とする力率改善回路。

3 . 前記主スィッチに並列に接続され、第 3ダイ才ードとスナバコンデン サとからなる第 3直列回路と、

前記第 3ダイオードと前記スナバコンデンサとの接続点と前記第〗ダイ オードの一端との間に接続され、第 4ダイ才一ドと前記昇圧リアクトルに巻 回された回生巻線と減流リアクトルと回生コンデンサとからなる第 4直列 回路と、

前記回'生コンデンサと前記減流リァクトルとの接続点と前記第 1ダイ才 一ドの他端と前記平滑コンデンサとの接続点との間に接続された第 5ダイ オードと、

をさらに有することを特徴とする請求項〗又は請求項 2記載の力率改善 回路。

4 . 前記ゼロ電流スィッチリアクトル及び前記減流リアクトルは、前記昇 圧リアクトルの巻線間のリーケージインダクタからなることを特徴とする 請求項 2又は請求項 3記載の力率改善回路。

5 . 前記昇圧リアクトルは、 前記昇圧巻線に対して、 前記巻き上げ巻線及 び前記回生巻線が疎結合となるようにコアに巻回されてなることを特徴と する請求項 4記載の力率改善回路。

6 . 前記昇圧リアク卜ルは、前記巻き上げ巻線と前記昇圧巻線及び前記回 生巻線との間に磁束のバイパスルー卜を設けてなることを特徵とする請求 項 4又は請求項 5記載の力率改善回路。

7 . 前記主スィツチに並列に接続され、第 3ダイオードとスナバコンデン サとからなる第 3直列回路と、

前記第 3ダイオードと前記スナバコンデンサとの接続点と前記第 1ダイ 才ードの一端との間に接続され、第 4ダイオードとコンデンサと回生コンデ ンサとからなる第 4直列回路と、 前記回生コンデンサと前記コンデンサとの接続点と前記第〗ダイ才ード の他端と前記平滑コンデンサとの接続点との間に接続された第 5ダイ才ー ドと、

をさらに有することを特徴とする請求項 1又は請求項 2記載の力率改善 回路。

8 . 前記制御手段は、前記主スィツチのターンオン時にゼロ電流スィツチ させ、前記主スィッチのターンオフ時にゼロ電圧スィツチさせることを特徴 とする請求項 3乃至請求項 7のいずれか 1項記載の力率改善回路。

9 . 前記制御手段は、前記主スィッチのスイッチング周波数を前記交流電 源の交流電源電圧値に応じて制御することを特徴とする請求項 1乃至請求 項 8のいずれか 1項記載の力率改善回路。

1 0 . 前記制御手段は、

前記出力電圧と基準電圧との誤差を増幅して第 1誤差電圧信号を生成す る第〗誤差電圧生成手段と、

この第 1誤差電圧生成手段の第 1誤差電圧信号と前記整流回路の整流電 圧とを乗算して乗算出力電圧を生成する乗算出力電圧生成手段と、

前記整流回路に流れる入力電流を検出する電流検出手段と、

この電流検出手段で検出された入力電流に応じた電圧と前記乗算出力電 圧生成手段の乗算出力電圧との誤差を増幅して第 2誤差電圧信号を生成す る第 2誤差電圧生成手段と、

前記整流回路の整流電圧値に応じて前記主スィッチのスイッチング周波 数を変化させた周波数制御信号を生成する周波数制御手段と、

前記第 2誤差電圧生成手段の第 2誤差電圧信号に基づきパルス幅を制御 し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記 主スィッチのスイツチング周波数を変化させたパルス信号を生成し、パルス 信号を前記主スィッチに印加して前記出力電圧を所定電圧に制御するパル ス幅制御手段と、 を有することを特徴とする請求項 9記載の力率改善回路。

1 1 . 前記制御手段は、前記交流電源電圧が下限設定電圧以下の場合に前 記スィツチング周波数を下限周波数に設定し、前記交流電源電圧が上限設定 電圧以上の場合に前記スイッチング周波数を上限周波数に設定し、前記交流 電源電圧が前記下限設定電圧から前記上限設定電圧までの範囲の場合に前 記スィツチング周波数を前記下限周波数から前記上限周波数まで徐々に変 化させることを特徴とする請求項 9又は請求項 1 0記載の力率改善回路。

1 2 . 前記制御手段は、前記交流電源電圧が前記下限設定電圧未満の場合 には前記主スィッチのスィツチング動作を停止させることを特徴とする請 求項 1 1記載の力率改善回路。

1 3 . 前記整流回路と前記平滑コンデンサとの間に接続され、前記交流電 源がオンされたときに前記平滑コンデンサの突入電流を軽減する突入電流 制限抵抗を有し、

前記主スィツチは、 ノーマリオンタイプのスィツチからなり、

前記制御手段は、前記交流電源が才ンされたときに前記突入電流制限抵抗 に発生した電圧により前記主スィッチをオフさせ、前記平滑コンデンサが充 電された後、前記主スィッチをオン/オフさせるスィツチング動作を開始さ せることを特徴とする請求項 1乃至請求項 1 2のいずれか 1項記載の力率 改善回路。

1 4 . 前記昇圧リアク卜ルは、 補助巻線をさらに備え、該補助巻線に発生 する電圧を前記制御手段に供給する通常動作電源部を有することを特徴と する請求項 1 3記載の力率改善回路。

1 5 . 前記突入電流制限抵抗に並列に接続された半導体スィッチを有し、 前記制御手段は、前記主スィッチのスイッチング動作を開始させた後、前 記半導体スィッチをオンさせることを特徴とする請求項 1 3又は請求項 1

4記載の力率改善回路。

1 6 . 前記昇圧リアク卜ルの巻き上げ線と前記第〗ダイオードとの接続点 と前記平滑コンデンサとの間に接続された第 1 コンデンサと第 6ダイ才ー ドとからなる第 5直列回路と、

前記第 1 コンデンサと前記第 6ダイオードとの接続点と前記平滑コンデ ンサとの間に接続された第 7ダイオードと、

をさらに有することを特徴とする請求項 1記載の力率改善回路。

1 7 . 前記ゼロ電流スィッチリアクトルと前記第 1ダイオードとの接続点 と前記平滑コンデンサとの間に接続された第 1 コンデンサと第 6ダイ才ー ドとからなる第 5直列回路と、

前記第 1 コンデンサと前記第 6ダイオードとの接続点と前記平滑コンデ ンサとの間に接続された第 7ダイォードと、

をさら.に有することを特徴とする請求頊 2記載の力率改善回路。

1 8 . 前記昇圧リアク卜ルは、磁気回路が形成された第 1脚乃至第 3脚か らなるコアを有し、前記第 1脚に前記昇圧巻線が巻回され、前記第 2脚に前 記巻き上げ巻線が巻回され、前記第 3脚はパスコアとして用いられることを 特徵とする請求項 1又は請求項 2記載の力率改善回路。

1 9 . 前記昇圧リアクトルは、磁気回路が形成された第 1脚乃至第 3脚か らなるコアを有し、前記第 1脚に前記昇圧巻線が巻回され、 前記第 2脚に前 記巻き上げ巻線が巻回され、前記第 3脚に前記回生巻線が巻回されてなるこ とを特徴とする請求項 3記載の力率改善回路。

2 0 . 前記コアの各々の脚は、同一厚みのギヤップを有することを特徴と する請求項 Ί 8又は請求項 1 9記載の力率改善回路。

2 1 . 前記コアに形成された各ギャップには、各巻線に流れる電流に応じ て透磁率が変化する磁性体が設けられることを特徴とする請求項 2 0記載 の力率改善回路。

2 2 . 前記コアに形成された各ギャップには、各巻線に流れる電流に応じ て透磁率が変化する磁性体とエアーギャップとが設けられることを特徴と する請求項 2 0記載の力率改善回路。