JP2006067730A - 力率改善回路 - Google Patents

Abstract

【課題】入力電流の低い部分でのスイッチング周波数を低下又は動作を停止させてこの部分の電力損失を低減して、小型、高効率、低ノイズ化することができる力率改善回路を提供する。
【解決手段】交流電源Ｖａｃ１の交流電源電圧を全波整流回路Ｂ１で整流した整流電圧を昇圧リアクトルＬ１を介して入力して主スイッチＱ１によりオン／オフして交流電源電流を正弦波状にすることにより入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、主スイッチＱ１のスイッチング周波数を交流電源Ｖａｃ１に流れる電流又は全波整流回路Ｂ１に流れる電流又は主スイッチＱ１に流れる電流の値に応じて制御する制御回路１０を有する。
【選択図】図１

Description

本発明は、高効率、低ノイズ、高力率なスイッチング電源に使用する力率改善回路に関する。

図２３に従来の力率改善回路の回路構成図を示す（特許文献１）。図２３に示す力率改善回路において、交流電源Ｖａｃ１の交流電源電圧を整流する全波整流回路Ｂ１の出力両端には、昇圧リアクトルＬ１とＭＯＳＦＥＴからなる主スイッチＱ１と電流検出抵抗Ｒとからなる直列回路が接続されている。主スイッチＱ１の両端には、ダイオードＤ１と平滑コンデンサＣ１とからなる直列回路が接続され、平滑コンデンサＣ１の両端には、負荷ＲＬが接続されている。主スイッチＱ１は、制御回路１００のＰＷＭ制御によりオン／オフするようになっている。

電流検出抵抗Ｒは、全波整流回路Ｂ１に流れる入力電流を検出する。

制御回路１００は、誤差増幅器１１１、乗算器１１２、誤差増幅器１１３、発振器（ＯＳＣ）１１４、ＰＷＭコンパレータ１１６を有して構成される。

誤差増幅器１１１は、基準電圧Ｅ１が＋端子に入力され、平滑コンデンサＣ１の電圧が−端子に入力され、平滑コンデンサＣ１の電圧と基準電圧Ｅ１との誤差が増幅され、誤差電圧信号を生成して乗算器１１２に出力する。乗算器１１２は、誤差増幅器１１１からの誤差電圧信号と全波整流回路Ｂ１の正極側出力端Ｐ１からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器１１３の＋端子に出力する。

誤差増幅器１１３は、電流検出抵抗Ｒで検出した入力電流に比例した電圧が−端子に入力され、乗算器１１２からの乗算出力電圧が＋端子に入力され、電流検出抵抗Ｒによる電圧と乗算出力電圧との誤差が増幅され、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号ＦＢとしてＰＷＭコンパレータ１１６に出力する。ＯＳＣ１１４は、一定周期の三角波信号を生成する。

ＰＷＭコンパレータ１１６は、ＯＳＣ１１４からの三角波信号が−端子に入力され、誤差増幅器１１３からのフィードバック信号ＦＢが＋端子に入力され、フィードバック信号ＦＢの値が三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号を主スイッチＱ１のゲートに印加する。

即ち、ＰＷＭコンパレータ１１６は、主スイッチＱ１に対して、誤差増幅器１１３による電流検出抵抗Ｒの出力と乗算器１１２の出力との差信号に応じたデューティパルスを提供する。このデューティパルスは、交流電源電圧及び直流負荷電圧の変動に対して一定周期で連続的に補償するパルス幅制御信号である。このような構成により、交流電源電流波形が交流電源電圧波形に一致するように制御されて、力率が大幅に改善される。

図２４は従来の力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートを示す図である。図２５では、図２４に示すタイミングチャートのＡ部の詳細、即ち交流電源電圧の最大値付近における１００ＫＨｚのスイッチング波形を示している。図２６では、図２４に示すタイミングチャートのＢ部の詳細、即ち、交流電源電圧の低い部分における１００ＫＨｚのスイッチング波形を示している。

次に、このように構成された力率改善回路の動作を図２５に示すタイミングチャートを参照しながら説明する。なお、図２５では、主スイッチＱ１の両端間の電圧Ｑ１ｖ、主スイッチＱ１に流れる電流Ｑ１ｉ、ダイオードＤ１に流れる電流Ｄ１ｉを示している。

まず、時刻ｔ_３１において、主スイッチＱ１がオンし、全波整流回路Ｂ１から昇圧リアクトルＬ１を介して主スイッチＱ１に電流Ｑ１ｉが流れる。この電流は、時刻ｔ_３２まで時間の経過とともに直線的に増大していく。なお、時刻ｔ_３１から時刻ｔ_３２では、ダイオードＤ１に流れる電流Ｄ１ｉは零になる。

次に、時刻ｔ_３２において、主スイッチＱ１は、オン状態からオフ状態に変わる。このとき、昇圧リアクトルＬ１に蓄えられたエネルギーにより主スイッチＱ１の電圧Ｑ１ｖが上昇する。また、時刻ｔ_３２〜時刻ｔ_３３では、主スイッチＱ１がオフであるため、主スイッチＱ１に流れる電流Ｑ１ｉは零になる。なお、時刻ｔ_３２から時刻ｔ_３３では、Ｂ１→Ｌ１→Ｄ１→Ｃ１→Ｒ→Ｂ１で電流Ｄ１ｉが流れて、負荷ＲＬに電力が供給される。
特開２０００−３７０７２号（図１）

ところで、通常、昇圧リアクトルＬ１を小型化するためには、周波数を高周波数（例えば１００ｋＨｚ）とするが、このような高周波数であっても、交流電源電圧の最大値付近のような電流の大きいＡ部では、昇圧リアクトルＬ１に蓄えられたエネルギーは、主スイッチＱ１がオフした時に、ダイオードＤ１を介して負荷ＲＬに供給される。

しかし、Ｂ部のような電圧の低い部分では、電流も少なく主スイッチＱ１がオフした時の電流が低い。また、ＭＯＳＦＥＴからなる主スイッチＱ１には図示しない内部容量（寄生容量）を有し、主スイッチＱ１は、内部容量Ｃ_０と主スイッチＱ１に印加された電圧Ｖとにより決定された分（Ｃ_０Ｖ^２／２）だけ電力損失が発生する。この電力損失は周波数に比例して増大する。

また、主スイッチＱ１の内部容量により、昇圧リアクトルＬ１に蓄えられるエネルギーが少ないため、主スイッチＱ１をオフした時の電圧Ｑ１ｖは、図２６に示すように、正弦波状となり、出力電圧まで上昇せず、電力損失が増大する。即ち、効率が低下してしまう。

本発明は、入力電流の低い部分でのスイッチング周波数を低下又は動作を停止させてこの部分の電力損失を低減して、小型、高効率、低ノイズ化することができる力率改善回路を提供することにある。

本発明は上述した課題を解決するために以下の構成とした。請求項１の発明は、交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン／オフして交流電源電流を正弦波状にすることにより入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、前記主スイッチのスイッチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の値に応じて制御する制御手段を有することを特徴とする。

請求項２の発明は、主巻線とこの主巻線に直列に接続され且つ前記主巻線と疎結合する帰還巻線とを有する昇圧リアクトルと、交流電源の交流電源電圧を整流する整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの前記主巻線と第１ダイオードと平滑コンデンサとからなる第１直列回路と、前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの前記主巻線と前記帰還巻線と主スイッチとからなる第２直列回路と、前記主スイッチと前記昇圧リアクトルの前記帰還巻線との接続点と前記平滑コンデンサとの間に接続された第２ダイオードと、前記主スイッチをオン／オフ制御することにより交流電源電流を正弦波状にするとともに前記平滑コンデンサの出力電圧を所定電圧に制御し且つ前記主スイッチのスイッチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の値に応じて制御する制御手段とを有することを特徴とする。

請求項３の発明では、請求項１又は請求項２記載の力率改善回路において、前記制御手段は、前記出力電圧と基準電圧との誤差を増幅して誤差電圧信号を生成する誤差電圧生成手段と、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流を検出する電流検出手段と、この電流検出手段で検出された電流の値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、前記誤差電圧生成手段の誤差電圧信号に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたパルス信号を生成し、パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段とを有することを特徴とする。

請求項４の発明では、請求項１乃至請求項３のいずれか１項記載の力率改善回路において、前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流が下限設定電流以下の場合に前記スイッチング周波数を下限周波数に設定し、前記電流が上限設定電流以上の場合に前記スイッチング周波数を上限周波数に設定し、前記電流が前記下限設定電流から前記上限設定電流までの範囲の場合に前記スイッチング周波数を前記下限周波数から前記上限周波数まで徐々に変化させることを特徴とする。

請求項５の発明では、請求項４記載の力率改善回路において、前記制御手段は、前記電流が前記下限設定電流未満の場合には前記主スイッチのスイッチング動作を停止させることを特徴とする。

請求項６の発明では、請求項１乃至請求項３のいずれか１項記載の力率改善回路において、前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流が設定電流以下の場合に前記スイッチング周波数を最低周波数に設定し、前記電流が前記設定電流を超えた場合に前記スイッチング周波数を最高周波数に設定することを特徴とする。

請求項７の発明では、請求項１乃至請求項６のいずれか１項記載の力率改善回路において、前記昇圧リアクトルは、該昇圧リアクトルに流れる電流の値が増加した場合にインダクタンス値が減少する特性を有することを特徴とする。

請求項８の発明では、請求項１又は請求項２又は請求項７記載の力率改善回路において、前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の平均値が設定値以下になった場合に前記主スイッチのスイッチング周波数を低下させることを特徴とする。

請求項９の発明では、請求項１又は請求項２又は請求項７記載の力率改善回路において、前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の平均値が設定値以下になった場合に前記主スイッチのスイッチング動作を停止させ、前記出力電圧が設定電圧以下となった場合に前記主スイッチのスイッチング動作を開始させることを特徴とする。

請求項１０の発明では、請求項１又は請求項２又は請求項７記載の力率改善回路において、前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流を検出する電流検出手段と、前記出力電圧と第１基準電圧との誤差を増幅して誤差電圧信号を生成する誤差電圧生成手段と、前記電流検出手段で検出された電流に比例した電圧と第２基準電圧との誤差を増幅して出力する電流検出増幅手段と、この電流検出増幅手段の出力を前記誤差電圧生成手段からの誤差電圧信号の値に応じて可変し可変された電圧を前記第２基準電圧として前記電流検出増幅手段に出力する電圧可変手段と、前記電流検出手段で検出された電流の値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、前記電流検出増幅手段の出力の値に応じてパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたパルス信号を生成し、パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段とを有することを特徴とする。

本発明によれば、交流電源に流れる電流又は整流回路に流れる電流又は主スイッチに流れる電流、即ち、入力電流の値に応じて主スイッチのスイッチング周波数を変化させ、入力電流の低い部分でのスイッチング周波数を低下又はスイッチング動作を停止させるので、入力電流の低い部分の電力損失を低減して、小型、高効率、低ノイズ化できる。これにより、スイッチング電源装置を小型、高効率化するとともに、低出力電力時（待機時等）の効率を改善してＴＶ等の装置の消費電力を低減できる。

以下、本発明に係る力率改善回路の実施の形態を図面を参照して詳細に説明する。

実施の形態の力率改善回路は、交流電源に流れる電流又は整流回路に流れる電流又は主スイッチに流れる電流の値、即ち、入力電流の値に応じて主スイッチのスイッチング周波数を変化させ、入力電流の低い部分でのスイッチング周波数を低下又はスイッチング動作を停止させ、入力電流の低い部分の電力損失を低減して、小型、高効率、低ノイズ化したことを特徴とする。

図１は実施例１の力率改善回路を示す回路構成図である。図２は実施例１の力率改善回路の入力電流波形とスイッチング周波数のタイミングチャートである。図２では、入力電流Ｉｉが零から最大値まで変化した場合に、主スイッチＱ１のスイッチング周波数ｆが零から例えば１００ＫＨｚまで変化することを示している。

実施例１では、入力電流が下限設定電流以下の場合に主スイッチのスイッチング周波数を下限周波数（例えば２０ＫＨｚ）に設定し、入力電流が上限設定電流以上の場合に主スイッチのスイッチング周波数を上限周波数（例えば１００ＫＨｚ）に設定し、入力電流が下限設定電流から上限設定電流までの範囲の場合に主スイッチのスイッチング周波数を下限周波数から上限周波数まで徐々に変化させることを特徴とする。

図１に示す力率改善回路では、入力電流は、入力電圧に近似するように正弦波状に制御される。従って、電圧の最大値付近では電流も最大であり、この電流と電圧と主スイッチＱ１のスイッチング周波数で、昇圧リアクトルＬ１の大きさが決定される。このため、昇圧リアクトルＬ１を小型化するためには、電流の最大値付近のスイッチング周波数を高くする必要がある。また、昇圧リアクトルＬ１の磁束は、電流に比例するため、電流の最大値付近が最大となる。

一方、一定のスイッチング周波数を用いた従来の回路の場合、図２４に示す入力電圧の低い部分（Ｂ部）では、図２６に示すように、主スイッチＱ１の内蔵容量により、主スイッチＱ１がオフ時の電圧は、昇圧リアクトルＬ１に蓄えられるエネルギーが少ないために正弦波状となり、出力電圧まで上昇せず、内部を還流するのみで、損失が増大する。従って、実施例１では、入力電流の低い部分（図２のＢ部）で主スイッチＱ１のスイッチング周波数を低下させている。

図３では、図２に示すタイミングチャートのＡ部（入力電流Ｉｉが最大値付近）における１００ＫＨｚのスイッチング波形を示している。図３に示すタイミングチャートは、スイッチング周波数ｆが１００ＫＨｚであるので、図２４に示すタイミングチャートと同じである。図４では、図２に示すタイミングチャートのＢ部（入力電流Ｉｉが低い部分）における２０ＫＨｚのスイッチング波形を示している。

図１に示す実施例１の力率改善回路は、図２３に示す従来の力率改善回路に対して、制御回路１０の構成のみが異なる。なお、図１に示すその他の構成は、図２３に示す構成と同一構成であるので、同一部分には同一符号を付し、その詳細な説明は省略する。

制御回路１０は、誤差増幅器１１１、電圧制御発振器（ＶＣＯ）１１５、ＰＷＭコンパレータ１１６を有して構成される。なお、誤差増幅器１１１及びＰＷＭコンパレータ１１６は、図２３に示すものと同じであるので、それらの説明は省略する。

ＶＣＯ１１５（本発明の周波数制御手段に対応）は、全波整流回路Ｂ１の負極側出力端Ｐ２と電流検出抵抗Ｒとの接続点に接続され、電流検出抵抗Ｒに流れる電流に比例した電圧値に応じて主スイッチＱ１のスイッチング周波数ｆを変化させた三角波信号（本発明の周波数制御信号に対応）を生成するもので、電流検出抵抗Ｒで検出された電圧が増加するに従って主スイッチＱ１のスイッチング周波数ｆが増加する電圧周波数変換特性を有している。

図５は実施例１の力率改善回路に設けられたＶＣＯの詳細な回路構成図である。ＶＣＯ１１５において、電流検出抵抗Ｒに抵抗Ｒ１が接続され、抵抗Ｒ１に直列に抵抗Ｒ２が接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点にはツェナーダイオードＺＤのカソードが接続され、ツェナーダイオードＺＤのアノードは制御電源Ｅ_Ｂの正極及びヒステリシスコンパレータ１１５ａの電源端子ｂに接続されている。抵抗Ｒ１と抵抗Ｒ２との接続点はヒステリシスコンパレータ１１５ａの入力端子ａに接続され、ヒステリシスコンパレータ１１５ａの接地端子ｃは制御電源Ｅ_Ｂの負極と抵抗Ｒ２の他端に接続されている。ヒステリシスコンパレータ１１５ａの出力端子ｄはＰＷＭコンパレータ１１６の一端子に接続されている。ヒステリシスコンパレータ１１５ａは、図７に示すように、入力端子ａに印加される電圧Ｅａが増加するに従って主スイッチＱ１のスイッチング周波数ｆが増加する電圧周波数変換特性ＣＶを有した三角波信号を発生する。

図５に示すＶＣＯ１１５では、図２に示す入力電流Ｉｉが最大値付近（Ａ部）に達したとき、電流検出抵抗Ｒの電圧が大きくなり、ツェナーダイオードＺＤが降伏するので、入力端子ａに印加される電圧Ｅａは、ツェナーダイオードＺＤの降伏電圧Ｖ_Ｚと制御電源電圧Ｅ_Ｂとの合計電圧（Ｖ_Ｚ＋Ｅ_Ｂ）、即ち上限設定電圧に設定される。また、入力電流Ｉｉが低い部分（Ｂ部）に達したとき、電流検出抵抗Ｒの電圧が小さくなり、制御電源Ｅ_ＢからツェナーダイオードＺＤを介して抵抗Ｒ２に電流が流れるので、入力端子ａに印加される電圧Ｅａは、制御電源電圧Ｅ_Ｂ、即ち下限設定電圧に設定される。さらに、入力電流Ｉｉが最大値付近と低い部分までの範囲の場合には、入力端子ａに印加される電圧Ｅａは、合計電圧（Ｖ_Ｚ＋Ｅ_Ｂ）と制御電源電圧Ｅ_Ｂとの範囲で徐々に変化する。

このため、図７に示すように、入力電流Ｉｉに比例した電圧が下限設定電圧Ｅ_Ｂ以下の場合に主スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ_１２（例えば２０ＫＨｚ）に設定し、入力電流Ｉｉに比例した電圧が上限設定電圧（Ｖ_Ｚ＋Ｅ_Ｂ）以上の場合に主スイッチＱ１のスイッチング周波数ｆを上限周波数ｆ_１１（例えば１００ＫＨｚ）に設定し、入力電流に比例した電圧が下限設定電圧Ｅ_Ｂから上限設定電圧（Ｖ_Ｚ＋Ｅ_Ｂ）までの範囲の場合に主スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ_１２から上限周波数ｆ_１１まで徐々に変化させるようになっている。

ＰＷＭコンパレータ１１６（本発明のパルス幅制御手段に対応）は、ＶＣＯ１１５からの三角波信号が−端子に入力され、誤差増幅器１１１からのフィードバック信号ＦＢが＋端子に入力され、図８に示すように、フィードバック信号ＦＢの値が三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号を主スイッチＱ１に印加して平滑コンデンサＣ１の出力電圧を所定電圧に制御する。

また、ＰＷＭコンパレータ１１６は、平滑コンデンサＣ１の出力電圧が基準電圧Ｅ１に達して、フィードバック信号ＦＢが低下すると、フィードバック信号ＦＢの値が三角波信号の値以上となるパルスオン幅を短くすることによって、出力電圧を所定電圧に制御する。即ち、パルス幅を制御している。

なお、ＶＣＯ１１５からの三角波信号の電圧の最大値、最小値は、周波数により変化しない。このため、誤差増幅器１１１のフィードバック信号ＦＢにより、周波数に関係なく、パルス信号のオン／オフのデューティ比が決定されるようになっている。また、スイッチング周波数ｆが変わることで、パルス信号のオン幅が変わっても、パルス信号のオン／オフのデューティ比は変わらない。

次に、このように構成された実施例１の力率改善回路の動作を図１乃至図８を参照しながら説明する。ここでは、制御回路１０の動作についてのみ説明する。

まず、誤差増幅器１１１は、平滑コンデンサＣ１の電圧と基準電圧Ｅ１との誤差を増幅して、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号ＦＢとしてＰＷＭコンパレータ１１６に出力する。

一方、ＶＣＯ１１５は、電流検出抵抗Ｒに流れる電流値に比例した電圧値に応じて主スイッチＱ１のスイッチング周波数ｆが変化した三角波信号を生成する。

ここで、図６のタイミングチャートを用いて説明すると、入力電流Ｉｉが最大値付近（例えば時刻ｔ_２〜ｔ_３、時刻ｔ_６〜ｔ_７）に達したときには、図５に示すツェナーダイオードＺＤが降伏するので、入力端子ａに印加される電圧Ｅａは、ツェナーダイオードＺＤの降伏電圧Ｖ_Ｚと制御電源電圧Ｅ_Ｂとの合計電圧（Ｖ_Ｚ＋Ｅ_Ｂ）、即ち上限設定電圧に設定される。このため、入力電流Ｉｉに比例した電圧が上限設定電圧（Ｖ_Ｚ＋Ｅ_Ｂ）以上の場合には、ＶＣＯ１１５により、主スイッチＱ１のスイッチング周波数ｆは、上限周波数ｆ_１１（例えば１００ＫＨｚ）に設定される。

次に、入力電流Ｉｉが低い部分（例えば時刻ｔ_０〜ｔ_１、時刻ｔ_４〜ｔ_５）に達したときには、図５に示す制御電源Ｅ_ＢからツェナーダイオードＺＤを介して抵抗Ｒ２に電流が流れるので、入力端子ａに印加される電圧Ｅａは、制御電源電圧Ｅ_Ｂ、即ち下限設定電圧に設定される。このため、入力電流Ｉｉに比例した電圧が下限設定電圧Ｅ_Ｂ以下の場合には、ヒステリシスコンパレータ１１５ａにより、主スイッチＱ１のスイッチング周波数ｆは、下限周波数ｆ_１２（例えば２０ＫＨｚ）に設定される。

さらに、入力電流Ｉｉが最大値付近と低い部分までの範囲（例えば時刻ｔ_１〜ｔ_２、時刻ｔ_３〜ｔ_４、時刻ｔ_５〜ｔ_６）の場合には、入力端子ａに印加される電圧Ｅａは、合計電圧（Ｖ_Ｚ＋Ｅ_Ｂ）と制御電源電圧Ｅ_Ｂとの範囲で徐々に変化する。このため、入力電流Ｉｉに比例した電圧が下限設定電圧Ｅ_Ｂから上限設定電圧（Ｖ_Ｚ＋Ｅ_Ｂ）までの範囲の場合には、主スイッチＱ１のスイッチング周波数ｆは下限周波数ｆ_１２から上限周波数ｆ_１１まで徐々に変化する。

次に、入力電流Ｉｉが最大値付近（例えば時刻ｔ_２〜ｔ_３、時刻ｔ_６〜ｔ_７）の場合には、ＰＷＭコンパレータ１１６は、図８に示すように、フィードバック信号ＦＢの値が上限周波数ｆ_１１を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が上限周波数ｆ_１１を持つ三角波信号の値未満のときにオフとなる上限周波数ｆ_１１を持つパルス信号を生成し、該パルス信号を主スイッチＱ１に印加する。

一方、入力電流Ｉｉが低い部分（例えば時刻ｔ_０〜ｔ_１、時刻ｔ_４〜ｔ_５）の場合には、ＰＷＭコンパレータ１１６は、図８に示すように、フィードバック信号ＦＢの値が下限周波数ｆ_１２を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が下限周波数ｆ_１２を持つ三角波信号の値未満のときにオフとなる下限周波数ｆ_１２を持つパルス信号を生成し、該パルス信号を主スイッチＱ１に印加する。

また、入力電流Ｉｉが最大値付近と低い部分までの範囲（例えば時刻ｔ_１〜ｔ_２、時刻ｔ_３〜ｔ_４、時刻ｔ_５〜ｔ_６）の場合には、ＰＷＭコンパレータ１１６は、下限周波数ｆ_１２から上限周波数ｆ_１１までの範囲で徐々に変化する周波数を持つパルス信号を生成し、該パルス信号を主スイッチＱ１に印加する。

このように、実施例１の力率改善回路によれば、入力電流Ｉｉに応じて主スイッチＱ１のスイッチング周波数ｆを変化させ、入力電流Ｉｉの低い部分でのスイッチング周波数ｆを低下させることで、図４に示すように、主スイッチＱ１のオン時間も長くなり、電流も増加し負荷ＲＬに電力を供給できる。また、スイッチング回数が減少するため、スイッチング損失も低減できる。

特に、主スイッチＱ１のスイッチング周波数ｆとして例えば１００ｋＨｚを上限周波数とし、人間の聞こえない周波数、例えば２０ｋＨｚを下限周波数とし、他の部分を入力電流Ｉｉにスイッチング周波数ｆを比例させたので、スイッチング損失を低減でき、また、可聴周波数以下となり、不快な騒音を発生することもない。

また、昇圧リアクトルＬ１の磁束は電流に比例するため、入力電流の最大値の時に最大周波数とし、他の部分は入力交流電源電圧Ｖｉに比例させて周波数を変化させても、昇圧リアクトルＬ１の磁束は最大値を上回ることはなく、昇圧リアクトルＬ１は大型化せず、スイッチング損失を低減できる。

また、昇圧リアクトルＬ１の電流に対するインダクタンス特性を、図１２に示すように電流が小さいときにインダクタンス値を大きくし、電流が大きいときにインダクタンス値を小さくなるようにしても良い。昇圧リアクトルＬ１に蓄えられるエネルギーは、（ＬＩ^２）／２で表され、インダクタンス値Ｌと電流Ｉとに比例するため、電流が小さい場合でも昇圧リアクトルＬ１に蓄えられるエネルギーは比較的大きい。このため、昇圧リアクトルＬ１の電流連続期間を増大でき、電流の実効値が減少するため、さらに損失を低減できる。なお、例えば、フェライト粉末とアモルファス粉末とを混合し、これらの混合率を適宜選択して、図１２に示すような特性を得ることができる。

また、主スイッチＱ１のスイッチング周波数ｆが下限周波数から上限周波数までの範囲に亙るので、発生するノイズも周波数に対して分散するから、ノイズを低減できる。このため、小型、高効率、低ノイズ化できる力率改善回路を提供できる。

これにより、スイッチング電源装置を小型、高効率化することができる。また、待機時等の消費電力が少ない場合には、入力電流が少なくなり、高周波で主スイッチＱ１をスイッチングした場合にはスイッチング損失の割合が大きくなり、より効率が低下する。従って、入力電流に、スイッチング周波数を比例させて変化させれば、低出力電力時には、スイッチング周波数が低下して、スイッチング損失を低減することができ。即ち、低出力電力時（待機時等）の効率を改善してＴＶ等の装置の消費電力を低減することができる。例えば、デジタル化されたＴＶ等の機能待機（チューナ及び制御回路の一部を動作させ番組表等の受信が可能な状態）等の低出力電力時の消費電力を低減できる。

また、従来の図２３に示す回路では、全波整流回路Ｂ１の正極側出力端Ｐ１から電圧を取り出しているため、制御回路１００を高耐圧用とする必要があったが、実施例１では、全波整流回路Ｂ１の負極側出力端Ｐ２から電圧を取り出しているため、制御回路１０が低耐圧用で済む。

図９は実施例２の力率改善回路の入力電流波形とＶＣＯに入力される電圧により変化するスイッチング周波数のタイミングチャートである。

図６に示す実施例１では、入力電流Ｉｉが低い部分に達したときに、ＶＣＯ１１５により、主スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ_１２（例えば２０ＫＨｚ）に設定したが、図９に示す実施例２では、入力電流Ｉｉが低い部分の場合で、下限周波数ｆ_１２未満では、ＶＣＯ１１５により、主スイッチＱ１の動作を停止させたことを特徴とする。この停止部分では、交流電源電流も少ないため、入力電流波形の歪みも最低限に抑えられる。

実施例３では、入力電流に比例した電圧が設定電圧以下の場合に主スイッチのスイッチング周波数を下限周波数（例えば２０ＫＨｚ）に設定し、入力電流に比例した電圧が設定電圧を超えた場合に主スイッチのスイッチング周波数を上限周波数（例えば１００ＫＨｚ）に設定したことを特徴とする。

図１０は実施例３の力率改善回路のＶＣＯの詳細な回路構成図である。図１０に示すＶＣＯ１１５Ａにおいて、全波整流回路Ｂ１の負極側出力端Ｐ２に抵抗Ｒ１が接続され、抵抗Ｒ１に直列に抵抗Ｒ２が接続されている。コンパレータ１１５ｂは、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧を＋端子に入力し、基準電圧Ｅｒ１を−端子に入力し、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧が基準電圧Ｅｒ１よりも大きいときＨレベルをトランジスタＴＲ１のベースに出力する。この場合、基準電圧Ｅｒ１を前記設定電圧に設定する。

トランジスタＴＲ１のエミッタは接地され、トランジスタＴＲ１のコレクタは、抵抗Ｒ３を介してトランジスタＴＲ２のベースと抵抗Ｒ４の一端と抵抗Ｒ５の一端とに接続されている。抵抗Ｒ４の他端は電源Ｖ_Ｂに接続され、抵抗Ｒ５の他端は接地されている。トランジスタＴＲ２のエミッタは抵抗Ｒ６を介して電源Ｖ_Ｂに接続され、トランジスタＴＲ２のコレクタはコンデンサＣを介して接地されている。

コンパレータ１１５ｃにヒステリシスを持たせるために、＋端子と出力端子との間には、抵抗Ｒ９を接続し、＋端子は、抵抗Ｒ８を介して接地されている。

コンパレータ１１５ｃは、コンデンサＣの電圧を−端子に入力している。また、コンデンサＣの放電に、出力端子からダイオードＤ及び抵抗Ｒ７の直列回路が−端子に接続されている。図１１に示すように、入力電流Ｉｉに比例した電圧が設定電圧以下の場合に主スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ_１２に設定した三角波信号を生成し、入力電流Ｉｉに比例した電圧が設定電圧を超えた場合に主スイッチＱ１のスイッチング周波数ｆを上限周波数ｆ_１１に設定した三角波信号を生成する。

次に、このように構成された実施例３の力率改善回路の動作を図１０及び図１１を参照しながら説明する。ここでは、ＶＣＯ１１５Ａの動作についてのみ説明する。

まず、ＶＣＯ１１５Ａは、電流検出抵抗Ｒに流れる電流に比例した電圧値に応じて主スイッチＱ１のスイッチング周波数ｆが変化した三角波信号を生成する。

ここで、図１１のタイミングチャートを用いて説明すると、入力電流Ｉｉに比例した電圧が設定電圧を超えた場合（例えば時刻ｔ_２〜ｔ_３、時刻ｔ_５〜ｔ_６）、コンパレータ１１５ｂからのＨレベルによりトランジスタＴＲ１がオンする。このため、電源Ｖ_Ｂから抵抗Ｒ４及びトランジスタＴＲ２のベースを介して抵抗Ｒ３に電流が流れるため、トランジスタＴＲ２のコレクタ電流が増大する。すると、トランジスタＴＲ２のコレクタに流れる電流によりコンデンサＣが短時間で充電される。即ち、コンデンサＣの電圧Ｅｃが上昇して、この電圧Ｅｃがコンパレータ１１５ｃに入力されるため、コンパレータ１１５ｃは、主スイッチＱ１のスイッチング周波数ｆを上限周波数ｆ_１１（例えば１００ＫＨｚ）に設定した三角波信号を生成する。

一方、入力電流Ｉｉに比例した電圧が設定電圧以下の場合（例えば時刻ｔ_０〜ｔ_２、時刻ｔ_３〜ｔ_５）、コンパレータ１１５ｂからＨレベルは出力されないため、トランジスタＴＲ１はオフとなる。このため、トランジスタＴＲ２のコレクタ電流が減少するため、コンデンサＣの充電時間が長くなる。即ち、コンデンサＣの電圧Ｅｃはゆるやかに上昇して、この電圧Ｅｃがコンパレータ１１５ｃに入力されるため、コンパレータ１１５ｃは、主スイッチＱ１のスイッチング周波数ｆを下限周波数ｆ_１２（例えば２０ＫＨｚ）に設定した三角波信号を生成する。

次に、入力電流Ｉｉに比例した電圧が設定電圧を超えた場合（例えば時刻ｔ_２〜ｔ_３、時刻ｔ_５〜ｔ_６）、ＰＷＭコンパレータ１１６は、フィードバック信号ＦＢの値が上限周波数ｆ_１１を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が上限周波数ｆ_１１を持つ三角波信号の値未満のときにオフとなる上限周波数ｆ_１１を持つパルス信号を生成し、パルス信号を主スイッチＱ１に印加する。

一方、入力電流Ｉｉに比例した電圧が設定電圧以下の場合（例えば時刻ｔ_０〜ｔ_２、時刻ｔ_３〜ｔ_５）、ＰＷＭコンパレータ１１６は、フィードバック信号ＦＢの値が下限周波数ｆ_１２を持つ三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が下限周波数ｆ_１２を持つ三角波信号の値未満のときにオフとなる下限周波数ｆ_１２を持つパルス信号を生成し、パルス信号を主スイッチＱ１に印加する。

このように実施例３の力率改善回路によれば、入力電流Ｉｉに比例した電圧が設定電圧以下の場合に主スイッチＱ１のスイッチング周波数を下限周波数に設定し、入力電流Ｉｉに比例した電圧が設定電圧を超えた場合に主スイッチＱ１のスイッチング周波数を上限周波数に設定しても、実施例１の効果とほぼ同等な効果が得られる。

なお、軽負荷時には、入力電流が小さくなるため、入力電流Ｉｉに比例した電圧が設定電圧以下の場合のみとなり、スイッチング周波数ｆは下限周波数ｆ_１２（例えば２０ＫＨｚ）のみに設定される。

図１３は実施例４の力率改善回路を示す回路構成図である。図１３に示す実施例４の力率改善回路は、待機時等の軽負荷時に主スイッチＱ１を低周波数（例えば２０ｋＨｚ）で動作させ、通常時（重負荷時）に主スイッチＱ１を高周波数（例えば１００ｋＨｚ）で動作させることを特徴とする。実施例４では、制御回路１０ａの構成が実施例１の制御回路１０と異なるのみであるので、この制御回路１０ａのみを説明する。

制御回路１０ａは、誤差増幅器１１１、平均電流検出部１１７、コンパレータ１１８、ＶＣＯ１１５ｅ、ＰＷＭコンパレータ１１６を有して構成される。

平均電流検出部１１７は、電流検出抵抗Ｒに流れる電流の平均値を検出する。コンパレータ１１８は、−端子に基準電圧Ｖ１が入力され、＋端子に平均電流検出部１１７から電流の平均値が入力され、電流の平均値が基準電圧Ｖ１を超えた場合にＨレベルをＶＣＯ１１５ｅに出力し、電流の平均値が基準電圧Ｖ１以下になった場合にＬレベルをＶＣＯ１１５ｅに出力する。

ＶＣＯ１１５ｅは、コンパレータ１１８からＨレベルを入力したときに、主スイッチＱ１のスイッチング周波数を１００ＫＨｚに設定した三角波信号を生成し、コンパレータ１１８からＬレベルを入力したときに、主スイッチＱ１のスイッチング周波数を２０ＫＨｚに設定した三角波信号を生成する。

ＰＷＭコンパレータ１１６は、ＶＣＯ１１５ｅからの三角波信号が−端子に入力され、誤差増幅器１１１からのフィードバック信号ＦＢが＋端子に入力され、フィードバック信号ＦＢの値が三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号を主スイッチＱ１に印加して平滑コンデンサＣ１の出力電圧を所定電圧に制御する。

以上の構成によれば、ＶＣＯ１１５ｅは、電流検出抵抗Ｒに流れる電流の平均値が基準電圧Ｖ１を超えた場合に、主スイッチＱ１のスイッチング周波数を１００ＫＨｚに設定した三角波信号を生成する。この場合、図１４に示すように、重負荷時には、スイッチング周波数が１００ＫＨｚに設定される。また、ＶＣＯ１１５ｅは、電流の平均値が基準電圧Ｖ１以下になった場合に主スイッチＱ１のスイッチング周波数を２０ＫＨｚに設定した三角波信号を生成する。この場合、図１４に示すように、軽負荷時には、スイッチング周波数が２０ＫＨｚに設定される。即ち、待機時等の軽負荷時には主スイッチＱ１は低周波数（２０ｋＨｚ）で動作し、通常時（重負荷時）は高周波数（１００ｋＨｚ）で動作させることができる。

また、ＴＶ等の装置では、待機時の信号をＴＶ装置側から入力して、この信号により主スイッチＱ１のスイッチング周波数を低下させることもできる。この場合には、待機時のみ効率を改善できる。さらに、この信号により主スイッチＱ１の動作を停止させ、力率改善回路の後に接続されるＤＣ／ＤＣコンバータで、待機時の電力を供給するようにすれば、さらに効率を改善できる。また、軽負荷時（待機時等）には、スイッチング周波数が低くなるので、スイッチング損失を低減でき、効率を向上できる。

図１５は実施例５の力率改善回路を示す回路構成図である。図１５に示す実施例５の力率改善回路は、電流検出抵抗Ｒに流れる電流の平均値が設定値以下になった場合に主スイッチＱ１のスイッチング動作を停止させ、平滑コンデンサＣ１の出力電圧が設定電圧以下となった場合に主スイッチのスイッチング動作を開始させることを特徴とする。実施例５では、制御回路１０ｂの構成が実施例１の制御回路１０と異なるのみであるので、制御回路１０ｂのみを説明する。

制御回路１０ｂは、誤差増幅器１１１、平均電流検出部１１７、コンパレータ１１９、ＯＳＣ１１４、コンパレータ１２０、ＰＷＭコンパレータ１１６を有して構成される。

平均電流検出部１１７は、電流検出抵抗Ｒに流れる電流の平均値を検出する。コンパレータ１１９は、−端子に基準電圧Ｖ２が入力され、＋端子に平均電流検出部１１７から電流の平均値が入力され、電流の平均値が基準電圧Ｖ２を超えた場合にＨレベルをＯＳＣ１１４に出力し、電流の平均値が基準電圧Ｖ２以下になった場合にＬレベルをＯＳＣ１１４に出力する。

ＯＳＣ１１４は、コンパレータ１１９からＨレベルを入力したとき、主スイッチＱ１のスイッチング周波数を１００ＫＨｚに設定した三角波信号を生成し、コンパレータ１１８からＬレベルを入力したときに、主スイッチＱ１のスイッチング動作を停止させるために三角波信号の発振動作を停止する。

ＰＷＭコンパレータ１１６は、ＯＳＣ１１４からの三角波信号が−端子に入力され、誤差増幅器１１１からのフィードバック信号ＦＢが＋端子に入力され、フィードバック信号ＦＢの値が三角波信号の値以上のときにオンで、フィードバック信号ＦＢの値が三角波信号の値未満のときにオフとなるパルス信号を生成し、該パルス信号を主スイッチＱ１に印加して平滑コンデンサＣ１の出力電圧を所定電圧に制御する。

コンパレータ１２０は、基準電圧Ｅ２が−端子に入力され、誤差増幅器１１１からのフィードバック信号ＦＢが＋端子に入力され、フィードバック信号ＦＢの値が基準電圧Ｅ２の値以上のときにＨレベルをＯＳＣ１１４に出力し、フィードバック信号ＦＢの値が基準電圧Ｅ２の値未満のときにＬレベルをＯＳＣ１１４に出力する。ＯＳＣ１１４は、コンパレータ１２０からＨレベルを入力したときのみ、停止した三角波信号の発振動作を再開させて、主スイッチＱ１のスイッチング周波数を１００ＫＨｚに設定した三角波信号を生成する。

以上の構成によれば、ＯＳＣ１１４は、電流検出抵抗Ｒに流れる電流の平均値が基準電圧Ｖ２を超えた場合に、主スイッチＱ１のスイッチング周波数を１００ＫＨｚに設定した三角波信号を生成し、電流の平均値が基準電圧Ｖ２以下になった場合に、主スイッチＱ１のスイッチング動作を停止させるために三角波信号の発振動作を停止する。また、ＯＳＣ１１４は、フィードバック信号ＦＢの値が基準電圧Ｅ２の値以上のときのみ（つまり、平滑コンデンサＣ１の出力電圧が設定電圧以下となった場合）、停止した三角波信号の発振動作を再開させて、主スイッチＱ１のスイッチング周波数を１００ＫＨｚに設定した三角波信号を生成する。

即ち、電流検出抵抗Ｒに流れる電流の平均値が設定値以下になった場合に主スイッチＱ１のスイッチング動作を停止させ、平滑コンデンサＣ１の出力電圧が設定電圧以下となった場合に主スイッチＱ１のスイッチング動作を開始させるので、さらに主スイッチＱ１のスイッチング損失を低減できる。

図１６は実施例６の力率改善回路を示す回路構成図である。実施例６の力率改善回路は、中央脚及び側脚を有するコアに巻回された主巻線と帰還巻線との間のリーケージインダクタンスにより、主スイッチをオン時にゼロ電流スイッチ（ＺＣＳ）を行なわせることにより損失を低減するとともに、コアの磁路を介して、リーケージインダクタンスに蓄えられたエネルギーをダイオードを介して負荷に帰還させることにより高効率化を図るものである。

また、この力率改善回路は、入力電流を正弦波状にするとともに平滑コンデンサの電圧を制御し、平滑コンデンサより負荷に電力を供給する連続モードの昇圧型の力率改善回路であり、主スイッチの電圧を平滑コンデンサの電圧にクランプするものである。連続モードとは、ダイオードＤ１に電流Ｄ１ｉが流れているときに、つまり、主巻線５ａに電流が流れているときに主スイッチＱ１を再びオンさせる動作モードである。

図１６において、全波整流回路Ｂ１は、交流電源Ｖａｃ１に接続され、交流電源Ｖａｃ１からの交流電源電圧を整流して正極側出力端Ｐ１及び負極側出力端Ｐ２に出力する。

昇圧リアクトルＬ２は、主巻線５ａ（巻数ｎ１）とこの主巻線５ａに直列に接続された帰還巻線５ｂ（巻数ｎ２）とを有し、主巻線５ａと帰還巻線５ｂとが電磁結合している。帰還巻線５ｂは、主巻線５ａに対して疎結合され、主巻線５ａと帰還巻線５ｂとの間のリーケージインダクタンスが大きくなっている。

全波整流回路Ｂ１の正極側出力端Ｐ１と負極側出力端Ｐ２との間には、昇圧リアクトルＬ２の主巻線５ａとダイオードＤ１と平滑コンデンサＣ１と電流検出抵抗Ｒとからなる第１直列回路が接続されている。

また、全波整流回路Ｂ１の正極側出力端Ｐ１と負極側出力端Ｐ２との間には、昇圧リアクトルＬ２と主スイッチＱ１と電流検出抵抗Ｒとからなる第２直列回路が接続されている。主スイッチＱ１と帰還巻線５ｂとの接続点と平滑コンデンサＣ１との間にはダイオードＤ２が接続されている。

制御回路１０の構成は、図１に示す制御回路１０の構成と同一構成であるので、ここでは、その詳細な説明は省略する。

次にこのように構成された実施例６の力率改善回路の動作を説明する。まず、主巻線５ａに電流が流れているため、ダイオードＤ１は導通状態であり、主スイッチＱ１をオンさせると、交流電源電圧Ｖｉを整流した電圧により、Ｖａｃ１→Ｂ１→５ａ→５ｂ→Ｑ１→Ｒ→Ｂ１→Ｖａｃ１で電流が流れる。このため、帰還巻線５ｂのリーケージインダクタンスＬｅ（図示せず）に電圧が印加されて、主スイッチＱ１に流れる電流はＥｏ／Ｌｅの傾きで増加する。従って、主スイッチＱ１の電流はゼロから始まるので、主スイッチＱ１はＺＣＳ動作となる。

なお、ダイオードＤ１が導通状態では、出力電圧Ｅｏ（平滑コンデンサＣ１の両端電圧）と同一電圧がリーケージインダンタンスLｅに印加される。ダイオードＤ１がオフした後、交流電源Vａｃ１の電圧が主巻線５ａに印加される。

また、帰還巻線５ｂの電流が増加すると同時に、ダイオードＤ１に流れる電流は減少してゼロとなり、ダイオードＤ１はオフ状態となる。リカバリー時間の間には、ダイオードＤ１のリカバリによるスパイク電流が主スイッチＱ１に流れるが、このスパイク電流はリーケージインダンタンスＬｅのインピーダンスにより制限される。

リカバリー時間が終了して、ダイオードＤ１の逆方向が回復し、帰還巻線５ｂの電流の増加率は減少する。入力電圧は、昇圧リアクトルＬ２の主巻線５ａの電圧が加わり、Ｖａｃ１→Ｂ１→５ａ→５ｂ→Ｑ１→Ｒ→Ｂ１→Ｖａｃ１で電流Ｑ１ｉが流れ、主スイッチＱ１の電流はＶａｃ１／５ａの傾きで上昇する。

次に、主スイッチＱ１をオフさせると、昇圧リアクトルＬ２の主巻線５ａに蓄えられたエネルギーにより、５ａ→Ｄ１→Ｃ１→Ｒ→Ｂ１→Ｖａｃ１→５ａで、ダイオードＤ１に電流が流れる。このため、平滑コンデンサＣ１が充電されるとともに、負荷ＲＬに電力が供給される。

同様に、帰還巻線５ｂに蓄えられたエネルギーにより主スイッチＱ１の電圧が上昇する。また、帰還巻線５ｂに蓄えられたエネルギーにより、５ｂ→Ｄ２→Ｃ１→Ｒ→Ｂ１→Ｖａｃ１→５ａ→５ｂでダイオードＤ２に電流が流れる。即ち、ダイオードＤ2を介して帰還巻線５ｂに蓄えられたエネルギーを負荷ＲＬに回生する。この時のエネルギー量は、昇圧リアクトルＬ２の帰還巻線５ｂに発生する電圧とリーケージインダクタンスＬｅの電流とで決定され、帰還巻線５ｂの巻数ｎ２が多いほど、発生電圧は高くなり、短い時間で放電は終了する。

この放電が完了した時刻において、ダイオードＤ２の電流がゼロとなり、逆特性が回復した後、再び、主スイッチＱ１をオンすると、ＺＣＳ動作を継続できる。また、制御回路１０は、整流出力電流波形が交流電源電圧Ｖｉを全波整流した波形と等しい波形になるように主スイッチＱ１のオンデューティを制御するので、昇圧型の力率改善回路を構成できる。

このように実施例６の力率改善回路によれば、主巻線５ａと帰還巻線５ｂとの間のリーケージインダクタンスＬｅにより、主スイッチＱ１をオンした時にダイオードリカバリーによるスパイク電流が流れなくなる。このため、ノイズが低減され、ノイズフィルタも小型化されるので、スイッチング電源の小型、高効率化を図ることができる。

また、リーケージインダクタンスＬｅにより、主スイッチＱ１をオン時にＺＣＳを行わせることにより、スイッチング損失及びスイッチングノイズを低減できるので、高効率、低ノイズ化を図ることができる。また、コアの磁路を介して、リーケージインダクタンスＬｅに蓄えられたエネルギーを負荷に帰還させることにより高効率化を図ることができる。

また、制御回路１０は、実施例１のように、入力電流が下限設定電流以下の場合に主スイッチＱ１のスイッチング周波数を下限周波数（例えば２０ＫＨｚ）に設定し、入力電流が上限設定電流以上の場合に主スイッチＱ１のスイッチング周波数を上限周波数（例えば１００ＫＨｚ）に設定し、入力電流が下限設定電流から上限設定電流までの範囲の場合に主スイッチＱ１のスイッチング周波数を下限周波数から上限周波数まで徐々に変化させるので、実施例１の効果と同様な効果が得られる。また、制御回路１０に代えて、実施例２乃至実施例５のいずれかの制御回路で構成しても良い。

図１７は実施例７の力率改善回路を示す回路構成図である。実施例７では、実施例１の構成に対して、制御回路１０ｄの構成が異なる。制御回路１０ｄは、出力電圧検出オペアンプ１１、乗算器１２、電流検出オペアンプ１３、パルス幅変調器１４を有して構成される。出力電圧検出オペアンプ１１は、図１に示す実施例１の誤差増幅器１１１に対応する。

出力電圧検出オペアンプ１１は、平滑コンデンサＣ１の電圧と基準電圧Ｖｒｅｆとの誤差を増幅し、誤差電圧を生成して乗算器１２に出力する。乗算器１２は、出力電圧検出オペアンプ１１からの誤差電圧と電流検出オペアンプ１３の出力（パルス幅変調器１４の入力）とを乗算して乗算出力電圧を電流検出オペアンプ１３に出力する。

電流検出オペアンプ１３は、電流検出抵抗Ｒで検出した入力電流に比例した電圧と乗算器１２からの乗算出力電圧との誤差を増幅し、誤差電圧を生成してこの誤差電圧を比較入力信号としてパルス幅変調器１４に出力する。また、電流検出オペアンプ１３は、上述したように、生成した誤差電圧を乗算器１２にフィードバックする。

なお、実施例７では、電流検出オペアンプ１３の出力を出力電圧検出オペアンプ１１からの誤差電圧に応じて可変するための電圧可変手段として乗算器１２を用いているが、乗算器１２の代わりに、除算器又は可変利得増幅器を用いることができる。

パルス幅変調器１４は、図１８（ａ）に示すように、電流検出抵抗Ｒに流れる電流に比例した電圧値に応じて主スイッチＱ１のスイッチング周波数ｆを変化させた三角波信号を発生するＶＣＯ１４１と、このＶＣＯ１４１からの三角波信号を＋端子に入力し、電圧検出オペアンプ１３からの比較入力信号を−端子に入力し、三角波信号の値が比較入力信号の値以上のときに例えばオン（Ｈレベル）で、三角波信号の値が比較入力信号の値未満のときに例えばオフ（Ｌレベル、例えばゼロ）となるパルス信号を生成し、該パルス信号を主スイッチＱ１のゲートに印加して平滑コンデンサＣ１の出力電圧を所定電圧に制御するコンパレータ１４２とを有する。ＶＣＯ１４１は、図１に示す実施例１のＶＣＯ１１５に対応する。コンパレータ１４２は、図１に示す実施例１のＰＷＭコンパレータ１１６に対応する。

図２０（ａ）と図２０（ｂ）はパルス幅変調器の入出力特性の一例を示す図である。図２０（ａ）は入力電圧ＥｓとデューティーサイクルＤが比例関係になっているパルス幅変調器の入出力特性であり、Ｅs＝Ｄの関係になる。図２０（ｂ）は入力電圧ＥｓとデューティーサイクルＤとがＥs＝１−Ｄの関係になっているパルス幅変調器の入出力特性である。

図１８（ａ）に示すパルス幅変調器１４では、入出力波形は、図１９の「出力１」のような波形になり、パルス幅変調器１４の入出力特性は図２０（ａ）のような特性になる。

また、コンパレータ１４２は、比較入力信号の値が三角波信号の値以上のときに例えばオンで、比較入力信号の値が三角波信号の値未満のときに例えばオフとなるパルス信号を生成し、該パルス信号をスイッチＱ１のゲートに印加して平滑コンデンサＣ１の出力電圧を所定電圧に制御しても良い。即ち、図１８（ａ）に示すコンパレータ１４２の入力端子の「＋」と「−」を逆に接続すると、出力電圧は反転し、入出力波形は、図１９の「出力２」のような波形になり、入出力特性は図２０（ｂ）のような特性になる。

図１８（ｂ）は、パルス幅変調器１４ａの他の構成例である。このパルス幅変調器１４ａは、比較入力信号をオペアンプからなる反転器１４３で反転してコンパレータ１４２の−端子に供給するようにしたものである。反転器１４３は、出力端子と−端子との間に抵抗ｒ２を接続し、−端子に抵抗ｒ１を介して比較入力信号を入力し、＋端子に抵抗ｒ３と抵抗ｒ４とで分圧された電圧を入力し、反転出力をコンパレータ１４２の−端子に出力する。

このような構成によれば、比較入力信号の電圧が低いときには、コンパレータ１４２の−端子の電圧が高くなるので、パルス幅変調器１４ａの入出力特性は図２０（ｂ）のようになり、デューティーサイクルＤが小さくなる。図１８（ｂ）に示すコンパレータ１４２の入力端子の「＋」と「−」を逆に接続すると、比較入力信号の電圧が高いときには、コンパレータ１４２の−端子の電圧が低くなるので、パルス幅変調器１４の入出力特性は図２０（ａ）のようになり、比較入力信号が低い電圧でデューティーサイクルＤが大きくなる。

次に、実施例７の力率改善回路の動作原理について説明する。ここでは、制御回路１０ｄの動作について説明する。

まず、昇圧リアクトルＬ１の電流が連続して流れているものとし、主スイッチＱ１がオンしているデューティーサイクル（主スイッチＱ１のスイッチング周期をＴ１とし、主スイッチＱ１のオン時間をＴ２とすると、オン時比率Ｔ２／Ｔ１に相当する。）をＤとすると、全波整流回路Ｂ１の両端電圧である入力電圧Ｅｉと、負荷ＲＬの両端電圧である出力電圧Ｅｏとの関係は、Ｅｏ／Ｅｉ＝１／（１−Ｄ）となる。

また、パルス幅変調器１４の特性が図１９に示すような特性であるとし、パルス幅変調器１４の入力電圧をＥｓとすると、Ｅｓ＝１−Ｄであるので、Ｅｓ＝１−Ｄ＝Ｅｉ／Ｅｏとなる。

出力電圧Ｅｏは、直流でほぼ一定値であり、入力電圧Ｅｉが半サイクルの正弦波であるので、入力電圧Ｅｓは電流検出オペアンプ１３の増幅出力であり、半サイクルの正弦波となる。乗算器１２は、電流検出オペアンプ１３の出力を出力電圧検出オペアンプ１１からの誤差電圧（直流電圧）の値に応じて可変し可変された電圧を第２基準電圧（半波の正弦波の基準電圧）として電流検出オペアンプ１３に出力する。電流検出オペアンプ１３は、電流検出抵抗Ｒで検出した電流に比例した電圧Ｖｒｓｈと半波の正弦波の基準電圧との誤差を増幅して半波の正弦波をパルス幅変調器１４に出力する。このため、電流検出抵抗Ｒにより検出された入力電流は、半波の正弦波となる。従って、電流検出抵抗Ｒに流れる入力電流は、入力電圧Ｅｉと比例して半波の正弦波となるため、力率を改善することができる。

また、乗算器１２の他方の入力端子には、出力電圧検出オペアンプ１１からの出力電圧が入力されているので、乗算器１２は、出力電圧検出オペアンプ１１からの出力電圧の値に応じて利得（出力）を可変する。このため、パルス幅変調器１４に入力される半波の正弦波電圧の大きさを変えることができる。

もし、何らかの理由により出力電圧Ｅｏが下がった場合には、出力電圧検出オペアンプ１１は、出力電圧Ｅｏの低下に応じて出力電圧を低下させる。そして、乗算器１２は、出力電圧検出オペアンプ１１の出力電圧の低下により利得（出力）を低下させるので、電流検出オペアンプ１３から出力される比較入力信号も低下し、パルス幅変調器１４は、電流検出オペアンプ１３からの比較入力信号の低下によりパルス信号の平均のデューティーサイクルＤを大きくする（図１９に示す出力１の場合）。このため、主スイッチＱ１のオンしている時間の割合が大きくなり、入力電流が増加するので、出力電圧Ｅｏが上昇して、出力電圧Ｅｏが一定に保持される。

次に、力率改善回路の全体の動作を図２１の各部の波形を参照しながら説明する。まず、交流電源Ｖａｃの正弦波の入力電圧Ｖｉが入力されると、正弦波の入力電流Ｉｉが流れる。そして、交流電源Ｖａｃの入力電圧Ｖｉが全波整流回路Ｂ１で整流されて全波整流電圧Ｅｉが出力される。

次に、主スイッチＱ１をオンすると、Ｂ１→Ｌ１→Ｑ１→Ｒ→Ｂ１と電流が流れる。次に、主スイッチＱ１は、オン状態からオフ状態に変わるとき、昇圧リアクトルＬ１に誘起された電圧により主スイッチＱ１の電圧が上昇する。また、主スイッチＱ１がオフとなるため、主スイッチＱ１に流れる電流は零になる。また、Ｌ１→Ｄ１→Ｃ１で電流が流れて、負荷ＲＬに電力が供給される。

このように主スイッチＱ１をスイッチング周波数でオン／オフすることにより、電流検出抵抗Ｒの両端には半サイクルの正弦波電流が流れる。そして、乗算器１２の一端には、電流検出オペアンプ１３からの電圧（図２１の「乗算器入力２」で示す負の半サイクルの正弦波電圧）が入力される。また、乗算器１２の他端には、出力電圧検出オペアンプ１１からの電圧（図２１の「乗算器入力１」で示す正の直流電圧）が入力される。この乗算器１２は、電流検出オペアンプ１３の出力を出力電圧検出オペアンプ１１からの誤差電圧（直流電圧）の値に応じて可変する。この可変された電圧は半波の正弦波の基準電圧となる。

そして、電流検出オペアンプ１３は、電流検出抵抗Ｒで検出した電流に比例した電圧Ｖｒｓｈと半波の正弦波の基準電圧との誤差を増幅して半波の正弦波をパルス幅変調器１４に出力する。図２１に示すように、「電流検出オペアンプ出力」は、入力と相似形の半サイクルの正弦波の出力電圧として出力される。

次に、図２１に示す「電流検出オペアンプ出力」がパルス幅変調器１４に入力されてパルス信号のパルス幅が制御される。このとき、パルス幅変調器１４は、図２０（ｂ）に示すような特性を有しているため、主スイッチＱ１のデューティーサイクルは、図２１に示すようになる。図２２に、この力率改善回路の実際の入力電圧Ｖｉと入力電流Ｉｉを示した。図２２に示す波形では、零電流の付近が正弦波から僅かにずれているが、非常に正弦波に近く、力率、歪率共に良い結果を示した。

このように実施例７の力率改善回路によれば、力率を改善できるとともに、乗算器１２に電流検出オペアンプ１３の出力を入力するようにしたので、全波整流回路Ｂ１の正極側出力端Ｐ１から出力される全波整流電圧を分割するための抵抗が不要になり、図２３に示す制御回路１００に対して部品点数を削減して簡単な構成とすることができ、安価で且つ回路の調整が簡単になる。

また、図２３に示す従来の力率改善回路では、（１）電流検出抵抗Ｒで電流を検出して、電流検出オペアンプ１３、パルス幅変調器１４を通り、主スイッチＱ１をＰＷＭ制御して、電流をコントロールするループ、（２）平滑コンデンサＣ１の出力電圧を検出して出力電圧検出オペアンプ１１、乗算器１２、電流検出オペアンプ１３、パルス幅変調器１４を通って主スイッチＱ１を制御し出力電圧をコントロールするループ、（３）全波整流回路Ｂ１からの電圧を検出して乗算器１２、パルス幅変調器１４を通って主スイッチＱ１を制御し出力電圧をコントロールするループの３つの負帰還ループを有していたが、この実施例７の力率改善回路では、全波整流回路Ｂ１からの電圧を検出して乗算器１２に入力する電圧検出ループを１つ減らすことができるため、このループに起因する制御回路１０ｄの不安定さがなくなり、２ループで回路を安定に制御できる。

また、制御回路１０ｄに有するパルス幅変調器１４内のＶＣＯ１４１により、実施例１のように、入力電流が下限設定電流以下の場合に主スイッチＱ１のスイッチング周波数を下限周波数（例えば２０ＫＨｚ）に設定し、入力電流が上限設定電流以上の場合に主スイッチＱ１のスイッチング周波数を上限周波数（例えば１００ＫＨｚ）に設定し、入力電流が下限設定電流から上限設定電流までの範囲の場合に主スイッチＱ１のスイッチング周波数を下限周波数から上限周波数まで徐々に変化させるので、実施例１の効果と同様な効果が得られる。また、制御回路１０ｄに代えて、実施例２乃至実施例５のいずれかの制御回路で構成しても良い。

本発明の力率改善回路は、ＡＣ−ＤＣ変換型の電源回路に適用可能である。

適用可能である。

実施例１の力率改善回路を示す回路構成図である。 実施例１の力率改善回路の入力電流波形とスイッチング周波数のタイミングチャートである。 図２に示すタイミングチャートのＡ部における１００ＫＨｚのスイッチング波形を示す図である。 図２に示すタイミングチャートのＢ部における２０ＫＨｚのスイッチング波形を示す図である。 実施例１の力率改善回路に設けられたＶＣＯの詳細な回路構成図である。 実施例１の力率改善回路の入力電流波形とヒステリシスコンパレータに入力される電圧とこの電圧により変化するスイッチング周波数のタイミングチャートである。 実施例１の力率改善回路のＶＣＯの特性を示す図である。 実施例１の力率改善回路のＶＣＯの周波数の変化に応じてＰＷＭコンパレータのパルス周波数が変化した様子を示す図である。 実施例２の力率改善回路の入力電流波形とヒステリシスコンパレータに入力される電圧により変化するスイッチング周波数のタイミングチャートである。 実施例３の力率改善回路のＶＣＯの詳細な回路構成図である。 実施例３の力率改善回路の入力電流波形とコンデンサの電圧とこの電圧により変化するスイッチング周波数のタイミングチャートである。 昇圧リアクトルの電流に対するインダクタンス特性を示す図である。 実施例４の力率改善回路を示す回路構成図である。 実施例４の力率改善回路において軽負荷時にスイッチング周波数を低下させた様子を示す図である。 実施例５の力率改善回路を示す回路構成図である。 実施例６の力率改善回路を示す回路構成図である。 実施例７の力率改善回路を示す回路構成図である。 実施例７の力率改善回路内の制御回路に設けられたパルス幅変調器を示す構成図である。 パルス幅変調器の入出力波形を示す図である。 パルス幅変調器の入出力特性の１例を示す図である。 実施例７の力率改善回路の各部の波形を示す図である。 実施例７の力率改善回路の入力電圧と入力電流の波形を示す図である。 従来の力率改善回路を示す回路構成図である。 従来の力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートである。 図２４に示すタイミングチャートのＡ部における１００ＫＨｚのスイッチング波形を示す図である。 図２４に示すタイミングチャートのＢ部における１００ＫＨｚのスイッチング波形を示す図である。

符号の説明

Ｖａｃ１ 交流電源
Ｂ１ 全波整流回路
Ｑ１ 主スイッチ
ＲＬ 負荷
Ｒ 電流検出抵抗
Ｒ１〜Ｒ９ 抵抗
Ｌ１，Ｌ２ 昇圧リアクトル
Ｃ１ 平滑コンデンサ
Ｄ１，Ｄ２ ダイオード
ＺＤ ツェナーダイオード
５ａ １次巻線
５ｂ ２次巻線
１０，１０ａ，１０ｂ，１０ｄ，１００ 制御回路
１１ 出力電圧検出アンプ
１２，１１２ 乗算器
１３ 電流検出オペアンプ
１４ パルス幅変調器
１１１，１１３ 誤差増幅器
１１４ 発振器（ＯＳＣ）
１１５，１１５ｅ，１４１ 電圧制御発振器（ＶＣＯ）
１１５ａ ヒステリシスコンパレータ
１１５ｂ，１１５ｃ，１１８，１１９，１２０，１４２ コンパレータ
１１６ ＰＷＭコンパレータ
１１７ 平均電流検出部

Claims (10)

1. 交流電源の交流電源電圧を整流回路で整流した整流電圧を昇圧リアクトルを介して入力して主スイッチによりオン／オフして交流電源電流を正弦波状にすることにより入力力率を改善するとともに、直流の出力電圧に変換する力率改善回路であって、
   前記主スイッチのスイッチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の値に応じて制御する制御手段を有することを特徴とする力率改善回路。
2. 主巻線とこの主巻線に直列に接続され且つ前記主巻線と疎結合する帰還巻線とを有する昇圧リアクトルと、
   交流電源の交流電源電圧を整流する整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの前記主巻線と第１ダイオードと平滑コンデンサとからなる第１直列回路と、
   前記整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの前記主巻線と前記帰還巻線と主スイッチとからなる第２直列回路と、
   前記主スイッチと前記昇圧リアクトルの前記帰還巻線との接続点と前記平滑コンデンサとの間に接続された第２ダイオードと、
   前記主スイッチをオン／オフ制御することにより交流電源電流を正弦波状にするとともに前記平滑コンデンサの出力電圧を所定電圧に制御し且つ前記主スイッチのスイッチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の値に応じて制御する制御手段と、
   を有することを特徴とする力率改善回路。
3. 前記制御手段は、
   前記出力電圧と基準電圧との誤差を増幅して誤差電圧信号を生成する誤差電圧生成手段と、
   前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流を検出する電流検出手段と、
   この電流検出手段で検出された電流の値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、
   前記誤差電圧生成手段の誤差電圧信号に基づきパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたパルス信号を生成し、パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段と、
   を有することを特徴とする請求項１又は請求項２記載の力率改善回路。
4. 前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流が下限設定電流以下の場合に前記スイッチング周波数を下限周波数に設定し、前記電流が上限設定電流以上の場合に前記スイッチング周波数を上限周波数に設定し、前記電流が前記下限設定電流から前記上限設定電流までの範囲の場合に前記スイッチング周波数を前記下限周波数から前記上限周波数まで徐々に変化させることを特徴とする請求項１乃至請求項３のいずれか１項記載の力率改善回路。
5. 前記制御手段は、前記電流が前記下限設定電流未満の場合には前記主スイッチのスイッチング動作を停止させることを特徴とする請求項４記載の力率改善回路。
6. 前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流が設定電流以下の場合に前記スイッチング周波数を最低周波数に設定し、前記電流が前記設定電流を超えた場合に前記スイッチング周波数を最高周波数に設定することを特徴とする請求項１乃至請求項３のいずれか１項記載の力率改善回路。
7. 前記昇圧リアクトルは、該昇圧リアクトルに流れる電流の値が増加した場合にインダクタンス値が減少する特性を有することを特徴とする請求項１乃至請求項６のいずれか１項記載の力率改善回路。
8. 前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の平均値が設定値以下になった場合に前記主スイッチのスイッチング周波数を低下させることを特徴とする請求項１又は請求項２又は請求項７記載の力率改善回路。
9. 前記制御手段は、前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流の平均値が設定値以下になった場合に前記主スイッチのスイッチング動作を停止させ、前記出力電圧が設定電圧以下となった場合に前記主スイッチのスイッチング動作を開始させることを特徴とする請求項１又は請求項２又は請求項７記載の力率改善回路。
10. 前記制御手段は、
    前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主スイッチに流れる電流を検出する電流検出手段と、
    前記出力電圧と第１基準電圧との誤差を増幅して誤差電圧信号を生成する誤差電圧生成手段と、
    前記電流検出手段で検出された電流に比例した電圧と第２基準電圧との誤差を増幅して出力する電流検出増幅手段と、
    この電流検出増幅手段の出力を前記誤差電圧生成手段からの誤差電圧信号の値に応じて可変し可変された電圧を前記第２基準電圧として前記電流検出増幅手段に出力する電圧可変手段と、
    前記電流検出手段で検出された電流の値に応じて前記主スイッチのスイッチング周波数を変化させた周波数制御信号を生成する周波数制御手段と、
    前記電流検出増幅手段の出力の値に応じてパルス幅を制御し且つ前記周波数制御手段で生成された前記周波数制御信号に応じて前記主スイッチのスイッチング周波数を変化させたパルス信号を生成し、パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御手段と、
    を有することを特徴とする請求項１又は請求項２又は請求項７記載の力率改善回路。
    

Images