WO2002013257A2 - Mittels feldeffekt steuerbares halbleiterschaltelement mit zwei steuerelektroden - Google Patents
Mittels feldeffekt steuerbares halbleiterschaltelement mit zwei steuerelektroden Download PDFInfo
- Publication number
- WO2002013257A2 WO2002013257A2 PCT/EP2001/008718 EP0108718W WO0213257A2 WO 2002013257 A2 WO2002013257 A2 WO 2002013257A2 EP 0108718 W EP0108718 W EP 0108718W WO 0213257 A2 WO0213257 A2 WO 0213257A2
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- zone
- connection
- electrode
- insulation layer
- semiconductor
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 116
- 230000005669 field effect Effects 0.000 title claims abstract description 16
- 238000009413 insulation Methods 0.000 claims description 54
- 239000007772 electrode material Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000007704 transition Effects 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
Definitions
- the present invention relates to a semiconductor component which can be controlled by means of a field effect, in particular a field effect transistor (FET).
- FET field effect transistor
- conventional FETs have a first connection electrode (source electrode) which is connected to a first connection zone (source zone) of a semiconductor body, and a second connection electrode (drain electrode) which is connected to a second connection zone of the semiconductor body.
- a control electrode gate electrode
- the control electrode can be arranged on a surface of the semiconductor body or can extend into the semiconductor body in the case of so-called trench FETs.
- a channel zone that is doped complementarily to the source and drain zone is arranged between these two zones.
- the gate electrode is arranged adjacent to the channel zone and serves to create a conductive channel in the channel zone when a drive potential is applied, in order to enable a current flow in the semiconductor body when a voltage is applied between the drain and source electrodes.
- the task of the gate electrode in these FETs is a normally conductive channel between see drain and source electrodes pinch off by applying a drive potential to the gate electrode in order to prevent current flow between the source and drain electrodes when a supply voltage is present between these electrodes.
- the aim is for the FET to have a low switch-on resistance and a high dielectric strength, or a high breakdown voltage.
- the switch-on resistance is defined as the quotient of the voltage between the drain and source electrodes and the drain current flowing between these electrodes.
- the breakdown voltage is the drain-source voltage at which a normally-off FET breaks down when the gate is not driven.
- the breakdown voltage can be increased by a thicker insulation layer between the gate electrode and the semiconductor body. However, this measure is at the expense of. On resistance and increases the value of a parasitic capacitance between the gate electrode and the drain electrode. The increase in this capacity increases the switching losses of the FET at high switching frequencies.
- the drain zone from a more heavily doped first zone adjacent to the drain electrode and a less heavily doped second zone which extends between the first zone and the channel zone.
- the dielectric strength is largely determined by the doping concentration and the dimension of the second zone in the direction of the current flow.
- the on-resistance increases with decreasing doping of the second zone and with increasing dimension of the second zone.
- the aim of the present invention is to provide a semiconductor component which can be controlled by means of a field effect and in which a high breakdown voltage can be achieved with a low on-resistance or with low switching losses and which can also be realized in a space-saving manner.
- the semiconductor arrangement has a semiconductor body with a doped first connection zone to which a first connection electrode is connected and with a second connection zone to which a second connection electrode is connected.
- the semiconductor arrangement furthermore has a first control electrode, which is insulated from the semiconductor body by a first insulation layer and which can be connected to a first control potential.
- the first control electrode serves to control a conductive channel between the first and second connection terminals and is preferably formed adjacent to the first connection zone.
- the semiconductor component according to the invention has a second control electrode arranged adjacent to the first electrode, which is insulated by a second insulation layer in which the semiconductor body is arranged and which can be connected to a second control potential.
- the second electrode which is preferably completely formed in the second connection zone, serves the first "Shield" the control electrode when a supply voltage is present between the connection electrodes or the connection zones, ie it reduces a field strength acting on the first insulation layer of the first control electrode.
- the first insulation layer can be reduced compared to conventional semiconductor components of this type with the same dielectric strength. On the one hand, this reduces the on-resistance and, on the other hand, the values of parasitic capacitances between the first control electrode and the second connection zone (gate-drain electrode), which leads to lower switching losses.
- the voltage between the first and second connection electrodes largely drops in the area of the second control electrode, the doping of the second connection zone can be increased compared to conventional FET without stressing the insulation layer of the first control electrode with a higher field strength. This leads to a further reduction in the on-resistance.
- the thickness of the first insulation layer is less than the thickness of the second insulation layer.
- the switching losses of the semiconductor component according to the invention are influenced by the thickness of the first insulation layer, the first insulation layer being as thin as possible in order to minimize these switching losses.
- the first connection zone and the second control electrode are preferably connected to a common potential.
- a common potential has to be provided for the second control electrode and the first connection zone, as a result of which the wiring outlay in the semiconductor component is reduced.
- the second connection zone has a first zone adjoining the second connection electrode and a second zone adjoining the first zone, the second zone preferably being less doped than the first zone.
- IGBT Insulated Gate Bipolar Transistor
- the first zone and the second zone are complementarily doped, while they are of the same conductivity type for producing a field effect transistor.
- the present invention in particular the provision of a second control electrode adjacent to the first control electrode, can be used both for normally-off field-effect transistors and for normally-on field-effect transistors.
- a channel zone is provided which is doped to complement the first and second connection zones and which is formed between the first connection zone and the second connection zone or the second zone of the second connection zone.
- the first control electrode extends adjacent to the channel zone from the first connection zone to the second connection zone, in order to produce a conductive channel in the channel zone when a control potential is applied to the first control electrode.
- the first control electrode and the second control electrode are arranged one above the other in the vertical direction of the semiconductor body.
- This arrangement is used in particular in the case of vertical semiconductor components in which the first connection electrode is arranged on a front side of the semiconductor body and in which the second connection electrode is arranged on a rear side of the semiconductor body, where in which the current-carrying path extends through the semiconductor body in the vertical direction.
- the first and second control electrodes are preferably arranged separated by an insulation layer in a common trench which extends in the vertical direction into the semiconductor body. This arrangement enables the second control electrode to be produced in an uncomplicated manner within the scope of known processes for producing field-effect-controlled semiconductor components.
- first and the second control electrodes are arranged next to one another in the lateral direction of the semiconductor body.
- the first and second electrodes can also be arranged next to one another in a common trench, the two electrodes being separated by an insulation layer and the second electrode preferably being longer than the first electrode in the vertical direction of the semiconductor body.
- a doped zone is formed in a transition region of the semiconductor body between the first and second control electrodes and is doped complementarily to the surrounding semiconductor region.
- the present invention furthermore relates to a method for producing a semiconductor component according to the invention.
- Figure 1 shows a semiconductor device according to the invention according to a first embodiment of the invention in a side view in cross section.
- FIG. 2 shows a semiconductor arrangement according to FIG. 1 in a top view of the sectional plane AA 1 shown in FIG. 1 .
- FIG. 3 shows a semiconductor arrangement according to the invention in accordance with a further embodiment of the invention in a lateral sectional illustration.
- FIG. 4 shows a self-conducting semiconductor arrangement according to the invention in a lateral representation in cross section.
- FIG. 5 shows a further embodiment of a semiconductor arrangement according to the invention in a lateral view
- FIG. 6 shows a semiconductor arrangement according to the invention, in which a first and a second control electrode are arranged next to one another in a common trench.
- FIG. 7 shows a semiconductor arrangement according to the invention with first and second control electrodes arranged next to one another.
- FIG. 8 shows an electrical equivalent circuit diagram of the semiconductor arrangement according to the invention.
- the present invention is illustrated in the following exemplary embodiments with the aid of an n-conducting field effect transistor (FET).
- FET field effect transistor
- the explanations naturally also apply to p-type semiconductor components, in which case n-type zones have to be replaced by p-type zones, and vice versa.
- the source zone of an FET can be ⁇ ⁇ M t ⁇ -
- IQ is CQ 0 ⁇ H 0 ⁇ tr 0 Di 03 rt ⁇ - - 1 0 K 0 K LQ 0 ⁇ ⁇ -3
- the semiconductor device according to the invention appears to the outside like a field effect transistor, i.e. there is a first connection terminal 90, S which corresponds to the source electrode, there is a second connection terminal 92, D which corresponds to the drain electrode and there is a first control terminal G which corresponds to the gate electrode.
- the switching behavior of the semiconductor component according to the invention also corresponds to that of a field effect transistor, in particular a MOS-FET, the semiconductor component according to the invention having a lower switch-on resistance and lower switching losses than conventional MOS-FET.
- FIG. 3 shows a further exemplary embodiment of a semiconductor component according to the invention in a lateral sectional view, the structure of which essentially corresponds to that of the semiconductor component according to FIG. 1.
- the first control electrode 40, 42, 44 only just extends into the second connection zone 30, the first connection electrode 40 (reference symbols for the other cells are omitted for reasons of clarity) in the exemplary embodiment according to FIG 3 far into the second connection zone 30.
- the second connection zone 30 consists of a heavily doped first zone 301, which connects to the second connection electrode 92.
- n-doped zone 303 Adjacent to the first zone is an n-doped zone 303, which is preferably embodied as an epitaxial layer and to which a further n-doped zone 304 adjoins in the vertical direction of the semiconductor body 100 and which adjoins the regions between those in the lateral direction lying first
- FIG. 4 A further exemplary embodiment of the semiconductor component according to the invention is shown in a side sectional illustration in FIG. 4.
- second electrodes 66, 68 are arranged at a distance from the first electrodes 40, 42 in the vertical direction of the semiconductor body and have a greater extent in the lateral direction of the semiconductor body than the first control electrodes 40, 42.
- Regions of the second connection zone 30 are preferred , which extend between the first control electrodes 40, 42 and the second control electrodes 66, 68, p-doped, as indicated in FIG. 4 by the areas 310, 312 shown in broken lines.
- the second control electrodes 66, 68 are completely surrounded by insulation layers 76, 78, which are preferably thicker than the insulation layers 50, 52 of the first control electrodes.
- the distances between the second and second control electrodes 66, 68 and thus the dimensions of the conductive channel between the first and second connection electrodes 90, 92 can be influenced by the lateral extent of the second control electrodes 66, 68. It applies that the field strength that ultimately acts on the thinner insulation layer 50, 52 of the first control electrodes 40, 42 is lower, the smaller the distances between the second control electrodes 66, 68.
- the second control electrodes 66, 68 act in the manner of a field plate grid on which the voltage drop is greater the finer the grid, ie the closer the individual electrodes 66, 68 are to one another.
- the second connection zone 30 can also consist of a first zone 301 and a second zone 303, 304, which in turn can have an eptaxia layer 303.
- FIG. 5 shows a further embodiment of the semiconductor component according to the invention, in which first control electrodes 48, 49 and second control electrodes 67, 69 are arranged next to one another in a common trench 110, 112, 114 of the semiconductor body 100, the first and second control electrodes 48 , 68; 49, 69 are each separated from one another and from the semiconductor body 100 by an insulation layer 77, 79.
- first control electrodes 48, 49 and second control electrodes 67, 69 are arranged next to one another in a common trench 110, 112, 114 of the semiconductor body 100, the first and second control electrodes 48 , 68; 49, 69 are each separated from one another and from the semiconductor body 100 by an insulation layer 77, 79.
- the second control electrode 67, 69 extends in the vertical direction of the semiconductor body 100 further into the second connection zone 30 than the first connection electrode 48, 49, which only just up to the second connection zone 30, surrounded by the insulation layer 77.
- the thickness of the insulation layer that separates the first control electrodes 48, 49 from the semiconductor body is thinner than the thickness of the insulation layer that separates the second electrode 67, 69 from the semiconductor body 100.
- the first control electrodes 48, 49 and the second control electrodes 67, 69 can be plate-shaped, two first control electrodes 48 each flanking a second control electrode 67.
- the first control electrodes 48 can also completely surround the second control electrode 67 in the upper region.
- the first control electrodes 48, 49 can be connected or connected to a common first control potential, and the second control electrodes 67, 69 can be connected or connected to a common control potential.
- FIG. 6 shows an exemplary embodiment of a channel - Finding a semiconductor device in which the first connection zone 30 directly reaches up to the second connection zone 20, 24.
- the second connection zone 30 exists from an n-doped first zone 301, which is formed adjacent to the second connection electrode 92 and from an n-doped second zone 306, which is arranged between the first zone 301 and the second connection zone 20, 24.
- the conductive channels between the control electrodes 60, 62 which are at a fixed control potential, preferably the potential of the first connection electrode 90, are also pinched off and the semiconductor arrangement is blocked.
- the insulation layer 70, 72 of the second control electrodes 60, 62 is thicker than the insulation layer around the first control electrodes 40, 42.
- first control electrode 40, 42 and a second control electrode 61, 63 are arranged next to one another in the lateral direction of the semiconductor body, the first control electrodes 40, 42 being formed by first insulation layers 50, 52 and the second control electrodes 61, 63 are each surrounded by second insulation layers 71, 73.
- the first control electrodes 40, 42 are arranged adjacent to first connection zones 20, 22, which are connected to a first connection electrode 90, S, which is arranged on a front side of the semiconductor body 100.
- a second connection electrode 92, D is arranged on a rear side of the semiconductor body 100.
- the 7 serves to contact a second connection zone 30, which in the exemplary embodiment according to FIG.
- a p-conductive channel zone 80 is formed, along which the first control electrodes 40, 42 extend from the front of the semiconductor body 100 into the extend first connection zone 30.
- Further p-doped zones 85, 86, 87 are formed between the first and second control electrodes 40, 42, 61, 63 above the drain zone 30 and below the source electrode 90, and are insulated from the source electrode 90 by insulating layers 185, 186, 187, 188 are isolated.
- the second scattering electrodes 61, 63 shield the first control electrodes and prevent large field strengths on the first insulation layers 50, 52.
- the p-doped zones 85, 86, 87, 88 between the first and second control electrodes 40, 42 , 61, 63, which are not connected to the source electrode 90, are at the potential of the upper part of the second zone 302, which changes with the potential at the drain electrode 92.
- the areas where the control electrodes 40, 42 and the p-doped zones overlap contribute to the gate-drain capacitance.
- the electrodes 61, 63 shield the first control electrodes 40, 42 from the drain potential, so that a displacement current, which is caused by a change in the drain potential, is partially taken over by the second control electrodes 61, 63.
- the invention further relates to a method for producing a semiconductor component according to the invention, which is to be explained with reference to FIG. 1 FIG. 1 .
- a semiconductor body 100 which has a first connection zone 20, 22, 24 of a first conductivity type n, a second connection zone 30 of the first conductivity type n and a channel zone 80 arranged between the first and second connection zones 20, 22, 24, 30 has a second conduction type p.
- a next method step starting from a front side 102 of the semiconductor body 100, at least one trench 110, 112, 114 is produced in the semiconductor body 100, the trench 110, 112, 114 passing through the first connection zone 20, 22, 24 and through the channel zone 80 extends into the second connection zone 30.
- an insulation layer which forms the later first and second insulation layers 50, 52, 54, 70, 72, 74, is applied to side surfaces of the trenches 110, 112, 114.
- a first layer of an electrode material is introduced into the trenches 110, 112, 114, which partially fills the trenches.
- the height of the first layer preferably does not reach into the channel zone 80, as a result of which the second control electrodes 60, 62, 64 are completely formed in the second connection zone 30.
- a further insulation layer is then applied to the first layer of electrode material in the trenches, this further insulation layer and the insulation layer already applied to the side walls in the region of the second electrodes forming the second insulation layers 70, 72, 74 of the second control electrodes 60, 62, 64 ,
- a further layer of electrode material is placed in the electrodes to form the first control electrodes Trenches 110, 112, 114 deposited, which fills the trenches 11, 112, 114 preferably almost completely.
- the applied to the side walls of the trenches 110, 112, 114 after the production of the second electrodes 60 , 62, 64 exposed insulation layer is made thinner.
- the insulation layer preferably consists of a semiconductor oxide; the thickness of the oxide layer is preferably reduced by so-called "oxide polishing". It is also possible to remove the first insulation layer after producing the second electrodes 60, 62, 64 up to the height of the second electrodes 60, 62, 64, for example by etching, and then to apply a further thinner insulation layer to the side walls of the trenches ,
- a second connection electrode is applied to a rear side of the semiconductor body in order to arrive at the arrangement according to FIG. 1.
- the second connection zones 20, 22, 24 can also only be produced after the trenches 110, 112, 114 have been produced by doping the surface of the semiconductor body, after the electrodes 40, 42, 44, 60, 62, 64 in the trenches 110, 112, 114 are made.
- connections are to be provided which are on one of the surfaces of the Semiconductor body 100 are accessible.
- the first as well as for the second electrodes 40, 42, 44, 60, 62, 64 there is the possibility for this purpose, starting from the front surface 102 of the semiconductor body, to make contact holes up to the respective electrodes, which the electrodes 40, 42, 44; 60, 62, 64 meet in one place and in which connections can be made isolated from the surrounding material. It is also possible to leave recesses above the lower second electrodes 60, 62, 64 in the manufacture of the first electrodes, in which openings connections can then be made.
- the electrodes can also be designed such that they are exposed at the edges of the cell field on the surface in order to be contacted.
- connections for both the first and for the second electrodes can, as shown in FIG. 2, be designed as a common plate, one plate contacting all first electrodes and another plate contacting all second electrodes, and both plates extend in the vertical direction to the front of the semiconductor body and are each surrounded by an insulation layer 75.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electronic Switches (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
Die vorliegende Erfindung betrifft eine mittels Feldeffekt steuerbare Halbleiteranordnung, die einen Halbleiterkörper (100) mit einer dotierten ersten und zweiten Anschlusszone (20, 22, 24, 30), an die Anschlusselektroden (90, 92) zum Anlegen von Versorgungspotentialen angeschlossen sind, aufweist. Eine erste Steuerelektrode (40, 42, 44; 48, 49) ist gegenüber dem Halbleiterkörper (100; 200) isoliert und an ein erstes Ansteuerpotential anschließbar. Benachbart zu der ersten Elektrode (60, 62, 64; 66, 68; 67, 69; 61, 63) angeordnet, die isoliert in dem Halbleiterkörper (100) angeordnet ist und die an ein zweites Ansteuerpotential anschließbar ist.
Description
Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden
Die vorliegende Erfindung betrifft ein mittels Feldeffekt steuerbares Halbleiterbauelement, insbesondere einen Feldeffekttransistor (FET) .
Der grundsätzliche Aufbau herkömmlicher Feldeffektransistoren ist beispielsweise in Stengl/Tihanyi : "Leistungs-MOSFET Pra- xis", Pflaum Verlag, München, 1992 auf den Seiten 29 bis 33 beschrieben. Danach weisen herkömmliche FET eine erste Anschlusselektrode (Source-Elektrode) die an eine erste Anschlusszone (Source-Zone) eines Halbleiterkörpers angeschlossen ist, und eine zweite Anschlusselektrode (Drain- Elektrode) , die an eine zweite Anschlusszone des Halbleiterkörpers angeschlossen ist, auf. Zur Steuerung eines leitenden Kanals zwischen der ersten und zweiten Anschlusselektrode, bzw. der ersten und zweiten .Anschlusszone, in dem Halbleiterkörper ist eine Steuerelektrode (Gate-Elektrode) vorgesehen, die gegenüber dem Halbleiterkörper isoliert ist und die an ein Ansteuerpotential anschließbar ist. Die Steuerelektrode kann dabei auf einer Oberfläche des Halbleiterkörpers angeordnet sein oder sich bei sogenannten Graben-FET in den Halbleiterkörper hinein erstrecken.
Bei sogenannten selbstsperrenden FET ist eine Kanalzone, die komplementär zu der Source- und Drain-Zone dotiert ist, zwischen diesen beiden Zonen angeordnet. Die Gate-Elektrode ist dabei benachbart zu der Kanalzone angeordnet und dient dazu bei Anlegen eines Ansteuerpotentials einen leitenden Kanal in der Kanalzone zu erzeugen, um bei Anlegen einer Spannung zwischen der Drain- und Source-Elektrode einen Stromfluss in dem Halbleiterkörper zu ermöglichen.
Bei selbstleitenden FET ist üblicherweise keine komplementär dotierte Kanalzone vorhanden. Aufgabe der Gate-Elektrode ist es bei diesen FET einen normalerweise leitenden Kanal zwi-
sehen Drain- und Source-Elektrode durch Anlegen eines Ansteuerpotentials an die Gate-Elektrode abzuschnüren, um einen Stromfluss zwischen der Source- und Drain-Elektrode bei einer zwischen diesen Elektroden anliegenden VersorgungsSpannung zu unterbinden.
Für viele Anwendungen ist es angestrebt, dass der FET einen geringen Einschaltwiderstand und eine hohe Spannungsfestigkeit, bzw. eine hohe Durchbruchspannung, aufweist. Der Ein- schaltwiderstand ist definiert als Quotient aus der Spannung zwischen Drain- und Source-Elektrode und dem zwischen diesen Elektroden fließenden Drain-Strom. Die Durchbruchspannung ist die Drain-Source-Spannung bei der ein selbstsperrender FET in den Durchbruch geht, wenn das Gate nicht angesteuert ist.
Die Durchbruchspannung kann durch eine dickere Isolationsschicht zwischen der Gate-Elektrode und dem Halbleiterkörper erhöht werden. Diese Maßnahme geht allerdings zu Lasten.des. Einschaltwiderstandes und vergrößert den Wert einer parasitä- ren Kapazität zwischen der Gate-Elektrode und der Drain- Elektrode. Die Vergrößerung dieser Kapazität erhöht die Schaltverluste des FET bei hohen Schaltfrequenzen.
Zur Erhöhung der Durchbruchspannung ist es auch bekannt, die Drain-Zone aus einer stärker dotierten ersten Zone benachbart zu der Drain-Elektrode und einer schwächer dotierten zweiten Zone, die sich zwischen der ersten Zone und der Kanalzone erstreckt, auszubilden. Die Spannungsfestigkeit wird dabei maßgeblich durch die Dotierungskonzentration und die Abmessung der zweiten Zone in Richtung des Stromflusses bestimmt. Allerdings nimmt der Einschaltwiderstand mit abnehmender Dotierung der zweiten Zone und mit zunehmender Abmessung der zweiten Zone zu.
Aus dem Aufsatz "Dummy Gated Radio Frequency VDMOSFET with
High Breakdown Voltage and Low Feedback Capacitance" von Shu- ming Xu et al . , IEEE ISPSD 2000, Seiten 385 bis 388, ist es
bekannt, bei einem VDMOSFET neben einer Gate-Elektrode eine weitere Elektorde oberhalb einer Oberfläche eines Halbleiterkörpers anzuordnen. Diese Vorgehen ist platzauf ändig und im Hinblick darauf, dass auf der Oberfläche des Halbleiterkör- pers nur begrenzt Platz zur Verfügung steht, nachteilig.
Ziel der vorliegenden Erfindung ist es ein mittels Feldeffekt steuerbares Halbleiterbauelement zur Verfügung zu stellen, bei dem eine hohe Durchbruchspannung bei einem geringen Ein- schaltwiderstand, bzw. bei geringen Schaltverlusten, erzielt werden kann und das zudem platzsparend realisiert werden kann.
Dieses Ziel wird durch eine Halbleiteranordnung gemäß den Merkmalen des Anspruchs 1 gelöst .
Danach weist die Halbleiteranordnung, einen Halbleiterkörper mit einer dotierten ersten Anschlusszone, an -die -eine erste Anschlusselektrode angeschlossen ist, und mit einer zweiten Anschlusszone, an die eine zweite Anschlusselektrode angeschlossen ist, auf. Die Halbleiteranordnung weist weiterhin eine erste Steuerelektrode auf, die durch eine erste Isolationsschicht gegenüber dem Halbleiterkörpers isoliert ist und die an ein erstes Ansteuerpotential anschließbar ist. Die erste Steuerelektrode dient zur Steuerung eines leitenden Kanals zwischen der ersten und zweiten Anschlussklemme und ist vorzugsweise benachbart zu der ersten Ansachlusszone ausgebildet.
Zudem weist das erfindungsgemäße Halbleiterbauelement eine benachbart zu der ersten Elektrode angeordnete zweite Steuerelektrode auf, die durch eine zweite Isolationsschicht isoliert in dem dem Halbleiterkörper angeordnet ist und die an ein zweites Ansteuerpotential anschließbar ist.
Die zweite Elektrode, die vorzugsweise vollständig in der zweiten Anschlusszone ausgebildet ist , dient dazu, die erste
Steuerelektrode bei einer zwischen den Anschlusselektroden, bzw. den Anschlusszonen, anliegenden VersorgungsSpannung "abzuschirmen", d.h. sie verringert eine an der ersten Isolationsschicht der ersten Steuerelektrode wirkende Feldstärke. Dadurch kann bei dem erfindungsgemäßen Halbleiterbauelement die ersten Isolationsschicht gegenüber herkömmlichen derartigen Halbleiterbauelementen bei gleicher Spannungsfestigkeit verringert werden. Hierdurch verringert sich zum einen der Einschaltwiderstand und zum anderen reduzieren sich die Werte parasitärer Kapazitäten zwischen der ersten Steuerelektrode und der zweiten Anschlusszone (Gate-Drain-Elektrode) , was zu geringeren Schaltverlusten führt. Da bei dem erfindungsgemäßen Bauelement die Spannung zwischen erster und zweiter Anschlusselektrode größtenteils im Bereich der zweiten Steuer- elektrode abfällt, kann die Dotierung der zweiten Anschlusszone gegenüber herkömmlichen FET erhöht werden ohne die Isolationsschicht der ersten Steuerelektrode mit einer höheren Feldstärke zu belasten. Dies -führt zu einer weiteren Verringerung des Einschaltwiderstandes.
Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche .
Gemäß einer Ausführungsform der Erfindung ist vorgesehen, dass die Dicke der ersten Isolationsschicht geringer als die Dicke der zweiten Isolationsschicht ist. Wie erwähnt, werden durch die Dicke der ersten Isolationsschicht die Schaltverluste des erfindungsgemäßen Halbleiterbauelements beein- flusst, wobei für eine Minimierung dieser Schaltverluste die erste Isolationsschicht möglichst dünn ausgebildet ist.
Vorzugsweise sind die erste Anschlusszone und die zweite Steuerelektrode an ein gemeinsames Potential angeschlossen. Bei dieser Ausführungsform muss nur ein gemeinsames Potential für die zweite Steuerelektrode und die erste Anschlusszone zur Verfügung gestellt werden, wodurch der Verdrahtungsaufwand in dem Halbleiterbauelement reduziert ist .
Nach einer Ausführungsform der Erfindung ist vorgesehen, dass die zweite Anschlusszone eine an die zweite Anschlusselektrode anschließende erste Zone und eine an die erste Zone an- schließende zweite Zone aufweist ,' wobei die zweite Zone vorzugsweise niedriger als die erste Zone dotiert ist. Zur Herstellung eines IGBT (Insulated Gate Bipolar Transistor) sind die erste Zone und die zweite Zone komplementär dotiert, während sie zur Herstellung eines Feldeffekttransistors vom sel- ben Leitungstyp sind.
Die vorliegende Erfindung, insbesondere das Vorsehen einer zweiten Steuerelektrode benachbart zu der ersten Steuerelektrode, ist sowohl für selbstsperrende Feldeffekttransistoren als auch für selbstleitenden Feldeffekttransistoren einsetzbar.
Bei selbstsperrenden Feldeffekttransistoren ist eine Kanalzone vorgesehen, die komplementär zu der ersten und zweiten An- Schlusszone dotiert ist und welche zwischen der ersten Anschlusszone und der zweiten Anschlusszone beziehungsweise der zweiten Zone der zweiten Anschlusszone, ausgebildet ist. Die erste Steuerelektrode erstreckt sich dabei benachbart zu der Kanalzone von der ersten Anschlusszone bis in die zweite An- Schlusszone, um bei Anlegen eines Ansteuerpotentials an die erste Steuerelektrode einen leitenden Kanal in der Kanalzone hervorzurufen .
Bei einer Ausführungsform der Erfindung ist vorgesehen, dass die erste Steuerelektrode und die zweite Steuerelektrode in vertikaler Richtung des Halbleiterkörpers übereinander angeordnet sind. Diese Anordnung kommt insbesondere bei Halbleiterbauelementen in vertikaler Bauweise zur Anwendung, bei denen die erste Anschlusselektrode an einer Vorderseite des Halbleiterkörpers und bei denen die zweite Anschlusselektrode auf einer Rückseite des Halbleiterkörpers angeordnet ist, wo-
bei sich der stromführende Pfad in vertikaler Richtung durch den Halbleiterkörper erstreckt.
Vorzugsweise sind die erste und zweite Steuerelektrode ge- trennt durch eine Isolationsschicht in einem gemeinsamen Graben angeordnet, welcher sich in vertikaler Richtung in den Halbleiterkörper erstreckt. Diese Anordnung ermöglicht eine unaufwändige Herstellung der zweiten Steuerelektrode im Rahmen bekannter Prozesse zur Herstellung von feldeffektgesteu- erten Halbleiterbauelementen.
Auch bei Halbleiterbauelementen in vertikaler Bauweise besteht jedoch die Möglichkeit, die erste und die zweite Steuerelektrode in lateraler Richtung des Halbleiterkörpers ne- beneinander anzuordnen. Dabei können die erste und zweite E- lektrode auch in einem gemeinsamen Graben nebeneinander angeordnet werden, wobei die beiden Elektroden durch eine Isolationsschicht -getrennt sind und wobei die zweite Elektrode in vertikaler Richtung des Halbleiterkörpers vorzugsweise länger als die erste Elektrode ist.
Gemäß einer weiteren Ausführungsform ist vorgesehen, dass in einem Übergangsbereich des Halbleiterkörpers zwischen der ersten und zweiten Steuerelektrode eine dotierte Zone ausge- bildet ist, die komplementär zu dem umgebenden Halbleiterbereich dotiert ist.
Gegenstand der vorliegenden Erfindung ist des weiteren ein Verfahren zur Herstellung eines erfindungsgemäßen Halbleiter- bauelements.
Die vorliegende Erfindung wird nachfolgend anhand von Ausführungsbeispielen in Figuren näher beschrieben
Figur 1 zeigt eine erfindungsgemäße Halbleiteranordnung gemäß einer ersten Ausführungsform der Erfindung in seitlicher Ansicht im Querschnitt.
Figur 2 zeigt eine Halbleiteranordnung gemäß Fig. 1 in Draufsicht auf die in Fig. 1 eingezeichnete Schnittebene A-A1.
Figur 3 zeigt eine erfindungsgemäße Halbleiteranordnung gemäß einer weiteren Ausführungsform der Erfindung in seitlicher Schnittdarstellung.
Figur 4 zeigt eine selbstleitende erfindungsgemäße Halbleiteranordnung in seitlicher Darstellung im Querschnitt.
Figur 5 zeigt eine weitere Ausführungsform einer erfin- dungsgemäßen Halbleiteranordnung in seitlicher
Schnittdarstellung .
Figur 6 zeigt eine erfindungsgemäße Halbleiteranordnung, - bei welcher eine erste und eine zweite Steuerelekt- rode in einem gemeinsamen Graben nebeneinander angeordnet sind.
Figur 7 zeigt eine erfindungsgemäße Halbleiteranordnung mit nebeneinander angeordneten ersten und zweiten Steu- ere1ektroden .
Figur 8 zeigt ein elektrisches Ersatzschaltbild der erfindungsgemäßen Halbleiteranordnung .
In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile und Bereiche mit gleicher Bedeutung. Die vorliegende Erfindung ist in den nachfolgenden Ausführungsbeispielen anhand eines n-leitenden Feldeffekttransistors (FET) veranschaulicht. Die Ausführungen gelten selbstverständlich auch für p-leitende Halbleiterbauelemente, wobei dann n-leitende Zonen durch p-leitende Zonen ersetzt werden müssen, und umgekehrt. Die Source-Zone eines FET bil-
ω ω M t μ-
LΠ o LΠ o LΠ O σt
M CQ to & N 0 o 0 σ ü li α tö i K Φ 03 N (Q PJ ω N rt α ω rt >o Φ •rl Φ φ D. pi H- o φ φ s: φ φ Φ t t 0 μ- 0= O PJ li φ ≤ Φ o O Φ μ- a Φ 0 μ- μ- •i μ- φ
3 • μ- ti H- H- J ΪD 0 Φ Ω i 03 0 Φ CQ 0 li φ t H Φ 0 iQ CQ 0 rt tr α rr CQ ω ft ω μ- μ- IQ ? Φ tr rr μ- Ω φ J Φ 0 J li φ . rt φ t-1 t Φ ö Ω o Φ o 0 0 03 ω 03 Φ μ- rt t μ- 0 -—• 0= Φ μ- 0 CD li Φ Φ
Φ H- t 0 H tr t-> t 1 1 tr 0 Φ V Φ 03 Φ 0 03 l ii rt 0 Ω N μ-
H- P •. D- PJ Φ 0* - m tsi Φ 0 μ- t μ- rt 0 φ LQ ISJ • Hl rr ii t^ Φ CQ $ 0 rr Φ H- 0 H- φ H-1 o μ- ü rt rr 0 • > 03 Φ o φ μ- Φ Di 0 li N rt Φ Φ
Φ to 0 CQ Ü u Φ 0 03 Ω Φ μ- Φ 03 0 03 Φ tr •> li 0 tr 0 μ- 03 Φ φ . μ- ti Φ • • ϊ*. 1 rt μ- φ T3 Φ 03 ii Ω öd 03 Φ ii μ- Di Φ 0 rr rt μ- 0 rt Φ
? 3 - Pi N φ φ φ rt μ- 1 H rt r φ Ω 0 03 t μ> 0 0 0 rt Φ LQ Φ Φ
0= 0 0 n H H ) φ o 0= μ- tr rt i t o 0 Φ LQ • 0 rt li 03 ti D* 0) 0 PJ 03 CQ 0 o I-1 0 > PJ ü 0 μ- Φ Φ *«! o (Q Φ rt
•ü 0 H- Φ ω tr r μ- i 0 0 13 CQ Di 0 CQ rt 03 IQ H Φ 0 Φ φ CQ φ IM 0 Φ Φ Ω Φ φ < Di Di h Φ 03 Φ 03 rt > to P) IQ 1 Φ 0 0 μ- Φ 03 ii l- 0 ω 0 H- 0 μ- 0 Φ li Φ 3 03 0 03 > 0 Φ 3 CQ K Ω >
03 0= ! ! 0 o 1 KΩ 0 3 ö CQ Φ 03 h-* Φ 0 03 μ- Hl pi t 3 PJ= *τ] Hi rt tr 0 fr" P> φ Ω CQ N φ ü μ- Φ ffi H 0 Ω 0 0 - 0>-- tfa μ- 0= φ ii μ*1 03
0= i 0 H- Φ rt 0 0 03 J ffi 0 μ» Ϊ PJ Φ Di tr Di 0 tτö Di LQ tr H 0 0 Ω tr 0 0) 00 03 1 J: 0 PJ 0 Φ μ- P) φ o rt Ϊ - Di μ- Φ PJ -n • li Hi Di 03 tr
Φ 0 o r t t ü φ P. 0 1 I-1 ii o li tr rt 3 0 0 ü μ- 0 μ- Φ 03 I-* i IQ N 0 t Φ CQ Di tr 1 tr o li 0 03 ≤ φ ffi IQ iQ to 0 0 • N 0 φ CQ 0 Pi H- 0 φ ω i Ω 0 Φ t i I-1 D ) Di Φ 0 tr 03 0 μ- Di PJ Φ • LQ O 03
H- tr 0 0 Φ l o tr rt 0 0 Φ Φ 0 Φ μ- Di Φ Φ tr 0 φ 03 μ- CQ 0 0 03
3 Φ Φ CQ H -> H- 0 μ- ii hh rt Φ μ- Φ φ 3 tr rt H 03 Hl 0 Φ N
0) H- LQ . _o α* Φ μ- Φ tr1 φ rt Q VD φ Φ μ- \-> Φ rt 0 LQ o
0 03 0O φ Φ o o (D ti Φ ii φ Φ < φ o ti ^-^ D. X N φ Φ φ ti 03 0 0
D. * o tr 3 - rt 0 ( ) rt μ- to i o tr tr α μ- r D< s: μ- μ- H-" 0 φ 3 LQ 0 φ
Φ H- H- H- 03 α rt Φ rt o Ϊ H H PJ PJ H φ •i μ- Φ 0 rt rt rt μ- Φ Di -" li Φ to Φ Ω »i •• 0 - 0= Di P) 0 0 PJ O Φ μ- φ Φ • 0 μ- 3 h-1 0 p. to •i T P) Φ 0 li Φ Ω Hl Φ μ- N Di rt li Pi 0 PJ= & D.
0) P* φ 01 - rt μ- 0 ii IQ N3 •Ö ii t t-> 0 € Φ Φ Φ φ PJ 0 lO DÖ μ- μ-
0 H- rr ti H- 0 0 03 CQ t Φ 03 rt Φ φ 1 Φ ü ii 0 LQ 0 03 Φ φ φ
LQ 3 • = co PJ Φ 1 i t rt ü Φ - μ- 3 M μ- -^ co > 03 0 Φ φ 03 φ H- tr ■4^ t?ö t Φ ■<! 03 μ- 0 φ rt cn rt 0 rt ti Di ü μ- Q ü
0 J Φ O H CQ ft Φ 13 to rt Di φ 0 Φ Φ 0 Φ 03 φ Di Φ 03 rt ffi Pi ii
H Φ H- - Φ μ- N φ> H1 Φ μ- li rt ? 0 Ω 0 li Ω (-> Pi rt Pi α- N Φ 0 0 P Ϊ 0 0 0 - o φ rt > ii r > 0 ^ μ- (-■ Φ μ-
0 ΓT => CQ O. H- Pi rt Φ 0 0 o IQ < IQ t 0 Ω 0 0 0 Di 0 Ω tr 1 0
Φ H- Φ Φ ra Φ 0 W Φ D. ω Φ N 0 Φ 0 03 φ 03 0 03 LQ 0 μ- M 1 r . H- ii er D* l-h 0 0 o IQ •* ii 3 Di Ω 1 Ω CQ Ω li rr φ φ t-1 IS!
• Pi rt- 01 Φ φ N S i 1 ) 0 0 Φ φ i P): Φ tr td tr CQ tr Ξ rr rt li μ- Φ 0
Φ π- μ- i •ä- Φ Φ i o 1 03 Hl 0 μ- Φ LΛ — (-■ N -> Φ rt ? 0
Φ φ 03 Φ μ- 0 H & μ- IQ 0= rt H 0 Φ 0 O 0 μ- Φ
03 <£> rt -. 0 0 φ tr φ 03 •n UD 03 t 03 0 03 03 & α Φ rt Φ ti > •ö N H- μ- 0 J ii ii
P > H- -S rt rt t μ- rt Di tr Φ φ μ- to 03 rt 03 Φ 03 rt 0 ii li tr 0 Φ fö CQ Φ Φ Φ • Φ μ- ü >i > μ- tQ - N 0 N N IQ Ω 03 Pi Di μ-
H- Ω CQ h-4 H- PJ H μ- φ μ- p) 0 rt • 0 Di 0 ^ 0 Φ Φ ^ rt 0 Φ 0
Ω T Ω rt N ö er rt Φ ii 0 Ω μ- 03 Φ ö 0 Φ 0 α 0 μ- N Φ Φ φ tr l-1 tr Φ Φ 0 μ- IQ Φ rt tr φ Ω H1 Φ — Φ ii Φ 0 Φ i tr CQ rr 0 H- 0 0 φ Φ 03 -. i rt tr PJ J φ μ- μ- i-1 Φ μ-
0 ω 0 Φ 3 N μ- φ . o μ- 0 OJ UD to H- , — P Ω φ 0 3 j -^
0 Q CQ Φ N φ PJ ≤ Ω ^ 3 0 0 to CQ LQ o O O 0 w tr 0 Φ D. H
IQ ist CQ 0 ω H 0 Φ tr 0 Di 03 rt Φ - - 1 0 K 0 K LQ 0 Φ ι-3
0 N <τi 0 o 03 Di μ- tr > Φ 03 D- 03 » N 0 PJ φ P rt rt
0 0 1 Φ to rt rt rt ) Φ 0 0 Φ φ D. Ω 0 CD to O ii rt l-1 μ- tr
Φ Φ 0 • Φ Φ φ 0 μ- 03 t-1 03 μ- tr t 0 Ω tr Φ tr 3 IQ Φ μ-
03 Φ ω 0 l-h Φ Φ φ P) Φ φ 0 1-- Φ μ- ω o N N Di Di 0= 0 μ- 0 — - 1 φ φ 3 0 Di o to 0 0 μ- μ- t rt 03 0 1 K3 μ- μ- pι= φ Φ
1 1 φ φ 1 1 1 φ ■ ^. 1 1 rt
> 3 ö -J •P tsi μt
0 Φ μ- φ φ 0 0
03 CQ φ ü 0 rt ! φ
Φ N N O μ- 0
0 φ Φ pi O rr 03 0 0 i to tr
Φ Di t
0 > ß Φ l_l. Φ rt ti et ii φ μ- μ- 03 Φ Di to rr i rt 0 LQ φ φ φ
Φ φ Φ ü H
0 H rt <! t
< Φ Φ li i 0 0=
0 li μ- Φ Φ li H li TJ Φ 0 ü LQ *Ü tsi 0 tf 0 Φ Φ
0 rt rt rt cn CQ H Q Φ li • 0 Φ
03 0 0 0 tr LQ
=> rt Pi ii φ Φ
Φ μ- Φ Ω 0 3 μ- Pi 0 Φ PJ=
03 Λ φ cn N s>
PJ o O o •fl φ 0 - 0 tr μ- μ- IQ Φ Φ tQ
0 Φ σι 0 μ- •
03 co
Pi Ω - to ω μ-
0 tr o μ- σ. --. Ω 03 i 0 Φ tr μ-
Φ 03 to 0 li 03 03 N> μ- Di
Φ μ- -• 0 ω 0 3
0 Di Ϊ Di Φ
0 φ Φ tr i £ i 3 ii
Ω 0 0 φ Φ φ tr μ- ffi ii
Φ Φ 0 Pi Φ μ- μ- φ
0 tr cn
Φ P. φ O
? i IQ ü Φ 0 rr CD Φ 03 μ- ti ü 3 rt rt Ω
O N φ Φ φ Φ
Di S. μ- H
Φ Φ ** μ- 03 o= rt PJ ti
ω > t co H H
U1 o LΠ o LΠ o LΠ
Pi tϋ 03 03 α LQ TJ Di LQ LQ PJ tsi LΠ C-l 03 tr H cn *τ3 IQ 2! Φ cn PJ φ Φ φ φ PJ 0 μ- rt Ω μ- li μ-* 0 φ t Φ rt μ- μ- 03 o Φ
μ- μ- rt 0 ii μ- l—* μ-* 03 N LQ Φ tr Φ 0 φ IQ - Di φ Φ φ o - P) 3 φ 0 φ μ-* tr tr tr Φ . 0 CQ (7t) μ- Φ H* Φ t-* ii ii rr φ <! φ 0 μ-
Φ φ 03 03 Cd 0 φ 0 Φ Φ Ω 03 Φ LΠ rt J cn rr μ- O Td 3 Φ Φ ü 0 rt rr ii oo t 03 μ- tr rt Φ i rt 0 rt co Φ 0 ü μ- ü LQ
Hi 03 CQ 03 rt 03 tr cn J li D. Φ μ- μ- μ- - 03 N LQ LQ Φ φ μ- Ω Φ •ö ) N Φ Φ rt ii Φ Φ 0 ii Ω oi 0 PJ 0 • Φ I-1 0
0 tr μ- Φ rt 0 Φ 0 0 H rt tr CQ 0 μ- tr rt 0 3 LQ 3 φ Di
0 Φ ti 03 Di LQ 03 J 3 LQ Φ li 03 01 Z μ- rt 03
0 rt 0 Φ Ω rt μ- Φ φ μ- fi ι_ι. 03 • 0 α Ω 3 <! φ N 0 ti Q 0 D* 0 tr t 0 ii ) 03 hh Φ rt Pi= μ- tr μ- 0 N μ- Φ 03 0 Φ
03 0 Φ Di P D. Di 03 03 0 rt μ- Di Φ tr φ μ- rr i s; 03 μ- J Di ii Q IQ 0 Φ H D. J - 0 Ω Hl - 0 Φ 0 Φ Ω Φ IQ Φ Φ LQ 3 Φ 03 φ 0 rt i 03 li t LQ i li φ tr μ- Φ μ- rt Φ 0 rr
3 N N tr li -≤ iQ PJ Φ μ- 0 Di 0 ii rt 0 03 rt »ü ~ Φ
PJ= 0 -s- Φ μ- IQ φ φ 0 tr 0 0 Φ 0 Pi 03 PJ φ φ cn 03 t > 3 Φ ti Φ H li 0 rt Pi LQ ii i Pi rr -j 0 tr 01 P) 03 T. o φ μ- 03 i 03 Φ Di IQ Φ 0 P. 03 li Φ LΠ φ rr μ- 0 •»
0 tr rt rt rr Φ 03 0 rt φ LQ ω N IQ 0 H Φ rr 0 rt 0
Φ φ Φ Φ Φ rt 0 •P Φ 3 φ 0 • Φ H 0 Φ Pi Φ 03 tu 03 0 0 ii μ-1 i o N 3 0 φ 03 cn iQ 03 0 0
rr J 03 iQ μ- PJ rr 0 1X1 K PJ= li μ- rt rr Φ < •* rr Hi Pi rt - Φ μ** Φ Td Td μ- rt 03 Φ Φ PJ crS Ω rt Φ Φ tQ Φ Φ Φ 0= μ- μ- 0 tr ü φ Φ tr Φ Ω 0 . I—* Φ Φ Φ μ- 0 φ ii 0 ü φ PJ σ\ Φ μ** Φ rt 0 tr Φ rt o= tr 0 1 0 Φ 0 tr Ω Φ 3 I—1 Φ ü φ 0 Di φ μ- 0 Φ I-1 tSJ rt li 0= μ- tr ü μ- tsi •P μ- φ Φ 03 tu ISI i 0 0 φ td 0 cn Φ tr 0 Φ "P LQ s* I-* 0 O rt < Hl Hl μ- p d φ Φ μ- PJ 0 rr μ- μ* Φ O Φ μ- 0 rt
Φ Φ Hi Hi Ω ii μ- Φ 0 N rt Φ Φ 03 φ Ü φ Pi rr ) μ- Φ Di Φ li ii Φ Φ tr tr 03 0 Φ tr 0 0 rt ^ rr μ- Φ 0 rt LQ 0
PJ CQ ?* PJ Φ 0 ü Φ •» rr Pi φ 0 03 Φ Φ Di rr
0 rt rt rt Pi φ rt 0 0 σ ii ? Φ to li li Φ 0 r LQ 0 0 μ- μ-
0 pι= rt rt μ- N Di PJ φ 0= μ- o Φ μ- 0 3 0 N μ- Φ • φ pi
H 0 i li 03 rr 03 μ- Di pi li r - 0 Pi Pi s; ) tr cn i P. J J Φ Ω 0 > 0 l-1 •P Φ Φ Φ tn Φ μ- μ- rt cn
0 0 0 0 Jti li tr 0 li μ- Φ ii to ? φ 0 PJ S μ- Φ 0 μ-
0 μ- 03 03 φ PJ J Di 03 Ω 03 li tr to rt 0 Φ rt μ- P. 0 0 03
0 ß μ- μ- μ- 0 μ- Φ rt tr μ- PJ - li rt Φ tr H Φ 03 Φ Φ i rt Q 03 03 tr 0 rt ü Φ - φ μ- 0 0 o o Ω 0 rr rt ii Ω - rr rt Φ ü tr 03 0 •i o Φ tso •P Φ tr • Φ φ μ- φ 0 o 0 D. μ- φ φ Pi φ o h-* φ Φ ti μ- Φ cn φ l-1 1 ω
0 ii ti ü CQ 0 H-* ü PJ 0 Φ 0 ! Φ Φ rr rt μ- N φ Cd 0
03 03 Ω 0 D. tr •P 03 3 3 03 Ω to Φ 3 Φ 0 0 .V
-T] Td tr 0 Φ 0 03 0= φ μ- Φ : tr - ii μ- 0 φ 3 rt Φ Di μ- 0 m 1-3 PJ LQ Di 0 rt 0 LQ 0 0 o Φ X rt Φ •i ? PJ Q 0 to μ- . Φ Φ PJ 3 rt Di *- ; 0 φ 0= rt ti LQ > 0 rt 03
- rt ii >. 0 I-* μ- 03 p. φ ti Φ Φ φ 0 P. li 03 rt 0 0 φ r 3 Ω - ι-3 > Φ •P h-1 3 Φ 0
OD μ- •s 0 0 μ- μ- μ- Φ 0= tr φ to ! ü w φ 03 φ φ Φ 0 Di D.
O O Di IQ P CQ PJ IQ 03 $ μ- - o= ii ? μ- LQ Φ μ-
N 0 tr Φ μ*1 ISI rr 0 s! 0 Φ rt 0 Φ σ. Φ
03 Φ Φ Φ Di Φ Φ μ- tr φ φ 0 μ> μ- li 03 0 o vo μ- 3 μ- μ- μ- Φ PJ Ω < Φ Φ φ μ- φ o 0 0 J - o N
03 Φ 0 0 0 0 PJ μ-* tr μ- μ- μ- - 01 0 o Φ P. 3 PJ •≤
Ω μ- Di φ Φ LQ 0 φ 03 φ 0 Φ li Φ φ 0 cn J Φ tr tn μ- 03 03 T Φ LQ 0 rt φ φ Lπ μ- 0 co 0 μ-
Φ φ φ μ- 1 Φ Φ 03 ii o s; ≤ 03 Φ •• Hl rt
> ω co to μ> μ-
LΠ o LΠ o LΠ o Lπ
Φ μ-
0
Φ
3 φ li
03
0 fi
IQ
0
0
LQ
03
•P
O rt
Φ
0 rr μ- pi
< μ1
0
0 i
Φ μ-
0
Φ
3 tu
Φ
N
0
LQ
CQ
•P
0 rr
Φ
0 rt μ-
Pi μ-
Ω
elektrode 60, 62, 64 für einen hohen Spannungsabfall im Bereich der Drain-Zone, so dass die zweite Zone 302 höher dotiert sein kann.
Das erfindungsgemäße Halbleiterbauelement tritt nach außen wie ein Feldeffekttransistor in Erscheinung, d.h. es ist eine erste Anschlussklemme 90, S vorhanden, welche der Source- Elektrode entspricht, es ist eine zweite Anschlussklemme 92, D vorhanden, welche der Drain-Elektrode entspricht und es ist eine erste Steuerklemme G vorhanden, welche der Gate- Elektrode entspricht . Auch das Schaltverhalten des erfindungsgemäßen Halbleiterbauelements entspricht dem eines Feldeffekttransistors, insbesondere eines MOS-FET, wobei das Halbleiterbauelement nach der Erfindung einen niedrigeren Einschaltwiderstand und geringere Schaltverluste als herkömmliche MOS-FET aufweist.
Fig. 3 zeigt ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelements in seitlicher Schnittdar- Stellung, dessen Aufbau im wesentlichen dem des Halbleiterbauelements gemäß Fig. 1 entspricht. Während bei dem Bauelement gemäß Fig. 1 die erste Steuerelektrode 40, 42, 44 nur knapp bis in die zweite Anschlusszone 30 reicht, erstreckt sich die erste Anschlusselektrode 40 (auf Bezugszeichen für die übrigen Zellen ist aus Gründen der Übersichtlichkeit verzichtet) bei dem Ausführungsbeispiel gemäß Fig. 3 weit in die zweite Anschlusszone 30. Die zweite Anschlusszone 30 besteht bei dem Ausführungsbeispiel nach Fig. 3 aus einer stark dotierten ersten Zone 301, welche sich an die zweite Anschluss- elektrode 92 anschließt. Benachbart zu der ersten Zone ist eine n-dotierte Zone 303 ausgebildet, welche vorzugsweise als Epitaxie-Schicht ausgebildet ist und an welche sich in vertikaler Richtung des Halbleiterkδrpers 100 eine weitere n- dotierte Zone 304 anschließt, welche die Bereiche zwischen den in lateraler Richtung nebeneinander liegenden ersten
Steuerelektroden 40 und den in lateraler Richtung nebeneinander liegenden zweiten Steuerelektroden 60 ausfüllt.
Ein weiteres Ausführungsbeispiel des erfindungsgemäßen Halbleiterbauelements ist in seitlicher Schnittdarstellung in Fig. 4 gezeigt. Bei dieser Ausführungsform sind zweite Elekt- roden 66, 68 in vertikaler Richtung des Halbleiterkörpers beabstandet zu den ersten Elektroden 40, 42 angeordnet und besitzen in lateraler Richtung des Halbleiterkörpers eine größere Ausdehnung als die ersten Steuerelektroden 40, 42. Vorzugsweise sind Bereiche der zweiten Anschlusszone 30, wel- ehe sich zwischen den ersten Steuerelektroden 40, 42 und den zweiten Steuerelektroden 66, 68 erstrecken, p-dotiert, wie in Fig. 4 durch die gestrichelt eingezeichneten Bereiche 310, 312 angedeutet ist. Die zweiten Steuerelektroden 66, 68 sind vollständig von Isolationsschichten 76, 78 umgeben, welche vorzugsweise dicker als die Isolationsschichten 50, 52 der ersten Steuerelektroden sind. Durch die laterale Ausdehnung der zweiten Steuerelektroden 66, 68 können die Abstände zwischen- den -zweiten Steuerelektroden 66, 68 und damit die Abmessungen des leitenden Kanals zwischen den ersten und zwei- ten Anschlusselektroden 90, 92 beeinflusst werden. Dabei gilt, dass die Feldstärke, die letztlich auf die dünnere Isolationsschicht 50, 52 der ersten Steuerelektroden 40, 42 wirkt, um so geringer ist, je geringer die Abstände der zweiten Steuerelektroden 66 , 68 sind. Die zweiten Steuerelektro- den 66 , 68 wirken nach Art eines Feldplattengitters an dem der Spannungsabfall um so größer ist, je feiner das Gitter ist, d.h. je näher die einzelnen Elektroden 66, 68 beieinander liegen. Die zweite Anschlusszone 30 kann auch bei dieser Ausführungsform aus einer ersten Zone 301 und einer zweiten Zone 303, 304 bestehen, die wiederum eine Eptaxie-Schicht 303 aufweisen kann.
Bei einer in Fig. 4 nicht näher dargestellten Ausführungsform besteht auch die Möglichkeit, dass die zweiten Elektroden bis in die stark dotierte erste Zone 301 der zweiten Anschlusszone 30 reichen.
Fig. 5 zeigt eine weitere Ausführungsform des erfindungsgemäßen Halbleiterbauelements, bei welchem erste Steuerelektroden 48, 49 und zweite Steuerelektroden 67, 69 nebeneinander in jeweis einem gemeinsamen Graben 110, 112, 114 des Halbleiter- kδrpers 100 angeordnet sind, wobei die ersten und zweiten Steuerelektroden 48, 68; 49, 69 jeweils durch eine Isolationsschicht 77, 79 voneinander und gegenüber dem Halbleiterkörper 100 getrennt sind. Die zweite Steuerelektrode 67, 69 erstreckt sich bei dem Ausführungsbeispiel gemäß Fig. 5 in vertikaler Richtung des Halbleiterkδrpers 100 weiter in die zweite Anschlusszone 30 hinein als die erste Anschlusselektrode 48, 49, welche nur knapp bis in die zweite Anschlusszone 30, umgeben von der Isolationsschicht 77, hineinreicht. Die Dicke der Isolationsschicht, die die ersten Steuerelektroden 48, 49 von dem Halbleiterkörper trennt, ist dabei dünner als die Dicke der Isolationsschicht, die die zweite Elektrode 67, 69 von dem Halbleiterkörper 100 trennt.
Die ersten Steuerelektroden 48, 49 und die zweiten Steuer- elektroden 67, 69 können plattenfδrmig ausgebildet sein, wobei jeweils zwei erste Steuerelektroden 48 jeweils eine zweite Steuerelektrode 67 flankieren. Die ersten Steuerelektroden können 48 die zweite Steuerelektrode 67 im oberen Bereich auch vollständig umschließen. Die ersten Steuerelektroden 48, 49 sind an gemeinsames erste Ansteuerpotential anschließbar, bzw. angeschlossen, und die zweiten Steuerelektroden 67, 69 sind an ein gemeinsames Ansteuerpotential anschließbar, bzw. angeschlossen.
Während bei den bisher beschriebenen Ausführungsformen stets eine komplementär zu der ersten und zweiten Anschlusszone 20, 22, 24, 30 dotierte Kanalzone 80 zwischen der ersten Anschlusszone 20, 22, 24 und der zweiten Anschlusszone 30 ausgebildet ist, zeigt Fig. 6 ein Ausführungsbeispiel eines er- findungsge äßen Halbleiterbauelements, bei welchem die erste Anschlusszone 30 unmittelbar bis an die zweite Anschlusszone 20, 24 heranreicht. Die zweite Anschlusszone 30 besteht dabei
aus einer n-dotierten ersten Zone 301, die benachbart zu der zweiten Anschlusselektrode 92 ausgebildet ist und aus einer n-dotierten zweiten Zone 306, die zwischen der ersten Zone 301 und der zweiten Anschlusszone 20, 24 angeordnet ist. Die in Fig. 6 dargestellte Halbleiteranordnung ist selbstleitend, d.h. bei Anlagen einer VersorgungsSpannung zwischen der ersten Anschlussklemme 90, S und der zweiten Anschlussklemme 92, D fließt ein Strom in vertikaler Richtung durch den Halbleiterkörper 100, wenn die erste Steuerelektrode 40, 42 auf ei- nem Bezugspotential liegt. Wird an die erste Steuerelektrode 40, 42, G ein Ansteuerpotential angelegt, welches zu einer negativen Spannung zwischen der Gate-Elektrode G und der Source-Elektrode 90, S führt, so wird der leitende Kanal zwischen den ersten Steuerelektroden 40, 42 abgeschnürt, wodurch das Potential in der zweiten Zone 306 im unteren Bereich der ersten Steuerelektroden 40, 42, ansteigt. In der Folge werden auch die leitenden Kanäle zwischen den Steuerelektroden 60, 62, die auf einem festen Ansteuerpotential, vorzugsweise dem Potential der ersten Anschlusselektrode 90, liegen, abge- schnürt und die Halbleiteranordnung sperrt. Wie auch bei den vorher beschriebenen Ausführungsformen ist die Isolationsschicht 70, 72 der zweiten Steuerelektroden 60, 62 dicker als die Isolationsschicht um die ersten Steuerelektroden 40, 42.
Fig. 7 zeigt eine weitere Ausführungsform des erfindungsgemäßen Halbleiterbauelements, bei welcher eine erste Steuerelektrode 40, 42 und eine zweite Steuerelektrode 61, 63 in lateraler Richtung des Halbleiterkörpers nebeneinander angeordnet sind, wobei die ersten Steuerelektroden 40, 42 von ersten Isolationsschichten 50, 52 und wobei die zweiten Steuerelektroden 61, 63 jeweils von zweiten Isolationsschichten 71, 73 umgeben sind. Die ersten Steuerelektroden 40, 42 sind dabei benachbart zu ersten Anschlusszonen 20, 22 angeordnet, welche an eine erste Anschlusselektrode 90, S angeschlossen sind, die auf einer Vorderseite des Halbleiterkörpers 100 angeordnet ist . Eine zweite Anschlusselektrode 92 , D ist auf einer Rückseite des Halbleiterkδrpers 100 angeordnet. Die
zweite Anschlusselektrode 92, D dient zum Kontaktieren einer zweiten Anschlusszone 30, die in dem Ausführungsbeispiel gemäß Fig. 7 eine p-dotierte erste Zone 307 im Anschluss an die zweite Anschlusselektrode 92, D und eine n-dotierte zweite Zone 302 im Anschluss an die erste Zone 307 aufweist. Zwischen der zweiten Anschlusszone 30, bzw. der zweiten Zone 302, und der ersten Anschlusszone 20, 22 ist eine p-leitende Kanalzone 80 ausgebildet, entlang derer sich die ersten Steuerelektroden 40, 42 ausgehend von der Vorderseite des Halb- leiterkörpers 100 bis in die erste Anschlusszone 30 erstrecken. Zwischen den ersten und zweiten Steuerelektroden 40, 42, 61, 63 sind oberhalb der Drain-Zone 30 und unterhalb der Source-Elektrode 90 weitere p-dotierte Zonen 85, 86, 87 ausgebildet, die gegenüber der Source-Elektrode 90 durch Isola- tionsschichten 185, 186, 187, 188 isoliert sind.
Das Halbleiterbauelement gemäß Fig. 7 funktioniert bedingt durch die komplementär dotierten ersten und zweiten Zonen
302, 307 der zweiten Anschlusszone, bzw. der Drain-Zone, nach Art eines IGBT (Insulated Gate Bipolar Transistor) . Auch bei dieser Ausführungsform schirmen die zweiten Streuerelektroden 61, 63 die ersten Steuerelektroden ab und verhindern große Feldstärken an den ersten Isolationsschichten 50, 52. Die p- dotierten Zonen 85, 86, 87, 88 zwischen den ersten und zwei- ten Steuerelektroden 40, 42, 61, 63, die nicht mit der Source-Elektrode 90 in Verbindung stehen, befinden sich auf dem Potential des oberen Teils der zweiten Zone 302, welches sich mit dem Potential an der Drain-Elektrode 92 ändert . Die Flächen, an denen die Steuerelektroden 40, 42 und die p- dotierten Zonen überlappen (Gate-Drain-Überlapp) tragen zur Gate-Drain-Kapazität bei. Die Elektroden 61, 63 schirmen die die ersten Steuerelektroden 40, 42 gegen das Drainpotential ab, so dass ein Verschiebungsstrom, der durch eine Änderung des Drainpotentials hervorgerufen wird, zum Teil von den zweiten Steuerelektroden 61, 63 übernommen wird.
Gegenstand der Erfindung ist des weiteren ein Verfahren zur Herstellung eines erfindungsgemäßen Halbleiterbauelements, das anhand des.1 Figur 1 erläutert werden soll .
In einem ersten Verfahrensschritt wird ein Halbleiterkörper 100 bereitgestellt, der eine erste Anschlusszone 20, 22, 24 eines ersten Leitungstyps n, eine zweite Anschlusszone 30 des ersten Leitungstyps n und eine zwischen der ersten und zweiten Anschlusszone 20, 22, 24, 30 angeordnete Kanalzone 80 ei- nes zweiten Leitungstyps p aufweist. In einem nächsten Verfahrensschritt wird ausgehend von einer Vorderseite 102 des Halbleiterkörpers 100 wenigstens ein Graben 110, 112, 114 in dem Halbleiterkörper 100 erzeugt, wobei sich der Graben 110, 112, 114 durch die erste Anschlusszone 20, 22, 24 und durch die Kanalzone 80 bis in die zweite Anschlusszone 30 erstreckt .
Danach wird eine Isolationsschicht, welche die späteren ersten und zweiten Isolationsschichten 50, 52, 54, 70, 72, 74 bildet, auf Seitenflächen der Gräben 110, 112, 114 aufgebracht. Anschließend wird zur Bildung der zweiten Steuerelektroden 60, 62, 64 eine erste Schicht eines Elektrodenmaterials in die Gräben 110, 112, 114 eingebracht, welche die Gräben teilweise auffüllt. Die erste Schicht reicht in der Höhe vorzugsweise nicht bis in die Kanalzone 80, wodurch die zweiten Steuerelektroden 60, 62, 64 vollständig in der zweiten Anschlusszone 30 ausgebildet sind.
Auf der ersten Schicht aus Elektrodenmaterial wird in den Gräben dann eine weitere Isolationsschicht aufgebracht, wobei diese weitere Isolationsschicht und die schon an den Seitenwänden im Bereich der zweiten Elektroden aufgebrachte Isolationsschicht die zweiten Isolationsschichten 70, 72, 74 der zweiten Steuerelektroden 60, 62, 64 bilden.
In einem nächsten Schritt wird zur Bildung der ersten Steuerelektroden eine weitere Schicht aus Elektrodenmaterial in den
Gräben 110, 112, 114 abgeschieden, welche die Gräben 11, 112, 114 vorzugsweise nahezu vollständig auffüllt.
Um die erste Isolationsschicht 50, 52, 54 dünner als die zweite Isolationsschicht 70, 72, 74 auszubilden, ist bei einer Ausführungsform des Herstellungsverfahrens vorgesehen, dass die an den Seitenwänden der Gräben 110, 112, 114 aufgebrachte, nach dem Herstellen der zweiten Elektroden 60, 62, 64 freiliegende Isolationsschicht dünner gemacht wird. Die Isolationsschicht besteht vorzugsweise aus einem Halbleiteroxid, das Verringern der Dicke der Oxidschicht erfolgt vorzugsweise durch sogenanntes "oxyde polishing" . Außerdem besteht die Möglichkeit, die erste Isolationsschicht nach dem Herstellen der zweiten Elektroden 60, 62, 64 bis auf die Höhe der zweiten Elektroden 60, 62, 64, beispielsweise durch Ätzen, zu entfernen und dann eine weitere dünnere Isolationsschicht an den Seitenwänden der Gräben aufzubringen.
Nach dem Herstellen der ersten Elektroden 40, 42, 44 wird ei- ne weitere Isolationsschicht auf den ersten Elektroden 40,
42, 44 aufgebracht, die dazu dient, die ersten Elektroden 40, 42, 44 gegenüber der ersten Anschlusselektrode 90 zu isolieren, die in einem nächsten Verfahrensschritt auf die Vorderseite 102 des Halbleiterkörpers 100 aufgebracht wird. Ausser- dem wird eine zweite Anschlusselektrode auf eine Rückseite des Halbleiterkörpers aufgebracht, um zu der Anordnung gemäß Figur 1 zu gelangen.
Alternativ können die zweiten Anschlusszonen 20, 22, 24 auch erst nach der Herstellung der Gräben 110, 112, 114 durch Dotieren der Oberfläche des Halbleiterkörpers hergestellt werden, nachdem die Elektroden 40, 42, 44, 60, 62, 64 in den Gräben 110, 112, 114 hergestellt sind.
Um die ersten und zweiten Elektroden 40, 42, 44, 60, 62, 64 zum Anlegen der Ansteuerpotentiale kontaktieren zu können, sind Anschlüsse vorzusehen, die an einer der Oberflächen des
Halbleiterkörpers 100 zugänglich sind. Sowohl für die ersten als auch für die zweiten Elektroden 40, 42, 44, 60, 62, 64 besteht hierzu die Möglichkeit, ausgehend von der Vorderfläche 102 des Halbleiterkörpers Kontaktlöcher bis zu den jewei- ligen Elektroden einzubringen, welche die Elektroden 40, 42, 44; 60, 62, 64 an einer Stelle treffen und in welchen isoliert gegenüber dem umgebenden Material Anschlüsse hergestellt werden können. Es besteht auch die Möglichkeit, bei der Herstellung der ersten Elektroden Aussparungen oberhalb der tiefer liegenden zweiten Elektroden 60, 62, 64 zu lassen, in welchen dann Anschlüsse hergestellt werden können.
Die Elektroden können auch derart ausgebildet sein, dass sie an Rändern des Zellenfeldes an der Oberfläche frei liegen, um kontaktiert zu werden.
Die Anschlüsse sowohl für die ersten als auch für die zweiten Elektroden können, wie dies in Fig. 2 dargestellt ist,- -als - gemeinsame Platte ausgebildet sein, wobei eine Platte alle ersten Elektroden kontaktiert und wobei eine weitere Platte alle zweiten Elektroden kontaktiert und wobei beide Platten in vertikaler Richtung bis an die Vorderseite des Halbleiterkörpers reichen und jeweils von einer Isolationsschicht 75 umgeben sind.
Claims
1. Mittels Feldeffekt steuerbare Halbleiteranordnung, die folgende Merkmale aufweist:
- einen Halbleiterkörper (100) mit einer dotierten ersten Anschlusszone (20, 22, 24) und einer dotierten zweiten Anschlusszone (30) ;
- eine an die erste Anschlusszone (20, 22, 24) angeschlossene erste Anschlusselektrode (90) zum Anlegen eines ersten Versorgungspotentials und eine an die zweite Anschlusszone (30; 32, 34) angeschlossene zweite Anschlusselektrode (92) zum Anlegen eines zweiten Versorgungspotentials;
- eine erste Steuerelektrode (40, 42, 44; 48, 49) die durch eine erste Isolationsschicht (50, 52, 54; 77, 79) gegenüber dem Halbleiterkörper (100;- 200) isoliert ist und die an ein erstes Ansteuerpotential anschließbar ist;
g e k e n n z e i c h n e t durch
- eine benachbart zu der ersten Elektrode (40, 42, 44; 48, 49) angeordnete zweite Steuerelektrode (60, 62, 64; 66, 68; 67, 69; 61, 63), die durch eine zweite Isolationsschicht (70, 72, 74; 76, 78; 77, 79; 71, 73; 75) isoliert in dem Halbleiterkörper (100) angeordnet ist und die an ein zweites Ansteuerpotential anschließbar ist.
2. Halbleiteranordnung nach Anspruch 1, bei der die Dicke der ersten Isolationsschicht (50, 52, 54) geringer als die Dicke der zweiten Isolationsschicht (70, 72, 74; 76, 78) ist.
3. Halbleiteranordnung nach Anspruch 1 oder 2 , bei der die erste Anschlusszone (20, 22, 24) und die zweite Steuerelektrode (92) an ein gemeinsames Potential angeschlossen sind.
4. Halbleiteranordnung nach einem der vorangehenden Ansprüche, bei der die zweite Anschlusszone (30) eine an die zweite Anschlusselektrode (92) anschließende erste Zone (301; 307) und eine an die erste Zone (301; 307) anschließende zweite Zone (302; 303, 304) aufweist.
5. Halbleiteranordnung nach Anspruch 4, bei der die erste Zone (301) und die zweite Zone (302; 303, 304) von einem ersten Leitungstyp (n) sind.
6. Halbleiteranordnung nach Anspruch 4, bei der die erste Zone (307) von einem zweiten Leitungstyp (p) ist und bei der die zweite Zone (302) vom ersten Leitungstyp (n) ist.
7. Halbleiteranordnung nach einem der vorangehenden Ansprüche, bei der die erste Zone (301) stärker als die zweite Zone dotiert (302; 302, 304) ist.
8. Halbleiteranordnung nach einem der vorangehenden Ansprü- ehe, bei der die erste Anschlusszone (20, 22, 24) vom ersten
Leitungstyp (n) ist und bei der eine Kanalzone (80) vom zweiten Leitungstyp (p) zwischen der ersten Anschlusszone (20, 22, 24; 28) und der zweiten Anschlusszone (30) ausgebildet ist und wobei sich die isolierte erste Steuerelektrode (40, 42, 44) benachbart zu der Kanalzone (80; 82) von der ersten Anschlusszone (20, 22, 24) bis an die zweite Anschlusszone (30) erstreckt.
9. Halbleiteranordnung nach einem der vorangehenden Ansprü- ehe, bei der die zweite Steuerelektrode (60, 62, 64; 66, 68) in der zweiten Anschlusszone (30) , vorzugsweise der zweiten Zone (302; 303, 304) der zweiten Anschlusszone (30) angeordnet ist .
10. Halbleiteranordnung nach einem der vorangehenden Ansprüche, bei der die erste Steuerelektrode (50, 52, 54) und die zweite Steuerelektrode (60, 62, 64; 66, 68) in vertikaler Richtung des Halbleiterkörpers (100) übereinander angeordnet sind.
11. Halbleiteranordnung nach Anspruch 10, bei der die erste Steuerelektrode (40, 42, 44; 48, 49) und die zweite Steuerelektrode (60, 62, 64; 67, 69) getrennt durch eine Isolationsschicht (50, 52, 54, 70, 72, 74; 77, 79) in einem gemeinsamen Graben angeordnet sind.
12. Halbleiteranordnung nach einem der vorangehenden Ansprüche, bei der die erste Steuerelektrode (40, 42; 48, 49) und die zweite Steuerelektrode (61, 63; 67, 69) in lateraler Richtung des Halbleiterkörpers (100) nebeneinander angeordnet sind.
13. Halbleiteranordnung nach einem der vorangehenden Ansprüche, bei der die erste und zweite Steuerelektrode (48, 49, 67, 69) nebeneinander in einem gemeinsamen „Graben angeordnet sind, wobei die zweite Elektrode (67, 69) in vertikaler Rich- tung des Halbleiterkörpers (100) länger als die erste Elektrode (48, 49) ist.
14. Halbleiteranordnung nach Anspruch 13, bei der die erste Elektrode (48, 49) die zweite Elektrode (67, 69) wenigstens teilweise umgibt.
15. Halbleiteranordnung nach einem der vorangehenden Ansprüche, bei der in einem Übergangsbereich des Halbleiterkörpers (100) zwischen der ersten und zweiten Steuerelektrode (40, 42; 66, 68) eine Zone (310, 312) des zweiten Leitungstyps (p) ausgebildet ist.
16. Verfahren zur Herstellung einer Halbleiteranordnung, die folgende Merkmale aufweist :
- Bereitstellen eines Halbleiterkörpers (100) , der eine erste Anschlusszone (20, 22, 24) eines ersten Leitungstyps (n) , ei- ne zweite Anschlusszone (30) des ersten Leitungstyps (n) und eine zwischen der ersten und zweiten Anschlusszone (20, 22, 24, 30) angeordnete Kanalzone (80) eines zweiten Leitungstyps (p) aufweist;
- Herstellen wenigstens eines Grabens (110, 112, 114) in dem Halbleiterkörper (100) , der sich ausgehend von einer Vorderseite des Halbleiterkörpers (100) durch die erste Anschlusszone (20, 22, 24) und die Kanalzone (80) bis in die zweite Anschlusszone (30) erstreckt;
- Abscheiden einer Isolationsschicht an Seitenwänden des wenigstens einen Grabens;
- Einbringen eines ersten Elektrodenmaterials zur Bildung einer zweiten Elektrode (60, 62, 64) in den Graben (110, 112, 114), welches den Graben teilweise auffüllt;
- Aufbringen einer Isolationsschicht auf dem ersten Elektro- denmaterial in dem Graben;
- Einbringen eines zweiten Elektrodenmaterials in den Graben.
17. Verfahren nach Anspruch 16 wobei die Isolationsschicht an Seitenwänden des Grabens (110, 112, 114) nach dem Einbringen des ersten Elektrodenmaterials aber vor dem Einbringen des zweiten Elektrodenmaterials dünner gemacht wird.
18. Verfahren nach Anspruch 16, bei dem die Isolationsschicht an den Seitenswänden des Grabens (110, 112, 114) nach dem
Einbringen des ersten Elektodenmaterials zurückgeätzt wird, wobei danach eine dünnere Isolationsschicht an den Seitenwänden des Grabens (110, 112, 114) aufgebracht wird.
19. Verfahren nach Anspruch 16 oder 17, bei dem die erste Anschlusszone (20, 22, 24), die Kanalzone (80) und die zweite Anschlusszone (30) in dem Halbleiterkörper (100) schichtartig übereinander angeordnet sind.
Bezugszeichenliste
100 Halbleiterkörper
102 Vorderseite des Halbleiterkörpers
104 Rückseite des Halbleiterkörpers
110, 112, 114 Graben
20, 22, 24 erste Anschlusszone
30 zweite Anschlusszone
301 erste Zone der zweiten Anschlusszone
302 zweite Zone der zweiten Anschlusszone
303, 304, 306 zweite Zone der zweiten Anschlusszone
310, 312 p-dotierte Zonen
40, 42, 44 erste Steuerelektrode
48, 49 erste Steuerelektrode
50, 52, 54 erste Isolationsschicht
60, 62, 64 zweite Steuerelektrode
61, 63 zweite Steuerelektrode
65 zweite Steuerelektrode
651 gemeinsame Platte der zweiten Elektroden
66, 68 zweite Steuerelektrode
67, 69 zweite Steuerelektrode
70, 72, 74 zweite Isolationsschicht
71, 73 Isolationsschicht
751 Isolationsschicht
76, 78 Isolationsschicht
77, 79 Isolationsschicht
80 Kanalzone
90 erste Anschlusselektrode
92 zweite Anschlusselektrode
D, Dl, D2 Drain-Anschluss
G, Gl, G2 Gate-Anschluss
GND Bezugspotential n n-dotierte Zone p p-dotierte Zone
S, Sl, S2 Source-Anschluss TI erster Transistor
T2 zweiter Transistor
VI Versorgungspotential
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10038177.4 | 2000-08-04 | ||
DE10038177A DE10038177A1 (de) | 2000-08-04 | 2000-08-04 | Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden |
Publications (2)
Publication Number | Publication Date |
---|---|
WO2002013257A2 true WO2002013257A2 (de) | 2002-02-14 |
WO2002013257A3 WO2002013257A3 (de) | 2002-09-19 |
Family
ID=7651380
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/EP2001/008718 WO2002013257A2 (de) | 2000-08-04 | 2001-07-27 | Mittels feldeffekt steuerbares halbleiterschaltelement mit zwei steuerelektroden |
Country Status (2)
Country | Link |
---|---|
DE (1) | DE10038177A1 (de) |
WO (1) | WO2002013257A2 (de) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1170803A2 (de) * | 2000-06-08 | 2002-01-09 | Siliconix Incorporated | MOSFET mit Graben-Gateelektrode und Verfahren zu dessen Herstellung |
WO2002078092A1 (en) * | 2001-03-09 | 2002-10-03 | Fairchild Semiconductor Corporation | Power semiconductor device having a trench gate electrode and method of making the same |
WO2003103056A2 (en) * | 2002-05-31 | 2003-12-11 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor device,corresponding module and apparatus ,and method of operating the device |
FR2850791A1 (fr) * | 2003-01-30 | 2004-08-06 | St Microelectronics Sa | Composant unipolaire vertical |
WO2004066395A3 (en) * | 2003-01-21 | 2004-09-02 | Univ Northwest | Fast switching power insulated gate semiconductor device |
US7482654B2 (en) | 2004-04-20 | 2009-01-27 | International Rectifier Corporation | MOSgated power semiconductor device with source field electrode |
US7554153B2 (en) | 2006-03-07 | 2009-06-30 | International Rectifier Corporation | Power semiconductor device |
CN100514672C (zh) * | 2002-08-23 | 2009-07-15 | 快捷半导体有限公司 | 用于改进mos栅控从而降低米勒电容和开关损失的方法和装置 |
US8357971B2 (en) | 2007-10-29 | 2013-01-22 | Nxp B.V. | Trench gate MOSFET and method of manufacturing the same |
US9543398B2 (en) | 2014-08-21 | 2017-01-10 | Infineon Technologies Ag | Semiconductor switching device including charge storage structure |
DE112005001434B4 (de) * | 2004-06-25 | 2018-06-07 | International Rectifier Corporation | MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10203164B4 (de) * | 2002-01-28 | 2005-06-16 | Infineon Technologies Ag | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung |
DE10211543B4 (de) * | 2002-03-15 | 2005-06-30 | Infineon Technologies Ag | Schaltungsanordnung mit einem Feldeffekttransistor und Verfahren zum Betrieb der Schaltungsanordnung |
DE10234996B4 (de) * | 2002-03-19 | 2008-01-03 | Infineon Technologies Ag | Verfahren zur Herstellung einer Transistoranordnung mit Trench-Transistorzellen mit Feldelektrode |
US7091573B2 (en) | 2002-03-19 | 2006-08-15 | Infineon Technologies Ag | Power transistor |
TWI248136B (en) | 2002-03-19 | 2006-01-21 | Infineon Technologies Ag | Method for fabricating a transistor arrangement having trench transistor cells having a field electrode |
US7232726B2 (en) | 2002-05-31 | 2007-06-19 | Nxp, B.V. | Trench-gate semiconductor device and method of manufacturing |
WO2005065385A2 (en) * | 2003-12-30 | 2005-07-21 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
DE102004021050A1 (de) * | 2004-04-29 | 2005-11-24 | Infineon Technologies Ag | Feldeffekt-Halbleiterbauelement |
DE102006026943B4 (de) * | 2006-06-09 | 2011-01-05 | Infineon Technologies Austria Ag | Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden |
US7492212B1 (en) * | 2007-08-21 | 2009-02-17 | Infineon Technologies Ag | Adaptive capacitance for transistor |
US8581342B2 (en) * | 2008-06-20 | 2013-11-12 | Infineon Technologies Austria Ag | Semiconductor device with field electrode and method |
US9099419B2 (en) | 2012-10-09 | 2015-08-04 | Infineon Technologies Ag | Test method and test arrangement |
US9263552B2 (en) | 2014-06-05 | 2016-02-16 | Infineon Technologies Ag | MOS-transistor with separated electrodes arranged in a trench |
DE102014109926A1 (de) * | 2014-07-15 | 2016-01-21 | Infineon Technologies Austria Ag | Halbleitervorrichtung mit einer Vielzahl von Transistorzellen und Herstellungsverfahren |
DE102014112338A1 (de) | 2014-08-28 | 2016-03-03 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements |
JP6462367B2 (ja) | 2015-01-13 | 2019-01-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6531026B2 (ja) | 2015-10-20 | 2019-06-12 | 株式会社 日立パワーデバイス | 電力変換装置 |
JP6864640B2 (ja) * | 2018-03-19 | 2021-04-28 | 株式会社東芝 | 半導体装置及びその制御方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0345380A2 (de) * | 1988-06-08 | 1989-12-13 | Mitsubishi Denki Kabushiki Kaisha | Verfahren zur Herstellung eines Halbleiterbauelements |
US5126807A (en) * | 1990-06-13 | 1992-06-30 | Kabushiki Kaisha Toshiba | Vertical MOS transistor and its production method |
WO1994003922A1 (en) * | 1992-08-07 | 1994-02-17 | Advanced Power Technology, Inc. | High density power device structure and fabrication process |
US5998833A (en) * | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
EP1170803A2 (de) * | 2000-06-08 | 2002-01-09 | Siliconix Incorporated | MOSFET mit Graben-Gateelektrode und Verfahren zu dessen Herstellung |
-
2000
- 2000-08-04 DE DE10038177A patent/DE10038177A1/de not_active Withdrawn
-
2001
- 2001-07-27 WO PCT/EP2001/008718 patent/WO2002013257A2/de active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0345380A2 (de) * | 1988-06-08 | 1989-12-13 | Mitsubishi Denki Kabushiki Kaisha | Verfahren zur Herstellung eines Halbleiterbauelements |
US5126807A (en) * | 1990-06-13 | 1992-06-30 | Kabushiki Kaisha Toshiba | Vertical MOS transistor and its production method |
WO1994003922A1 (en) * | 1992-08-07 | 1994-02-17 | Advanced Power Technology, Inc. | High density power device structure and fabrication process |
US5998833A (en) * | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
EP1170803A2 (de) * | 2000-06-08 | 2002-01-09 | Siliconix Incorporated | MOSFET mit Graben-Gateelektrode und Verfahren zu dessen Herstellung |
Non-Patent Citations (1)
Title |
---|
XU S ET AL: "Dummy gated radio frequency VDMOSFET with high breakdown voltage and low feedback capacitance" PROCEEDINGS OF THE 12TH INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES & ICS, TOULOUSE, FR, 22. - 25. Mai 2000, Seiten 385-388, XP002200791 IEEE, Piscataway, NJ, USA ISBN: 0-7803-6269-1 in der Anmeldung erw{hnt * |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1170803A3 (de) * | 2000-06-08 | 2002-10-09 | Siliconix Incorporated | MOSFET mit Graben-Gateelektrode und Verfahren zu dessen Herstellung |
EP1170803A2 (de) * | 2000-06-08 | 2002-01-09 | Siliconix Incorporated | MOSFET mit Graben-Gateelektrode und Verfahren zu dessen Herstellung |
US7098500B2 (en) | 2001-03-09 | 2006-08-29 | Fairchild Semiconductor Corporation | Ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge |
WO2002078092A1 (en) * | 2001-03-09 | 2002-10-03 | Fairchild Semiconductor Corporation | Power semiconductor device having a trench gate electrode and method of making the same |
US6929988B2 (en) | 2001-03-09 | 2005-08-16 | Fairchild Semiconductor Corporation | Method of making an ultra dense trench-gated power device with the reduced drain-source feedback capacitance and miller charge |
WO2003103056A2 (en) * | 2002-05-31 | 2003-12-11 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor device,corresponding module and apparatus ,and method of operating the device |
WO2003103056A3 (en) * | 2002-05-31 | 2004-02-05 | Koninkl Philips Electronics Nv | Trench-gate semiconductor device,corresponding module and apparatus ,and method of operating the device |
US7122860B2 (en) | 2002-05-31 | 2006-10-17 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor devices |
CN100514672C (zh) * | 2002-08-23 | 2009-07-15 | 快捷半导体有限公司 | 用于改进mos栅控从而降低米勒电容和开关损失的方法和装置 |
JP2006516365A (ja) * | 2003-01-21 | 2006-06-29 | ザ ノース ウエスト ユニヴァーシティ | 高速スイッチング絶縁ゲート型パワー半導体デバイス |
WO2004066395A3 (en) * | 2003-01-21 | 2004-09-02 | Univ Northwest | Fast switching power insulated gate semiconductor device |
US8063426B2 (en) | 2003-01-21 | 2011-11-22 | North-West University | Fast switching power insulated gate semiconductor device |
US7078783B2 (en) | 2003-01-30 | 2006-07-18 | Stmicroelectronics S.A. | Vertical unipolar component |
FR2850791A1 (fr) * | 2003-01-30 | 2004-08-06 | St Microelectronics Sa | Composant unipolaire vertical |
US7482654B2 (en) | 2004-04-20 | 2009-01-27 | International Rectifier Corporation | MOSgated power semiconductor device with source field electrode |
DE112005001434B4 (de) * | 2004-06-25 | 2018-06-07 | International Rectifier Corporation | MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode |
US7554153B2 (en) | 2006-03-07 | 2009-06-30 | International Rectifier Corporation | Power semiconductor device |
US8357971B2 (en) | 2007-10-29 | 2013-01-22 | Nxp B.V. | Trench gate MOSFET and method of manufacturing the same |
US9543398B2 (en) | 2014-08-21 | 2017-01-10 | Infineon Technologies Ag | Semiconductor switching device including charge storage structure |
Also Published As
Publication number | Publication date |
---|---|
WO2002013257A3 (de) | 2002-09-19 |
DE10038177A1 (de) | 2002-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2002013257A2 (de) | Mittels feldeffekt steuerbares halbleiterschaltelement mit zwei steuerelektroden | |
EP1051756B1 (de) | Mos-feldeffekttransistor mit hilfselektrode | |
DE19539541B4 (de) | Lateraler Trench-MISFET und Verfahren zu seiner Herstellung | |
EP0833386B1 (de) | Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement | |
DE112013000784B4 (de) | Halbleiteranordnung mit aktikver Driftzone | |
DE10212149B4 (de) | Transistoranordnung mit Schirmelektrode außerhalb eines aktiven Zellenfeldes und reduzierter Gate-Drain-Kapazität | |
DE602004012311T2 (de) | Feldeffekttransistor mit isoliertem graben-gate | |
DE112007001454T5 (de) | Aufbau und Verfahren zum Ausbilden eines Trench-Fet mit abgeschirmtem Gate, wobei die Abschirm- und die Gate-Elektrode miteinander verbunden sind | |
DE3537004A1 (de) | Vdmos-baustein | |
DE112007000802T5 (de) | Leistungsvorrichtung mit verbessertem Randabschluss | |
DE102010061189A1 (de) | Halbleiterbauelement | |
DE10026740C2 (de) | Halbleiterschaltelement mit integrierter Schottky-Diode und Verfahren zu dessen Herstellung | |
DE102013218959A1 (de) | Transistorbauelement mit Feldelektrode | |
DE112013000782T5 (de) | Halbleiteranordnung mit aktiver Driftzone | |
DE102007004323A1 (de) | Bauelementanordnung mit einem eine Feldelektrode aufweisenden MOS-Transistor | |
DE10246960B4 (de) | Feldeffektleistungstransistor | |
DE10224201B4 (de) | Halbleiterbauelement mit Durchbruchstrompfad und Herstellungsverfahren desselben | |
DE102013206057A1 (de) | Integriertes schaltbauelement mit parallelem gleichrichterelement | |
EP1264350B1 (de) | Vertikales hochvolt-halbleiterbauelement | |
DE10313712B4 (de) | Laterales mittels Feldeffekt steuerbares Halbleiterbauelement für HF-Anwendungen | |
DE102009011349B4 (de) | Halbleiterbauelemente und Verfahren zur Herstellung von Halbleiterchips | |
EP1245050B1 (de) | Steuerbares in beide richtungen sperrendes halbleiterschaltelement | |
DE10214160B4 (de) | Halbleiteranordnung mit Schottky-Kontakt | |
DE102004009602B4 (de) | Trench-Transistor | |
DE10129348A1 (de) | Mittels Feldeffekt steuerbares Halbleiterbauelement und Verfahen zu dessen Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A2 Designated state(s): JP US |
|
AL | Designated countries for regional patents |
Kind code of ref document: A2 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application | ||
DFPE | Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101) | ||
AK | Designated states |
Kind code of ref document: A3 Designated state(s): JP US |
|
AL | Designated countries for regional patents |
Kind code of ref document: A3 Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR |
|
122 | Ep: pct application non-entry in european phase | ||
NENP | Non-entry into the national phase |
Ref country code: JP |