[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE112005001434B4 - MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode - Google Patents

MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode Download PDF

Info

Publication number
DE112005001434B4
DE112005001434B4 DE112005001434.7T DE112005001434T DE112005001434B4 DE 112005001434 B4 DE112005001434 B4 DE 112005001434B4 DE 112005001434 T DE112005001434 T DE 112005001434T DE 112005001434 B4 DE112005001434 B4 DE 112005001434B4
Authority
DE
Germany
Prior art keywords
source
electrode
gate
source field
field electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112005001434.7T
Other languages
English (en)
Other versions
DE112005001434T5 (de
Inventor
Jianjun Cao
Dave Kent
Paul Harvey
Ritu Sodhi
Daniel M. Kinzer
Naresh Thapar
Andrew N. Sawle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE112005001434T5 publication Critical patent/DE112005001434T5/de
Application granted granted Critical
Publication of DE112005001434B4 publication Critical patent/DE112005001434B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Leistungshalbleiter-Bauelement, umfassend:einen Halbleiterkörper (56), der ein gemeinsames Leitungsgebiet (20) mit einem Leitungstyp und ein Grundgebiet (18) mit einem anderen Leitungstyp besitzt und eine erste Oberfläche (14) aufweist,einen Graben (10), der sich von der ersten Oberfläche (14) aus durch das Grundgebiet (18) in das gemeinsame Leitungsgebiet (20) erstreckt, wobei der Graben mindestens zwei sich gegenüberliegende Seitenwände und einen Boden aufweist,eine erste Gate-Isolierung (26) neben einer der Seitenwände,eine erste Gate-Elektrode (22) neben der ersten Gate-Isolierung (26), wobei die erste Gate-Elektrode sich über das Grundgebiet (18) erstreckt,eine zweite Gate-Isolierung (28) neben der anderen Seitenwand,eine zweite Gate-Elektrode (24) neben der zweiten Gate-Isolierung (28), wobei die zweite Gate-Elektrode (24) sich über das Grundgebiet (18) erstreckt,eine Source-Feldelektrode (30) mit einem ersten Abschnitt und einem zweiten Abschnitt, wobei der erste Abschnitt der Source-Feldelektrode (30) zwischen der ersten (22) und der zweiten Gate-Elektrode (24) angeordnet und von diesen durch einen Isolierkörper (32) isoliert und der zweite Abschnitt der Source-Feldelektrode (30) unterhalb des ersten Abschnittes und der Gate-Elektroden (22, 24) angeordnet ist,ein Source-Gebiet (16) neben jeder Seitenwand des Grabens (10) undeinen Source-Kontakt (36), der mit der Source-Feldelektrode (30) und den Source-Gebieten (16) elektrisch verbunden ist, wobeidie Source-Feldelektrode (30) sich aus dem Graben (10) heraus über die erste Oberfläche (14) des Halbleiterkörpers (56) erstreckt.

Description

  • VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der am 25. Juni eingereichten vorläufigen US- amerikanischen Anmeldung Nr. 60/583,898 mit dem Titel TRENCH FET WITH DEEP SOURCE POLY ELECTRODE AND PROCESS OF MANUFACTURE, deren Offenbarung durch Verweise darauf als hier mit aufgenommen gilt.
  • ERFINDUNGSGEBIET
  • Die vorliegende Erfindung betrifft Leistungshalbleiter-Bauelemente beziehungsweise Leistungshalbleiter-Vorrichtungen und insbesondere MOS-Gatter Leistungshalbleiter-Bauelemente.
  • ALLGEMEINER STAND DER TECHNIK
  • Die Durchbruchsspannung und der Arbeitswiderstand (Einschaltwiderstand beziehungsweise Rdson) sind wichtige Eigenschaften eines Leistungshalbleiter-Bauelements. Der Rdson und die Durchbruchsspannung eines Leistungshalbleiter-Bauelements sind umgekehrt proportional zueinander. Das heißt, die Verbesserung bei einer Größe wirkt sich nachteilig auf die andere aus. Um dieses Problem zu beseitigen, schlägt US-Patent Nr. US 5 998 833 A einen Leistungshalbleiter vom Grabentyp vor, bei dem vergrabene Elektroden in dem gleichen Graben angeordnet sind wie die Gate-Elektroden, damit das gemeinsame Leistungsgebiet unter Sperrspannungsbedingungen verarmt, wodurch sich die Durchbruchsspannung des Bauelements verbessert. Infolgedessen lässt sich der spezifische Widerstand des gemeinsamen Leistungsgebiets verbessern, ohne dass dies eine negative Auswirkung auf die Durchbruchsspannung hat.
  • Die in US-Patent Nr. US 5 998 833 A gezeigten vergrabenen Elektroden sind mit dem Source-Kontakt des Bauelements elektrisch fernverbunden, was die Schaltgeschwindigkeit des Bauelements einschränken kann. Des Weiteren erfordert das hier gezeigte Bauelement möglicherweise mindestens einen zusätzlichen Maskierungsschritt.
  • US-Patent Nr. US 6 649 975 B2 (das 975-er Patent) und US-PS Nr. US 6 710 403 B2 (das 403-er Patent) zeigen beide Leistungshalbleiter-Bauelemente, die Gräben aufweisen, welche tiefer sind als die Gate-Gräben, um Feldelektroden zu halten, die mit dem Source-Kontakt elektrisch verbunden sind. Die in dem 975-er Patent und dem 403-er Patent dargestellten Bauelemente benötigen beide zusätzliche Maskierungsschritte für das Definieren von Gräben, die die Feldelektroden aufnehmen, wodurch möglicherweise die Herstellungskosten steigen. Außerdem vergrößern die zusätzlichen Gräben den Zellabstand und verringern somit die Zelldichte, was nicht erwünscht. US-Patent Nr. US 6 750 105 B2 (das 105-er Patent) betrifft ein Herstellungsverfahren für Hochspannungstransistoren mit einer erweiterten Drain-Zone, umfassend das Ätzen von Gräben innerhalb einer epitaktischen Schicht auf einem Substrat, das teilweise Ausfüllen der Gräben mit einer dielektrischen Schicht sowie das Auffüllen der freigebliebenen Graben-Abschnitte mit einem leitenden Material, um erste und zweite Feldplatten-Glieder zu formen, welche von dem Substrat und der epitaktischen Schicht isoliert sind.
  • KURZFASSUNG DER ERFINDUNG
  • Ein MOS-Gatter Leistungshalbleiter-Bauelement gemäß der vorliegenden Erfindung weist mindestens eine Gate-Elektrode auf und eine Source-Feldelektrode, die in dem gleichen Graben angeordnet ist, wobei die Source-Feldelektrode lokal (d.h. innerhalb jeder Zelleinheit) verbunden ist, damit eine höhere Schaltgeschwindigkeit erreicht werden kann.
  • Ein Bauelement gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung weist auf: einen aktiven Bereich mit mindestens einer aktiven Zelle, wobei die aktive Zelle mindestens ein Source-Gebiet aufweist, eine Source-Kontrollelektrode, die mit dem Source-Gebiet verbunden ist, eine Source-Feldelektrode, die mit dem Source-Kontakt und einer isolierten Gate-Elektrode neben einer Seite der Source-Feldelektrode und einem Grundgebiet elektrisch verbunden ist, wobei sich die Source-Feldelektrode bis in eine Tiefe erstreckt, die unterhalb einer Tiefe der isolierten Gate-Elektrode liegt, und bis in eine Höhe, die oberhalb einer Höhe der isolierten Gate-Elektrode liegt, wobei sich die Source-Feldelektrode und die isolierte Gate-Elektrode in einem gemeinsamen Graben befinden.
  • Ein Bauelement gemäß der vorliegenden Erfindung besitzt einen geringen Rdson, eine hohe Durchbruchsspannung, eine sehr geringe Qgd und ein sehr niedriges Verhältnis von Qgd/Qgs.
  • Andere Merkmale und Vorteile der vorliegenden Erfindung ergeben sich aus der nachfolgenden Beschreibung der Erfindung, die sich auf die beiliegenden Zeichnungen bezieht.
  • Figurenliste
    • 1 stellt eine Querschnittsansicht eines Halbleiter-Bauelements gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung schematisch dar.
    • Die 2A-2N stellen die Zwischenstrukturen schematisch dar, die infolge des Herstellungsprozesses für ein Bauelement gemäß der vorliegenden Erfindung entstehen.
  • AUSFÜHRLICHE BESCHREIBUNG DER FIGUREN
  • Bezug nehmend auf 1 handelt es sich bei einem Leistungshalbleiter-Bauelement gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung um einen MOSFET vom Grabentyp, der in seinem aktiven Bereich einen Graben 10 im Halbleiterkörper 56 aufweist. Der Graben 10 erstreckt sich von der Oberseite 14 des Halbleiterkörpers 56 aus durch die Source-Gebiete 16 und das Grundgebiet beziehungsweise Basisgebiet 18 in das Driftgebiet 20. Der Graben 10 ist vorzugsweise streifenförmig, kann aber auch zellenförmig sein.
  • Ein Bauelement gemäß einer Ausführungsform der vorliegenden Erfindung weist auf: eine erste Gate-Elektrode 22 neben einer Seitenwand des Grabens 10 und einem ubergreifenden Grundgebiet 18, eine zweite Gate-Elektrode 24 neben der gegenüberliegenden Seitenwand des Grabens 10 und einem übergreifenden Grundgebiet 18, eine erste Gate-Isolierung 26, die zwischen dem Grundgebiet 18 und der ersten Gate-Elektrode 22 angeordnet ist, eine zweite Gate-Isolierung 28, die zwischen der zweiten Gate-Elektrode 24 und dem Grundgebiet 18 angeordnet ist, und eine Source-Feldelektrode 30 mit einem ersten Abschnitt, der zwischen der ersten und der zweiten Gate-Elektrode 22, 24 angeordnet ist, und einem zweiten Abschnitt, der unterhalb der ersten und der zweiten Gate-Elektrode 22, 24 angeordnet ist. Die erste Gate-Elektrode 22 und die zweite Gate-Elektrode 24 sind elektrisch miteinander verbunden, so dass sie gemeinsam aktiviert werden können, von der Source-Feldelektrode 38 sind sie jedoch isoliert. Insbesondere ist der erste Abschnitt der Source-Feldelektrode 30 von der ersten und der zweiten Gate-Elektrode 22, 24 durch entsprechende Isolierkörper 32 und von dem Driftgebiet 20 durch den Bodenisolierkörper 34, der vorzugsweise dicker ist als die erste und die zweite Gate-Isolierung 26, 28, isoliert. Der Bodenisolierkörper 34 erstreckt sich vorzugsweise unterhalb der ersten und der zweiten Gate-Elektrode 22, 24.
  • Das Bauelement weist des Weiteren einen Source-Kontakt 36 auf, der mit den Source-Gebieten 16, der Source-Feldelektrode 30 und den hoch leitfähigen Kontaktgebieten 38 im Grundgebiet 18 elektrisch verbunden ist. Um die Gate-Elektroden 24, 26 von dem Source-Kontakt 36 zu isolieren, ist eine erste Isolierkappe 40 zwischen dem Source-Kontakt 36 und der ersten Gate-Elektrode 22 angeordnet und eine zweite Isolierkappe 42 zwischen dem Source-Kontakt 36 und der zweiten Gate-Elektrode 24. Somit weist ein Bauelement gemäß der vorliegenden Erfindung zwei isolierte Gate-Elektroden und eine Source-Feldelektrode auf, die mit dem Source-Kontakt elektrisch verbunden und zwischen den beiden Gate-Elektroden angeordnet ist und sich bis in eine Position unterhalb der Gate-Elektroden erstreckt.
  • Bei der bevorzugten Ausführungsform der vorliegenden Erfindung erstreckt sich der erste Abschnitt der Source-Feldelektrode 30 aus dem Graben 10 heraus über die Oberfläche 14 des Halbleiterkörpers 56. Es sei angemerkt, dass sich die Kappen 40, 42 ebenfalls aus dem Graben 10 heraus über die Oberfläche 14 des Halbleiterkörpers 56 erstrecken können.
  • Der Halbleiterkörper 56 besteht vorzugsweise aus Silizium, das mittels Epitaxie über einem Halbleitersubstrat 58, wie beispielsweise einem Siliziumsubstrat, ausgebildet wird. Die bevorzugte Ausfuhrungsform weist des Weiteren einen Drain-Kontakt 43 auf, der mit dem Substrat 58 leitend verbunden ist, wodurch ein vertikales Leiten zwischen dem Source-Kontakt 36 und dem Drain-Kontakt 43 ermöglicht wird. Wie Fachleuten ohne Weiteres klar sein wird, mussten die Source-Gebiete 16 die gleiche Leitfähigkeit beziehungsweise den gleichen Leitungstyp (conductivity) aufweisen wie das Driftgebiet 20 und das Substrat 58 (z.B. n-leitend), während das Grundgebiet 18 und die hoch leitfähigen Kontaktgebiete 38 eine andere Leitfähigkeit beziehungsweise einen anderen Leitungstyp (conductivity) besitzen (z.B. p-leitend). Bei der bevorzugten Ausführungsform bestehen die erste und die zweite Gate-Elektrode 22, 24 und die Source-Feldelektrode 30 aus leitendem Polysilizium, und die Gate-Isolierungen 26, 28, die Isolierkappen 40, 42, die Isolierkorper 32 und der Bodenisolierkörper 34 bestehen aus Siliziumdioxid.
  • Die bisher beschriebenen Eigenschaften beziehen sich auf eine einzelne aktive Zelle eines Bauelements in dem aktiven Bereich eines Bauelements gemäß der vorliegenden Erfindung. Auch wenn dies hier nicht gezeigt ist, versteht es sich, dass ein Bauelement gemäß der vorliegenden Erfindung mehrere aktive Zellen in dem aktiven Bereich aufweisen würde, die hier der Übersichtlichkeit halber nicht gezeigt worden sind.
  • Ein Bauelement gemaß der bevorzugten Ausführungsform der vorliegenden Erfindung weist eine Abschlussstruktur auf, die in dem Abschlussbereich angeordnet ist, der den aktiven Bereich umgibt. Die Abschlussstruktur bei der bevorzugten Ausführungsform weist einen Abschlussgraben 44 auf und ein Feldoxid 46, das in dem Abschlussgraben 44 zumindest neben dem aktiven Bereich und dem Boden des Abschlussgrabens 44 und vorzugsweise neben beiden Seitenwanden des Abschlussgrabens 44 und dessen Boden angeordnet ist. Neben dem Feldoxid 46 ist die Abschlussfeldplatte 47 angeordnet. Die Abschlussfeldplatte 47 besteht vorzugsweise aus leitendem Polysilizium. Die Abschlussfeldplatte 47 ist mit dem Source-Kontakt 36 verbunden.
  • In 1 ist außerdem ein Gate-Kontakt 48 zu sehen. Der Gate-Kontakt 48 ist mit dem Gate-Läufer (gaterunner) 50 elektrisch verbunden, der wiederum mit den Gate-Elektroden 22, 24 verbunden ist. Der Gate-Läufer 50 ist insbesondere mit einer in dem Abschlussgraben 44 angeordneten zweiten Gate-Elektrode und somit auch mit allen Gate-Elektroden 22, 24 im aktiven Bereich elektrisch verbunden. Der Gate-Läufer 50 besteht vorzugsweise aus leitendem Polysilizium und befindet sich über dem dicken Isolierkörper 52.
  • Bei der bevorzugten Ausführungsform bestehen der Source-Kontakt 36, der Drain-Kontakt 43 und der Gate-Kontakt 48 aus einem geeigneten Metall, wie beispielsweise Aluminium oder Aluminiumsilizium.
  • Als Nachstes wird unter Bezugnahme auf die 2A-2N ein Verfahren für das Herstellen eines Bauelements gemäß der vorliegenden Erfindung beschrieben.
  • Als erstes Bezug nehmend auf 2A wird eine Schicht aus Pad-Oxid 54 auf den Halbleiterkörper 56 aufgewachsen. Bei dem Halbleiterkörper 56 handelt es sich vorzugsweise um epitaxisches Silizium mit einer Leitfähigkeit (z.B. n-leitend), das auf ein Halbleitersubstrat 58 aufgewachsen wird, bei dem es sich vorzugsweise um ein Siliziumsubstrat mit der gleichen Leitfähigkeit handelt, das jedoch einen geringeren spezifischen Widerstand aufweist (höhere Konzentration der Dotierstoffe). Dann wird eine Schicht Siliziumnitrid 60 (Si3N4) (bei dem es sich um ein die Oxidierung verzögerndes Material handelt) auf dem Pad-Oxid 54 abgeschieden.
  • Als nächstes Bezug nehmend auf 2B werden die Si3N4-Schicht 60 und das Pad-Oxid 54 strukturiert, so dass eine Grabenmaske auf dem Halbleiterkörper 56 ausgebildet wird, und in einem Ätzschritt werden der Abschlussgraben 44 und der Graben 10 in dem Halbleiterkorper 56 definiert. Es sei angemerkt, dass im Verlauf dieses Schrittes mehrere Graben 10 in dem aktiven Bereich des Bauelements ausgebildet werden, wenn diese auch nicht mit gezeigt sind. Danach wird ein Opferoxid (sacrificial oxide) auf die Seitenwände und den Boden des Abschlussgrabens 44 und der Gräben 10 aufgewachsen, geätzt, und dann wird das Pad-Oxid auf die Seitenwande und den Boden des Abschlussgrabens 44 und der Graben 10 aufgewachsen, damit die in 2C gezeigte Struktur entsteht.
  • Als nächstes Bezug nehmend auf 2D wird Polysilizium 62 auf die in 2C gezeigte Struktur aufgewachsen. Danach wird das Polysilizium 62 oxidiert, damit sich wie in 2E gezeigt Siliziumdioxid 64 (SiO2) bildet. Es sei angemerkt, dass das Oxid 64 die Graben 10 und den Abschlussgraben 44 nicht vollständig füllt, sondern in beiden Gräben ein Zwischenraum 65 bleibt.
  • Als Nächstes wird in jedem entsprechenden Zwischenraum 65 wie in 2F gezeigt ein leitender Polysiliziumkörper 66 ausgebildet. Polysiliziumkörper 66 können durch das Abscheiden von Polysilizium, das Dotieren des Polysiliziums und dann Ätzen des dotierten Polysiliziums, um die Körper 66 zu definieren, ausgebildet werden oder durch Dotieren an Ort und Stelle (d.h. während das Polysilizium abgeschieden wird). Danach wird das Oxid 64 so entfernt, dass wie in 2G zu sehen das Bodenoxid 34 und das Feldoxid 46 in dem Abschlussgraben 44 definiert werden.
  • Als nächstes Bezug nehmend auf 2H werden die freiliegenden Abschnitte der leitenden Polysiliziumkörper 66, die sich uber dem Bodenoxid 34 und dem Feldoxid 46 erstrecken, oxidiert, wodurch die Isolierkörper 32 über der Abschlussfeldplatte 47 und den Source-Feldelektroden 30 ausgebildet werden. Es sei angemerkt, dass im Verlauf dieses Oxidationsschrittes auch die freiliegenden Abschnitte der Seitenwande der Graben 10 und des Abschlussgrabens 44 oxidiert werden, um die Gate-Isolierungen 26, 28 auszubilden.
  • Als Nächstes wird das Polysilizium für das Ausbilden der Gate-Elektroden 22, 24 und des Gate-Läufers 50 abgeschieden und leitfahig gemacht, indem nach dem Abscheiden oder während des Abscheidens (d.h. Dotierung an Ort und Stelle) Dotierstoffe implantiert werden. Danach wird das abgeschiedene Polysilizium vorzugsweise mithilfe der Photolithographie selektiv so entfernt, dass wie in 2I die Gate-Elektroden 22, 24 und der Gate-Bus 50 definiert werden. Ein Oxid mit geringer Dichte, wie beispielsweise TEOS oder dergleichen, wird dann über der in 2I gezeigten Struktur abgeschieden und selektiv so geätzt, dass Isolierkappen 40, 42 auf den Gate-Elektroden 22, 24 und eine Öffnung für den Zugang des Gate-Kontakts 48 zum Gate-Läufer 50 definiert werden. Es sei angemerkt, dass ein Oxid von der oberen Oberfläche der Source-Feldelektroden 30 entfernt wird, um einen oberen Teil davon wie in 2J gezeigt freizulegen.
  • Als Nächstes wird das Si3N4 60 von dem aktiven Bereich entfernt, Kanaldotierstoffe werden implantiert und dazu getrieben, das Grundgebiet 18 auszubilden und das Driftgebiet 20 zu definieren. Es sei angemerkt, dass die Implantation der Kanaldotierstoffe vorzugsweise nicht über den Abschlussgraben 44 hinausgeht. Danach wird eine Source-Maske aufgelegt, das Pad-Oxid 54 wird von dem aktiven Bereich weggeätzt, um das Grundgebiet 18 freizulegen, und es werden Source-Dotierstoffe implantiert, um Source-Implantatgebiete 68 auszubilden, oder wie in 2L zu sehen ist.
  • Als nächstes Bezug nehmend auf 2M werden Oxidabstandshalter neben den Isolierkappen 40, 42 so ausgebildet, dass sie sich über Source-Implantatgebiete 68 erstrecken. Dann wird ein Abschnitt des Grundgebietes 18 entfernt, um darin Ausnehmungen 70 auszubilden. Es sei angemerkt, dass nunmehr die obere Oberfläche des Halbleiterkörpers 56 die obere Oberflache 14 der Source-Implantatgebiete 68 ist, und die Source-Feldelektroden 30 erheben sich, wie in 2M zu sehen ist, uber die Oberfläche 14. Als Nächstes werden Source-Implantate in Source-Implantatgebieten 68 in einer Diffusionsvorrichtung dazu getrieben, die Source-Gebiete 16 auszubilden. Danach werden Dotierstoffe mit der gleichen Leitfähigkeit wie das Grundgebiet 18 am Boden der Ausnehmungen 70 implantiert und aktiviert, so dass wie in 2N gezeigt hoch leitfähige Kontaktgebiete 38 ausgebildet werden.
  • Schließlich wird ein oberseitiges Metall abgeschieden und strukturiert, um den Source-Kontakt 36 und den Gate-Kontakt 48 zu definieren, und ein bodenseitiges Metall wird abgeschieden, um den Drain-Kontakt 43 auszubilden, wodurch man ein Bauelement gemäß der vorliegenden Erfindung nach der Darstellung in 1 erhält.
  • Bei der hier gezeigten bevorzugten Ausführungsform handelt es sich um einen Leistungs-MOSFET. Es sei angemerkt, dass andere Leistungsbauelemente, wie beispielsweise IGBT, ACCUFET usw., den hier offenbarten Prinzipien entsprechend entwickelt werden können, ohne dass dabei vom Schutzumfang und Gedanken der vorliegenden Erfindung abgewichen würde.
  • Die vorliegende Erfindung ist zwar in Bezug auf bestimmte Ausführungsformen beschrieben worden, für Fachleute werden jedoch viele andere Variationen und Modifikationen und andere Verwendungszwecke erkennbar sein. Die vorliegende Erfindung soll daher vorzugsweise nicht durch die hier gegebene spezifische Offenbarung eingeschränkt werden, sondern nur durch die beiliegenden Anspruche.

Claims (19)

  1. Leistungshalbleiter-Bauelement, umfassend: einen Halbleiterkörper (56), der ein gemeinsames Leitungsgebiet (20) mit einem Leitungstyp und ein Grundgebiet (18) mit einem anderen Leitungstyp besitzt und eine erste Oberfläche (14) aufweist, einen Graben (10), der sich von der ersten Oberfläche (14) aus durch das Grundgebiet (18) in das gemeinsame Leitungsgebiet (20) erstreckt, wobei der Graben mindestens zwei sich gegenüberliegende Seitenwände und einen Boden aufweist, eine erste Gate-Isolierung (26) neben einer der Seitenwände, eine erste Gate-Elektrode (22) neben der ersten Gate-Isolierung (26), wobei die erste Gate-Elektrode sich über das Grundgebiet (18) erstreckt, eine zweite Gate-Isolierung (28) neben der anderen Seitenwand, eine zweite Gate-Elektrode (24) neben der zweiten Gate-Isolierung (28), wobei die zweite Gate-Elektrode (24) sich über das Grundgebiet (18) erstreckt, eine Source-Feldelektrode (30) mit einem ersten Abschnitt und einem zweiten Abschnitt, wobei der erste Abschnitt der Source-Feldelektrode (30) zwischen der ersten (22) und der zweiten Gate-Elektrode (24) angeordnet und von diesen durch einen Isolierkörper (32) isoliert und der zweite Abschnitt der Source-Feldelektrode (30) unterhalb des ersten Abschnittes und der Gate-Elektroden (22, 24) angeordnet ist, ein Source-Gebiet (16) neben jeder Seitenwand des Grabens (10) und einen Source-Kontakt (36), der mit der Source-Feldelektrode (30) und den Source-Gebieten (16) elektrisch verbunden ist, wobei die Source-Feldelektrode (30) sich aus dem Graben (10) heraus über die erste Oberfläche (14) des Halbleiterkörpers (56) erstreckt.
  2. Halbleiter-Bauelement nach Anspruch 1, ferner umfassend eine erste Isolierkappe (40), die sich zwischen dem Source-Kontakt (36) und der ersten Gate-Elektrode (22) befindet, und eine zweite Isolierkappe (42), die sich zwischen dem Source-Kontakt (36) und der zweiten Gate-Elektrode (24) befindet, wobei die Source-Feldelektrode (30) zwischen der ersten (40) und der zweiten Isolierkappe (42) angeordnet ist.
  3. Halbleiter-Bauelement nach Anspruch 1, ferner umfassend einen Bodenisolierkörper (34), der zwischen dem zweiten Abschnitt der Source-Feldelektrode (30) und den Seitenwänden und dem Boden des Grabens (10) angeordnet ist.
  4. Halbleiter-Bauelement nach Anspruch 3, wobei der Bodenisolierkörper (34) dicker ist als die Gate-Isolierungen (26, 28).
  5. Halbleiter-Bauelement nach Anspruch 4, wobei der Bodenisolierkörper (34) unterhalb der beiden Gate-Elektroden (22, 24) angeordnet ist.
  6. Halbleiter-Bauelement nach Anspruch 1, wobei die Source-Feldelektrode (30) aus leitendem Polysilizium besteht.
  7. Halbleiter-Bauelement nach Anspruch 1, wobei die Gate-Elektroden (22, 24) aus leitendem Polysilizium bestehen.
  8. Halbleiter-Bauelement nach Anspruch 1, wobei der Halbleiterkörper (56) aus epitaktischem Silizium besteht.
  9. Halbleiter-Bauelement nach Anspruch 8, wobei das epitaktische Silizium über einem Siliziumsubstrat (58) ausgebildet ist und ferner umfassend einen Drain-Kontakt (43), der mit dem Siliziumsubstrat (58) leitend verbunden ist.
  10. MOS-Gatter Leistungshalbleiter-Bauelement, umfassend: einen aktiven Bereich, der mindestens eine aktive Zelle aufweist, wobei die aktive Zelle aufweist mindestens ein Source-Gebiet (16), eine Source-Kontaktelektrode (36), die mit dem Source-Gebiet (16) verbunden ist, eine Source-Feldelektrode (30), die einen ersten Abschnitt mit einem ersten Querschnitt und einen zweiten Abschnitt mit einem zweiten Querschnitt, der größer als der erste Querschnitt ist, aufweist, wobei die Source-Feldelektrode (30) mit dem Source-Kontakt (36) elektrisch verbunden ist, eine isolierte Gate-Elektrode (22, 26; 24, 28) neben einer Seite des ersten Abschnitts der Source-Feldelektrode (30) und einem Grundgebiet (18), wobei sich der zweite Abschnitt der Source-Feldelektrode (30) bis in eine Tiefe erstreckt, die unterhalb einer Tiefe der isolierten Gate-Elektrode (22, 26; 24, 28) liegt, und wobei sich der erste Abschnitt der Source-Feldelektrode (30) bis in eine Höhe erstreckt, die oberhalb einer Höhe der isolierten Gate-Elektrode (22, 26; 24, 28) liegt, wobei sich die Source-Feldelektrode (30) und die isolierte Gate-Elektrode (22, 26; 24, 28) in einem gemeinsamen Graben (10) befinden.
  11. Bauelement nach Anspruch 10, ferner umfassend eine andere isolierte Gate-Elektrode (22, 26; 24, 28), die sich in dem gemeinsamen Graben (10) und neben einer anderen Seite des ersten Abschnitts der Source-Feldelektrode (30) und des Grundgebietes (18) befindet.
  12. Bauelement nach Anspruch 11, wobei jede isolierte Gate-Elektrode (22, 26; 24, 28) eine entsprechende leitende Gate-Elektrode (22; 24) aufweist, wobei die Gate-Elektroden (22; 24) miteinander elektrisch verbunden sind.
  13. Bauelement nach Anspruch 10, ferner umfassend einen Isolierkörper (34) neben einem Bodenabschnitt der Source-Feldelektrode (30).
  14. Bauelement nach Anspruch 10, wobei der gemeinsame Graben (10) in einem Halbleiterkörper (56) definiert ist und sich von einer oberen Oberfläche (14) des Halbleiterkörpers (56) aus zu einem Driftgebiet (20) in dem Halbleiterkörper (56) erstreckt, wobei sich die Source-Feldelektrode (30) bis zu einer Höhe oberhalb der oberen Oberfläche (14) des Halbleiterkörpers (56) erstreckt.
  15. Bauelement nach Anspruch 10, ferner umfassend einen Abschlussbereich neben dem aktiven Bereich, der eine Abschlussstruktur aufweist, wobei die Abschlussstruktur einen Abschlussgraben (44) neben dem aktiven Bereich aufweist.
  16. Bauelement nach Anspruch 10, bei dem die isolierte Gate-Elektrode (22, 26; 24, 28) eine leitende Gate-Elektrode (22; 24) aufweist und ferner umfassend einen Gate-Bus (50), der mit der Gate-Elektrode (22; 24) und einem Gate-Kontakt (48) elektrisch verbunden ist.
  17. Bauelement nach Anspruch 10, ferner umfassend einen Drain-Kontakt (43).
  18. Bauelement nach Anspruch 10, wobei die isolierte Gate-Elektrode (22, 26; 24, 28) eine Isolierkappe (40, 42) aufweist, die sich über das Source-Gebiet (16) erstreckt.
  19. Bauelement nach Anspruch 11, wobei jede isolierte Gate-Elektrode (22, 26; 24, 28) eine entsprechende Isolierkappe (40, 42) aufweist, wobei sich die Source-Feldelektrode (30) bis zu einer Höhe oberhalb der Isolierkappen (40, 42) erstreckt.
DE112005001434.7T 2004-06-25 2005-06-27 MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode Active DE112005001434B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US58289804P 2004-06-25 2004-06-25
US60/582,898 2004-06-25
PCT/US2005/022917 WO2006004746A2 (en) 2004-06-25 2005-06-27 Mosgated power semiconductor device with source field electrode

Publications (2)

Publication Number Publication Date
DE112005001434T5 DE112005001434T5 (de) 2007-05-16
DE112005001434B4 true DE112005001434B4 (de) 2018-06-07

Family

ID=35783318

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112005001434.7T Active DE112005001434B4 (de) 2004-06-25 2005-06-27 MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode

Country Status (3)

Country Link
JP (1) JP2008504697A (de)
DE (1) DE112005001434B4 (de)
WO (1) WO2006004746A2 (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006007096B4 (de) * 2006-02-15 2008-07-17 Infineon Technologies Austria Ag MOSFET mit Kompensationsstruktur und Randabschluss sowie Verfahren zu dessen Herstellung
US7381618B2 (en) * 2006-10-03 2008-06-03 Power Integrations, Inc. Gate etch process for a high-voltage FET
US20090096027A1 (en) * 2007-10-10 2009-04-16 Franz Hirler Power Semiconductor Device
DE102009014418B3 (de) * 2009-03-26 2010-04-15 Heraeus Quarzglas Gmbh & Co. Kg Ziehverfahren zur Herstellung zylinderförmiger Bauteile aus Quarzglas
JP5627494B2 (ja) * 2011-02-09 2014-11-19 株式会社東芝 半導体装置およびその製造方法
JP2012204529A (ja) * 2011-03-24 2012-10-22 Toshiba Corp 半導体装置及びその製造方法
JP2012204590A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体装置およびその製造方法
US9640618B2 (en) * 2014-09-24 2017-05-02 Shindengen Electric Manufacturing Co., Ltd. Silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor device and method of designing silicon carbide semiconductor device
JP6426642B2 (ja) 2016-03-08 2018-11-21 株式会社東芝 半導体装置
IT201700057056A1 (it) 2017-05-25 2018-11-25 St Microelectronics Srl Metodo di fabbricazione autoallineata di un transistore vdmos, e transistore vdmos autoallineato
CN107910268B (zh) * 2017-11-17 2023-12-26 杭州士兰集昕微电子有限公司 功率半导体器件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326711A (en) * 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
WO2002013257A2 (de) * 2000-08-04 2002-02-14 Infineon Technologies Ag Mittels feldeffekt steuerbares halbleiterschaltelement mit zwei steuerelektroden
US6649975B2 (en) 2000-11-16 2003-11-18 Silicon Semiconductor Corporation Vertical power devices having trench-based electrodes therein
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
US6750105B2 (en) 2001-09-07 2004-06-15 Power Integrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3709814B2 (ja) * 2001-01-24 2005-10-26 株式会社豊田中央研究所 半導体装置とその製造方法
DE10261600B4 (de) * 2001-12-18 2014-08-14 Fuji Electric Co., Ltd Halbleiterbauteil und Verfahren zu seiner Herstellung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5326711A (en) * 1993-01-04 1994-07-05 Texas Instruments Incorporated High performance high voltage vertical transistor and method of fabrication
US5998833A (en) 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
WO2002013257A2 (de) * 2000-08-04 2002-02-14 Infineon Technologies Ag Mittels feldeffekt steuerbares halbleiterschaltelement mit zwei steuerelektroden
US6649975B2 (en) 2000-11-16 2003-11-18 Silicon Semiconductor Corporation Vertical power devices having trench-based electrodes therein
US6750105B2 (en) 2001-09-07 2004-06-15 Power Integrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6710403B2 (en) 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET

Also Published As

Publication number Publication date
DE112005001434T5 (de) 2007-05-16
JP2008504697A (ja) 2008-02-14
WO2006004746A2 (en) 2006-01-12
WO2006004746A3 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
DE69621200T2 (de) Durchgriff-feldeffekttransistor
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE69635824T2 (de) Graben-dmos-transistor mit vergrabener schicht für verminderten anschaltwiderstand und verbesserter robustheit
DE69333100T2 (de) Leistungsanordnungsstruktur hoher dichte und verfahren zur herstellung.
DE69936050T2 (de) Graben-gate halbleiterbauelemente und verfahren zur deren herstellung
DE102009035688B4 (de) Halbleiterbauelement mit Trenchgatestruktur und Verfahren zur Herstellung desselben
DE102013113343B4 (de) Halbleitervorrichtung, integrierte schaltung, verfahren zur herstellung einer halbleitervorrichtung
DE102005059534B4 (de) Halbleitervorrichtung und Herstellungsverfahren der gleichen
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102005038998B4 (de) Metalloxidhalbleiter-Bauelement mit verbesserter Abschirmstruktur und Verfahren zur Herstellung
DE112009005299B4 (de) Halbleitervorrichtung
DE102015212564A1 (de) Halbleitervorrichtung mit isoliertem Gate, aufweisend eine Schirmungselektrode und Verfahren
DE19818300C1 (de) Lateraler Hochvolt-Seitenwandtransistor
DE102014117780A1 (de) Halbleiterbauelement mit einer Grabenelektrode
DE102014107325A1 (de) Halbleiterbauelement
DE112006001516T5 (de) Feldeffekttransistor mit Ladungsgleichgewicht
AT505176A2 (de) Grabenfeldplattenabschluss für leistungsvorrichtungen
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112007001578T5 (de) Lateraler Fet mit Trench-Gate mit direktem Source-Drain-Strompfad
DE102012216969A1 (de) Halbleiterbauelement mit einem Halbleitervia und Verfahren zum Herstellen eines Halbleiterbauelements
EP1181712B1 (de) Niederohmiges vdmos-halbleiterbauelement
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
DE112005001434B4 (de) MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 29/78 AFI20070212BHDE

R082 Change of representative

Representative=s name: PATENTANWAELTE LAMBSDORFF & LANGE, DE

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AMERICAS CORP., EL SEGUN, US

Free format text: FORMER OWNER: INTERNATIONAL RECTIFIER CORPORATION, EL SEGUNDO, CALIF., US

R082 Change of representative

Representative=s name: LAMBSDORFF & LANGE PATENTANWAELTE PARTNERSCHAF, DE

R020 Patent grant now final
R082 Change of representative