TWI857010B - 半導體器件 - Google Patents

Abstract

本發明提供一種半導體器件，所述半導體器件能夠通過使用包含鐵電材料及順電材料的電容器介電膜來增大電容器的電容而改善元件的性能和/或可靠性。所述半導體器件包括：被設置成彼此間隔開的第一電極與第二電極；以及電容器介電膜，設置在第一電極與第二電極之間且包括第一介電膜及第二介電膜。所述第一介電膜包括第一單金屬氧化物膜及第一雙金屬氧化物膜中的一者，第一介電膜具有正交晶系，第二介電膜包含順電材料，且電容器介電膜的介電常數大於第二介電膜的介電常數。

Description

半導體器件

本發明概念有關一種半導體器件，且更具體來說有關一種使用電容器作為資料記憶元件的半導體器件。

本申請主張2019年3月6日提出申請的韓國專利申請第10-2019-0025713號的優先權以及從所述韓國專利申請產生的全部權益，所述韓國專利申請的公開全文併入本申請供參考。

近年來，半導體元件的容量和/或集成度已得到增大，且設計規則也減少了。此種趨勢也表現在作為記憶體半導體元件之一的動態隨機存取記憶體（dynamic random access memory，DRAM）中。為使DRAM器件運行，每一單元需要一定水平或更多的電容（靜電容量）。

電容的增大使存儲在電容器中的電荷量增大，從而改善半導體器件的再新特性。半導體器件的改善的再新特性可提高半導體器件的良率。

為增大電容，已研究出將具有高介電常數的介電膜用於電容器或增大電容器的下部電極與介電膜之間的接觸面積的方法。

本發明概念的各個方面提供一種半導體器件，所述半導體器件能夠通過使用包含鐵電材料（ferroelectric material）及順電材料（paraelectric material）的電容器介電膜來增大電容器的電容而改善元件的性能及可靠性。

然而，本發明概念的各個方面並非僅限於本文中所述的一個方面。通過參照以下給出的本發明概念的詳細說明，本發明概念的以上及其他方面將對本發明概念所屬領域中的普通技術人員變得更顯而易見。

根據本發明概念的一個方面，提供一種半導體器件，所述半導體器件包括：彼此間隔開的第一電極與第二電極；以及電容器介電膜，位於所述第一電極與所述第二電極之間且包括第一介電膜及第二介電膜。所述第一介電膜包括第一單金屬氧化物膜及第一雙金屬氧化物膜中的一者，所述第一介電膜具有正交晶系（orthorhombic crystal system），所述第二介電膜包含順電材料，且所述電容器介電膜的介電常數大於所述第二介電膜的介電常數。

根據本發明概念的一個方面，提供一種半導體器件，所述半導體器件包括：彼此間隔開的第一電極與第二電極；電容器介電膜，位於所述第一電極與所述第二電極之間，且包括第一介電膜及第二介電膜，所述第一介電膜包含鐵電材料，所述第二介電膜包含順電材料且位於所述第一介電膜與所述第一電極之間；以及至少一個介面膜，包含導電材料且接觸所述第一介電膜。

根據本發明概念的一個方面，提供一種半導體器件，所述半導體器件包括：第一絕緣圖案，包括彼此相鄰的第一側壁與第二側壁，位於基板上；第二絕緣圖案，在所述基板上與所述第一絕緣圖案分開，且包括彼此相鄰的第三側壁與第四側壁，所述第二絕緣圖案的所述第四側壁面對所述第一絕緣圖案的所述第二側壁；第一下部電極，沿所述第一絕緣圖案的所述第一側壁延伸且不沿所述第一絕緣圖案的所述第二側壁延伸；第二下部電極，沿所述第二絕緣圖案的所述第三側壁延伸且不沿所述第二絕緣圖案的所述第四側壁延伸；電容器介電膜，沿所述第一下部電極、所述第二下部電極、所述第一絕緣圖案的所述第二側壁及所述第二絕緣圖案的所述第四側壁延伸，且包括第一介電膜及第二介電膜；以及上部電極，位於所述電容器介電膜上。所述第一介電膜包括單金屬氧化物膜及雙金屬氧化物膜中的一者，所述第二介電膜包含順電材料，且所述電容器介電膜的介電常數大於所述第二介電膜的介電常數。

根據本發明概念的一個方面，提供一種半導體器件，所述半導體器件包括：彼此間隔開的第一電極與第二電極；以及電容器介電膜，位於所述第一電極與所述第二電極之間且包括第一介電膜及第二介電膜，所述第一介電膜位於所述第二介電膜與所述第一電極之間。所述第一介電膜及所述第二介電膜中的每一者包括金屬氧化物膜，所述金屬氧化物膜中包含的金屬包含在元素週期表的第4族（IV B）過渡金屬內，且所述電容器介電膜的電容大於所述第二介電膜的電容。

根據本發明概念的一個方面，提供一種半導體器件，所述半導體器件包括：彼此間隔開的第一電極與第二電極；以及電容器介電膜，位於所述第一電極與所述第二電極之間且包括第一介電膜及第二介電膜。所述第一介電膜包括具有正交晶系的單金屬氧化物膜，所述第二介電膜包含順電材料，且所述電容器介電膜的電容大於所述第二介電膜的電容。

根據本發明概念的一個方面，提供一種半導體器件，所述半導體器件包括：第一絕緣圖案，包括彼此相鄰的第一側壁與第二側壁，位於基板上；第二絕緣圖案，在所述基板上與所述第一絕緣圖案分開，且包括彼此相鄰的第三側壁與第四側壁，所述第二絕緣圖案的所述第四側壁面對所述第一絕緣圖案的所述第二側壁；第一下部電極，沿所述第一絕緣圖案的所述第一側壁延伸且不沿所述第一絕緣圖案的所述第二側壁延伸；第二下部電極，沿所述第二絕緣圖案的所述第三側壁延伸且不沿所述第二絕緣圖案的所述第四側壁延伸；電容器介電膜，沿所述第一下部電極、所述第二下部電極、所述第一絕緣圖案的所述第二側壁及所述第二絕緣圖案的所述第四側壁延伸，且包括第一介電膜及第二介電膜；至少一個或多個介面膜，包含導電材料且接觸所述第一介電膜；以及上部電極，位於所述電容器介電膜上。所述第一介電膜包含鐵電材料，且所述第二介電膜包含順電材料。

圖1是根據一些實施例的半導體器件的記憶體單元陣列的電路圖。

參照圖1，記憶體單元陣列可包括例如DRAM單元陣列。

記憶體單元陣列可包括字線WL、與字線WL相交的位線BL和/或多個記憶體單元MC。記憶體單元MC可連接到字線WL中的對應的字線WL及位線BL中的對應的位線BL。

記憶體單元MC中的每一者可包括與對應的字線WL連接的單元電晶體CTR和/或與單元電晶體CTR的一個端子連接的電容器CA。

單元電晶體CTR的汲極區可連接到對應的位元線BL，且單元電晶體CTR的源極區可連接到電容器CA。單元電晶體CTR可被配置成選擇性地控制流到電容器CA的電荷流。記憶體單元MC可存儲0或1的資料，這分別取決於存儲在電容器CA中的電荷的存在與否。

圖2A是示出一些實施例中的半導體器件的圖。圖2B是與圖2A所示半導體器件對應的電路圖。圖2A中所述的半導體器件可放置在圖1所示記憶體單元MC的電容器CA的位置處。

參照圖2A及圖2B，根據一些實施例的半導體器件可包括第一電極100、第二電極110和/或第一電容器介電膜200。

第一電極100可包含但不限於例如經摻雜的半導體材料、導電金屬氮化物（例如，氮化鈦、氮化鉭、氮化鈮、氮化鎢等）、金屬（例如，釕、銥、鈦、鉭等）、導電金屬氧化物（例如，氧化銥或氧化鈮）等。

第一電容器介電膜200可設置在第一電極100上。第一電容器介電膜200可設置在第一電極100與第二電極110之間。

第一電容器介電膜200可包括第一鐵電膜210及第一順電膜260。第一鐵電膜210及第一順電膜260可依序堆疊在第一電極100與第二電極110之間。第一鐵電膜210可設置在第一電極100與第一順電膜260之間。第一順電膜260可設置在第一鐵電膜210與第二電極110之間。

作為實例，第一電極100可為電容器的下部電極，且第二電極110可為電容器的上部電極。作為另一實例，第一電極100可為電容器的上部電極，且第二電極110可為電容器的下部電極。

第一鐵電膜210可包含鐵電材料。第一鐵電膜210可包含第一單金屬氧化物。第一鐵電膜210可包括金屬氧化物膜（例如第一單金屬氧化物膜）。在一些實施例中，單金屬氧化物可為包含單一金屬及氧或由單一金屬及氧組成的二元化合物。

作為實例，第一單金屬氧化物膜中包含的金屬可為鉿（Hf）。第一單金屬氧化物膜可為氧化鉿膜（HfO）。在一些實施例中，氧化鉿膜可具有適合化學計量（stoichiometry）的化學式，或者可具有不適合化學計量的化學式。

作為另一實例，第一單金屬氧化物膜中包含的金屬可為鑭系稀土金屬元素中的任意者。第一單金屬氧化物膜可為鑭系稀土金屬元素氧化物膜。在一些實施例中，鑭系稀土金屬元素氧化物膜可具有適合化學計量的化學式，或者可具有不適合化學計量的化學式。

第一單金屬氧化物膜可包含鉿及鑭系稀土金屬元素中的一者。第一單金屬氧化物膜可為氧化鉿膜或鑭系稀土金屬元素氧化物膜中的一者。

第一鐵電膜210可具有正交晶系。第一鐵電膜210可為具有正交晶系的第一單金屬氧化物膜。

作為實例，第一鐵電膜210還可包含摻雜在第一單金屬氧化物膜中的摻雜劑。摻雜劑可用於使具有正交晶系的第一單金屬氧化物膜穩定。摻雜濃度可小於10%。

作為實例，當第一單金屬氧化物膜是氧化鉿膜時，摻雜劑可包括釓（Gd）、矽（Si）、鋁（Al）、釔（Y）、鑭（La）、鈧（Sc）、鈰（Ce）、鏑（Dy）、鉭（Ta）、鍶（Sr）及鈮（Nb）中的至少一者。作為另一實例，當第一單金屬氧化物膜是鑭系稀土金屬元素氧化物膜時，摻雜劑可包括矽（Si）、鋁（Al）、鉿（Hf）、鋯（Zr）及鈮（Nb）中的至少一者。

作為另一實例，第一單金屬氧化物膜可不包含摻雜在膜中的摻雜劑。

在根據本發明概念的一些實施例的半導體器件中，第一鐵電膜210可為包括第一單金屬氧化物膜或由第一單金屬氧化物膜組成的單個膜。當第一鐵電膜210是單個膜且第一單金屬氧化物膜是氧化鉿膜時，在3 nm以上且5 nm以下的氧化鉿膜的厚度範圍內，氧化鉿膜可具有鐵電特性。

在一些實施例中，單個膜可意味著膜中包含的材料具有相同的晶系，同時具有一個化學式。

第一順電膜260可包含順電材料。第一順電材料可包括單金屬氧化物或雙金屬氧化物。第一順電膜260可包括金屬氧化物膜（例如第二單金屬氧化物膜或第一雙金屬氧化物膜）。在一些實施例中，雙金屬氧化物可為包含兩種金屬及氧或由兩種金屬及氧組成的三元化合物。

第二單金屬氧化物膜及第一雙金屬氧化物膜中包含的金屬可包含在元素週期表的第4族（IV B）過渡金屬內。元素週期表的第4族（IV B）過渡金屬可包括鉿（Hf）及鋯（Zr）中的至少一者。

第二單金屬氧化物膜中包含的金屬可為例如鉿（Hf）及鋯（Zr）中的一者。第二單金屬氧化物膜可為氧化鉿膜（HfO）及氧化鋯膜（ZrO）中的一者。

第一雙金屬氧化物膜中包含的金屬可為例如鉿（Hf）及鋯（Zr）。第一雙金屬氧化物膜可為氧化鉿鋯膜（HfZrO）。氧化鉿鋯膜（HfZrO）可為氧化鉿（HfO）與氧化鋯（ZrO）形成的固溶體（solid solution）。

在一些實施例中，氧化鉿膜（HfO）、氧化鋯膜（ZrO）及氧化鉿鋯膜（HfZrO）中的每一者可具有適合化學計量的化學式，且可具有不適合化學計量的化學式。

當第一鐵電膜210包含氧化鉿膜時，第一鐵電膜210中包含的金屬氧化物膜及第一順電膜260中包含的金屬氧化物膜可分別包含鉿（Hf）及鋯（Zr）中的至少一者，鉿（Hf）及鋯（Zr）是元素週期表的第4族（IV B）過渡金屬。

當第一順電膜260是氧化鉿膜或氧化鉿鋯膜時，第一順電膜260可具有單斜晶系（monoclinic crystal system）、四方晶系（tetragonal crystal system）及立方晶系（cubic crystal system）中的一種晶系。當第一順電膜260是氧化鋯膜時，第一順電膜260可具有單斜晶系、正交晶系、四方晶系及立方晶系中的一種晶系。

在根據本發明概念的一些實施例的半導體器件中，第一順電膜260可為包括第二單金屬氧化物膜或由第二單金屬氧化物膜組成的單個膜，或者可為包括第一雙金屬氧化物膜或由第一雙金屬氧化物膜組成的單個膜。

舉例來說，第一鐵電膜210可為具有正交晶系的氧化鉿膜，且第一順電膜260可為具有單斜晶系的氧化鉿膜。此時，即使第一鐵電膜210接觸第一順電膜260，堆疊的第一鐵電膜210與第一順電膜260仍可不構成單個膜。換句話說，堆疊的第一鐵電膜210與第一順電膜260可為堆疊有彼此不同的單個膜的堆疊膜。

在根據本發明概念的一些實施例的半導體器件中，第一鐵電膜210可接觸第一順電膜260。

在圖2A及圖2B中，第一鐵電膜210可包括在鐵電電容器C_F 中，且第一順電膜260可包括在順電電容器C_P 中。也就是說，第一鐵電膜210可為鐵電電容器C_F 的電容器介電膜，且第一順電膜260可為順電電容器C_P 的電容器介電膜。

鐵電電容器C_F 與順電電容器C_P 串聯連接。也就是說，包括第一電容器介電膜200的電容器可等同於串聯連接的鐵電電容器C_F 與順電電容器C_P 。

在根據本發明概念的一些實施例的半導體器件中，其中第一鐵電膜210與第一順電膜260以板形狀堆疊的第一電容器介電膜200可呈現出順電材料的特性。

如果兩個或更多個電容器串聯連接且每一電容器的電容具有正值，則總電容變得小於每一各別電容器的電容。換句話說，與串聯連接的兩個或更多個電容器等同的電容器中包含的電容器介電膜的介電常數小於各別電容器中包含的電容器介電膜的介電常數。

然而，舉例來說，如果串聯連接的所述兩個電容器的電容中的一者具有負值，則總電容可大於相應的各別電容，同時具有正值。為使總電容值具有正值，具有負值的電容的絕對值應大於或等於具有正值的電容。

在本發明概念的一些實施例中，鐵電電容器C_F 與順電電容器C_P 串聯連接。然而，第一電容器介電膜200的電容大於第一順電膜260的電容。也就是說，第一電容器介電膜200的電容大於順電電容器C_P 的電容。

換句話說，第一電容器介電膜200的介電常數大於第一順電膜260的介電常數。

舉例來說，包括具有負介電常數的第一鐵電膜210的鐵電電容器C_F 可具有負電容。包括具有正介電常數的第一順電膜260的順電電容器C_P 可具有正電容。

另外，包括第一鐵電膜210的鐵電電容器C_F 的電容的絕對值可大於包括第一順電膜260的順電電容器C_P 的電容的絕對值。換句話說，第一鐵電膜210的介電常數的絕對值可大於第一順電膜260的介電常數的絕對值。

在此種情形中，鐵電電容器C_F 與順電電容器C_P 串聯連接，但第一電容器介電膜200的電容可大於第一順電膜260的電容。

另外，由於鐵電電容器C_F 的電容的絕對值大於順電電容器C_P 的電容的絕對值，且鐵電電容器C_F 的電容的絕對值與順電電容器C_P 的電容的絕對值之間的差減小，因此串聯連接的鐵電電容器C_F 與順電電容器C_P 的總電容可增大。

此將在以下參照圖3到圖4C進行詳細闡述。

第二電極110可設置在第一電容器介電膜200上。第二電極110可被設置成與第一電極100間隔開。舉例來說，第二電極110可包含但不限於經摻雜的半導體材料、導電金屬氮化物（例如，氮化鈦、氮化鉭、氮化鈮或氮化鎢）、金屬（例如，釕、銥、鈦或鉭）及導電金屬氧化物（例如，氧化銥或氧化鈮）。

圖3是鐵電材料、順電材料及堆疊的鐵電材料與順電材料的自由能-極化曲線。圖4A是單個域狀態中的鐵電材料的極化-電場曲線。圖4B是順電材料的極化-電場曲線。圖4C是堆疊的鐵電材料與順電材料的極化-電場曲線。

在圖3中，曲線i)可為鐵電材料的自由能-極化曲線，曲線ii)是順電材料的自由能-極化曲線，且曲線iii)是堆疊的鐵電材料與順電材料的自由能-極化曲線。軸U可代表自由能，且軸P可代表極化。

參照圖3及圖4A，當不具有電場時，鐵電材料可具有兩種穩定的極化狀態。當不具有電場時，鐵電材料可具有兩種自發極化（spontaneous polarization）。

使用圖3所示曲線i)可獲得圖4A中所示的鐵電材料的極化與電場之間的關係。在圖4A中，軸E代表電場，且軸P代表極化。

當繪製鐵電材料的極化-電場曲線圖時，鐵電材料的極化-電場曲線圖可具有S形曲線。材料的介電常數可與極化-電場曲線的斜率（dP/dE）成比例。也就是說，考慮到電容的定義，電容可與極化-電場曲線的斜率（dP/dE）成比例。

鐵電材料的極化-電場曲線圖包括極化-電場曲線的斜率（dP/dE）為負的區。在極化-電場曲線的斜率（dP/dE）為負的區中，電容器可具有負電容。

極化-電場曲線的斜率（dP/dE）為負的區是鐵電材料的自由能曲線具有最大值的區。由於能量狀態在這個區中不穩定，因此難以維持此種極化狀態。

參照圖3及圖4B，當順電材料的極化為零時，順電材料的自由能減小或最小化，使得順電材料可具有一個穩定的極化狀態。

使用圖3所示曲線ii)可獲得圖4B中所示的順電材料的極化與電場之間的關係。當繪製順電材料的極化-電場曲線圖時，順電材料的極化-電場曲線圖可為具有正斜率的直線。

參照圖3及圖4C，通過堆疊鐵電材料與順電材料，鐵電材料中具有負電容的區可由順電材料進行穩定。在堆疊的鐵電材料與順電材料的總自由能曲線中，當極化為零時，總自由能可減小或最小化。

使用圖3所示曲線iii)可獲得圖4C中所示的堆疊的順電材料與鐵電材料的極化與電場之間的關係。在圖4C中，虛線是順電材料的極化-電場曲線（圖4B所示）。

由於鐵電材料與順電材料堆疊在一起，因此即使在鐵電材料具有負電容的區中，堆疊的鐵電材料與順電材料的極化-電場曲線圖的斜率（dP/dE）仍可具有正值。在鐵電材料具有負電容的區中，堆疊的鐵電材料與順電材料的極化-電場曲線圖的斜率大於順電材料的極化-電場曲線圖的斜率。

通過將具有負電容的鐵電材料與具有正電容的順電材料串聯連接，鐵電材料與順電材料形成的堆疊膜可呈現出順電材料的特性。因此，儘管電容器串聯連接，而電容可增大。

在鐵電材料的極化-電場曲線的斜率（dP/dE）為負的區中，極化-電場曲線可具有第一斜率，且順電材料的極化-電場曲線可具有第二斜率。當第一斜率與第二斜率的一半之和大於零時，鐵電材料與順電材料的堆疊材料可呈現出順電材料的特性。

作為另外一種選擇，當鐵電材料的電容的最大值C_max 與最小值C_min 的平均值小於順電材料的電容時，鐵電材料與順電材料形成的堆疊膜可呈現出順電材料的特性。

圖5是示出根據一些實施例的半導體器件的圖。為便於闡釋，將主要闡述與使用圖2A闡述的半導體器件的不同之處。

參照圖5，在根據一些實施例的半導體器件中，第一電容器介電膜200可包括第二鐵電膜211及第一順電膜260。

第二鐵電膜211可包含鐵電材料。第二鐵電膜211可包含第二雙金屬氧化物。第二鐵電膜211可包括金屬氧化物膜（例如第二雙金屬氧化物膜）。

第二雙金屬氧化物中包含的金屬可包含在元素週期表的第4族（IV B）過渡金屬內。第二雙金屬氧化物膜中包含的金屬可為例如鉿（Hf）及鋯（Zr）。第二雙金屬氧化物膜可為氧化鉿鋯膜（Hf_x Zr_(1-x) O）。在第二雙金屬氧化物膜中，x可為0.4以上且0.6以下。在一些實施例中，氧化鉿鋯膜（Hf_x Zr_(1-x) O）可具有適合化學計量的化學式，或者可具有不適合化學計量的化學式。

第二鐵電膜211可具有正交晶系。第二鐵電膜211可為具有正交晶系的第二雙金屬氧化物膜。

作為實例，第二鐵電膜211還可包含摻雜在第二雙金屬氧化物膜中的摻雜劑。摻雜劑可包括釓（Gd）、矽（Si）、鋁（Al）、釔（Y）、鑭（La）、鈧（Sc）、鈰（Ce）、鏑（Dy）、鉭（Ta）及鍶（Sr）中的至少一者。

作為另一實例，第二雙金屬氧化物膜可不包含摻雜在膜中的摻雜劑。

在根據本發明概念的一些實施例的半導體器件中，第二鐵電膜211可為包括第二雙金屬氧化物膜或由第二雙金屬氧化物膜組成的單個膜。當第二鐵電膜211是作為單個膜的第二單金屬氧化物膜時，在5 nm以上且20 nm以下的氧化鉿鋯膜的厚度範圍內，氧化鉿鋯膜可具有鐵電特性。

圖6是示出根據一些實施例的半導體器件的圖。為便於闡釋，將主要闡述與使用圖2A闡述的半導體器件的不同之處。

參照圖6，在根據一些實施例的半導體器件中，第一電容器介電膜200可包括第三鐵電膜212及第一順電膜260。

第三鐵電膜212可包括依序堆疊在第一電極100與第一順電膜260之間的第一子介電膜212a與第二子介電膜212b。第二子介電膜212b可設置在第一子介電膜212a與第一順電膜260之間。堆疊的第一子介電膜212a與第二子介電膜212b具有鐵電特性。

第一子介電膜212a可包括第三單金屬氧化物膜。第三單金屬氧化物膜中包含的金屬可為鋯（Zr）。第三單金屬氧化物膜可為氧化鋯膜（ZrO）。

第二子介電膜212b可包括第四單金屬氧化物膜。第四單金屬氧化物膜中包含的金屬可為鉿（Hf）。第四單金屬氧化物膜可為氧化鉿膜（HfO）。

第一子介電膜212a是包括第三金屬氧化物膜或由第三金屬氧化物膜組成的單個膜，且第二子介電膜212b可為包括第四單金屬氧化物膜或由第四單金屬氧化物膜組成的單個膜。也就是說，第三鐵電膜212可為第三單金屬氧化物膜與第四單金屬氧化物膜形成的堆疊膜，第三單金屬氧化物膜及第四單金屬氧化物膜是彼此不同的單個膜。

第三鐵電膜212可為堆疊有氧化鋯膜（ZrO）與氧化鉿膜（HfO）的堆疊膜，氧化鋯膜（ZrO）及氧化鉿膜（HfO）中的每一者均是單個膜。

在第三鐵電膜212中，鉿（Hf）與鉿（Hf）和鋯（Zr）的總和的比率（Hf/(Hf+Zr)）可大於或等於0.35且小於1。第三鐵電膜212的厚度可為1 nm以上且20 nm以下。第三鐵電膜212還可包含摻雜在膜中的摻雜劑。

第三鐵電膜212可具有正交晶系。第三鐵電膜212可為具有正交晶系的第三單金屬氧化物膜與第四單金屬氧化物膜形成的堆疊膜。第三單金屬氧化物膜及第四單金屬氧化物膜中的每一者可具有正交晶系。

圖7是示出根據一些實施例的半導體器件的圖。為便於闡釋，將主要闡述與使用圖6闡述的半導體器件的不同之處。

參照圖7，在根據一些實施例的半導體器件中，第一子介電膜212a可設置在第二子介電膜212b與第一順電膜260之間。第二子介電膜212b與第一子介電膜212a依序堆疊在第一電極100與第一順電膜260之間。

第三鐵電膜212可為堆疊有氧化鉿膜（HfO）與氧化鋯膜（ZrO）的堆疊膜，氧化鉿膜（HfO）及氧化鋯膜（ZrO）中的每一者均是單個膜。

當第一順電膜260包括作為單金屬氧化物膜的氧化鋯膜（ZrO）時，第一順電膜260可具有單斜晶系、四方晶系及立方晶系中的一種晶系。

圖8是示出根據一些實施例的半導體器件的圖。為便於闡釋，將主要闡述與使用圖6闡述的半導體器件的不同之處。

參照圖8，在根據一些實施例的半導體器件中，第一電容器介電膜200可包括第三鐵電膜212及第二順電膜261。

第二順電膜261可包括依序堆疊在第三鐵電膜212與第二電極110之間的第三子介電膜261a與第四子介電膜261b。第三子介電膜261a可設置在第四子介電膜261b與第三鐵電膜212之間。堆疊的第三子介電膜261a與第四子介電膜261b可具有順電特性。

第三子介電膜261a可包括第五單金屬氧化物膜。第五單金屬氧化物膜中包含的金屬可為鋯（Zr）。第五單金屬氧化物膜可為氧化鋯膜（ZrO）。

第四子介電膜261b可包括第六單金屬氧化物膜。第六單金屬氧化物膜中包含的金屬可為鉿（Hf）。第六單金屬氧化物膜可為氧化鉿膜（HfO）。

第三子介電膜261a可為包括第五金屬氧化物膜或由第五金屬氧化物膜組成的單個膜，且第四子介電膜261b可為包括第六單金屬氧化物膜或由第六單金屬氧化物膜組成的單個膜。也就是說，第二順電膜261可為第五單金屬氧化物膜與第六單金屬氧化物膜形成的堆疊膜，第五單金屬氧化物膜及第六單金屬氧化物膜是彼此不同的單個膜。

第二順電膜261可為堆疊有氧化鋯膜（ZrO）與氧化鉿膜（HfO）的堆疊膜，氧化鋯膜（ZrO）及氧化鉿膜（HfO）中的每一者均是單個膜。

在第二順電膜261中，鉿（Hf）與鉿（Hf）和鋯（Zr）的總和的比率（Hf/(Hf+Zr)）可小於0.35且大於0。

第二順電膜261可具有單斜晶系、四方晶系及立方晶系中的一種晶系。第五單金屬氧化物膜及第六單金屬氧化物膜中的每一者可具有單斜晶系、四方晶系及立方晶系中的一種晶系。

與圖8中所示的情形不同，第二子介電膜212b可設置在第一子介電膜212a與第一電極100之間。

另外，與圖8中所示的情形不同，第三子介電膜261a可設置在第四子介電膜261b與第二電極110之間。

圖9是示出根據一些實施例的半導體器件的圖。為便於闡釋，將主要闡述與使用圖2A闡述的半導體器件的不同之處。

參照圖9，根據一些實施例的半導體器件還可包括第三順電膜262。

第三順電膜262可設置在第一鐵電膜210與第一電極100之間。第一鐵電膜210可設置在第三順電膜262與第一順電膜260之間。

第三順電膜262可為單個膜或堆疊有彼此不同的單個膜的堆疊膜。

作為實例，當第三順電膜262是單個膜時，第三順電膜262可包括第二單金屬氧化物膜或第一雙金屬氧化物膜。第二單金屬氧化物膜及第一雙金屬氧化物膜的說明可實質上相同於圖2A所示第一順電膜260的說明。

作為另一實例，第三順電膜262可為堆疊有彼此不同的單個膜的堆疊膜。第三順電膜262可為第五單金屬氧化物膜與第六單金屬氧化物膜形成的堆疊膜，第五單金屬氧化物膜及第六單金屬氧化物膜是彼此不同的單個膜。第五單金屬氧化物膜及第六單金屬氧化物膜的說明可實質上相同於圖8所示第二順電膜261的說明。351

第三順電膜262可包括具有與第一順電膜260相同的化學式的金屬氧化物膜，且還可包括具有不同化學式的金屬氧化物膜。當第三順電膜262與第一順電膜260包括具有相同化學式的金屬氧化物膜時，第三順電膜262的晶系可相同於或不同於第一順電膜260的晶系。

與圖9中所示的情形不同，第一鐵電膜210可被替換為圖5所示第二鐵電膜211。另外，第一鐵電膜210可被替換為圖6及圖7所示第三鐵電膜212。

另外，第一順電膜260可被替換為圖8所示第二順電膜261。

圖10是示出根據一些實施例的半導體器件的圖。為便於闡釋，將主要闡述與使用圖2A闡述的半導體器件的不同之處。

參照圖10，根據一些實施例的半導體器件還可包括第四鐵電膜213。

第四鐵電膜213可設置在第一順電膜260與第二電極110之間。第一順電膜260可設置在第一鐵電膜210與第四鐵電膜213之間。

第四鐵電膜213可為單個膜或堆疊有彼此不同的單個膜的堆疊膜。

作為實例，當第四鐵電膜213是單個膜時，第四鐵電膜213可包括第一單金屬氧化物膜或第二雙金屬氧化物膜。第一單金屬氧化物膜的說明可實質上相同於圖2A所示第一鐵電膜210的說明。第二雙金屬氧化物膜的說明可實質上相同於圖5所示第二鐵電膜211的說明。

作為另一實例，第四鐵電膜213可為堆疊有彼此不同的單個膜的堆疊膜。第四鐵電膜213可為第三單金屬氧化物膜與第四單金屬氧化物膜形成的堆疊膜，第三單金屬氧化物膜及第四單金屬氧化物膜是彼此不同的單個膜。第三單金屬氧化物膜及第四單金屬氧化物膜的說明可實質上相同於圖6及圖7所示第三鐵電膜212的說明。

與圖10中所示的情形不同，第一鐵電膜210可被替換為圖5所示第二鐵電膜211。另外，第一鐵電膜210可被替換為圖6及圖7所示第三鐵電膜212。

另外，第一順電膜260可被替換為圖8所示第二順電膜261。

圖11是示出根據一些實施例的半導體器件的圖。為便於闡釋，將主要闡述與使用圖2A闡述的半導體器件的不同之處。

參照圖11，在根據一些實施例的半導體器件中，第一電容器介電膜200可包括多個第一鐵電膜210及多個第一順電膜260。

第一鐵電膜210與第一順電膜260可形成介電膜群組。第一電容器介電膜200可包括多個介電膜群組。

第一電容器介電膜200可包括交替堆疊的第一鐵電膜210與第一順電膜260。儘管圖11示出第一電容器介電膜200包括兩個介電膜群組，然而此僅是為了便於說明，且實施例並非僅限於此。

與圖11中所示的情形不同，第一鐵電膜210可被替換為圖5所示第二鐵電膜211。另外，第一鐵電膜210可被替換為圖6及圖7所示第三鐵電膜212。

另外，第一順電膜260可被替換為圖8所示第二順電膜261。

圖12是示出根據一些實施例的半導體器件的圖。為便於闡釋，將主要闡述與使用圖2A闡述的半導體器件的不同之處。

參照圖12，在根據一些實施例的半導體器件中，第一電容器介電膜200還可包括第五鐵電膜214及第四順電膜263。

第五鐵電膜214及第四順電膜263可設置在第一順電膜260與第二電極110之間。第五鐵電膜214可設置在第一順電膜260與第四順電膜263之間。第四順電膜263可設置在第五鐵電膜214與第二電極110之間。

第一電容器介電膜200可包括交替堆疊在第一電極100與第二電極110之間的鐵電材料膜與順電材料膜。

第五鐵電膜214可為單個膜或堆疊有彼此不同的單個膜的堆疊膜。

作為實例，當第五鐵電膜214是單個膜時，第五鐵電膜214可包括第一單金屬氧化物膜或第二雙金屬氧化物膜。第一單金屬氧化物膜的說明可實質上相同於圖2A所示第一鐵電膜210的說明。第二雙金屬氧化物膜的說明可實質上相同於圖5所示第二鐵電膜211的說明。

作為另一實例，第五鐵電膜214可為堆疊有彼此不同的單個膜的堆疊膜。第五鐵電膜214可為第三單金屬氧化物膜與第四單金屬氧化物膜形成的堆疊膜，第三單金屬氧化物膜及第四單金屬氧化物膜是彼此不同的單個膜。第三單金屬氧化物膜及第四單金屬氧化物膜的說明可實質上相同於圖6及圖7所示第三鐵電膜212的說明。

第四順電膜263可為單個膜或堆疊有彼此不同的單個膜的堆疊膜。

作為實例，當第四順電膜263是單個膜時，第四順電膜263可包括第二單金屬氧化物膜或第一雙金屬氧化物膜。第二單金屬氧化物膜及第一雙金屬氧化物膜的說明可實質上相同於圖2A所示第一順電膜260的說明。

作為另一實例，第四順電膜263可為堆疊有彼此不同的單個膜的堆疊膜。第四順電膜263可為第五單金屬氧化物膜與第六單金屬氧化物膜形成的堆疊膜，第五單金屬氧化物膜及第六單金屬氧化物膜是彼此不同的單個膜。第五單金屬氧化物膜及第六單金屬氧化物膜的說明可實質上相同於圖8所示第二順電膜261的說明。

第一鐵電膜210及第五鐵電膜214中的每一者均是具有鐵電特性的介電膜。然而，作為實例，第一鐵電膜210與第五鐵電膜214可具有彼此不同的膜結構（即，單個膜結構與堆疊膜結構）。作為另一實例，第一鐵電膜210與第五鐵電膜214可包括具有彼此不同的化學式的金屬氧化物膜。

第一順電膜260及第四順電膜263分別是具有順電特性的介電膜。然而，作為實例，第一順電膜260與第四順電膜263可具有彼此不同的膜結構（即，單個膜結構與堆疊膜結構）。作為另一實例，第一順電膜260與第四順電膜263可包括具有彼此不同的化學式的金屬氧化物膜。作為另一實例，第一順電膜260與第四順電膜263可具有彼此不同的晶系。

圖13到圖15分別是示出根據一些實施例的半導體器件的圖。為便於闡釋，將主要闡述與使用圖2A闡述的半導體器件的不同之處。

參照圖13到圖15，根據一些實施例的半導體器件還可包括設置在第一電極100與第二電極110之間的介面膜300。

介面膜300可接觸第一鐵電膜210。介面膜300可包含導電材料。舉例來說，介面膜300的厚度可小於或等於1 nm。介面膜300可促進第一鐵電膜210的形成以作為正交晶系。

介面膜300可包含例如鈷（Co）、鈦（Ti）、鉭（Ta）、鈮（Nb）、鉬（Mo）及錫（Sn）的氮化物或氧化物中的至少一者。作為另外一種選擇，介面膜300可包含釕（Ru）或氧化釕中的至少一者。

在圖13中，介面膜300可設置在第一電極100與第一鐵電膜210之間。介面膜300可接觸第一鐵電膜210。

在圖14中，介面膜300可設置在第一鐵電膜210與第一順電膜260之間。介面膜300可接觸第一鐵電膜210。

在圖15中，介面膜300可設置在第一鐵電膜210中。第一鐵電膜210可被介面膜300分成第一鐵電膜的第一部分210a及第一鐵電膜的第二部分210b。介面膜300可接觸第一鐵電膜的第一部分210a及第一鐵電膜的第二部分210b。

在圖13到圖15中，儘管存在與第一鐵電膜210接觸的單個介面膜300，然而實施例並非僅限於此。也就是說，與第一鐵電膜210接觸的介面膜300可設置在多個位置處，並且可包括至少一個或多個介面膜300。

圖16是示出根據一些實施例的半導體器件的圖。為便於闡釋，將主要闡述與圖2A中闡述的半導體器件的不同之處。

參照圖16，根據一些實施例的半導體器件還可包括第三電極120。

第三電極120可設置在第一電極100與第二電極110之間。更具體來說，第三電極120可設置在第一鐵電膜210與第一順電膜260之間。

第三電極120可包含但不限於例如經摻雜的半導體材料、導電金屬氮化物（例如，氮化鈦、氮化鉭、氮化鈮或氮化鎢）、金屬（例如，釕、銥、鈦或鉭）及導電金屬氧化物（例如，氧化銥或氧化鈮）。

圖17及圖18是示出根據一些實施例的半導體器件的圖。為便於闡釋，將主要闡述與使用圖2A闡述的半導體器件的不同之處。

參照圖17，根據一些實施例的半導體器件還可包括順電保護層351。

順電保護層351可設置在第一電極100與第二電極110之間。順電保護層351可設置在第二電極110與第一電容器介電膜200之間。

舉例來說，順電保護層351可設置在第二電極110與第一順電膜260之間。順電保護層351可減少或防止第一順電膜260中包含的氧原子移動到第二電極110。

順電保護層351可包含金屬氧化物或金屬氮化物。順電保護層351可包含例如氧化鈦、氧化鉭、氧化鉬、氧化錫、氮化鈮及氧化鈮中的至少一者。順電保護層351的厚度可為例如0.5 nm以上且1 nm以下。

參照圖18，根據一些實施例的半導體器件還可包括鐵電保護層352。

鐵電保護層352可設置在第一電極100與第二電極110之間。鐵電保護層352可設置在第一電極100與第一電容器介電膜200之間。

舉例來說，鐵電保護層352可設置在第一電極100與第一鐵電膜210之間。鐵電保護層352可減少或防止第一鐵電膜210中包含的氧原子移動到第一電極100。

鐵電保護層352可包含金屬氧化物或金屬氮化物。鐵電保護層352可包含例如氧化鈦、氧化鉭、氧化鉬、氧化錫、氮化鈮及氧化鈮中的至少一者。鐵電保護層352的厚度可為例如0.5 nm以上且1 nm以下。

與圖17及圖18中所示的情形不同，根據一些實施例的半導體器件當然還可包括順電保護層351及鐵電保護層352二者。

圖19是示意性地示出根據一些實施例的半導體器件的單元電容器的排列的佈局圖。圖20是沿圖19所示線I-I截取的剖視圖。

參照圖19，根據一些實施例的半導體器件可包括沿第一方向DR1及第二方向DR2排列的多個單元電容器。

每一單元電容器可對應於圖1所示電容器CA。所述多個單元電容器可包括彼此相鄰的第一單元電容器CA1與第二單元電容器CA2。

儘管圖19示出第一方向DR1與第二方向DR2不是彼此正交的方向，然而本發明概念並非僅限於此。

在圖19中，從平面圖的角度來看，每一單元電容器被示出為圓形，然而實施例並非僅限於此。

參照圖19及圖20，根據一些實施例的半導體器件可包括第一下部電極410、第二下部電極411、第二電容器介電膜420和/或上部電極430。

第一單元電容器CA1包括第一下部電極410、第二電容器介電膜420和/或上部電極430，且第二單元電容器CA2可包括第二下部電極411、第二電容器介電膜420和/或上部電極430。

舉例來說，第一單元電容器CA1與第二單元電容器CA2可被第一下部電極410及第二下部電極411分開。第二電容器介電膜420及上部電極430可被第一單元電容器CA1與第二單元電容器CA2共用。

第一下部電極410及第二下部電極411可形成在基板400上。基板400可為塊狀矽或絕緣體上矽（silicon-on-insulator，SOI）。與此不同，基板400可為矽基板或可包含但不限於例如矽鍺、絕緣體上矽鍺（silicon germanium on insulator，SGOI）、銻化銦、鉛碲化合物、砷化銦、磷化銦、砷化鎵或銻化鎵等其他材料。

舉例來說，在基板400上可形成半導體器件的運行所需的單位元件，例如各種類型的主動元件及被動元件。單位元件可為例如單元電晶體（例如DRAM）。

在基板400上可形成覆蓋單位元件的層間絕緣膜403。在層間絕緣膜403中可形成將單位元件中的每一者電連接到第一下部電極410及第二下部電極411的第一存儲節點接觸件405及第二存儲節點接觸件406。第一下部電極410通過第一存儲節點接觸件405電連接到單位元件中包括的導電區，且第二下部電極411可通過第二存儲節點接觸件406電連接到單位元件中包括的導電區。

層間絕緣膜403可包含例如氧化矽、氮氧化矽、氮化矽及其組合中的一者。第一存儲節點接觸件405及第二存儲節點接觸件406可包含例如摻雜有雜質的半導體材料、導電矽化物化合物、導電金屬氮化物及金屬中的至少一者。

第一下部電極410及第二下部電極411可形成在層間絕緣膜403上。第一下部電極410及第二下部電極411可具有與基板400的上表面平行地延伸的板狀形狀。

第二電容器介電膜420可形成在第一下部電極410及第二下部電極411上。第二電容器介電膜420可沿第一下部電極410及第二下部電極411的輪廓以及層間絕緣膜403的上表面延伸。

第二電容器介電膜420可包括在第三方向DR3上依序堆疊的下部電容器介電膜421及上部電容器介電膜426。

上部電極430可形成在第二電容器介電膜420上。

作為實例，第一下部電極410及第二下部電極411對應於使用圖1到圖18闡述的第一電極100，且上部電極430可對應於使用圖1到圖18闡述的第二電極110。

第二電容器介電膜420可對應於使用圖1到圖18闡述的第一電容器介電膜200。舉例來說，下部電容器介電膜421可對應於呈現出鐵電材料的特性的第一鐵電膜到第三鐵電膜（圖1到圖8所示210、211及212）。上部電容器介電膜426可對應於呈現出順電材料的特性的第一順電膜及第二順電膜（圖1到圖8所示260及261）。

下部電容器介電膜421可實質上相同於第一鐵電膜到第三鐵電膜（圖1到圖8所示210、211及212）中的一者的說明。上部電容器介電膜426的說明可實質上相同於第一順電膜及第二順電膜（圖1到圖8所示260及261）中的一者的說明。

作為另一實例，第一下部電極410及第二下部電極411可對應於使用圖1到圖18闡述的第二電極110，且上部電極430可對應於使用圖1到圖18闡述的第一電極100。

第二電容器介電膜420可對應於使用圖1到圖18闡述的第一電容器介電膜200。舉例來說，下部電容器介電膜421可對應於呈現出順電材料的特性的第一順電膜及第二順電膜（圖1到圖8所示260及261）。上部電容器介電膜426可對應於呈現出鐵電材料的特性的第一鐵電膜到第三鐵電膜（圖1到圖8所示210、211及212）。

下部電容器介電膜421可實質上相同於第一順電膜及第二順電膜（圖1到圖8所示260及261）中的一者的說明。上部電容器介電膜426可實質上相同於第一鐵電膜到第三鐵電膜（圖1到圖8所示210、211及212）中的一者的說明。

在圖20中，第二電容器介電膜420被示出為包括下部電容器介電膜421及上部電容器介電膜426，然而實施例並非僅限於此。當然，第二電容器介電膜420可具有與圖9到圖12所示第一電容器介電膜相同的結構。

另外，第一單元電容器CA1及第二單元電容器CA2還可包括圖13到圖15所示介面膜300。作為另外一種選擇，第一單元電容器CA1及第二單元電容器CA2可包括圖16所示第三電極120。作為另外一種選擇，第一單元電容器CA1及第二單元電容器CA2可包括圖17及圖18所示保護層351及保護層352。

圖21及圖22是示出根據一些實施例的半導體器件的圖。為便於闡釋，將主要闡述與使用圖19及圖20闡述的半導體器件的不同之處。作為參照，圖21及圖22可分別為沿圖19所示線I-I截取的剖視圖。

參照圖21，在根據一些實施例的半導體器件中，第一下部電極410及第二下部電極411中的每一者在第三方向DR3上可具有延伸很長的棒狀（rod-like）柱形狀。

第二電容器介電膜420可沿第一下部電極410的外側壁及第二下部電極411的外側壁形成。

儘管未示出，然而還可形成用於連接第一下部電極410與第二下部電極411的電極支撐件（electrode support）。

參照圖22，在根據一些實施例的半導體器件中，第一下部電極410及第二下部電極411中的每一者可具有圓柱形狀。

第一下部電極410及第二下部電極411中的每一者可包括在第三方向DR3上延伸的側壁部分以及與基板400的上表面平行的底部部分。

第二電容器介電膜420可沿第一下部電極410及第二下部電極411的輪廓延伸。第二電容器介電膜420可沿第一下部電極410的側壁部分的內側壁及外側壁以及第二下部電極411的側壁部分的內側壁及外側壁延伸。

儘管未示出，然而還可形成用於連接第一下部電極410與第二下部電極411的電極支撐件。

圖23A是示意性地示出根據一些實施例的半導體器件的單元電容器的排列的佈局圖。圖23B是示出從圖23A移除電容器介電膜及上部電極的圖。圖24到圖26分別是沿圖23A所示線II-II、III-III及IV-IV截取的剖視圖。為便於闡釋，將主要闡述與參照圖19及圖20闡述的半導體器件的不同之處。參照圖23A，根據一些實施例的半導體器件可包括沿第一方向DR1及第四方向DR4排列的多個單元電容器。

儘管在圖23A中第一方向DR1與第四方向DR4被示出為彼此正交的方向，然而實施例並非僅限於此。

儘管在圖23A中從平面圖的角度來看，每一單元電容器被示出為矩形，然而實施例並非僅限於此。

參照圖23A到圖26，根據一些實施例的半導體器件還可包括第一絕緣圖案440及第二絕緣圖案441。

第一絕緣圖案440及第二絕緣圖案441可形成在基板400上。第一絕緣圖案440及第二絕緣圖案441設置在層間絕緣膜403的上表面上。第一絕緣圖案440與第二絕緣圖案441分開。第一絕緣圖案440與第二絕緣圖案441相鄰。

第一絕緣圖案440包括彼此相鄰的第一側壁440sa與第二側壁440sb。第一絕緣圖案440包括與第一絕緣圖案的第一側壁440sa及第一絕緣圖案的第二側壁440sb連接的上表面440u。第一絕緣圖案的第一側壁440sa可連接到第一絕緣圖案的第二側壁440sb。

第二絕緣圖案441包括彼此相鄰的第一側壁441sa與第二側壁441sb。第二絕緣圖案441包括與第二絕緣圖案的第一側壁441sa及第二絕緣圖案的第二側壁441sb連接的上表面441u。第二絕緣圖案的第一側壁441sa可連接到第二絕緣圖案的第二側壁441sb。

第二絕緣圖案的第二側壁441sb可面對第一絕緣圖案的第二側壁440sb。

第一絕緣圖案440及第二絕緣圖案441可各自包含例如氧化矽、氮氧化矽、氮化矽及其組合。

第一下部電極410可沿第一絕緣圖案的第一側壁440sa延伸。然而，第一下部電極410不沿第一絕緣圖案的第二側壁440sb延伸。第一下部電極410包括與基板400的上表面平行地延伸的部分。作為另外一種選擇，第一下部電極410包括沿層間絕緣膜403的上表面延伸的部分。

第二下部電極411可沿第二絕緣圖案的第一側壁441a延伸。然而，第二下部電極411不沿第二絕緣圖案的第二側壁441sb延伸。第二下部電極411包括與基板400的上表面平行地延伸的部分。作為另外一種選擇，第二下部電極411包括沿層間絕緣膜403的上表面延伸的部分。

第一下部電極410及第二下部電極411不形成在彼此面對的第一絕緣圖案的第二側壁440sb與第二絕緣圖案的第二側壁441sb上。

第二電容器介電膜420可形成在第一下部電極410及第二下部電極411上。第二電容器介電膜420沿第一下部電極410及第二下部電極411延伸。

第二電容器介電膜420沿其中未形成有第一下部電極410及第二下部電極411的第一絕緣圖案的第二側壁440sb及第二絕緣圖案的第二側壁441sb延伸。第二電容器介電膜420沿第一絕緣圖案的上表面440u及第二絕緣圖案的上表面441u延伸。

通過總結詳細說明，所屬領域中的技術人員應理解，可在不實質上背離本發明概念的原則的條件下對所公開的實施例進行諸多變化及修改。因此，本發明概念的所公開的實施例用於通常意義及闡述性意義，而並非用於限制目的。

100:第一電極 110:第二電極 120:第三電極 200:第一電容器介電膜 210:第一鐵電膜 210a:第一部分 210b:第二部分 211:第二鐵電膜 212:第三鐵電膜 212a:第一子介電膜 212b:第二子介電膜 213:第四鐵電膜 214:第五鐵電膜 260:第一順電膜 261:第二順電膜 261a:第三子介電膜 261b:第四子介電膜 262:第三順電膜 263:第四順電膜 300:介面膜 351:順電保護層/保護層 352:鐵電保護層/保護層 400:基板 403:層間絕緣膜 405:第一存儲節點接觸件 406:第二存儲節點接觸件 410:第一下部電極 411:第二下部電極 420:第二電容器介電膜 421:下部電容器介電膜 426:上部電容器介電膜 430:上部電極 440:第一絕緣圖案 440sa、441sa:第一側壁 440sb、441sb:第二側壁 440u、441u:上表面 441:第二絕緣圖案 BL:位線 CA:電容器 CA1:第一單元電容器 CA2:第二單元電容器 C_F :鐵電電容器 C_P :順電電容器 CTR:單元電晶體 DR1:第一方向 DR2:第二方向 DR3:第三方向 DR4:第四方向 E、P、U:軸 i)、ii)、iii):曲線 I-I、II-II、III-III、IV-IV:線 MC:記憶體單元 WL:字線

通過參照所附圖式詳細闡述本發明概念的示例性實施例，本發明概念的以上及其他方面及特徵將變得更顯而易見。 圖1是根據一些實施例的半導體器件的記憶體單元陣列的電路圖。 圖2A是示出一些實施例的半導體器件的圖。 圖2B是與圖2A所示半導體器件對應的電路圖。 圖3是鐵電材料、順電材料及堆疊的鐵電材料與順電材料的自由能-極化（free energy-polarization）曲線。 圖4A是單個域狀態中的鐵電材料的極化-電場（polarization-electric field）曲線。 圖4B是順電材料的極化-電場曲線。 圖4C是堆疊的鐵電材料與順電材料的極化-電場曲線。 圖5到圖12分別是示出根據一些實施例的半導體器件的圖。 圖13到圖15分別是示出根據一些實施例的半導體器件的圖。 圖16是示出根據一些實施例的半導體器件的圖。 圖17及圖18是示出根據一些實施例的半導體器件的圖。 圖19是示意性地示出根據一些實施例的半導體器件的單元電容器的排列的佈局圖。 圖20是沿圖19所示線I-I截取的剖視圖。 圖21及圖22是示出根據一些實施例的半導體器件的圖。 圖23A是示意性地示出根據一些實施例的半導體器件的單元電容器的排列的佈局圖。 圖23B是示出從圖23A移除電容器介電膜及上部電極的狀態的圖。 圖24到圖26分別是沿圖23A所示線II-II、III-III及IV-IV截取的剖視圖。

100:第一電極

110:第二電極

200:第一電容器介電膜

210:第一鐵電膜

260:第一順電膜

Claims (20)

1. 一種半導體器件，包括：彼此間隔開的第一電極與第二電極；以及電容器介電膜，位於所述第一電極與所述第二電極之間且包括第一介電膜及第二介電膜，所述第一介電膜與所述第二介電膜堆疊，其中所述第一介電膜包括第一單金屬氧化物膜及第一雙金屬氧化物膜中的一者，所述第一介電膜具有正交晶系，所述第二介電膜包含順電材料，所述第二介電膜具有單斜晶系，且所述電容器介電膜的介電常數大於所述第二介電膜的介電常數。
2. 如申請專利範圍第1項所述的半導體器件，其中所述第一介電膜及所述第二介電膜中的每一者是單個膜。
3. 如申請專利範圍第1項所述的半導體器件，其中所述第一介電膜包括第一子介電膜及第二子介電膜，且所述第一子介電膜位於所述第二子介電膜與所述第二介電膜之間。
4. 如申請專利範圍第3項所述的半導體器件，其中所述第二介電膜包括第三子介電膜及第四子介電膜，且 所述第三子介電膜位於所述第四子介電膜與所述第一介電膜之間。
5. 如申請專利範圍第1項所述的半導體器件，其中所述電容器介電膜更包括包含順電材料的第三介電膜，且所述第一介電膜位於所述第二介電膜與所述第三介電膜之間。
6. 如申請專利範圍第1項所述的半導體器件，其中所述第一介電膜及所述第二介電膜形成介電膜群組，且所述電容器介電膜包括多個所述介電膜群組。
7. 如申請專利範圍第1項所述的半導體器件，其中所述第一單金屬氧化物膜包含鉿及鑭系稀土金屬元素中的一者。
8. 如申請專利範圍第1項所述的半導體器件，其中所述第一雙金屬氧化物膜包含鉿及鋯。
9. 如申請專利範圍第1項所述的半導體器件，其中所述第二介電膜包括第二單金屬氧化物膜及第二雙金屬氧化物膜中的一者，且所述第二單金屬氧化物膜及所述第二雙金屬氧化物膜中包含的金屬包括鉿及鋯中的至少一者。
10. 如申請專利範圍第1項所述的半導體器件，更包括：保護層，位於所述第一電極與所述第二電極之間且包含金屬氧化物， 其中所述保護層位於所述第一電極與所述電容器介電膜之間和/或所述第二電極與所述電容器介電膜之間。
11. 如申請專利範圍第1項所述的半導體器件，其中所述電容器介電膜的電容大於所述第二介電膜的電容。
12. 一種半導體器件，包括：彼此間隔開的第一電極與第二電極；電容器介電膜，位於所述第一電極與所述第二電極之間，且所述電容器介電膜包括第一介電膜及第二介電膜，所述第一介電膜包含鐵電材料，所述第二介電膜包含順電材料且位於所述第一介電膜與所述第一電極之間，所述第一介電膜具有正交晶系且所述第二介電膜具有單斜晶系；以及至少一個介面膜，包含導電材料且接觸所述第一介電膜。
13. 如申請專利範圍第12項所述的半導體器件，其中所述至少一個介面膜位於所述第二電極與所述第一介電膜之間。
14. 如申請專利範圍第12項所述的半導體器件，其中所述至少一個介面膜位於所述第一介電膜與所述第二介電膜之間。
15. 如申請專利範圍第12項所述的半導體器件，其中所述第一介電膜包括單金屬氧化物膜及雙金屬氧化物膜中的一者。
16. 如申請專利範圍第15項所述的半導體器件，其中所述單金屬氧化物膜與所述雙金屬氧化物膜包含相同的金屬元素。
17. 一種半導體器件，包括： 第一絕緣圖案，包括彼此相鄰的第一側壁與第二側壁，所述第一絕緣圖案位於基板上；第二絕緣圖案，在所述基板上與所述第一絕緣圖案分開，且所述第二絕緣圖案包括彼此相鄰的第三側壁與第四側壁，所述第二絕緣圖案的所述第四側壁面對所述第一絕緣圖案的所述第二側壁；第一下部電極，沿所述第一絕緣圖案的所述第一側壁延伸且不沿所述第一絕緣圖案的所述第二側壁延伸；第二下部電極，沿所述第二絕緣圖案的所述第三側壁延伸且不沿所述第二絕緣圖案的所述第四側壁延伸；電容器介電膜，沿所述第一下部電極、所述第二下部電極、所述第一絕緣圖案的所述第二側壁及所述第二絕緣圖案的所述第四側壁延伸，且所述電容器介電膜包括第一介電膜及第二介電膜；以及上部電極，位於所述電容器介電膜上，其中所述第一介電膜包括單金屬氧化物膜及雙金屬氧化物膜中的一者，所述第二介電膜包含順電材料，且所述電容器介電膜的介電常數大於所述第二介電膜的介電常數。
18. 如申請專利範圍第17項所述的半導體器件，其中所述第一下部電極及所述第二下部電極中的每一者包括與所述基板的上表面平行地延伸的部分。
19. 如申請專利範圍第17項所述的半導體器件，其中所述第一介電膜及所述第二介電膜中的每一者是單個膜。
20. 如申請專利範圍第17項所述的半導體器件，其中所述單金屬氧化物膜及所述雙金屬氧化物膜包含含有鉿的金屬氧化物。

Images