KR102253595B1 - 캐패시터를 포함하는 반도체 소자 및 그 제조방법 - Google Patents
캐패시터를 포함하는 반도체 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR102253595B1 KR102253595B1 KR1020150001126A KR20150001126A KR102253595B1 KR 102253595 B1 KR102253595 B1 KR 102253595B1 KR 1020150001126 A KR1020150001126 A KR 1020150001126A KR 20150001126 A KR20150001126 A KR 20150001126A KR 102253595 B1 KR102253595 B1 KR 102253595B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal nitride
- layer
- metal
- forming
- film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 124
- 239000003990 capacitor Substances 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims description 86
- 229910052751 metal Inorganic materials 0.000 claims abstract description 329
- 239000002184 metal Substances 0.000 claims abstract description 329
- 150000004767 nitrides Chemical class 0.000 claims abstract description 282
- 239000000758 substrate Substances 0.000 claims abstract description 75
- 239000010410 layer Substances 0.000 claims description 599
- 229910044991 metal oxide Inorganic materials 0.000 claims description 146
- 150000004706 metal oxides Chemical class 0.000 claims description 146
- 239000011229 interlayer Substances 0.000 claims description 68
- 150000002902 organometallic compounds Chemical class 0.000 claims description 31
- 238000005229 chemical vapour deposition Methods 0.000 claims description 29
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 23
- 239000007789 gas Substances 0.000 claims description 19
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 239000002243 precursor Substances 0.000 claims description 16
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 15
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 9
- 238000005121 nitriding Methods 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 9
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen(.) Chemical compound [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 2
- 239000012535 impurity Substances 0.000 description 31
- 238000005137 deposition process Methods 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000000231 atomic layer deposition Methods 0.000 description 14
- 238000002513 implantation Methods 0.000 description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 9
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- -1 HfO 2 Chemical class 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910021529 ammonia Inorganic materials 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 6
- 125000004430 oxygen atom Chemical group O* 0.000 description 6
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 125000004432 carbon atom Chemical group C* 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 150000002736 metal compounds Chemical class 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910010282 TiON Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910019311 (Ba,Sr)TiO Inorganic materials 0.000 description 1
- 229910002938 (Ba,Sr)TiO3 Inorganic materials 0.000 description 1
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910015801 BaSrTiO Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910002370 SrTiO3 Inorganic materials 0.000 description 1
- 229910004481 Ta2O3 Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum oxide Inorganic materials [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- KTUFCUMIWABKDW-UHFFFAOYSA-N oxo(oxolanthaniooxy)lanthanum Chemical compound O=[La]O[La]=O KTUFCUMIWABKDW-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H01L27/10805—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
반도체 소자의 제조방법은, 기판 상에 차례로 적층된 하부 전극, 유전막, 및 상부 전극을 포함하는 캐패시터를 형성하는 것을 포함한다. 상기 상부 전극을 형성하는 것은 상기 유전막 상에 제1 금속 질화막을 형성하는 것, 및 상기 제1 금속 질화막 상에 제2 금속 질화막을 형성하는 것을 포함한다. 상기 제1 금속 질화막은 상기 유전막과 상기 제2 금속 질화막 사이에 개재되고, 상기 제1 금속 질화막은 상기 제2 금속 질화막보다 낮은 온도에서 형성된다.
Description
본 발명은 반도체 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 캐패시터를 포함하는 반도체 소자 및 그 제조방법에 관한 것이다.
반도체 장치가 고집적화됨에 따라, 제한된 면적 내에서 충분한 정전 용량(capacitance)을 갖는 캐패시터가 요구된다. 캐패시터의 정전 용량은 전극의 표면적 및 유전막의 유전 상수에 비례하며, 유전막의 등가 산화막 두께와 반비례한다. 이에 따라, 제한된 면적 내에서 캐패시터의 정전용량을 증가시키는 방법으로는, 3차원 구조의 캐패시터를 형성하여 전극의 표면 면적을 증가시키거나, 유전막의 등가산화막 두께(equivalent oxide thickness)를 감소시키거나, 유전 상수(dielectric constant)가 높은 물질을 이용하는 방법이 있다.
전극의 표면 면적을 증가시키는 방법으로는, 하부(또는 스토리지(storage)) 전극의 높이를 증가시키거나, HSG(Hemi-Spherical Grain)를 이용하여 하부 전극의 유효 표면적을 넓히거나, 하나의 실린더 형태의 스토리지(OCS: One Cylinder Storage) 전극을 사용하여 실린더 안, 밖의 면적을 사용하는 방법 등이 있다. 그리고, 고유전 상수(high dielectric constant)를 갖는 물질로는 TiO2, Ta2O5와 같은 금속 산화막 또는 PZT(PbZrTiO3), BST(BaSrTiO3)와 같은 페로브스카이트(perovskite) 구조의 강유전체(ferroelectric)가 이용될 수 있다.
본 발명이 이루고자 하는 일 기술적 과제는 누설 전류가 감소된 반도체 소자 및 그 제조방법을 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 우수한 신뢰성을 갖는 반도체 소자 및 그 제조방법을 제공하는 데 있다.
본 발명에 따른 반도체 소자의 제조방법은, 기판 상에 차례로 적층된 하부 전극, 유전막, 및 상부 전극을 포함하는 캐패시터를 형성하는 것을 포함할 수 있다. 상기 상부 전극을 형성하는 것은 상기 유전막 상에 제1 금속 질화막을 형성하는 것, 및 상기 제1 금속 질화막 상에 제2 금속 질화막을 형성하는 것을 포함할 수 있다. 상기 제1 금속 질화막은 상기 유전막과 상기 제2 금속 질화막 사이에 개재될 수 있고, 상기 제1 금속 질화막은 상기 제2 금속 질화막보다 낮은 온도에서 형성될 수 있다.
일 실시예에 따르면, 상기 제1 금속 질화막 및 상기 제2 금속 질화막은 동일한 금속 원소를 포함할 수 있다.
일 실시예에 따르면, 상기 제1 금속 질화막을 형성하는 것은, 질소 또는 암모니아 가스 분위기에서 제1 유기 금속 화합물을 전구체로 이용하는 화학 기상 증착 공정을 수행하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 제1 금속 질화막은 TiN을 포함하고, 상기 제1 유기 금속 화합물은 아래의 화학식1의 구조를 가질 수 있다.
[화학식1]
일 실시예에 따르면, 상기 상부 전극을 형성하는 것은, 상기 유전막과 상기 제1 금속 질화막 사이에 전도성을 갖는 금속 산화막을 형성하는 것을 더 포함할 수 있다.
일 실시예에 따르면, 상기 금속 산화막을 형성하는 것은, 오존 가스 분위기에서 제2 유기 금속 화합물을 전구체로 이용하는 화학 기상 증착 공정을 수행하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 금속 산화막은 TiO2를 포함하고, 상기 제1 금속 질화막은 TiN을 포함하고, 상기 제1 유기 금속 화합물 및 상기 제2 유기 금속 화합물은 아래의 화학식1의 구조를 가질 수 있다.
[화학식1]
일 실시예에 따르면, 상기 금속 산화막, 상기 제1 금속 질화막, 및 상기 제2 금속 질화막은 동일한 금속 원소를 포함할 수 있다.
일 실시예에 따르면, 상기 제1 금속 질화막을 형성하는 것은, 상기 유전막 상에 금속 산화막을 형성하는 것, 및 플라즈마 공정을 이용하여 상기 금속 산화막의 적어도 일부를 질화시키는 것을 포함할 수 있다. 상기 플라즈마 공정은 질소 또는 암모니아를 플라즈마 가스로 이용할 수 있다.
일 실시예에 따르면, 상기 금속 산화막, 상기 제1 금속 질화막, 및 상기 제2 금속 질화막은 동일한 금속 원소를 포함할 수 있다.
일 실시예에 따르면, 상기 금속 산화막을 형성하는 것은, 오존 가스 분위기에서 유기 금속 화합물을 전구체로 이용하는 화학 기상 증착 공정을 수행하는 것을 포함할 수 있다.
일 실시예에 따르면, 상기 금속 산화막은 TiO2를 포함하고, 상기 유기 금속 화합물은 아래의 화학식1의 구조를 가질 수 있다.
[화학식1]
일 실시예에 따르면, 상기 상부 전극을 형성하는 것은, 상기 제2 금속 질화막 상에 반도체 막을 형성하는 것을 더 포함할 수 있다. 상기 제1 금속 질화막 및 상기 제2 금속 질화막은 상기 유전막과 상기 반도체 막 사이에 개재될 수 있다.
본 발명에 따른 반도체 소자의 제조방법은, 기판 상에 차례로 적층된 하부 전극, 유전막, 및 상부 전극을 포함하는 캐패시터를 형성하는 것을 포함할 수 있다. 상기 상부 전극을 형성하는 것은 상기 유전막 상에 금속 질화막을 형성하는 것, 및 플라즈마 공정을 이용하여 상기 금속 질화막의 적어도 일부를 비정질화시키는 것을 포함할 수 있다. 상기 플라즈마 공정은 질소 또는 암모니아를 플라즈마 가스로 이용할 수 있다.
일 실시예에 따르면, 상기 상부 전극을 형성하는 것은, 상기 금속 질화막 상에 반도체 막을 형성하는 것을 더 포함할 수 있다. 상기 금속 질화막은 상기 유전막과 상기 반도체 막 사이에 개재될 수 있다.
일 실시예에 따르면, 상기 상부 전극을 형성하는 것은, 상기 금속 질화막과 상기 반도체 막 사이에 추가적인 금속 질화막을 형성하는 것을 더 포함할 수 있다.
일 실시예에 따르면, 상기 상부 전극을 형성하는 것은, 상기 유전막과 상기 금속 질화막 사이에 전도성을 갖는 금속 산화막을 형성하는 것을 더 포함할 수 있다.
일 실시예에 따르면, 상기 금속 산화막은 상기 금속 질화막과 동일한 금속 원소를 포함할 수 있다.
일 실시예에 따르면, 상기 금속 산화막을 형성하는 것은, 오존 가스 분위기에서 유기 금속 화합물을 전구체로 이용하는 화학 기상 증착 공정을 수행하는 것을 포함할 수 있다.
본 발명에 따른 반도체 소자의 제조방법은, 상기 기판과 상기 캐패시터 사이에 층간 절연막을 형성하는 것, 및 상기 층간 절연막 내에 상기 층간 절연막을 관통하여 상기 기판에 연결되는 콘택 플러그를 형성하는 것을 더 포함할 수 있다. 상기 하부 전극은 상기 콘택 플러그를 통하여 상기 기판에 전기적으로 연결될 수 있다.
본 발명에 따른 반도체 소자는, 기판 상에 차례로 적층된 하부 전극, 유전막, 및 상부 전극을 포함하는 캐패시터를 포함할 수 있다. 상기 상부 전극은 상기 유전막 상의 제1 금속 질화막, 및 상기 제1 금속 질화막 상의 제2 금속 질화막을 포함할 수 있다. 상기 제1 금속 질화막은 상기 유전막과 상기 제2 금속 질화막 사이에 제공될 수 있다. 상기 제1 금속 질화막은 적어도 하나의 탄소 또는 산소 원자를 포함할 수 있다.
일 실시예에 따르면, 상기 제1 금속 질화막 및 상기 제2 금속 질화막은 동일한 금속 원소를 포함할 수 있다.
일 실시예에 따르면, 상기 상부 전극은 상기 유전막과 상기 제1 금속 질화막 사이의 금속 산화막을 더 포함하되, 상기 금속 산화막은 전도성을 가질 수 있다.
일 실시예에 따르면, 상기 금속 산화막, 상기 제1 금속 질화막, 및 상기 제2 금속 질화막은 동일한 금속 원소를 포함할 수 있다.
일 실시예에 따르면, 상기 상부 전극은, 상기 제2 금속 질화막 상의 반도체 막을 더 포함하되, 상기 제1 금속 질화막 및 상기 제2 금속 질화막은 상기 유전막과 상기 반도체 막 사이에 제공될 수 있다.
본 발명에 따른 반도체 소자는, 기판 상에 차례로 적층된 하부 전극, 유전막, 및 상부 전극을 포함하는 캐패시터를 포함할 수 있다. 상기 상부 전극은 상기 유전막 상의 반도체 막, 및 상기 유전막과 상기 반도체 막 사이의 금속 질화막을 포함할 수 있다. 상기 반도체 막에 인접하는 상기 금속 질화막의 상부는 비정질일 수 있다.
일 실시예에 따르면, 상기 상부 전극은, 상기 금속 질화막과 상기 반도체 막 사이의 추가적인 금속 질화막을 더 포함할 수 있다.
일 실시예에 따르면, 상기 추가적인 금속 질화막은, 상기 금속 질화막과 동일한 금속 원소를 포함할 수 있다.
일 실시예에 따르면, 상기 상부 전극은 상기 유전막과 상기 금속 질화막 사이의 금속 산화막을 더 포함하되, 상기 금속 산화막은 전도성을 가질 수 있다.
일 실시예에 따르면, 상기 금속 산화막은 상기 금속 질화막과 동일한 금속 원소를 포함할 수 있다.
본 발명의 개념에 따르면, 캐패시터를 구성하는 상부 전극은 다층으로 적층된 금속막들을 포함할 수 있다. 상기 상부 전극은 유전막 상에 차례로 적층된 제1 금속 질화막 및 제2 금속 질화막을 포함할 수 있고, 상기 제1 금속 질화막은 상기 제2 금속 질화막보다 낮은 온도에서 형성될 수 있다. 이에 따라, 상기 제1 금속 질화막의 형성 공정 동안, 상기 유전막의 손상이 최소화될 수 있다. 또한, 상기 유전막과, 상기 상부 전극을 구성하는 반도체 막 사이에 상기 다층으로 적층된 금속막들이 개재됨에 따라, 상기 반도체 막의 증착 공정 동안 상기 유전막의 손상이 최소화될 수 있다.
상기 상부 전극은 상기 유전막과 상기 반도체 막 사이에 개재되는 금속 질화막을 포함할 수 있고, 상기 금속 질화막의 적어도 일부는 비정질 상태일 수 있다. 이에 따라, 상기 반도체 막의 증착 공정 동안, 상기 유전막의 손상이 최소화될 수 있다.
상기 유전막의 손상이 최소화됨에 따라, 반도체 소자의 누설 전류가 최소화될 수 있고, 이에 따라, 우수한 신뢰성을 갖는 반도체 소자 및 그 제조방법이 제공될 수 있다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 단위 메모리 셀을 나타내는 회로도이다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 8 및 도 9는 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 12a 내지 도 12c는 본 발명의 실시예들에 따라 제조된 반도체 소자의 캐패시터를 구성하는 하부 전극의 형태를 나타내는 단면도들이다.
도 13a는 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 이용하여 형성된 반도체 소자의 평면도이다.
도 13b는 도 13a의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 14는 본 발명의 개념에 따라 제조된 반도체 장치를 포함하는 전자 장치의 일 예를 나타내는 개략 블록도이다.
도 15는 본 발명의 개념에 따라 제조된 반도체 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 8 및 도 9는 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 12a 내지 도 12c는 본 발명의 실시예들에 따라 제조된 반도체 소자의 캐패시터를 구성하는 하부 전극의 형태를 나타내는 단면도들이다.
도 13a는 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 이용하여 형성된 반도체 소자의 평면도이다.
도 13b는 도 13a의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 14는 본 발명의 개념에 따라 제조된 반도체 장치를 포함하는 전자 장치의 일 예를 나타내는 개략 블록도이다.
도 15는 본 발명의 개념에 따라 제조된 반도체 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 반도체 소자의 단위 메모리 셀을 나타내는 회로도이다.
도 1을 참조하면, 메모리 셀(MC)은 서로 교차하는 워드 라인(WL)과 비트 라인(BL) 사이에서 이들을 연결할 수 있다. 상기 메모리 셀(MC)은 상기 워드 라인(WL)에 연결되는 트랜지스터(TR), 및 상기 트랜지스터(TR)에 연결되는 캐패시터(CA)를 포함할 수 있다. 상기 트랜지스터(TR)의 드레인 영역은 상기 비트 라인(BL)에 연결될 수 있고, 상기 트랜지스터(TR)의 소스 영역은 상기 캐패시터(CA)에 연결될 수 있다. 상기 트랜지스터(TR)는 상기 캐패시터(CA)로 흐르는 전하의 흐름을 선택적으로 제어하도록 구성될 수 있다. 상기 메모리 셀(MC)은 상기 캐패시터(CA)에 저장된 전하의 유무에 따라 0 또는 1의 데이터를 저장할 수 있다.
이하에서, 도 1의 상기 메모리 셀(MC)을 포함하는 반도체 소자의 제조방법에 대한 실시예들이 설명된다.
도 2 내지 도 4는 본 발명의 일 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다.
도 2를 참조하면, 기판(100) 상에 층간 절연막(110)이 형성될 수 있다. 상기 기판(100)은 반도체 기판을 포함할 수 있다. 일 예로, 상기 기판(100)은 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판 등을 포함할 수 있다. 일 실시예에 따르면, 트랜지스터(미도시)가 상기 기판(100) 상에 형성될 수 있고, 상기 층간 절연막(110)이 상기 트랜지스터를 덮도록 형성될 수 있다. 상기 층간 절연막(110)은 산화물, 질화물, 및/또는 산질화물을 포함하는 단일층 또는 다층으로 형성될 수 있다.
상기 층간 절연막(110) 내에 상기 층간 절연막(110)을 관통하여 상기 기판(100)에 전기적으로 연결되는 콘택 플러그(112)가 형성될 수 있다. 상기 콘택 플러그(112)는 상기 트랜지스터의 일 단자에 전기적으로 접속될 수 있다. 상기 콘택 플러그(112)는 도전 물질을 포함할 수 있다. 일 예로, 상기 콘택 플러그(112)는 도펀트로 도핑된 반도체(ex, 도프트 실리콘, 도프트 게르마늄, 도프트 실리콘-게르마늄 등), 금속(ex, 티타늄, 탄탈늄, 텅스텐 등), 도전성 금속질화물(ex, 질화티타늄, 질화탄탈늄 등), 및 금속-반도체 화합물(ex, 금속 실리사이드) 중 적어도 하나를 포함할 수 있다.
상기 층간 절연막(110) 상에 하부 전극(BE)이 형성될 수 있다. 상기 하부 전극(BE)은 상기 콘택 플러그(112)를 통하여 상기 기판(100)에 전기적으로 연결될 수 있다. 상기 하부 전극(BE)의 형태에 대하여는 후술한다. 상기 하부 전극(BE)은 불순물이 도핑된 실리콘, 금속 또는 금속 화합물을 포함할 수 있다.
상기 하부 전극(BE) 상에 유전막(120)이 형성될 수 있다. 상기 유전막(120)은 HfO2, ZrO2, Al2O3, La2O3, Ta2O3 및 TiO2와 같은 금속 산화물과 SrTiO3(STO), (Ba,Sr)TiO3(BST), BaTiO3, PZT, PLZT와 같은 페로브스카이트(perovskite) 구조의 유전물질로 이루어진 조합으로부터 선택된 어느 하나의 단일막 또는 이들 막의 조합을 포함할 수 있다.
상기 유전막(120) 상에 금속 산화막(130)이 형성될 수 있다. 상기 금속 산화막(130)은 원자층 증착 또는 화학 기상 증착 공정 등을 수행하여 형성될 수 있다. 일 실시예에 따르면, 상기 금속 산화막(130)은 오존(O3) 가스 분위기에서 제1 유기 금속 화합물을 전구체로 이용하는 화학 기상 증착 공정을 수행하여 형성될 수 있다. 상기 금속 산화막(130)은 일 예로, 산화 티타늄, 산화 아연, 산화 망간 등을 포함할 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 제1 유기 금속 화합물은 아래의 화학식1의 구조를 가질 수 있다.
[화학식1]
상기 금속 산화막(130)은 전도성을 가지도록 형성될 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 금속 산화막(130)의 전도성은 상기 금속 산화막(130)의 두께에 의존할 수 있다. 즉, 상기 금속 산화막(130)의 두께가 증가할수록 상기 금속 산화막(130)의 전도성은 감소할 수 있다. 이 경우, 상기 금속 산화막(130)은 전도성을 갖는 소정의 두께를 가지도록 형성될 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 금속 산화막(130)의 두께는 약 4Å이하일 수 있다.
도 3을 참조하면, 상기 금속 산화막(130) 상에 제1 금속 질화막(132)이 형성될 수 있다. 상기 제1 금속 질화막(132)은, 질소(N2) 또는 암모니아(NH3) 가스 분위기에서 제2 유기 금속 화합물을 전구체로 이용하는 화학 기상 증착 공정을 수행하여 형성될 수 있다. 상기 제1 금속 질화막(132)의 상기 증착 공정은, 일 예로 400℃이하의 온도에서 수행될 수 있다. 상기 증착 공정 동안, 상기 제2 유기 금속 화합물 내 금속 원자 및 상기 질소(N2) 또는 암모니아(NH3) 가스 내 질소 원자가 결합하여 상기 제1 금속 질화막(132)이 형성될 수 있다. 상기 증착 공정 동안, 상기 제2 유기 금속 화합물 내 탄소 원자의 적어도 일부가 상기 제1 금속 질화막(132) 내에 남을 수 있다. 이에 따라, 상기 제1 금속 질화막(132)은 적어도 하나의 탄소 원자를 포함할 수 있다.
상기 제1 금속 질화막(132)은 일 예로, 질화 티타늄, 질화 텅스텐, 질화 탄탈륨, 질화 몰리브데늄 등을 포함할 수 있다. 일 예로, 상기 제1 금속 질화막(132)이 TiN을 포함하는 경우, 상기 제2 유기 금속 화합물은 상술한 [화학식1]의 구조를 가질 수 있다.
일 실시예에 따르면, 상기 제1 금속 질화막(132)은 상기 금속 산화막(130)과 동일한 금속 원소를 포함할 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 제1 금속 질화막(132)은 TiN을 포함할 수 있다. 이 경우, 상기 금속 산화막(130) 및 상기 제1 금속 질화막(132)은 서로 동일한 유기 금속 화합물을 전구체로 이용하여 형성될 수 있다. 즉, 상기 제1 유기 금속 화합물 및 상기 제2 유기 금속 화합물은 각각 상술한 [화학식1]의 구조를 가질 수 있다.
도 4를 참조하면, 상기 제1 금속 질화막(132) 상에 제2 금속 질화막(134)이 형성될 수 있다. 상기 제2 금속 질화막(134)은 원자층 증착 또는 화학 기상 증착 공정 등을 수행하여 형성될 수 있다.
상기 제1 금속 질화막(132)이, 도 3을 참조하여 설명한 바와 같이, 상기 제2 유기 금속 화합물을 전구체로 이용하는 화학 기상 증착 공정을 수행하여 형성됨에 따라, 상기 제1 금속 질화막(132)은 상기 제2 금속 질화막(134)보다 낮은 온도에서 형성될 수 있다. 일반적으로, 상기 유전막(120) 상에 금속 질화막(일 예로, TiN)을 형성하기 위해 이용되는 원자층 증착 또는 화학 기상 증착 공정 등은 상대적으로 높은 온도에서 수행될 수 있다. 이에 따라, 상기 증착 공정 동안, 상기 증착 공정의 소스 가스로부터 제공되는 원소(일 예로, Cl)가 상기 유전막(120)의 표면과 반응할 수 있고, 따라서, 상기 유전막(120)의 표면이 손상될 수 있다. 본 실시예에 따르면, 상기 제1 금속 질화막(132)이 상기 제2 유기 금속 화합물을 전구체로 이용하는 화학 기상 증착 공정을 수행하여 상대적으로 낮은 온도에서 형성됨에 따라, 상기 제1 금속 질화막(132)의 증착 공정 동안, 상기 유전막(120)의 손상이 최소화될 수 있다.
상기 제1 금속 질화막(132)이 상기 제2 유기 금속 화합물을 전구체로 이용하는 화학 기상 증착 공정을 수행하여 형성됨에 따라, 상기 제1 금속 질화막(132)은 적어도 하나의 탄소 원자를 포함할 수 있다. 이 경우, 상기 제1 금속 질화막(132)은 상기 제2 금속 질화막(134)보다 높은 저항을 가질 수 있다. 즉, 상기 제2 금속 질화막(134)이 상기 제1 금속 질화막(132)보다 낮은 저항을 가지도록 형성됨에 따라, 상기 유전막(120) 상에 형성되는 다층막들의 전체 저항이 증가되는 것이 최소화될 수 있다.
상기 제2 금속 질화막(134)은 일 예로, 질화 티타늄, 질화 텅스텐, 질화 탄탈륨, 질화 몰리브데늄 등을 포함할 수 있다. 일 실시예에 따르면, 상기 제2 금속 질화막(134)은 상기 제1 금속 질화막(132)과 동일한 금속 원소를 포함할 수 있다. 일 예로, 상기 제1 금속 질화막(132) 및 상기 제2 금속 질화막(134)은 TiN을 포함할 수 있다. 일 실시예에 따르면, 상기 금속 산화막(130), 상기 제1 금속 질화막(132), 및 상기 제2 금속 질화막(134)의 두께의 합은 약 100Å이하일 수 있다.
상기 제2 금속 질화막(134) 상에 반도체 막(136)이 형성될 수 있다. 상기 반도체 막(136)은 원자층 증착 또는 화학 기상 증착 공정 등을 수행하여 형성될 수 있다. 상기 반도체 막(136)은 일 예로, SiGe 또는 보론(B)이 도핑된 SiGe를 포함할 수 있다.
일반적으로, 상기 유전막(120)과 상기 반도체 막(136) 사이에 단일의 금속막이 개재하는 경우, 상기 반도체 막(136)의 증착 공정 동안 제공되는 불순물들(일 예로, Cl, H, B)이 상기 증착 공정 동안 상기 유전막(120) 상으로 확산될 수 있다. 이에 따라, 상기 불순물들이 상기 유전막(120)의 표면과 반응하여 상기 유전막(120)이 손상될 수 있다. 본 실시예에 따르면, 상기 유전막(120)과 상기 반도체 막(136) 사이에, 상기 금속 산화막(130), 상기 제1 금속 질화막(132), 및 상기 제2 금속 질화막(134)으로 이루어진, 다층으로 적층된 금속막들(melti-stacked metal layers)이 개재될 수 있다. 상기 불순물들은 상기 다층으로 적층된 금속막들 내에 축적(pile up)될 수 있고, 이에 따라, 상기 불순물들이 상기 유전막(120)의 표면 상으로 확산되는 것이 억제될 수 있다. 따라서, 상기 유전막(120)의 손상이 최소화될 수 있다.
상기 유전막(120) 상에 차례로 증착된 상기 금속 산화막(130), 상기 제1 금속 질화막(132), 상기 제2 금속 질화막(134), 및 상기 반도체 막(136)은 상부 전극(TE)으로 정의될 수 있다. 상기 하부 전극(BE), 상기 유전막(120), 및 상기 상부 전극(TE)은, 도 1을 참조하여 설명한, 상기 캐패시터(CA)를 구성할 수 있다. 상기 캐패시터(CA)는 상기 콘택 플러그(112)을 통해 상기 기판(100) 상에 형성된 상기 트랜지스터(미도시)의 일 단자에 전기적으로 연결될 수 있다.
도 4를 다시 참조하여, 본 발명의 일 실시예에 따라 제조된 반도체 소자의 구조적 특징을 설명한다.
도 4를 다시 참조하면, 상기 기판(100) 상에 상기 층간 절연막(110)이 제공될 수 있고, 상기 층간 절연막(110) 내에 상기 층간 절연막(110)을 관통하여 상기 기판(100)에 전기적으로 연결되는 상기 콘택 플러그(112)가 제공될 수 있다. 상기 콘택 플러그(112)는 상기 기판(100) 상에 제공되는 상기 트랜지스터의 일 단자에 전기적으로 접속될 수 있다.
상기 층간 절연막(110) 상에 상기 콘택 플러그(112)에 연결되는 상기 캐패시터(CA)가 제공될 수 있다. 상기 캐패시터(CA)는 상기 콘택 플러그(112)를 통해 상기 트랜지스터의 일 단자에 전기적으로 연결될 수 있다. 상기 캐패시터(CA)는 상기 층간 절연막(110) 상에 차례로 적층된 상기 하부 전극(BE), 상기 유전막(120), 및 상기 상부 전극(TE)을 포함할 수 있다. 상기 하부 전극(BE)은 상기 콘택 플러그(112)와 상기 유전막(120) 사이에 제공되어, 상기 콘택 플러그(112)를 통하여 상기 기판(100)에 전기적으로 연결될 수 있다.
상기 상부 전극(TE)은 상기 유전막(120) 상에 차례로 적층된 상기 금속 산화막(130), 상기 제1 금속 질화막(132), 상기 제2 금속 질화막(134), 및 상기 반도체막(136)을 포함할 수 있다. 상기 금속 산화막(130)은 전도성을 가질 수 있다. 상기 제1 금속 질화막(132)은 적어도 하나의 탄소 원자를 포함할 수 있고, 이에 따라, 상기 제1 금속 질화막(132)의 저항은 상기 제2 금속 질화막(134)의 저항보다 클 수 있다. 일 실시예에 따르면, 상기 금속 산화막(130), 상기 제1 금속 질화막(132), 및 상기 제2 금속 질화막(134)은 동일한 금속 원소를 포함할 수 있다.
도 5 내지 도 7은 본 발명의 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다. 도 2 내지 도 4를 참조하여 설명한 본 발명의 일 실시예에 따른 반도체 소자의 제조방법과 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해 중복되는 설명은 생략될 수 있다.
도 5를 참조하면, 기판(100) 상에 층간 절연막(110)이 형성될 수 있다. 일 실시예에 따르면, 트랜지스터(미도시)가 상기 기판(100) 상에 형성될 수 있고, 상기 층간 절연막(110)이 상기 트랜지스터를 덮도록 형성될 수 있다. 상기 층간 절연막(110) 내에 상기 층간 절연막(110)을 관통하여 상기 기판(100)에 전기적으로 연결되는 콘택 플러그(112)가 형성될 수 있다. 상기 콘택 플러그(112)는 상기 트랜지스터의 일 단자에 전기적으로 접속될 수 있다. 상기 층간 절연막(110) 상에 하부 전극(BE)이 형성될 수 있다. 상기 하부 전극(BE)은 상기 콘택 플러그(112)를 통하여 상기 기판(100)에 전기적으로 연결될 수 있다. 상기 하부 전극(BE) 상에 유전막(120)이 형성될 수 있다.
상기 유전막(120) 상에 금속 산화막(130)이 형성될 수 있다. 상기 금속 산화막(130)은 원자층 증착 또는 화학 기상 증착 공정 등을 수행하여 형성될 수 있다. 일 실시예에 따르면, 상기 금속 산화막(130)은 오존(O3) 가스 분위기에서 제1 유기 금속 화합물을 전구체로 이용하는 화학 기상 증착 공정을 수행하여 형성될 수 있다. 상기 금속 산화막(130)은 일 예로, 산화 티타늄, 산화 아연, 산화 망간 등을 포함할 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 제1 유기 금속 화합물은 상술한 화학식1의 구조를 가질 수 있다.
상기 금속 산화막(130) 상에 질소 또는 암모니아를 플라즈마 가스로 이용하는 제1 플라즈마 공정(P1)이 수행되어, 상기 금속 산화막(130)의 적어도 일부를 질화시킬 수 있다. 상기 제1 플라즈마 공정(P1)은, 일 예로 400℃이하의 온도에서 수행될 수 있다. 일 실시예에 따르면, 상기 제1 플라즈마 공정(P1)은 상기 금속 산화막(130)의 증착 후에 수행될 수 있으나, 다른 실시예에 따르면, 상기 제1 플라즈마 공정(P1)은 상기 금속 산화막(130)의 증착 공정 동안 인-시츄(in-situ)로 수행될 수 있다.
도 6을 참조하면, 상기 제1 플라즈마 공정(P1)에 의해 상기 금속 산화막(130)의 적어도 일부가 질화되어 제1 금속 질화막(132)이 형성될 수 있다. 일 실시예에 따르면, 상기 제1 플라즈마 공정(P1)에 의해 상기 금속 산화막(130)의 상부가 질화되어 상기 제1 금속 질화막(132)이 형성될 수 있고, 상기 제1 금속 질화막(132)과 상기 유전막(120) 사이에 상기 금속 산화막(130)의 하부(130r)가 남을 수 있다. 상기 제1 금속 질화막(132)이 상기 금속 산화막(130)을 질화시키는 방법으로 형성됨에 따라, 상기 제1 금속 질화막(132) 내에 적어도 하나의 산소 원자가 남을 수 있다.
상기 금속 산화막(130)의 상기 하부(130r)는 전도성을 가지도록 형성될 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 금속 산화막(130)의 전도성은 상기 금속 산화막(130)의 두께에 의존할 수 있다. 즉, 상기 금속 산화막(130)의 두께가 증가할수록 상기 금속 산화막(130)의 전도성은 감소할 수 있다. 이 경우, 상기 제1 플라즈마 공정(P1)은 상기 금속 산화막(130)의 상기 하부(130r)가 전도성을 갖는 소정의 두께를 가질 때까지 수행될 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 제1 플라즈마 공정(P1)은 상기 금속 산화막(130)의 상기 하부(130r)가 약 4Å이하의 두께를 가질 때까지 수행될 수 있다.
본 실시예에 따르면, 상기 제1 금속 질화막(132)은 상기 금속 산화막(130)과 동일한 금속 원소를 포함할 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 제1 금속 질화막(132)은 TiN 및 TiON 중 적어도 하나를 포함할 수 있다.
도 7을 참조하면, 상기 제1 금속 질화막(132) 상에 제2 금속 질화막(134)이 형성될 수 있다. 상기 제2 금속 질화막(134)은 원자층 증착 또는 화학 기상 증착 공정 등을 수행하여 형성될 수 있다.
상기 제1 금속 질화막(132)이, 도 5 및 도 6을 참조하여 설명한 바와 같이, 상기 제1 플라즈마 공정(P1)을 이용하여 상기 금속 산화막(130)을 질화시키는 방법으로 형성됨에 따라, 상기 제1 금속 질화막(132)은 상기 제2 금속 질화막(134)보다 낮은 온도에서 형성될 수 있다. 일반적으로, 상기 유전막(120) 상에 금속 질화막(일 예로, TiN)을 형성하기 위해 이용되는 원자층 증착 또는 화학 기상 증착 공정 등은 상대적으로 높은 온도에서 수행될 수 있다. 이에 따라, 상기 증착 공정 동안, 상기 증착 공정의 소스 가스로부터 제공되는 원소(일 예로, Cl)가 상기 유전막(120)의 표면과 반응할 수 있고, 따라서, 상기 유전막(120)의 표면이 손상될 수 있다. 본 실시예에 따르면, 상기 제1 금속 질화막(132)이 상기 제1 플라즈마 공정(P1)을 이용하여 상기 금속 산화막(130)을 질화시키는 방법에 의해 상대적으로 낮은 온도에서 형성됨에 따라, 상기 제1 금속 질화막(132)의 증착 공정 동안, 상기 유전막(120)의 손상이 최소화될 수 있다.
상기 제1 금속 질화막(132)이 상기 제1 플라즈마 공정(P1)을 이용하여 상기 금속 산화막(130)을 질화시키는 방법으로 형성됨에 따라, 상기 제1 금속 질화막(132)은 적어도 하나의 산소 원자를 포함할 수 있다. 이 경우, 상기 제1 금속 질화막(132)은 상기 제2 금속 질화막(134)보다 높은 저항을 가질 수 있다. 즉, 상기 제2 금속 질화막(134)이 상기 제1 금속 질화막(132)보다 낮은 저항을 가지도록 형성됨에 따라, 상기 유전막(120) 상에 형성되는 다층막들의 전체 저항이 증가되는 것이 최소화될 수 있다.
상기 제2 금속 질화막(134)은 일 예로, 질화 티타늄, 질화 텅스텐, 질화 탄탈륨, 질화 몰리브데늄 등을 포함할 수 있다. 일 실시예에 따르면, 상기 제2 금속 질화막(134)은 상기 제1 금속 질화막(132)과 동일한 금속 원소를 포함할 수 있다. 일 예로, 상기 제1 금속 질화막(132) 및 상기 제2 금속 질화막(134)은 TiN을 포함할 수 있다. 일 실시예에 따르면, 상기 금속 산화막(130)의 상기 하부(130r), 상기 제1 금속 질화막(132), 및 상기 제2 금속 질화막(134)의 두께의 합은 약 100Å이하일 수 있다.
상기 제2 금속 질화막(134) 상에 반도체 막(136)이 형성될 수 있다. 상기 반도체 막(136)은 원자층 증착 또는 화학 기상 증착 공정 등을 수행하여 형성될 수 있다. 상기 반도체 막(136)은 일 예로, SiGe 또는 보론(B)이 도핑된 SiGe를 포함할 수 있다.
본 실시예에 따르면, 상기 유전막(120)과 상기 반도체 막(136) 사이에, 상기 금속 산화막(130)의 상기 하부(130r), 상기 제1 금속 질화막(132), 및 상기 제2 금속 질화막(134)으로 이루어진, 다층으로 적층된 금속층들(melti-stacked metal layers)이 개재될 수 있다. 상기 반도체막(136)의 증착 공정 동안 제공되는 불순물들(일 예로, Cl, H, B)은 상기 다층으로 적층된 금속막들 내에 축적(pile up)될 수 있고, 이에 따라, 상기 불순물들이 상기 유전막(120)의 표면 상으로 확산되는 것이 억제될 수 있다. 따라서, 상기 불순물들에 의한 상기 유전막(120)의 손상이 최소화될 수 있다.
상기 유전막(120) 상에 차례로 적층된 상기 금속 산화막(130)의 상기 하부(130r), 상기 제1 금속 질화막(132), 상기 제2 금속 질화막(134), 및 상기 반도체 막(136)은 상부 전극(TE)으로 정의될 수 있다. 상기 하부 전극(BE), 상기 유전막(120), 및 상기 상부 전극(TE)은, 도 1을 참조하여 설명한, 상기 캐패시터(CA)를 구성할 수 있다. 상기 캐패시터(CA)는 상기 콘택 플러그(112)을 통해 상기 기판(100) 상에 형성된 상기 트랜지스터(미도시)의 일 단자에 전기적으로 연결될 수 있다.
도 7을 다시 참조하여, 본 발명의 다른 실시예에 따라 제조된 반도체 소자의 구조적 특징을 설명한다.
도 7을 다시 참조하면, 상기 기판(100) 상에 상기 층간 절연막(110)이 제공될 수 있고, 상기 층간 절연막(110) 내에 상기 층간 절연막(110)을 관통하여 상기 기판(100)에 전기적으로 연결되는 상기 콘택 플러그(112)가 제공될 수 있다. 상기 콘택 플러그(112)는 상기 기판(100) 상에 제공되는 상기 트랜지스터의 일 단자에 전기적으로 접속될 수 있다.
상기 층간 절연막(110) 상에 상기 콘택 플러그(112)에 연결되는 상기 캐패시터(CA)가 제공될 수 있다. 상기 캐패시터(CA)는 상기 콘택 플러그(112)를 통해 상기 트랜지스터의 일 단자에 전기적으로 연결될 수 있다. 상기 캐패시터(CA)는 상기 층간 절연막(110) 상에 차례로 적층된 상기 하부 전극(BE), 상기 유전막(120), 및 상기 상부 전극(TE)을 포함할 수 있다. 상기 하부 전극(BE)은 상기 콘택 플러그(112)와 상기 유전막(120) 사이에 제공되어, 상기 콘택 플러그(112)를 통하여 상기 기판(100)에 전기적으로 연결될 수 있다.
상기 상부 전극(TE)은 상기 유전막(120) 상에 차례로 적층된 상기 금속 산화막(130)의 상기 하부(130r), 상기 제1 금속 질화막(132), 상기 제2 금속 질화막(134), 및 상기 반도체막(136)을 포함할 수 있다. 상기 금속 산화막(130)의 상기 하부(130r)는 전도성을 가질 수 있다. 상기 제1 금속 질화막(132)은 상기 금속 산화막(130)의 상기 하부(130r)와 동일한 금속 원소를 포함할 수 있다. 상기 제1 금속 질화막(132)은 적어도 하나의 산소 원자를 포함할 수 있고, 이에 따라, 상기 제1 금속 질화막(132)의 저항은 상기 제2 금속 질화막(134)의 저항보다 클 수 있다. 일 실시예에 따르면, 상기 금속 산화막(130), 상기 제1 금속 질화막(132), 및 상기 제2 금속 질화막(134)은 동일한 금속 원소를 포함할 수 있다.
도 8 및 도 9는 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다. 도 2 내지 도 4를 참조하여 설명한 본 발명의 일 실시예에 따른 반도체 소자의 제조방법과 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해 중복되는 설명은 생략될 수 있다.
도 8을 참조하면, 기판(100) 상에 층간 절연막(110)이 형성될 수 있다. 일 실시예에 따르면, 트랜지스터(미도시)가 상기 기판(100) 상에 형성될 수 있고, 상기 층간 절연막(110)이 상기 트랜지스터를 덮도록 형성될 수 있다. 상기 층간 절연막(110) 내에 상기 층간 절연막(110)을 관통하여 상기 기판(100)에 전기적으로 연결되는 콘택 플러그(112)가 형성될 수 있다. 상기 콘택 플러그(112)는 상기 트랜지스터의 일 단자에 전기적으로 접속될 수 있다. 상기 층간 절연막(110) 상에 하부 전극(BE)이 형성될 수 있다. 상기 하부 전극(BE)은 상기 콘택 플러그(112)를 통하여 상기 기판(100)에 전기적으로 연결될 수 있다. 상기 하부 전극(BE) 상에 유전막(120)이 형성될 수 있다.
상기 유전막(120) 상에 금속 산화막(130)이 형성될 수 있다. 상기 금속 산화막(130)은 원자층 증착 또는 화학 기상 증착 공정 등을 수행하여 형성될 수 있다. 일 실시예에 따르면, 상기 금속 산화막(130)은 오존(O3) 가스 분위기에서 제1 유기 금속 화합물을 전구체로 이용하는 화학 기상 증착 공정을 수행하여 형성될 수 있다. 상기 금속 산화막(130)은 일 예로, 산화 티타늄, 산화 아연, 산화 망간 등을 포함할 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 제1 유기 금속 화합물은 상술한 화학식1의 구조를 가질 수 있다.
상기 금속 산화막(130)은 전도성을 가지도록 형성될 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 금속 산화막(130)의 전도성은 상기 금속 산화막(130)의 두께에 의존할 수 있다. 즉, 상기 금속 산화막(130)의 두께가 증가할수록 상기 금속 산화막(130)의 전도성은 감소할 수 있다. 이 경우, 상기 금속 산화막(130)은 전도성을 갖는 소정의 두께를 가지도록 형성될 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 금속 산화막(130)의 두께는 약 4Å이하일 수 있다.
상기 금속 산화막(130) 상에 금속 질화막(138)이 형성될 수 있다. 상기 금속 질화막(138)은 원자층 증착 또는 화학 기상 증착 공정 등을 수행하여 형성될 수 있다. 상기 금속 질화막(138)은 일 예로, 질화 티타늄, 질화 텅스텐, 질화 탄탈륨, 질화 몰리브데늄 등을 포함할 수 있다. 일 실시예에 따르면, 상기 금속 질화막(138)은 상기 금속 산화막(130)과 동일한 금속 원소를 포함할 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 금속 질화막(138)은 TiN을 포함할 수 있다. 상기 금속 질화막(138) 상에 질소 또는 암모니아를 플라즈마 가스로 이용하는 제2 플라즈마 공정(P2)이 수행될 수 있다.
도 9를 참조하면, 상기 제2 플라즈마 공정(P2)에 의해 상기 금속 질화막(138)의 적어도 일부가 비정질화될 수 있다. 일 실시예에 따르면, 상기 제2 플라즈마 공정(P2)에 의해 상기 금속 질화막(138)의 상부가 비정질화될 수 있고, 이에 따라, 상기 금속 질화막(138)은 결정질 구조를 갖는 하부(138a) 및 비정질 상태의 상부(138b)를 포함할 수 있다. 일 실시예에 따르면, 상기 금속 산화막(130) 및 상기 금속 질화막(138)의 두께의 합은 약 100Å이하일 수 있다.
상기 금속 질화막(138) 상에 반도체막(136)이 형성될 수 있다. 상기 반도체 막(136)은 원자층 증착 또는 화학 기상 증착 공정 등을 수행하여 형성될 수 있다. 상기 반도체 막(136)은 일 예로, SiGe 또는 보론(B)이 도핑된 SiGe를 포함할 수 있다. 일 실시예에 따르면, 상기 금속 질화막(138)의 상기 상부(138b)는, 상기 금속 질화막(138)의 상기 하부(138a)보다 상기 반도체막(136)에 인접할 수 있다.
본 실시예에 따르면, 상기 금속 질화막(138)은 비정질 상태의 상기 상부(138b)를 포함할 수 있다. 상기 금속 질화막(138)의 상기 상부(138b)가 비정질 상태로 형성됨에 따라, 상기 반도체막(136)의 증착 공정 동안 제공되는 불순물들(일 예로, Cl, H, B)이 상기 유전막(120)의 표면 상으로 확산되는 것이 억제될 수 있다. 이에 따라, 상기 불순물들에 의한 상기 유전막(120)의 손상이 최소화될 수 있다.
상기 유전막(120) 상에 차례로 적층된 상기 금속 산화막(130), 상기 금속 질화막(138), 및 상기 반도체 막(136)은 상부 전극(TE)으로 정의될 수 있다. 상기 하부 전극(BE), 상기 유전막(120), 및 상기 상부 전극(TE)은, 도 1을 참조하여 설명한, 상기 캐패시터(CA)를 구성할 수 있다. 상기 캐패시터(CA)는 상기 콘택 플러그(112)을 통해 상기 기판(100) 상에 형성된 상기 트랜지스터(미도시)의 일 단자에 전기적으로 연결될 수 있다.
도 9를 다시 참조하여, 본 발명의 또 다른 실시예에 따라 제조된 반도체 소자의 구조적 특징을 설명한다.
도 9를 다시 참조하면, 상기 기판(100) 상에 상기 층간 절연막(110)이 제공될 수 있고, 상기 층간 절연막(110) 내에 상기 층간 절연막(110)을 관통하여 상기 기판(100)에 전기적으로 연결되는 상기 콘택 플러그(112)가 제공될 수 있다. 상기 콘택 플러그(112)는 상기 기판(100) 상에 제공되는 상기 트랜지스터의 일 단자에 전기적으로 접속될 수 있다.
상기 층간 절연막(110) 상에 상기 콘택 플러그(112)에 연결되는 상기 캐패시터(CA)가 제공될 수 있다. 상기 캐패시터(CA)는 상기 콘택 플러그(112)를 통해 상기 트랜지스터의 일 단자에 전기적으로 연결될 수 있다. 상기 캐패시터(CA)는 상기 층간 절연막(110) 상에 차례로 적층된 상기 하부 전극(BE), 상기 유전막(120), 및 상기 상부 전극(TE)을 포함할 수 있다. 상기 하부 전극(BE)은 상기 콘택 플러그(112)와 상기 유전막(120) 사이에 제공되어, 상기 콘택 플러그(112)를 통하여 상기 기판(100)에 전기적으로 연결될 수 있다.
상기 상부 전극(TE)은 상기 유전막(120) 상에 차례로 적층된 상기 금속 산화막(130), 상기 금속 질화막(138), 및 상기 반도체막(136)을 포함할 수 있다. 상기 금속 산화막(130)은 전도성을 가질 수 있다. 상기 금속 질화막(138)은 결정질 구조를 갖는 상기 하부(138a) 및 비정질 상태의 상기 상부(138b)를 포함할 수 있다. 일 실시예에 따르면, 상기 금속 산화막(130) 및 상기 금속 질화막(138)은 동일한 금속 원소를 포함할 수 있다.
도 10 및 도 11은 본 발명의 또 다른 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 단면도들이다. 도 2 내지 도 4를 참조하여 설명한 본 발명의 일 실시예에 따른 반도체 소자의 제조방법과 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해 중복되는 설명은 생략될 수 있다.
먼저, 도 5 및 도 6을 참조하여 설명한 바와 같이, 기판(100) 상에 층간 절연막(110)이 형성될 수 있다. 일 실시예에 따르면, 트랜지스터(미도시)가 상기 기판(100) 상에 형성될 수 있고, 상기 층간 절연막(110)이 상기 트랜지스터를 덮도록 형성될 수 있다. 상기 층간 절연막(110) 내에 상기 층간 절연막(110)을 관통하여 상기 기판(100)에 전기적으로 연결되는 콘택 플러그(112)가 형성될 수 있다. 상기 콘택 플러그(112)는 상기 트랜지스터의 일 단자에 전기적으로 접속될 수 있다. 상기 층간 절연막(110) 상에 하부 전극(BE)이 형성될 수 있다. 상기 하부 전극(BE)은 상기 콘택 플러그(112)를 통하여 상기 기판(100)에 전기적으로 연결될 수 있다. 상기 하부 전극(BE) 상에 유전막(120)이 형성될 수 있다.
상기 유전막(120) 상에 금속 산화막(130)이 형성될 수 있다. 상기 금속 산화막(130) 상에 질소 또는 암모니아를 플라즈마 가스로 이용하는 제1 플라즈마 공정(P1)이 수행되어, 상기 금속 산화막(130)의 적어도 일부를 질화시킬 수 있다. 상기 제1 플라즈마 공정(P1)은, 일 예로 400℃이하의 온도에서 수행될 수 있다. 일 실시예에 따르면, 상기 제1 플라즈마 공정(P1)은 상기 금속 산화막(130)의 증착 후에 수행될 수 있으나, 다른 실시예에 따르면, 상기 제1 플라즈마 공정(P1)은 상기 금속 산화막(130)의 증착 공정 동안 인-시츄(in-situ)로 수행될 수 있다.
상기 제1 플라즈마 공정(P1)에 의해 상기 금속 산화막(130)의 적어도 일부가 질화되어 제1 금속 질화막(132)이 형성될 수 있다. 일 실시예에 따르면, 상기 제1 플라즈마 공정(P1)에 의해 상기 금속 산화막(130)의 상부가 질화되어 상기 제1 금속 질화막(132)이 형성될 수 있고, 상기 제1 금속 질화막(132)과 상기 유전막(120) 사이에 상기 금속 산화막(130)의 하부(130r)가 남을 수 있다. 상기 제1 금속 질화막(132)이 상기 금속 산화막(130)을 질화시키는 방법으로 형성됨에 따라, 상기 제1 금속 질화막(132) 내에 적어도 하나의 산소 원자가 남을 수 있다.
상기 금속 산화막(130)의 상기 하부(130r)는 전도성을 가지도록 형성될 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 금속 산화막(130)의 전도성은 상기 금속 산화막(130)의 두께에 의존할 수 있다. 즉, 상기 금속 산화막(130)의 두께가 증가할수록 상기 금속 산화막(130)의 전도성은 감소할 수 있다. 이 경우, 상기 제1 플라즈마 공정(P1)은 상기 금속 산화막(130)의 상기 하부(130r)가 전도성을 갖는 소정의 두께를 가질 때까지 수행될 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 제1 플라즈마 공정(P1)은 상기 금속 산화막(130)의 상기 하부(130r)가 약 4Å이하의 두께를 가질 때까지 수행될 수 있다.
상기 제1 금속 질화막(132)은 상기 금속 산화막(130)과 동일한 금속 원소를 포함할 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 제1 금속 질화막(132)은 TiN 및 TiON 중 적어도 하나를 포함할 수 있다.
도 10을 참조하면, 상기 제1 금속 질화막(132) 상에 제2 금속 질화막(134)이 형성될 수 있다. 상기 제2 금속 질화막(134)은 원자층 증착 또는 화학 기상 증착 공정 등을 수행하여 형성될 수 있다.
상기 제1 금속 질화막(132)이, 도 5 및 도 6을 참조하여 설명한 바와 같이, 상기 제1 플라즈마 공정(P1)을 이용하여 상기 금속 산화막(130)을 질화시키는 방법으로 형성됨에 따라, 상기 제1 금속 질화막(132)은 상기 제2 금속 질화막(134)보다 낮은 온도에서 형성될 수 있다. 이에 따라, 도 7을 참조하여 설명한 바와 같이, 상기 제1 금속 질화막(132)의 형성 공정 동안, 상기 유전막(120)의 손상이 최소화될 수 있다.
상기 제2 금속 질화막(134)은 일 예로, 질화 티타늄, 질화 텅스텐, 질화 탄탈륨, 질화 몰리브데늄 등을 포함할 수 있다. 일 실시예에 따르면, 상기 제2 금속 질화막(134)은 상기 제1 금속 질화막(132)과 동일한 금속 원소를 포함할 수 있다. 일 예로, 상기 제1 금속 질화막(132) 및 상기 제2 금속 질화막(134)은 TiN을 포함할 수 있다.
상기 제2 금속 질화막(134) 상에 질소 또는 암모니아를 플라즈마 가스로 이용하는 제2 플라즈마 공정(P2)이 수행될 수 있다.
도 11을 참조하면, 상기 제2 플라즈마 공정(P2)에 의해 상기 제2 금속 질화막(134)의 적어도 일부가 비정질화될 수 있다. 일 실시예에 따르면, 상기 제2 플라즈마 공정(P2)에 의해 상기 제2 금속 질화막(134)의 상부가 비정질화될 수 있고, 이에 따라, 상기 제2 금속 질화막(134)은 결정질 구조를 갖는 하부(134a) 및 비정질 상태의 상부(134b)를 포함할 수 있다.
상기 제2 금속 질화막(134) 상에 제3 금속 질화막(139)이 형성될 수 있다. 상기 제3 금속 질화막(139)은 원자층 증착 또는 화학 기상 증착 공정 등을 수행하여 형성될 수 있다. 상기 제3 금속 질화막(139)은 일 예로, 질화 티타늄, 질화 텅스텐, 질화 탄탈륨, 질화 몰리브데늄 등을 포함할 수 있다. 일 실시예에 따르면, 상기 제3 금속 질화막(139)은 상기 제2 금속 질화막(134)과 동일한 금속 원소를 포함할 수 있다. 일 예로, 상기 제2 금속 질화막(134) 및 상기 제3 금속 질화막(139)은 TiN을 포함할 수 있다. 다른 실시예에 따르면, 상기 금속 산화막(130) 및 상기 제1 내지 제3 금속 질화막들(132, 134, 139)은 동일한 금속 원소를 포함할 수 있다. 일 예로, 상기 금속 산화막(130)이 TiO2를 포함하는 경우, 상기 제1 내지 제3 금속 질화막들(132, 134, 139)은 TiN을 포함할 수 있다. 일 실시예에 따르면, 상기 금속 산화막(130) 및 상기 제1 내지 제3 금속 질화막들(132, 134, 139)의 두께의 합은 약 100Å이하일 수 있다.
상기 제3 금속 질화막(139) 상에 반도체막(136)이 형성될 수 있다. 상기 반도체 막(136)은 원자층 증착 또는 화학 기상 증착 공정 등을 수행하여 형성될 수 있다. 상기 반도체 막(136)은 일 예로, SiGe 또는 보론(B)이 도핑된 SiGe를 포함할 수 있다. 일 실시예에 따르면, 상기 제2 금속 질화막(134)의 상기 상부(134b)는, 상기 제2 금속 질화막(134)의 상기 하부(134a)보다 상기 반도체막(136)에 인접할 수 있다.
본 실시예에 따르면, 상기 제2 금속 질화막(134)은 비정질 상태의 상기 상부(134b)를 포함할 수 있다. 상기 제2 금속 질화막(134)의 상기 상부(134b)가 비정질 상태로 형성됨에 따라, 상기 반도체막(136)의 증착 공정 동안 제공되는 불순물들(일 예로, Cl, H, B)이 상기 유전막(120)의 표면 상으로 확산되는 것이 억제될 수 있다. 이에 따라, 상기 불순물들에 의한 상기 유전막(120)의 손상이 최소화될 수 있다.
더하여, 상기 제1 금속 질화막(132)이 상기 제1 플라즈마 공정(P1)을 이용하여 상기 금속 산화막(130)을 질화시키는 방법으로 형성됨에 따라, 상기 제1 금속 질화막(132)은 적어도 하나의 산소 원자를 포함할 수 있다. 이 경우, 상기 제1 금속 질화막(132)은 상기 제2 금속 질화막(134)의 상기 하부(134a) 및/또는 상기 제3 금속 질화막(139)보다 높은 저항을 가질 수 있다. 즉, 상기 제2 금속 질화막(134)의 상기 하부(134a) 및/또는 상기 제3 금속 질화막(139)이 상기 제1 금속 질화막(132)보다 낮은 저항을 가지도록 형성됨에 따라, 상기 유전막(120) 상에 형성되는 다층막들의 전체 저항이 증가되는 것이 최소화될 수 있다.
상기 유전막(120) 상에 차례로 적층된 상기 금속 산화막(130)의 상기 하부(130r), 상기 제1 금속 질화막(132), 상기 제2 금속 질화막(134), 상기 제3 금속 질화막(139), 및 상기 반도체 막(136)은 상부 전극(TE)으로 정의될 수 있다. 상기 하부 전극(BE), 상기 유전막(120), 및 상기 상부 전극(TE)은, 도 1을 참조하여 설명한, 상기 캐패시터(CA)를 구성할 수 있다. 상기 캐패시터(CA)는 상기 콘택 플러그(112)을 통해 상기 기판(100) 상에 형성된 상기 트랜지스터(미도시)의 일 단자에 전기적으로 연결될 수 있다.
도 11을 다시 참조하여, 본 발명의 또 다른 실시예에 따라 제조된 반도체 소자의 구조적 특징을 설명한다.
도 11을 다시 참조하면, 상기 기판(100) 상에 상기 층간 절연막(110)이 제공될 수 있고, 상기 층간 절연막(110) 내에 상기 층간 절연막(110)을 관통하여 상기 기판(100)에 전기적으로 연결되는 상기 콘택 플러그(112)가 제공될 수 있다. 상기 콘택 플러그(112)는 상기 기판(100) 상에 제공되는 상기 트랜지스터의 일 단자에 전기적으로 접속될 수 있다.
상기 층간 절연막(110) 상에 상기 콘택 플러그(112)에 연결되는 상기 캐패시터(CA)가 제공될 수 있다. 상기 캐패시터(CA)는 상기 콘택 플러그(112)를 통해 상기 트랜지스터의 일 단자에 전기적으로 연결될 수 있다. 상기 캐패시터(CA)는 상기 층간 절연막(110) 상에 차례로 적층된 상기 하부 전극(BE), 상기 유전막(120), 및 상기 상부 전극(TE)을 포함할 수 있다. 상기 하부 전극(BE)은 상기 콘택 플러그(112)와 상기 유전막(120) 사이에 제공되어, 상기 콘택 플러그(112)를 통하여 상기 기판(100)에 전기적으로 연결될 수 있다.
상기 상부 전극(TE)은 상기 유전막(120) 상에 차례로 적층된 상기 금속 산화막(130)의 상기 하부(130r), 상기 제1 금속 질화막(132), 상기 제2 금속 질화막(134), 상기 제3 금속 질화막(139), 및 상기 반도체막(136)을 포함할 수 있다. 상기 금속 산화막(130)의 상기 하부(130r)는 전도성을 가질 수 있다. 상기 제1 금속 질화막(132)은 상기 금속 산화막(130)의 상기 하부(130r)와 동일한 금속 원소를 포함할 수 있다. 상기 제1 금속 질화막(132)은 적어도 하나의 산소 원자를 포함할 수 있고, 이에 따라, 상기 제1 금속 질화막(132)의 저항은 상기 제2 금속 질화막(134)의 상기 하부(134a) 및/또는 상기 제3 금속 질화막(139)의 저항보다 클 수 있다. 상기 제2 금속 질화막(134)은 결정질 구조를 갖는 상기 하부(134a) 및 비정질 상태의 상기 상부(134b)를 포함할 수 있다. 일 실시예에 따르면, 상기 금속 산화막(130) 및 상기 제1 내지 제3 금속 질화막들(132, 134, 139)은 동일한 금속 원소를 포함할 수 있다.
도 12a 내지 도 12c는 본 발명의 실시예들에 따라 제조된 반도체 소자의 캐패시터를 구성하는 하부 전극의 형태를 나타내는 단면도들이다.
도 12a 내지 도 12c를 참조하면, 기판(100) 상에 층간절연막(110)이 제공될 수 있고, 상기 층간 절연막(110) 내에 상기 층간 절연막(110)을 관통하여 상기 기판(100)에 전기적으로 연결되는 콘택 플러그들(112)이 제공될 수 있다.
상기 층간 절연막(110) 상에 상기 기판(100)에 전기적으로 연결되는 캐패시터(CA)가 제공될 수 있다. 상기 캐패시터(CA)는, 상기 층간 절연막(110) 상에 제공되어 상기 콘택 플러그들(112) 각각에 연결되는 하부 전극들(BE)을 포함할 수 있다. 상기 하부 전극들(BE)은 상기 콘택 플러그들(112)을 통하여 상기 기판(100)에 전기적으로 연결될 수 있다.
상기 하부 전극들(BE)은, 일 예로, 도 12a에 도시된 바와 같이, 필라(pillar) 형태를 가질 수 있다. 다른 예로, 상기 하부 전극들(BE)은, 도 12b에 도시된 바와 같이, 하부가 막힌 중공의 실린더 형태를 가질 수 있다.
이 경우, 상기 캐패시터(CA)는, 상기 층간 절연막(110) 상에 제공되어 상기 하부 전극들(BE)을 덮는 상부 전극(TE), 및 상기 하부 전극들(BE)과 상기 상부 전극(TE) 사이에 개재되는 유전막(120)을 더 포함할 수 있다. 상기 상부 전극(TE)은 상기 하부 전극들(BE)을 공통적으로 덮는 공통 전극일 수 있다. 상기 하부 전극들(BE)이, 도 12b에 도시된 바와 같이, 중공의 실린더 형태를 갖는 경우, 상기 상부 전극(TE)은 상기 하부 전극들(BE) 각각의 내벽을 덮을 수 있다. 상기 유전막(120)은 상기 하부 전극들(BE) 각각의 상면 및 측벽들을 콘포멀하게 덮을 수 있고, 상기 상부 전극(TE)과 상기 층간 절연막(110) 사이로 연장될 수 있다.
상기 하부 전극들(BE)은, 또 다른 예로, 도 12c에 도시된 바와 같이, 상기 층간 절연막(110) 상에 제공되는 상부 절연막(114) 내에 제공될 수 있다. 상기 하부 전극들(BE)은 하부가 막힌 중공의 실린더 형태를 가지되, 상기 하부 전극들(BE)의 측벽들은 상기 상부 절연막(114)에 접할 수 있다. 상기 하부 전극들(BE) 각각은 상기 상부 절연막(114) 상으로 연장되는 연장부들을 가질 수 있다.
이 경우, 상기 상부 전극(TE)은 상기 상부 절연막(114) 상에 제공될 수 있고, 상기 하부 전극들(BE) 각각의 내벽을 덮을 수 있다. 상기 유전막(120)은 상기 하부 전극들(BE)과 상기 상부 전극(TE) 사이에 제공될 수 있다. 상기 유전막(120)은 상기 하부 전극들(BE) 각각의 상면 및 내벽을 콘포멀하게 덮을 수 있고, 상기 상부 전극(TE)과 상기 상부 절연막(114) 사이로 연장될 수 있다.
상기 상부 전극(TE)은, 도 2 내지 도 11을 참조하여 설명한 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 이용하여 형성된, 다층으로 적층된 금속막들을 포함할 수 있다.
<
적용예
>
도 13a는 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 이용하여 형성된 반도체 소자의 평면도이고, 도 13b는 도 13a의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 13a 및 도 13b를 참조하면, 기판(200)에 활성 영역들(ACT)을 정의하는 소자분리막(202)이 제공될 수 있다. 상기 기판(200)은 반도체 기판(일 예로 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판)일 수 있다. 상기 소자분리막(202)은 일 예로, 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막을 포함할 수 있다. 평면적 관점에서, 상기 활성 영역들(ACT)의 각각은 바(bar) 형태를 가지고, 제1 방향(D1) 및 상기 제1 방향(D1)에 교차하는 제2 방향(D2) 모두에 교차하는 제3 방향(D3)으로 장축이 위치되도록 배치될 수 있다.
상기 기판(200) 내에 상기 활성 영역들(ACT)을 가로지르는 게이트 라인들(GL)이 제공될 수 있다. 상기 게이트 라인들(GL)은 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)을 따라 배열될 수 있다. 상기 게이트 라인들(GL)은 상기 기판(200) 내에 매립될 수 있다. 상기 게이트 라인들(GL)은 도전 물질을 포함할 수 있다. 일 예로, 상기 도전 물질은 도핑된 반도체 물질(도핑된 실리콘, 도핑된 게르마늄 등), 도전성 금속질화물(질화티타늄, 질화탄탈륨 등), 금속(텅스텐, 티타늄, 탄탈륨 등), 및 금속-반도체 화합물(텅스텐 실리사이드, 코발트 실리사이드, 티타늄 실리사이드 등) 중 어느 하나일 수 있다.
게이트 절연 패턴들(204)이 상기 게이트 라인들(GL)과 상기 활성 영역들(ACT) 사이, 및 상기 게이트 라인들(GL)과 상기 소자분리막(202) 사이에 개재될 수 있다. 상기 게이트 절연 패턴들(104)은 일 예로, 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막을 포함할 수 있다.
상기 게이트 라인들(GL)의 상면들 상에 제1 캐핑 패턴들(208)이 각각 제공될 수 있다. 상기 제1 캐핑 패턴들(208)의 각각의 상면은 상기 기판(200)의 상면과 실질적으로 공면을 이룰 수 있다. 상기 제1 캡핑 패턴들(208)은 일 예로, 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막을 포함할 수 있다. 일 실시예에 따르면, 상기 제1 캡핑 패턴들(208)의 각각의 하면은 상기 게이트 절연 패턴들(204)의 각각의 상면과 접하고, 상기 제1 캡핑 패턴들(208)의 각각의 양 측벽들은 상기 활성영역(ACT) 및/또는 상기 소자분리막(202)에 접할 수 있다. 그러나, 다른 실시예에 따르면, 상기 게이트 절연 패턴들(204)은 상기 제1 캡핑 패턴들(208)과 상기 활성영역(ACT) 사이 및/또는 상기 제1 캡핑 패턴들(208)과 상기 소자분리막(202) 사이로 연장될 수 있다. 이 경우, 상기 제1 캡핑 패턴들(208)은 실리콘 질화막을 포함하고, 상기 게이트 절연 패턴들(204)은 실리콘 산화막을 포함할 수 있다. 여기서, 상기 제1 캡핑 패턴들(208)과 상기 활성영역(ACT) 사이에 개재된 상기 게이트 절연 패턴들(204)은, 상기 활성영역(ACT)과 상기 제1 캡핑 패턴들(208) 사이의 스트레스를 완화하는 버퍼 역할을 할 수 있다.
상기 활성 영역들(ACT)의 각각에 제1 불순물 주입 영역(SD1), 및 상기 제1 불순물 주입 영역(SD1)을 사이에 두고 서로 이격되는 제2 불순물 주입 영역들(SD2)이 제공될 수 있다. 상기 제1 불순물 주입 영역(SD1)은 서로 이웃하는 한 쌍의 게이트 라인들(GL) 사이의 상기 활성 영역(ACT) 내에 제공될 수 있다. 상기 제2 불순물 주입 영역들(SD2)의 각각은 상기 한 쌍의 게이트 라인들(GL)의 각각의 일 측의 상기 활성 영역(ACT) 내에 제공될 수 있다. 즉, 상기 제2 불순물 주입 영역들(SD2)은 상기 한 쌍의 게이트 라인들(GL)을 사이에 두고 서로 이격될 수 있다. 상기 제1 불순물 주입 영역(SD1)은 상기 제2 불순물 주입 영역들(SD2)보다 상기 기판(100) 내부로 깊이 연장될 수 있다. 상기 제1 불순물 주입 영역(SD1)은 상기 제2 불순물 주입 영역(SD2)과 동일한 도전형의 불순물을 포함할 수 있다.
상기 기판(100) 상에 상기 제1 불순물 주입 영역(SD1)에 연결되는 제1 패드(222), 및 상기 제2 불순물 주입 영역들(SD2)에 각각 연결되는 제2 패드들(224)이 제공될 수 있다. 상기 제1 패드(222) 및 상기 제2 패드들(224)은 도전막(일 예로, 불순물이 도핑된 폴리실리콘막, 및/또는 불순물이 도핑된 실리콘 단결정막)을 포함할 수 있다. 상기 기판(100) 상에 상기 제1 패드(222) 및 상기 제2 패드들(224)을 덮는 제1 층간 절연막(226)이 제공될 수 있다. 상기 제1 층간 절연막(226)은 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막을 포함할 수 있다.
상기 제1 층간 절연막(226) 상에 비트 라인들(BL)이 제공될 수 있다. 상기 비트 라인들(BL)은 상기 제1 방향(D1)으로 연장될 수 있고, 상기 제2 방향(D2)을 따라 배열될 수 있다. 상기 비트 라인들(BL)의 각각은, 상기 제1 층간 절연막(226)을 관통하여 상기 제1 패드(222)에 연결되는 비트 라인 콘택(232)을 통하여, 상기 제1 불순물 주입 영역(SD1)에 전기적으로 연결될 수 있다. 상기 비트 라인들(BL)은 일 예로, 도핑된 반도체 물질(도핑된 실리콘, 도핑된 게르마늄 등), 도전성 금속질화물(질화티타늄, 질화탄탈륨 등), 금속(텅스텐, 티타늄, 탄탈륨 등), 및 금속-반도체 화합물(텅스텐 실리사이드, 코발트 실리사이드, 티타늄 실리사이드 등) 중 어느 하나를 포함할 수 있다. 상기 비트 라인 콘택(232)은 상기 비트 라인들(BL)과 동일한 물질을 포함할 수 있다.
제2 캐핑 패턴들(242)이 상기 비트 라인들(BL)의 상면들 상에 각각 제공될 수 있다. 상기 제2 캐핑 패턴들(242)은 일 예로, 실리콘 질화막, 실리콘 산화막, 및/또는 실리콘 산질화막을 포함할 수 있다. 상기 비트 라인들(BL)의 각각의 양 측벽들 상에 비트 라인 스페이서들(244)이 제공될 수 있다. 상기 비트라인 스페이서들(244)은, 일 예로, 실리콘 질화막, 실리콘 산화막, 및/또는 실리콘 산질화막을 포함할 수 있다. 상기 제1 층간 절연막(226) 상에, 상기 비트 라인들(BL), 상기 제2 캐핑 패턴들(242), 및 상기 비트 라인 스페이서들(244)을 덮는 제2 층간 절연막(236)이 제공될 수 있다. 상기 제2 층간 절연막(236)은 일 예로, 실리콘 산화막을 포함할 수 있다. 더하여, 상기 기판(200) 상에 상기 제1 및 제2 층간 절연막들(226, 236)을 관통하여 상기 제2 패드들(224)에 각각 연결되는 매립 콘택들(234)이 제공될 수 있다. 상기 매립 콘택들(234)은 도핑된 실리콘, 금속 등과 같은 도전 물질을 포함할 수 있다.
상기 제2 층간 절연막(236) 상에 상기 제2 불순물 주입 영역들(SD2)에 전기적으로 연결되는 캐패시터(CA)가 제공될 수 있다. 상기 캐패시터(CA)는, 상기 제2 층간 절연막(236) 상에 제공되어 상기 매립 콘택들(234)에 각각 연결되는 하부 전극들(BE)을 포함할 수 있다. 상기 하부 전극들(BE)은 상기 매립 콘택들(234)을 통하여 상기 제2 불순물 주입 영역들(SD2)에 각각 전기적으로 연결될 수 있다. 상기 하부 전극들(BE)은 필라 형태를 가질 수 있으나, 본 발명의 개념은 이에 한정되지 않는다. 상기 하부 전극들(BE)은, 도 12a 내지 도 12c를 참조하여 설명한 바와 같이 다양한 형태를 가질 수 있다. 평면적 관점에서, 상기 하부 전극들(BE)은 상기 기판(200) 상에 이차원적으로 배열될 수 있다.
상기 캐패시터(CA)는, 상기 제2 층간 절연막(236) 상에 제공되어 상기 하부 전극들(BE)을 덮는 상부 전극(TE), 및 상기 하부 전극들(BE)과 상기 상부 전극(TE) 사이에 개재되는 유전막(250)을 더 포함할 수 있다. 상기 상부 전극(TE)은 상기 하부 전극들(BE)을 공통적으로 덮는 공통 전극일 수 있다. 상기 유전막(250)은 상기 하부 전극들(BE) 각각의 상면 및 측벽들을 콘포멀하게 덮을 수 있고, 상기 상부 전극(TE)과 상기 제2 층간 절연막(236) 사이로 연장될 수 있다.
상기 하부전극(BE)은 불순물이 도핑된 실리콘, 금속 또는 금속 화합물을 포함할 수 있다. 상기 유전막(250)은 HfO2, ZrO2, Al2O3, La2O3, Ta2O3 및 TiO2와 같은 금속 산화물과 SrTiO3(STO), (Ba,Sr)TiO3(BST), BaTiO3, PZT, PLZT와 같은 페로브스카이트(perovskite) 구조의 유전물질로 이루어진 조합으로부터 선택된 어느 하나의 단일막 또는 이들 막의 조합을 포함할 수 있다. 상기 상부 전극(TE)은, 도 2 내지 도 11을 참조하여 설명한 본 발명의 실시예들에 따른 반도체 소자의 제조방법을 이용하여 형성된, 다층으로 적층된 금속막들을 포함할 수 있다.
본 발명의 개념에 따르면, 캐패시터를 구성하는 상부 전극은 다층으로 적층된 금속막들을 포함할 수 있다. 상기 상부 전극은 유전막 상에 차례로 적층된 제1 금속 질화막 및 제2 금속 질화막을 포함할 수 있고, 상기 제1 금속 질화막은 상기 제2 금속 질화막보다 낮은 온도에서 형성될 수 있다. 이에 따라, 상기 제1 금속 질화막의 형성 공정 동안, 상기 유전막의 손상이 최소화될 수 있다. 또한, 상기 유전막과, 상기 상부 전극을 구성하는 반도체 막 사이에 상기 다층으로 적층된 금속막들이 개재됨에 따라, 상기 반도체 막의 증착 공정 동안 상기 유전막의 손상이 최소화될 수 있다.
상기 상부 전극은 상기 유전막과 상기 반도체 막 사이에 개재되는 금속 질화막을 포함할 수 있고, 상기 금속 질화막의 적어도 일부는 비정질 상태일 수 있다. 이에 따라, 상기 반도체 막의 증착 공정 동안, 상기 유전막의 손상이 최소화될 수 있다.
상기 유전막의 손상이 최소화됨에 따라, 반도체 소자의 누설 전류가 최소화될 수 있고, 이에 따라, 우수한 신뢰성을 갖는 반도체 소자 및 그 제조방법이 제공될 수 있다.
도 14는 본 발명의 개념에 따라 제조된 반도체 장치를 포함하는 전자 장치의 일 예를 나타내는 개략 블록도이다.
도 14를 참조하면, 본 발명의 개념에 따른 전자 장치(1100)는 컨트롤러(1110), 입출력 장치(1120, I/O), 기억 장치(1130, memory device), 인터페이스(1140) 및 버스(1150, bus)를 포함할 수 있다. 상기 컨트롤러(1110), 입출력 장치(1120), 기억 장치(1130) 및/또는 인터페이스(1140)는 상기 버스(1150)를 통하여 서로 결합 될 수 있다. 상기 버스(1150)는 데이터들이 이동되는 통로(path)에 해당한다.
상기 컨트롤러(1110)는 마이크로프로세서, 디지털 신호 프로세스, 마이크로컨트롤러, 및 이들과 유사한 기능을 수행할 수 있는 논리 소자들 중에서 적어도 하나를 포함할 수 있다. 상기 입출력 장치(1120)는 키패드(keypad), 키보드 및 디스플레이 장치 등을 포함할 수 있다. 상기 기억 장치(1130)는 데이터 및/또는 명령어 등을 저장할 수 있다. 상기 기억 장치(1130)는 본 발명의 개념에 따라 제조된 반도체 장치를 포함할 수 있다. 또한, 상기 기억 장치(1130)는 다른 형태의 반도체 메모리 장치를 더 포함할 수 있다. 상기 인터페이스(1140)는 통신 네트워크로 데이터를 전송하거나 통신 네트워크로부터 데이터를 수신하는 기능을 수행할 수 있다.
상기 전자 장치(1100)는 랩탑 컴퓨터, 개인 휴대용 정보 단말기(PDA, personal digital assistant) 포터블 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 다른 전자 제품에 적용될 수 있다.
도 15는 본 발명의 개념에 따라 제조된 반도체 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 15를 참조하면, 상기 메모리 카드(1200)는 기억 장치(1210)를 포함한다. 상기 기억 장치(1210)는 본 발명의 개념에 따라 제조된 반도체 장치를 포함할 수 있다. 또한, 상기 기억 장치(1210)는 다른 형태의 반도체 메모리 장치를 더 포함할 수 있다. 상기 메모리 카드(1200)는 호스트(Host, 1230)와 상기 기억 장치(1210) 간의 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함할 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 기판 110: 층간 절연막
112: 콘택 플러그 BE: 하부 전극
120: 유전막 130: 금속 산화막
132: 제1 금속 질화막 134: 제2 금속 질화막
136: 반도체 막 TE: 상부 전극
CA: 캐패시터 P1, P2: 플라즈마 공정
138: 금속 질화막 139: 제3 금속 질화막
112: 콘택 플러그 BE: 하부 전극
120: 유전막 130: 금속 산화막
132: 제1 금속 질화막 134: 제2 금속 질화막
136: 반도체 막 TE: 상부 전극
CA: 캐패시터 P1, P2: 플라즈마 공정
138: 금속 질화막 139: 제3 금속 질화막
Claims (20)
- 기판 상에 차례로 적층된 하부 전극, 유전막, 및 상부 전극을 포함하는 캐패시터를 형성하는 것을 포함하되,
상기 상부 전극을 형성하는 것은:
상기 유전막 상에 제1 금속 질화막을 형성하는 것; 및
상기 제1 금속 질화막 상에 제2 금속 질화막을 형성하는 것을 포함하고,
상기 제1 금속 질화막은 상기 유전막과 상기 제2 금속 질화막 사이에 개재되고,
상기 제1 금속 질화막은 상기 제2 금속 질화막보다 낮은 온도에서 형성되고,
상기 제1 금속 질화막을 형성하는 것은, 질소 또는 암모니아 가스 분위기에서 제1 유기 금속 화합물을 전구체로 이용하는 화학 기상 증착 공정을 수행하는 것을 포함하고,
상기 제1 금속 질화막은 TiN을 포함하고,
상기 제1 유기 금속 화합물은 아래의 화학식1의 구조를 갖는 반도체 소자의 제조방법.
[화학식1]
- 청구항 1에 있어서,
상기 제1 금속 질화막 및 상기 제2 금속 질화막은 동일한 금속 원소를 포함하는 반도체 소자의 제조방법. - 삭제
- 삭제
- 청구항 1에 있어서,
상기 상부 전극을 형성하는 것은,
상기 유전막과 상기 제1 금속 질화막 사이에 전도성을 갖는 금속 산화막을 형성하는 것을 더 포함하는 반도체 소자의 제조방법. - 청구항 5에 있어서,
상기 금속 산화막을 형성하는 것은, 오존 가스 분위기에서 제2 유기 금속 화합물을 전구체로 이용하는 화학 기상 증착 공정을 수행하는 것을 포함하는 반도체 소자의 제조방법. - 청구항 6에 있어서,
상기 금속 산화막은 TiO2를 포함하고,
상기 제2 유기 금속 화합물은 아래의 화학식1의 구조를 갖는 반도체 소자의 제조방법.
[화학식1]
- 청구항 5에 있어서,
상기 금속 산화막, 상기 제1 금속 질화막, 및 상기 제2 금속 질화막은 동일한 금속 원소를 포함하는 반도체 소자의 제조방법. - 기판 상에 차례로 적층된 하부 전극, 유전막, 및 상부 전극을 포함하는 캐패시터를 형성하는 것을 포함하되,
상기 상부 전극을 형성하는 것은:
상기 유전막 상에 제1 금속 질화막을 형성하는 것; 및
상기 제1 금속 질화막 상에 제2 금속 질화막을 형성하는 것을 포함하고,
상기 제1 금속 질화막은 상기 유전막과 상기 제2 금속 질화막 사이에 개재되고,
상기 제1 금속 질화막은 상기 제2 금속 질화막보다 낮은 온도에서 형성되고,
상기 제1 금속 질화막을 형성하는 것은:
상기 유전막 상에 금속 산화막을 형성하는 것; 및
플라즈마 공정을 이용하여 상기 금속 산화막의 적어도 일부를 질화시키는 것을 포함하되,
상기 금속 산화막을 형성하는 것은, 오존 가스 분위기에서 유기 금속 화합물을 전구체로 이용하는 화학 기상 증착 공정을 수행하는 것을 포함하고,
상기 금속 산화막은 TiO2를 포함하고,
상기 유기 금속 화합물은 아래의 화학식1의 구조를 갖는 반도체 소자의 제조방법.
[화학식1]
- 청구항 9에 있어서,
상기 금속 산화막, 상기 제1 금속 질화막, 및 상기 제2 금속 질화막은 동일한 금속 원소를 포함하는 반도체 소자의 제조방법. - 삭제
- 삭제
- 청구항 1에 있어서,
상기 상부 전극을 형성하는 것은, 상기 제2 금속 질화막 상에 반도체 막을 형성하는 것을 더 포함하되,
상기 제1 금속 질화막 및 상기 제2 금속 질화막은 상기 유전막과 상기 반도체 막 사이에 개재되는 반도체 소자의 제조방법. - 기판 상에 차례로 적층된 하부 전극, 유전막, 및 상부 전극을 포함하는 캐패시터를 형성하는 것을 포함하되,
상기 상부 전극을 형성하는 것은:
상기 유전막 상에 전도성을 갖는 금속 산화막을 형성하는 것;
상기 금속 산화막 상에 금속 질화막을 형성하는 것; 및
플라즈마 공정을 이용하여 상기 금속 질화막의 적어도 일부를 비정질화시키는 것을 포함하되,
상기 금속 산화막을 형성하는 것은, 오존 가스 분위기에서 유기 금속 화합물을 전구체로 이용하는 화학 기상 증착 공정을 수행하는 것을 포함하고,
상기 금속 산화막은 TiO2를 포함하고,
상기 유기 금속 화합물은 아래의 화학식1의 구조를 갖는 반도체 소자의 제조방법.
[화학식1]
- 청구항 14에 있어서,
상기 상부 전극을 형성하는 것은, 상기 금속 질화막 상에 반도체 막을 형성하는 것을 더 포함하되,
상기 금속 질화막은 상기 유전막과 상기 반도체 막 사이에 개재되는 반도체 소자의 제조방법. - 청구항 15에 있어서,
상기 상부 전극을 형성하는 것은, 상기 금속 질화막과 상기 반도체 막 사이에 추가적인 금속 질화막을 형성하는 것을 더 포함하는 반도체 소자의 제조방법. - 삭제
- 청구항 14에 있어서,
상기 금속 산화막은 상기 금속 질화막과 동일한 금속 원소를 포함하는 반도체 소자의 제조방법. - 삭제
- 청구항 14에 있어서,
상기 기판과 상기 캐패시터 사이에 층간 절연막을 형성하는 것; 및
상기 층간 절연막 내에 상기 층간 절연막을 관통하여 상기 기판에 연결되는 콘택 플러그를 형성하는 것을 더 포함하되,
상기 하부 전극은 상기 콘택 플러그를 통하여 상기 기판에 전기적으로 연결되는 반도체 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150001126A KR102253595B1 (ko) | 2015-01-06 | 2015-01-06 | 캐패시터를 포함하는 반도체 소자 및 그 제조방법 |
| US14/967,956 US9923047B2 (en) | 2015-01-06 | 2015-12-14 | Method for manufacturing a capacitor for semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020150001126A KR102253595B1 (ko) | 2015-01-06 | 2015-01-06 | 캐패시터를 포함하는 반도체 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20160084895A KR20160084895A (ko) | 2016-07-15 |
| KR102253595B1 true KR102253595B1 (ko) | 2021-05-20 |
Family
ID=56286923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020150001126A KR102253595B1 (ko) | 2015-01-06 | 2015-01-06 | 캐패시터를 포함하는 반도체 소자 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9923047B2 (ko) |
| KR (1) | KR102253595B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11289487B2 (en) | 2018-02-23 | 2022-03-29 | Micron Technology, Inc. | Doped titanium nitride materials for DRAM capacitors, and related semiconductor devices, systems, and methods |
| KR102606772B1 (ko) | 2018-09-28 | 2023-11-28 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| US11315829B2 (en) | 2019-08-26 | 2022-04-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Amorphous layers for reducing copper diffusion and method forming same |
| KR20210085161A (ko) | 2019-12-30 | 2021-07-08 | 삼성전자주식회사 | 커패시터 구조물, 이의 제조 방법, 상기 커패시터 구조물을 포함하는 반도체 장치 및 이의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100541689B1 (ko) * | 2004-06-29 | 2006-01-11 | 주식회사 하이닉스반도체 | 캐패시터의 스토리지 노드 전극 형성방법 |
| US20120115300A1 (en) * | 2010-11-08 | 2012-05-10 | Elpida Memory, Inc. | Method for manufacturing semiconductor memory device |
| JP2014229680A (ja) * | 2013-05-21 | 2014-12-08 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置及びその製造方法 |
Family Cites Families (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970000228B1 (ko) | 1993-08-30 | 1997-01-06 | 현대전자산업 주식회사 | 디램 캐패시터의 제조방법 |
| TW369694B (en) | 1997-04-22 | 1999-09-11 | United Microelectronics Corp | DRAM capacitor structure and its process |
| TW411615B (en) * | 1997-12-04 | 2000-11-11 | Fujitsu Ltd | Semiconductor device and method of manufacturing the same |
| JP3183243B2 (ja) | 1998-02-25 | 2001-07-09 | 日本電気株式会社 | 薄膜キャパシタ及びその製造方法 |
| TW429607B (en) | 1999-04-13 | 2001-04-11 | United Microelectronics Corp | Structure of dynamic random access memory capacitor and its fabricating method |
| US6162680A (en) | 1999-05-24 | 2000-12-19 | Worldwide Semiconductor Manufacturing Corp. | Method for forming a DRAM capacitor |
| KR100338110B1 (ko) * | 1999-11-09 | 2002-05-24 | 박종섭 | 반도체 소자의 캐패시터 제조방법 |
| KR100321178B1 (ko) * | 1999-12-30 | 2002-03-18 | 박종섭 | ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| KR100367404B1 (ko) * | 1999-12-31 | 2003-01-10 | 주식회사 하이닉스반도체 | 다층 ＴａＯＮ박막을 갖는 커패시터 제조방법 |
| KR100587048B1 (ko) * | 2000-06-01 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
| KR100587049B1 (ko) * | 2000-06-01 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 캐패시터 제조방법 |
| KR100353540B1 (ko) * | 2000-12-11 | 2002-09-27 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
| US7082026B2 (en) * | 2001-10-09 | 2006-07-25 | Schmidt Dominik J | On chip capacitor |
| KR100455375B1 (ko) * | 2001-09-17 | 2004-11-12 | 삼성전자주식회사 | 열처리량을 조절하는 반도체 메모리 소자의 커패시터 제조 방법 |
| US6940117B2 (en) * | 2002-12-03 | 2005-09-06 | International Business Machines Corporation | Prevention of Ta2O5 mim cap shorting in the beol anneal cycles |
| JP2004247559A (ja) * | 2003-02-14 | 2004-09-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| JP3842745B2 (ja) * | 2003-02-28 | 2006-11-08 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP4357397B2 (ja) | 2004-09-30 | 2009-11-04 | 株式会社日立ハイテクノロジーズ | プラズマ処理による試料処理方法 |
| KR100634241B1 (ko) | 2005-05-30 | 2006-10-13 | 삼성전자주식회사 | 반도체 커패시터 및 그 제조 방법 |
| KR100687904B1 (ko) | 2005-06-30 | 2007-02-27 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 및 그 제조방법 |
| KR20070009285A (ko) | 2005-07-15 | 2007-01-18 | 삼성전자주식회사 | 반도체 소자의 커패시터 및 그 제조 방법 |
| TWI274379B (en) * | 2005-12-26 | 2007-02-21 | Ind Tech Res Inst | MIM capacitor structure and method of manufacturing the same |
| US7851324B2 (en) * | 2006-10-26 | 2010-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming metal-insulator-metal structure |
| US20080182427A1 (en) * | 2007-01-26 | 2008-07-31 | Lars Oberbeck | Deposition method for transition-metal oxide based dielectric |
| KR100883139B1 (ko) | 2007-06-28 | 2009-02-10 | 주식회사 하이닉스반도체 | 루테늄계 전극을 구비한 캐패시터 및 그 제조 방법 |
| KR100940264B1 (ko) * | 2007-10-05 | 2010-02-04 | 주식회사 하이닉스반도체 | 반도체 소자의 듀얼 게이트 제조방법 |
| US8557702B2 (en) * | 2009-02-02 | 2013-10-15 | Asm America, Inc. | Plasma-enhanced atomic layers deposition of conductive material over dielectric layers |
| KR20110075474A (ko) | 2009-12-28 | 2011-07-06 | 주식회사 아토 | 반도체 커패시터 및 그 제조방법 |
| JP2011146507A (ja) * | 2010-01-14 | 2011-07-28 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
| JP2012080094A (ja) * | 2010-09-10 | 2012-04-19 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
| US8415227B2 (en) | 2011-08-29 | 2013-04-09 | Intermolecular, Inc. | High performance dielectric stack for DRAM capacitor |
| US8722504B2 (en) * | 2011-09-21 | 2014-05-13 | Intermolecular, Inc. | Interfacial layer for DRAM capacitor |
| US8741712B2 (en) * | 2012-09-18 | 2014-06-03 | Intermolecular, Inc. | Leakage reduction in DRAM MIM capacitors |
-
2015
- 2015-01-06 KR KR1020150001126A patent/KR102253595B1/ko active IP Right Grant
- 2015-12-14 US US14/967,956 patent/US9923047B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100541689B1 (ko) * | 2004-06-29 | 2006-01-11 | 주식회사 하이닉스반도체 | 캐패시터의 스토리지 노드 전극 형성방법 |
| US20120115300A1 (en) * | 2010-11-08 | 2012-05-10 | Elpida Memory, Inc. | Method for manufacturing semiconductor memory device |
| JP2014229680A (ja) * | 2013-05-21 | 2014-12-08 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20160084895A (ko) | 2016-07-15 |
| US9923047B2 (en) | 2018-03-20 |
| US20160197136A1 (en) | 2016-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110970404B (zh) | 半导体器件以及用于制造其的方法 | |
| TWI600057B (zh) | 鐵電電容器、鐵電場效電晶體及使用在形成包含導電材料與鐵電材料之一電子組件之方法 | |
| US9553141B2 (en) | Semiconductor device having supporter | |
| US8741712B2 (en) | Leakage reduction in DRAM MIM capacitors | |
| US9455259B2 (en) | Semiconductor devices including diffusion barriers with high electronegativity metals | |
| US8541282B2 (en) | Blocking layers for leakage current reduction in DRAM devices | |
| US9466660B2 (en) | Semiconductor structures including molybdenum nitride, molybdenum oxynitride or molybdenum-based alloy material, and method of making such structures | |
| US20150087130A1 (en) | DRAM MIM Capacitor Using Non-Noble Electrodes | |
| US20140327062A1 (en) | Electronic devices including oxide dielectric and interface layers | |
| US8541868B2 (en) | Top electrode templating for DRAM capacitor | |
| US20150228710A1 (en) | Methods to Improve Electrical Performance of ZrO2 Based High-K Dielectric Materials for DRAM Applications | |
| CN115811934A (zh) | 电容器和包括该电容器的电子装置 | |
| US8710564B2 (en) | Semiconductor device including insulating layer of cubic system or tetragonal system | |
| US9871044B2 (en) | Enhanced charge storage materials, related semiconductor memory cells and semiconductor devices, and related systems and methods | |
| US20170117282A1 (en) | DRAM Capacitors and Methods for Forming the Same | |
| KR102253595B1 (ko) | 캐패시터를 포함하는 반도체 소자 및 그 제조방법 | |
| JP2022085899A (ja) | 半導体素子及びそれを含む半導体装置 | |
| JP2005064522A (ja) | 半導体装置のキャパシタおよびそれを備えるメモリ装置 | |
| KR20170030708A (ko) | 커패시터 및 이를 포함하는 반도체 소자 | |
| US20080224263A1 (en) | Semiconductor device and method of manufacturing the same | |
| US10090377B2 (en) | Semiconductor device including capacitor | |
| CN112542460A (zh) | 具有减少的边缘缺陷的铁电存储器件及其制造方法 | |
| KR20150038808A (ko) | 반도체 장치 및 그 제조 방법 | |
| US8853049B2 (en) | Single-sided non-noble metal electrode hybrid MIM stack for DRAM devices | |
| KR101529674B1 (ko) | 등축정계 또는 정방정계의 절연층을 가지는 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |