[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI744156B - 半導體散熱封裝構造及其製造方法 - Google Patents

半導體散熱封裝構造及其製造方法 Download PDF

Info

Publication number
TWI744156B
TWI744156B TW109147118A TW109147118A TWI744156B TW I744156 B TWI744156 B TW I744156B TW 109147118 A TW109147118 A TW 109147118A TW 109147118 A TW109147118 A TW 109147118A TW I744156 B TWI744156 B TW I744156B
Authority
TW
Taiwan
Prior art keywords
heat dissipation
adhesive layer
substrate
chip
layer
Prior art date
Application number
TW109147118A
Other languages
English (en)
Other versions
TW202230642A (zh
Inventor
李東昇
龐規浩
魏兆璟
郭晉村
李佩螢
Original Assignee
頎邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 頎邦科技股份有限公司 filed Critical 頎邦科技股份有限公司
Priority to TW109147118A priority Critical patent/TWI744156B/zh
Priority to CN202120299508.1U priority patent/CN215008198U/zh
Priority to CN202110144595.8A priority patent/CN114520201B/zh
Priority to JP2021026656A priority patent/JP7152544B2/ja
Priority to KR1020210023228A priority patent/KR102485002B1/ko
Application granted granted Critical
Publication of TWI744156B publication Critical patent/TWI744156B/zh
Publication of TW202230642A publication Critical patent/TW202230642A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一種半導體散熱封裝構造及其製造方法，其係將一散熱片設置於一基板，該散熱片以一散熱層接觸設置於該基板的一晶片，以對該晶片進行散熱，且該散熱片並以一貼附部貼附設置在該基板上且環繞該晶片的一黏著層，使該貼附部與該基板之間形成一容膠空間，該容膠空間並環繞該黏著層，該容膠空間用以容納被擠壓變形的該黏著層，以避免該黏著層溢流出或凸出於該散熱片。

Description

半導體散熱封裝構造及其製造方法
本發明關於一種半導體散熱封裝構造及其製造方法，尤其是一種可避免溢膠而污染封裝構造的半導體散熱封裝構造及其製造方法。
由於電子產品的效能提升，因此會造成晶片運算時產生高熱，當晶片溫度過熱時，將造成晶片損壞，使得電子產品無法使用。
請參閱台灣申請第109209860號專利揭露一種「薄膜覆晶封裝結構」，其揭露以一第一散熱件13的一黏著層貼附於晶片12及薄膜基板11上，以對該晶片12進行散熱，請參閱第1C圖，該黏著層的邊緣與基材、導熱層、金屬層的邊緣平齊，因此，當該薄膜覆晶封裝結構被擠壓時，該黏著層將會因外力施壓，而溢流或變形而凸出該基材、該導熱層、該金屬層的該邊緣，進而污染該薄膜覆晶封裝結構。
此外，當捲收複數個薄膜覆晶封裝結構時，溢流或變形而凸出該基材、該導熱層、該金屬層的該邊緣的該黏著層，會造成薄膜覆晶封裝結構互相黏著，其影響了該薄膜覆晶封裝結構的品質及良率。
本發明的主要目的是避免設置於一基板與一散熱片之間的一黏著層溢流或凸出該散熱片，而污染一半導體散熱封裝構造，且可避免捲收複數個半導體散熱封裝構造時，溢流或凸出該散熱片的各該黏著層，造成各該半導體散熱封裝構造互相黏著。
本發明之一種半導體散熱封裝構造包含一基板、一晶片、一黏著層及一散熱片，該基板具有一電路層，該晶片與該基板的該電路層電性連接，且該晶片顯露出一顯露表面，該黏著層設置於該基板，且該黏著層環繞該晶片，該散熱片包含一載體及一散熱層，該散熱層設置於該載體，該散熱片以該散熱層接觸該晶片的該顯露表面，且該散熱片以一貼附部貼附於該黏著層，並使該貼附部與該基板之間形成一容膠空間，該容膠空間並環繞該黏著層。
本發明之一種半導體散熱封裝構造的製造方法包含提供結合有一晶片的一基板，該晶片與該基板的一電路層電性連接，且該晶片顯露出一顯露表面；將一黏著層設置於該基板，該黏著層環繞該晶片；將包含有一載體及一散熱層的一散熱片設置於該基板，並使該散熱層接觸該晶片的該顯露表面，該散熱片並以一貼附部貼附於該黏著層，以在該貼附部與該基板之間形成一容膠空間，且該容膠空間並環繞該黏著層。
本發明藉由位於該貼附部與該基板之間且環繞該黏著層的該容膠空間，使得該黏著層受壓時，能容納被壓力擠出的該黏著層，以避免該黏著層溢流出或凸出於該散熱片，並可避免捲收複數個半導體散熱封裝構造時，造成該些半導體散熱封裝構造互相黏著，而影響該些半導體散熱封裝構造的品質及良率。
本發明的一種半導體散熱封裝構造100的製造方法，請參閱第1至6圖，首先，請參閱第1及2圖，提供結合有一晶片120的一基板110，該晶片120與該基板110的一電路層111電性連接，在本實施例中，該電路層111設置於該基板110的一表面，一保護層112覆蓋該電路層111，且該保護層112並顯露出該電路層111的複數個內接腳111a，該晶片120以複數個凸塊121結合於該電路層111的該些內接腳111a，且該晶片120顯露出一顯露表面122，較佳地，以一填充膠113填充於該基板110與該晶片120之間，該填充膠113並包覆該些凸塊121。
接著，請參閱第3及4圖，將一黏著層130設置於該基板110，並使該黏著層130環繞該晶片120，在本實施例中，該黏著層130除了設置於該基板110外，該黏著層130也可同時設置於該填充膠113上。
將該黏著層130設置於該基板110的方法可選自於塗佈，但不以此為限，例如可預先形成一環狀黏著層130，再將該環狀黏著層130貼附於該基板110上，並使該環狀黏著層130環繞該晶片120。
之後，請參閱第5及6圖，將一散熱片140設置於該基板110，以形成該半導體散熱封裝構造100，該散熱片140包含有一載體141及一散熱層142，該散 熱層142設置於該載體141，該散熱片140以該散熱層142的一接觸面142a接觸該晶片120的該顯露表面122，較佳地，該接觸面142a的一接觸面積不小於該顯露表面122的一表面積，以使該散熱層142能全面性地覆蓋該晶片120的該顯露表面122，以增加散熱/導熱面積及散熱效能。
請參閱第5及6圖，該散熱片140以一貼附部140a貼附環繞該晶片120的該黏著層130，該貼附部140a並環繞該晶片120，以在該貼附部140a與該基板110之間形成一容膠空間S，該容膠空間S並環繞該黏著層130，在本實施例中，該散熱片140以位於該貼附部140a的該散熱層142貼附於該黏著層130，或者，請參閱第7圖，在不同的實施例中，該散熱片140以位於該貼附部140a的該載體141貼附於該黏著層130。
請參閱第5及6圖，在本實施例中，該貼附部140a的一邊緣140b垂直投影至該基板110，並於該基板110形成該容膠空間S的一極限邊緣S1，較佳地，該容膠空間S的該極限邊緣S1與該黏著層130的一外側邊緣131之間具有一間距，該間距不小於20微米。
請參閱第5圖，本發明藉由位於該貼附部140a與該基板110之間且環繞該黏著層130的該容膠空間S容納受壓變形或溢流的該黏著層130，以避免該黏著層130溢流出或凸出該散熱片140，而污染該半導體散熱封裝構造100，且可避免捲收複數個半導體散熱封裝構造100時，造成該些半導體散熱封裝構造100互相黏著，而影響該些半導體散熱封裝構造100的品質及良率。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100:半導體散熱封裝構造 110:基板 111:電路層 111a:內接腳 112:保護層 113:填充膠 120:晶片 121:凸塊 122:顯露表面 130:黏著層 131:外側邊緣 140:散熱片 140a:貼附部 140b:邊緣 141:載體 142:散熱層 142a:接觸面 S:容膠空間 S1:極限邊緣
第1、3及5圖：本發明製造半導體散熱封裝構造的剖視圖。
第2、4及6圖：本發明製造半導體散熱封裝構造的上視圖。
第7圖：本發明另一實施例之半導體散熱封裝構造的剖視圖。
100:半導體散熱封裝構造
110:基板
111:電路層
111a:內接腳
112:保護層
113:填充膠
120:晶片
121:凸塊
122:顯露表面
130:黏著層
131:外側邊緣
140:散熱片
140a:貼附部
140b:邊緣
141:載體
142:散熱層
142a:接觸面
S:容膠空間
S1:極限邊緣

Claims (8)

  1. 一種半導體散熱封裝構造，包含：一基板，具有一電路層；一晶片，與該基板的該電路層電性連接，且該晶片顯露出一顯露表面；一黏著層，設置於該基板，且該黏著層環繞該晶片；以及一散熱片，包含一載體及一散熱層，該散熱層設置於該載體，該散熱片以該散熱層接觸該晶片的該顯露表面，且該散熱片以一貼附部貼附於該黏著層，並使該貼附部與該基板之間形成一容膠空間，該容膠空間並環繞該黏著層，該貼附部環繞該晶片，且該貼附部的一邊緣垂直投影至該基板，並於該基板形成該容膠空間的一極限邊緣，該極限邊緣與該黏著層的一外側邊緣之間具有一間距，該間距不小於20微米。
  2. 如請求項1之半導體散熱封裝構造，其中該散熱層以一接觸面接觸該顯露表面，該接觸面的一接觸面積不小於該顯露表面的一表面積。
  3. 如請求項1之半導體散熱封裝構造，其中該散熱片以位於該貼附部的該散熱層貼附於該黏著層。
  4. 如請求項1之半導體散熱封裝構造，其中該散熱片以位於該貼附部的該載體貼附於該黏著層。
  5. 一種半導體散熱封裝構造的製造方法，包含：提供結合有一晶片的一基板，該晶片與該基板的一電路層電性連接，且該晶片顯露出一顯露表面；將一黏著層設置於該基板，該黏著層環繞該晶片；以及將包含有一載體及一散熱層的一散熱片設置於該基板，該散熱層設置於該 載體，並使該散熱層接觸該晶片的該顯露表面，該散熱片並以一貼附部貼附於該黏著層，以在該貼附部與該基板之間形成一容膠空間，且該容膠空間並環繞該黏著層，該貼附部環繞該晶片，且該貼附部的一邊緣垂直投影至該基板，並於該基板形成該容膠空間的一極限邊緣，該容膠空間的該極限邊緣與該黏著層的一外側邊緣之間具有一間距，該間距不小於20微米。
  6. 如請求項5之半導體散熱封裝構造的製造方法，其中該散熱層以一接觸面接觸該顯露表面，該接觸面的一接觸面積不小於該顯露表面的一表面積。
  7. 如請求項5之半導體散熱封裝構造的製造方法，其中該散熱片以位於該貼附部的該散熱層貼附於該黏著層。
  8. 如請求項5之半導體散熱封裝構造的製造方法，其中該散熱片以位於該貼附部的該載體貼附於該黏著層。
TW109147118A 2020-11-19 2020-12-31 半導體散熱封裝構造及其製造方法 TWI744156B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW109147118A TWI744156B (zh) 2020-12-31 2020-12-31 半導體散熱封裝構造及其製造方法
CN202120299508.1U CN215008198U (zh) 2020-11-19 2021-02-02 半导体散热封装构造
CN202110144595.8A CN114520201B (zh) 2020-11-19 2021-02-02 半导体散热封装构造及其制造方法
JP2021026656A JP7152544B2 (ja) 2020-12-31 2021-02-22 半導体放熱パッケージ構造
KR1020210023228A KR102485002B1 (ko) 2020-12-31 2021-02-22 반도체 방열 패키지 구조 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109147118A TWI744156B (zh) 2020-12-31 2020-12-31 半導體散熱封裝構造及其製造方法

Publications (2)

Publication Number Publication Date
TWI744156B true TWI744156B (zh) 2021-10-21
TW202230642A TW202230642A (zh) 2022-08-01

Family

ID=80782844

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109147118A TWI744156B (zh) 2020-11-19 2020-12-31 半導體散熱封裝構造及其製造方法

Country Status (3)

Country Link
JP (1) JP7152544B2 (zh)
KR (1) KR102485002B1 (zh)
TW (1) TWI744156B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120193803A1 (en) * 2011-01-28 2012-08-02 Renesas Electronics Corporation Semiconductor device, method for producing semiconductor device, and display
TW201642410A (zh) * 2015-05-22 2016-12-01 南茂科技股份有限公司 薄膜覆晶封裝體及其散熱方法
TWM611792U (zh) * 2020-12-31 2021-05-11 頎邦科技股份有限公司 半導體散熱封裝構造

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6075289A (en) * 1996-10-24 2000-06-13 Tessera, Inc. Thermally enhanced packaged semiconductor assemblies
JP3119649B2 (ja) * 1999-03-30 2000-12-25 大衆電腦股▲ふん▼有限公司 両面に放熱構造を具えた半導体装置及びその製造方法
US8575746B2 (en) 2006-07-20 2013-11-05 Samsung Electronics Co., Ltd. Chip on flexible printed circuit type semiconductor package
CN101577263A (zh) 2008-05-06 2009-11-11 南茂科技股份有限公司 芯片封装结构及芯片封装卷带
JP2010251357A (ja) 2009-04-10 2010-11-04 Panasonic Corp 半導体モジュール装置
KR101214292B1 (ko) * 2009-06-16 2012-12-20 김성진 방열 반도체소자 패키지, 그 제조방법 및 방열 반도체소자 패키지를 포함하는 디스플레이장치
US10770368B2 (en) 2015-12-02 2020-09-08 Novatek Microelectronics Corp. Chip on film package and heat-dissipation structure for a chip package
TWM602725U (zh) * 2020-07-31 2020-10-11 大陸商河南烯力新材料科技有限公司 薄膜覆晶封裝結構與顯示裝置
TWI751797B (zh) 2020-11-19 2022-01-01 頎邦科技股份有限公司 電路板及其散熱貼片

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120193803A1 (en) * 2011-01-28 2012-08-02 Renesas Electronics Corporation Semiconductor device, method for producing semiconductor device, and display
TW201642410A (zh) * 2015-05-22 2016-12-01 南茂科技股份有限公司 薄膜覆晶封裝體及其散熱方法
TWM611792U (zh) * 2020-12-31 2021-05-11 頎邦科技股份有限公司 半導體散熱封裝構造

Also Published As

Publication number Publication date
KR102485002B1 (ko) 2023-01-04
JP7152544B2 (ja) 2022-10-12
TW202230642A (zh) 2022-08-01
KR20220097094A (ko) 2022-07-07
JP2022105251A (ja) 2022-07-13

Similar Documents

Publication Publication Date Title
TWI415228B (zh) 半導體封裝結構、覆晶封裝、及半導體覆晶封裝的形成方法
JP5096782B2 (ja) 半導体装置
JP5387685B2 (ja) 半導体装置の製造方法
US8455998B2 (en) Method and package for circuit chip packaging
US9633978B2 (en) Semiconductor device and method of manufacturing the same
US20240312864A1 (en) Package structure and manufacturing method thereof
CN214254395U (zh) 挠性半导体封装构造
JP2006100752A (ja) 回路装置およびその製造方法
US7446407B2 (en) Chip package structure
TWM611792U (zh) 半導體散熱封裝構造
JP4335263B2 (ja) 半導体装置および半導体装置の製造方法
CN115312406A (zh) 芯片封装结构及制备方法
TWI744156B (zh) 半導體散熱封裝構造及其製造方法
CN215008198U (zh) 半导体散热封装构造
JP2009302556A (ja) 半導体装置
TW201347140A (zh) 多晶片覆晶封裝模組及相關的製造方法
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
CN114520201B (zh) 半导体散热封装构造及其制造方法
KR100714186B1 (ko) 열방출형 테이프 캐리어 패키지 및 그의 제조 방법
TWM610924U (zh) 撓性半導體封裝構造
TWI738596B (zh) 撓性半導體封裝構造
KR101011304B1 (ko) Ｃｏｆ 패키지 및 그의 제조 방법
US11545444B2 (en) Mitigating cooldown peeling stress during chip package assembly
US20220367313A1 (en) Methods of manufacturing semiconductor packaging device and heat dissipation structure
TWI750998B (zh) Ic載板的擋牆結構的結合方法及發光二極體光學結構