[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI611413B - 移位暫存器電路 - Google Patents

移位暫存器電路 Download PDF

Info

Publication number
TWI611413B
TWI611413B TW105144298A TW105144298A TWI611413B TW I611413 B TWI611413 B TW I611413B TW 105144298 A TW105144298 A TW 105144298A TW 105144298 A TW105144298 A TW 105144298A TW I611413 B TWI611413 B TW I611413B
Authority
TW
Taiwan
Prior art keywords
terminal
transistor
signal
control
driving
Prior art date
Application number
TW105144298A
Other languages
English (en)
Other versions
TW201824288A (zh
Inventor
林志隆
王銘勳
陳柏勳
柯健專
蔡孟杰
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW105144298A priority Critical patent/TWI611413B/zh
Priority to CN201710092058.7A priority patent/CN106782281B/zh
Application granted granted Critical
Publication of TWI611413B publication Critical patent/TWI611413B/zh
Publication of TW201824288A publication Critical patent/TW201824288A/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一種移位暫存器電路，其包括第一訊號控制電路、升壓電路、驅動電路、第一下拉電路、第二訊號控制電路以及穩壓電路。第一訊號控制電路接收第一控制訊號以及第二控制訊號並輸出驅動控制訊號。升壓電路接收第一控制訊號、第三控制訊號以及第四控制訊號並輸出驅動控制訊號。驅動電路接收驅動控制訊號並輸出驅動訊號。第一下拉電路接收第一時脈訊號以及驅動訊號。第二訊號控制電路接收驅動控制訊號以及第二時脈訊號並輸出穩壓控制訊號。穩壓電路接收穩壓控制訊號、驅動控制訊號以及驅動訊號。

Description

移位暫存器電路
本發明是有關於一種移位暫存器電路，尤指一種增加驅動能力的移位暫存器電路。
習知的顯示裝置包括閘極驅動電路，閘極驅動電路包括多個移位暫存器電路，移位暫存器電路是用以正確地輸出多個驅動訊號來驅動顯示裝置中的多列畫素。然，由於顯示裝置相關技術的蓬勃發展以及消費者對顯示裝置顯示能力的要求，顯示裝置已具有高解析度的顯示能力，例如4K解析度（4K resolution）的顯示裝置規格。但為了達到高解析度的效果，顯示裝置每列畫素的驅動時間將相對減少，容易導致畫素寫入錯誤顯示資料，進而影響顯示畫面品質。
為了解決上述之缺憾，本發明提出一種移位暫存器電路實施例，所述移位暫存器電路包括第一訊號控制電路、升壓電路、驅動電路、第一下拉電路、第二訊號控制電路以及穩壓電路。第一訊號控制電路用以接收第一控制訊號以及第二控制訊號並輸出驅動控制訊號。升壓電路與第一訊號控制電路電性耦接，用以接收第一控制訊號、第三控制訊號以及第四控制訊號並輸出驅動控制訊號。驅動電路與第一訊號控制電路以及升壓電路電性耦接，驅動電路用以接收驅動控制訊號並輸出驅動訊號。第一下拉電路與驅動電路電性耦接，用以接收第一時脈訊號以及驅動訊號。第二訊號控制電路用以接收驅動控制訊號以及第二時脈訊號並輸出穩壓控制訊號。穩壓電路與第二訊號控制電路電性耦接，穩壓電路是用以接收穩壓控制訊號、驅動控制訊號以及驅動訊號。
本發明之移位暫存器電路具有所述升壓電路，可在驅動電路輸出驅動訊號後，使驅動電路仍保持較佳的驅動能力，因此可快速且準確的將驅動訊號維持於相對低的電壓準位，使驅動訊號對應的畫素不會因驅動訊號的不穩定而錯誤開啟，有效保持優良的顯示畫面品質，因此使用者在觀賞顯示畫面時具有較佳的觀賞效果。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例並配合所附圖式做詳細說明如下。
請先參考圖1，圖1為顯示裝置10實施例示意圖，所述顯示裝置10例如為液晶顯示器等電子裝置。顯示裝置10包括資料驅動器11、閘極驅動器12以及多個畫素單元13，資料驅動器11與多個畫素單元13電性耦接，資料驅動器11是用以接收多個準備顯示的顯示資料DS，並據以輸出至對應的顯示資料線D 1、D 2…D M，顯示資料線D 1、D 2…D M傳送資料訊號DS至對應的多個畫素單元13，M為不為零的正整數。閘極驅動器12與多個畫素單元13電性耦接，閘極驅動器12包括多個移位暫存器電路，閘極驅動器12是用以產生多個驅動訊號，如圖1所示的驅動訊號G N-2、G N-1、G N、G N+1…G N+P，N與P為不為零的正整數，閘極驅動器12並將驅動訊號傳送至對應的閘極線，使與閘極線電性耦接的畫素單元13根據驅動訊號決定是否接收並顯示上述之其中之一顯示資料線D 1、D 2…D M。
請參考圖2，圖2為本發明之移位暫存器電路20實施例示意圖，本發明之移位暫存器電路20可適於上述之顯示裝置10，但不以此為限，以下並以輸出第N級驅動訊號G N的第N級移位暫存器電路20為例進行說明。圖2之移位暫存器電路20包括第一訊號控制電路21、驅動電路22、升壓電路23、第一下拉電路24、第二訊號控制電路25以及穩壓電路26。
第一訊號控制電路21用以接收控制訊號S1以及控制訊號S2，並用以輸出驅動控制訊號Q N。第一訊號控制電路21包括電晶體T1以及電晶體T2，電晶體T1具有第一端、控制端以及第二端，電晶體T1的第一端以及控制端用接收控制訊號S1，電晶體T1的第二端用以輸出驅動控制訊號Q N。電晶體T2具有第一端、控制端以及第二端，電晶體T2的第一端用以接收驅動控制訊號Q N，電晶體T2的控制端用以接收控制訊號S2，電晶體T2的第三端接收低電壓準位VSS，低電壓準位VSS例如為邏輯低電位。
驅動電路22與第一訊號控制電路21以及升壓電路23電性耦接，驅動電路22是用以接收驅動控制訊號Q N以及時脈訊號CK2，並輸出當級驅動訊號G N。驅動電路22包括電晶體T3，電晶體T3具有第一端、第二端以及控制端，電晶體T3的第一端用以接收所述時脈訊號CK2，電晶體T3的控制端用以接收驅動控制訊號Q N，電晶體T3的第二端用以輸出所述驅動訊號G N，此外，電晶體T3更包括耦接於第一端以及控制端之間的寄生電容C P2和耦接於第二端以及控制端之間的寄生電容C P1。
升壓電路23與第一訊號控制電路21以及驅動電路22電性耦接，升壓電路23用以接收控制訊號S1、控制訊號S3以及控制訊號S4。升壓電路23包括電晶體T4、電晶體T5、電容C1以及電容C2。電晶體T4具有第一端、控制端以及第二端，電晶體T4的第一端接收控制訊號S4，電晶體T4的控制端接收驅動控制訊號Q N，電晶體T4的第二端與電容C1電性耦接。電晶體T5具有第一端、控制端以及第二端，電晶體T5的第一端接收控制訊號S3，電晶體T5的控制端接收控制訊號S1，電晶體T5的第二端與電容C1以及電容C2電性耦接。電容C1具有第一端以及第二端，電容C1的第一端與電晶體T5的第二端電性耦接，電容C1的第二端與電晶體T4的第二端電性耦接。電容C2具有第一端以及第二端，電容C2的第一端與第一訊號控制電路21以及驅動電路22電性耦接，用以輸出驅動控制訊號Q N，電容C2的第二端與電晶體T5的第二端電性耦接，其中，在本實施例中，電容C2的電容值大於電容C1。
第一下拉電路24與驅動電路22電性耦接，第一下拉電路24是用以接收時脈訊號CK1並根據時脈訊號CK1決定是否將驅動訊號G N禁能。第一下拉電路24包括電晶體T6，電晶體T6具有第一端、控制端以及第二端，電晶體T6的第一端與電晶體T3的第二端電性耦接，電晶體T6的控制端接收時脈訊號CK1，電晶體T6的第二端用以接收上述之低電壓準位VSS。
第二訊號控制電路25是用以接收驅動控制訊號Q N以及時脈訊號CK2，並據以輸出穩壓控制訊號P N。第二訊號控制電路25包括電容C3以及電晶體T9，電容C3具有第一端以及第二端，電容C3的第一端用以接收時脈訊號CK2，電容C3的第二端用以輸出上述之穩壓控制訊號P N。電晶體T9具有第一端、控制端以及第二端，電晶體T9的第一端用以接收穩壓控制訊號P N，電晶體T9的控制端接收驅動控制訊號Q N，電晶體T9的第二端用以接收低電壓準位VSS。
穩壓電路26與第二訊號控制電路25電性耦接，穩壓電路26是用以接收穩壓控制訊號P N、驅動控制訊號Q N以及驅動訊號G N。穩壓電路26包括電晶體T7以及電晶體T8，電晶體T7包括第一端、控制端以及第二端，電晶體T7的第一端與電晶體T3的第二端電性耦接，電晶體T7的控制端接收穩壓控制訊號P N，電晶體T7的第二端接收低電壓準位VSS。電晶體T8包括第一端、控制端以及第二端，電晶體T8的第一端接收驅動控制訊號Q N，電晶體T8的控制端接收穩壓控制訊號P N，電晶體T8的第二端接收低電壓準位VSS。
請參考圖3，圖3為本發明之訊號實施例示意圖，圖3包括時脈訊號CK1、時脈訊號CK2、驅動訊號G N-2、驅動訊號G N-1、驅動訊號G N、驅動訊號G N+1以及驅動訊號G N+2以及驅動控制訊號Q N，圖3更包括圖2中的節點A以及節點B的電位變化。時脈訊號CK1的準位轉換時間早於時脈訊號CK2，時脈訊號CK1的致能起始時間早於時脈訊號CK2，時脈訊號CK1與時脈訊號CK2的致能期間彼此不重疊。驅動訊號彼此為循序驅動，也就是驅動訊號依照其順序由禁能的準位轉換為致能的準位，以本實施例為例，其順序依 序為驅動訊號G N-2、驅動訊號G N-1、驅動訊號G N、驅動訊號G N+1以及驅動訊號G N+2。驅動訊號G N-2的準位轉換時間早於驅動訊號G N-1的準位轉換時間，驅動訊號G N-1的準位轉換時間早於驅動訊號G N的準位轉換時間，驅動訊號G N的準位轉換時間早於驅動訊號G N+1的準位轉換時間，驅動訊號G N+1的準位轉換時間早於驅動訊號G N+2。驅動訊號G N-1的致能期間與驅動訊號G N-2的致能期間部分重疊，驅動訊號G N的致能期間與驅動訊號G N-1的致能期間部分重疊，驅動訊號G N+1的致能期間與驅動訊號G N的致能期間部分重疊，驅動訊號G N+2的致能期間與驅動訊號G N+1的致能期間部分重疊。以下將配合圖2以及圖3，且控制訊號S1可以為驅動訊號G N-2、控制訊號S2可以為驅動訊號G N+2、控制訊號S3可以為第N-1級驅動訊號G N-1以及控制訊號S4可以為第N+1級驅動訊號G N+1的實施例來說明本發明之移位暫存器電路20實施例的運作方法。
在時段t 1，時脈訊號CK1以及驅動訊號G N-2為致能電壓準位，時脈訊號CK2、驅動訊號G N-1、驅動訊號G N+1以及驅動訊號G N+2為禁能電壓準位，因此電晶體T1開啟，電晶體T2為關閉，驅動控制訊號Q N因為電晶體T1開啟而由禁能電壓準位轉換為電壓準位V 1。電晶體T3因為驅動控制訊號Q N為電壓準位V 1而開啟，但同時時脈訊號CK2為禁能電壓準位，驅動訊號G因為時脈訊號CK2而為禁能電壓準位。電晶體T4因為驅動控制訊號Q N為第一電壓準位V 1而開啟，且同時驅動訊號G N+1為禁能電壓準位，因此節點B因而維持在電壓準位V B1。電晶體T5因為驅動訊號G N-2而開啟，且同時驅動訊號G N-1為禁能電壓準位，因此節點A因而維持在電壓準位V A1，電晶體T6因為時脈訊號CK1而開啟，將驅動訊號G維持於禁能電壓準位。電晶體T9因為驅動控制訊號Q N而開啟，因此將穩壓控制訊號P N維持於禁能電壓準位，電晶體T8以及電晶體T7相應為關閉。
在時段t 2時，時脈訊號CK1、驅動訊號G N-1以及驅動訊號G N-2為致能電壓準位，時脈訊號CK2、驅動訊號G N+1以及驅動訊號G N+2為禁能電壓準位，電晶體T1以及電晶體T2為關閉，電晶體T3因為驅動控制訊號Q N而開啟，驅動訊號G因為時脈訊號CK2而為禁能電壓準位。電晶體T4仍因為驅動訊號G N+1為禁能電壓準位而將節點B維持在電壓準位V B1。電晶體T5因為驅動訊號G N-2而保持開啟，同時驅動訊號G N-1為致能電壓準位，節點A的電壓準位因此轉換為電壓準為V A2，並藉由電容C2耦合至驅動控制訊號Q N，因此驅動控制訊號Q N的電位由電壓準位V 1被轉換為電壓準位V 2。電晶體T6因為時脈訊號CK1而開啟，將驅動訊號G維持於禁能電壓準位。電晶體T9因為驅動控制訊號Q N而維持開啟，電晶體T8以及電晶體T7維持為關閉。
在時段t 3時，驅動訊號G N-1為致能電壓準位，時脈訊號CK1、時脈訊號CK2、驅動訊號G N-2、驅動訊號G N+1以及驅動訊號G N+2為禁能電壓準位。電晶體T1以及電晶體T2維持關閉，電晶體T3維持開啟，電晶體T4維持開啟，電晶體T5因為驅動訊號G N-2而關閉，電晶體T6因為時脈訊號CK1關閉，電晶體T9維持開啟，穩壓控制訊號P N維持於禁能電壓準位，因此電晶體T7以及電晶體T8維持關閉。
在時段t 4時，時脈訊號CK2以及驅動訊號G N-1為致能電壓準位，時脈訊號CK1、驅動訊號G N-2、驅動訊號G N+1以及驅動訊號G N+2為禁能電壓準位。因此電晶體T1以及電晶體T2維持關閉，電晶體T3維持開啟，且因為時脈訊號CK2為致能電壓準位，因此驅動訊號G N因為時脈訊號CK2而轉為致能電壓準位。電晶體T4因為驅動控制訊號Q N維持開啟，節點B維持在電壓準位V B1，電晶體T5維持關閉。電晶體T6因為時脈訊號CK1維持關閉，電晶體T9維持開啟，穩壓控制訊號P N維持於禁能電壓準位，因此電晶體T7以及電晶體T8維持關閉。在此時段中，由於時脈訊號CK2轉為致能電壓準位，此致能電壓準位會藉由電晶體T3的寄生電容C P1以及C P2耦合至電晶體T3的控制端，因此驅動控制訊號Q N在此時段會由電壓準位V 2轉換為電壓準位V 3。
在時段t 5時，時脈訊號CK2、驅動訊號G N以及驅動訊號G N+1為致能電壓準位，時脈訊號CK1、驅動訊號G N-1、驅動訊號G N-2、以及驅動訊號G N+2為禁能電壓準位。因此電晶體T1以及電晶體T2維持關閉，電晶體T3維持開啟，驅動訊號G N維持為致能電壓準位。電晶體T4因為驅動控制訊號Q N而維持開啟，電晶體T5維持關閉，同時驅動訊號G N+1由禁能電壓準位轉換為致能電壓準位，因此節點B的電位由電壓準位V B1轉換為電壓準位V B2，且電壓準位V B1與電壓準位V B2的電位差會藉由電容C1耦合至節點A，因此節點A的電位會由電壓準位V A2轉換為電壓準位V A3，而電壓準位V A2與電壓準位V A3之間的電位差會再藉由電容C2耦合至驅動控制訊號Q N，因此同時驅動控制訊號Q N的電位會由電壓準位V 3轉換為電壓準位V 4。電晶體T9因為驅動控制訊號Q N維持開啟，穩壓控制訊號P N維持於禁能電壓準位，因此電晶體T7以及電晶體T8維持關閉。
在時段t 6時，驅動訊號G N+1為致能電壓準位，時脈訊號CK1、時脈訊號CK2、驅動訊號G N-1、驅動訊號G N-2以及驅動訊號G N+2為禁能電壓準位。因此電晶體T1以及電晶體T2維持關閉，電晶體T3維持開啟，但此時時脈訊號CK2由致能電壓準位轉換為禁能電壓準位，因此驅動訊號G N由致能電壓準位轉換為禁能電壓準位，同時驅動控制訊號Q N由電壓準位V 4轉換為電壓準位V 5。而由於驅動控制訊號Q N在時段t 5時被驅動訊號G N+1耦合至較高的電壓準位V 4，因此在時段t 6時，雖然驅動控制訊號Q N由電壓準位V 4轉換為電壓準位V 5，但電晶體T3依舊可保有相對較佳的驅動能力，因此可快速的將驅動訊號G N由致能電壓準位轉換為禁能電壓準位。電晶體T4因為驅動控制訊號Q N保持開啟，節電B保持為電壓準位V B2，電晶體T5保持關閉。電晶體T6保持關閉，電晶體T9因為驅動控制訊號Q N維持開啟，穩壓控制訊號P N維持於禁能電壓準位，因此電晶體T7以及電晶體T8維持關閉。
在時段t 7，時脈訊號CK1、驅動訊號G N+1以及驅動訊號G N+2為致能電壓準位，時脈訊號CK2、驅動訊號G N-1以及驅動訊號G N-2為禁能電壓準位。電晶體T1保持關閉，電晶體T2因為驅動訊號G N+2而開啟，驅動控制訊號Q N因此由電壓準位V5轉換為禁能電壓準位。電晶體T3、電晶體T4以及電晶體T5為關閉，電晶體T6因為時脈訊號CK1而開啟，將驅動訊號G N維持於禁能電壓準位。電晶體T9因為驅動控制訊號Q N而關閉，此時由於時脈訊號CK2為禁能電壓準位，因此電晶體T7以及電晶體T8維持關閉。
在時段t 8時，時脈訊號CK1以及驅動訊號G N+2為致能電壓準位，時脈訊號CK2、驅動訊號G N-1、驅動訊號G N-2以及驅動訊號G N+1為禁能電壓準位。電晶體T1保持關閉，電晶體T2因為驅動訊號G N+2而維持開啟。電晶體T3、電晶體T4以及電晶體T5為關閉，節點B因為驅動訊號G N+1而放電，電晶體T6因為時脈訊號CK1而維持開啟。電晶體T9因為驅動控制訊號Q N而關閉，時脈訊號CK2為禁能電壓準位，因此電晶體T7以及電晶體T8維持關閉。
在時段t 9時，時脈訊號CK1、時脈訊號CK2、驅動訊號G N-2、驅動訊號G N-1、驅動訊號G N+1以及驅動訊號G N+2為禁能電壓準位。電晶體T1、電晶體T2、電晶體T3、電晶體T4以及電晶體T5為關閉，電晶體T6因為時脈訊號CK1為禁能電壓準位而關閉，電晶體T9因為驅動控制訊號Q N而關閉，時脈訊號CK2為禁能電壓準位，因此電晶體T7以及電晶體T8維持關閉。
在時段t 10時，時脈訊號CK2為致能電壓準位，時脈訊號CK1、驅動訊號G N-2、驅動訊號G N-1、驅動訊號G N+1以及驅動訊號G N+2為禁能電壓準位。電晶體T1、電晶體T2、電晶體T3、電晶體T4、電晶體T5以及電晶體T6為關閉，電晶體T9因為驅動控制訊號Q N而關閉，而此時時脈訊號CK2為致能電壓準位，穩壓控制訊號P N由禁能電壓準位轉換為致能電壓準位，因此電晶體T7以及電晶體T8開啟，電晶體T7將驅動訊號G N維持於禁能電壓準位，電晶體T8將驅動控制訊號Q N維持於禁能電壓準位，移位暫存器電路20結束其於單幀的操作。
綜以上所述，本發明所提出的移位暫存器電路20實施例可以在上述的時段t 5使驅動控制訊號Q N被升壓電路23耦合至較高的電壓準位V 4，因此在時段t 6時，雖然驅動控制訊號Q N轉換為電壓準位V 5，但電晶體T3依舊可保有相對較佳的驅動能力，因此可快速的將驅動訊號G N由致能電壓準位轉換為禁能電壓準位，有效避免畫素單元13在錯誤的時間被驅動訊號開啟，進而保持顯示裝置10的顯示影像品質，提昇觀賞者的使用體驗。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何熟習此技術者，在不脫離本發明之精神和範圍內，當可做些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧顯示裝置
11‧‧‧資料驅動器
12‧‧‧閘極驅動器
13‧‧‧畫素單元
20‧‧‧移位暫存器電路
21‧‧‧第一訊號控制電路
22‧‧‧驅動電路
23‧‧‧升壓電路
24‧‧‧第一下拉電路
25‧‧‧第二訊號控制電路
26‧‧‧穩壓電路
S1、S2、S3、S4‧‧‧控制訊號
T1、T2、T3、T4、T5、T6、T7、T8、T9‧‧‧電晶體
C1、C2、C3‧‧‧電容
CP1、CP2‧‧‧寄生電容
CK1、CK2‧‧‧時脈訊號
VSS‧‧‧低電壓準位
QN‧‧‧驅動控制訊號
PN‧‧‧穩壓控制訊號
DS‧‧‧顯示資料
D1、D2、DM‧‧‧顯示資料線
GN-2、GN-1、GN、GN+1、GN+2、GN+P‧‧‧驅動訊號
A、B‧‧‧節點
圖1為顯示裝置實施例示意圖。 圖2為本發明之移位暫存電路實施例示意圖。 圖3為本發明之訊號實施例示意圖。
20‧‧‧移位暫存器電路
21‧‧‧第一訊號控制電路
22‧‧‧驅動電路
23‧‧‧升壓電路
24‧‧‧第一下拉電路
25‧‧‧第二訊號控制電路
26‧‧‧穩壓電路
S1、S2、S3、S4‧‧‧控制訊號
T1、T2、T3、T4、T5、T6、T7、T8、T9‧‧‧電晶體
C1、C2、C3‧‧‧電容
CP1、CP2‧‧‧寄生電容
CK1、CK2‧‧‧時脈訊號
VSS‧‧‧低電壓準位
QN‧‧‧驅動控制訊號
PN‧‧‧穩壓控制訊號
GN-2、GN-1、GN、GN+1、GN+2‧‧‧驅動訊號
A、B‧‧‧節點

Claims (9)

  1. 一種移位暫存器電路，其包括： 一第一訊號控制電路，用以接收一第一控制訊號以及一第二控制訊號並輸出一驅動控制訊號； 一升壓電路，與該第一訊號控制電路電性耦接，該升壓電路用以接收該第一控制訊號、一第三控制訊號以及一第四控制訊號並輸出該驅動控制訊號； 一驅動電路，與該第一訊號控制電路以及該升壓電路電性耦接，該驅動電路用以接收該驅動控制訊號並輸出一驅動訊號； 一第一下拉電路，與該驅動電路電性耦接，用以接收一第一時脈訊號以及該驅動訊號； 一第二訊號控制電路，用以接收該驅動控制訊號以及一第二時脈訊號並輸出一穩壓控制訊號；以及 一穩壓電路，與該第二訊號控制電路電性耦接，該穩壓電路是用以接收該穩壓控制訊號、該驅動控制訊號以及該驅動訊號。
  2. 如請求項第1項所述之移位暫存器電路，其中，該第一訊號控制電路包括： 一第一電晶體，其具有一第一端、一控制端以及一第二端，該第一電晶體的該第一端以及該控制端用接收該第一控制訊號，該第一電晶體的該第二端輸出該驅動控制訊號；以及 一第二電晶體，該第二電晶體具有一第一端、一控制端以及一第二端，該第二電晶體的該第一端與該第一電晶體的該第二端電性耦接，該第二電晶體的該控制端用以接收該第二控制訊號，該第二電晶體的該第二端用以接收一低電壓準位。
  3. 如請求項第1項所述之移位暫存器電路，其中，該升壓電路包括： 一第一電容，其具有一第一端以及一第二端，該第一電容的該第一端與該第一訊號控制電路以及該驅動電路電性耦接； 一第一電晶體，其具有一第一端、一控制端以及一第二端，該第一電晶體的該第一端接收該第三控制訊號，該第一電晶體的該控制端接收該第一控制訊號，該第一電晶體的該第二端與該第一電容的該第二端電性耦接； 一第二電容，其具有一第一端以及一第二端，該第二電容的該第一端與該第一電晶體的該第二端電性耦接；以及 一第二電晶體，其具有一第一端、一控制端以及一第二端，該第二電晶體的該第一端用以接收該第四控制訊訊號，該第二電晶體的該控制端用以接收該驅動控制訊號，該第二電晶體的該第二端與該第二電容的該第二端電性耦接。
  4. 如請求項第3項所述之移位暫存器電路，其中，該第一電容的電容值大於該第二電容的電容值。
  5. 如請求項第1項所述之移位暫存器電路，其中，該驅動電路包括一第一電晶體，其具有一第一端、一控制端以及一第二端，該第一電晶體的該第一端用以接收該第二時脈訊號，該第一電晶體的該控制端用以接收該驅動控制訊號，該第一電晶體的該第二端用以輸出該驅動訊號。
  6. 如請求項第1項所述之移位暫存器電路，其中，該第一下拉電路包括一第一電晶體，其具有一第一端、一控制端以及一第二端，該第一電晶體的該第一端與該驅動電路電性耦接，該第一電晶體的該控制端用以接收該第一時脈訊號，該第一電晶體的該第二端用以接收一低電壓準位。
  7. 如請求項第1項所述之移位暫存器電路，其中，該第二訊號控制電路包括： 一第一電容，其具有一第一端以及一第二端，該第一電容的該第一端用以接收該第二時脈訊號，該第一電容的該第二端用以輸出該穩壓控制訊號；以及 一第一電晶體，其具有一第一端、一控制端以及一第二端，該第一電晶體的該第一端與該第一電容的該第二端電性耦接，該第一電晶體的該控制端用以接收該驅動控制訊號，該第一電晶體的該第二端用以接收一低電壓準位。
  8. 如請求項第1項所述之移位暫存器電路，其中，該穩壓電路包括： 一第一電晶體，其具有一第一端、一控制端以及一第二端，該第一電晶體的該第一端與該第一訊號控制電路、該驅動電路以及該升壓電路電性耦接，該第一電晶體的該控制端用以接收該穩壓控制訊號，該第一電晶體的該第二端用以接收一低電壓準位；以及 一第二電晶體，其具有一第一端、一控制端以及一第二端，該第二電晶體的該第一端與該驅動電路電性耦接，該第二電晶體的該控制端用以接收該穩壓控制訊號，該第二電晶體的該第二端用以接收該低電壓準位。
  9. 如請求項第1項所述之移位暫存器電路，其中，該第一控制訊號的準位改變時間早於該第三控制訊號的準位改變時間，該第三控制訊號的準位改變時間早於該驅動訊號的準位改變時間，該驅動訊號的準位改變時間早於該第四控制訊號的準位改變時間，該第四控制訊號的準位改變時間早於該第二控制訊號的準位改變時間。
TW105144298A 2016-12-30 2016-12-30 移位暫存器電路 TWI611413B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW105144298A TWI611413B (zh) 2016-12-30 2016-12-30 移位暫存器電路
CN201710092058.7A CN106782281B (zh) 2016-12-30 2017-02-21 移位寄存器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW105144298A TWI611413B (zh) 2016-12-30 2016-12-30 移位暫存器電路

Publications (2)

Publication Number Publication Date
TWI611413B true TWI611413B (zh) 2018-01-11
TW201824288A TW201824288A (zh) 2018-07-01

Family

ID=58958377

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105144298A TWI611413B (zh) 2016-12-30 2016-12-30 移位暫存器電路

Country Status (2)

Country Link
CN (1) CN106782281B (zh)
TW (1) TWI611413B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389541A (zh) * 2018-01-19 2018-08-10 友达光电股份有限公司 栅极驱动装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221283B (zh) * 2017-07-25 2020-10-30 北京大学深圳研究生院 栅极驱动电路
CN107731180B (zh) * 2017-09-12 2020-09-29 昆山龙腾光电股份有限公司 栅极驱动电路
TWI668682B (zh) * 2018-05-28 2019-08-11 友達光電股份有限公司 閘極驅動器電路
CN109637483A (zh) * 2019-01-22 2019-04-16 深圳市华星光电半导体显示技术有限公司 Goa电路以及液晶显示装置
CN110322828B (zh) * 2019-08-23 2023-03-10 信利（惠州）智能显示有限公司 像素驱动电路及其驱动方法、以及显示装置
CN112967691B (zh) * 2021-02-04 2022-10-18 业成科技（成都）有限公司 闸极驱动电路、闸极驱动装置与拼接式显示器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522319B1 (en) * 1998-02-09 2003-02-18 Seiko Epson Corporation Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device
US20100177082A1 (en) * 2009-01-13 2010-07-15 Soong-Yong Joo Gate driving circuit and display apparatus having the same
WO2013098899A1 (ja) * 2011-12-28 2013-07-04 パナソニック株式会社 シフトレジスタ
US8537963B2 (en) * 2010-12-27 2013-09-17 Au Optronics Corp. Shift register with voltage boosting circuit
US20160372068A1 (en) * 2013-06-28 2016-12-22 Sharp Kabushiki Kaisha Unit shift register circuit, shift register circuit, method for controlling unit shift register circuit, and display device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2423876B (en) * 2004-03-31 2008-05-21 Lg Philips Lcd Co Ltd Shift register and driving method thereof
JP2006127630A (ja) * 2004-10-28 2006-05-18 Alps Electric Co Ltd シフトレジスタ及び液晶ドライバ
TWI514365B (zh) * 2014-04-10 2015-12-21 Au Optronics Corp 閘極驅動電路及移位暫存器
CN104318908A (zh) * 2014-10-22 2015-01-28 友达光电股份有限公司 一种可增强电路驱动能力的栅极驱动电路
CN104269151A (zh) * 2014-10-22 2015-01-07 友达光电股份有限公司 一种可实现信号双向传输的栅极驱动电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522319B1 (en) * 1998-02-09 2003-02-18 Seiko Epson Corporation Electro-optical device and method for driving the same, liquid crystal device and method for driving the same, circuit for driving electro-optical device, and electronic device
US20100177082A1 (en) * 2009-01-13 2010-07-15 Soong-Yong Joo Gate driving circuit and display apparatus having the same
US8537963B2 (en) * 2010-12-27 2013-09-17 Au Optronics Corp. Shift register with voltage boosting circuit
WO2013098899A1 (ja) * 2011-12-28 2013-07-04 パナソニック株式会社 シフトレジスタ
US20160372068A1 (en) * 2013-06-28 2016-12-22 Sharp Kabushiki Kaisha Unit shift register circuit, shift register circuit, method for controlling unit shift register circuit, and display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108389541A (zh) * 2018-01-19 2018-08-10 友达光电股份有限公司 栅极驱动装置
TWI643173B (zh) * 2018-01-19 2018-12-01 友達光電股份有限公司 閘極驅動裝置

Also Published As

Publication number Publication date
TW201824288A (zh) 2018-07-01
CN106782281B (zh) 2020-04-10
CN106782281A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
TWI611413B (zh) 移位暫存器電路
US10210791B2 (en) Shift register unit, driving method, gate driver on array and display device
US9293223B2 (en) Shift register unit, gate driving circuit and display device
CN107316599B (zh) 移位寄存单元、其驱动方法及显示面板
TWI480882B (zh) 移位暫存器及其驅動方法
JP7187309B2 (ja) シフトレジスタユニットおよびその駆動方法、ゲート駆動回路、並びに表示装置
WO2017148018A1 (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US10026496B2 (en) Shift register unit and method for driving the same, gate drive circuit and display device
WO2018059159A1 (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
JP2007257813A (ja) シフトレジスタ回路およびそれを備える画像表示装置
US20160253950A1 (en) Shift register unit, shift register, gate driver circuit and display apparatus
US8884681B2 (en) Gate driving devices capable of providing bi-directional scan functionality
WO2019205663A1 (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US11443681B2 (en) Gate driver and display apparatus including the same
JP7040732B2 (ja) シフトレジスタユニット、シフトレジスタユニットの駆動方法、ゲートドライバオンアレイ及び表示装置
JP2008287753A (ja) シフトレジスタ回路およびそれを備える画像表示装置
CN107622746B (zh) 移位寄存单元、其驱动方法、显示面板及显示装置
US11315496B2 (en) Shift register unit and driving method thereof, gate drive circuit and display device
US20190130856A1 (en) Shift register units, gate driving circuits, display apparatuses and driving methods
WO2018201791A1 (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
US20170236482A1 (en) Gate signal line drive circuit and display device
CN109545164B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
TWI614757B (zh) 移位暫存器
TWI541814B (zh) 移位暫存裝置
US20180122315A1 (en) Shift register and method for driving the same, gate driving circuit, and display apparatus

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees