[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI505360B - 用於氟碳化物膜之金屬碳化物阻障層的形成方法 - Google Patents

用於氟碳化物膜之金屬碳化物阻障層的形成方法 Download PDF

Info

Publication number
TWI505360B
TWI505360B TW101134518A TW101134518A TWI505360B TW I505360 B TWI505360 B TW I505360B TW 101134518 A TW101134518 A TW 101134518A TW 101134518 A TW101134518 A TW 101134518A TW I505360 B TWI505360 B TW I505360B
Authority
TW
Taiwan
Prior art keywords
metal
containing layer
layer
forming
semiconductor device
Prior art date
Application number
TW101134518A
Other languages
English (en)
Other versions
TW201330100A (zh
Inventor
Yoshiyuki Kikuchi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201330100A publication Critical patent/TW201330100A/zh
Application granted granted Critical
Publication of TWI505360B publication Critical patent/TWI505360B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/20—Metallic material, boron or silicon on organic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

用於氟碳化物膜之金屬碳化物阻障層的形成方法
本發明大致上有關於半導體裝置及半導體裝置之製造方法。尤其，其有關用於半導體裝置中之銅金屬化的氟碳化物膜之金屬碳化物阻障層的形成方法。
積體電路含有各種半導體裝置及複數導電性金屬線路，該等導電性金屬線路對半導體裝置提供電力，並容許該等半導體裝置分享及交換資訊。在積體電路內，金屬層係利用使金屬層彼此絕緣的金屬間或層間介電層而堆疊於彼此之頂部。
一般來說，每一金屬層必須對至少一額外金屬層形成電性接觸。此電性接觸係藉由以下方式來達成：在分隔金屬層之層間介電質中蝕刻蝕刻一孔(亦即一貫孔(via))、並以金屬填充所造成之貫孔以產生互連。金屬層典型地佔據層間介電質中之蝕刻路徑。一「貫孔」一般指任何例如形成於介電層內之孔洞、線或其他類似特徵的特徵，其提供電性連接通過介電層而至介電層下方之導電層。類似地，連接二或更多貫孔之金屬層一般稱為渠溝(trenches)。
將銅(Cu)金屬導入用以製造積體電路之多層金屬化方案減少了配線電阻，且可將低介電係數或低介電常數(低k)材料用作層間介電質(ILDs)以減少寄生電容。Cu係已知為易於擴散至例如矽之一般積體電路材料及介電材料中，其中Cu為中間能隙(mid-bandgap)雜質。因此，使擴散阻障層形成於積體電路中之介電材料及其他材料上以圍繞Cu，並預防Cu擴散至積體電路材料中。包含氟及碳或由氟及碳組成之氟碳化物(CF)膜在用作低k之ILDs及其他用途方面係希望性之材料。然而，一般在欲將氟碳化物膜併入半導體裝置時所遭遇的問題為氟碳化物膜與裝置中之其他材料薄膜之間的薄弱黏性，其可能導致其他材料薄膜字氟碳化物薄膜起泡及/或剝離。
本發明之實施例敘述一種可用於半導體裝置中之銅金屬化的氟碳化物膜之金屬碳化物阻障層的形成方法。依據一些實施例，金屬碳化物阻障層可含有鉭(Ta)、鈦(Ti)、鎢(W)、鈷(Co)、或錳(Mn)、或其組合。
依據一實施例，該方法包含在基板上提供氟碳化物膜及在第一溫度下於氟碳化物膜上沉積含金屬層，其中該沉積於含金屬層與氟碳化物膜之間的介面形成金屬氟化物層。該方法更包含在大於第一溫度之第二溫度下熱處理金屬層，其中該熱處理藉由通過含金屬層之擴散而自金屬氟化物層移除氟、並在含金屬層與氟碳化物膜之間的介面形成金屬碳化物阻障層，且其中含金屬層在第二溫度下之熱處理後繼續存在且無起泡或剝離。
依據另一實施例，該方法更包含在含金屬層之熱處理後移除含金屬層。依據又另一實施例，該方法包含在移除含金屬層後，於第三溫度下在該氟碳化物膜上沉積額外含金屬層，其中額外含金屬層在額外含金屬層與氟碳化物膜之間的介面形成額外金屬氟化物層。該方法更包含在大於第三溫度之第四溫度下熱處理額外含金屬層，其中熱處理額外含金屬層藉由通過額外含金屬層之擴散而自額外金屬氟化物層移除氟、並在額外含金屬層與氟碳化物膜之間的介面形成額外金屬碳化物阻障層。在又另一實施例中，該方法更包含在第四溫度下之額外含金屬層之熱處理後移除額外含金屬層。
可用於半導體裝置中之Cu金屬化的用於氟碳化物膜之金屬碳化物阻障層的形成方法係於各種實施例中加以說明。金屬碳化物阻障層係有效於預防Cu自Cu金屬線擴散至氟碳化物膜中，且有效於預防氟擴散至Cu金屬線中。
在半導體製造中有對於整合低k氟碳化物膜與用於Cu 金屬化之阻障材料的新方法之普遍需求，以使這些薄膜得以在先進半導體裝置中使用。在嘗試整合氟碳化物膜及例如Ta金屬之含金屬阻障材料時，通常遭遇到的問題涉及在氟碳化物膜與含金屬阻障材料之間的介面形成金屬氟化物反應產物的氟化反應。再者，在熱處理時，金屬氟化物反應產物可能擴散至氟碳化物膜中，且導致氟碳化物膜與阻障材料之間的減少之黏著性。此減少之黏著性可能最終導致阻障材料自氟碳化物膜的薄膜起泡及/或剝離。
熟悉相關技術領域者將察知，各種實施例可在不具有一或更多具體細節的情況下、或具有其他置換及/或額外方法、材料或構件的情況下加以實施。在其他實例中，已為熟知之結構、材料、或操作並未顯示或詳細說明，以避免混淆本發明之各種實施例的實施態樣。同樣地，為了說明之目的，故敘述具體數字、材料、及配置以提供對於本發明之透徹瞭解。再者，應瞭解圖中所示之各種實施例為說明性之圖式，且未必依比例繪製。
在通篇說明書中提及之「一實施例」或「一種實施例」意指相關於包含在本發明之至少一實施例中之實施例而加以說明的特定之特徵、結構、材料、或特性，但並不代表其存在於每一實施例中。因此，在此說明書通篇中出現之用語「一實施例」或「一種實施例」並不必然指向本發明之同一實施例。
圖1為依據本發明之實施例的用以在氟碳化物膜上形成金屬碳化物阻障層的流程圖100，且圖2A-2H示意性地顯示依據本發明之實施例的鉭碳化物阻障層在氟碳化物膜上之形成。在步驟102中，氟碳化物膜204係沉積於基板200上。基板200可例如為半導體基板(例如矽基板、矽鍺基板、鍺基板、玻璃基板、LCD基板)、或化合物半導體基板(例如GaAs)。該基板可具有任何尺寸，例如200mm晶圓、300mm晶圓、450mm晶圓、或甚至更大的晶圓或基板。在圖2A所示之實例中，基板200包含蝕刻停止膜202(例如SiN、SiO2 、SiON、SiCO、SiCN、或非晶碳)形成於其上。
依據一些實施例，可藉由使用射頻(RF)電漿源而形成之 電漿或藉由使用微波電漿源而行成之電將，使氟碳化物膜204沉積於基板200上。在一實例中，微波電漿源可包含如圖5-8所示之輻射線槽孔天線(radial line slot antenna,RISA)。儘管一些實施例敘述使用電漿處理來沉積氟碳化物膜，但其他實施例不受此限。依據一些實施例，氟碳化物膜204可藉由非電漿處理而沉積於基板200上，例如藉由原子層沉積(ALD)、化學氣相沉積(CVD)、或熱絲輔助化學氣相沉積(filament-assisted CVD,FACVD)。
依據一實施例，氟碳化物膜204可自含氟及碳之處理氣體沉積至基板200上，該處理氣體係藉由微波電漿源所激發以形成電漿。含氟及碳之處理氣體可包含Ca Fb 氣體(其中a及b為大於或等於1之整數)，該Ca Fb 氣體含有例如C4 F4 、C4 F6 、C6 F6 、或C5 F8 、或其二或更多者之組合。其他Ca Fb 氣體亦納入考量且可加以使用。在一實例中，C5 F8 氣體絕佳地適於沉積氟碳化物膜，因為C5 F8 分子具有C≡C三鍵，其不在電漿處理期間因微波電漿中之低電子溫度(如小於約5eV(電子伏特)、或介於約1eV與約2eV之間)而斷裂，且因此使C≡C分子單元併入氟碳化物膜204中。
Ca Fb 氣體之氣體流速可小於500每分鐘標準立方公分(standard cubic centimeter per minute,sccm)、小於200sccm、或小於100sccm。在一些實例中，處理氣體可更含有惰性氣體(如氦(He)或氬(Ar))、氮(N2 )、或惰性氣體(如He或Ar)及N2 二者。惰性氣體及N2 氣體之氣體流速可小於500sccm、小於200sccm、或小於100sccm。電漿處理腔室中之氣體壓力可例如小於100 mTorr(milli-Torr)、小於50 mTorr、小於30mTorr、或小於20mTorr。可將基板夾持器維持在大於200℃、大於300℃、或大於400℃之溫度。在一些實例中，可將基板夾持器維持在大於310℃、大於320℃、或大於330℃之溫度。在一實例中，可將基板夾持器維持在大約330℃之溫度。微波電漿源所施加之微波電漿功率可例如介於10瓦(W)與200W之間、或20W與100W之間。可利用射頻(RF)電源對支撐基板之基板夾持器施以偏壓。施加至基板夾持器之RF偏壓功率可例如介於10W與200W之間、或20W與100W之間。
在步驟104中，具有厚度208之含金屬層206在第一溫度下沉積於氟碳化物膜204上(圖2B-2C)。第一溫度可例如介於-30℃與300℃之間、-30℃與0℃之間、0℃與30℃之間、30℃與60℃之間、60℃與100℃之間、100℃與200℃之間、或200℃與300℃之間。依據一些實施例，含金屬層206之厚度208可小於15奈米(nm,1 nm=1×10-9 m)、小於10nm、小於5nm、介於5nm與10nm之間、介於10nm與小於15nm之間、或介於5nm與小於15nm之間。
含金屬層206可例如藉由利用固態金屬目標之物理氣相沉積(PVD)、藉由原子層沉積(ALD)、藉由化學氣相沉積(CVD)、藉由電漿增強ALD(PEALD)、或藉由電漿增強CVD(PECVD)來沉積。
如圖2A-2H所示，含金屬層206可含有Ta，但本發明之其他實施例亦考量在含金屬層206中使用Ta之外的金屬，例如鈦(Ti)、鎢(W)、鈷(Co)、或錳(Mn)、或其組合。含金屬層206可含有以下者或由以下者組成：金屬氮化物、金屬氧化物、金屬氮氧化物、金屬碳化物、或元素形式之金屬(如Ta金屬)。圖2C更顯示接近或位於含金屬層206與氟碳化物膜204之間之介面207由氟化反應所形成的金屬氟化物(如TaF)層210。Ta金屬一般係用作Cu金屬化中之擴散阻障層的成份，但Ta金屬對氟碳化物膜204中之氟具有高反應性。發明人已發現，當嘗試整合氟碳化物膜204與含金屬膜206時，必須處理接近或位於介面207在氟化反應中形成的金屬氟化物層210(如TaF、或更廣泛地為TaFx ，其中x=1-5)。
在步驟106中，圖2D所繪之薄膜結構係於大於第一溫度之第二溫度下加以熱處理。第二溫度可介於200℃與大於500℃之間、200℃與300℃之間、300℃與350℃之間、350℃與400℃之間、400℃與450℃之間、450℃與500℃之間、或大於500℃。在一實例中，熱處理可在存在惰性氣體(如氦(He)、氬(Ar)、或氮(N2 ))的情況下於約1 Torr及約1大氣壓之間的壓力進行。熱處理可執行持續例如大於10分鐘、大於1小時、或大於4小時的時段。
步驟106中之熱處理被認為經由自金屬氟化物層210藉揮發性含氟物種(如TaF及/或HF)擴散通過含金屬層206而至含金屬層206之外部表面209來移除氟，俾減少接近含金屬層206與氟碳化物膜204之間之介面207的氟含量。其後，將揮發性含氟物種自含金屬層206之外部表面209移除至外部表面209上方之氣態或真空環境中。再者，如圖2D所繪，熱處理在接近或位於含金屬層206與氟碳化物膜204之間之介面207形成金屬碳化物阻障層212(如TaC)。
發明人已發現含金屬層206之厚度208強烈地影響含金屬層206是否在第二溫度下之熱處理後繼續存在、且在標準帶測試(standard tape test)期間無起泡或剝離。依據本發明之實施例，含金屬層206具有容許揮發性含氟物種擴散通過含金屬層206而至含金屬層206之外部表面209的厚度208。若含金屬層206太厚，則揮發性含氟物種無法擴散通過含金屬層206到含金屬層206之外部表面209，而是與氟碳化物膜204反應。揮發性含氟物種與氟碳化物膜204之反應可能導致氟碳化物膜204之分解，並減弱氟碳化物膜204與含金屬層206之間的黏著性。此可能導致無法接受的含金屬層206自氟碳化物膜204起泡及/或剝離。此係示意性地顯示於圖3A-3C。
在圖3A中，含金屬層206’具有太厚而無法容許揮發性含氟物種自金屬氟化物層210擴散通過含金屬層206’至含金屬層206’之外部表面209’的厚度208’，於該外部表面209’處，該揮發性含氟物種可被移除至外部表面209’上方之氣態或真空環境中。在一實例中，含金屬層206’為Ta金屬層，且厚度208’為15nm或更大。熱處理導致來自金屬氟化物層210之揮發性含氟物種與氟碳化物膜204的反應(圖3B)。該反應可包含在氟碳化物膜204中有水雜質(未顯示)的情況下的氟碳化物膜204之金屬催化分解。該反應減弱氟碳化物膜204與含金屬層206’之間的黏著性，且可能導致含金屬層206’自氟碳化物膜204之起泡及/或剝離，如圖3C所示。
參照回圖2E，依據本發明之一實施例，可將Cu金屬(未顯示)沉積於含金屬層206上，且含金屬層206與金屬碳化物阻障層212之組合可運作為用以預防Cu金屬擴散至氟碳化物膜204中的擴散阻障。
依據本發明之另一實施例，在步驟106中的熱處理之後，可藉由沉積覆蓋層(未顯示)於含金屬層206上俾以氣密方式密封圖2E所示之薄膜結構。覆蓋層可例如含有矽氮化物或矽碳化物。
現參照圖1及2F，依據本發明之一實施例，該方法在步驟108中更包含：在熱處理含金屬層206之後移除含金屬層206。在一些實例中，可藉由乾蝕刻或濕蝕刻來移除含金屬層206。其後，可將Cu金屬(未顯示)沉積於金屬碳化物阻障層212上，且金屬碳化物阻障層212可運作為用以預防Cu金屬擴散至氟碳化物膜204中的擴散阻障。
依據本發明之一實施例，含金屬層206之移除可使用濕蝕刻製程來執行。濕蝕刻製程可例如包含使含金屬層206暴露至濕蝕刻溶液。該濕蝕刻溶液可選自用於半導體製造的多種水性蝕刻溶液，包含但不限於HF(aq)、緩衝HF(aq)、HCOOH(甲酸)、NH3 +H2 O、NH3 +H2 O2 +H2 O、HCl+H2 O、HCl+H2 O2 +H2 O、或H2 SO4 +H2 O2 +H2 O、或其組合。示範性濕蝕刻時間為介於5秒與10分鐘之間，且濕蝕刻溶液成份(以體積表示)及溫度可包含HF+H2 O(1：100，23℃)、NH3 +H2 O2 +H2 O(1：1：20，60℃)、或NCl+H2 O2 +H2 O(1：1：20，60℃)。
依據本發明之另一實施例，含金屬層206之移除可使用乾蝕刻製程來執行。乾蝕刻製程可包含熱(非電漿)製程或電漿製程。乾蝕刻製程可例如包含使含金屬層206暴露至含鹵素蝕刻氣體或HCOOH氣體。含鹵素氣體可例如含有F2 、Cl2 、Br2 、HF、HCl、HBr、HI、BCl3 、或NF3 、或其二或更多者之組合。含鹵素氣體可包含具有化學式Cx Fz 或Cx Hy Fz 之氣體，其中x、y、z等於1或更大。乾蝕刻製程可更包含N2 及/或Ar或He。
雖然在圖2E及2F終將金屬碳化物阻障層212繪為不連續薄膜，但在其他實例中，金屬碳化物阻障層212可形成有效預防Cu金屬擴散至氟碳化物膜204中的連續薄膜。
如圖1中之製程箭號110所示且於圖2G中進一步繪示，含金屬沉積製程可藉由在氟碳化物膜204上沉積額外含金屬層214而重複。額外含金屬層214的沉積在接近或位於介面207處形成額外金屬氟化物層(未顯示)。其後，額外含金屬層214受到熱處理，以藉由擴散通過額外含金屬層214自額外金屬氟化物層移除氟，並在接近或位於介面207處形成額外金屬碳化物阻障層216。
額外含金屬層214可在第一溫度或不同於第一溫度之第三溫度下沉積。第三溫度可例如介於-30℃與300℃之間、-30℃與0℃之間、0℃與30℃之間、30℃與60℃之間、60℃與100℃之間、100℃與200℃之間、或200℃與300℃之間。同樣地，額外含金屬層214可在第二溫度或不同於第二溫度之第四溫度下加以熱處理。第四溫度可介於200℃與大於500℃之間、200℃與300℃之間、300℃與350℃之間、350℃與400℃之間、400℃與450℃之間、450℃與500℃之間、或大於500℃。
額外含金屬層214可含有下列者或由下列者組成：金屬氮化物、金屬氧化物、金屬氮氧化物、金屬碳化物、或金屬之元素型態(如Ta金屬)。額外含金屬層214可含有鈦(Ti)、鎢(W)、鈷(Co)、或錳(Mn)、或其組合。在一實例中，額外含金屬層214可含有與含金屬層206相同之金屬或由其組成。在其他實例中，額外含金屬層214可含有與含金屬層206不同之金屬或由其組成。依據本發明之一實施例，可將Cu金屬(未顯示)沉積於額外含金屬層214上，且額外含金屬層214、額外金屬碳化物阻障層216、及金屬碳化物阻障層212之組合可運作為用以預防Cu金屬擴散至氟碳化物膜204中的擴散阻障。
現參照圖1及2H，依據本發明之一實施例，該方法在步驟108中更包含：在熱處理額外含金屬層214之後移除額外含 金屬層214。在一些實例中，可藉由乾蝕刻或濕蝕刻來移除額外含金屬層214。
依據本發明之一實施例，可將Cu金屬(未顯示)沉積於額外金屬碳化物阻障層216上及金屬碳化物阻障層212上，且該等阻障層可運作為用以預防Cu金屬擴散至氟碳化物膜204中的擴散阻障。
圖4顯示形成於氟碳化物膜上之鉭碳化物阻障層的黏性測試結果。薄膜堆疊1係藉由利用PVD在氟碳化物膜上沉積6nm厚之Ta金屬層來製備。薄膜堆疊2及3係利用類似方法製備，且分別含有15nm厚之Ta金屬層及30nm厚之Ta金屬層。薄膜堆疊1-3係於1 atm(大氣)之N2 氣體中在350℃下熱處理12小時，且然後以目視檢查缺陷。經熱處理之薄膜堆疊1的目視檢查並未顯示任何起泡的跡象，且使用標準帶測試未觀察到任何剝離。然而，經熱處理之薄膜堆疊2的目視檢查顯示薄膜起泡，且經熱處理之薄膜堆疊3的目視檢查顯示薄膜起泡、及使用標準帶測試觀察到剝離。
薄膜堆疊4係以類似於薄膜堆疊1之方法製備，但在350℃熱處理4小時而非12小時，且更包含在經熱處理之Ta金屬層上沉積氣密性SiC覆蓋層、及在350℃執行12小時之第二熱處理。第二熱處理之後的薄膜堆疊4之目視檢查並未顯示任何起泡的跡象，且使用標準帶測試未觀察到任何剝離。此觀察指示在第二熱處理期間額外TaF並未形成於氟碳化物膜與Ta金屬層之間的介面。薄膜堆疊5係以類似於薄膜堆疊4之方法製備，但省略沉積氣密性SiC覆蓋層之前的350℃熱處理4小時。熱處理之後的薄膜堆疊5之目視檢查顯示薄膜起泡，且使用標準帶測試觀察到剝離。薄膜堆疊6係藉由在氟碳化物膜上沉積6nm厚之Ta金屬層、在Ta金屬層上沉積150nm厚之Cu膜、及在Cu膜上沉積10nm厚之Ti金屬層來製備。然後將薄膜堆疊6於1 atm之N2 氣體中在350℃下熱處理12小時。熱處理之後的薄膜堆疊6之目視檢查顯示薄膜起泡，且使用標準帶測試觀察到剝離。
圖4中之結果顯示沉積於氟碳化物膜上的薄(如6nm厚)Ta金屬層之熱處理能自氟碳化物膜與Ta金屬層之間的介面移除揮發性含氟物種。並預防Ta金屬層之起泡及剝離(薄膜堆疊1及4)。熱處理係使用常見於半導體裝置處理中的處理條件(溫度、時間、及壓力)。此容許在半導體裝置製造中遭遇到的氟碳化物膜與許多金屬及含金屬材料之整合。
然而，厚(如15nm及30nm)Ta金屬層不容許揮發性TaF物種擴散通過Ta金屬層，且此導致Ta金屬層之起泡及剝離(薄膜堆疊2及3)。該等結果更顯示若薄(如6nm)Ta金屬膜在熱處理前被密封，則熱處理在自氟碳化物膜與Ta金屬層之間的介面移除揮發性TaF物種方面並不有效，且此導致Ta金屬層自氟碳化物膜的起泡及剝離(薄膜堆疊5及6)。
圖5為依據本發明之一實施例的電漿處理系統之示意圖，該電漿處理系統包含用以沉積氟碳化物膜於基板上的輻射線槽孔天線(RLSA)電漿源。在電漿處理系統515中產生的電漿之特徵為低電子溫度及高電漿密度。電漿處理系統515可例如為來自Tokyo Electron Limited,Akasaka,Japan之TRIASTM SPA處理系統。電漿處理系統515包含電漿處理腔室550，其於電漿處理腔室550之上部具有大於基板525的開口部551。由例如石英、氮化鋁或氧化鋁製成的圓柱形介電頂板554係設置成覆蓋開口部551。
氣體管線572係位於頂板554下方的電漿處理腔室550之上部的側壁中。在一實例中，氣體管線572之數量可為16(在圖5中僅顯示其二者)。或者，可使用不同數量之氣體管線572。氣體管線572可環狀排列於電漿處理腔室550中，但這對於本發明並非必須。處理氣體可自氣體管線572平均且均勻地供應至電漿處理腔室550中之電漿區559內。含氟及碳之處理氣體可藉由氣體源520供應。含氟及碳之處理氣體可包含Ca Fb 氣體，該Ca Fb 氣體含有C4 F6 、C6 F6 、或C5 F8 、或其組合。其他Ca Fb 氣體亦納入考量且可使用。Ca Fb 氣體之氣體流速可小於500 sccm、小於200 sccm、或小於100 sccm。在一些實例中，處理氣體可更包含He、Ar、N2 、 或He及N2 二者、或Ar及N2 二者。Ar及N2 氣體之氣體流速可小於500 sccm、小於200 sccm、或小於100 sccm。電漿處理腔室中之氣體壓力可例如小於100 mTorr、小於50 mTorr、小於30 mTorr、或小於20 mTorr。儘管未顯示於圖5，但處理氣體亦可經由槽孔天線560提供至電漿區559中。
在電漿處理系統515中，微波功率係經由具有複數槽孔560A之槽孔天線560、通過頂板554而提供至電漿處理腔室550。槽孔天線560朝向待處理之基板525，且槽孔天線560可由例如銅之金屬板製成。為了供應微波功率至槽孔天線560，故將波導563設置於頂板554上，其中波導563係連接至微波電源561以在例如約2.45GHz之微波頻率下產生電磁波。波導563包含具有連接至槽孔天線560之下端的同軸波導563A、連接至圓形(同軸)波導563A之上表面側的同軸波導563B、及連接至同軸波導563B之上表面側的同軸波導轉換器563C。再者，矩形波導563D係連接至同軸波導轉換器563C之輸入端及微波電源561之輸出端。
在同軸波導563B內部，導電材料之軸部562(或內導體)係與外導體同軸地設置，使得軸部562之一端連接至槽孔天線560的上表面之中央(或接近中央)部份，且軸部562之另一端連接至同軸波導563B的上表面，藉此形成同軸結構。微波供率可例如介於約0.5 W/cm2 與約4 W/cm2 之間。或者，微波功率可介於約0.5 W/cm2 與約3 W/cm2 之間。微波輻射可包含約300 MHz至約10 GHz(例如約2.45 GHz)之微波頻率，且電漿可包含小於或等於5 eV之電子溫度，包含1、1.5、2、2.5、3、3.5、4、4.5或5 eV、或其任何組合。在其他實例中，該電子溫度可為5 eV以下、4.5 eV以下、4 eV以下、或甚至3.5 eV以下。在一些實例中，該電子溫度可介於1及1.5 eV之間、1.5及2 eV之間、2及2.5 eV之間、2.5及3 eV之間、3.0及3.5 eV之間、3.5及4.0 eV之間、或4及4.5 eV之間。電漿可具有約1×1011 /cm3 至約1×1013 /cm3 、或更高的密度。
此外，在電漿處理腔室550中，基板夾持器552係設置成相對於頂板554，用以支撐並加熱基板525(如晶圓)。基板夾持 器552包含用以加熱基板525的加熱器557，其中加熱器557可為電阻式加熱器。或者，加熱器可為燈加熱器或任何其他類型之加熱器。再者，電漿處理腔室550包含連接至電漿處理腔室550之底部及連接至真空泵555的排出管線553。可將基板夾持器552保持在大於200℃、大於300℃、或大於400℃之溫度。在一些實例中，可將基板夾持器552保持在例如大於310℃、大於320℃、或大於330℃之溫度。在一實例中，可將基板夾持器552保持在約330℃之溫度。
電漿處理系統515更包含基板偏壓系統556，其係配置成對基板夾持器552及基板525施加偏壓以產生電漿及/或控制被拉引至基板525之離子的能量。基板偏壓系統556包含基板電源，其係配置成將功率耦合至基板夾持器552。基板電源包含射頻(RF)產生器及阻抗匹配網路。基板電源係配置成藉由使基板夾持器552中之電極充能來將功率耦合至基板夾持器552。RF偏壓之典型頻率可位於由約0.1 MHz至約100 MHz之範圍內，且考為13.56 MHz。在一些實例中，RF偏壓可小於1 MHz，例如小於0.8 MHz、小於0.6 MHz、小於0.4 MHz、或甚至小於0.2 MHz。在一實例中，RF偏壓可違約0.4MHz。或者，RF功率係以複數頻率施加至該電極。基板偏壓系統556係配置成供應RF偏壓功率可介於0 W及100 W之間、100 W及200 W之間、200 W及300 W之間、300 W及400 W之間、或400 W及500 W之間。用於電漿處理之RF偏壓系統對於熟悉本技術領域者而言已為熟知。再者，基板偏壓系統556包含直流(DC)電壓產生器，其能供應介於-5 kV及+5 kV之間的DC偏壓至基板夾持器552。
基板偏壓系統556係更配置成選擇性地提供RF偏壓功率之脈衝，脈衝頻率可大於1 Hz，例如2 Hz、4 Hz、6 Hz、8 Hz、10 Hz、20 Hz、30 Hz、50 Hz、或更大。示範性RF偏壓功率可例如小於100 W、小於50 W、或小於25 W。應注意，熟悉本技術領域者將察知基本偏壓系統556之功率位準係有關於受處理之基板525的尺寸。例如，300mm之Si晶圓在處理期間需要比200mm 晶圓更大的功率消耗。
仍參照圖5，控制器599包含微處理器、記憶體、及數位I/O埠，其能產生足以連通並起動電漿處理系統515之輸入並監測來自電漿處理系統515之輸出的控制電壓。再者，控制器599係耦接至電漿處理腔室550、真空泵555、加熱器557、基板偏壓系統556、及微波電源561，並與之交換資訊。儲存於記憶體中之程式係用以依據已儲存之製程配方來控制前述的電漿處理系統515之構件。控制器599之一實例為基於UNIX之工作站。或者，控制器可實施為一般用途之電腦、數位信號處理系統等。
圖6為依據本發明之實施例的另一電漿處理系統之示意圖，該電漿處理系統包含用以沉積氟碳化物膜於基板上的輻射線槽孔天線(RLSA)電漿源。如此圖所示，電漿處理系統10包含電漿處理腔室20(真空腔室)、天線單元57(RLSA)、及基板夾持器21。電漿處理腔室20之內部大略劃分為位於電漿氣體供應單元30下方的電漿產生區域R1、及位於基板夾持器21側的電漿擴散區域R2。電漿產生區域R1中鎖產生之電漿可具有數電子伏特(eV)之電子溫度。當電漿擴散至其中執行薄膜形成製程的電漿擴散區域R2中時，接近基板夾持器21的電漿之電子溫度降至低於約2eV之數值。基板夾持器21係中央地定位於電漿處理腔室20之底部，並作為裝設基板W之裝設單元。在基板夾持器21內，設有絕緣構件21a、冷卻套21b、及用以控制基板溫度的溫度控制單元(未顯示於此圖中)。
電漿處理腔室20之頂部為開放端形式。電漿氣體供應單元30係設置為相對基板夾持器21，並經由例如O型環之密封構件(未顯示於此圖中)以電漿處理腔室20之頂部加以密封。亦可運作為介電窗的電漿氣體供應單元30係以例如氧化鋁或石英的材料所製成，且其具有視覺上之圓盤形狀的平面表面朝向基板夾持器21。複數氣體供應孔31係設置成相對基板夾持器21、電漿氣體供應單元30之平面表面上。複數氣體供應孔31經由氣體流動通道32與電漿氣體供應埠33連通。電漿氣體供應源34提供例如 Ar氣體、N2 氣體、或其他惰性氣體的電漿氣體至電漿氣體供應埠33中。然後將電漿氣體經由複數氣體供應孔31均勻地供應至電漿產生區域R1中。
電漿處理系統10更包含處理氣體供應單元40，其係實質上位於電漿處理腔室20之中心、介於電漿產生區域R1與電漿擴散區域R2之間。處理氣體供應單元40係由例如包含鎂(Mg)之鋁合金或不鏽鋼的傳導性材料所製成。類似於電漿氣體供應單元30，複數氣體供應孔41係設於處理氣體供應單元40之平面表面上。處理氣體供應單元40之平面表面係定位成相對基板夾持器21、且具有圓盤形狀。
電漿處理腔室20更包含連接至電漿處理腔室20底部的排出管線26、將排出管線連接至壓力控制器閥28及真空泵29的真空管線27。壓力控制器閥28可用以達到期望的電漿處理腔室20中之氣體壓力。
處理氣體供應單元40的平面圖係顯示於圖7中。如此圖中所示，格狀氣體流動通道42(亦稱為噴淋板)係形成於處理氣體供應單元40內。格狀氣體流動通道42與形成於垂直方向上的複數氣體供應孔41之上端連通。複數氣體供應孔41之下端為朝向基板夾持器21的開口。複數氣體供應孔41經由格狀圖形之氣體流動通道42與處理氣體供應埠43連通。
再者，複數開口44係形成於處理氣體供應單元40上，使得複數開口44在垂直方向上通過處理氣體供應單元40。複數開口44將例如氬(Ar)氣、氦(He)氣、或其他惰性氣體的電漿氣體傳至基板夾持器21側上的電漿擴散區域R2中。如圖7所示，複數開口44係形成於相鄰氣體流動通道42之間。處理氣體係例如自分離之處理氣體供應源45及46供應至處理氣體供應埠43。處理氣體供應源45及46可分別提供C5 F8 (或統稱Ca Fb )及N2 。第二Ar氣體供應源47係設置成供應額外的Ar氣體。依據一些實施例，可使任何Ar、Ca Fb 、及N2 的組合流動通過處理氣體供應單元40及/或通過電漿氣體供應埠33。再者，舉例來說，複數開口44可 佔有處理氣體供應單元40上之延伸超過基板W圓周邊緣的一區域。
處理氣體流過格狀氣體流動通道42、並經由複數氣體供應孔41均勻地供應至電漿擴散區域R2中。電漿處理系統10更包含四閥(V1-V4)及四流速控制器(MFC1-MFC4)，用以分別控制進入電漿處理腔室20的氣體之供應。
外部微波產生器55經由同軸波導54提供預定頻率(如2.45 GHz)之微波信號(或微波能量)至天線單元57。同軸波導54可包含內導體54B及外導體54A。來自微波產生器55之微波在電漿氣體供應單元30的正下方、電漿產生區域R1中產生電場，進而導致電漿處理腔室20內之處理氣體的激發。
圖8顯示天線單元57(RLSA)之局部剖面圖。如此圖中所示，天線單元57可包含平面天線主體51、輻射線槽孔板52、及介電板53以縮短微波之波長。平面天線主體51具備帶有開放端底面的圓形外型。輻射線槽孔板52係形成為封閉平面天線主體51之開放端底面。平面天線主體51及輻射線槽孔板52係由具有平坦中空圓形外型波導的傳導性材料製成。
複數槽孔56係設於輻射線槽孔板52上以產生圓形極化波。複數槽孔56係以其間具有細小間隙之實質上T型形式、同心圓圖形、或沿圓周方向之螺旋圖形排列。由於槽孔56a及56b彼此垂直，因此自輻射線槽孔板52發射出如平面波一般包含兩正交極化分量的圓形極化波。
介電板53係由位於輻射線槽孔板52與平面天線主體51之間的低損介電材料(如氧化鋁(Al2 O3 )或氮化矽(Si3 N4 ))所製成。輻射線槽孔板52係利用密封構件(未顯示)裝設於電漿處理腔室20上，使得輻射線槽孔板52與蓋板23緊密接觸。蓋板23係位於電漿氣體供應單元30的上表面上，且係由例如氧化鋁(Al2 O3 )之微波透射介電材料所形成。
外部高頻功率供應源22係經由匹配網路25電連接至基板夾持器21。外部高頻功率供應源22產生預定頻率(如13.56 MHz) 之RF偏壓功率，用以控制被拉引至基板W的離子能量。功率供應源22更配置成選擇性地提供RF偏壓功率之脈衝，該脈衝之頻率可大於1 Hz，例如2 Hz、4 Hz、6 Hz、8 Hz、10 Hz、20 Hz、30 Hz、50 Hz、或更大。功率供應源22係配置成供應可介於0W及100W之間、100W及200W之間、200W及300W之間、300W及400W之間、或400W及500W之間的RF偏壓功率。應注意熟悉本技術領域者將察知，功率供應源22之功率位準有關於受處理之基板的尺寸。例如，300mm之Si晶圓在處理期間需要比200mm晶圓更大的功率消耗。電漿處理系統10更包含DC電壓產生器35，其能供應介於約-5 kV及約+5 kV之間的DC電壓偏壓至基板夾持器21。
在形成氟碳化物膜期間，電漿氣體(如氬(Ar)氣)可利用電漿氣體供應單元30引入電漿處理腔室20中。另一方面，處理氣體可利用處理氣體供應單元40引入電漿處理腔室20中。
已說明形成用於半導體裝置中的氟碳化物膜之金屬碳化物阻障層的複數實施例。金屬碳化物阻障層具有對於氟碳化物膜的良好黏著性，且有效預防Cu自Cu金屬線擴散至氟碳化物膜中。
前述的本發明之實施例的說明已針對說明及敘述之目的而呈現。吾人不欲詳盡無遺或將本發明限制在恰好為所揭露之形式。此敘述內容及以下的沈請專利範圍包含僅用於敘述性目的且不應理解為限制性的用語。例如，於此(包含請求項中)使用的用語「上」不需要為基板「上」之薄膜係直接位於基板上且與基板直接接觸，在薄膜與基板之間可能有第二薄膜或其他結構。
熟悉相關技術領域者可察知，鑑於以上教示，許多修改及變化皆有可能。熟悉本技術領域者將發現針對圖中所示之各種構件的各種相當組合及替代物。因此，吾人欲使本發明之範圍不由此詳細說明而由隨附於此之申請專利範圍所限制。
10‧‧‧電漿處理系統
20‧‧‧電漿處理腔室
21‧‧‧基板夾持器
21a‧‧‧絕緣構件
21b‧‧‧冷卻套
22‧‧‧功率供應源
23‧‧‧蓋板
25‧‧‧匹配網路
26‧‧‧排出管線
27‧‧‧真空管線
28‧‧‧壓力控制器閥
29‧‧‧真空泵
30‧‧‧電漿氣體供應單元
31‧‧‧氣體供應孔
32‧‧‧氣體流動通道
33‧‧‧電漿氣體供應埠
34‧‧‧電漿氣體供應源
35‧‧‧DC電壓產生器
40‧‧‧處理氣體供應單元
41‧‧‧氣體供應孔
42‧‧‧氣體流動通道
43‧‧‧處理氣體供應埠
44‧‧‧開口
45‧‧‧處理氣體供應源
46‧‧‧處理氣體供應源
47‧‧‧第二Ar氣體供應源
51‧‧‧平面天線主體
52‧‧‧輻射線槽孔板
53‧‧‧介電板
54‧‧‧同軸波導
54A‧‧‧外導體
54B‧‧‧內導體
55‧‧‧微波產生器
56‧‧‧槽孔
56a‧‧‧槽孔
56b‧‧‧槽孔
57‧‧‧天線單元
100‧‧‧流程圖
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
110‧‧‧製程箭號
200‧‧‧基板
202‧‧‧蝕刻停止膜
204‧‧‧氟碳化物膜
206‧‧‧含金屬層
206’‧‧‧含金屬層
207‧‧‧介面
208‧‧‧厚度
208’‧‧‧厚度
209‧‧‧外部表面
209’‧‧‧外部表面
210‧‧‧金屬氟化物層
212‧‧‧金屬碳化物阻障層
214‧‧‧額外含金屬層
216‧‧‧額外金屬碳化物阻障層
515‧‧‧電漿處理系統
520‧‧‧氣體源
525‧‧‧基板
550‧‧‧電漿處理腔室
551‧‧‧開口部
552‧‧‧基板夾持器
553‧‧‧排出管線
554‧‧‧頂板
555‧‧‧真空泵
556‧‧‧基板偏壓系統
557‧‧‧加熱器
559‧‧‧電漿區
560‧‧‧槽孔天線
560A‧‧‧槽孔
561‧‧‧微波電源
562‧‧‧軸部
563‧‧‧波導
563A‧‧‧同軸波導
563B‧‧‧同軸波導
563C‧‧‧同軸波導轉換器
563D‧‧‧矩形波導
572‧‧‧氣體管線
599‧‧‧控制器
R1‧‧‧電漿產生區域
R2‧‧‧電漿擴散區域
W‧‧‧基板
圖1為依據本發明之實施例的用以在氟碳化物膜上形成金屬碳化物阻障層的流程圖。
圖2A-2H示意性地顯示依據本發明之實施例的氟碳化物膜上之鉭碳化物阻障層的形成。
圖3A-3C示意性地顯示具有對於氟碳化物膜之不佳黏著性的鉭碳化物阻障層之形成。
圖4顯示對於形成在氟碳化物膜上之鉭碳化物阻障層的黏著性測試結果。
圖5為依據本發明之一實施例的電漿處理系統之示意圖，該電漿處理系統包含用以沉積氟碳化物膜於基板上的輻射線槽孔天線(radial line slot antenna,RLSA)電漿源。
圖6為依據本發明之實施例的另一電漿處理系統之示意圖，該電漿處理系統包含用以沉積氟碳化物膜於基板上的RLSA電漿源。
圖7顯示圖6中之電漿處理系統的氣體供應單元之平面圖。
圖8顯示圖6中之電漿處理系統的天線部之局部剖面圖。
100‧‧‧流程圖
102‧‧‧步驟
104‧‧‧步驟
106‧‧‧步驟
108‧‧‧步驟
110‧‧‧製程箭號

Claims (20)

  1. 一種半導體裝置的形成方法，該方法包含：在一基板上沉積一氟碳化物膜；在一第一溫度下於該氟碳化物膜上沉積一含金屬層，其中該含金屬層與該氟碳化物膜反應，以於該含金屬層與該氟碳化物膜之間的介面形成一金屬氟化物層；及在大於該第一溫度之一第二溫度下熱處理該含金屬層，其中熱處理該含金屬層藉由通過該含金屬層之擴散而自該金屬氟化物層移除氟、並在該含金屬層與該氟碳化物膜之間的介面形成一金屬碳化物阻障層，且其中該含金屬層在該第二溫度下之該熱處理後繼續存在且無起泡或剝離。
  2. 如申請專利範圍第1項之半導體裝置的形成方法，其中該含金屬層含有以下者或由以下者組成：一金屬氮化物、一金屬氧化物、一金屬氮氧化物、一金屬碳化物、或金屬之元素形式。
  3. 如申請專利範圍第2項之半導體裝置的形成方法，其中該含金屬層含有鉭(Ta)、鈦(Ti)、鎢(W)、鈷(Co)、或錳(Mn)、或其組合。
  4. 如申請專利範圍第1項之半導體裝置的形成方法，其中該第一溫度係介於-30℃及300℃之間，且該第二溫度大於300℃。
  5. 如申請專利範圍第1項之半導體裝置的形成方法，其中該含金屬層係藉由物理氣相沉積法所沉積。
  6. 如申請專利範圍第1項之半導體裝置的形成方法，其中該氟碳化物膜係使用形成自一含氟及碳之處理氣體的電漿所沉積。
  7. 如申請專利範圍第6項之半導體裝置的形成方法，其中該含氟及碳之處理氣體包含C4 F4 、C4 F6 、C6 F6 、或C5 F8 、或其二或更多 者之組合。
  8. 如申請專利範圍第6項之半導體裝置的形成方法，其中該電漿係使用包含一輻射線槽孔天線(RLSA)的一微波電漿源所形成。
  9. 如申請專利範圍第1項之半導體裝置的形成方法，更包含：在該含金屬層之熱處理後移除該含金屬層。
  10. 如申請專利範圍第9項之半導體裝置的形成方法，其中移除該含金屬層包含該含金屬層之乾蝕刻或濕蝕刻。
  11. 如申請專利範圍第9項之半導體裝置的形成方法，更包含：在該移除後，在一第三溫度下於該氟碳化物膜上沉積一額外含金屬層，其中該額外含金屬層在該額外含金屬層與該氟碳化物膜之間的介面形成一額外金屬氟化物層；及在大於該第三溫度之一第四溫度下熱處理該額外含金屬層，其中熱處理該額外含金屬層藉由通過該額外含金屬層之擴散而自該額外金屬氟化物層移除氟、並在該額外含金屬層與該氟碳化物膜之間的介面形成一額外金屬碳化物阻障層。
  12. 如申請專利範圍第11項之半導體裝置的形成方法，其中該額外含金屬層含有與該含金屬層相同之金屬，且含有以下者或由以下者組成：一金屬氮化物、一金屬氧化物、一金屬氮氧化物、一金屬碳化物、或金屬之元素形式。
  13. 如申請專利範圍第11項之半導體裝置的形成方法，其中該額外含金屬層含有鉭(Ta)、鈦(Ti)、鎢(W)、鈷(Co)、或錳(Mn)、或其組合。
  14. 如申請專利範圍第11項之半導體裝置的形成方法，其中該第 三溫度係介於-30℃及300℃之間，且該第四溫度大於300℃。
  15. 如申請專利範圍第11項之半導體裝置的形成方法，更包含：在該第四溫度下之該額外含金屬層之熱處理後移除該額外含金屬層。
  16. 如申請專利範圍第15項之半導體裝置的形成方法，其中移除該額外含金屬層包含該額外含金屬層之乾蝕刻或濕蝕刻。
  17. 如申請專利範圍第1項之半導體裝置的形成方法，更包含：在該含金屬層之熱處理後於該含金屬層上沉積Cu金屬。
  18. 如申請專利範圍第9項之半導體裝置的形成方法，更包含：在移除該含金屬層後於該金屬碳化物阻障層上沉積Cu金屬。
  19. 如申請專利範圍第11項之半導體裝置的形成方法，更包含：在經熱處理之該額外含金屬層上沉積Cu金屬。
  20. 如申請專利範圍第15項之半導體裝置的形成方法，更包含：在移除該額外含金屬層後於該額外金屬碳化物阻障層上沉積Cu金屬。
TW101134518A 2011-09-24 2012-09-20 用於氟碳化物膜之金屬碳化物阻障層的形成方法 TWI505360B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/244,371 US8691709B2 (en) 2011-09-24 2011-09-24 Method of forming metal carbide barrier layers for fluorocarbon films

Publications (2)

Publication Number Publication Date
TW201330100A TW201330100A (zh) 2013-07-16
TWI505360B true TWI505360B (zh) 2015-10-21

Family

ID=47911726

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134518A TWI505360B (zh) 2011-09-24 2012-09-20 用於氟碳化物膜之金屬碳化物阻障層的形成方法

Country Status (5)

Country Link
US (1) US8691709B2 (zh)
JP (1) JP5925898B2 (zh)
KR (1) KR20140063870A (zh)
TW (1) TWI505360B (zh)
WO (1) WO2013043512A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101745686B1 (ko) 2014-07-10 2017-06-12 도쿄엘렉트론가부시키가이샤 기판의 고정밀 에칭을 위한 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090134518A1 (en) * 2006-06-23 2009-05-28 Tokyo Electron Limited Semiconductor device and manufacturing method of semiconductor device
TW200949948A (en) * 2008-01-28 2009-12-01 Tokyo Electron Ltd Semiconductor device manufacturing method, semiconductor device, electronic device, semiconductor manufacturing apparatus and storage medium
WO2010084759A1 (en) * 2009-01-22 2010-07-29 Tokyo Electron Limited Surface treatment for a fluorocarbon film
TW201120955A (en) * 2009-10-06 2011-06-16 Tokyo Electron Ltd Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5324813A (en) 1992-07-22 1994-06-28 International Business Machines Corporation Low dielectric constant fluorinated polymers and methods of fabrication thereof
IL137212A (en) 1998-01-10 2003-09-17 Tokyo Electron Ltd Semiconductor device having insulating film of fluorine-added carbon film and method of producing the same
US6448655B1 (en) 1998-04-28 2002-09-10 International Business Machines Corporation Stabilization of fluorine-containing low-k dielectrics in a metal/insulator wiring structure by ultraviolet irradiation
US6265779B1 (en) 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
US6818990B2 (en) 2000-04-03 2004-11-16 Rensselaer Polytechnic Institute Fluorine diffusion barriers for fluorinated dielectrics in integrated circuits
US6846737B1 (en) 2000-08-15 2005-01-25 Intel Corporation Plasma induced depletion of fluorine from surfaces of fluorinated low-k dielectric materials
US7049209B1 (en) 2005-04-01 2006-05-23 International Business Machines Corporation De-fluorination of wafer surface and related structure
US20110081500A1 (en) 2009-10-06 2011-04-07 Tokyo Electron Limited Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer
US20110081503A1 (en) 2009-10-06 2011-04-07 Tokyo Electron Limited Method of depositing stable and adhesive interface between fluorine-based low-k material and metal barrier layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090134518A1 (en) * 2006-06-23 2009-05-28 Tokyo Electron Limited Semiconductor device and manufacturing method of semiconductor device
TW200949948A (en) * 2008-01-28 2009-12-01 Tokyo Electron Ltd Semiconductor device manufacturing method, semiconductor device, electronic device, semiconductor manufacturing apparatus and storage medium
WO2010084759A1 (en) * 2009-01-22 2010-07-29 Tokyo Electron Limited Surface treatment for a fluorocarbon film
TW201120955A (en) * 2009-10-06 2011-06-16 Tokyo Electron Ltd Method of providing stable and adhesive interface between fluorine-based low-k material and metal barrier layer

Also Published As

Publication number Publication date
JP5925898B2 (ja) 2016-05-25
US20130078799A1 (en) 2013-03-28
WO2013043512A1 (en) 2013-03-28
KR20140063870A (ko) 2014-05-27
TW201330100A (zh) 2013-07-16
JP2014526804A (ja) 2014-10-06
US8691709B2 (en) 2014-04-08

Similar Documents

Publication Publication Date Title
US6949450B2 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
US8268684B2 (en) Method and apparatus for trench and via profile modification
US8895449B1 (en) Delicate dry clean
TWI774688B (zh) 蝕刻處理中保護超低介電材料不受損害以得到期望的特徵部之製造方法
KR102419980B1 (ko) 금속 실리사이드 배선 나노와이어 구조를 형성하기 위한 방법들
US9362111B2 (en) Hermetic CVD-cap with improved step coverage in high aspect ratio structures
JP2015521799A (ja) エッチング及びアッシング中での低誘電率材料の側壁保護
JP2008218959A (ja) エッチング方法および記憶媒体
US11319630B2 (en) Deposition apparatus and deposition method
KR101713336B1 (ko) 라이너의 제거 처리 방법
KR20220108111A (ko) 선택적 갭 충전을 위한 듀얼 플라즈마 사전-세정
US8609552B2 (en) Method for controlling dangling bonds in fluorocarbon films
JP7331236B2 (ja) 誘電体材料を硬化させる方法及び装置
JP2023516856A (ja) ドープされたａｌｄ窒化タンタルにおける不純物の除去
US11024537B2 (en) Methods and apparatus for hybrid feature metallization
TWI505360B (zh) 用於氟碳化物膜之金屬碳化物阻障層的形成方法
WO2002046489A1 (en) Method for integrated in-situ cleaning and subsequent atomic layer deposition within a single processing chamber
JP5935227B2 (ja) 半導体装置の製造方法及び半導体装置
JP4423408B2 (ja) 誘電体へのバリア層の付着を励起する方法
JP3780204B2 (ja) バリアメタル膜又は密着層形成方法及び配線形成方法
TWI469199B (zh) 氟碳化物膜中之懸空鍵的控制方法
TW202436637A (zh) 表面金屬氧化物之電化學還原
JP2019062045A (ja) ボロン系膜の平坦化方法およびボロン系膜の形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees