TWI436331B - 影像顯示系統與閘極驅動電路 - Google Patents

Description

影像顯示系統與閘極驅動電路

本發明係關於一種移位暫存器模組，特別關於一種可以不同之掃描順序操作之雙向移位暫存器模組。

移位暫存器(shift register)被廣泛應用於資料驅動電路與閘極驅動電路，用以分別控制各資料線接收資料信號之時序，以及為各閘極線產生掃描信號。在資料驅動電路中，移位暫存器用以輸出一選取信號至各資料線，使得影像資料可依序被寫入各資料線。另一方面，在閘極驅動電路中，移位暫存器用以產生一掃描信號至各閘極線，用以依序將供應至各資料線之影像信號寫入一畫素矩陣之畫素。

近年來，發展出非晶矽整合型閘極驅動器(Amorphous Silicon Gate driver，簡稱ASG)技術。ASG技術係在非晶矽的製程中直接將閘極驅動電路整合於顯示面板上，以取代閘極驅動器晶片的使用，此技術統稱為面板上之閘極驅動器(Gate driver On Panel，簡稱GOP)。因此，應用ASG技術，可減少液晶顯示器的元件，進而可降低製造成本並縮短製造週期。

目前以GOP的產品皆只有單向掃描的功能。然而，單一掃描順序已無法滿足現今影像顯示系統產品的需求了。因此，需要一種全新的移位暫存器架構，其可以不同掃描順序產生輸出信號。

根據本發明之一實施例，一種影像顯示系統，包括：一閘極驅動電路，用以產生複數閘極驅動信號以驅動位於一基板上之一畫素矩陣之複數畫素。閘極驅動電路包括一雙向移位暫存器模組，雙向移位暫存器模組包括複數級串接之移位暫存器。其中於正向掃描時，移位暫存器以一第一順序依序輸出閘極驅動信號，並且於反向掃描時，移位暫存器以一第二順序依序輸出閘極驅動信號。移位暫存器之至少一者包括正向輸入電路、反向輸入電路、以及控制電路。正向輸入電路接收正向輸入信號以及正向重置信號，並且於正向掃描時根據正向輸入信號之電壓位準與正向重置信號之電壓位準控制一控制端點之電壓位準。反向輸入電路接收反向輸入信號以及反向重置信號，並且於反向掃描時根據反向輸入信號之電壓位準與反向重置信號之電壓位準控制控制端點之電壓位準。控制電路耦接至控制端點，並接收第一時脈信號，用以根據控制端點之電壓位準於移位暫存器之一輸出端點選擇性輸出第一時脈信號或一定電壓信號作為閘極驅動信號。

根據本發明之另一實施例，一種閘極驅動電路，製作於一基板上，用以產生複數閘極驅動信號以驅動位於基板上之一畫素矩陣之複數畫素，包括一雙向移位暫存器模組，其包括複數級串接之移位暫存器。其中移位暫存器之至少一者包括正向輸入電路、反向輸入電路、以及控制電路。正向輸入電路接收正向輸入信號以及正向重置信號，並且於正向掃描時根據正向輸入信號之電壓位準與正向重置信號之電壓位準控制一控制端點之電壓位準。反向輸入電路接收反向輸入信號以及反向重置信號，並且於反向掃描時根據反向輸入信號之電壓位準與反向重置信號之電壓位準控制控制端點之電壓位準。控制電路耦接至控制端點，並接收第一時脈信號，用以根據控制端點之電壓位準於移位暫存器之一輸出端點選擇性輸出第一時脈信號或一定電壓信號作為閘極驅動信號。

為使本發明之製造、操作方法、目標和優點能更明顯易懂，下文特舉幾個較佳實施例，並配合所附圖式，作詳細說明如下：

實施例：

第1圖係顯示根據本發明之一實施例所述之影像顯示系統的多種實施方式。如圖所示，影像顯示系統可包括一顯示器面板101，其中顯示器面板101包括閘極驅動電路110-1與110-2、一資料驅動電路120、一畫素矩陣130以及一控制晶片140。閘極驅動電路110-1與110-2用以產生複數閘極驅動信號以驅動畫素矩陣130之複數畫素。資料驅動電路120用以產生複數資料驅動信號以提供資料至畫素矩陣130之複數畫素。控制晶片140用以產生複數控制信號，包括時脈信號與起始脈波等。根據本發明之一實施例，畫素矩陣130位於一基板上，閘極驅動電路110-1與110-2係以非晶矽整合型閘極驅動器(Amorphous Silicon Gate driver，簡稱ASG)技術製作於該基板上，以形成面板上之閘極驅動器(Gate driver On Panel，簡稱GOP)。

此外，根據本發明之影像顯示系統可能包括於一電子裝置100。電子裝置100可包括上述顯示器面板101與一輸入單元102。輸入單元102用於接收影像信號，以控制顯示器面板101顯示影像。根據本發明之實施例，電子裝置100有多種實施方式，包括：一行動電話、一數位相機、一個人數位助理、一行動電腦、一桌上型電腦、一電視機、一汽車用顯示器、一可攜式光碟撥放器、或任何包括影像顯示功能的裝置。

根據本發明之一實施例，閘極驅動電路110-1與110-2可分別包括一雙向移位暫存器模組(以下段落將作詳細的介紹)，其可以不同的掃描順序(例如，正向掃描順序與反向掃描順序)依序輸出閘極驅動信號至各閘極線，用以依序將供應至各資料線之影像信號寫入畫素矩陣130之畫素中。值得注意的是，無論是正向掃描或反向掃描，本發明所提出之閘極驅動電路110-1與110-2皆可同時運作，用以雙邊驅動畫素矩陣130，以提升驅動能力。然而，本發明並不受限於雙邊驅動的設計。例如，於本發明之其它實施例中，閘極驅動電路也可僅實施於畫素矩陣130之一邊，例如，第1圖之畫素矩陣130僅包含單邊的閘極驅動電路110-1或110-2，用以單邊驅動畫素矩陣130。因此，本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

第2圖係顯示根據本發明之一實施例所述之雙向移位暫存器模組示意圖，其中雙向移位暫存器模組可配置於如第1圖所示之閘極驅動電路110-1與110-2中。雙向移位暫存器模組200包括X級串接之移位暫存器300，如圖所示之移位暫存器SR[1]、SR[2]、SR[3]、...SR[X-2]、SR[X-1]與SR[X]，其中X為一正整數。各移位暫存器分別包括數個時脈輸入端點CK、電壓信號輸入端點VG、正向信號輸入端點IN_F、反向信號輸入端點IN_R、輸出端點OUT、信號傳遞端點N、正向重置信號輸入端點RSET_F與反向重置信號輸入端點RSET_R。其中各級移位暫存器之信號傳遞端點N將輸出與輸出端點OUT相同之閘極驅動信號，用以將閘極驅動信號之脈衝依序傳遞於各級移位暫存器之間。

在操作上，雙向移位暫存器模組200於正向掃描時，各移位暫存器300以一第一順序依序輸出閘極驅動信號，例如，移位暫存器SR[1]至SR[X]將依序輸出閘極驅動信號OUT(1)、OUT(2)、OUT(3)...OUT(X-2)、OUT(X-1)以及OUT(X)。另一方面，於反向掃描時，各移位暫存器300以相反之一第二順序依序輸出閘極驅動信號，例如，移位暫存器SR[X]至SR[1]依序輸出閘極驅動信號OUT(X)、OUT(X-1)、OUT(X-2)...OUT(3)、OUT(2)以及OUT(1)。

雙向移位暫存器模組200自控制晶片140接收複數控制信號，包括時脈信號CK1、CK2、CK3、CK4、CK5與CK6、起始脈波STV1、STV2、以及定電壓信號VGL。一般而言，時脈信號CK1、CK2、CK3、CK4、CK5與CK6兩兩具有半個脈衝週期重疊，例如，參考第6圖之波形圖，時脈信號CK2的前半個脈衝與時脈信號CK1的後半個脈衝重疊，而時脈信號CK2的後半個脈衝與時脈信號CK3的前半個脈衝重疊，並且通常時脈信號CK1、CK3與CK5提供至奇(偶)數級的移位暫存器，而時脈信號CK2、CK4與CK6提供至偶(奇)數級的移位暫存器。

起始脈波STV1與STV2用以起始雙向移位暫存器模組200，如圖所示，雙向移位暫存器模組200之第一級移位暫存器SR[1]於正向信號輸入端點IN_F接收起始脈波STV1作為正向輸入信號，最後一級移位暫存器SR[X]於反向信號輸入端點IN_R接收起始脈波STV2作為反向輸入信號。此外，移位暫存器SR[2]-SR[X-1]分別於正向信號輸入端點IN_F接收前一級移位暫存器於所輸出之閘極驅動信號作為正向輸入信號，以及於反向信號輸入端點IN_R接收後一級移位暫存器所輸出之閘極驅動信號作為反向輸入信號。

至於正向重置信號與反向重置信號，於本發明之較佳實施例，移位暫存器通常於正向重置信號輸入端點RSET_F接收後兩級或後三級移位暫存器所輸出之閘極驅動信號作為正向重置信號，並且於反向重置信號輸入端點RSET_R接收前兩級或前三級移位暫存器所輸出之閘極驅動信號作為反向重置信號。然而，本發明並不限於上述的實施方法。例如，移位暫存器亦可接收後一或多級移位暫存器所輸出之閘極驅動信號作為正向重置信號，以及接收前一或多級移位暫存器所輸出之閘極驅動信號作為反向重置信號。此外，值得注意的是，雙向移位暫存器模組中頭尾的一或多個移位暫存器的正向及反向重置信號耦接方法也可作特殊的設計，以避免產生時序錯誤。相關的設計方法可參考本技術領域之其它文獻，於此不贅述。

第3圖係顯示根據本發明之一實施例所述之移位暫存器方塊圖。移位暫存器300包括正向輸入電路301、反向輸入電路302與控制電路303。正向輸入電路301用以接收一正向輸入信號以及一正向重置信號，並且於正向掃描時根據正向輸入信號之一電壓位準與正向重置信號之一電壓位準控制一控制端點之一電壓位準。反向輸入電路302用以接收一反向輸入信號以及一反向重置信號，並且於反向掃描時根據反向輸入信號之一電壓位準與反向重置信號之一電壓位準控制控制端點之電壓位準。控制電路303耦接至控制端點，並接收一第一時脈信號，用以根據控制端點之電壓位準於移位暫存器之一輸出端點選擇性輸出第一時脈信號或一定電壓信號作為閘極驅動信號。

根據本發明之一實施例，正向輸入電路301與反向輸入電路302於結構上互相對稱，其中於正向掃描時，正向輸入電路301為主要控制控制端點之電壓的電路，而反向輸入電路302可成為輔助的電路，用以輔助正向輸入電路301的操作。同樣地，於反向掃描時，反向輸入電路302為主要控制控制端點之電壓的電路，而正向輸入電路301可成為輔助的電路，用以輔助反向輸入電路302的操作。

第4圖係顯示根據本發明之一實施例所述之移位暫存器電路圖。在此實施例中，移位暫存器300代表雙向移位暫存器模組中第k級之移位暫存器。正向輸入電路301包括開關411、412與413。開關411與412耦接於控制端點P與正向信號輸入端點IN_F之間，而開關413耦接於控制端點P與電壓信號輸入端點VG之間。於此實施例中，第k級之移位暫存器之正向信號輸入端點IN_F接收第(k-1)級移位暫存器所輸出之信號N(k-1)作為正向輸入信號，正向重置信號輸入端點RSET_F接收第(k+3)級移位暫存器所輸出之信號N(k+3)作為正向重置信號，正向輸入電路301更接收時脈信號CK1作為另一控制信號。

如上述，各級移位暫存器之信號傳遞端點N將輸出與輸出端點OUT相同之閘極驅動信號，用以將閘極驅動信號之脈衝依序傳遞於各級移位暫存器之間。因此第(k-1)級移位暫存器所輸出之信號N(k-1)即為閘極驅動信號OUT(k-1)，同樣地，第(k+3)級移位暫存器所輸出之信號N(k+3)即為閘極驅動信號OUT(k+3)。此外，電壓信號輸入端點VG自控制晶片140接收定電壓信號VGL，在本發明之實施例中，定電壓信號VGL為一低電壓信號。

根據本發明之一實施例，開關411根據信號N(k-1)之電壓位準切換其導通狀態，開關412根據時脈信號CK1之電壓位準切換其導通狀態，而開關413根據信號N(k+3)之電壓位準切換其導通狀態。當開關411以及/或412導通時，正向輸入電路301根據信號N(k-1)之電壓位準充電控制端點P的電壓，此外，當時脈信號CK1具有高電壓位準 時，開關412更可幫助控制端點P的電壓維持在定電壓信號VGL之一電壓位準。另一方面，當開關413導通時，控制端點P將耦接至定電壓信號VGL用以放電。

根據本發明之一實施例，反向輸入電路302與正向輸入電路301在結構上互相對稱，包括開關421、422與423。開關421與422耦接接於控制端點P與反向信號輸入端點IN_R之間，而開關423耦接於控制端點P與電壓信號輸入端點VG之間。於此實施例中，第k級之移位暫存器之反向信號輸入端點IN_R接收第(k+1)級移位暫存器所輸出之信號N(k+1)作為反向輸入信號，反向重置信號輸入端點RSET_F接收第(k-3)級移位暫存器所輸出之信號N(k-3)作為反向重置信號，反向輸入電路302更接收時脈信號CK5作為另一控制信號。

開關421根據信號N(k+1)之電壓位準切換其導通狀態，開關422根據時脈信號CK5之電壓位準切換其導通狀態，而開關423根據信號N(k-3)之電壓位準切換其導通狀態。當開關421以及/或422導通時，反向輸入電路302根據信號N(k+1)之電壓位準充電控制端點P的電壓。此外，當時脈信號CK5具有高電壓位準時，開關422更可幫助控制端點P的電壓維持在定電壓信號VGL之一電壓位準。另一方面，當開關423導通時，控制端點P將耦接至定電壓信號VGL用以放電。

控制電路303包含開關431、432、433與434，分別耦接至用以輸出閘極驅動信號OUT(k)之輸出端點OUT與用以輸出信號N(k)之信號傳遞端點N。開關431與432根據控制端點P的電壓位準切換其導通狀態，當開關431與432導通時，控制電路303根據時脈信號CK3之電壓位準充電輸出端點OUT與信號傳遞端點N的電壓。開關433與434根據不同於時脈信號CK3之其它時脈信號(例如，CK1或CK5)的電壓位準切換其導通狀態，當開關433與434導通時，輸出端點OUT與信號傳遞端點N將被耦接至定電壓信號VGL用以放電。結合信號波形圖，以下段落將針對移位暫存器於正向掃描及反相掃描之操作分別作更詳細的介紹。

第5圖係顯示根據本發明之另一實施例所述之移位暫存器電路圖。第6圖係顯示如第5圖所示之移位暫存器於正向掃描時的信號波形圖。在此實施例中，移位暫存器SR[3]代表雙向移位暫存器模組中第3級之移位暫存器，其包括正向輸入電路501、反向輸入電路502與控制電路503，並且其中的開關電路皆以電晶體實施，例如，NMOS電晶體M1-M10。於正向掃描時，電晶體M3首先因時脈信號CK1拉起的脈衝而導通，控制端點P耦接至正向輸入信號N(2)。此時由於正向輸入信號N(2)仍維持在低電壓位準，因此控制端點P的電壓保持在低電壓位準。待正向輸入信號N(2)的脈衝抵達後，電晶體M1被導通，開始將控制端點P的電壓充電至第一高電壓位準(如第6圖中信號P(3)的波形)。

由於控制端點P具有高電壓位準，電晶體M7與M8會被導通，使得時脈信號CK3的脈衝可傳遞至輸出端點OUT與信號傳遞端點N。因此，於電晶體M7與M8被導通的期間，閘極驅動信號OUT(3)與信號N(3)將與時脈信號CK3具有相同的相位。此外，於時脈信號CK3具有高電壓位準的脈衝區間，控制端點P的電壓可更近一步透過寄生電容(或額外耦接之電容)被時脈信號CK3充高到第二高電壓位準，用以進一步提高電晶體M7與M8的閘極電壓。較高的閘極電壓有助於加快輸出端點OUT與信號傳遞端點N的充/放電速度。

待時脈信號CK3的脈衝結束後，由於電晶體M7與M8的汲極電壓恢復到低電壓位準，控制端點P之電壓開始由第二高電壓位準被放電回第一高電壓位準。接著，待正向重置信號N(6)的脈衝抵達後，電晶體M5被導通，將控制端點P耦接至具有低電壓位準之定電壓信號VGL，進一步將控制端點P的電壓放電回低電壓位準。

如上述，於正向掃描時，正向輸入電路為主要控制控制端點之電壓的電路，而反向輸入電路可成為輔助的電路，用以輔助正向輸入電路的操作。參考到第5圖，信號N(4)與時脈信號CK5的脈衝可分別將反向輸入電路的電晶體M2與M4導通，用以輔助控制端點P的充電與放電。

第7圖係顯示根據本發明之另一實施例所述之移位暫存器電路圖。第8圖係顯示如第7圖所示之移位暫存器於反向掃描時的信號波形圖。在此實施例中，移位暫存器SR[X-2]代表雙向移位暫存器模組中第(X-2)級之移位暫存器，其包括正向輸入電路701、反向輸入電路702與控制電路703，並且其中的開關電路皆以電晶體實施，例如，NMOS電晶體M1-M10。於反向掃描時，由起始脈波STV2起始雙向移位暫存器模組的運作，並且時脈信號CK1-CK6的脈衝順序顛倒(如第8圖所示)。電晶體M4首先因時脈信號CK6拉起的脈衝而導通，控制端點P耦接至正向輸入信號N(X-1)。此時由於反向輸入信號N(X-1)仍維持在低電壓位準，因此控制端點P的電壓保持在低電壓位準。待反向輸入信號N(X-1)的脈衝抵達後，電晶體M2被導通，開始將控制端點P的電壓充電至第一高電壓位準(如第8圖中信號P(X-2)的波形)。

由於控制端點P具有高電壓位準，電晶體M7與M8會被導通，使得時脈信號CK4的脈衝可傳遞至輸出端點OUT與信號傳遞端點N。因此，於電晶體M7與M8被導通的期間，閘極驅動信號OUT(X-2)與信號N(X-2)將與時脈信號CK4具有相同的相位。此外，於時脈信號CK4具有高電壓位準的脈衝區間，控制端點P的電壓可更近一步透過寄生電容(或額外耦接之電容)被時脈信號CK4充高到第二高電壓位準，用以進一步提高電晶體M7與M8的閘極電壓。較高的閘極電壓有助於加快輸出端點OUT與信號傳遞端點N的充/放電速度。

待時脈信號CK4的脈衝結束後，由於電晶體M7與M8的汲極電壓恢復到低電壓位準，控制端點P之電壓開始由第二高電壓位準被放電回第一高電壓位準。接著，待正向重置信號N(X-5)的脈衝抵達後，電晶體M6被導通，將控制端點P耦接至具有低電壓位準之定電壓信號VGL，進一步將控制端點P的電壓放電回低電壓位準。

如上述，於反向掃描時，反向輸入電路為主要控制控制端點之電壓的電路，而正向輸入電路可成為輔助的電路，用以輔助反向輸入電路的操作。參考到第7圖，信號N(X-3)與時脈信號CK2的脈衝可分別將反向輸入電路的電晶體M1與M3導通，用以輔助控制端點P的充電與放電。

根據本發明所述之實施例，藉由使用結構上互相對稱的正向輸入電路與反向輸入電路以及適當的安排控制信號(例如，時脈信號CK1-CK6)的時序，各級移位暫存器可分別根據不同的順序輸出閘極驅動信號，因此閘極驅動電路110-1與110-2可分別以不同的掃描順序(例如，正向掃描順序與反向掃描順序)依序驅動各閘極線。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．電子裝置

101．．．顯示器面板

102．．．輸入單元

110-1、110-2．．．閘極驅動電路

120．．．資料驅動電路

130．．．畫素矩陣

140．．．控制晶片

200．．．雙向移位暫存器模組

300、SR[1]、SR[2]、SR[3]、SR[X-2]、SR[X-1]、SR[X]．．．移位暫存器

301、501、701．．．正向輸入電路

302、502、702．．．反向輸入電路

303、503、703．．．控制電路

411、412、413、421、422、423、431、432、433與434．．．開關

CK、IN_F、IN_R、N、OUT、P、RSET_F、RSET_R、VG．．．端點

CK1、CK2、CK3、CK4、CK5、CK6、N(1)、N(2)、N(3)、N(4)、N(5)、N(6)、N(k-3)、N(k-1)、N(k)、N(k+1)、N(k+3)、N(X-5)、N(X-3)、N(X-2)、N(X-1)、N(X)、OUT(1)、OUT(2)、OUT(3)、OUT(k)、OUT(X-2)、OUT(X-1)、OUT(X)、P(3)、P(X-2)、VGL．．．信號

M1、M2、M3、M4、M5、M6、M7、M8、M9、M10．．．電晶體

STV1、STV2．．．起始脈波

第1圖係顯示傳統液晶顯示器示意圖。

第2圖係顯示根據本發明之一實施例所述之雙向移位暫存器模組示意圖。

第3圖係顯示根據本發明之一實施例所述之移位暫存器方塊圖。

第4圖係顯示根據本發明之一實施例所述之移位暫存器電路圖。

第5圖係顯示根據本發明之另一實施例所述之移位暫存器電路圖。

第6圖係顯示如第5圖所示之移位暫存器於正向掃描時的信號波形圖。

第7圖係顯示根據本發明之另一實施例所述之移位暫存器電路圖。

第8圖係顯示如第7圖所示之移位暫存器於反向掃描時的信號波形圖。

300．．．移位暫存器

301．．．正向輸入電路

302．．．反向輸入電路

303．．．控制電路

Claims (14)

1. 一種影像顯示系統，包括：一閘極驅動電路，用以產生複數閘極驅動信號以驅動位於一基板上之一畫素矩陣之複數畫素，該閘極驅動電路包括一雙向移位暫存器模組，該雙向移位暫存器模組包括複數級串接之移位暫存器，其中於正向掃描時，該等移位暫存器以一第一順序依序輸出該閘極驅動信號，並且於反向掃描時，該等移位暫存器以一第二順序依序輸出該閘極驅動信號，其中該等移位暫存器之至少一者包括：一正向輸入電路，接收一正向輸入信號以及一正向重置信號，並且具有一第一開關，耦接於該控制端點與用以接收該正向輸入信號之一正向信號輸入端點之間，並根據該正向輸入信號之該電壓位準切換其導通狀態，並於正向掃描時根據該正向輸入信號之一電壓位準與該正向重置信號之一電壓位準控制一控制端點之一電壓位準；一反向輸入電路，接收一反向輸入信號以及一反向重置信號，並且具有一第四開關，耦接於該控制端點與用以接收該反向輸入信號之一反向信號輸入端點之間，並根據該反向輸入信號之該電壓位準切換其導通狀態，並於反向掃描時根據該反向輸入信號之一電壓位準與該反向重置信號之一電壓位準控制該控制端點之該電壓位準；以及一控制電路，耦接至該控制端點，並接收一第一時脈信號，用以根據該控制端點之該電壓位準於該移位暫存器之一輸出端點選擇性輸出該第一時脈信號或一定電壓 信號作為該閘極驅動信號。
2. 如申請專利範圍第1項所述之影像顯示系統，其中該正向輸入電路與該反向輸入電路於結構上互相對稱。
3. 如申請專利範圍第1項所述之影像顯示系統，更包括一顯示器面板，其中該顯示器面板包括：該閘極驅動電路；該畫素矩陣；一資料驅動電路，用以產生複數資料驅動信號以提供資料至該畫素矩陣之該等畫素；以及一控制晶片，產生一第一起始脈波與一第二起始脈波，用以起始該雙向移位暫存器模組，其中該雙向移位暫存器模組之第一級移位暫存器接收該第一起始脈波作為該正向輸入信號，最後一級移位暫存器接收該第二起始脈波作為該反向輸入信號，並且該等移位暫存器之至少一者接收前一級移位暫存器所輸出之該閘極驅動信號作為該正向輸入信號，以及接收後一級移位暫存器所輸出之該閘極驅動信號作為該反向輸入信號。
4. 如申請專利範圍第1項所述之影像顯示系統，其中該正向輸入電路包括：一第二開關，耦接於該控制端點與該正向信號輸入端點之間，並根據一第二時脈信號之一電壓位準切換其導通狀態；以及一第三開關，耦接於該控制端點與該定電壓信號之間，並根據該正向重置信號之該電壓位準切換其導通狀態。
5. 如申請專利範圍第1項所述之影像顯示系統，其中 該反向輸入電路包括：一第五開關，耦接於該控制端點與該反向信號輸入端點之間，並根據一第三時脈信號之一電壓位準切換其導通狀態；以及一第六開關，耦接於該控制端點與該定電壓信號之間，並根據該反向重置信號之該電壓位準切換其導通狀態。
6. 如申請專利範圍第4項所述之影像顯示系統，其中於正向掃描時，該第一開關與該第二開關先被導通，用以充電該控制端點之一電壓，接著該第三開關被導通，用以放電該控制端點之該電壓。
7. 如申請專利範圍第5項所述之影像顯示系統，其中於反向掃描時，該第四開關與該第五開關先被導通，用以充電該控制端點之一電壓，接著該第六開關被導通，用以放電該控制端點之該電壓。
8. 如申請專利範圍第1項所述之影像顯示系統，其中該閘極驅動電路係以非晶矽整合型閘極驅動器(Amorphous Silicon Gate driver，簡稱ASG)技術製作於該基板上。
9. 一種閘極驅動電路，製作於一基板上，用以產生複數閘極驅動信號以驅動位於該基板上之一畫素矩陣之複數畫素，包括：一雙向移位暫存器模組，包括複數級串接之移位暫存器，其中該等移位暫存器之至少一者包括：一正向輸入電路，接收一正向輸入信號以及一正向重置信號，並且具有一第一開關，耦接於該控制端點與用以接收該正向輸入信號之一正向信號輸入端點之間，並 根據該正向輸入信號之該電壓位準切換其導通狀態，並於正向掃描時根據該正向輸入信號之一電壓位準與該正向重置信號之一電壓位準控制一控制端點之一電壓位準；一反向輸入電路，接收一反向輸入信號以及一反向重置信號，並且具有一第四開關，耦接於該控制端點與用以接收該反向輸入信號之一反向信號輸入端點之間，並根據該反向輸入信號之該電壓位準切換其導通狀態，並於反向掃描時根據該反向輸入信號之一電壓位準與該反向重置信號之一電壓位準控制該控制端點之該電壓位準；以及一控制電路，耦接至該控制端點，並接收一第一時脈信號，用以根據該控制端點之該電壓位準於該移位暫存器之一輸出端點選擇性輸出該第一時脈信號或一定電壓信號作為該閘極驅動信號。
10. 如申請專利範圍第9項所述之閘極驅動電路，其中該正向輸入電路與該反向輸入電路於結構上互相對稱。
11. 如申請專利範圍第9項所述之閘極驅動電路，其中該正向輸入電路包括：一第二開關，耦接於該控制端點與該正向信號輸入端點之間，並根據一第二時脈信號之一電壓位準切換其導通狀態；以及一第三開關，耦接於該控制端點與該定電壓信號之間，並根據該正向重置信號之該電壓位準切換其導通狀態。
12. 如申請專利範圍第9項所述之閘極驅動電路，其中該反向輸入電路包括： 一第五開關，耦接於該控制端點與該反向信號輸入端點之間，並根據一第三時脈信號之一電壓位準切換其導通狀態；以及一第六開關，耦接於該控制端點與該定電壓信號之間，並根據該反向重置信號之該電壓位準切換其導通狀態。
13. 如申請專利範圍第9項所述之閘極驅動電路，其中於正向掃描時，該正向輸入電路根據該正向輸入信號充電該控制端點之一電壓，並且該反向輸入電路根據該反向輸入信號協助該正向輸入電路充電該控制端點之該電壓。
14. 如申請專利範圍第9項所述之閘極驅動電路，其中於反向掃描時，該反向輸入電路根據該反向輸入信號充電該控制端點之一電壓，並且該正向輸入電路根據該正向輸入信號協助該反向輸入電路充電該控制端點之該電壓。