TWI453718B - 影像顯示系統與雙向移位暫存器電路 - Google Patents

Description

影像顯示系統與雙向移位暫存器電路

本發明係關於一種移位暫存器，特別關於一種可以不同之掃描順序操作之雙向移位暫存器。

移位暫存器(shift register)被廣泛應用於資料驅動電路與閘極驅動電路，用以分別控制各資料線取樣資料信號之時序，以及為各閘極線產生掃描信號。在資料驅動電路中，移位暫存器用以輸出一選取信號至各資料線，使得影像資料可依序被寫入各資料線。另一方面，在閘極驅動電路中，移位暫存器用以產生一掃描信號至各閘極線，用以依序將供應至各資料線之影像信號寫入一畫素矩陣之畫素。

傳統移位暫存器僅能以單一掃描順序產生取樣信號或掃描信號。然而，單一掃描順序已無法滿足現今影像顯示系統產品的需求了。例如，一些數位相機的顯示螢幕可根據相機的擺放角度而被旋轉。此外，一些影像顯示系統可包括旋轉螢幕的功能。因此，需要一種全新的雙向移位暫存器架構，其可以不同掃描順序產生輸出信號。

根據本發明之一實施例，一種影像顯示系統，包括一閘極驅動電路，用以根據兩時脈信號產生複數閘極驅動信號以驅動一畫素矩陣之複數畫素。閘極驅動電路包括一雙向移位暫存器電路。雙向移位暫存器電路包括複數級串接之移位暫存器，分別用以產生閘極驅動信號之一者，其中移位暫存器之至少一者包括一輸出端、一第一輸入端、一第二輸入端、一第三輸入端、一傳輸閘與一閂鎖器。輸出端用以輸出對應之閘極驅動信號。第一輸入端耦接至第一相鄰之移位暫存器之輸出端，用以自第一相鄰之移位暫存器接收對應之閘極驅動信號。第二輸入端耦接至第二相鄰之移位暫存器之輸出端，用以自第二相鄰之移位暫存器接收對應之閘極驅動信號。第三輸入端用以接收一第一時脈信號與一第二時脈信號之其中一者。傳輸閘耦接至第一輸入端、第二輸入端、第三輸入端與輸出端。閂鎖器耦接至輸出端。

根據本發明之另一實施例，一種雙向移位暫存器，包括複數級串接之移位暫存器，用以根據兩時脈信號產生複數閘極驅動信號，其中移位暫存器之至少一者包括一傳輸閘以及一閂鎖器。傳輸閘用以根據一起始信號之一起始脈衝或至少一相鄰之移位暫存器所輸出之閘極驅動信號之一閘極脈衝導通或關閉，以輸出一第一時脈信號或一第二時脈信號作為對應之閘極驅動信號。閂鎖器耦接至一輸出端，用以輸出對應之閘極驅動信號，其中輸出端更耦接至至少一相鄰之移位暫存器之傳輸閘。

為使本發明之製造、操作方法、目標和優點能更明顯易懂，下文特舉幾個較佳實施例，並配合所附圖式，作詳細說明如下：

實施例：

第1圖係顯示根據本發明之一實施例所述之影像顯示系統的多種實施方式。如圖所示，影像顯示系統可包括一顯示器面板101，其中顯示器面板101包括一閘極驅動電路110、一資料驅動電路120、一畫素矩陣130以及一控制晶片140。閘極驅動電路110用以產生複數閘極驅動信號以驅動畫素矩陣130之複數畫素。資料驅動電路120用以產生複數資料驅動信號以提供資料至畫素矩陣130之複數畫素。控制晶片140用以產生複數時序信號，包括時脈信號、重置信號與起始信號等。

此外，根據本發明之影像顯示系統可能包括於一電子裝置100。電子裝置100可包括上述顯示器面板101與一輸入單元102。輸入單元102用於接收影像信號，以控制顯示器面板101顯示影像。根據本發明之實施例，電子裝置100有多種實施方式，包括：一行動電話、一數位相機、一個人數位助理、一行動電腦、一桌上型電腦、一電視機、一汽車用顯示器、一可攜式光碟撥放器、或任何包括影像顯示功能的裝置。

根據本發明之一實施例，閘極驅動電路110可包括一雙向移位暫存器電路，其可以不同的掃描順序(例如，正向掃描順序與反向掃描順序)依序產生一閘極驅動信號至各閘極線，用以將供應至各資料線之影像信號依序寫入畫素矩陣130之畫素中。

第2圖係顯示根據本發明之一實施例所述之雙向移位暫存器電路之架構圖。雙向移位暫存器電路200包括複數級串接之移位暫存器SR[1]、SR[2]、SR[3]、SR[4]...SR[n]，用以根據兩時脈信號CK1與CK2產生複數閘極驅動信號。各移位暫存器分別包括輸入端IN1、IN2、CK與RESET以及輸出端Q與QB(第2圖未示)，其中輸出端Q以及/或QB用以輸出各移位暫存器所對應之閘極驅動信號，並且輸出端QB與輸出端Q所輸出的信號互為反相。值得注意的是，於本發明之實施例中，各級移位暫存器之輸出端Q更耦接至至少一相鄰之移位暫存器，用以將對應之閘極驅動信號傳送至相鄰之移位暫存器。

如圖所示，第一級移位暫存器SR[1]透過輸入端IN1接收起始信號SPF，而其它級移位暫存器SR[2]~SR[n]之輸入端IN1耦接至相鄰之一移位暫存器(例如，前一級之移位暫存器SR[1]~SR[n-1])輸出端Q，用以自該移位暫存器接收對應之閘極驅動信號。移位暫存器SR[1]~SR[n-1]之另一輸入端IN2耦接至相鄰之另一移位暫存器(例如，後一級之移位暫存器SR[2]~SR[n])輸出端Q，用以自該移位暫存器接收對應之閘極驅動信號，而最後一級移位暫存器SR[n]透過輸入端IN2接收另一起始信號SPB。

此外，各移位暫存器更透過輸入端CK接收時脈信號CK1與CK2之其中一者。於本發明之實施例中，如第2圖所示，當一移位暫存器接收時脈信號CK1時，與該移位暫存器相鄰之至少一移位暫存器接收時脈信號CK2。換言之，時脈信號CK1與CK2輪流被供應至移位暫存器SR[1]~SR[n]。以下將針對本發明所提出之雙向移位暫存器電路作更詳細的介紹。

第3圖係顯示根據本發明之一實施例所述之移位暫存器之電路圖。如圖所示，移位暫存器可包括一傳輸閘310與一閂鎖器320。傳輸閘310耦接至輸入端IN1、IN2與CK，以及輸出端Q。閂鎖器320耦接至輸入端RESET，以及輸出端Q與QB，其中輸出端QB與輸出端Q所輸出的信號互為反相。

根據本發明之一實施例，傳輸閘310可根據起始信號之一起始脈衝或至少一相鄰之移位暫存器所輸出之閘極驅動信號之一閘極脈衝導通或關閉，用以於輸出端Q輸出時脈信號CK1或CK2作為對應之閘極驅動信號。閂鎖器320同樣耦接至輸出端Q，用以閂鎖並輸出對應之閘極驅動信號。

傳輸閘310包括兩電晶體311與312，其中電晶體311與312分別根據輸入端IN1與IN2所接收之信號導通或關閉。當電晶體311導通時，移位暫存器被設定至第一狀態，當電晶體312導通時，移位暫存器被設定至第二狀態。閂鎖器320包括兩反相器321與322，並透過反相器321與322之其中一者接收重置信號，用以重置(或初始)輸出端Q或QB之一電壓位準。第4圖係顯示根據本發明之另一實施例所述之移位暫存器之電路圖。第4圖所示之移位暫存器之電路與第3圖相同，差別僅在於在第第4圖所示之實施例中，閂鎖器320係透過反相器322接收重置信號。

於本發明之實施例中，設計者可根據重置(或初始)的需求彈性地選擇透過反相器321或322接收重置信號。舉例而言，當設計者欲將輸出端Q的電壓位準重置(或初始)成一高電壓位準時，可設計透過反相器321接收如第5圖所示之重置信號RESET(H)。重置信號RESET(H)包含一個具有高電壓位準之脈衝，用以將輸出端Q的電壓位準重置(或初始)成高電壓位準。

除此之外，設計者亦可將電路設計為透過反相器322接收如第5圖所示之另一重置信號RESET(L)。重置信號RESET(L)包含一個具有低電壓位準之脈衝，用以將輸出端QB的電壓位準重置(或初始)成低電壓位準。藉由將輸出端QB的電壓位準重置(或初始)成低電壓位準，同樣可達到將輸出端Q的電壓位準重置(或初始)成高電壓位準的效果。

第6圖係顯示根據本發明之一實施例所述之反相器電路圖。反相器600包括兩電晶體601與602，其中當反相器600實施為反相器322時，反相器600之輸入端IN耦接至輸出端Q，輸出端OUT耦接至輸出端QB。當反相器600實施為反相器321時，反相器600之輸入端IN耦接至輸出端QB，輸出端OUT耦接至輸出端Q。

除了輸入端IN之外，反相器600更包括兩輸入端VH與VL，用以接收兩不同之工作電壓。根據本發明之一實施例，當要重置或初始反相器輸出端OUT的電壓位準時，可將包含一個低電壓位準之脈衝之重置信號RESET(L)輸入至反相器600之輸入端VH，用以將輸出端OUT的電壓位準重置(或初始)成低電壓位準。另一方面，也可以將包含一個高電壓位準之脈衝之重置信號RESET(H)輸入至反相器600之輸入端VL，用以將輸出端OUT的電壓位準重置(或初始)成高電壓位準。

第7圖係顯示根據本發明之一實施例所述之雙向移位暫存器電路之電路圖。為了簡化說明，第7圖顯示出包括四級串接之移位暫存器之雙向移位暫存器電路。然而，值得注意的是，雙向移位暫存器電路亦可以如第1圖所示包括多於四級串接之移位暫存器，而本發明並不限於任一種實施方式。

根據本發明之一實施例，於正向掃描時，由第一級移位暫存器SR[1]接收起始信號SPF，並且移位暫存器SR[1]~SR[4]依序於輸出端Q輸出對應之閘極驅動信號Q(1)~Q(4)。另一方面，於反向掃描時，由最後一級移位暫存器SR[4]接收起始信號SPB，並且移位暫存器SR[4]~SR[1]依序於輸出端Q輸出對應之閘極驅動信號Q(4)~Q(1)。值得注意的是，於本發明之實施例中，僅需要控制起始信號SPF與SPB之起始脈衝的時序，即可切換掃描方向。換言之，本發明所提出之雙向移位暫存器電路不需要使用額外的開關切換掃描方向，可大幅節省雙向移位暫存器電路所需的電路面積。

第8圖係顯示根據本發明之一實施例所述之於正向掃描時起始信號、時脈信號與閘極驅動信號之波形圖。第9圖係顯示根據本發明之一實施例所述之於反向掃描時起始信號、時脈信號與閘極驅動信號之波形圖。結合第7、8與9圖，以下將針對本發明所提出之雙向移位暫存器電路之操作作更詳細的介紹。

如第7圖所示，除了第一級與最後一級移位暫存器之外，其餘的移位暫存器的輸入端均分別耦接至前一級與後一級移位暫存器的輸出端Q，用以根據相鄰之移位暫存器所輸出之閘極驅動信號導通或關閉其傳輸閘。當傳輸閘被導通時，時脈信號CK1或CK2會被傳遞至輸出端Q，並且進一步被傳送至相鄰之移位暫存器之傳輸閘的輸入端，用以導通或關閉相鄰之移位暫存器之傳輸閘。

值得注意的是，本發明所提出之雙向移位暫存器電路僅需接收兩個時脈信號，便可以產生出對應之閘極驅動信號。如第8圖與第9圖所示，時脈信號CK1包括複數時脈脈衝，時脈信號與CK2包括也複數時脈脈衝。根據本發明之一實施例，時脈信號CK1之時脈脈衝的邊緣與時脈信號CK2之時脈脈衝的邊緣會互相交錯(interleaved)。換言之，時脈信號CK1之時脈脈衝的邊緣(包含上升緣與下降緣)不會與時脈信號CK2之時脈脈衝的邊緣(包含上升緣與下降緣)對齊，而是會發生於時脈信號CK2之時脈脈衝被拉高或拉低之時間區間內。

此外，值得注意的是，於本發明之實施例中，各移位暫存器之傳輸閘所採用之電晶體的類型係根據該移位暫存器所接收之時脈信號CK1/CK2之時脈脈衝的波形而決定。假設各移位暫存器之傳輸閘分別包含電晶體T1與T2，電晶體T1耦接至前一級移位暫存器之輸出端Q(或者，對於第一級移位暫存器，其電晶體T1耦接至起始信號SPF)，電晶體T2耦接至後一級移位暫存器之輸出端Q(或者，對於最後一級移位暫存器，其電晶體T2耦接至起始信號SPB)。

當電晶體T1所接收之起始脈衝或閘極脈衝為低態動作(active low)的信號(換言之，在有作用的時間區間具有低電壓位準)時，電晶體T1可被選擇為P型金屬氧化半導體(簡稱為PMOS)電晶體。此時，傳輸閘之另一電晶體T2可被選擇為N型金屬氧化半導體(簡稱為NMOS)電晶體。另一方面，當電晶體T1所接收之起始脈衝或閘極脈衝為高態動作(active high)的信號(換言之，在有作用的時間區間具有高電壓位準)時，電晶體T1可被選擇為NMOS電晶體。此時，傳輸閘之另一電晶體T2可被選擇為PMOS電晶體。

舉例而言，如第7圖與第8圖所示，由於起始信號SPF為低態動作的信號，其包括具有低電壓位準之一起始脈衝，因此移位暫存器SR[1]內接收起始信號SPF之電晶體採用PMOS電晶體。舉另一例，由於閘極驅動信號Q(2)為高態動作的信號，其包括具有高電壓位準之一閘極脈衝，因此移位暫存器SR[1]與SR[3]內接收閘極驅動信號Q(2)之電晶體採用NMOS電晶體，以此類推。

此外，值得注意的是，如第8圖與第9圖所示，各閘極驅動信號Q(1)~Q(4)分別包括一閘極脈衝，並且該閘極脈衝之一前緣(leading edge)與一後緣(trailing edge)分別與該級移位暫存器所接收之時脈信號CK1/CK2所包含之複數時脈脈衝之其中一者之一前緣與一後緣對齊。舉例而言，閘極驅動信號Q(2)之閘極脈衝的前緣與後緣與時脈信號CK2的第一個時脈脈衝之前緣與後緣對齊，閘極驅動信號Q(4)之閘極脈衝的前緣與後緣與時脈信號CK2的第二個時脈脈衝之前緣與後緣對齊，依此類推。

根據本發明之一實施例，各級移位暫存器之輸出端Q的初始電壓係依據被對齊之時脈脈衝之前緣為上升緣或下降緣而決定。舉例而言，如第8圖所示，由於時脈信號CK2的第一個時脈脈衝之前緣為上升緣，因此移位暫存器SR[2]之輸出端Q之初始電壓位準會被重置為一低電壓位準。舉另一例，由於時脈信號CK2的第二個時脈脈衝之前緣為下降緣，因此移位暫存器SR[4]之輸出端Q之初始電壓位準會被重置為一高電壓位準。

值得注意的是，如第8圖與第9圖所示，雖然於本發明之實施例中，各閘極脈衝之波形兩兩互相重疊，使得閘極脈衝有作用的時間區間會涵蓋到資料驅動信號DATA內的兩筆資料。然而，由於各閘極脈衝係結束於對應的資料DATA(1)~DATA(4)抵達的時間，因此各畫素依舊會接收到正確的資料，如第8圖與第9圖中，閘極驅動信號Q(1)~Q(4)上所標出的資料DATA(1)~DATA(4)所示。

第10圖係顯示根據本發明之另一實施例所述之雙向移位暫存器電路之電路圖。於此實施例中，各級移位暫存器之傳輸閘內的電晶體類型與第7圖所示之實施例相反。此外，於此實施例中，各級移位暫存器之輸出端Q之初始電壓位準係根據重置信號RESET(L)被重置。第11圖係顯示根據本發明之另一實施例所述之於正向掃描時起始信號、時脈信號與閘極驅動信號之波形圖。第12圖係顯示根據本發明之另一實施例所述之於反向掃描時起始信號、時脈信號與閘極驅動信號之波形圖。第11圖與第12圖中所示之信號波形係為第10圖中所示之雙向移位暫存器電路所對應的信號波形。

值得注意的是，任何熟習此技藝者當可根據以上所介紹之概念，設計出不同於第7圖與第10圖所示的雙向移位暫存器電路，因此，本發明所提出之雙向移位暫存器電路並不限於第7圖與第10圖之架構。此外，值得注意的是，於本發明之實施例中，雙向移位暫存器電路可至少包括四級串接之移位暫存器，其中，移位暫存器之一數量以為四的倍數為較佳。

如上述，本發明所提出之雙向移位暫存器電路僅需接收兩個時脈信號，便可以產生出對應之閘極驅動信號。因此，本發明所提出之雙向移位暫存器電路所使用的時脈信號數量比傳統的雙向移位暫存器電路來得少。此外，如上述，本發明所提出之雙向移位暫存器電路不需要使用額外的開關切換掃描方向，僅需要控制起始信號SPF與SPB之起始脈衝的時序，即可切換掃描方向。如此一來，可大幅節省雙向移位暫存器電路所需的電路面積。

本發明雖以較佳實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．電子裝置

101．．．顯示器面板

102．．．輸入單元

110．．．閘極驅動電路

120．．．資料驅動電路

130．．．畫素矩陣

140．．．控制晶片

200．．．雙向移位暫存器電路

310．．．傳輸閘

311、312、601、602．．．電晶體

320．．．閂鎖器

321、322、600．．．反相器

CK1、CK2、DATA、RESET(H)、RESET(L)、SPB、SPF、Q(1)、Q(2)、Q(3)、Q(4)．．．信號

CK、IN、IN1、IN2、RESET、VH、VL．．．輸入端

DATA(1)、DATA(2)、DATA(3)、DATA(4)．．．資料

SR[1]、SR[2]、SR[3]、SR[4]、SR[n]．．．移位暫存器

OUT、Q、QB．．．輸出端

第1圖係顯示根據本發明之一實施例所述之影像顯示系統的多種實施方式。

第2圖係顯示根據本發明之一實施例所述之雙向移位暫存器電路之架構圖。

第3圖係顯示根據本發明之一實施例所述之移位暫存器之電路圖。

第4圖係顯示根據本發明之另一實施例所述之移位暫存器之電路圖。

第5圖係顯示根據本發明之一實施例所述之兩重置信號之波形圖。

第6圖係顯示根據本發明之一實施例所述之反相器之電路圖。

第7圖係顯示根據本發明之一實施例所述之雙向移位暫存器電路之電路圖。

第8圖係顯示根據本發明之一實施例所述之於正向掃描時起始信號、時脈信號與閘極驅動信號之波形圖。

第9圖係顯示根據本發明之一實施例所述之於反向掃描時起始信號、時脈信號與閘極驅動信號之波形圖。

第10圖係顯示根據本發明之另一實施例所述之雙向移位暫存器電路之電路圖。

第11圖係顯示根據本發明之另一實施例所述之於正向掃描時起始信號、時脈信號與閘極驅動信號之波形圖。

第12圖係顯示根據本發明之另一實施例所述之於反向掃描時起始信號、時脈信號與閘極驅動信號之波形圖。

310．．．傳輸閘

311、312．．．電晶體

320．．．閂鎖器

321、322．．．反相器

CK、IN1、IN2、RESET．．．輸入端

Q、QB．．．輸出端

Claims (19)

1. 一種影像顯示系統，包括：一閘極驅動電路，用以根據兩時脈信號產生複數閘極驅動信號以驅動一畫素矩陣之複數畫素，其中該閘極驅動電路包括一雙向移位暫存器電路，該雙向移位暫存器電路包括複數級串接之移位暫存器，分別用以產生該等閘極驅動信號之一者，其中該等移位暫存器之至少一者包括：一輸出端，用以輸出對應之該閘極驅動信號；一第一輸入端，耦接至一第一相鄰之移位暫存器之該輸出端，用以自該第一相鄰之移位暫存器接收對應之該閘極驅動信號；一第二輸入端，耦接至一第二相鄰之移位暫存器之該輸出端，用以自該第二相鄰之移位暫存器接收對應之該閘極驅動信號；一第三輸入端，用以接收一第一時脈信號與一第二時脈信號之其中一者；一傳輸閘，耦接至該第一輸入端、該第二輸入端、該第三輸入端與該輸出端；以及一閂鎖器，耦接至該輸出端，其中該第一時脈信號包括複數第一時脈脈衝，該第二時脈信號包括複數第二時脈脈衝，並且該等第一時脈脈衝之複數邊緣與該等第二時脈脈衝之複數邊緣互相交錯。
2. 如申請專利範圍第1項所述之影像顯示系統，更包括一顯示器面板，其中該顯示器面板包括： 該閘極驅動電路；該畫素矩陣，包括該等畫素；一資料驅動電路，用以產生複數資料驅動信號以提供資料至該畫素矩陣之該等畫素；以及一控制晶片，用以產生該第一時脈信號、該第二時脈信號以及一起始信號。
3. 如申請專利範圍第2項所述之影像顯示系統，其中於正向掃描時，一第一級移位暫存器接收該起始信號，並且該等移位暫存器以一第一順序依序於該輸出端輸出對應之該閘極驅動信號，並且於反向掃描時，一最後一級移位暫存器接收該起始信號，並且該等移位暫存器以一第二順序依序於該輸出端輸出對應之該閘極驅動信號。
4. 如申請專利範圍第1項所述之影像顯示系統，其中該傳輸閘包括：一第一電晶體，耦接至該第一輸入端、該第三輸入端與該輸出端；以及一第二電晶體，耦接至該第二輸入端、該第三輸入端與該輸出端，其中當該第一輸入端所接收之該閘極驅動信號之一閘極脈衝具有低電壓位準時，該第一電晶體為一P型電晶體，該第二電晶體為一N型電晶體，並且當該第一輸入端所接收之該閘極驅動信號之一閘極脈衝具有高電壓位準時，該第一電晶體為一N型電晶體，該第二電晶體為一P型電晶體。
5. 如申請專利範圍第1項所述之影像顯示系統，其中 該閂鎖器更接收一重置信號，用以重置該輸出端之一電壓位準。
6. 如申請專利範圍第5項所述之影像顯示系統，其中該等閘極驅動信號分別包括至少一閘極脈衝，該閘極脈衝之一前緣與一後緣分別與該第一時脈信號或該第二時脈信號所包含之複數時脈脈衝之一者之一前緣與一後緣對齊。
7. 如申請專利範圍第6項所述之影像顯示系統，其中當與該等移位暫存器之一者所輸出之該閘極脈衝對齊之該時脈脈衝之該前緣為一上升緣時，該移位暫存器之該輸出端之該電壓位準被重置為一低電壓位準，以及當該時脈脈衝之該前緣為一下降緣時，該移位暫存器之該輸出端之該電壓位準被重置為一高電壓位準，其中該高電壓準位高於低電壓準位。
8. 如申請專利範圍第5項所述之影像顯示系統，其中該閂鎖器包括：一第一反相器；以及一第二反相器，其中該第一反相器與該第二反相器之其中一者接收該重置信號。
9. 如申請專利範圍第1項所述之影像顯示系統，其中該雙向移位暫存器電路至少包括四級串接之移位暫存器。
10. 如申請專利範圍第1項所述之影像顯示系統，其中該等移位暫存器之一數量為四的倍數。
11. 一種雙向移位暫存器電路，包括複數級串接之移位暫存器，用以根據兩時脈信號產生複數閘極驅動信號，其 中該等移位暫存器之至少一者包括：一傳輸閘，用以根據一起始信號之一起始脈衝或至少一相鄰之移位暫存器所輸出之該閘極驅動信號之一閘極脈衝導通或關閉，以輸出一第一時脈信號或一第二時脈信號作為對應之該閘極驅動信號；以及一閂鎖器，耦接至一輸出端，用以輸出對應之該閘極驅動信號，其中該輸出端更耦接至至少一相鄰之移位暫存器之該傳輸閘，其中該第一時脈信號包括複數第一時脈脈衝，該第二時脈信號包括複數第二時脈脈衝，並且該等第一時脈脈衝之複數邊緣與該等第二時脈脈衝之複數邊緣互相交錯。
12. 如申請專利範圍第11項所述之雙向移位暫存器電路，其中當等移位暫存器之一者接收該第一時脈信號時，與該移位暫存器相鄰之至少一移位暫存器接收該第二時脈信號。
13. 如申請專利範圍第11項所述之雙向移位暫存器電路，其中於正向掃描時，一第一級移位暫存器接收該起始脈衝，並且該等移位暫存器以一第一順序依序輸出對應之該閘極驅動信號，並且於反向掃描時，一最後一級移位暫存器接收該起始脈衝，並且該等移位暫存器以一第二順序依序輸出對應之該閘極驅動信號。
14. 如申請專利範圍第11項所述之雙向移位暫存器電路，其中該傳輸閘包括：一第一電晶體；以及一第二電晶體， 其中當該第一電晶體為一P型電晶體時，該第二電晶體為一N型電晶體，並且當該第一電晶體為一N型電晶體時，該第二電晶體為一P型電晶體。
15. 如申請專利範圍第11項所述之雙向移位暫存器電路，其中該閂鎖器更接收一重置信號，用以重置該輸出端之一電壓位準。
16. 如申請專利範圍第15項所述之雙向移位暫存器電路，其中該等閘極驅動信號分別包括至少一閘極脈衝，該閘極脈衝之一前緣與一後緣分別與該第一時脈信號或該第二時脈信號所包含之複數時脈脈衝之一者之一前緣與一後緣對齊。
17. 如申請專利範圍第15項所述之雙向移位暫存器電路，其中當與該等移位暫存器之一者所輸出之該閘極脈衝對齊之該時脈脈衝之該前緣為一上升緣時，該移位暫存器之該輸出端之該電壓位準被重置為一低電壓位準，以及當該時脈脈衝之該前緣為一下降緣時，該移位暫存器之該輸出端之該電壓位準被重置為一高電壓位準。
18. 如申請專利範圍第15項所述之雙向移位暫存器電路，其中該閂鎖器包括：一第一反相器；以及一第二反相器，其中該第一反相器與該第二反相器之一者接收該重置信號。
19. 如申請專利範圍第11項所述之雙向移位暫存器電路，其中該等移位暫存器之一數量為四的倍數。