[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI479961B - 增層層合基板之製造方法 - Google Patents

增層層合基板之製造方法 Download PDF

Info

Publication number
TWI479961B
TWI479961B TW097135485A TW97135485A TWI479961B TW I479961 B TWI479961 B TW I479961B TW 097135485 A TW097135485 A TW 097135485A TW 97135485 A TW97135485 A TW 97135485A TW I479961 B TWI479961 B TW I479961B
Authority
TW
Taiwan
Prior art keywords
copper plating
electrolytic copper
plating
wiring layer
film
Prior art date
Application number
TW097135485A
Other languages
English (en)
Other versions
TW200930185A (en
Inventor
Shinji Tachibana
Naoyuki Omura
Tomohiro Kawase
Toshihisa Isono
Teruyuki Hotta
Original Assignee
Uyemura C & Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Uyemura C & Co Ltd filed Critical Uyemura C & Co Ltd
Publication of TW200930185A publication Critical patent/TW200930185A/zh
Application granted granted Critical
Publication of TWI479961B publication Critical patent/TWI479961B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electroplating And Plating Baths Therefor (AREA)

Description

增層層合基板之製造方法
本發明係關於增層層合基板之製造方法。
被稱為增層法之層合積層基板之製造方法為已知。被稱為半加成法之方法為例如如圖3中所示，首先，在內層樹脂1上形成內層配線2a後，於該內層配線2a上貼附絕緣樹脂11a(圖3(A))，藉由雷射照射在絕緣層11a上形成導通孔3，使該導通孔3及絕緣樹脂11a之表面經去鑽污處理(圖3(B))，施以觸媒21賦予(圖3(C))及無電解銅鍍敷(圖3(D))，在無電解銅鍍敷皮膜22上施加鍍敷阻劑4(圖3(E))，未被覆阻劑之圖型經電解銅鍍敷處理，形成內層配線(電解銅鍍敷皮膜)2b(圖3(F))。接著，去除阻劑4(圖3(G))後，無電解銅鍍敷皮膜22與觸媒21一起被去除(圖3(H))，進而重複貼附絕緣樹脂11b之步驟(圖3(J))，形成上層配線。
另外，稱為削除法之方法為例如，如圖4所示，首先，在內層樹脂1上形成內層配線2a後，於該內層配線2a上貼附貼有銅箔之絕緣樹脂(RCC樹脂)11a(圖4(A))，經雷射照射在絕緣樹脂11a上形成導通孔3，使該導通孔3及絕緣樹脂11a表面經去鑽污處理(圖4(B))，施以觸媒21賦予(圖4(C))及無電解銅鍍敷(圖4(D))，在無電解銅鍍敷皮膜22上藉由電解銅鍍敷處理形成電解銅鍍敷皮膜2b(圖4(E))。接著，於電解銅鍍敷皮膜2b上施加蝕刻阻劑4(圖4(F))，與無電解銅鍍敷皮膜22及觸媒21一起去除未被覆阻劑部分之電解銅鍍敷皮膜2b(圖4(G))，形成內層配線(電解銅鍍敷皮膜)2b，去除阻劑4(圖4(H))，進而重複貼附貼有銅箔之絕緣樹脂(RCC樹脂)11b之步驟(圖4(J))，形成上層配線。
然而，上述以往之電解銅鍍敷之進行，為使電解銅鍍敷皮膜2b之表面凹凸，為了提高與絕緣樹脂之密著性，需藉由電解蝕刻或如特開2000-282265號公報中所述之蝕刻處理，在電解銅鍍敷皮膜2b表面上作成凹凸20(圖3(I)或圖4(I))，隨後，形成絕緣樹脂11b。
然而，為了藉由該蝕刻處理作成表面凹凸，需使用特殊且昂貴之蝕刻裝置。又，為了藉由在電解銅鍍敷中所用硫酸銅鍍敷浴所用之添加劑將使電解銅鍍敷皮膜之特性改變，據此若對應於此而改變蝕刻液體則無法在皮膜表面形成足夠之凹凸，使蝕刻液體之選擇變得煩雜。
再者，舉例如特開2000-282265號公報、特表2006-526890號公報、特開2000-68644號公報、特開2002-134918號公報、特開2000-44799號公報、特開2001-274549號公報、特開平3-204992號公報、特公平7-19959號公報、特開平5-335744號公報及特開2001-210932號公報作為先前技術文獻。
本發明係鑑於上述問題而成者，尤其目的在於提供一種藉由簡易之步驟有效率地製造可確保配線層與絕緣層良好之密著性之增層層合基板之方法。
本發明者為解決上述問題，在增層層合基板之製造中，並未實施在配線層(內層配線)形成後所必需之蝕刻處理步驟，而對於配線層上密著性地層合有機高分子絕緣層(絕緣樹脂)之方法積極檢討之結果，發現迄今為止作為使皮膜特性變差而末被利用之表面凹凸之某皮膜與以往之填孔等之鍍敷組合，在形成層之電解銅鍍敷步驟中，於電解銅鍍敷皮膜表面形成凹凸，可省略特殊之蝕刻處理步驟。接著，藉由電解銅鍍敷，例如於電解銅鍍敷之最終步驟中，若藉由使前步驟之電解銅鍍敷變更成使直接使用之表面變成粗面之鍍敷條件之方法，變更成使表面成為粗面之電解銅鍍敷浴及條件之電解銅鍍敷之方法等方法形成凹凸，則可將表面凹凸調整並形成為各種形狀及粗糙度(表面粗糙度Ra)，故而可維持佔有配線層大部分之本層之鍍敷特性，並確保配線層與有機高分子絕緣層之良好密著性，可藉由簡便步驟效率良好地製造增層層合基板，因而完成本發明。
亦即，本發明提供一種以下之增層層合基板之製造方法。
一種增層層合基板之製造方法，其包含藉由電解銅鍍敷而在有機高分子絕緣層上形成配線層，接著更於該配線層上層合有機高分子絕緣層之步驟，其特徵為：
上述電解銅鍍敷之最終步驟中，藉由電解銅鍍敷在上述配線層表面形成粗糙面，且在該形成粗糙面之配線層表面上直接層合有機高分子絕緣層。
尤其上述電解銅鍍敷之最終步驟之形成上述粗糙面之電解銅鍍敷較好為適用逆電解脈衝之電解銅鍍敷。
另外，上述電解銅鍍敷之最終步驟之形成上述粗糙面之電解銅鍍敷較好含有作為有機添加劑之含硫化合物與含氮化合物，但不含聚醚化合物之電解銅鍍敷浴，或含有含硫及氮之化合物，但不含聚醚化合物之電解銅鍍敷浴進行電解銅鍍敷。
再者，上述粗糙表面之表面粗糙度Ra較好為0.01~1μm。
依據本發明，可省略為了提高有機高分子絕緣層與配線層之密著性所需之特殊蝕刻步驟，不需要使用昂貴之蝕刻裝置，因而較經濟。又，特別是由於即使直接使用於填孔鍍敷中所用之含各種添加劑之各種硫酸銅鍍敷浴亦可形成各種形狀或粗糙度之表面凹凸，因此不需要因應於因添加劑造成之皮膜特性而選擇特殊之蝕刻液，又，亦可容易地形成符合層合之有機高分子絕緣層之材質及物性之表面凹凸。
本發明為一種增層層合基板之製造方法，該方法包含藉由電解銅鍍敷在有機高分子絕緣層(一般為環氧樹脂等絕緣樹脂之層)上形成配線層，接著更在該配線層上層合有機高分子絕緣層之步驟。本發明中，在形成該配線層(或用以形成配線層之電解銅鍍敷皮膜)之電解銅鍍敷之最終步驟中，藉由電解銅鍍敷在配線層表面形成粗糙面，在該粗糙面上形成之配線層表面上直接(亦即，未透過其他層)層合有機高分子絕緣層。
本發明之電解銅鍍敷係適用於增層層合基板之製造中藉由通常之電解銅鍍敷形成配線層之大部分，且在此電解銅鍍敷步驟之最終階段(最終步驟)中，使用用以形成在表面形成有粗糙面之配線層之電解銅鍍敷。
該種方法之具體例為首先使用直流電，以電解銅鍍敷形成配線層，且在最終階段(最終步驟)藉由成為逆電解脈衝電流，而可在配線層表面形成粗糙面(該方法有時稱為逆電解脈衝方式)。
該情況下使用之電解銅鍍敷浴(第一電解銅鍍敷浴)可使用增層層合基板之製造中適用之習知電解銅鍍敷浴(例如，填孔用或金屬鑲嵌法用之硫酸銅鍍敷浴)，例如可使用含有以銅離子(Cu2+ )計為10~65g/L，硫酸為20~250g/L，氯化物離子(Cl- )為20~100mg/L之硫酸銅，進而含有填孔用或金屬鑲嵌法用硫酸銅鍍敷浴中所用之有機添加劑者。
該有機添加劑若為含硫化合物即可，較好含有0.01~100mg/L之以下述(1)~(3)表示者之一種或複數種，最好含有0.1~50mg/L。
R1 -S-(CH2 )n -(O)p -SO3 M　…　(1)
(R2 )2 N-CSS-(CH2 )n -(CHOH)p -(CH2 )n -(O)p -SO3 M　…　(2)
R2 -O-CSS-(CH2 )n -(CHOH)p -(CH2 )n -(O)p -SO3 M　…　(3)
(式中，R1 為氫原子或以-(S)m -(CH2 )n -(O)p -SO3 M表示之基，R2 各獨立為碳數1~5之烷基，M為氫原子或鹼金屬，m為o或1，n為1~8之整數，p為0或1)。
又，若為聚醚化合物，則列舉為包含含有4個以上-O-之聚烷二醇之化合物，具體而言，列舉為聚乙二醇、聚丙二醇及該等之寡聚物、聚乙二醇脂肪酸酯、聚乙二醇烷基醚等。該等聚醚化合物較好包含10~5000mg/L，最好包含100~1000mg/L。
再者，若為含氮化合物，則列舉為聚伸乙基亞胺及其衍生物、聚乙烯基咪唑及其衍生物、聚乙烯基烷基咪唑及其衍生物、乙烯基吡咯啶酮與乙烯基烷基咪唑及其衍生物之寡聚物、詹納斯綠(janus green)B等之染料，且較好包含0.001~500mg/L，最好包含0.01~100mg/L。又，硫酸銅鍍敷浴之pH通常使用2以下。
本發明中作為陽極係使用可溶性陽極或不溶性陽極，以被鍍敷物作為陰極，對被鍍敷物施加電解銅鍍敷。逆電解脈衝方式，係首先係使用直流電流施加電解銅鍍敷。該情況下，陰極電流密度通常為0.5~7A/dm2 ，最好為1~5A/dm2 。
另一方面，電解銅鍍敷步驟之最終階段使用之逆電解脈衝中，正(鍍敷側)之電流(陰極電流密度)Ai及負(剝離側)之電流(陰極電流密度)Bi較好設Bi在0.5~7A/dm2 ，尤其在1~5A/dm2 之範圍內，且Ai/Bi=1/2~1/5之範圍，且正(鍍敷側)之脈衝時間At及負(剝離側)之脈衝時間Bt較好設Bt在1.0~10ms之範圍內且At/Bt=5~50。
使用逆電解脈衝之鍍敷時間較好為1~10分鐘左右，又，較好為總電解銅鍍敷時間之1/3~1/100，尤其是1/4~1/75，更好為1/5~1/50。使用逆電解脈衝式之鍍敷時間在小於上述範圍時，會有無法獲得足夠密著性之問題，當超過上述範圍時，會有電解銅鍍敷皮膜之物性，尤其是抗張力、伸長率惡化之問題。
又，配線層係，首先使用直流電流，藉由使用增層層合基板之製造中使用之習知電解銅鍍敷浴(例如，填孔用或金屬鑲嵌法用等之硫酸銅鍍敷浴)之電解銅鍍敷(具體而言，可與上述逆電解脈衝方式中例示之第一電解銅鍍敷浴及使用直流電流之鍍敷條件相同)而形成配線層，在最終階段(最終步驟)中，例如以直流電流，藉由使用含有含硫化合物與含氮化合物作為有機添加劑，且不含聚醚化合物之電解銅鍍敷浴，或藉由使用包含含有硫及氮之化合物，且不含聚醚化合物之電解銅鍍敷浴(第二電解銅鍍敷浴)之電解銅鍍敷，在配線層表面形成粗糙面(該方法有時稱為二種鍍敷浴方式)。
該情況下，作為用以使配線層表面形成粗糙面所用之電解銅鍍敷浴(第二電解銅鍍敷浴)為例如含有以銅離子(Cu2+ )計為10~65g/L，硫酸為20~250g/L，氯化物離子(Cl- )為20~100mg/L之硫酸銅，進而，作為貫通孔鍍敷用、填孔用或金屬鑲嵌法用硫酸銅鍍敷浴中所用之有機添加劑，使用含有含硫化合物與含氮化合物且不含聚醚化合物，或含有含硫及氮之化合物且不含聚醚化合物者。
此時之含硫化合物、含氮化合物及聚醚化合物可列舉為分別與上述逆電解脈衝方式中例示之第一電解銅鍍敷相同者，且含硫化合物及含氮化合物於鍍敷浴中之濃度亦相同。
另一方面，作為含硫及氮之化合物列舉為噻唑及其衍生物，噻唑啉及其衍生物、苯并噻唑啉及其衍生物、繞丹寧(Rhodanine)及其衍生物、硫尿素及其衍生物、苯并噻唑及其衍生物、甲基藍、鈦黃(titanium yellow)等染料，且較好包含0.001~500mg/L，最好包含0.01~100mg/L。
由該第二電解銅鍍敷浴之電解銅鍍敷中，陰極電流密度通常為例如0.5~7A/dm2 ，最好為1~5A/dm2 之直流電流，但亦可使用上述逆電解脈衝方式中所例示之逆電解脈衝。
使用第二電解銅鍍敷浴之電解銅鍍敷之鍍敷時間較好為1~10分鐘左右，又，較好為總電解銅鍍敷時間之1/3~1/100，尤其是1/4~1/75，更好為1/5~1/50。
又，逆電解脈衝方式及二種鍍敷浴方式之任一方式，硫酸銅鍍敷浴之pH通常均使用2以下。又，電解溫度通常以20~30℃較適用。又，形成粗糙面之電解銅鍍敷(藉由逆電解脈衝之鍍敷，藉由第二電解銅鍍敷浴之鍍敷)可自前段之電解銅鍍敷(使用第一電解銅鍍敷，以直流電流鍍敷)連續實施，又亦可介隔實施習知洗淨或表面氧化膜除去處理。
又，電解銅鍍敷皮膜(配線層)厚度通常為5~40μm，其中，較好例如1/50以上，特別是1/20以上，且1/2以下，特別是1/3以下係藉由形成粗糙面之電解銅鍍敷形成，特別是，藉由形成粗糙面之電解銅鍍敷形成之厚度在0.1μm以上，較好為0.2μm以上，更好為0.5μm以上，且小於5μm，較好在4μm以下，更好在3μm以下。藉由形成粗糙面之電解銅鍍敷形成之厚度在低於上述範圍時，會有無法獲得足夠密著性之問題，當高於上述範圍時，會有電解銅鍍敷皮膜之物性，尤其是抗張力、伸長率惡化之問題。
以下，參照圖說明使用藉本發明之電解銅鍍敷形成配線層之方法而製造增層層合基板之方法之一例。
圖1顯示藉由半加成法製造增層層合基板之方法之一例。該方法為首先在前步驟中，在內層樹脂1上形成內層配線2a後，對在該內層配線2a上貼附絕緣樹脂11a(圖1(A))，對其藉由雷射照射而在絕緣樹脂11a上形成導通孔3，使該導通孔3及絕緣樹脂11a之表面經去鑽污處理(圖1(B))，施以觸媒21賦予(圖1(C))及無電解銅鍍敷(圖1(D))，在無電解銅鍍敷皮膜22上施加鍍敷阻劑4(圖1(E))，未被覆阻劑之圖型經電解銅鍍敷處理，形成內層配線(電解銅鍍敷皮膜)2b(圖1(F))。此時，使用上述本發明之逆電解脈衝方式、二種鍍敷浴方式等之電解銅鍍敷，在配線層(電解銅鍍敷皮膜)表面形成粗糙面23(圖1(G))。接著，去除阻劑4(圖1(H))後，與觸媒21一起去除無電解銅鍍敷皮膜22(圖1(I))，進而重複貼附絕緣樹脂11b之步驟(圖1(J))，形成上層配線。以該方法可對導通孔與表面圖型材料(藉由圖型化之光阻劑露出之無電解銅鍍敷皮膜)同時進行電解銅鍍敷。
另外，圖2顯示藉由削除法製造增層層合基板之方法之一例。該方法為，首先，在前步驟中，於內層樹脂1上形成內層配線2a後，對於該內層配線2a上貼附貼有銅箔之絕緣樹脂(RCC樹脂)11a(圖2(A))，對其以雷射照射而在絕緣樹脂11a上形成導通孔3，使該導通孔3及絕緣樹脂11a表面經去鑽污處理(圖2(B))，施以觸媒21賦予(圖2(C))及無電解銅鍍敷(圖2(D))，在無電解銅鍍敷皮膜22上以電解銅鍍敷處理形成電解銅鍍敷皮膜2b(圖2(E))。此時，使用上述本發明之逆電解脈衝方式、二種鍍敷浴方式等之電解銅鍍敷，在配線層(電解銅鍍敷皮膜)表面形成粗糙面23(圖2(F))。接著，將蝕刻阻劑4施加於電解銅鍍敷皮膜2b上(圖2(G))，且與無電解銅鍍敷皮膜22、觸媒21及絕緣樹脂11a表面上之銅箔一起去除未被覆阻劑部分之電解銅鍍敷皮膜2b(圖2(H))，形成內層配線(電解銅鍍敷皮膜)2b，去除阻劑4(圖2(I))，進而重複貼附貼有銅箔之絕緣樹脂(RCC樹脂)11b之步驟(圖2(J))，形成上層配線層。該方法係使導通孔與基板表面全部一起進行電解銅鍍敷後，使基板表面之銅鍍敷圖型化。
又，關於電解銅鍍敷以外之處理，可採用習知方法，例如，可採用如下之方法。
(1)　導通孔形成處理
可採用習知開孔方法。例如，可藉由雷射照射開孔。另外，可採用特開2000-68644號公報、特開2002-134918號公報、特開2000-44799號公報等中所記載之方法。
(2)　去鑽污處理
可採用習知之去鑽污處理。例如，實施膨潤處理，以過錳酸溶液進行鑽污去除處理後進行中和處理。可採用特開2001-274549號公報、特開平3-204992號公報、特公平7-19959號公報等所記載之方法。
(3)　前處理
可採用習知前處理。例如，使用以陰離子性界面活性劑作為主要成分之溶液進行清潔處理，使用陽離子性界面活性劑作為主要成分之溶液進行促進觸媒賦予之調節處理，使用酸性溶液進行去除表面氧化膜之軟性蝕刻或微蝕刻處理，使上述清潔溶液與調節溶液成為一液化而進行清潔．調節處理之適當組合之處理。
(4)　觸媒賦予處理
可採用習知之觸媒賦予處理。例如，藉由錫-鈀氯化物之觸媒賦予處理，藉由敏化活化劑法之觸媒賦予處理，藉由鹼催化劑加速劑法之觸媒賦予處理等。
(5)　無電解銅鍍敷處理
可採用習知之無電解銅鍍敷處理。例如可使用鹼性浴、中性浴等，所使用之還原劑亦無特別限定。
(6)　阻劑形成
可採用習知之阻劑形成方法。例如，可以習知之樹脂製作之乾膜，在經遮罩之皮膜上按照表面圖型之方式，形成阻劑圖型。至於阻劑亦可採用正型、負型任一者，使用之樹脂亦無特別限定。
(7)　阻劑剝離處理
可採用習知之阻劑剝離處理。例如，可使用鹼性溶液將乾膜(阻劑)溶解去除。至於鹼性溶液列舉為氫氧化鈉溶液、氫氧化鉀溶液等。
(8)　無電解銅鍍敷去除處理
可採用習知之無電解銅鍍敷去除處理。例如，於半加成法中，使未層合有電解銅鍍敷之無電解銅鍍敷皮膜露出，但該無電解銅鍍敷皮膜可以酸性溶液去除。至於酸性溶液列舉為氯化鐵(II)水溶液、過硫酸水溶液等。
(9)　電解銅鍍敷去除處理
可採用習知之電解銅鍍敷去除處理。例如，於削除法中，使未層合阻劑之電解銅鍍敷皮膜露出，但該電解銅鍍敷皮膜係藉由例如硫酸-過氧化氫水溶液、氯化銅水溶液等習知之酸性溶液同時去除電解銅鍍敷與無電解銅鍍敷。
又，亦可採用習知之直接鍍敷工法。至於直接鍍敷工法係以Sn-Pd膠體、Pd觸媒、碳觸媒、導電性樹脂等處理，進行直接電解銅鍍敷。直接鍍敷工法尤其是對削除法有效，該情況下可省略上述(5)步驟或(3)、(4)步驟等。另外，亦可採用特開平5-335744號公報中所述之噴砂法取代上述(3)、(4)步驟。再者，電解銅鍍敷步驟之前，亦可自於含有填孔用有機添加劑之一種或兩種以上之溶液中預先進行浸漬處理後施行電解銅鍍敷。
本發明之方法中，藉由上述之電解銅鍍敷，使電解銅鍍敷皮膜(配線層)表面之表面粗糙度(Ra)在0.01μm以上，較好在0.02μm以上，更好在0.025μm以上，又更好在0.03μm以上，且最好為0.05μm以上，且在1μm以下，較好0.5μm以下，更好0.1μm以下，又更好小於0.1μm，最好0.09μm以下。低於上述範圍時，與層合樹脂之密著性惡化，而有以削除法之無電解銅鍍敷去除處理無法留下足夠之表面凹凸之問題。當超過上述範圍時，表面凹凸部分脆化，而有與層合樹脂之密著性變差之問題。該粗糙面上形成之配線層表面上可依據需要進行習知之洗淨處理，且藉由於增層層合基板之製造中使用之習知方法(例如，樹脂之塗佈及硬化，樹脂薄片之層合等)直接層合有機高分子絕緣層，而不使用以往之蝕刻步驟，僅藉由電解銅鍍敷步驟，可獲得增層層合基板中之配線層與絕緣樹脂之強固密著性。
另外，圖1、2係例示形成2層配線層者，但並不限於該等，且可依據用途在單面或兩面上形成一層或三層以上。
實施例
以下，列舉實驗例、比較實驗例及實施例具體說明本發明，但本發明不受下述實驗例及實施例之限制。
[實驗例1~6]
被鍍敷物係使用FR-4基材，以下表1~3中所示之處理步驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6)]係依序進行下述條件1-1(1次鍍敷)及條件2-1(2次鍍敷)。
電解銅鍍敷浴[I]之組成
硫酸銅5水鹽：200g/L
硫酸：50g/L
鹵化物離子：50mg/L
THRUCUP EVF-2A※2 (作為含有含S化合物之添加劑)：2.5ml/L
THRUCUP EVF-B※2 (作為含有聚醚化合物之添加劑)：10ml/L
THRUCUP EVF-T※2 (作為含有含N化合物之添加劑)：2ml/L
※2：上村工業(股)製造
步驟(C-6)之電解銅鍍敷條件
<條件1-1(1次鍍敷)>
電解銅鍍敷浴：電解銅鍍敷浴[I]
陰極電流密度：1.0A/dm2 (直流)
鍍敷時間：60分鐘
鍍敷溫度：25℃
<條件2-1(二次鍍敷)>
電解銅鍍敷浴：電解銅鍍敷浴[I]
鍍敷條件：如表4所示
評價所得電解銅鍍敷皮膜之表面粗糙度(Ra)及密著性。結果示於表4。再者，以掃描電子顯微鏡觀察實驗例1~4中所得之電解銅皮膜之表面，結果分別示於圖5(A)~(D)中。
評價方法
表面粗糙度(Ra)：以雷射顯微鏡(KEYENCE(股)製造之VK-8550)。
密著性強度之測定：依據JIS Z 1522為準，使用18mm寬黏著膠帶，依據JIS C 6481-1990 之「5.7拉伸剝離強度」為準實施。
銅之剝離試驗：依據JIS Z 1522為準，使用18mm寬黏著膠帶。在試料(電解銅鍍敷皮膜)表面上，以未殘留氣泡之方式將長度60mm之黏著膠帶新的一面以手指壓著，10秒後以與鍍敷面成直角方向迅速拉起剝離。且以目視觀察鍍敷皮膜是否附著於膠帶面上。
[實驗例7、8]
被鍍敷物係使用FR-4基材，以上表1~3中所示之處理步驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6)]係依序進行下述條件1-1(1次鍍敷)及條件2-2(2次鍍敷)。
電解銅鍍敷浴[II]-組成A
硫酸銅5水鹽：200g/L
硫酸：50g/L
鹵化物離子：50mg/L
-(S-(CH2 )3 -SO3 Na)2 (作為含S化合物)：5mg/L
聚伸乙基亞胺#600(作為含N化合物)：1mg/L
電解銅鍍敷浴[II]-組成B
硫酸銅5水鹽：100g/L
硫酸：150g/L
鹵化物離子：50mg/L
3-(苯并噻唑-2-疏基)-丙基磺酸鈉鹽(作為含S及N之化合物)：50mg/L
步驟(C-6)之電解銅鍍敷條件
<條件1-1(1次鍍敷)>
電解銅鍍敷浴：電解銅鍍敷浴[I]
陰極電流密度：1.0A/dm2 (直流)
鍍敷時間：60分鐘
鍍敷溫度：25℃
<條件2-2(二次鍍敷)>
電解銅鍍敷浴：如表5所示
陰極電流密度：3.0A/dm2 (直流)
鍍敷時間：5分鐘
鍍敷溫度：25℃
如實驗例1般評價所得電解銅鍍敷皮膜之表面粗糙度(Ra)及密著性。結果示於表5。再者，以掃描電子顯微鏡觀察實驗例7、8中所得之電解銅鍍敷皮膜表面，結果分別示於圖5(E)、(F)中。
[實驗例9、10]
被鍍敷物係使用FR-4基材，以上表1~3中所示之處理步驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6)]係依序進行下述條件1-1(1次鍍敷)及條件2-3(2次鍍敷)。
步驟(C-6)之電解銅鍍敷條件
<條件1-1(1次鍍敷)>
電解銅鍍敷浴：電解銅鍍敷浴[I]
陰極電流密度：1.0A/dm2 (直流)
鍍敷時間：60分鐘
鍍敷溫度：25℃
<條件2-3(二次鍍敷)>
電解銅鍍敷浴：電解銅鍍敷浴[I]
鍍敷條件：如表6所示
如實驗例1般評價所得電解銅鍍敷皮膜之表面粗糙度(Ra)及密著性。結果示於表6。
[實驗例11、12]
被鍍敷物係使用FR-4基材，以上表1~3中所示之處理步驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6)]係依序進行下述條件1-1(1次鍍敷)及條件2-4(2次鍍敷)。
步驟(C-6)之電解銅鍍敷條件
<條件1-1(1次鍍敷)>
電解銅鍍敷浴：電解銅鍍敷浴[I]
陰極電流密度：1.0A/dm2 (直流)
鍍敷時間：60分鐘
鍍敷溫度：25℃
<條件2-4(二次鍍敷)>
電解銅鍍敷浴：如表7所示
陰極電流密度：3.0A/dm2 (直流)
鍍敷時間：10分鐘
鍍敷溫度：25℃
如實驗例1般評價所得電解銅鍍敷皮膜之表面粗糙度(Ra)及密著性。結果示於表7。
[比較實驗例1]
被鍍敷物係使用FR-4基材，以上表1~3中所示之處理步驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6)]僅進行下述條件1-1(1次鍍敷)。
步驟(C-6)之電解銅鍍敷條件
<條件1-1(1次鍍敷)>
電解銅鍍敷浴：電解銅鍍敷浴[I]
陰極電流密度：1.0A/dm2 (直流)
鍍敷時間：60分鐘
鍍敷溫度：25℃
如實驗例1般評價所得電解銅鍍敷皮膜之表面粗糙度(Ra)及密著性。結果示於表8。
由上述實驗例1~12與比較實驗例1之對比，可知藉由本發明使表面形成粗糙面之電解銅鍍敷皮膜為可賦予高密著性者。且，由於銅之剝離試驗中並沒有任何銅附著，因此可了解藉由二次鍍敷形成之表面凹凸部分不會變成脆化。再者，可了解藉由改變二次鍍敷條件，可形成各種表面粗糙度(Ra)之粗糙面。
[實驗例13]
被鍍敷物係使用SUS板，以上表3中所示之處理步驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6)]係依序進行下述條件1-2(1次鍍敷)及條件2-5(2次鍍敷)。
步驟(C-6)之電解銅鍍敷條件
<條件1-2(1次鍍敷)>
電解銅鍍敷浴：電解銅鍍敷浴[I]
陰極電流密度：1.0A/dm2 (直流)
鍍敷時間：110分鐘
鍍敷溫度：25℃
<條件2-5(二次鍍敷)>
電解銅鍍敷浴：電解銅鍍敷浴[I]
鍍敷條件：如表9所示
評價所得電解銅鍍敷皮膜之膜厚、拉伸強度(抗張力)及伸長率。結果示於表9。
評價方法
‧在不傷及鍍敷皮膜下小心地從SUS板剝下，且沖壓成圖6所示之形狀及大小，製作試驗片。
‧以螢光X射線膜厚計測定試驗片中央部分之膜厚，作為試驗片鍍敷膜厚(d[mm])。
‧夾具間距離40mm，伸長速度4mm/min下測定伸張應力。
‧拉伸強度(T[gf/mm2 ])係由所測定之最大伸張應力(F[gf])、試驗片鍍敷膜厚度(d[mm])，由下式求得。
T[gf/mm2 ]=F[gf]/(10[mm]xd[mm])
‧伸長率(E[%])係自使試驗片伸張開始至皮膜斷裂為止之伸長尺寸(△L[mm])，由下式求得。下式中之20[mm]為試驗片中央部分之等寬部分之伸張前之長度(原尺寸)。
伸長率(E[%])=△L[mm]/20[mm]
‧測定係使用島津製作所製造之Autograph AGS-100D。
[實驗例14]
被鍍敷物係使用SUS板，以上表3中所示之處理步驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6)]係依序進行下述條件1-3(1次鍍敷)及條件2-6(2次鍍敷)。
步驟(C-6)之電解銅鍍敷條件
<條件1-3(1次鍍敷)>
電解銅鍍敷浴：電解銅鍍敷浴[I]
陰極電流密度：1.0A/dm2 (直流)
鍍敷時間：58分鐘
鍍敷溫度：25℃
<條件2-6(二次鍍敷)>
電解銅鍍敷浴：電解銅鍍敷浴[I]
鍍敷條件：如表10所示
如實驗例13般評價所得電解銅鍍敷皮膜之膜厚、伸張強度(抗張力)及伸長率。結果示於表10。
[比較實驗例2]
被鍍敷物係使用SUS板，以上表3中所示之處理步驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6)]僅進行下述條件2-7(2次鍍敷)。
步驟(C-6)之電解銅鍍敷條件
<條件2-7(二次鍍敷)>
電解銅鍍敷浴：電解銅鍍敷浴[I]
鍍敷條件：如表11所示
如實驗例13般評價所得電解銅鍍敷皮膜之膜厚、伸張強度(抗張力)及伸長率。結果示於表11。
[比較實驗例3]
被鍍敷物係使用SUS板，以上表3中所示之處理步驟形成電解銅鍍敷皮膜。電解銅鍍敷[步驟(C-6)]僅進行下述條件1-4(1次鍍敷)。
步驟(C-6)之電解銅鍍敷條件
<條件1-4(1次鍍敷)>
電解銅鍍敷浴：電解銅鍍敷浴[I]
陰極電流密度：1.0A/dm2 (直流)
鍍敷時間：115分鐘
鍍敷溫度：25℃
如實驗例13般評價所得電解銅鍍敷皮膜之膜厚、伸張強度(抗張力)及伸長率。結果示於表12。
由上述實驗例13、14與比較例2、3之對比，可知全部以逆電解脈衝鍍敷之比較例2之電解鍍敷皮膜之伸長率低，且鍍敷皮膜之延展性低。皮膜之延展性低時，於基板製造步驟中之熱處理中，皮膜會產生龜裂。通常，已知該評價中之伸長率若不在15%以上，尤其是不在20%以上之皮膜則容易產生上述龜裂。相對於此，可了解尤其是實驗例13之電解鍍敷皮膜之伸長率，鍍敷皮膜之延展性幾乎不降低，且與全部以直流鍍敷之比較實驗例3成為同等之值。
[實施例1]
藉由半加成法製作層合基板。
在貼銅之FR-4基板上(厚度0.4mm)上塗佈70μm厚度之味之素(股)製造之增層用絕緣樹脂(環氧樹脂)，且在150℃下硬化20分鐘。隨後，藉由雷射振盪裝置形成Φ100μm之導通孔。
接著，以上述表1、2所示之處理步驟(A-1~9及B-1~16)形成0.7μm厚度之無電解鍍敷皮膜，且在150℃下經退火處理30分鐘。施加鍍敷阻劑(水溶性類型之負型感光性乾膜光阻劑)後，進行電解銅鍍敷(藉由電解銅鍍敷同時進行填孔鍍敷及表面圖型鍍敷)。電解銅鍍敷係與實驗例2相同。
形成電路，以氫氧化鈉水溶液去除光阻劑後，藉由蝕刻(硫酸-過氧化氫蝕刻液處理)去除不要之無電解銅鍍敷皮膜形成電路，接著，塗佈70μm厚度之上述味之素(股)製造之增層用絕緣樹脂(環氧樹脂)，且在150℃下硬化20分鐘且重覆該步驟兩次，製作層合6層電路之層合基板。
在所得層合基板之電路(電解銅鍍敷皮膜)與絕緣樹脂之間具有實質上耐用之充分密著性。
[實施例2]
藉由削除法製作層合基板。
在松下電工製造之貼銅FR-4基板上(厚度0.2mm)上層合貼附有松下電工製造之樹脂(絕緣樹脂)之銅箔(FR-4)。隨後，藉由雷射振盪裝置形成Φ100之導通孔。
接著，以上述表1、2所示之處理步驟(A-1~9及B-1~16)形成0.7μm厚度之無電解鍍敷皮膜，繼續進行電解銅鍍敷(藉由電解銅鍍敷同時進行填孔鍍敷及表面圖型鍍敷)。電解銅鍍敷係與實驗例3相同。
接著，施加蝕刻阻劑(水溶性類型之負型感光性乾膜光阻劑)後，藉由蝕刻(氯化銅(II)蝕刻液處理)去除不要之電解銅鍍敷皮膜及無電解銅鍍敷皮膜而形成電路，以氫氧化鈉水溶液去除阻劑，接著，層合貼附有松下電工製造之樹脂(絕緣樹脂)之銅箔(FR-4)且重覆該步驟2次，製作層合6層電路之層合基板。
在所得層合基板之電路(電解銅鍍敷皮膜)與絕緣樹脂之間具有實質上耐用之充分密著性。
[實施例3]
藉由半加成法製作層合基板。
在貼銅之FR-4基板上(厚度0.4mm)上塗佈70μm厚度之味之素(股)製造之增層用絕緣樹脂(環氧樹脂)，且在150℃下硬化20分鐘。隨後，藉由雷射振盪裝置形成Φ100μm之導通孔。
接著，以上述表1、2所示之處理步驟(A-1~9及B-1~16)形成0.7μm厚度之無電解鍍敷皮膜，且在150℃下經退火處理30分鐘。施加鍍敷阻劑(水溶性類型之負型感光性乾膜光阻劑)後，進行電解銅鍍敷(藉由電解銅鍍敷同時進行填孔鍍敷及表面圖型鍍敷)。電解銅鍍敷係與實驗例7相同。
形成電路，以氫氧化鈉水溶液去除阻劑後，藉由蝕刻(硫酸-過氧化氫蝕刻液處理)去除不要之無電解銅鍍敷皮膜，形成電路，接著，塗佈70μm厚度之上述味之素(股)製造之增層用絕緣樹脂(環氧樹脂)，且在150℃下硬化20分鐘且重覆該步驟兩次，製作層合6層電路之層合基板。
在所得層合基板之電路(電解銅鍍敷皮膜)與絕緣樹脂之間具有實質上耐用之充分密著性。
[實施例4]
藉由削除法製作層合基板。
在松下電工製造之貼銅FR-4基板上(厚度0.2mm)上層合貼附有松下電工製造之樹脂(絕緣樹脂)之銅箔(FR-4)。隨後，藉由雷射振盪裝置形成Φ100μm之導通孔。
接著，以上述表1、2所示之處理步驟(A-1~9及B-1~16)形成0.7μm厚度之無電解鍍敷皮膜，繼續進行電解銅鍍敷(藉由電解銅鍍敷同時進行填孔鍍敷及表面圖型鍍敷)。電解銅鍍敷係與實驗例8相同。
接著，施加蝕刻阻劑(水溶性類型之負型感光性乾膜光阻劑)後，藉由蝕刻(氯化銅(II)蝕刻液處理)去除不要之電解銅鍍敷皮膜及無電解銅鍍敷皮膜，形成電路，以氫氧化鈉水溶液去除阻劑，接著，層合貼附有松下電工製造之樹脂(絕緣樹脂)之銅箔(FR-4)且重覆該步驟2次，製作層合6層電路之層合基板。
在所得層合基板之電路(電解銅鍍敷皮膜)與絕緣樹脂之間具有實質上耐用之充分密著性。
1．．．內層樹脂
2a．．．內層配線
2b．．．內層配線
3．．．導通孔
4．．．鍍敷阻劑
11a．．．絕緣樹脂
11b．．．絕緣樹脂
21．．．觸媒
22．．．無電解銅鍍敷皮膜
23．．．粗糙面
圖1為顯示包含本發明之電解銅鍍敷步驟之增層層合基板之製造方法(半加成法)之步驟之一例之說明圖。
圖2為顯示包含本發明之電解銅鍍敷步驟之增層層合基板之製造方法(削除法)之步驟之一例之說明圖。
圖3為以往之增層層合基板之製造方法(半加成法)之步驟之說明圖。
圖4為以往之增層層合基板之製造方法(削除法)之步驟之說明圖。
圖5為(A)實驗例1、(B)實驗例2、(C)實驗例3、(D)實驗例4、(E)實驗例7及(F)實驗例8中形成之電解銅鍍敷皮膜表面之掃描電子顯微鏡照片。
圖6為顯示實驗例13、14及比較例1~3中測定皮膜物性之試驗片形狀及尺寸之圖。

Claims (7)

  1. 一種增層層合基板之製造方法，其係包含藉由電解銅鍍敷而在有機高分子絕緣層上形成配線層，更於該配線層上層合有機高分子絕緣層之步驟之增層層合基板之製造方法，其特徵為藉由實施將形成上述配線層之電解銅鍍敷使用直流電以形成配線層之第一電解銅鍍敷、以及於形成上述配線層之電解銅鍍敷之最終步驟中，使用逆電解脈衝形成配線層之第二電解銅鍍敷，將上述配線層表面形成粗糙面，在形成該粗糙面之配線層表面上直接層合有機高分子絕緣層之增層層合基板之製造方法，其中在上述逆電解脈衝中，將鍍敷側之正的陰極電流密度Ai及剝離側之負的陰極電流密度Bi設定為Bi為0.5~7A/dm2 之範圍，Ai/Bi=1/2~1/5之範圍，將鍍敷側之正的脈衝時間At及剝離側之負的脈衝時間Bt設定為Bt為1.0~10ms之範圍，At/Bt=5~50。
  2. 如申請專利範圍第1項之增層層合基板之製造方法，其中藉由上述第二電解銅鍍敷所形成之厚度為上述配線層厚度之1/50以上，1/2以下。
  3. 如申請專利範圍第1項之增層層合基板之製造方法，其中上述配線層之厚度為5~40μ m。
  4. 如申請專利範圍第1項之增層層合基板之製造方法，其中藉由上述第二電解銅鍍敷所形成之厚度為0.1μ m以上，未達5μ m。
  5. 如申請專利範圍第1項之增層層合基板之製造方 法，其中將使用上述直流電流形成配線層之第一電解銅鍍敷以及使用上述逆電解脈衝形成配線層之電解銅鍍敷，皆使用含有作為有機添加劑之聚醚化合物之電解銅鍍敷浴來實施。
  6. 如申請專利範圍第5項之增層層合基板之製造方法，其中上述電解銅鍍敷浴，更具有作為有機添加劑之含硫化合物以及含氮化合物。
  7. 如申請專利範圍第1項之增層層合基板之製造方法，其中上述粗糙表面之表面粗糙度Ra為0.01~1μm。
TW097135485A 2007-09-19 2008-09-16 增層層合基板之製造方法 TWI479961B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007241833 2007-09-19

Publications (2)

Publication Number Publication Date
TW200930185A TW200930185A (en) 2009-07-01
TWI479961B true TWI479961B (zh) 2015-04-01

Family

ID=40494720

Family Applications (2)

Application Number Title Priority Date Filing Date
TW097135485A TWI479961B (zh) 2007-09-19 2008-09-16 增層層合基板之製造方法
TW102125056A TWI472280B (zh) 2007-09-19 2008-09-16 增層層合基板之製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW102125056A TWI472280B (zh) 2007-09-19 2008-09-16 增層層合基板之製造方法

Country Status (5)

Country Link
US (2) US20090092749A1 (zh)
JP (2) JP2009094489A (zh)
KR (2) KR101505623B1 (zh)
CN (1) CN101394711B (zh)
TW (2) TWI479961B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101505623B1 (ko) * 2007-09-19 2015-03-24 우에무라 고교 가부시키가이샤 빌드업 적층 기판의 제조 방법
US8114468B2 (en) 2008-06-18 2012-02-14 Boise Technology, Inc. Methods of forming a non-volatile resistive oxide memory array
JP5631281B2 (ja) * 2010-08-31 2014-11-26 京セラ株式会社 配線基板の製造方法及びその実装構造体の製造方法
KR20150017938A (ko) * 2013-08-08 2015-02-23 삼성전기주식회사 인쇄회로기판 및 그 제조방법
JP2016115823A (ja) * 2014-12-16 2016-06-23 イビデン株式会社 プリント配線板
US10051746B2 (en) 2014-12-16 2018-08-14 Amphenol Corporation High-speed interconnects for printed circuit boards
US12033930B2 (en) * 2020-09-25 2024-07-09 Intel Corporation Selectively roughened copper architectures for low insertion loss conductive features

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113590A (ja) * 1988-10-22 1990-04-25 Matsushita Electric Works Ltd 印刷配線板の製造方法
JP2002374066A (ja) * 2001-06-14 2002-12-26 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2006049574A (ja) * 2004-08-04 2006-02-16 Matsushita Electric Works Ltd 立体回路板の製造方法及び立体回路板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3433719A (en) * 1965-11-26 1969-03-18 Melpar Inc Plating process for printed circuit boards
JPH06318783A (ja) * 1993-05-10 1994-11-15 Meikoo:Kk 多層回路基板の製造方法
CN1117512C (zh) * 1994-12-01 2003-08-06 揖斐电株式会社 多层印刷电路板及其制造方法
US5876580A (en) * 1996-01-12 1999-03-02 Micromodule Systems Rough electrical contact surface
CN101106872B (zh) * 1997-07-08 2010-06-23 伊比登株式会社 印刷电路板及其制造方法
US6376049B1 (en) * 1997-10-14 2002-04-23 Ibiden Co., Ltd. Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole
US6609297B1 (en) * 1997-12-11 2003-08-26 Ibiden Co., Ltd. Method of manufacturing multilayer printed wiring board
JP2000031643A (ja) * 1998-07-08 2000-01-28 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2000049440A (ja) * 1998-07-28 2000-02-18 Matsushita Electric Works Ltd プリント配線用多層板の製造方法
JP2001210932A (ja) * 2000-01-26 2001-08-03 Matsushita Electric Works Ltd プリント配線板の製造方法
JP3328630B2 (ja) * 2000-03-06 2002-09-30 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
KR20020092444A (ko) * 2001-02-23 2002-12-11 가부시키 가이샤 에바라 세이사꾸쇼 구리-도금 용액, 도금 방법 및 도금 장치
JP4010489B2 (ja) * 2002-04-25 2007-11-21 愛知時計電機株式会社 膜式ガスメータ
JP2003229668A (ja) * 2002-12-16 2003-08-15 Toshiba Corp 多層配線装置の製造方法
JP4709575B2 (ja) * 2005-04-15 2011-06-22 福田金属箔粉工業株式会社 銅箔の粗面化処理方法及び粗面化処理液
KR101505623B1 (ko) * 2007-09-19 2015-03-24 우에무라 고교 가부시키가이샤 빌드업 적층 기판의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02113590A (ja) * 1988-10-22 1990-04-25 Matsushita Electric Works Ltd 印刷配線板の製造方法
JP2002374066A (ja) * 2001-06-14 2002-12-26 Ibiden Co Ltd 多層プリント配線板の製造方法
JP2006049574A (ja) * 2004-08-04 2006-02-16 Matsushita Electric Works Ltd 立体回路板の製造方法及び立体回路板

Also Published As

Publication number Publication date
JP2009094489A (ja) 2009-04-30
KR20140141558A (ko) 2014-12-10
CN101394711B (zh) 2012-07-04
KR20090030217A (ko) 2009-03-24
KR101621897B1 (ko) 2016-05-18
CN101394711A (zh) 2009-03-25
JP5828333B2 (ja) 2015-12-02
KR101505623B1 (ko) 2015-03-24
US20090092749A1 (en) 2009-04-09
TW201343029A (zh) 2013-10-16
TWI472280B (zh) 2015-02-01
TW200930185A (en) 2009-07-01
US20130056362A1 (en) 2013-03-07
JP2014030055A (ja) 2014-02-13

Similar Documents

Publication Publication Date Title
TWI479961B (zh) 增層層合基板之製造方法
EP0993241B1 (en) Copper coating
JP5184699B2 (ja) 金属表面に耐酸性を付与する組成物及び金属表面の耐酸性を改善する方法
TWI481325B (zh) 印刷配線板的製造方法及雷射加工用銅箔
JP2001291954A (ja) ビアフィリングめっき方法
WO2017108513A1 (en) Etching solution for copper and copper alloy surfaces
CN1336449A (zh) 铜或铜合金的微浸蚀剂、使用该剂的微浸蚀法和印刷线路版的制造方法
US11266025B2 (en) Electronic-component manufacturing method and electronic components
TWI707984B (zh) 用於銅及銅合金表面之表面處理劑及處理銅或銅合金表面之方法
TWI542730B (zh) 於銅或銅合金表面提供有機抗蝕膠的方法
US20210047734A1 (en) Pretreating liquid for electroless plating to be used during reduction treatment, and process for producing printed wiring board
JPWO2018181061A1 (ja) 表面処理銅箔及びこれを用いた銅張積層板
TWI442858B (zh) Production method of printed wiring board
KR20230050343A (ko) 프린트 배선판의 제조방법
JP2002060967A (ja) 銅または銅合金の表面処理法
US20220295645A1 (en) Method for optimized filling hole and manufacturing fine line on printed circuit board
JP2008218540A (ja) 配線基板の製造方法
JP2021136450A (ja) プリント配線板の製造方法、プリント配線板、シード層の製造方法、シード層及び半導体パッケージ
JP2012174769A (ja) プリント配線板の製造方法
JP2008088521A (ja) 深さの異なるビアへのめっき充填方法
JPH05167248A (ja) プリント配線板の製造方法
TW202408335A (zh) 印刷配線板之製造方法
JP2023150471A (ja) プリント配線板の製造方法、プリント配線板及び半導体パッケージ
JP2012019232A (ja) プリント配線板の製造方法
JP2001274549A (ja) 多層プリント配線板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees