JP2014030055A - ビルドアップ積層基板の製造方法 - Google Patents
ビルドアップ積層基板の製造方法 Download PDFInfo
- Publication number
- JP2014030055A JP2014030055A JP2013214304A JP2013214304A JP2014030055A JP 2014030055 A JP2014030055 A JP 2014030055A JP 2013214304 A JP2013214304 A JP 2013214304A JP 2013214304 A JP2013214304 A JP 2013214304A JP 2014030055 A JP2014030055 A JP 2014030055A
- Authority
- JP
- Japan
- Prior art keywords
- copper plating
- electrolytic copper
- plating
- wiring layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
- H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0723—Electroplating, e.g. finish plating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Electroplating And Plating Baths Therefor (AREA)
Abstract
【効果】有機高分子絶縁層と配線層との密着性を高めるために必須であった特殊なエッチング工程を省くことができ、高価なエッチング装置を使う必要がなく、経済的である。また、ビアフィルめっきに用いられる各種添加剤を含む種々の硫酸銅めっき浴をそのまま用いても表面の凹凸を様々な形状や粗さに形成することができることから、添加剤に起因する皮膜特性に応じて特殊なエッチング液を選択する必要もなく、積層する有機高分子絶縁層の材質及び物性に合わせて表面の凹凸を形成することも容易である。
【選択図】図1
Description
[1] 有機高分子絶縁層上に電気銅めっきにより配線層を形成し、該配線層上に更に有機高分子絶縁層を積層する工程を含むビルドアップ積層基板の製造方法であって、
上記配線層を形成する電気銅めっきを、ポリエーテル化合物を含む第1の電気銅めっき浴を用いて配線層を形成する第1の電気銅めっきと、上記配線層を形成する電気銅めっきの最終工程において、有機添加剤として、硫黄含有化合物と窒素含有化合物とを含み、ポリエーテル化合物を含まない、又は硫黄及び窒素を含有する化合物を含み、ポリエーテル化合物を含まない第2の電気銅めっき浴を用いて配線層を形成する第2の電気銅めっきとにより実施して上記配線層表面を粗面に形成し、該粗面に形成された配線層表面上に直接有機高分子絶縁層を積層することを特徴とするビルドアップ積層基板の製造方法。
[2] 上記粗面の表面粗さRaが0.01〜1μmであることを特徴とする[1]記載のビルドアップ積層基板の製造方法。
[3] 上記第2の電気銅めっきのめっき時間が、全電気銅めっき時間の1/5〜1/100であることを特徴とする[1]又は[2]記載のビルドアップ積層基板の製造方法。
[4] 上記配線層を形成する電気銅めっきを、直流電流を用いて実施することを特徴とする[1]乃至[3]のいずれかに記載のビルドアップ積層基板の製造方法。
[5] 上記第1の電気銅めっきを、直流電流を用いて実施し、上記第2の電気銅めっきを、逆電解パルスを用いて実施することを特徴とする[1]乃至[3]のいずれかに記載のビルドアップ積層基板の製造方法。
[6] 上記逆電解パルスにおいて、めっき側である正の陰極電流密度Ai及び剥離側である負の陰極電流密度Biを、Biが0.5〜7A/dm2の範囲で、Ai/Bi=1/2〜1/5の範囲とし、めっき側である正のパルス時間At及び剥離側である負のパルス時間Btを、Btが1.0〜10msの範囲で、At/Bt=5〜50とすることを特徴とする[5]記載のビルドアップ積層基板の製造方法。
[7] 上記第2の電気銅めっきにより形成される厚さが、上記配線層の厚さの1/50以上1/2以下であることを特徴とする[1]乃至[6]のいずれかに記載のビルドアップ積層基板の製造方法。
[8] 上記配線層の厚さが5〜40μmであることを特徴とする[1]乃至[7]のいずれかに記載のビルドアップ積層基板の製造方法。
[9] 上記第2の電気銅めっきにより形成される厚さが0.1μm以上5μm未満であることを特徴とする[1]乃至[8]のいずれかに記載のビルドアップ積層基板の製造方法。
本発明は、有機高分子絶縁層(一般的にはエポキシ樹脂等の絶縁樹脂の層)上に電気銅めっきにより配線層を形成し、該配線層上に更に有機高分子絶縁層を積層する工程を含むビルドアップ積層基板の製造方法である。本発明においては、この配線層(又は配線層を形成するための電気銅めっき皮膜)を形成する電気銅めっきの最終工程において、電気銅めっきにより配線層表面を粗面に形成し、この粗面に形成された配線層表面上に直接(即ち、他の層を介さずに)有機高分子絶縁層を積層する。
R1−S−(CH2)n−(O)p−SO3M …(1)
(R2)2N−CSS−(CH2)n−(CHOH)p−(CH2)n−(O)p−SO3M …(2)
R2−O−CSS−(CH2)n−(CHOH)p−(CH2)n−(O)p−SO3M …(3)
(式中、R1は水素原子、又は−(S)m−(CH2)n−(O)p−SO3Mで示される基、R2は各々独立して炭素数1〜5のアルキル基、Mは水素原子又はアルカリ金属、mは0又は1、nは1〜8の整数、pは0又は1である。)
公知の穴あけ方法が採用できる。例えば、レーザー照射により穴をあけることができる。また、特開2000−68644号公報(特許文献3)、特開2002−134918号公報(特許文献4)、特開2000−44799号公報(特許文献5)などに記載されている方法を採用することができる。
公知のデスミア処理が採用できる。例えば、膨潤処理を施し、過マンガン酸液によるスミア除去処理後、中和処理を行う。特開2001−274549号公報(特許文献6)、特開平3−204992号公報(特許文献7)、特公平7−19959号公報(特許文献8)などに記載されている方法を採用することができる。
公知の前処理を採用することができる。例えば、ノニオン性界面活性剤を主成分とする溶液を用いるクリーナー処理、カチオン性界面活性剤を主成分とする溶液を用いた触媒付与を促進するコンディショナー処理、酸性溶液を用いて表面酸化膜を除去するソフトエッチング又はマイクロエッチング処理、上記クリーナー溶液とコンディショナー溶液を1液化したクリーナー・コンディショナー処理などを適宜組み合わせて処理することができる。
公知の触媒付与処理を採用することができる。例えば、スズ−パラジウムコロイドによる触媒付与処理、センシダイジング−アクチベーター法による触媒付与処理、アルカリキャタリスト−アクセレレーター法による触媒付与処理などを採用することができる。
公知の無電解銅めっき処理が採用できる。例えばアルカリ性浴、中性浴などを用いることができ、使用される還元剤も特に限定されない。
公知のレジスト形成方法を採用することができる。例えば、公知の樹脂で作製されたドライフィルムで、マスクする皮膜上に表面パターンをかたどるようにレジストパターンを形成することができる。レジストとしてはポジ型、ネガ型のどちらも採用でき、用いられる樹脂も特に限定されない。
公知のレジスト剥離処理が採用できる。例えば、アルカリ性の溶液を用いてドライフィルム(レジスト)を溶解して除去することができる。アルカリ性溶液としては、水酸化ナトリウム溶液、水酸化カリウム溶液などが挙げられる。
公知の無電解銅めっき除去処理が採用できる。例えば、セミアディティブ法においては、電気銅めっきが積層されていない無電解銅めっき皮膜が露出するが、この無電解銅めっき皮膜は、酸性溶液で除去することができる。酸性溶液としては、塩化鉄(II)水溶液、過水硫酸水溶液などが挙げられる。
公知の電気銅めっき除去処理が採用できる。例えば、サブトラクティブ法においては、レジストが積層されていない電気銅めっき皮膜が露出するが、この電気銅めっき皮膜は、例えば硫酸−過酸化水素水溶液、塩化第二銅水溶液などの公知酸性溶液によって電気銅めっきと無電解銅めっきを同時に除去する。
被めっき物にFR−4基材を用いて、下記表1〜3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−1(1次めっき)及び条件2−1(2次めっき)を順に実施した。
硫酸銅5水塩:200g/L
硫酸:50g/L
塩化物イオン:50mg/L
スルカップEVF−2A※2(S含有化合物を含有する添加剤として):2.5ml/L
スルカップEVF−B※2(ポリエーテル化合物を含有する添加剤として):10ml/L
スルカップEVF−T※2(N含有化合物を含有する添加剤として):2ml/L
※2 上村工業(株)製
<条件1−1(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:60分
めっき温度:25℃
<条件2−1(2次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
めっき条件:表4に示されるとおり
表面粗さ(Ra):レーザー顕微鏡((株)キーエンス製 VK−8550)による。
密着性強度の測定:粘着テープとしてJIS Z 1522に準拠した18mm幅のものを用い、JIS C 6481-1990の「5.7 引き剥がし強さ」に準拠して実施した。
銅の剥離テスト:粘着テープとしてJIS Z 1522に準拠した18mm幅のものを用いた。試料(電気銅めっき皮膜)の表面に、粘着テープの新しい面を、長さ60mm指で気泡が残らないように圧着し、10秒後にめっき面に直角の方向にすばやく引き剥がした。テープ側へのめっき皮膜の付着の有無を目視により観察した。
被めっき物にFR−4基材を用いて、上記表1〜3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−1(1次めっき)及び条件2−2(2次めっき)を順に実施した。
硫酸銅5水塩:200g/L
硫酸:50g/L
塩化物イオン:50mg/L
−(S−(CH2)3−SO3Na)2(S含有化合物として):5mg/L
ポリエチレンイミン#600(N含有化合物として):1mg/L
硫酸銅5水塩:100g/L
硫酸:150g/L
塩化物イオン:50mg/L
3−(ベンゾチアゾリル−2−メルカプト)−プロピルスルホン酸ナトリウム塩(S及びN含有化合物として):50mg/L
<条件1−1(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:60分
めっき温度:25℃
<条件2−2(2次めっき)>
電気銅めっき浴:表5に示されるとおり
陰極電流密度:3.0A/dm2(直流)
めっき時間:5分
めっき温度:25℃
被めっき物にFR−4基材を用いて、上記表1〜3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−1(1次めっき)及び条件2−3(2次めっき)を順に実施した。
<条件1−1(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:60分
めっき温度:25℃
<条件2−3(2次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
めっき条件:表6に示されるとおり
被めっき物にFR−4基材を用いて、上記表1〜3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−1(1次めっき)及び下記条件2−4(2次めっき)を順に実施した。
<条件1−1(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:60分
めっき温度:25℃
<条件2−4(2次めっき)>
電気銅めっき浴:表7に示されるとおり
陰極電流密度:3.0A/dm2(直流)
めっき時間:10分
めっき温度:25℃
被めっき物にFR−4基材を用いて、上記表1〜3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−1(1次めっき)のみを実施した。
<条件1−1(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:60分
めっき温度:25℃
被めっき物としてSUS板を用いて、上記表3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−2(1次めっき)及び条件2−5(2次めっき)を順に実施した。
<条件1−2(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:110分
めっき温度:25℃
<条件2−5(2次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
めっき条件:表9に示されるとおり
・SUS板より、めっき皮膜を傷つけないように注意しながら引き剥がして、図6に示される形状及びサイズに打ち抜き、試験片を作製する。
・試験片中央部の膜厚を蛍光X線膜厚計にて測定し、試験片めっき膜厚(d[mm])とする。
・チャック間距離を40mm、引張速度を4mm/minとし、引張応力を測定する。
・引張強度(T[gf/mm2])は、測定された最大引張応力(F[gf])、試験片めっき膜厚(d[mm])から下記式により求める。
T[gf/mm2]=F[gf]/(10[mm]×d[mm])
・伸び率(E[%])は、試験片を引っ張り始めてから皮膜が破断するまでに伸びた寸法(ΔL[mm])から下記式により求める。下記式中の20[mm]は、試験片中央部の等幅部分の引っ張り前の長さ(原寸)である。
伸び率(E[%])=ΔL[mm]/20[mm]
・測定には、島津製作所製 オートグラフAGS−100Dを用いた。
被めっき物としてSUS板を用いて、上記表3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−3(1次めっき)及び条件2−6(2次めっき)を順に実施した。
<条件1−3(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:58分
めっき温度:25℃
<条件2−6(2次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
めっき条件:表10に示されるとおり
被めっき物としてSUS板を用いて、上記表3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件2−7(2次めっき)のみを実施した。
<条件2−7(2次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
めっき条件:表11に示されるとおり
被めっき物としてSUS板を用いて、上記表3に示される処理工程にて電気銅めっき皮膜を形成した。電気銅めっき[工程(C−6)]は、下記条件1−4(1次めっき)のみを実施した。
<条件1−4(1次めっき)>
電気銅めっき浴:電気銅めっき浴[I]
陰極電流密度:1.0A/dm2(直流)
めっき時間:115分
めっき温度:25℃
セミアディティブ法により積層基板を作製した。
銅張りFR−4基板上(厚み0.4mm)に、味の素(株)製ビルドアップ用絶縁樹脂(エポキシ樹脂)を70μmの厚さに塗布し、150℃で20分間硬化させた。その後、レーザー発振装置によりφ100μmのビアホールを形成した。
サブトラクティブ法により積層基板を作製した。
松下電工製銅張りFR−4基板上(厚み0.2mm)に、松下電工製樹脂(絶縁樹脂)付銅箔(FR−4)を積層した。その後、レーザー発振装置によりφ100μmのビアホールを形成した。
セミアディティブ法により積層基板を作製した。
銅張りFR−4基板上(厚み0.4mm)に、味の素(株)製ビルドアップ用絶縁樹脂(エポキシ樹脂)を70μmの厚さに塗布し、150℃で20分間硬化させた。その後、レーザー発振装置によりφ100μmのビアホールを形成した。
サブトラクティブ法により積層基板を作製した。
松下電工製銅張りFR−4基板上(厚み0.2mm)に、松下電工製樹脂(絶縁樹脂)付銅箔(FR−4)を積層した。その後、レーザー発振装置によりφ100μmのビアホールを形成した。
11a,11b 有機高分子絶縁層(絶縁樹脂)
2a,2b 配線層(内層配線)
20 エッチングにより形成した凹凸
21 触媒
22 無電解めっき皮膜
23 電気銅めっきにより形成した凹凸(粗面)
3 ビアホール
4 レジスト
Claims (9)
- 有機高分子絶縁層上に電気銅めっきにより配線層を形成し、該配線層上に更に有機高分子絶縁層を積層する工程を含むビルドアップ積層基板の製造方法であって、
上記配線層を形成する電気銅めっきを、ポリエーテル化合物を含む第1の電気銅めっき浴を用いて配線層を形成する第1の電気銅めっきと、上記配線層を形成する電気銅めっきの最終工程において、有機添加剤として、硫黄含有化合物と窒素含有化合物とを含み、ポリエーテル化合物を含まない、又は硫黄及び窒素を含有する化合物を含み、ポリエーテル化合物を含まない第2の電気銅めっき浴を用いて配線層を形成する第2の電気銅めっきとにより実施して上記配線層表面を粗面に形成し、該粗面に形成された配線層表面上に直接有機高分子絶縁層を積層することを特徴とするビルドアップ積層基板の製造方法。 - 上記粗面の表面粗さRaが0.01〜1μmであることを特徴とする請求項1記載のビルドアップ積層基板の製造方法。
- 上記第2の電気銅めっきのめっき時間が、全電気銅めっき時間の1/5〜1/100であることを特徴とする請求項1又は2記載のビルドアップ積層基板の製造方法。
- 上記配線層を形成する電気銅めっきを、直流電流を用いて実施することを特徴とする請求項1乃至3のいずれか1項記載のビルドアップ積層基板の製造方法。
- 上記第1の電気銅めっきを、直流電流を用いて実施し、上記第2の電気銅めっきを、逆電解パルスを用いて実施することを特徴とする請求項1乃至3のいずれか1項記載のビルドアップ積層基板の製造方法。
- 上記逆電解パルスにおいて、めっき側である正の陰極電流密度Ai及び剥離側である負の陰極電流密度Biを、Biが0.5〜7A/dm2の範囲で、Ai/Bi=1/2〜1/5の範囲とし、めっき側である正のパルス時間At及び剥離側である負のパルス時間Btを、Btが1.0〜10msの範囲で、At/Bt=5〜50とすることを特徴とする請求項5記載のビルドアップ積層基板の製造方法。
- 上記第2の電気銅めっきにより形成される厚さが、上記配線層の厚さの1/50以上1/2以下であることを特徴とする請求項1乃至6のいずれか1項記載のビルドアップ積層基板の製造方法。
- 上記配線層の厚さが5〜40μmであることを特徴とする請求項1乃至7のいずれか1項記載のビルドアップ積層基板の製造方法。
- 上記第2の電気銅めっきにより形成される厚さが0.1μm以上5μm未満であることを特徴とする請求項1乃至8のいずれか1項記載のビルドアップ積層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013214304A JP5828333B2 (ja) | 2007-09-19 | 2013-10-15 | ビルドアップ積層基板の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007241833 | 2007-09-19 | ||
JP2007241833 | 2007-09-19 | ||
JP2013214304A JP5828333B2 (ja) | 2007-09-19 | 2013-10-15 | ビルドアップ積層基板の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008234173A Division JP2009094489A (ja) | 2007-09-19 | 2008-09-12 | ビルドアップ積層基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014030055A true JP2014030055A (ja) | 2014-02-13 |
JP5828333B2 JP5828333B2 (ja) | 2015-12-02 |
Family
ID=40494720
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008234173A Pending JP2009094489A (ja) | 2007-09-19 | 2008-09-12 | ビルドアップ積層基板の製造方法 |
JP2013214304A Expired - Fee Related JP5828333B2 (ja) | 2007-09-19 | 2013-10-15 | ビルドアップ積層基板の製造方法 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008234173A Pending JP2009094489A (ja) | 2007-09-19 | 2008-09-12 | ビルドアップ積層基板の製造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US20090092749A1 (ja) |
JP (2) | JP2009094489A (ja) |
KR (2) | KR101505623B1 (ja) |
CN (1) | CN101394711B (ja) |
TW (2) | TWI479961B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101505623B1 (ko) * | 2007-09-19 | 2015-03-24 | 우에무라 고교 가부시키가이샤 | 빌드업 적층 기판의 제조 방법 |
US8114468B2 (en) | 2008-06-18 | 2012-02-14 | Boise Technology, Inc. | Methods of forming a non-volatile resistive oxide memory array |
JP5631281B2 (ja) * | 2010-08-31 | 2014-11-26 | 京セラ株式会社 | 配線基板の製造方法及びその実装構造体の製造方法 |
KR20150017938A (ko) * | 2013-08-08 | 2015-02-23 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
JP2016115823A (ja) * | 2014-12-16 | 2016-06-23 | イビデン株式会社 | プリント配線板 |
US10051746B2 (en) | 2014-12-16 | 2018-08-14 | Amphenol Corporation | High-speed interconnects for printed circuit boards |
US12033930B2 (en) * | 2020-09-25 | 2024-07-09 | Intel Corporation | Selectively roughened copper architectures for low insertion loss conductive features |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02113590A (ja) * | 1988-10-22 | 1990-04-25 | Matsushita Electric Works Ltd | 印刷配線板の製造方法 |
JPH06318783A (ja) * | 1993-05-10 | 1994-11-15 | Meikoo:Kk | 多層回路基板の製造方法 |
JP2002374066A (ja) * | 2001-06-14 | 2002-12-26 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP2003229668A (ja) * | 2002-12-16 | 2003-08-15 | Toshiba Corp | 多層配線装置の製造方法 |
JP2006049574A (ja) * | 2004-08-04 | 2006-02-16 | Matsushita Electric Works Ltd | 立体回路板の製造方法及び立体回路板 |
JP2009094489A (ja) * | 2007-09-19 | 2009-04-30 | C Uyemura & Co Ltd | ビルドアップ積層基板の製造方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3433719A (en) * | 1965-11-26 | 1969-03-18 | Melpar Inc | Plating process for printed circuit boards |
CN1117512C (zh) * | 1994-12-01 | 2003-08-06 | 揖斐电株式会社 | 多层印刷电路板及其制造方法 |
US5876580A (en) * | 1996-01-12 | 1999-03-02 | Micromodule Systems | Rough electrical contact surface |
CN101106872B (zh) * | 1997-07-08 | 2010-06-23 | 伊比登株式会社 | 印刷电路板及其制造方法 |
US6376049B1 (en) * | 1997-10-14 | 2002-04-23 | Ibiden Co., Ltd. | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole |
US6609297B1 (en) * | 1997-12-11 | 2003-08-26 | Ibiden Co., Ltd. | Method of manufacturing multilayer printed wiring board |
JP2000031643A (ja) * | 1998-07-08 | 2000-01-28 | Ibiden Co Ltd | 多層プリント配線板及びその製造方法 |
JP2000049440A (ja) * | 1998-07-28 | 2000-02-18 | Matsushita Electric Works Ltd | プリント配線用多層板の製造方法 |
JP2001210932A (ja) * | 2000-01-26 | 2001-08-03 | Matsushita Electric Works Ltd | プリント配線板の製造方法 |
JP3328630B2 (ja) * | 2000-03-06 | 2002-09-30 | イビデン株式会社 | プリント配線板及びプリント配線板の製造方法 |
KR20020092444A (ko) * | 2001-02-23 | 2002-12-11 | 가부시키 가이샤 에바라 세이사꾸쇼 | 구리-도금 용액, 도금 방법 및 도금 장치 |
JP4010489B2 (ja) * | 2002-04-25 | 2007-11-21 | 愛知時計電機株式会社 | 膜式ガスメータ |
JP4709575B2 (ja) * | 2005-04-15 | 2011-06-22 | 福田金属箔粉工業株式会社 | 銅箔の粗面化処理方法及び粗面化処理液 |
-
2008
- 2008-09-11 KR KR1020080089715A patent/KR101505623B1/ko active IP Right Grant
- 2008-09-12 JP JP2008234173A patent/JP2009094489A/ja active Pending
- 2008-09-16 TW TW097135485A patent/TWI479961B/zh not_active IP Right Cessation
- 2008-09-16 TW TW102125056A patent/TWI472280B/zh not_active IP Right Cessation
- 2008-09-18 US US12/233,372 patent/US20090092749A1/en not_active Abandoned
- 2008-09-19 CN CN2008101609473A patent/CN101394711B/zh not_active Expired - Fee Related
-
2012
- 2012-11-01 US US13/666,357 patent/US20130056362A1/en not_active Abandoned
-
2013
- 2013-10-15 JP JP2013214304A patent/JP5828333B2/ja not_active Expired - Fee Related
-
2014
- 2014-10-28 KR KR1020140147264A patent/KR101621897B1/ko active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02113590A (ja) * | 1988-10-22 | 1990-04-25 | Matsushita Electric Works Ltd | 印刷配線板の製造方法 |
JPH06318783A (ja) * | 1993-05-10 | 1994-11-15 | Meikoo:Kk | 多層回路基板の製造方法 |
JP2002374066A (ja) * | 2001-06-14 | 2002-12-26 | Ibiden Co Ltd | 多層プリント配線板の製造方法 |
JP2003229668A (ja) * | 2002-12-16 | 2003-08-15 | Toshiba Corp | 多層配線装置の製造方法 |
JP2006049574A (ja) * | 2004-08-04 | 2006-02-16 | Matsushita Electric Works Ltd | 立体回路板の製造方法及び立体回路板 |
JP2009094489A (ja) * | 2007-09-19 | 2009-04-30 | C Uyemura & Co Ltd | ビルドアップ積層基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2009094489A (ja) | 2009-04-30 |
KR20140141558A (ko) | 2014-12-10 |
TWI479961B (zh) | 2015-04-01 |
CN101394711B (zh) | 2012-07-04 |
KR20090030217A (ko) | 2009-03-24 |
KR101621897B1 (ko) | 2016-05-18 |
CN101394711A (zh) | 2009-03-25 |
JP5828333B2 (ja) | 2015-12-02 |
KR101505623B1 (ko) | 2015-03-24 |
US20090092749A1 (en) | 2009-04-09 |
TW201343029A (zh) | 2013-10-16 |
TWI472280B (zh) | 2015-02-01 |
TW200930185A (en) | 2009-07-01 |
US20130056362A1 (en) | 2013-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5828333B2 (ja) | ビルドアップ積層基板の製造方法 | |
JP3594894B2 (ja) | ビアフィリングめっき方法 | |
TWI481325B (zh) | 印刷配線板的製造方法及雷射加工用銅箔 | |
JP4383863B2 (ja) | 低いプロフィールの結合向上を有する銅箔 | |
TWI240016B (en) | Micro-etching composition for copper or copper alloy, micro-etching method and method for manufacturing printed circuit board by using the micro-etching composition | |
JP2001308477A (ja) | 表面処理銅箔、キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法並びに銅張積層板 | |
EP1133220B1 (en) | Copper foil with low profile bond enhancement | |
JP5464722B2 (ja) | 微細回路の形成のためのエンベデッド用銅箔 | |
US6569543B2 (en) | Copper foil with low profile bond enahncement | |
WO2022039062A1 (ja) | プリント配線板の製造方法 | |
WO2005015966A1 (ja) | プリント配線板およびその製造方法 | |
JP2007109706A (ja) | 多層プリント配線板の製造方法 | |
JP2008218540A (ja) | 配線基板の製造方法 | |
JP2000261149A (ja) | 多層プリント配線板およびその製造方法 | |
JP5443157B2 (ja) | 高周波用銅箔及びそれを用いた銅張積層板とその製造方法 | |
WO2014136763A1 (ja) | レーザー加工用銅箔、キャリア箔付レーザー加工用銅箔、銅張積層体及びプリント配線板の製造方法 | |
JP2005171318A (ja) | プリント配線板とプリント配線板の製造方法 | |
JP2001274549A (ja) | 多層プリント配線板の製造方法 | |
JP2011134758A (ja) | プリント基板の製造方法及びプリント基板 | |
JP2007180324A (ja) | プリント基板及びその製造方法 | |
JPH07235766A (ja) | 内層用配線板の銅回路の処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151007 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5828333 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |