[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TWI314397B - Phase locked loop circuit - Google Patents

Phase locked loop circuit Download PDF

Info

Publication number
TWI314397B
TWI314397B TW093121765A TW93121765A TWI314397B TW I314397 B TWI314397 B TW I314397B TW 093121765 A TW093121765 A TW 093121765A TW 93121765 A TW93121765 A TW 93121765A TW I314397 B TWI314397 B TW I314397B
Authority
TW
Taiwan
Prior art keywords
phase
signal
clock signal
delay time
ref
Prior art date
Application number
TW093121765A
Other languages
English (en)
Other versions
TW200509539A (en
Inventor
Alberto O Adan
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200509539A publication Critical patent/TW200509539A/zh
Application granted granted Critical
Publication of TWI314397B publication Critical patent/TWI314397B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

1314397 九、發明說明： 本非臨柑申請案依據35 U.S.C. §119(a)主張對2003年7月 22曰於曰本申請的第2〇〇3·27793ι號專利申請案之優先 權其全部内容以引用方式併入於此。 【發明所屬之技術領域】 本發明係關於一種鎖相迴路電路。特定言之，本發明係 關於-種較佳係用於一通信裝置中之一頻率合成器之鎖相 迴路電路。 【先前技術】 傳統上一鎖相迴路（PLL)電路習知為用以合成二時脈信 號之一電路。 參考1說明一典型的鎖相迴路電路較佳係用於一通信裝 置。 參考2說明實施一非線性Iq_知特徵之一鎖相迴路電路。 參考3說明實施一線性知特徵之一鎖相迴路電路。 麥考4說明可操作以控制UP信號之脈衝寬度與dn信號之 脈衝寬度之一鎖相迴路電路。
參考1 : S_ Lo等人的「用於RF通信之i 8 v/3.5 mA GHz/300 MHz CMOS 雙 PLL頻率人士吳 Ώ
艰千σ成态IC」，Proc. IEEE 1998年訂製積體電路會議。 參考2 :第8-307258號日本特許公開專利公告案 參考3 :第6-85664號日本特許公開專利公告案 麥考4 :第2000-349626號日本特許公開專利公告案 但是，在上面提到的任何參考中，皆不考慮減少一鎖定 94865.doc 1314397 狀邊、中的相位雜訊。 本發明之一目的係提供— 相位雜訊之鎖相迴路電路。 種能夠減少一 鎖相狀態中之一 【發明内容】 攸據本發明 含：一柏仿h ·一 提仏~種鎖相迴路電路，其包 相位比較杰，其用以接 匕 時脈信號CLK並用以料夫老/考時脈信號卿與-時脈信號一二考 相位差信號取決於該參考時：相位115號，該
之間的一,〃、， 考卞脈^娩REF與該時脈信號CLK 曰1的相位差如；一充雪智、走中A 兮相w 電路，其用以產生取決於 μ相位差#唬之一輸出電流込，·— 該輸出電流!。轉換成一輸出，，慮“，其用以將 哭'，甘、輸出電壓；-受電壓控制的振盪 =用以產生—信號作為—時脈信號CLK，，該信號之頻 f:取决於β亥輸出電壓；以及—1/Ν除法器，其用以將該時 脈UCLK之頻率f。除以Ν，其中㈣一任意自然數，從而 將具有一頻率…之一信號作為時脈信號CLK提供給該相 匕車乂器其中將該相位比較器與該充電幫浦電路配置成 使在^知特徵中滿足一關係式反…^…’其中尺…標示在 丨~丨>~。情況下之一斜率Κρ，ΚΡ2標示在|Δ#△外情況下之— 斜率κρ ’ κρ係由Kp=dI〇/d△供所定義，而係標示一預定相 位誤差之一常數。 在本發明之—項具體實施例中，該相位比較器向該充電 幫浦電路輸出一 UP信號與一 DN信號作為相位差信號，該 相位比較器包括：一決定區段，其用以採取一方式決定— 94865.doc 1314397 可變延遲時間Td以使該可變延遲時間Td隨著對應於該相位 差Δρ之延遲時間Τρ變小而變大或保持不變；一產生區 段，其用以在該時脈信號CLK之相位在該參考時脈信號 REF之相位後時，產生脈衝寬度與對應於該相位差知的延 遲時間Τρ與該可變延遲時間Td之和相等之—UP信號；以及 一產生區段，其用以在該時脈信號CLK之相位在該參考時 脈信號REF之相位前時，產生脈衝寬度與對應於該相位差 ~的延遲時間τρ與該可變延遲時間Td之和相等之一 dn信 號。 。 在本發明之—項具體實施例中，用以產生該υρ信號之 區奴包括一第一正反器，該第一正反器係用以接收該參考 時脈信號REF ’帛卩回應於該參考時脈信號聊之一上升 邊緣而大-UP# $，以及用以回應於__重設信號r而減 小該up信號；帛以產生該DN信號之區段包括—第二正反 器’該第二正反器係用以接收時脈信號clk，用以回應於 該時脈信號CLK之-上升邊緣而增大該膽信號，以及用 以回應於該重設信號R而減小該⑽信號；用以決定該可變 延遲時間Td之區段包括一可變延遲電路，該可變延遲電路 可操作以可變地調整向該第一正反器及該第二正反器輸入 的重設信號R之一延遲時間。 在本發明之-項具體實施例中，該可變延遲電路包括： :可變電阻’其可操作以延遲該重設信號R;…可變 控制區段，其可操作以依據該仰信號之脈衝寬度與該 唬之脈衝寬度來控制該可變電阻之值。 94865.d〇c 1314397 電晶體之 曰/ ^之—項具體實施例中，該可變電阻包括刪電 ㈣可變電阻㈣區段藉由控制該等刪 個別通道電阻之值來控制該可變電阻之值。 =本發明之-項具體實施例中，該等M〇s電晶體之個別 …壓Vx之控制’由以下表達式⑴來表示該電壓 [V, vx=广0 - LVx〇+(UP+DN) 對於（UP+DN) s Vx〇 對於（UP+DN) > Vx〇 (Ο 小因::本文所說明之發明使得可有利:提供-種能夠減 ^貞相狀態中之一相位雜訊之_鎖相迴路電路。 熟習此項技術者參考附圖來閱讀並瞭解下面詳細說明 後，將會明白本發明之該些及其他優點。 【實施方式】 N令贫口乃0 1顯示依據本發明之一鎖相迴路電路1〇之一範例性組 0 下面將藉由說明性範例並參考附圖來說明本發明。 1月s二 /丄 I上 . 態 該鎖相迴路電路嗎作以使_參考時脈信號REF之相位 :、一時脈信號CLK之相位匹西己。當該參考時脈信號㈣之 相位與該時脈信號CLK之相位匹配時，建立同步。一般將 建立同步之一狀態稱為該鎖相迴路電路1 〇之一鎖定狀態。 貞相迴路电路10包括一相位比較器1丨、—充電幫浦電 、—迴路隸1113、-受電壓控制之振以下稱 為 VCO」）14以及一 1/N除法器15。 該相位比較器Η接收該參考時脈信號咖與該時脈信號 94865.doc 1314397 CLK並將忒參考時脈信號ref之相位與該時脈信號CLKi 相位相比，從而向該充電幫浦電路12輸出一相位差信號， 該相位差信號取決於該參考時脈信號R E F與該時脈信號 CLK之間的一相位差△$。 當該時脈信號CLK之相位在該參考日夺脈信冑娜之相位 後時，該相位比較器η輸出一UP信號作為該相位差信號， 而當該時脈信號CLK之相位在該參考時脈信號REF之相位 前時，輸出-顧信號作為該相位差信號。依據該相位差 知來決定該UP信號之脈衝寬度與該DN信號之脈衝寬度。 該充電幫浦電路12向該迴路濾波器13輸出取決於該相位 差信號（即UP信號、DN信號）之一輪出電流。 該迴路渡波器13將從該充電幫浦電路12輸出之輸出電流 I。轉換成-輸出電壓。例如，藉由對該輸出電流Z。進行積 分並使用-低通渡波器來移除不必要的較高頻率成分而進 行此類轉換。 輸出-信號作為—時脈信號cLK，，該信號的 頻率f。取決於從該迴路較器13輸出的輸出電壓。 該1/N除法器丨5將該時脈信號CLK，之頻率f。除明n . 一 =自然幻，從而將具有—頻率⑽之—信號作為該時脈 L 5虎CLK«^供給相位比較器1 1。 圖2顯示在依據本發明之鎖相迴路電路 , 1 衣不該相 位比較器與該充電幫浦電路特徵的-輸出電流!。對相位差 赠一！。，特徵）之-範例。圖2中，以—實線標示該卜 雜。該垂直轴r。標示從該充電幫浦電路12輪出之一輸 94865.doc 1314397 出電流。該水平軸△供標示該相位比較器u所價剛 位差。 相 圖2所示1〇★特徵的特徵在於，在卜^情況下之—_ 率KP大於在M>~。情況下之—斜率％，其中％係由^ dl0/d卸定義，而係標示—預定相位誤差之一常數。Ρ 換言之’圖2所示的1〇，特徵滿足一關係式Κρ2>κ丨，复 中Κρ1標示在|△列>△外情況下之一斜率&，而示二 |Δί^ΔίνΙ·青況下之一斜率Κη。 τ '' •Η 可將KP1、Κρ2之值以及—斜率&之一知範圍（即 △外）適當設計成㉟免使該鎖相迴路電路1〇之鎖定狀 態不穩定’而且避免由於寄生振動而錯誤地將該鎖 電路10置於該鎖定狀態之外。 在將該鎖相迴路電路10置於該鎖定狀態中（即，△㈣之 情況)時，由於該較大Κρ斜率相當於較高迴路增益，因 此，該較大斜率心對應於較寬頻寬。因此，隨著在△㈣情 況下該斜率κρ變大，可減小該鎖定狀態中之—雜訊傳輸係 數:因此，可減少該鎖定狀態令之一相位雜訊。後面將說 明藉由該鎖相迴路電路1G而減少該相位雜訊之效果。 、在圖2所示的範例中，Kpi與Kp2係常數。但是，本發明 並不受此限制。例如，Κρΐ與&中的至少一個可為一變數 函數）。只要對於—任意△史，滿足關係式 KP2>KP1 ’均應將具有此類特徵之任何鎖相迴路電路 視為屬於本發明$ $ _ ^ 不士月之乾噚内，而不管.心1與&2十的每一個係 一常數或一變數。 94865.doc -10- 1314397 例如’可藉由相位比較器i丨產生該UP信號與該DN信號 (每一信號皆具有圖3所示之脈衝寬度）並藉由向該充電幫浦 電路12輸出該等所產生的up信號與DN信號來實施圖2所示 的Ι〇-Δρ特徵。 圖3顯示由該相位比較器11所產生的up信號與dn信號之 波形之一範例。 虽5亥時脈信號CLK之相位在該參考時脈信號REF之相位 後時（參見圖3之部分（a)) ’該相位比較器丨丨產生脈衝寬度 與對應於該相位差卸之一延遲時間Tp與一可變延遲時間L 之和相等之一UP信號。 田忒日^脈信號clk之相位在該參考時脈信號REF之相位 月'J時（參見圖3之部分（b))，該相位比較器丨〖產生脈衝寬度 、'子應於及相位差△供之一延遲時間與一可變延遲時間^ 之和相等之一 DN信號。 該相位比杈器11以一方式決定一可變延遲時間L，而使 知忒可變延遲時間Td隨著對應於該相位差~之延遲時間丁p 臭!、而憂大或保持不變。例如，可將該可變延遲時間L決 疋為與對應於該相位差~之延遲時間Tp成反比。 错由以此方式來決定該可變延遲時間。，隨著該相位差 Ay接近〇(即，該鎖相迴路電路1〇接近該鎖定狀態），該可 欠k遲日可間Td變大或保持不變。由於在△史=〇之附近區域 中X輸出电桃I。增加一對應於該可變延遲時間Td的量，因 此，上述情況使得~=〇之附近區域中的斜率Kp能夠大於 在#=〇之附近區域以外之一區域中的斜率Κ。 94865.doc 1314397 例如，可藉由回應於該參考時脈信號REF之一上升邊緣 而增大該up信冑，並藉由在該對應於相位差△供之延遲時 ^消逝後延遲用以將該仰信號減小一對應於該可變㈣ 叶間^^的$之時序，來產生圖3所示的up信號。 例如’可藉由回應於該時脈信號CLK之一上升邊緣而增 大該DN信號，並藉由在對應於該相位差#之延遲時間τ 消逝後延遲用以將該減小—對應於該可變延遲時? 門Td的里之日^序，來產生圖3所示的信號。 在圖3所示的範例中，說明可藉由調整由該相位比較器 Η所產生的UP與DN信號之脈衝寬度來滿足一關係^ ΚΡ2>ΚΡ1。但是，本發明並不受此限制。包括配置成滿1 該關係式Κρ2>Κρ1之相位比較器u與該充電幫浦電路以 任何鎖相迴路電路10皆應視為屬於本發明之範疇内。 &下面將把使用該CM0S技術而實施的鎖相迴路電路之組 恶作為依據本發明而實施該鎖相迴路電路之—範例來進行 說明。但是，本發明並不受此限制。可使用適用於 體積體電路之任何程序來實施依據本發明之鎖相 路。 电 圖4顯示圖3所示的相位比較器丨丨與充電幫浦電路η之— 電路組態之一範例。圖4所示的電 ^ 心、戶、現圖2所不的相 位比較器-充電幫浦之特徵（即1。_ ~特徵）。 該相位比較器U包括一正反器41、一正反器42及—可變 延遲電路43。該等正反器41、42之每一個皆可為⑼如 D型正反器。 94865.doc -12· 1314397 該正反器41接收該參考時脈信號REF，回應於該參考時 脈信號REF之一上升邊緣而增大該UP信號，並回應於一重 設信號R而減小該UP信號。 該正反器42接收該時脈信號CLK，回應於該時脈信號 CLK之一上升邊緣而增大該DN信號，並回應於該重設信 號R而減小該UP信號。 該可變延遲電路43可操作以可變地調整該重設信號R之 一延遲時間（即一重設路徑延遲）。將該重設信號R輸入至 該等正反器41與42之個別重新設定端子。 該可變延遲電路43包括：一可變電阻45，其可操作以延 遲該重設信號R ;以及一可變電阻控制區段46，其可操作 以依據該UP信號之脈衝寬度與該DN信號之脈衝寬度來控 制該可變電阻45之一值。 例如，可藉由一 RC電路來實施該重設信號R之延遲。在 圖4所示之範例中，藉由NMOS電晶體Mn(45a，45b)及電容 器C(45c，45d)來實施該RC電路。該可變電阻控制區段46 藉由控制該NMOS電晶體Mn(45a，45b)之個別閘極電壓而 可變地控制該等NMOS電晶體Mn(45a，45b)之個別通道電 阻之一值。在此情況下，該等NMOS電晶體Mn(45a，45b) 之個別通道電阻發揮與該可變電阻45 —樣之功能。 在圖4所示的範例中，該可變電阻控制區段46包括一邏 輯閘極47、一邏輯閘極48及一反相器49。 使用該邏輯閘極47與48來感測該UP信號與該DN信號。 將該邏輯閘極48之輸出耦合至一節點X。藉由該節點X處 94865.doc -13- 1314397 的電壓Vx來控制該等nm〇s電晶體Mn(45a，45b)之個別閘 極。郎點X處的平均電壓隨著該UP信號之脈衝寬度變大或 該DN信號之脈衝寬度變大而增加。 例如’以下面的表達式（2)來表示該節點X處的電壓Vx : νχ=|7τχ0 > 對於（UP+DN) s Vx〇 IV x〇+(UP+DN) ⑵ 對於（UP+DN) > Vx〇 在表達式（2)中，「up」標示該111>信號之一電壓值，而 DN」標不該DN信號之一電壓值。「（Up+DN)」標示一結 果作為一類比值’該結果係藉由將該UP信號之電壓值（一 數位值）加上該DN信號之電壓值（一數位值）而獲得。1與
Vx0各標不一類比信號。「n〇t (Up+DN)」標示一邏輯運 算。當（UP+DN)加到1時，該加法係一標準加法。 該反相器49係用於設定該節點χ處之一參考電壓Vx〇以使 付vx不變為零。藉由使用該反相器49，一關係式
Vx〇<Vx<Vdd4到滿足，其中Vx〇標示該反相器之一邏輯 跳脫電C，Vdd標示從一偏壓電路44供應之—電源供應電 壓。 圖5係顯示該鎖相迴路電路1〇中的主要信號之波形之一 乾例圖5中，REF」標示該參考時脈信號之一波形， 「CLK」標示該時脈信號之一波形，「up」標示該up信號 之波形’「DN」標示該DN信號之一波形，而「X」標示 該節點X處的電壓γχ之一波形。 圖5頌不汶日^脈彳§嬈CLK之相位比該參考時脈信號之 相位落後相位差該相位差對應於該延遲時間τ )之一情 94865.doc -14- 1314397 況。在此情況下，該相位比較Β11產生該up信號而使得該 up信號回應於該參考時脈信號REF之一上升邊緣而從一低 位準變為—高位準，且該仰信號回應於該重設信號r而從
一高位準變為一低位準，並且產生該DN信號而使得該DN 么號回應於該日丁脈化號CLK之一上升邊緣而從一低位準變 為一咼位準，且該UP信號回應於該重設信號尺而從一高位 準變為一低位準。 在圖5所不的範例中，將該UP信號之脈衝寬度Tw(UP)決 疋為泫延遲時間Tp與該£^信號之脈衝寬度Tw(DN)之和（即 TW(UP)= Tp+ TW(DN))。 田β亥參考時脈信號REF之相位與該時脈信號cLK之相位 匹配時，將該鎖相迴路電路1〇置入一鎖定狀態。在該鎖定 狀恝中’該UP信號與該DN信號相同，且該up信號之脈衝 見度TW(UP)與該DN信號之脈衝寬度Tw(DN)中每一脈衝寬 度皆等於一最小脈衝寬度§w(即，TW(UP)=TW(DN)=SW)。 在圖5所示的範例中，將該DN信號之脈衝寬度TW(DN)決 定為该最小脈衝寬度5W與一可變脈衝寬度5dn之和（即 TW(DN) = + 5dn)。5dn依據該UP信號之脈衝寬度TW(UP)而 變化。 以下面的表達式（3)來表示該可變脈衝寬度5dn :
Sdn=kxCxRM〇s ,
RmosS^4^) (3) 其中k : 一比例常數， c:電容器45c與45d中每一個之電容 94865.doc 1314397
Rmos :該可變電阻45之一電阻值 導電參 t .該等MOS電晶體45a與45b中每一個之 數（常數）。 V x :節點X處之一電壓。
Vth ··該等MOS電晶體45a與45b中每一個之一臨界電 當該時脈信號CLK的相位比該參考時脈信號咖之心 提前該相位差△,(該相位差對應於該延遲時間Τρ)時1相 位比較器U產生該UP信號與該随信號之方式與該時脈， 號CLK的才M立比該參考日夺脈信似邱的相位落後該相位差 Μ該相位差對應於該延遲時間Tp)之情況㈣。明確地 說’該相位比較器U產生該υρ信號而使得該⑽信號回應 於該參考時脈信號REF之一上升邊緣而從一低位準變為一 高位準，而該UP信號回應於該重設信號尺而從一高位準變 為一低位準。產生該DN信號而使得該DN信號回應於該時 脈信號CLK之-上升邊緣而從—低位準變為—高位準，而 且該UP#唬回應於該重設信號R而從—高位準變為一低位 準。 在此情況下，將該DN信號之脈衝寬度Tw(DN)決定為該 延遲時間τρ與該up信號之脈衝寬度丁w(up)之和（即Tw(DN) —tp+ TW(UP))。將該UP信號之脈衝寬度Tw(up)決定為該 最小脈衝寬度5W與一可變脈衝寬度心。之和（即Tw(up)=§w + 5dn)。 因此，在本發明之具體實施例中，可藉由調整從該相位 94S65.doc -16- 1314397 匕較為11輪出的相位差信號（該等UP與⑽信號）之時序來 實現在△㈣情況下之一大的斜率Kp。依據此方法，不需要 私加該鎖疋狀態中的充電幫浦電流。因此，不增加功率消 耗。因此，該鎖相迴路電路職佳地能用在需要低功率消 耗之-系統（例如藉由—可攜式電池而操作之—系統）中。 圖6顯示該鎖相迴路電路1〇之一模型。下面將說明，使 用此模型，如何能減少相位雜訊。 在圖6所示的模型中，假定以該充電幫浦電路η的輸出 &之電*雜3fi產生|§· ιη來表示該相位比較器i ^與充電幫 浦電路12中的所有雜訊。將該相位比較器u與該充電幫浦 電路12的組合之增益定義為Kp(即&以為)。 以下面的表達式（4)來表示從該電流雜訊產生器L至該 VCO 14的輸出之傳輸函數： Φ 厂 0s)—- 1 + ~N-s~ 其中φ。，：該VCO 14的輸出上之雜訊 In :輸入雜訊 F(s)/S :該迴路濾波器13之一傳輸函數 Ki :該VCO 14之增益 Kp = dI〇/dA^ 將該表達式（4)修改成
N :除法器之一因數 當在表達式（4)中(〇4〇 時 以下表達式（5): 94865.doc -17- (5) 1314397 φ„ Ν :. — Κ„ 從表達式⑺可瞭解，在—情況下之一相對較大 率Κρ能有效地減小該鎖定狀態中之相位雜訊。 圖7顯示藉由該鎖相迴路電路1〇之相位雜訊減小效果。 圖7顯示Κρ2=3χΚρα_情況。從圖7可瞭解，可 路頻帶邊緣之相位雜訊。 '"迴 熟習此項技術者將會明白並容易作出各種其他修改 不會脫離本發明之範德；^拉社 m ,, ^ 乾可及精神。因此，並不希望隨附 專利範圍受本文說明所限告丨丨，而廄料—從a 廣泛的解釋。而應心等巾請專利範圍作 【圖式簡單說明】 组:本發明的-鎖相迴路電路丨。之-範例性 組態之一圖式。 圖2係顯示依據本發明右 鎖相迴路電路10中的相位比 車乂态與e亥充電幫浦電路一 ^ θ 特徵（即―1。-知特徵）之一範例 之一圖式。 圖3係顯示由該相位比 心々孕乂益11產生的U Ρ信號舆D Ν信號之 波形之一範例之一圖式。 圖4係顯示圖I所示的相 卜 相位比車乂益11與充電幫浦電路12之 電路、、且L之一範例之—圖式。 :係顯示該鎖相迴路電路i。中的主 摩巳例之一圖式。 & 圖6係顯示該鎖相迴路電路1G之-模型之—圖式。 圖7係顯示藉由該鎖相 " 电路10之—相位雜訊減小效 94865.doc .18- 1314397 果之一圖式。 【主要元件符號說明】 10 鎖相迴路電路 11 相位比較器 12 充電幫浦電路 13 迴路濾波器 14 受電壓控制之振盈器 15 1/N除法器 41 正反器 42 正反器 43 可變延遲電路 44 偏壓電路 45 可變電阻 45a NMOS電晶體Μη 45b NMOS電晶體Μη 45c 電容器C 45d 電容器C 46 可變電阻控制區段 47 邏輯閘極 48 邏輯閘極 49 反相器 CLK 時脈信號 CLK' 時脈信號 DN 信號 94865.doc -19- 1314397 f〇 輸出電壓之頻率 I〇 輸出電流/電流雜訊產生器 κρ 斜率 Κρ1 丨卸〉情況下之一斜率κρ Κρ2 ^ 情況下之一斜率κρ R 重設信號 Ref 參考時脈信號 Td 可變延遲時間 Tp 延遲時間 TW(DN) DN信號之脈衝寬度 TW(UP) UP信號之脈衝寬度 UP 信號 Vdd 從偏壓電路44供應之電源供應電壓 Vx 節點X處的電壓 Vx〇 節點X處之參考電壓 X 節點 Αφ 相位差 94865.doc -20-

Claims (1)

13148^Ji2i765號專利申請案 中文申請專利範圍替換本(95年12月）f… … 十、申請專利範圍： （vm γ 1· 一種鎖相迴路電路，其包含： 相位比較0，其用以接收—參考時脈信號REF與— 時脈信號CLK並用以將該參考時脈信號REF之一相位與 該時脈信號CLK之一相位相比，從而輸出-相位差^ 號，該相位差信f虎取決於該參考時脈信號REF與該時脈 信號CLK之間的一相位差知； 一充電幫浦電路，其用以產生取決於該相位差信號之 一輸出電流I。； h、 f —迴路濾波器，其用以將該輸出電流I。轉換成一輸出 職 電壓； 一受電壓控制的振盪器’其用以產生一信號作為—時 脈信號CLK’，該信號之頻率f。取決於該輸出電壓；以及 (it 一 1/N除法器，其用以將該時脈信號CLK'之該頻率f。除 f： 以N，其中^^係一任意自然數，從而將具有一頻率匕/：^之 I 一信號作為該時脈信號CLK提供給該相位比較器， I 其中，該相位比較器與該充電幫浦電路係配置成使在 1 一 V知特徵中滿足關係式KP2>Kpl，其中Kpl標示在 Μ>δ<^。情況下之一斜率Kp，ΚΡ2標示在。情丨兄下之 一斜率Κρ ’ κρ係由Kp = dl0/d Δρ所定義，而知。係標示一 預定相位誤差之一常數。 2 ·如請求項1之鎖相迴路電路，其中： 該相位比較器向該充電幫浦電路輸出一 UP信號與— DN信號作為該相位差信號， 94865-951201.doc 1314397 該相位比較器包括： 決疋區段’其用以採取一方式決定一可變延遲時間 Td而使得該可變延遲時間Td隨著對應於該相位差⑭之一 延遲時間τρ變小而變大或保持不變； —產生區段’其用以在該時脈信號CLK之該相位在該 參考時脈#號REF之該相位後時’產生脈衝寬度與對應 於該相位差卸之一延遲時間Τρ與該可變延遲時間Td之和 相等之一 UP信號；以及 一產生區段，其用以在該時脈信號CLK之該相位在該 參考時脈彳§號REF之該相位前時’產生脈衝寬度與對應 於該相位差知之該延遲時間Tp與該可變延遲時間h之和 相等之一 DN信號。 3 ·如請求項2之鎖相迴路電路，其中： 用以產生該UP信號之該區段包括一第一正反器，該第 一正反器係用以接收該參考時脈信號REF，用以回應於 該參考時脈信號REF之一上升邊緣而增大該!^信號，並 用以回應於一重設信號R而減小該UP信號； 用以產生該DNjg號之該區段包括一第二正反器，該第 二正反器係用以接收該時脈信號CLK，用以回應於該時 脈信號CLK之一上升邊緣而增大該DN信號，並用以回應 於s亥重設信號R而減小該dn信號；以及 用以決定該可變延遲時間T d之該區段包括一可變延遲 電路，該電路可操作以可變地調整向該第一正反器與該 第二正反器輸入之該重設信號R之一延遲時間。 94865-951201.doc 1314397 4.如w求項3之鎖相迴路電路，其中： 該可變延遲電路包括： ^變電1¾ ’其可操作以延遲該重設信號R，·以及 二I變電阻控制區段，其可操作以依據該•號之該 脈衝寬度與該DN信號之該脈衝寬度來控制該可變電p且之 一值。 5·如明求項4之鎖相迴路電路，其中： §亥可變電阻包括MOS電晶體，以及 該可變電阻控制區段藉由控制該等M〇s電晶體之個別 通道電阻之一值來控制該可變電阻之該值。 6_如凊求項5之鎖相迴路電路，其中該等MOS電晶體之個 別閘極受一電壓Vx之控制，由以下表達式（1)來表示該電 壓 Vx : . Vx={Vx〇 對於（UP+DN) < Vx〇 Vx〇+(UP+DN)對於（Up+DN) > Vx〇 (1)。 94865-951201.doc
TW093121765A 2003-07-22 2004-07-21 Phase locked loop circuit TWI314397B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003277931A JP4082507B2 (ja) 2003-07-22 2003-07-22 位相同期回路

Publications (2)

Publication Number Publication Date
TW200509539A TW200509539A (en) 2005-03-01
TWI314397B true TWI314397B (en) 2009-09-01

Family

ID=34074677

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093121765A TWI314397B (en) 2003-07-22 2004-07-21 Phase locked loop circuit

Country Status (4)

Country Link
US (1) US7002382B2 (zh)
JP (1) JP4082507B2 (zh)
CN (1) CN1578150B (zh)
TW (1) TWI314397B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7978013B2 (en) * 2005-12-27 2011-07-12 Panasonic Corporation Phase synchronizing circuit
CN102931978B (zh) * 2011-08-09 2016-05-11 晨星软件研发(深圳)有限公司 相位调整装置以及其相关的时钟脉冲产生器以及调整相位的方法
EP3276538B1 (en) * 2016-07-25 2020-01-01 STMicroelectronics International N.V. Carrier signal generation circuit for a radio-frequency identification transponder device and method for generating a carrier signal
WO2019137889A1 (en) * 2018-01-12 2019-07-18 Koninklijke Philips N.V. System and method for clock recovery in wireless communications

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0685664A (ja) 1992-09-03 1994-03-25 Nec Ic Microcomput Syst Ltd チャージポンプ回路
JPH08307258A (ja) 1995-05-08 1996-11-22 Hitachi Denshi Ltd 周波数シンセサイザ
US6049233A (en) * 1998-03-17 2000-04-11 Motorola, Inc. Phase detection apparatus
JP2000349626A (ja) 1999-06-03 2000-12-15 Mitsubishi Electric Corp 半導体装置
US6300838B1 (en) * 1999-12-22 2001-10-09 International Business Machines Corporation Method and apparatus for derivative controlled phase locked loop systems

Also Published As

Publication number Publication date
US20050017773A1 (en) 2005-01-27
US7002382B2 (en) 2006-02-21
JP2005045562A (ja) 2005-02-17
TW200509539A (en) 2005-03-01
JP4082507B2 (ja) 2008-04-30
CN1578150A (zh) 2005-02-09
CN1578150B (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
JP5864507B2 (ja) 非重複クロック生成のための技術
JP3415304B2 (ja) クロック発生回路とプロセッサ
US6028488A (en) Digitally-controlled oscillator with switched-capacitor frequency selection
US6624706B2 (en) Automatic bias adjustment circuit for use in PLL circuit
US8816782B2 (en) Phase locked loop circuit having a voltage controlled oscillator with improved bandwidth
US7292079B2 (en) DLL-based programmable clock generator using a threshold-trigger delay element circuit and a circular edge combiner
US6919750B2 (en) Clock signal generation circuit used for sample hold circuit
US6639475B2 (en) PLL circuit
TWI314397B (en) Phase locked loop circuit
US11171654B1 (en) Delay locked loop with segmented delay circuit
JP5053413B2 (ja) 同期回路
US20040119544A1 (en) Differential charge pump and phase locked loop having the same
US7301413B2 (en) Voltage controlled oscillator and PLL circuit
US7639087B2 (en) Phase-locked loop
JP3659630B2 (ja) 電圧参照回路およびそれを用いた半導体回路装置
JP2004328280A (ja) スペクトラム拡散クロック発生回路
JP3461036B2 (ja) 周波数位相比較器
JP3370776B2 (ja) Ｐｌｌ回路
JP2004235688A (ja) 半導体集積回路
JP3812141B2 (ja) 分周器及びそれを用いたｐｌｌ回路
WO1998020407A1 (fr) Circuit integre a semi-conducteurs et micro-ordinateur
JP2004187199A (ja) 位相同期回路
US20050266816A1 (en) PLL synthesizer
JP2007274033A (ja) Ｐｌｌ回路及びチャージポンプ回路の駆動方法
JP2001274680A (ja) 位相同期回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees