[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

TW487922B - Semiconductor memory device having global bit line precharge circuits - Google Patents

Semiconductor memory device having global bit line precharge circuits Download PDF

Info

Publication number
TW487922B
TW487922B TW089112594A TW89112594A TW487922B TW 487922 B TW487922 B TW 487922B TW 089112594 A TW089112594 A TW 089112594A TW 89112594 A TW89112594 A TW 89112594A TW 487922 B TW487922 B TW 487922B
Authority
TW
Taiwan
Prior art keywords
wire
line
signal
universal
guide
Prior art date
Application number
TW089112594A
Other languages
English (en)
Inventor
Soon-Taeg Ka
Original Assignee
Hyundai Electronics Ind
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Ind filed Critical Hyundai Electronics Ind
Application granted granted Critical
Publication of TW487922B publication Critical patent/TW487922B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048Data bus control circuits, e.g. precharging, presetting, equalising
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409Read-write [R-W] circuits 
    • G11C11/4096Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Databases & Information Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Description

487922 :年 3 V 丨
—I ____——一 B7"~__ 五、發明說明(i ) 發明背景 發明頜城 (請先閱讀背面之注意事項再填寫本頁) 本發明係有關一種半導體記憶裝置,且更特別的是一 種具有兩個或更多個預充電電路的半導體記憶裝置,該半 導體記憶裝置能提供高速作業以及穩定讀取/書寫作業。 相關枝術說明 半導體記億裝置包含動態隨機存取記憶體(DRAM)以及像 具單一資料速率(SDK)的同步動態隨機存取記億體(SDRAM) 比如說一個單資料速率(SDR)同步動態隨機存取記億體和 一値雙重資料速率(DDR)同步動態隨機存取記億體。 於讀取作業中,半導體記億裝置會從已選出的記億體 單元讀取資料並經由一個通用1/〇(輸入/輸出)導線對將 之傳輸到一個外部電路上。於書寫作業中,該半導體記 憶裝置會經由該通用I/O導線對將資料書寫到選出的記 億體單元上。這些通用I/O導線對包含一個通用I/O導線 以及一個互補或倒置的通用I/O導線。該通用I/O導線對 會傳送一些相互間呈互補的資料信號。 經濟部智慧財產局員工消費合作社印製 該半導體記億裝置經由該通用I/O導線對傳送資料有3 種作業模式。於待機模式中亦即在開始謓取或書寫作業 之前,該通用I/O導線對是落在一個具有電力供應電壓 位準的狀態内。於資料傳輸模式中,其中該通用I/O導 線對之一例如某一個通用I/O導線會在吾人將資料加到 該通用I/O導線對上時會變成低位準。於預充電模式中, 吾人會將通用I/O導線預充電到電力供應電壓位準而準 一 3 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 487922 A7 五、發明說明(2 ) 備進行下一個讀取或書寫作業。 (請先閱讀背面之注意事項再填寫本頁) 第1圖係用以顯示一種具有習知預充電結構的半導體 記億裝置。 如第1圖所示,一種習知半導體記億體裝置包含:一 個通用I/O導線對,其中含有一個通用I/O導線610和一 個互補通用I/O導線/ GIO;許多耦合於該通用I/O導線對 上的組合排1 G 0和1 0 1 ; —個資料I / 0緩衝器1 1 3,係用於 從外部電路輸入一個輸入資料並將一個輸出資料輸出到 外部電路上;以及一個通用I/O導線的預充電電路112, 傺用於將該通用I/O導線對預充電到電力供應電壓位準。 於當作各組合排之一的組合排A 1 0 0中,許多含有一 些記億體單元的記億體單元陣列1 〇 2和1 0 3會儲存資料。 書寫驅動器1D6會經由一個區域I/O導線對LIO和/ LIO接 收來自該通用I /〇導線對的資料,而將該資料書寫到選 出的記億體單元上。感測放大器1 〇 7會感測並輸出已儲 存在所選出記憶體單元内的資料。另一個組合排例如組 合排B101會具有與組合排A1Q0相同的結構。 經濟部智慧財產局員工消費合作社印製 此時/在該通用I/O導線上的資料信號會肇因於許多 RC負載11G和111而受到延遲,這些負載是由分布在該通 用I/O導線對上的阻抗元件和電容元件所組成的。一般 而言,該資料信號的延遲是正比於該通用I/O導線對的 長度。 如第1圖所示,該組合排A 1 ϋ 0是落在遠離該資料I / 0 緩衝器1 1 3處而該組合排Β 1 Q 1則是落在靠近該資料I / 0 -4 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 487922 牟 '月、日 補充 五、發明說明(3 ) (請先閱讀背面之注意事項再填寫本頁) 緩衝器113處。參考符號表的是該通用I/O導線對 上與該組合排A 100销合的結點,而參考符號NB代表的 是該通用I/O導線對上與該組合排B 101耦合的結點。 第2圖傺用以顯示一種如第1圖所示之習知預充電結 構的電路圖。 參照第2圖,該預充電電路112包含:一個絹合於該 通用I/O導線對上的拉抬式驅動部分210; —個耦合於該 通用I/O導線對上的箝夾部分23G;以及一值預充電部分 2 5 0 〇 於傳輸模式中,例如當某一個通用I / 0導線G I 0的電壓 位準變低時,則該拉抬式驅動部分210會拉抬該互補通用 I / 0導線/ G I 0的電壓位準以回應該通用I / 0導線G I 0的低 電壓位準。該拉抬式驅動部分2 1 0包含兩個分別耦合於 一個電力供應電壓源(V c c )與該通用I / 0導線對之間的 P Μ 0 S電晶體P Μ 2 G 1和P Μ 2 G 2,其上每一個閘極都是交叉地 耦合於該通用I/O導線對上。 經濟部智慧財產局員工消費合作社印製 該箝夾部分230會使該通用I/O導線對的電壓位準維持 在開始讀取或書寫作業之前的電力供應電壓源上。該箝 夾部分230包含:一個耦合於一個電力供應電壓位準與 該通用I / 〇導線G I 0之間且其閘極是耦合於地線上的Ρ Μ 0 S 電晶體PM203;以及一個耦合於該互補通用I/O導線/ G I 0上且其閘極是耦合於地線上的P Μ 0 S電晶體P Μ 2 0 4。 該預充電部分25G會感測一個朝向該通用I/O導線對之 低電壓位準上的位準躍遷,然後再於預定時間之後使該 -5- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 487922 -A 12. 2! A7 -B7 五、發明說明( 置 裝 。生 準産 位號 壓信 電作I/ 應動用 供電通 力充補 電預互 該,該 到中與 電50線 充Z導 — 分 ο 預/ -3 I 對 電用 Μ充通 01預該 I/該測 用於偵 通會 壓 電 的 間 之 線 導 號 信 作 ua7?v 33 電 充 預 個 1 生 産 以 差 電 充 預 ο Ti G 中 其 0^0二 e 對 «» 瑷W震 回 7 電 以25充 電置預 充裝該 預電應 行充回 進預以 ο ο 1 i~II 質 3 G / 充 而預 ,行 / G 1 C 進 ϊ ρ ο 用 I I ? o G 通 I / 該]tG^ 對Γ口 f 會Μ / 6 作 I 5 J 2 動用 置電通 裝充補 線 導 號 置 裝 生 産 號 信 作 ij 電 充 預 該 含 包 閘 即 J1L 寥 個 線 導 ο / I 用 通 補 互 該 和 號 信 之 ο I G 線 導 ο / I—-1 用 通 該 得 取 以 輯 邏 即 非 的 號 信 之 器 相 反 個 bh TfVx 該 使 便 以 (請先閱讀背面之注意事項再填寫本頁) 閘 即 以 相 反 出 輸 的 一 到 遲應 延對 出會 輸號 的信 01出 D2輸 Ν 勺 閙36 即25 非置 該;毙。 使裝CG 更PP β | 丨延 ο 必 I 3 該 G 25自號 置來信 裝。作 遲間動 延時電 個定充 一 預預 及個該 與信 源作 壓動 電電 應充 供預 力該 電收 該接 於會 合極 耦閘 以其 是 且 6 I 5 pm. 2 _ .,之 置 ο 裝GI 電線 充導 預/0 ο I G 用 該通 該 號 該 〇 勺 6N 行 施 以 5 ο 2 Μ Ρ 澧 SB 晶 S -¾ 充 預 通號 補信 互作 該動 與電 源充 壓預 電該 應收 供接 力會 電極 該閘 於其 合 且 耦間 以之 是10 G 也 / 5 線 2導 -置h 裝I/ 電用 經濟部智慧財產局員工消費合作社印製
體 晶 IpBT 體 G 線示 晶號導顯 電信;I/O以 0S作ffil用 P 動通俗 些電補圖 這充互3 將預該第 該和 應 回 。以 0 ^ 相 供 用力在 通1對 一了 J該U線 行打該 & 6 將 ϋ 導 施 ο 目至 ο 以M2W 電I/ 加ΡΡΡ充用 Du VM- 9 CD 5 G 預通 M220PCI0種 - 準 一位 位線壓 低導電 的 準 第 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 487922
五、發明說明( 5 圖所示之組合排A之書寫作業中之位準躍遷的時序圖。 參照第3圖,於一讀取作業中,吾人會選出一個包含 於該組合排A 1 0 0之某一記億體單元陣列内的記億體單 元。該感測放大器1 〇 7會感測並放大儲存於已選出記億 體單元内的資料以便經由該區域I / 〇導線對把已放大的 資料輸出到該通用I / 〇導線對的結點N a上。然後,該已 放大的資料會透過結點N b從該結點N A被傳輸到該資料 I / 〇緩衝器1 1 3上。該資料I / 0緩衝器1 1 3則會把該已放大 的資料輸出到外部電路上。 用 通 該 由 經 當11 ,路 示電 所電 圖充 如預 該 感 會 低 時之 4 對 資線 導 該ot 輸I/ 傳用 對通 線該 導向 /0朝 η 個 (請先閱讀背面之注意事項再填寫本頁) 遷 躍G, 準PC 位ο- J I—I 的 G 上號 準信 位作 壓動 電電 充到 預電 該充 生預 産對 後線 之導 間/0 時 定 預 於 並 用 通 該 對 此 因 準 位 壓NA 電點 應結 供,點 力時結 電此 , 該 過
B 對 。線率P 丨導 衮 ο lyBl / -¾ _—I 充用 預通 的 該 峭在 陡布 有分 具為 形因 波會 的形 上波 C 的 上 預 的I/ 滑用 平通 有種 具 一 而示 11顯 1以 和!> ο 用 11俗 載圖 負 4 R 第 率 斜 電 充 第 如 於 對 相 在 對 線 導 經濟部智慧財產局員工消費合作社印製 圖 序 時 的 遷I/ 躍料 準資 位該 之 , 中中 業業 作作 寫寫 書書 之一 A 於 bF , 合 圖 組 4 之第 示照 所參 圖 器¾ 緩 通 該 B 到 N 送點 傳結 料到 資輸 該傳 將被 並 A 料 資 的 路 電 部 外 自 來 個 一 收 接I/ 會 用 ¾ 結 從 料 資 該 ο 上 對 線 導 驅 寫10 書 A 該排 後合 然組 § 某 之 上 該體 於億 含記 包出 個選 一 已 到的 寫内 書列 料陣 資元 該單 將體 會 億 6 J ο 記 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
487922 五、發明說明(6 ) 早兀上。 (請先閱讀背面之注意事項再填寫本頁) 此時,結點ΝΒ上的波形具有陡峭的預充電斜率。不 過,結點Ν Α上的波形會因為分布在該通用I / 0導線對上 的R C負載1 1 0和1 1 1而具有平滑的預充電斜率。 於該讀取或書寫作業中,雖然落在靠近該資料I/O緩 衝器處的各組合排沒有任何問題,但是於遠離該資料I / 0 緩衝器處的各組合排中該通用I / 〇導線對内的位準躍遷 會駐因為各RC負載而受到延遲。所以,可能會因為平滑 的預充電斜率而在猝發模式内發生資料重疊現象。 為了解決該問題,吾人會使該預充電電路落在該通用 I/O導線對的中點上。不過,該通用I/O導線對的預充電 時序並不會依照各組合排的位置而呈相等。此外,於高 頻作業中,吾人可能無法使結點N a和Ν β完全預充電到 該電力供應電壓位準。結果,具有習知預充電結構的該 半導體記億裝置可能無法確保高速度的作業,且可能會 發生資料不合格的現象。 發明總沭 經濟部智慧財產局員工消費合作社印製 所以,·本發明的目的是提供一種具有兩個落在該通用 I/O導線對的兩個端點上而能夠提供高速作業以及穩定 讀取/書寫作業之預充電電路的半導體記億裝置。 所以,根據本發明某一槪念而提供的一種具有習知預 充電結構的半導體記億裝置包括:許多通用I/O導線對, 各含有一個通用I/O導線和一個互補通用I/O導線;一値 資料I/O緩衝器機制,俗耦合於該通用I/O導線對上,以 ~ 8 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 487922 /:儀1正 年月FJ ^ v A7 〜一.5一 B7 五、發明說明(7 ) 並組 料多 資許 勺 fyp ·, 入上 輸路 路電 電部 部外 外到 從送 送傳 傳料 對資 線將 導對 /0線 gl導 用 ο 通I/ 該用 由通 經該 便由 該組 ,一 料第 資的 存上 儲對 便線 以導 上/0 TX 對用 線通 I/於 用 合 通耦 該個 於一 合 : 耦含 係包 hF , 拶 排 合 合組 第 該 / b I t 用在 通落 該是 於排 合 合 耦組 個二 一 第 及該 以 中 ,其 uhr 衫 , 合排 第 的 上 對 線 導 合 該 近 靠 更 排 合 組 生 I/産 料號 資信 處 制 機 器 Αϊηιιν 緩 制 控 的 號 信 制 控 生 産 於 用 個 分 中 業 作 寫 書 和 業 作 取 讀 在 號 信 制 控 該 置 裝 合通 組該 一 測 第感 該會 近置 靠裝 在電 落充 個預 1 1 ; 第 準該 位 , 二置 第裝 和電 準充 位預 1 1 第第 有的 具處 別排 充 預 對 線 導 ο / I 用 通 該 使 並 遷 躍 準 位 個 1 的 對 線 導 ο / I 用 一二 及第 以該 •, , 準置 位裝 二電 第充 的預 中二 業第 作的 寫處 書排 在合 號組 信二 制第 控該 該近 應靠 回在 以落 電 個 用 通 該 測 0 會 置I/ 裝用 電通 充該 預使 並作 遷取 躍讀 準在 位號 a{§ 一 制 的控 對該 線應 導回 /0以 I電 充 預 對 線 導 以 為 因 會 將 點 優 及 / 性 特 、 的 百 他 其 〇 及 號明些 信説這 相單的 反簡明 的之發 中式本 業圖 (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 明 更 得 變 而 明 說 細 詳 的 例 施 實 用 示 顯 對 示 圖 附 所 照 參 0 下顯 體 導 半 的 構 結 電 充 預 知 習 有 具 --II 種 1 示 顯 以 用 像 。 圖置 1 裝 第億 記 結 電 充 預 知 習 之 示 所 圖 1X 第 如 種 一 示 顯 以 用 〇 俗圖 圖路 2 電 第的 奪 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 487922 9ft ί ”,广 ;-:-V Α7 -> 一 —’ —; 五、發明說明(8 ) 第3圖傜用以顯示一種通用I/O導線對在相對於如第1 圖所示之組合排A之讀取作業中之位準躍遷的時序圖。 (請先閱讀背面之注意事項再填寫本頁) 第4圖俗用以顯示一種通用I/O導線對在相對於如第1 圖所示之組合排A之書寫作業中之位準躍遷的時序圖。 第5圖傺用以顯示一種具有根據本發明之預充電結構 的半導體記億裝置。 第6圖偽用以顯示一種如第5圖所示之預充電結構的 電路圖。 第7圖俗用以顯示一種通用I /0導線對在相對於如第5 圖所示之組合排C之讀取作業中之位準躍遷的時序圖。 第8圖係用以顯示一種通用I/O導線對在相對於如第5 圖所示之組合排C之書寫作業中之位準躍遷的時序圖。 發明的詳細説明 較佳窨瓶例的說明 第5圖係用以顯示一種具有根據本發明之預充電結構 的半導體記億裝置。 經濟部智慧財產局員工消費合作社印製 參照第5圖,一種根據本發明的半導體記億裝置包含 :一個通用I/O導線對,其含有一個通用I/O導線GI0和 一個互補通用I/O導線/ GI0;許多耦合於該通用I/O導線 對上的組合排4 0 G和4 0 1 ; —個資料I / 0緩衝器4 1 2 ,係用 於從外部電路輸入一個輸入資料並將一個輸出資料輸出 到外部電路上;一個用於產生控制信號書寫_旗標(WRITE_FLAG) 的控制信號產生電路415;以及一個第一和一個第二預充電 電路4 1 3和4 1 4,係耦合於該通用I / 0導線對上,分別用 -1 0- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 487922 經濟部智慧財產局員工消費合作社印製 90.12. A7 B7 五、發明說明( 回 以 準 位 壓 電 應 供 力 電 到 電 充 預 對 線 導 號 言 /1- 制 控 的 中 業 作 I/寫 用書 通和 該取 使讀 於應 th 合陣 組元 的單 一 體 之億 排記 合的 組元 各單 作體 當 億 於記 些 驅 寫I/ 書甩 線 導 中 有 含 多 許 資 存 儲 會 通 該 自 來 收 接 對 線 導 單 體 億 記 的 出 選 到 寫 I/書 域料 區資 個該 一 將 由並 經料 會資 06的 4 ί f 對 4 另 器 。 大料 放資 測的 感内 〇 元 上 E早 元體 憶有 記具 ix 出 ο 選4 在D 存 儲 已 出 輸 並 測 0 會 排 合 組 如 例 排 合 組 個 上 對 線 導 ο / I 用 通 該 在 布 分 。由 構 是 結 1 的41 同和 百 ο 本 1 ο 4 4 載 C 負 fcF C 拶-R 合多 組許 與 料 資 該 離 遠 在 落 是 ο ο ο 4 的 C 成排 組合 所組 件該 元是 容的 電意 和注 件該 元應 抗人 阻吾 的
Jju: 1¾13 緩緩 該 與 上 對 排號 合符 組考 該參 4 而 o C 處處排 2 2 、 1 1 合 lx 4X 組
D 彳線表 導代 資02,< / D 該 I N 近用號 靠通符 在該考 0 是參 是的而 則表 , 01代點 4 C 結 的 合 縐 〇 而 〇 點處處 ο 1 結 ο ο 勺 4 4 6 ^ c D 合 排 排 Is、、 1 合 合 ο 且 且 4 Μ Μ D 該該 近近 靠靠 在在 落落 與是是 上13則 —3 4 4 對 — 1 路 4 I.電路 導 ο 電電 I/充電 用預充 通一預 該第二 是該第 的 該 端器 罾®^ ¾¾¾ 一的Μ 第對Ϊ ,泉制二自 是0¾自 就I/來 也用 (請先閱讀背面之注意事項再填寫本頁) uhr P 合 組 該 路 電 電 充 預 二 通 該 在 落 是 -•線· 上¾ W3« 號 信 制 控 的 書 在 是 3 信 就41制 也路控 。電該 上電 , 準充之 位預反 低 一 〇 和第 A 高該FL 在動 E 落啓IT 是會WR 別人號 分吾信 中 ,制 業中控 作業的 取作準 讀寫位 和書高 業於應 作 ,回 寫說以 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 487922 A7 B7 五、發明說明(10) (請先閱讀背面之注意事項再填寫本頁) 號W R I Τ E _ F L A G會受到反相器I N V 4 G 1的反相作用,吾人會 反制該第二預充電電路4 1 4以回應已反相的控制信號亦 即低位準的控制信號W R I T E _ F L A G。 於讀取作業中,該控制信號是呈低位準,因此吾人會 該第一預充電電路4 1 3呈休止狀態以回應低位準的控制 信號。反之,吾人會使該第二預充電電路4 1 4呈動作中 以回應已反相的控制信號亦即高位準的控制信號WRIT E_ FL AG〇 第6圖傜用以顯示一種如第5圖所示之預充電結構的 電路圖。 該第一預充電電路4 1 3包含:一個拉抬式驅動部分5 1 0 ,·一個箝夾部分5 3 0 ;以及一值預充電部分5 5 0。 當該通用I / 〇導線對之某一個通用I / 0導線G I 0的電壓 位準變低時,該拉抬式驅動部分5 1 ϋ會感測到該通用I / 0 導線G I 0的低電壓位準並拉抬該互補通用I / Q導線/ G I 0的 電壓位準。 經濟部智慧財產局員工消費合作社印製 該拉抬式驅動部分510是以兩個PMOS電晶體ΡΜ501和 Ρ Μ 5 G 2施-行的。該Ρ Μ 0 S電晶體Ρ Μ 5 0 1具有一個耦合於該電 力供應電壓位準的源極,一個耦合於該通用1 /0導線G I 0 上的汲極,以及一個耦合於該互補通用I/O導線/ G 10上 的閘極。該Ρ Μ 0 S電晶體Ρ Μ 5 D 2具有一個耦合於該電力供 應電壓位準的源極,一個耦合於該互補通用I / 0導線/ G I 0 上的汲極,以及一個耦合於該通用I / 0導線G I 0上的閘極。 該箝夾部分530會使該通用1/0導線對的電壓位準維持 -1 2- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 487922 r - i i '' v .v A7 ; iv-r l { B7 五、發明說明(n ) 在開始讀取或書寫作業之前的電力供應電壓源上。 (請先閱讀背面之注意事項再填寫本頁) 該箝夾部分530是以兩個PMOS電晶體PM503和PM504施 行的。該P Μ 0 S電晶體P Μ 5 0 3具有一個耦合於該電力供應 電壓位準的源極,一個耦合於該通用I/O導線GI0上的汲 極,以及一個耦合於地線上的閘極。該Ρ Μ 0 S電晶體Ρ Μ 5 0 4 具有一個耦合於該電力供應電壓位準的源極,一個耦合 於該互補通用I/O導線/GIO上的汲極,以及一個繙合於 地線上的閘極。 該預充電部分550會感測一個朝向該通用I/O導線對之 低電壓位準上的位準躍遷,然後再於預定時間之後使該 通用I/O導線對預充電到該電力供應電壓位準。 經濟部智慧財產局員工消費合作社印製 該預充電部分5 5 0也包含:一個預充電控制信號産生 裝置5 5 5,俗用於産生預充電控制信號P R C Η _ Ε Ν ; —個信 號傳輸裝置5 5 2 ,偽用於傳輸該預充電控制信號P R C Η _ Ε Ν 以回應該控制信號W R I Τ Ε _ F L A G ; —個閂鎖裝置5 5 1,僳 用於閂鎖並輸出該預充電控制信號PRCH_EN ; —個GI0預 充電裝置553,俗用於使該通用I/O導線GIO預充電以回 應該預充電控制信號PRCH_EN;以及一個/ G10預充電裝 置5 5 4,俗用於使該互補通用I/O導線/GI0預充電以回應 該預充電控制信號P R C Η _ E N。 該預充電動作信號産生裝置5 5 5包含:一個非即閘N D 5 0 1 ,傺用於取得該通用I/O導線GI0之信號和該互補通用I/O 導線/GI0之信號的非即邏輯;一個反相器INV501,傺用 於使該非即闊〇 5 G 1的輸出反相;以及一個延遲裝置5 5 Υ -1 3 - 、 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ^/922 年 月 2 正充
7 7 A B 2 1X /1\ 明說 明發 \五 C 作 間動 時電 定充 預預 個該 一 到 遲應 延對 出會 輸號 的信 01出 D5輸 1N,的 3 即 5 非置 該裝 使遲 於延 用該 fe自 ,來 置 裝 N 輸 E I 傳 H c¾ R p 信 號該 言 含 包 器 相 反 個 用 傺 T 電 閘充 通預 帶該 個應 一 回 及以 以號 ; 信 相制 反控 AG的 FL- # Ε 反 IT已 R Ϊ W 個 號一 信輸 制傳 控於 該用 使係 於, C 置 PE裝 號鎖 信閂 制該會 控 子 含 包 閜 通 帶 該 白 來 收 接 端反 入個 輸一 其及 ,以 4 V5號 IN信 器出 相輸 反的 個01 的子 04端 νδλ IN輸 器的 相04 反V5 該IN 自器 來柑 收反 接該 會於 子合 端耦 入僳 輸出 其輸 ,其 05且 V5號 IN信 器出 。 相輸上 含 包 3 5 5 置 裝 電 充 預 ο _—I G 該 器 相 反 個 用 偽 -------------—— »» (請先閱讀背面之注意事項再填寫本頁) 0 - R P 號 信 制 控 電 充 預 該 使 於 相 反 D N 閘 即 bh 0 該 自 來 和 號 信 出 輸 之 IX 5 5 置 裝 鎖 閂 該 自 電 5 ο Μ Ρ 個 1 及 以 輯 邏 即 非 的 號 信 出 輸 來之 6 得 ο 取V5 於IN 用器 係相 ,反 體 晶 準 位 壓 電 應 供 力 該 於 合 0 個 一 有 具 中 其 用閘 通即 該非 於該 合 自 耦來 値收 一 接 於 極用 源個 的一 及 以 極 汲 的 上 ο I G 線 導 極 閘 的 號 信 出 輸 之 5 ο -線· 經濟部智慧財產局員工消費合作社印製 作 33 N 6 電 閘PC充 即0_預 •1U- I 勺 •ms G 白 該號準 自信位 來作低 人 吾 輸會 號 信 充 預50 個PM 一 體 到晶 應電 i S 對 ο , M G 會 PC 號該PI 信開10 nj 出打 電 回 以 / I 用 通 該 使 便 以 應導 線 該 電 充 預 行 進 置 裝 電 充 預 ο 一—一 G 該 於 同 相 是 構 結 的 置 裝 電 充 預 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 487922 經濟部智慧財產局員工消費合作社印製 ΛΓ A7B7 明說明3ί充 發55預五 結 電 裝 該 對 了 略 省 而 釋 解 於 便 了 為§0 人明 ?ls 五口«此¥ I iip > 因 J 3 的 1 ,置 {構 第 如 於 對 相 在 對 線 導 圖 序 時 的 遷 躍 準 位 之 I/中 用業 通作 種取 一 讀 示之 顯 C 以排 用 合 像組 圖之 7 示 第所 圖 圖 序 時 的 遷 习Μ si 準 位 之 中 I/業 用作 通寫 種書 一 之 示 C 顯排 以合 ΓΓΠ 巨 俗之 圖示 8 所 第圖 第 如 於 對 相 在 對 線 導 明 說 地 細 詳 圖 作 的 置 裝 億 記 體 導 5-半 第的 照構 參結 將電 人充 吾預 ,之 下明 以發 本 第 Q 是40 的 C 意排 注合 該 > 組 應該 人 , 吾近 附 處排 第 據 根 有 具 f 1 種 業 排 合 組 於 位 3 1X 4 路 電 電 充 預 器 6gTCJ 0 緩 ο / _—I 料 資 該 離 遠 在 落 是 排 合 組I/ 於料 位資 14該 11 近 靠 在 落 是 則 路 電 電 充 預
D 器 /1^—〜 0 緩 (請先閱讀背面之注意事項再填寫本頁) f 合 組 該 而 近 附 處 合 組 該 於 含 包 個 1 出 選 會 人 吾 中 式 模 取 讀 該 於 使I/ 並域 , 區 元該 單由 體經 億便 記以 的料 内資 列該 陣大 元放 單並 體測 億感 記07 二 二 ο 4 測 通 D 該 Ν 到點 出結 輸過 料透 資會 的.人 大吾 放 , 已後 將然 對 〇 料 資 該 上 路 電 部 •0外 C Ν 到 點出 結輸 C $ 線 gs 0 ^ ^ 該 ο . 用 傳 上該 C N 從 點料 結資 勺 勺 對大 線放 導已 /0該 輸 料 資 的 大 放 已 該 將 會 則 2 Ια 4 器 8- 緩 I 路 WR電 號,電 信充 制預 控一 該第 使該 會制 人反 吾便 ,以 時 , 此準 位 I R V 號 言 /Ί 制 控 該 ,線‘ 低 成 變 而 止 休 的 準 位 低 應 回 以
號路 信電 制電 控充 準預 位二 低第 該該 吏 動 /1 33 ο 啓 4 . V 會 IN人 器吾 相 , 反此 由因 0 〇 會 相 人反 G 吾 A L , vr 之E-反IT 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 487922 Λ. v Α7 _ … 」Β7_ 五、發明說明(14 ) (請先閱讀背面之注意事項再填寫本頁) 4 1 4以回應一個已反相的控制信號亦即高位準的該控制 信號WRITE_FLAG。該第二預充電電路414會威測一個出 現在該結點Nc上的位準躍遷,並使該通用I/O導線對預 充電一個預定時序以達到該電力供應電壓位準。 較之第3圖的波形,出現在該結點N d上的波形會在 没有肇因於該R C負載4 1 0和4 1 1的延遲下具有陡峭的預充 電斜率。 於書寫作業中,該資料I / 〇緩衝器4 1 2會將一値資料傳 送到該通用I / 〇導線對上。吾人傺將該資料從N D傳輸到 N c上。然後,該書寫驅動器4 0 6會將該資料書寫到一個 包含於該組合排C 4 0 0之某一記億體單元陣列内的已選 出記億體單元上。 此時,吾人會使該控制信號W R I T E _ F L A G動作而變成高 位準,以便啓動該第二預充電電路4 1 4以回應高位準的 該控制信號W R I T E L A G。 經濟部智慧財產局員工消費合作社印製 反之,吾人會啓動該第一預充電電路4 1 3以回應高位 準的該控制信號WRITE_FLAG。該第一預充電電路413會 感測一個出現在該通用I/O導線對上的位準躍遷,並使 該通用I/O導線對預充電一個預定時序以達到該電力供 應電壓位準。 較之第4圖的波形,出現在該結點N c上的波形會在 沒有肇因於存在於該通用I/O導線對上之該RC負載410和 4 1 1的延遲下具有陡蛸的預充電斜率。 較之習知設計,根據本發明的半導體記億裝置具有兩 _ 1 6 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 487922 , 'r. 、A7 .*v :-. ..... _B7____ 五、發明說明(15 ) 個落在該通用I / 0導線對的兩個端點上的預充電電路。 這兩個預充電電路會根據讀取和書寫作業而選擇性地操 作。所以,於落在遠離該資料I / 〇緩衝7器之各組合排的 讀取/書寫作業中,吾人會於資料傳送中得到具有陡蛸 預充電斜率的波形,因此確保了一種高速作業以及一種 快速資料存取作業,並防止發生資料不合格的現象。較 佳的是,吾人會將本發明應用在DRAM、SDR SDRAM、以 及 DDR SDRAM± 〇 雖然本發明已在顯示目標下掲示了一些較佳實施例, 不過熟悉習用技術的人將會鑑賞的是吾人能在不偏離本 發明所附申請專利範圍之精神及架構下提出各種修正、 添加、和替代的實施例。 符號之說明 1 0 0,1 0 1 , 4 0 0,4 0 1 .....組合排 1 0 2 - 1 0 5 , 4 0 2 - 4 0 5 .....記億體單元陣列 106,108,4〇6,408E.....書寫驅動器 1 0 7 , 1 0 9 , 4 0 7 , 4 0 9 .....感測放大器 110,1-11,410,411.....RC 負載 112.....通用I/O導線的預充電電路 113,412.....資料I / 〇緩衝器 210,510.....拉抬式驅動部分 2 3 0,5 3 0 .....箝夾部分 2 5 0,5 5 0 .....預充電部分 2 5 3 .....延遲裝置 -1 7 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ·. 參 487922 A7 B7___ 五、發明說明(16 ) 2 5 5 .....預充電動作信號産生裝置 2 5 6,5 5 3 .....G I 0預充電裝置 2 5 7 , 5 5 4 ...../GIO預充電裝置 413 .....第一通用I/O導線的預充電電路 414 .....第二通用I/O導線的預充電電路 4 15.....控制信號産生器 55 1.....閂鎖裝置 5 5 2 .....信號傳輸裝置 5 5 3 .....GIO預充電裝置 5 5 3v 延遲裝置 5 5 4 ...../610預充電裝置 5 5 5 .....預充電控制信號産生裝置 6 1 0.....通用輸入/輸出導線對 / 6 1 0.....互補通用輸入/輸出導線對 INV201, INV401,INV501-507 .....反相器 ND501,ND505-506 .....非即閘 PM201-206,PM501-506 .....PM0S電晶體 τ65 0 1.....帶通閘 (請先閱讀背面之注意事項再填寫本頁) · ϋ ϋ 1 ϋ H ϋ _1 一_0、· 1 I RK I ϋ ϋ ml 經濟部智慧財產局員工消費合作社印製 -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 487922 A8 B8 C8 D8 六、申請專利範圍 第89112594號「具有通用位元線預充電電路的半導體記憶裝置」專利案(90年12月修正) 1. 一種具有預充電結構的半導體記億裝置,包括: 和 線 導 ο / I 用 通 個 1 有 含 各 對 ·, 線線 導導 ο ο / / I _—I 用 用 通通 多補 許互 個 線輸 了 I/電 用部 通外 該從 於送 合 傳 親對 係線 ,導 —- ο 制 / 機I 用 ®通0 ^ ο 由 I/經 料便 資以 個 , 一 上 對 部 外 到 送 傳 料 資' 將 對 線 導 ο / I—_ 用 通 該 由 並 料 資 ; 的上 入路 儲 便 以 上 對 線 導 ο / Ti 用 通 該 於 : 合含 耦包 傺排 ,合 hF Ηα 合該 組 , 多料 許資 存 及 以 排排 合合 組組 一二 第第 的的 上上 對對 線線 導導 ο ο / / _—I ‘ |—_ 用用 通通 該該 於於 合 合isls 個個 該 中I/ 其料 資 該 近 靠 更 bF 0 合 組 1 第 該 hh 在 落 是 排 合 組二 第 處 置 裝 器 緩 控和 該準 ,位 置一 裝第 生有 産具 -px 信分 制中 控業 的作 號寫 信書 制和 控業 生作 産取 於讀 , 用在準 個號位 一 信二 制第 的 對 線 1-導 第 ο 的I/ 處用 排通 合該 組測一 0 第會 該置 近裝 靠電 在充 落預 個" 一 第 該 置 裝 ιρπτ 充 預 位 個 (請先閱讀背面之注意事項再填寫本頁) 訂---------線丨# 經濟部智慧財產局員工消費合作社印製 準 位二 I/第 用的 通中 該業 使作 並寫 遷書 躍在 準號 信 制 控 該 應 回 以 電 充 預 對 線 導 及 以 置 裝 電 充 預二 第 的I/ 處用 排通 合該 組測 二感 第會 該置 近裝 «δ 在充 落預 値二 一 第 該 的 ^3 線 導 位 個 信 制 控 該 應 回 以 電 充 線Μ = I/已 用的 通中 該業 使作 並 取 遷讀 躍在 準號 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 487922 ,ΐίΐ L·. A8 B8 C8 D8 申請專利範圍 置 裝 億 記 體I/ 導料 半資 之該 項離 1 遠 第最 圍在 範落 利是 專排 請合 申組 如一 第 該 中 其 處 器 緩 第 該 中 其 置 裝 億 記 體I/ 導料 半資 之該 項近 2 靠 第最 圍在 範落 利是 專排 請合 申組 如二 處 器 *FCJ 緩 第 該 中 其 置 裝 億 記 體 。 導高 半提 之準 項位 1 二 第第 圍該 範而 利低 專是 請準 申位 如一 許 該 中 其 置 裝 億 記 體 導 半 : 之含 項包 1 都 第個 圍一 範每 利中 專排 請合 申組 如多 5 存 儲 會 列 芑一 琴 元 單 體 億 記 的 元 單 體 億 記 些 1 有 含 多 ; 許料 資 資 的 # i β #線 0 ο 驅I/ 寫用 書通 値該 一 收 接 由 經 於 用 域 區 個 對選 線到 導寫 /0書 I 料 資 該 將 並 體 億 記 出 選 在 存 儲 已 出 輸 並 及測 以感 ; 會 上器 元大 。 單放料 體測資 憶感的 記個内 的一元 出 單 第 該 中 其 置 裝 億 記 遵 導 半 之 項 一—ί : 第含 圍包 範置 利裝 專電 請充 申預 如一 6 (請先閱讀背面之注意事項再填寫本頁) ··--------訂---------線 1# 經濟部智慧財產局員工消費合作社印製 導準 /0位 SI壓 用隱 通勺 沏 ο 感 I 於用 用通 傺個 ,一 置另 裝抬 動拉 驅並 式遷 抬躍 拉準 個位 一 的 線 壓 電 應 供 力 電 的 I/前 用之 通業 該作 使寫 於書 用或 傜取 ,讀 置 '始 裝開 夾在 箝持 個維 一 準 位 壓 8 的 對 線 導 ο 時 I/定 用預 通於 該再 向後 朝然 個 , 一 遷 測躍 感準 於位 用的 俗上 ,準 置位 裝壓 電 電 及充低 以預之 ; 値對 上一線 源 導 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 經濟部智慧財產局員工消費合作社印製 487922
    A8 B8 C8 D8 六、申請專利範圍 間之後使該通用I / 〇導線對預充電到該電力供應電壓 位準。 7. 如申請專利範圍第6項之半導體記億體裝置,其中該 拉抬式驅動裝置包含: 一個第一 Ρ Μ 0 S電晶體具有一個耦合於該電力供應電 壓位準的源極,一個耦合於該通用I / (3導線上的汲極, 以及一個耦合於該互補通用I / 0導線上的閘極;以及 一個第二Ρ Μ 0 S電晶體具有一個耦合於該電力供應電 壓位準的源極,一個耦合於該互補通用I / 0導線上的 汲極,以及一個锡合於該通用I / 0導線上的閘極 8. 如申請專利範圍第6項之半導體記億裝置,其中該箝 夾裝置包含: 一個繙合於一個電力供應電壓位準與該通用I / 0導 線之間且其閘極是耦合於地線上的Ρ Μ 0 S電晶體;以及 一個絹合於該互補通用I / 0導線上且其閜極是絹合 於地線上的Ρ Μ 0 S電晶體。 9. 如申請專利範圍第6項之半導體記億裝置,其中該預 充裝置包含: 一個預充電控制信號産生裝置,傺用來接收該通用 I/O導線的信號和該互補通用I/O導線的信號來産生預 充電控制信號; 一個信號傳輸裝置,傜用於傳輸該預充電控制信號 從預充控制信號産生裝置到外面以回應該預充控制信 號; -21- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閒讀背面之注意事項再填寫本頁)
    487922 ).12. 21 月 g 補死 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 申請專利範圍 一個閂鎖裝置,偽用於閂鎖並輸出該預充電控制信; 一個GIO導線預充電裝置,像用於使該通用I/O導線 預充電以回應該預充電控制信號,·以及 一個互補通用I/O導線預充電裝置,傜用於使該互 補通用I/O導線預充電以回應該預充電控制信號。 10·如申請專利範圍第9項之半導體記億裝置,其中該 預充電動作信號産生裝置包含: 一個非即閘,係用於取得該通用I / 0導線之信號和 該互補通用I /0導線之信號的非即邏輯; 一個反相器,偽用於使該非即閘的輸出反相;以及 一個延遲裝置,傺用於使從反相器輸出的訊號延遲。 1 1 .如申請專利範圍第9項之半導體記億裝置,其中該 信號傳輸裝置包含: 一個反相器,俗用於使來自該預充控制信號産生裝 置的預充控制信號反相;以及 一個帶通閘,俗用於傳輸一個來自該反相器的輸出 信號以回應該預充電控制信號。 1 2 ·如申讀專利範圍第9項之半導體記億裝置,其中該 閂鎖裝置包含: 一値第一反箱、器,其輸入端子會接收來自該信號轉移裝 置的輸出信號;以及 一個第二値反相器,其輸入端子會接收來自該第一 反相器的輸出信號且其輸出端子傺耦合於該反相器的 輸入端子上。 2 2 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁V .·--------訂---------線----------------------- 487922 考: A8 B8 C8 D8 申請專利範圍 該 中 其 置 裝 億 記 體 導·· 半含 之包 項置 9 裝 第電 圍充 範預 利線 專導 請/0 I 申用 如通 號 ·, 信 相出 反輸 號之 信器 制反 控相及 電該以 充自; 預來號 該得信 使取出 於於輸 用用之 傺係置 ,.,裝 器閘鎖 相即閂 反非該 個個自 一 一 來 和 於 合I/ 耦用 個通 一 該 有於 具 合 中繙 其個,一 體 , 晶極 電源 S ο 的 PM極 個源 一 壓 電 力 電 該 應 上 線 導 極 汲 之 閘 ΠΗ ΗΙΛ β, τπν 0 來 收 接 於 用 個1 及 以 第 圍 範 利 專 請 申 極r 閜中 的其 號置 言 5W裝 記 澧 SB 導 半 之 項 (請先閱讀背面之注意事項再填寫本頁) 器 / ΒΡ I—I 本 用反 通個 補一 互 含 包 置 裝 電 充 預 線 導 相 反 號 信 制 控 電 充 預 該 使 於 用 條 號 信 出 輸 之 器 相 反及 該以 白| ·, 來號 得信 取出 於輸 用之 傜置 ,裝 0^ 0 即 問 非該 個自 一 來 和 應 供 力 電 該I/ 於用 合通 耦補 個互 一 該 有於 具合 中繙 其値 ,一 體 , 晶極 電源 s J ο 的 PM極 個源 一 壓 電 上 線 導 號 信 出 輸 之 閘 即 非 該 § 來 收 接 於 用 個1 及 以 , ο 極極 汲閘 勺 勺 白 白 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)
TW089112594A 1999-06-30 2000-06-27 Semiconductor memory device having global bit line precharge circuits TW487922B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025892A KR100333728B1 (ko) 1999-06-30 1999-06-30 반도체메모리장치의 글로벌데이터버스 프리차지 방법 및 장치

Publications (1)

Publication Number Publication Date
TW487922B true TW487922B (en) 2002-05-21

Family

ID=19597897

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089112594A TW487922B (en) 1999-06-30 2000-06-27 Semiconductor memory device having global bit line precharge circuits

Country Status (4)

Country Link
US (1) US6275430B1 (zh)
JP (1) JP4834212B2 (zh)
KR (1) KR100333728B1 (zh)
TW (1) TW487922B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538941B2 (en) * 2001-03-19 2003-03-25 Samsung Electronics Co., Ltd. Semiconductor memory device and method of pre-charging I/O lines
KR100609039B1 (ko) * 2004-06-30 2006-08-10 주식회사 하이닉스반도체 입출력 라인 회로
KR100558013B1 (ko) * 2004-07-22 2006-03-06 삼성전자주식회사 반도체 메모리 장치 및 이의 글로벌 입출력 라인 프리차지방법
KR100642636B1 (ko) 2004-07-30 2006-11-10 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라인 배치 방법
US7085178B1 (en) * 2005-01-27 2006-08-01 Sun Microsystems, Inc. Low-power memory write circuits
KR100576505B1 (ko) * 2005-01-28 2006-05-10 주식회사 하이닉스반도체 N비트 프리페치 방식을 갖는 반도체 메모리 장치 및그것의 데이터 전송 방법
KR100857442B1 (ko) * 2007-04-11 2008-09-10 주식회사 하이닉스반도체 반도체 메모리 장치
US7782692B2 (en) * 2008-01-09 2010-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Single end read module for register files
US8947963B2 (en) 2013-01-11 2015-02-03 Apple Inc. Variable pre-charge levels for improved cell stability
US9466608B1 (en) * 2015-10-28 2016-10-11 Freescale Semiconductor, Inc. Semiconductor structure having a dual-gate non-volatile memory device and methods for making same
US10217494B2 (en) * 2017-06-28 2019-02-26 Apple Inc. Global bit line pre-charging and data latching in multi-banked memories using a delayed reset latch
US10720193B2 (en) 2018-09-28 2020-07-21 Apple Inc. Technique to lower switching power of bit-lines by adiabatic charging of SRAM memories
CN112712834B (zh) * 2019-10-25 2024-09-06 长鑫存储技术(上海)有限公司 写操作电路、半导体存储器和写操作方法
US11100964B1 (en) * 2020-02-10 2021-08-24 Taiwan Semiconductor Manufacturing Company Limited Multi-stage bit line pre-charge

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476231B2 (ja) 1993-01-29 2003-12-10 三菱電機エンジニアリング株式会社 同期型半導体記憶装置および半導体記憶装置
KR0157901B1 (ko) * 1995-10-05 1998-12-15 문정환 출력 제어 회로를 포함하는 디램
JPH09120674A (ja) 1995-10-26 1997-05-06 Fujitsu Ltd 半導体記憶装置
JP3225813B2 (ja) 1995-11-20 2001-11-05 富士通株式会社 半導体記憶装置
JPH09288888A (ja) 1996-04-22 1997-11-04 Mitsubishi Electric Corp 半導体記憶装置
JP3277192B2 (ja) 1996-12-27 2002-04-22 富士通株式会社 半導体装置
US5959910A (en) 1997-04-25 1999-09-28 Stmicroelectronics, Inc. Sense amplifier control of a memory device

Also Published As

Publication number Publication date
KR20010005097A (ko) 2001-01-15
JP2001043678A (ja) 2001-02-16
KR100333728B1 (ko) 2002-04-25
US6275430B1 (en) 2001-08-14
JP4834212B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
TW487922B (en) Semiconductor memory device having global bit line precharge circuits
TW511083B (en) Data in/out channel control circuit of semiconductor memory device having multi-bank structure
TWI225255B (en) Thin film magnetic memory device
TW440869B (en) Programmable delay control in a memory
TW457484B (en) Semiconductor storage device
US5257236A (en) Static RAM
TW436803B (en) Semiconductor memory device capable of preventing speed loss due to large load of isolation control line
TW329529B (en) The pre-charging circuit for semiconductor memory device
TW382706B (en) High speed and low power signal line driver and semiconductor memory device using the same
TW388883B (en) Pin assignment method of semiconductor memory device and semiconductor memory device using signal in units of packet as input
CN101568904A (zh) 非易失性存储器的成扇形展开的高速系统体系结构和输入/输出电路
JPS6089894A (ja) 半導体メモリデバイス
JPH02306492A (ja) ダイナミック・ランダム・アクセス・メモリ
CN107437426A (zh) 具有静态随机存取存储器阵列和电阻式存储器阵列的非易失性静态随机存取存储器系统
TW425553B (en) Memory circuit with faster reset operation
US4646272A (en) Data I/O circuit with higher integration density for DRAM
CN105761747B (zh) 静态随机存储器位线预充电路
KR960006271B1 (ko) 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
TW300996B (zh)
TW476961B (en) SRAM generating an echo clock signal
TW473731B (en) A semiconductor memory device with fast input/output line precharge scheme and a method of precharging input/output lines thereof
EP0499256B1 (en) Semiconductor memory device
TW315470B (en) Semiconductor memory device with an increased band width
TW201120887A (en) Static random access memory
TW399218B (en) Sense amplifier for complementary or non-complementary data signals

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees