TW475148B

TW475148B - Branch instruction for processor architecture

Info

Publication number: TW475148B
Application number: TW089117904A
Authority: TW
Inventors: Gilbert Wolrich; Matthew J Adiletta; William Wheeler; Debra Bernstein; Donald Hooper
Original assignee: Intel Corp
Priority date: 1999-09-01
Filing date: 2000-10-18
Publication date: 2002-02-01
Also published as: AU7342900A; AU7340600A; CN1387642A; TW486667B; CA2383532A1; HK1049902B; AU7099000A; WO2001016713A1; EP1236088B9; EP1236092A4; WO2001016714A9; EP1242867A2; CN1271513C; CA2383528C; ATE396449T1; HK1046565A1; AU7340700A; HK1049902A1; WO2001016714A1; CN1402844A

Description

475148 五、發明說明（i) 【發明領域】本發明係有關於電腦處理器的指令。【習知技術說明】平行處理是計算程序中同時事件的資訊處理之一種高效率的方3。平行處理要求在電腦中許多程式的同時執行。連續的處理或者序列的處理具有所有工作循序地完成於單一工作站，鑑於管線處理具有工作完成於專業工作站。不管是執行於平行處理、管線或序向處理機器，電腦程式碼包括分支，而其中指令串可以執行於序列中以及從該序列分支至不同序列的指令。為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：【圖式簡單說明】第1圖係使用處理之通訊糸統的方塊圖。第2圖係處理器的詳細方塊圖。第3圖係使用於第1圖與第2圖的處理器中的微程式引擎功能單元的方塊圖。第4圖係微程式引擎中的管線的方塊圖。第5圖係顯示用於分支指令的示範格式的圖。弟6圖係顯不一般用途暫存Is位址安排的方塊圖。

1057-3411-PF.ptd 第5頁 475148 五、發明說明（2) 【符號說明】 1 0〜通訊系統； 1 2〜運用硬體的多執行緒處理器； 13a〜10/100 BaseT八進位媒體存取控制； 13b〜十億位元乙太網路裝置； 14〜PCI匯流排； 1 6〜記憶體系統； 16a〜同步動態隨機存取記憶體（SDRAM); 1 6b〜靜態隨機存取記憶體（sRAM ); 1 6 c〜快閃唯讀記憶體； 1 8〜第二匯流排； 2 0〜核心處理器； 22〜功能微程式引擎； 22a-22f〜微程式弓1擎; 24〜PCI匯流排界面； 26a〜同步動態隨機存取記憶體（SDRAM)控制器； 2 6b〜靜態隨機存取記憶體（SRAM )控制器； 2 7〜便條式記憶體； 28〜先進先出匯流排（FIFO Bus: FBUS)界面； 29a〜輸入與輸出FIFOs ; 29b〜輸入與輸出FIFOs ; 3 0〜先進系統匯流排（ASB )轉譯器； 3 2〜内部核心處理器匯流排；

1057-3411-PF.ptd 第6頁 475148 五、發明說明（3) 34〜非公開匯流排； 3 8〜記憶體匯流才非； 50〜精簡指令集運算（RISC )核心； 52〜十六仟位元組指令快取（16-kilobyte instruction cache )； 54〜、八仟位元組資料快取（8-kilobyte data cache )； 5 6〜預先擷取資料串缓衝區； 7 0〜控制儲存； 72〜控制器邏輯； 72a-72d 〜程式計數器（Program Counter: PC)單元； 7 3〜指令解碼器； 7 4〜内容事件切換邏輯； 7 6〜執行盒資料路徑；

76a 〜算術邏輯單元（arithmetic 1〇gic unit: ALU )； 76b 般用途暫存器組（general-purpose register set ); 78〜寫入移轉暫存器堆疊； 8 0〜讀取移轉暫存器堆疊；【較佳實施例的詳細說明】參妝第1圖，通訊系統丨〇包括處理器丨2。在一實施例

475148 五、發明說明（4) :接硬體的多執行绪處理器12。處理器12被 -匯产排lZ。對進流排14的匯流排’記憶體系統16以及第一匯/瓜排18對於可以被分割成Λ平粁工丁柞七7叙从丁作，系統10是牿^為千们工作或函數的工非潛伏時間導“也有幫的。特別地，對於頻寬導向而有I Μ 。潷^ 、工作，運用硬體的多執行緒處理器1 2是擎22，計硬體的多執行緒處理器12擁有多微程式引栌制u V壬式引擎22具有多硬體控制執行 '緒，多硬體控制執订緒可以被同時地啟動與獨立地活動於工作。運用硬體的多執行緒處理器12也包括中央控制器2〇，的2〇協助裝載用於運用硬體的多執行緒處理器12 :' I ί之微程式碼控制以及完成其他通用電腦類型函數’例如管理協定，異f，對於封包處理的額外支援，1 m擎=成？包的較詳細處理，*同在邊界狀’、 )。在日一^把例中，處理器20是運用strong Ar_的架構 jAoi疋央國ARM公司的商標）。通用型微處理謂具有作業糸統。經過作業系統，處理器2〇可以今叫函數以運微程式㈣2a-22f。處理器20可以使用任何支援的作Ύ 糸統，敢好是即時作業系統。對於實現為Str〇ng ' 的核心處理器20 ’ 例如M1Crosoft-NT real_time， VXWorks與/zCUS，可於網際網路得到的免費軟統，之類的作業系統可以被使用。、下菜糸用硬體的多執行緒處理器12也包括複數功能微擎2 2 a - 2 2 f。每一個功能微程式引擎（微輕； 22a-m維持硬體中的複數程式計數器與關連於程式計數

1057-3411-PF.ptd 第8頁 475148 五、發明說明（5) 器的狀態。實際上，當在任何時間只有一個是真正地運算，對應的一些執行緒集合可以被同時地啟動於二^ 微程式引擎22a-22ί。的每一微程式引擎22a-22f具有用於處理四個硬體執緒的能力。微程式引擎22a-22f與包括記憶體系統16及匯流排界面24與28的共享資源一起運算。記憶體系統16乡括同步動態隨機存取記憶體（SDRAM)控制器26a與靜態g機

存取記憶體（SRAM )控制H26b。SDRAM記憶體16a與SDRAM 控制恭2 6 a通常被使用於處理大量的資料，例如，來自網路封包的網路費用的處理。SRAM控制器26b與“龍記憶體 1 6b被使用在，例如電腦網絡封包處理、後稿語言處理器，或者作為用於如RAiD磁碟儲存的儲存子系統的處理器’或者用於低潛伏時間，快速存取工作，例如，存取查詢表格，用於核心處理器2 〇的記憶體等等。處理器1 2包括連接處理器至第二匯流排丨8的匯流排界面28 °在一實施例中，匯流排界面28連接處理器1 2至被通稱為FBUS 18 (先進先出匯流排FIFO BUS )。處理器12包括第二界面’例如PCI匯流排界面24，其連接存在於pCI匯流排1 4上的其他系統組件至處理器1 2。PC I匯流排界面24 ，供高速資料路徑24a至SDRAM記憶體16a。經由該路徑， f料可以從SDRAM 16a經過PCI匯流排14快速地被移動，憑藉直接5己憶體存取（direct memory access - DMA)移每一功能置元被連接至一或多個内部匯流排。内部匯

475148 五、發明說明（6) 2排是雙數，Z十二位元匯流排（換言之，一匯項取以及另一匯流排用於寫入）。運用硬體的多 f 理器12也是被構成以致在處理器12中的肉邱應、ώ祕^^者處璁和超過内部匯流排連接至處理器1 2的相♦ 者田α , ^ - 夕只見。嚴理器1 9办括内邛核心處理器匯流排32，例如先進系統匯流排^ )，此匯•流排連接處理器核心至記憶體控制器26a、2讣及至說明於下文中的先進系統匯流排（asb )轉譯器3〇。乂 ASB ®流棑是所謂的先進微控制器匯流排架構（amba )、子集合，AMBA是與Strong Arm處理器核心2〇一起被使用的。處理為1 2也包括連接微程式引擎單元22至⑽―控制器 2 6b、ASB轉譯器30與FBUS界面28的非公開匯流排34即 (private bus)。記憶體匯流排38連接記憶體控制器 2 6a、2 6b至匯流排界面24與28以及記憶體系統16包括被使用於開機逹异等等的快閃唯讀記憶體1 6 C。參照第2圖’每一個的微程式引擎22a-22f包括檢查旗標以決定被運算於其上的可利用執行緒之仲裁器。來自微程式引擎22a-22f的任何執行緒可以存取同步動態隨機存取記憶體（SDRAM )控制器26a、靜態隨機存取記憶體 (SRAM )控制1126b或者先進先出匯流排（FBUS )界面 28。每一記憶體控制器26a與2 6b包括為了儲存未解決的記憶體參照要求之複數佇列。在用於標示何時服務是被授權的中斷旗標之外’ FBUS界面28支援對於MAC裝置支援的每一埠的傳送與接收旗標。FMS界面28也包括完成從FBUS 進來封包的標頭處理之控制器28a。控制器28a設法得到封

1057-3411-PF.ptd 第10頁 475148 五、發明說明（7) 包標頭並且完成於SRAM 1 6b中的微程式可編程序的來源/ 終點/協定雜湊查詢（H a s h e d 1 ο 〇 k u p )(使用於位址平滑 )° 核心處理器2 0存取共享資源。核心處理器2 〇具有經由匯流排32至SDRAM控制器26a、至匯流排界面24與至SRAM控制器26b然而，為了存取微程式引擎22a-22f以及移轉位於任何微程式引擎2 2 a - 2 2 f中的暫存器，核心處理器2 0經由ASB轉譯器30跨過匯流排34而存取微程式引擎22a-22f。 ASB轉譯器30可以實際上存在於FBUs界面28，但是邏輯上是有區別的。ASB轉譯器30完成在FBUS微程式引擎移轉暫存裔位置與核心處理器位址（亦即ASB匯流排）之間的位址轉譯以便心處理器2〇可以存取屬於微程式引擎22a-22f 的暫存器。雖然微程式引擎2 2可以使用暫存器組以交換資料如以下所說明，便條式記憶體27也被提供以允許微程式引擎寫出資料至記憶體而作為其他微程式引擎讀取。便條式記憶體27是連接至匯流排34。處理器核心2 0包括精簡指令集運算（r I sc )核心5 0，精間指令集運异（R I S C )核心5 〇實現於五級管線而完成一運异元或兩運算元的單一週期位移於單一週期中，提供乘法支援與三十二位元桶形位移支援。此R丨sc核心5 0是標準 S t r ο n g A r 的架構，但是為了效能原因而被實現於五級管線。處理器核心2 0也包括十六仔位元組指令快取 (16-kilobyte instruction cache) 52，八仟位元組資

1057-3411-PF.ptd

475148 五、發明說明（8) 科快取（8-kilobyte data cache) 54與預先擷取資料串緩衝區（prefetch stream buffer ) 56。核心處理器完成异術運算平行於記憶體寫入與指令擷取。核心處理器2 Q 經由ARM所定義的ASB匯流排與其他功能單元接合。ASB匯流排是三十二位元雙向匯流排3 2。參照•第3圖，範例的微程式引擎22 f包括控制儲存7〇，其包括儲存微程式的RAM。微程式是可由核心處理器2 〇所載入。微程式引擎22f也包括控制器邏輯72。控制器邏輯 72包括指令解碼器73與程式計數器（prograin counter: PC)單元72a-72d。四個微程式計數器72a-72d是保留於硬體中。微程式引擎22f也包括内容事件切換邏輯74。内容事件邏輯7 4接收來自每一個共享章源的訊息（例如， SEQ—#—EVENT—RESPONSE ; FBI—EVENT—RESPONSE ;

SRAM—EVENT一RESPONSE ; SDRAM—EVENT—RESPONSE ;與 ASB —EVENT —RESPONSE)，共享資源例如SRAM 26a，SDRAM 2 6 b，或處理器核心2 0，控制與狀態暫存器等等。這些訊息提供被要求的功能是否已經完成的資訊。基於由執行緒所要求的功能是否已經完成與用信號通知完成，執行緒需要等待該完成信號，以及假如執行緒被賦予運算的能力，接著執行緒被放置於可適用執行緒名冊中（未顯示）。微程式引擎22f可以具有四個可適用執行緒的最大值。除了局部至執行中的執行緒的事件信號之外，微程式引擎2 2 a - 2 2 f利用總體的“被發送狀態。具有信號發送狀態，執行中的執行緒可以播送信號狀態至所有的微程式引

1057-3411-PF.ptd 第12頁 475148 五、發明說明（9) 擎22a — 22f。接收要求可適用（Receive Request Avai iable )信號，在微程式引擎22a — 22f中的任何與所有執行緒可以分支於這些信號發送狀態上。這些信號發送狀態可以被使用以決定資源的可適用性或者是否資源是到期而可以服務。内容淳件邏輯74具有對於四個執行緒的仲裁。在一實施例中> 5仲裁是循環賽機制。其他技術可以被使用，包括 1憂，=排序或者權重公正排序。微程式引擎22f也包括執行孤資料路徑76 (execution box data path)，執行盒資料路徑76包括算術邏輯單元（arithmetic 1〇gic unit ) -、身又用途暫存器組（general-purpose regi ster = :异術邏輯單元76a如同夢位函數般地完成算術二算術邏輯置元包括條件程式碼位元，其被以、曰τ所使用。暫存器組76b具有相當數般用途暫存器，一妒H、公献士、π仰田入歡曰曰] 對地與絕對地可尋=被開窗以至於它們是相暫存器堆疊78 *續取移鏟ΐ J式引擎⑶也包括寫入移轉 80也是被開窗以至於：堆疊8〇。這些暫存器78與入移轉暫存器堆疊。目^與絕對地可尋址的。寫似地’讀取移轉暫存器堆曇8。2 :料f ？被找出。相料。與資料到達同時發生"::從共享資源傳回資 2 6a，SDRAM控制琴$巩，來自例如SRAM控制器信號事件將被提Γ至事或可適用或已經被送出裁為74，其將接著改變資料是

1057-3411-PF.ptd 第13頁出的執行緒。移轉暫存器儲存所78與80 475148 五、發明說明（ίο) 兩者是經過資料路徑而被連接至執參照第4圖，料兹彳以罄次」 1 (EBOX ) 76 0 (5—stage “cro% 二 lne\y 路^= 的查詢82a，暫存器列位址的形成元讀取82c，ALU移位或比較運算82d，與結暫果至暫歹^運鼻寫回82e藉由提供寫回資料旁路進入alu ，抑的及藉由假設暫存器是實現為塹在w 早疋，以 ^1〇疋貝現為暫存态列（而非RAM )，微短式引予 '以完成同時發生的暫存器^ ^ ^ ^ ^ ^ ^ ^ ^ ^ 地隱藏寫入運算。入’其完全 • ，^援於微程式引擎22a-22f中的指令集支援條件叉。袁差狀況的條件分支潛伏時間（不包括跳躍）發生7 當分支決定是由前一微程式控制捐令所指定的條件^ 的結果。潛伏時間顯示於以下第1表中：工碼第1表

1 2 3 4 5 6 7 8 微儲存査詢 nl cb π2 XX bl b2 b3 b4 ^^器位址產生 nl cb XX XX bl bl b3 暫存器縱列査詢 nl cb XX XX bl b2 ALU/位移器/cc i ! ί_ nl cb XX XX bl 寫ΕΪ 1 m2 nl cb XX XX 其中nx是預先分支微程式字組（nl設定cc’s) ，cbi

1057-3411-PF.ptd 第14頁

4/5148 五、發明說明（ll)

^仵分支，bx疋後分支微程式字組以及χχ是被終止的微程式字組八如第1表所不，直到週期4時η 1的條件碼被設定，以及 ^ f決定可以被做出（在此狀況中導致分支路徑被查詢於泛，月5中）。微程式引擎帶來2週期分支潛伏時間損失，因 =其必須•終止在管道中的運算“與"（該2微程式字組直义位於分支後），在分支路徑開始以運算“裝滿管道之 =假^分支不發生，沒有微程式字組被終止以及執行正 =地Μ縯。彳政私式引擎具有幾個機制以減少或消除實際的分支潛伏時間。、

八微程式引擎支援可選擇的被延遲分支。可選擇的延遲刀支是s Μ耘式引擎允許在分支冬後的丨或2微程式指令發 ^於分支生效之前（即分支的效應在時間上是被延遲地 ^ 口此，饭如有用工作可以被發現而填充在分支微程式子組之後被浪費的週期，於是分支潛伏時間可以被隱藏。 1週期延遲分支顯示於第2表中，此處n2被允許執行於吮之後5但是於bl之前：

475148 五、發明說明（12) 第2表

1 2 3 }-- 4 5 6 7 — 8 微儲存査詢 N1 cb n2 XX bl b2 b3 b4 暫存器位址產生 nl cb n2 XX bl b2 b3 暫存器縱列査詢 nl cb o2 XX bl b2 ALU/位移器/cc nl j cb n2 XX bl 寫Θ ! nl cb n2 XX 2週期延遲分支顯示於第3表中，此處Μ與n3兩者被允許完成在至bl的分支之前。要注意的是2週期分被允許在當條件碼被指定於在分支之前的微p ^避1 Λ庄式字組。

微程式引擎也支援條件碼估算。假如做出分 — 條件碼是在分支之前設定2或者更多微程式字έ μ决&的 \ 丁組，缺德〗周期的分支潛伏時間可以被消除，因為分支決定〜&邊

1057-3411-PF.ptd 第16頁又」Μ在早於 475148 五、發明說明（13) 1週期之前被做出，如同第4表中。第4表

1 2 3 4 5 6 7 8 微儲存査5句 nl n2 cb XX bl b2 b3 b4 麯暫存器位址產生 nl n2 cb XX bl b2 b3 暫存器縱列査詢 nl n2 cb XX bl bl ALU/位移器/cc nl nl cb XX bl 寫S? nl nl cb XX 在此例子中，η 1設定條件碼以及n2不設定條件碼。因而，分支決定可以於週期4做出（㈤不是週期5 )，而消除 1週期的分支潛伏時間。在第5表中的例子中，1週期分支延遲與條件碼的提前設定被相互結合而完全地隱藏分支潛伏時間。亦即，條件碼（cc’ s )被設定於1週期延遲分支之前的2個週期。

1057-3411-PF.ptd 第17頁 475148 五、發明說明（14) 第5表 1 2 3 4 5 6 7 S 微儲存查詢 nl cb n2 η3 bl b2 b3 b4 暫存器位址產生 1 nl η2 cb η3 bl b2 b3 暫存器縱列査詢 nl 〇2 cb 〇3 bl b2 ALU/位移器/cc nl η2 cb n3 bl 寫EJ nl n2 cb n3 在條件碼不能被提前設定的狀況中（它們被設定於分支之前的微程式字組中），微程式引擎支援分支猜測而嘗試減少1週期的暴露的保留分支潛伏時間。藉由’’猜測π分支路徑或者循序路徑，在明確地知道哪一路徑被執行之前，微程式定序器預先擷取被猜測路徑的1週期。假如猜測正確，1週期的分支潛伏時間被消除如第6表中所示。

1057-3411-PF.ptd 第18頁 475148 五、發明說明（15) 第6表積測分支發生/分支發生 1 2 3 4 5 6 7 8 微儲存査詢 nl Cb nl bl b2 b3 b4 b5 暫存器位址產生 NI cb XX bl bl b3 b4 暫¥器縱列查詢 nl cb XX ； ' bl b2 b3 ALU/位移器/cc ! nl cb XX bl hi 寫回 nl cb XX bl 假如微程式碼猜測分支發生不正確時，微程式引擎依然只有浪費1週期，如第7表中第7表

猜測分支發生/分支7 P發生 1 2 3 4 5 6 7 S 微儲存査詢 nl cb nl XX nl n3 n4 n5 暫存器位址產生 nl cb nl XX n2 n3 n4 暫存器縱列査詢 nl cb nl XX nl n3 ALU/位移器/cc nl cb nl XX n2 寫Θ nl cb nl XX 無論如何，當微程式碼猜測一個分支是不發生時，潛伏時間損失是不同地分佈。如同在第8表中，對於猜測分

1057-3411-PF.ptd 第19頁 475148 五、發明說明（16) 支不發生/分支是不發生時是不浪費週其月第8表 1 2 3 4 5 6 7 8 徼储存査询 m cb nl nl — n3 n4 n5 n6 暫為器位址產生 nl cb nl n2 n3 n4 n5 暫存器縱列查詢 nl cb nl nl n3 n4 ALU/位移器/cc nl cb nl n2 n3 寫回 nl cb nl n2 無論如何，如同在第9表中，對於猜測分支不發生/分支是發生時有2浪費的週期。，第9表

1 2 3 4 5 6 7 8 微儲存査詢 nl cb nl XX bl bl b3 b4 暫存器位址產生 nl cb XX XX bl bl b3 暫存器縱列査詢 nl cb XX XX bl hi ALU/位移器/cc nl cb XX XX bl 寫S? nl cb XX XX 微程式引擎可以結合分支猜測與1週期分支延遲而進一步地改善結果。對於猜測分支發生與1週期延遲分支/分

1057-3411-PF.ptd 第20頁 475148 五、發明說明（17) 支是發生是在第10表中。第10表 I 2 3 4 5 6 7 8 微儲存査詢 nl cb n2 bl b2 b3 b4 b5 暫存器位址產生 nl cb n2 bl hi b3 b4 暫存器縱列査詢 nl cb nl bl b2 b3 ALU/位移器/cc nl cb n2 bl b2 寫回 ! i 丨I nl cb : i n2 | bl 在以上狀況中，2週期的潛伏時間是藉由η 2的執行以及藉由正確地猜測分支方向而被隱藏。假如微程式碼猜測不正確，如以下所示，對於猜測分支發生1週期延遲分支/分支不發生，1週期的潛伏時間維持浪費，如同在第1 1表中。

1057-3411-PF.ptd 第21頁 475148 五、發明說明（18) 第11表 1 2 3 4 5 6 7 8 9 微儲存査詢 ni cb n2 XX n3 n4 n5 n6 n7 暫存器位址產生 nl cb n2 XX n3 n4 n5 n6 暫存器縱列査詢 ol cb n2 XX n3 n4 n5 ALU/位移器/cc nl cb n2 XX n3 n4 寫回 nl cb n2 XX n3 假如微程式碼正確地猜測分支不發生，然後管線循序地流通於正常未受到擾亂的狀況。假如微程式碼不正確地猜測分支不發生，微程式引擎再次浪費丨週期的無產出執行，如第1 2表中所示。 1 第12表

1057-3411-PF.ptd ϋΜ分支不發生/分主發生。 1 2 3 4 -—Ί 5 6 7 Q 舞儲存査詢 nl cb n2 XX bi b2 b3 o b4 b5 M器位址產生 nl cb n2 XX bl b2 b3 UmJ b4 暫存器縱列査詢 nl cb n2 XX bl h? 逆^/位移器/CC nl cb n2 U x XX UjL bl kJJ b2 寫E? 1 ----— 一 --- cb n2 XX bl 第22頁 475148 五、發明說明（19) 其中ΠΧ是預先分支;^ cb是條件分支程式字組（η 1設定c c，s ) bx是後分又微程式字組 XX是被終止的微程式字組在跳耀指令的狀況中，因為分支位址是未知的直至,丨尾（第1 3表）。招致3額外週期的潛伏時間，跳躍位於ALU級中的週期的結

第13表 1 微儲存査詢 nl 暫存器位址產生暫存器縱列査詢 ALU/位移器/cc 寫SJ

2 ----- jp^ nl 3 4 5 6 7 8 9 XX XX XX jl J2 j3 J4 jp XX XX XX jl j2 j3 nl Jp XX XX XX jl j2 nl jp XX XX XX jl nl jp XX XX XX 參照第5圖’微程式引擎支援不同種類的分支指令，例如分支於條件程式碼之上。此外，微程式引擎也支援分支於位元組是等於或者不等於特定位元組的分支指令。分支於位元組指令” BR = BYTE”包括byte_ spec攔位°

BR=BYTE 5BR!= BR=BYTE 此分支指令分支至位於特定標籤上的指令，假如在長

475148 五、發明說明（20) -- 字組中的特定位元組符合或者不符合位元組比較數值 (byte — compare_vaiue ) 。br = byte 指令預先擷取用於"分支發生” （"branch taken”）條#的指令而不是不一各循序的指令。br= ! byte指令預先擷取下一各循序的指令—。這些指令設定在微程式引擎中的條件程式碼。格式>·· br=byte[reg, byte.spec, byte_compare_va1ue, label#]， optional—token br-!byte[reg， byte—spec， byte—compare—value, label#], opt i ona1_token

Reg A是保留運算元的内容相關移轉暫存器或一般用途暫存器。by te一spec數字具體指定在暫存器中被與 byte —compare — value作比較的位元組。有效的byte —spec 數值是0至3。數值0表示最右位元組。 byte_compare —value是使用於比較的數值。有效的 byte —compare —value是0至2 55。欄位label#是相對應指令位址的符號標籤。指令也可以包括選項—記號 (optional—token )。在此例子中，選項—記號可以是延遲一數值，其在完成分支運算之前，將執行在此指令以後的1個指令。選項—記號也可以另外是延遲二指令，其允許與br=! byte指令一起並且在完成分支運算之前5執行在此指令以後的2個指令。選項—記號也可以另外是延遲三指 | 令，其允許與brMbyte指令一起並且其導致處理器在完成分支運算之前，執行在此指令以後的3個指令。

1057-3411-PF.ptd 第24頁 475148 五、發明說明（21) 例子： lab上byte—spec，byte-_pare-vaiue，从-代表比車父暫存器運异元的已調準位元組盘立卽，定的位元組數值之指令。byte_spec參數代表用於、比立^尸準，元組（〇是最右位元組，3是最左位元組）^ 一 /、牛私式碼是由將指定位元組數值減去指定暫存哭# 數值符合，指定分支發生。因為以為了用有用的工作填滿潛伏時間，〇、1、器。刀又延遲被允許。暫存器可以是Α或者Β儲存所暫存用暫2第6圖’兩種存在的暫存器位址分隔是本地可伸存^。子z ’以及可被所有微程式引擎使用的總體可使、 (A儲存所\用8 :工：（G:RS )被實現為兩分隔儲存所仔所與β儲存所），其位址是一字組宝地相互插入以致於Α儲存所#存器且有lsb = 〇，以=為根據寫^ ^ 有母一儲存所有能力完成同時讀取t 寫入兩不同字組於其儲存所内部。才，取與 =過儲存所A與B，暫存器組76b也被組織 2的四個窗口76b0 —76b3，對於每一執行緒是相董;：暫存哭η的彳。因此，執行緒0將找尋其暫存器0於77a之上（: Γ ，執行緒1將找尋其暫存器0於77b之上（智少。。，執行緒2將找尋其暫存器〇於77(：之上（暫存器I‘子)盜32 475148 五、發明說明（22) 執行緒3將找尋其暫存器〇於77d之上定址是被支援以致於多個執行緒可用。相對存與位置但是存取暫存器的不同=相同控制儲只有使用雙埠RAMS於微程式引擎及元成。不同功能。與儲，所定址的使用提供必需的讀暫存益冑口定址這些開自暫存器不必從内容開咖… 料’以致於内容調換縱列或堆疊的正當梏：？關儲存資除。此處的内容切換具有對於容产：推出被消跨過一般用途暫存器的位址寬度/\暫存器儲存所成為取任何相關於窗口起始點又、。相對定址允許存架構中，其中蔡由^ ,自口。絕對定址也被支援於此對暫在哭山i由棱供暫存器的積確位址，任何一去可以被任何執行緒所存取。可以發生於兩種模式。二式，一般用途暫存器78的定址式中，暫存器位定是絕對與相對。在絕對模源攔位中（a6-a0赤hfi_hn$被直接地具體指定於7位元來

475148 五、發明說明（23) 7 6 5 4 3 2 1 0 AGPR: a6 0 a5 a4 a3 a2 al aO a6=0 B GPR: b6 1 b5 b4 b3 b2 bl bO b6=0 SRAM/ASB: a6 a5 a4 0 a3 a2 al aO a6=l? a5=0? a4=0 μ SDRAM: a6 a5 a4 0 a3 a2 al aO a6=l，a5=0, a4=l 暫存器位址被直接地具體指定於8位元目的欄位中 (d7-d0 ): 7 6 5 4 3 2 1 0 AGPR: D7 d6 d5 d4 d3 d2 dl dO d7=0, d6=0 B GPR: d7 d6 d5 d4 d3 d2 dl dO d7=0, d6=l SRAM/ASB: d7 d6 d5 d4 d3 d2 dl dO d7=l? d6=0? d5=0 SDRAM: d7 d6 d5 d4 d3 d2 dl dO d7=l? d6=0? d5=l 假如 <a6:a5> = l，l，<b6:b5> = l，l，<d7:d6> = l，l，接著較低位元被詮釋為内容相關位址攔位（說明於下文中 )。當非相關A或B來源位址被具體指定於A，B的絕對欄位中，只有SRAM/ASB與SDRAM位址空間的較低一半可以被定址。實際上，讀取絕對SRAM/SDRAM裝置具有有效位址空間；無論如何，因為此限制不應用至目的欄位，寫入 SRAM/SDRAM依然使用完整位址空間°

1057-3411-PF.ptd 第27頁 475148 五、發明說明（24) 在相對模式中，定址一個特定位址是在内容空間内部由5位元來源欄位（a 4 - a 0與b 4 - b 0 )所定義的偏移量： I 7 6 5 4 3 2 i 0 A GPR: a4 0 context a3 a2 al aO a4=0 B GPR: b4 1 context b3 b2 bl bO b4=0 SRAM/ASB: ab4 0 ab3 context b2 bl abO ab4=l，ab3=0 SDRAM: ab4 0 ab3 context b2 bl abO ab4=l? ab3=lj 或者如同由6位元目的欄位中（d5-dO)所定義： 7 6 5 4 3 2 1 0 AGPR: d5 d4 context d3 d2 dl dO d5=0, d4=0 B GPR: d5 d4 context d3 d2 dl dO d5=0, d4=0 SRAM/ASB: d5 d4 d3 context d2 dl dO d5=l? d4=0? d3=0 SDRAM: d5 d4 d3 context d2 dl dO d5=l? d4=0? d3=l 假如<d5 : d4> = l，1，則目的位址不定址於一有效暫存器，因此，沒有目的運算元被寫回。雖然本發明已以較佳實施例揭露如上，然其並非闱以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍内，當可作更動與潤飾，因此本發明之保護範圍當

1057-3411-PF.ptd 第28頁 475148 五、發明說明（25) 視後附之申請專利範圍所界定者為準。

1057-3411-PF.ptd 第29頁

Claims

475148 六、申請專利範圍 1. 一種電麟指令，包括：分支指令，其根據在暫存器中的位元組是等於或者不等於指定位元組數值，假如該指定位元組符合或者不符合該位元組數值而導致處理器從第一循序序列指令分支至不同的循序序列指令。 2. 如、申請專利範圍第1項所述之指令，其中該分支是至位於指定標籙上的指令。 3. 如申請專利範圍第1項所述之指令，進一步地包括：位元位置欄位，其具體指定包括於該暫存器的長字組中的該位元組。 4. 如申請專利範圍第1項所述之指令，其中該分支指令包括：選項記號5其由程式設計師所設定以及具體指定數目 i的指令在完成該分支運算之前被執行於該分支指令之後。 5. 如申請專利範圍第1項所述之指令，其中該分支指令包括：選項記號，其由程式設計師所設定以及具體指定數目 i的指令在完成該分支運算之前被執行於該分支指令之後，此處該指令數目可以被具體指定為一、二或者三。 6. 如申請專利範圍第1項所述之指令，其中該暫存器是保留運算元的内容相關移轉暫存器或一般用途暫存器。 7 β如申請專利範圍第1項所述之指令，其中該分支指

1057-3411-PF.ptd 第30頁 475148 六、申請專利範圍令包括： …八選項記號，其由程式設計師所設定以及其具體指定猜 1分”支預先擷取（guess—branch prefetch)用於該”分支毛生π條件的該指令而不是該下一個循序指令。 8.如申請專利範圍第1項所述之指令，直中該分支指令包括：Λ •，項記號，其由程式設計師所設定以及具體指定數目 1的指令在完成該分支運算之前被執行於該分支指令之後9以及 —#第二選項記號，其由程式設計師所設定以及其具體指分支預先擷取（gUeSS—branch prefetch)用於該” 刀支發生”條件的該指令而不是該下一個循序指令。 9·如申請專利範圍第1項所述之指令，其八> 令允許程式設計師選擇該暫在哭的哪 /刀又曰分支運管。 $ ‘一的那一位兀使用於決定該人1/.如申請專利範圍第i項所述之指令，其中該分 7允許分支根據在處理器的資# $ 發生。貝，卞格位甲的位兀組的評估而 11. 如申請專利範圍第！項所述之指I，其中該令由位元組符合該位元組數值％L # χ ^ 曰 _ ^ 向秀疋分支並且直中兮招令預先擷取用於”分支發生”條件的該指令。八4札、 12. 如申請專利範圍第所述之指令，1㈣令由位元組不符合該位元組數值而決定分/甘曰=二支$ 令預先擷取該下一個循序序列指令。，且八中該才曰

1057-3411-PF.ptd 第31頁 •專利範圍 ^ 勹1 3·如申請專利範圍第1項所述之指令，其中該八 ^括Byte —spec數字，其指定在該暫存器中與位元%支指 e —compare —value )作比較的該位元組比 v _____ '戶斤述較^括By te — SpeC數字’其指定在該暫存器中與+ 、值（byte —compare —value )作比較的該位亓知 1 λ 匕？且。個一種存在於電腦可讀取媒體上而用以導致執〜夕絲本容的處理器完成功能的電腦程式產品，包衽/行多欵處理器“ 令而導令梅取儲存於暫存器中的位元組；決定在該暫存器中的該位元組是否等於或不榮於該指令中的指定位元組數值；以及不專於包括一根據該指定位元組是等於或不等於在該位元避’完成甴分支指令所具雜指定的分支日 1 5 ·如申請專利範圍第1 4項所述之產品，疋至位於指定標籤上的指令。暫存器中的運算其中該分支 1 6 ·如申請專利範圍第丨4項所述之產品，其中包括分支指令，分支指令包括： … 位元位置欄位，其具體指定包括於該暫存器的長字組中的該位元組。 1 7 β —種處理器，包括：暫存器堆疊；算術運算單元，其連接至該暫存器堆疊；以及擷取儲存於暫存器中的位元組；決定在该暫存器中的該位元組是否等於或不等於包括於該指令中的指定位元組數值；以及根據該指定位元組是等於或不等於在該暫存器中的該

475148 六、申請專利範圍位元組，完成由分支指令所具體指定的分支運算。 1 8.如申請專利範圍第1 7項所述之處理器，其中完成該分支的指令分支至位於指定標籤上的指令。 1 9 ·如申請專利範圍第1 7項所述之處理器，其中在指令中的位元位置襴位具體指定包括於該暫存器的長字組中的該位元*'組。 2 0. —種運作處理器的方法，包括：擷取儲存於暫存器中的位元組；決定在該暫存器中的該位元組是否等於或不等於包括於該指令中的指定位元組數值；以及根據該指定位元組是等於或不等於在該暫存器中的該位元組，完成由分支指令所具體捐定的分支運算。 2I如申請專利範圍第2 0項所述之方法，其中完成該分支是分支至位於指定標籤上的指令。

1057-3411-PF.ptd 第33頁