TW202107749A - 電致發光顯示面板及顯示裝置 - Google Patents

Abstract

本公開提供了電致發光顯示面板及顯示裝置，其中，電致發光顯示面板包括：多個重複單元，各重複單元包括多個次畫素，各次畫素包括：第一導電層，位於基板上方；第一絕緣層，位於第一導電層上方，並且包括第一過孔，第一過孔曝露第一導電層的一部分；陽極，位於第一絕緣層上，並且包括相互電連接的主體部分和輔助部分；輔助部分通過第一過孔與第一導電層電連接；至少一個次畫素中，主體部分在基板的正投影與第一過孔在基板的正投影不交疊。

Description

電致發光顯示面板及顯示裝置

本公開實施例涉及顯示技術領域，特別涉及電致發光顯示面板及顯示裝置。

隨著顯示技術的不斷發展，有機發光二極體（Organic Light Emitting Diode，OLED）顯示面板因其自發光、廣視角、高對比、低功耗、高反應速度等優點，已經越來越多地被應用於各種電子設備中。隨著人們對於OLED顯示面板的要求的提高，為了實現顯示面板中的高解析度設計，OLED顯示面板通常會採用SPR畫素排列，即畫素借用的方式。

本公開實施例提供了電致發光顯示面板，包括： 多個重複單元，各所述重複單元包括多個次畫素，各所述次畫素包括： 第一導電層，位於基板上； 第一絕緣層，位於所述第一導電層的遠離所述基板的一側，並且包括第一過孔，所述第一過孔曝露所述第一導電層的一部分； 陽極，位於所述第一絕緣層上，並且包括相互電連接的主體部分和輔助部分；所述輔助部分通過所述第一過孔與所述第一導電層電連接； 至少一個所述次畫素中，所述主體部分在所述基板的正投影與所述第一過孔在所述基板的正投影不交疊； 至少一個所述次畫素中，所述主體部分在第一方向的尺寸大於在第二方向的尺寸，且至少一個所述次畫素中，所述第一過孔與所述主體部分在所述第二方向上排列；其中，所述第一方向與所述第二方向不同。

可選地，在本公開實施例中，所述第一導電層包括：相互間隔設置的第一電源線和第一連接線； 各所述次畫素中，所述輔助部分通過所述第一過孔與所述第一連接線電連接。 可選地，在本公開實施例中，所述第一電源線包括：沿所述第一方向排列且沿所述第二方向延伸的多個次電源線，以及電連接各個所述次電源線的導通線。

可選地，在本公開實施例中，所述次電源線與所述導通線大致形成網格結構，每個網格內部設置有一個所述第一連接線，且所述第一連接線與所述次電源線和所述導通線之間均有間隔。

可選地，在本公開實施例中，所述多個重複單元中的至少一個重複單元包括：沿所述第二方向排列的一個第一顏色次畫素、一個第二顏色次畫素對以及一個第三顏色次畫素；其中，所述第二顏色次畫素對包括沿所述第一方向排列的兩個第二顏色次畫素； 所述多個重複單元沿所述第二方向排列形成重複單元組，所述重複單元組沿所述第一方向排列，且相鄰兩個所述重複單元組中的重複單元錯位排列。

可選地，在本公開實施例中，各所述次畫素還包括：位於第一導電層面向所述基板一側的畫素驅動電路；其中，各所述次畫素中畫素驅動電路陣列分佈。

可選地，在本公開實施例中，第一顏色次畫素的主體部分的延伸方向與第一顏色次畫素的畫素驅動電路所在區域的長度方向之間具有第一夾角；其中，所述第一夾角在45度至165度之間； 第三顏色次畫素的主體部分的延伸方向與第一顏色次畫素的畫素驅動電路所在區域的長度方向之間具有第二夾角；其中，所述第二夾角在45度至165度之間； 第二顏色次畫素對的延伸方向與第二顏色次畫素對的畫素驅動電路所在區域的長度方向之間具有第三夾角；其中，所述第三夾角在45度至165度之間。

可選地，在本公開實施例中，各所述畫素驅動電路所在區域在所述第二方向上的尺寸大於在第一方向上的尺寸。

可選地，在本公開實施例中，兩個相鄰的重複單元組中的一個第二顏色次畫素對在另一個重複單元組中的相鄰的第一顏色次畫素和第三顏色次畫素在所述第二方向上的最大跨度之間。

可選地，在本公開實施例中，所述第一顏色次畫素的主體部分在所述第二方向上的尺寸小於所述第三顏色次畫素的主體部分在所述第二方向上的尺寸； 所述第一顏色次畫素的主體部分在所述第一方向上的尺寸大於所述第三顏色次畫素的主體部分在所述第一方向上的尺寸。

可選地，在本公開實施例中，各所述第三顏色次畫素中，所述主體部分在所述基板的正投影與所述第一過孔在所述基板的正投影不交疊。

可選地，在本公開實施例中，所述第三顏色次畫素中，所述主體部分為軸對稱圖形，且所述第一過孔位於所述主體部分沿所述第二方向的對稱軸上。

可選地，在本公開實施例中，所述第三顏色次畫素中，所述主體部分在所述基板的正投影與所述畫素驅動電路中的驅動電晶體在所述基板的正投影不交疊，所述主體部分在所述基板的正投影與所述畫素驅動電路在所述第二方向上相鄰的畫素驅動電路電連接的重置控制信號線和重置電源信號線在所述基板的正投影交疊，所述主體部分在所述基板的正投影與兩條資料線在所述基板的正投影交疊，所述主體部分在所述基板的正投影與兩條次電源線在所述基板的正投影交疊。

可選地，在本公開實施例中，各所述第一顏色次畫素中，所述主體部分在所述基板的正投影與所述第一過孔在所述基板的正投影不交疊。

可選地，在本公開實施例中，所述第一顏色次畫素中，所述主體部分為軸對稱圖形，且所述第一過孔位於所述主體部分沿所述第二方向的對稱軸上。

可選地，在本公開實施例中，所述第一顏色次畫素中，所述主體部分在所述基板的正投影與所述畫素驅動電路中的驅動晶體在所述基板的正投影管交疊，所述主體部分在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影交疊，所述主體部分在所述基板的正投影與兩條資料線在所述基板的正投影交疊，所述主體部分在所述基板的正投影與兩條次電源線在所述基板的正投影交疊。

可選地，在本公開實施例中，各所述第二顏色次畫素中，所述主體部分在所述基板的正投影與所述第一過孔在所述基板的正投影不交疊。

可選地，在本公開實施例中，所述第二顏色次畫素對包括第一個第二顏色次畫素和第二個第二顏色次畫素；同一所述重複單元中，所述第一個第二顏色次畫素的第一過孔位於所述第一個第二顏色次畫素背離所述第三顏色次畫素一側； 同一所述重複單元中，所述第二個第二顏色次畫素的第一過孔位於所述第二個第二顏色次畫素背離所述第三顏色次畫素一側。

可選地，在本公開實施例中，針對同一重複單元中的第一顏色次畫素和第一個第二顏色次畫素，以及針對與所述同一重複單元中的第一顏色次畫素和第一個第二顏色次畫素均最近鄰的第三顏色次畫素，所述第一個第二顏色次畫素的第一過孔位於所述第一顏色次畫素與所述第三顏色次畫素之間的間隙中；

針對同一重複單元中的第一顏色次畫素和第二個第二顏色次畫素，以及針對與所述同一重複單元中的第一顏色次畫素和第二個第二顏色次畫素均最近鄰的第三顏色次畫素，所述第二個第二顏色次畫素的第一過孔位於所述第一顏色次畫素與所述第三顏色次畫素之間的間隙中。

可選地，在本公開實施例中，所述第一個第二顏色次畫素中，所述主體部分在所述基板的正投影與所述畫素驅動電路中的驅動電晶體在所述基板的正投影無交疊，所述主體部分在所述基板的正投影與所述畫素驅動電路在所述第二方向上相鄰的畫素驅動電路電連接的重置控制信號線和掃描信號線在所述基板的正投影交疊； 所述第二個第二顏色次畫素中，所述主體部分在所述基板的正投影與所述畫素驅動電路中的驅動電晶體在所述基板的正投影無交疊，所述主體部分在所述基板的正投影與所述畫素驅動電路在所述第二方向上相鄰的畫素驅動電路電連接的重置控制信號線和掃描信號線在所述基板的正投影交疊。

可選地，在本公開實施例中，所述第三顏色次畫素中的畫素驅動電路、所述第一個第二顏色次畫素中的畫素驅動電路、所述第一顏色次畫素中的畫素驅動電路以及所述第二個第二顏色次畫素中的畫素驅動電路沿第一方向依次排列。

可選地，在本公開實施例中，同種顏色次畫素中的第一過孔位於所述顏色次畫素的同一側。

可選地，在本公開實施例中，同一所述重複單元中，所述第一個第二顏色次畫素的第一過孔、所述第一顏色次畫素的第一過孔以及所述第二個第二顏色次畫素的第一過孔沿所述第一方向順序排列于同一第一線段上； 針對一個重複單元組中的一個第二顏色次畫素和相鄰重複單元組中且與所述一個第二顏色次畫素最近鄰的第三顏色次畫素，所述一個第二顏色次畫素的第一過孔和所述第三顏色次畫素的第一過孔沿協力廠商向排列於同一第二線段上；其中，所述協力廠商向與所述第一方向交叉。

可選地，在本公開實施例中，分別位於相鄰的重複單元組中的相鄰的兩個重複單元中，第一個重複單元中的第三顏色次畫素的第一過孔與第二個重複單元中的所述第一個第二顏色次畫素的第一過孔、所述第一顏色次畫素的第一過孔以及所述第二個第二顏色次畫素的第一過孔依次順序排列於所述第一線段和所述第二線段所連接成的折線上。

可選地，在本公開實施例中，同一所述重複單元中的所述第三顏色次畫素的第一過孔和所述第一顏色次畫素的第一過孔沿所述第二方向排列於同一直線上。

可選地，在本公開實施例中，分別位於相鄰兩個重複單元組中的相鄰的兩個重複單元中，一個重複單元中的第一個第二顏色次畫素的第一過孔與另一個重複單元中的第二個第二顏色次畫素的第一過孔沿所述第二方向排列於同一直線上。

可選地，在本公開實施例中，奇數重複單元組和偶數重複單元組中的至少一類重複單元組中，沿所述第一方向排列的所述第一顏色次畫素的第一過孔、所述第二顏色次畫素對中的第一個第二顏色次畫素的第一過孔以及第二個第二顏色次畫素的第一過孔沿所述第一方向排列於同一直線上；

並且，奇數重複單元組和偶數重複單元組中的至少一類重複單元組中，沿所述第一方向排列的所述第三顏色次畫素的第一過孔沿所述第一方向排列於同一直線上。

可選地，在本公開實施例中，所述電致發光顯示面板還包括： 第二導電層，位於所述第一導電層與所述基板之間，並且包括：間隔設置的第二電源線和第二連接線； 第二絕緣層，位於所述第二導電層與所述第一導電層之間，並且具有曝露所述第二連接線的第二過孔以及曝露所述第二電源線的一部分的第三過孔； 所述第一連接線通過所述第二過孔與所述第二連接線彼此電連接； 所述第一電源線通過所述第三過孔與所述第二電源線彼此電連接。

可選地，在本公開實施例中，針對相互電連接的所述第一連接線和所述第二連接線，所述第一連接線在所述基板的正投影與所述第二連接線在所述基板的正投影至少部分交疊； 所述第一電源線在所述基板的正投影與所述第二電源線在所述基板的正投影至少部分交疊。

可選地，在本公開實施例中，所述第三顏色次畫素中，所述第一過孔相對所述第二過孔靠近畫素驅動電路中的驅動電晶體設置； 所述第一顏色次畫素中，所述第一過孔相對所述第二過孔遠離畫素驅動電路中的驅動電晶體設置； 所述第二顏色次畫素中，所述第一過孔相對所述第二過孔遠離畫素驅動電路中的驅動電晶體設置。

可選地，在本公開實施例中，同一所述次畫素中，所述第一過孔在所述基板的正投影與所述第二過孔在所述基板的正投影大致不交疊。

可選地，在本公開實施例中，各所述次畫素還包括：第四過孔； 所述第三顏色次畫素中，所述第四過孔在所述基板的正投影與所述第二過孔在所述基板的正投影交疊； 所述第一顏色次畫素中，所述第四過孔在所述基板的正投影與所述第一過孔在所述基板的正投影交疊； 所述第二顏色次畫素中，所述第四過孔在所述基板的正投影與所述第一過孔在所述基板的正投影交疊。

可選地，在本公開實施例中，所述第四過孔沿第一方向排列於一條直線上，且位於同一直線上相鄰的兩個第四過孔之間的間距大致相同。

可選地，在本公開實施例中，沿所述第一方向上的相鄰的兩個第一過孔之間的間距大致相同，沿所述第二方向上的相鄰的兩個第一過孔之間的間距大致相同； 沿所述第一方向上的相鄰的兩個第二過孔之間的間距大致相同，沿所述第二方向上的相鄰的兩個第二過孔之間的間距大致相同。

可選地，在本公開實施例中，所述第三顏色次畫素中，所述第一過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影交疊，且所述第二過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影不交疊，以及所述第四過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影不交疊。

可選地，在本公開實施例中，所述第一顏色次畫素中，所述第一過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影不交疊，且所述第二過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影交疊，以及所述第四過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影不交疊。

可選地，在本公開實施例中，所述第二顏色次畫素中，所述第一過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影不交疊，且所述第二過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影交疊，以及所述第四過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影不交疊。

可選地，在本公開實施例中，所述第三顏色次畫素中，所述主體部分在所述基板的正投影與所述第二過孔在所述基板的正投影至少部分交疊。

可選地，在本公開實施例中，所述第三顏色次畫素中，所述主體部分在所述基板的正投影與兩個第三過孔在所述基板的正投影至少部分交疊。

可選地，在本公開實施例中，所述第三顏色次畫素中，所述第一過孔靠近與所述主體部分在所述基板的正投影交疊的所述兩個第三過孔的中心線的一側設置，並且所述第二過孔靠近與所述主體部分在所述基板的正投影交疊的所述兩個第三過孔的中心線的另一側設置。

可選地，在本公開實施例中，所述第三顏色次畫素中，所述主體部分為軸對稱圖形，並且所述第二過孔位於所述主體部分沿所述第二方向的對稱軸上。

可選地，在本公開實施例中，所述第一顏色次畫素中，所述主體部分在所述基板的正投影與所述第二過孔在所述基板的正投影至少部分交疊。

可選地，在本公開實施例中，所述第一顏色次畫素中，所述主體部分在所述基板的正投影與兩個第三過孔在所述基板的正投影至少部分交疊。

可選地，在本公開實施例中，所述第一顏色次畫素中，所述第一過孔靠近正投影交疊的所述兩個第三過孔的中心線的一側設置，並且所述第二過孔靠近正投影交疊的所述兩個第三過孔的中心線的另一側設置。

可選地，在本公開實施例中，所述第一顏色次畫素中，所述主體部分為軸對稱圖形，並且所述第二過孔位於所述主體部分沿所述第二方向的對稱軸上。

可選地，在本公開實施例中，針對同一重複單元中的第一顏色次畫素和第一個第二顏色次畫素，以及針對與所述同一重複單元中的第一顏色次畫素和第一個第二顏色次畫素均最近鄰的第三顏色次畫素，所述第一個第二顏色次畫素的第二過孔位於所述第一顏色次畫素與所述第三顏色次畫素之間的間隙中；

針對同一重複單元中的第一顏色次畫素和第二個第二顏色次畫素，以及針對與所述同一重複單元中的第一顏色次畫素和第二個第二顏色次畫素均最近鄰的第三顏色次畫素，所述第二個第二顏色次畫素的第二過孔位於所述第一顏色次畫素與所述第三顏色次畫素之間的間隙中。

可選地，在本公開實施例中，所述第一個第二顏色次畫素中，所述第一過孔和所述第二過孔沿所述第二方向排列於同一直線上；所述第二個第二顏色次畫素中，所述第一過孔和所述第二過孔沿所述第二方向排列於同一直線上。

可選地，在本公開實施例中，所述第一個第二顏色次畫素中，所述第二過孔位於所述第一過孔背離所述主體部分一側； 所述第二個第二顏色次畫素中，所述第二過孔位於所述第一過孔背離所述主體部分一側。

可選地，在本公開實施例中，奇數重複單元組中的第三顏色次畫素的第二過孔與偶數重複單元組中的第一顏色次畫素的第一過孔、第一個第二顏色次畫素的第一過孔以及第二個第二顏色次畫素的第一過孔沿所述第一方向排列於同一直線上。

可選地，在本公開實施例中，所述第三顏色次畫素中，所述主體部分在所述基板的正投影與兩條次電源線在所述基板的正投影有交疊；並且與所述主體部分在所述基板的正投影交疊的所述兩條次電源線平行設置於所述主體部分的中心的兩側。

可選地，在本公開實施例中，所述第一顏色次畫素中，所述主體部分在所述基板的正投影與兩條次電源線在所述基板的正投影有交疊；並且與所述主體部分在所述基板的正投影交疊的所述兩條次電源線平行設置於所述主體部分的中心的兩側。

可選地，在本公開實施例中，所述第二顏色次畫素中，所述主體部分在所述基板的正投影與一條所述次電源線以及與所述次電源線電連接的導通線在所述基板的正投影至少部分交疊。

可選地，在本公開實施例中，所述第一導電層包括：相互間隔設置的第一電源線、第一連接線以及資料線； 各所述次畫素中，所述輔助部分通過所述第一過孔與所述第一連接線電連接。

可選地，在本公開實施例中，所述第一電源線和所述資料線沿第一方向排列且沿第二方向延伸。

可選地，在本公開實施例中，所述第一電源線被配置為傳輸驅動電壓的電源線。

本公開實施例還提供了顯示裝置，包括如上述電致發光顯示面板。

為使本公開實施例的目的、技術方案和優點更加清楚，下面將結合本公開實施例的附圖，對本公開實施例的技術方案進行清楚、完整地描述。顯然，所描述的實施例是本公開的一部分實施例，而不是全部的實施例。基於所描述的本公開的實施例，本領域普通技術人員在無需創造性勞動的前提下所獲得的所有其他實施例，都屬於本公開保護的範圍。

除非另外定義，本公開使用的技術術語或者科學術語應當為本公開所屬領域內具有一般技能的人士所理解的通常意義。本公開中使用的“第一”、“第二”以及類似的詞語並不表示任何順序、數量或者重要性，而只是用來區分不同的組成部分。“包括”或者“包含”等類似的詞語意指出現該詞前面的元件或者物件涵蓋出現在該詞後面列舉的元件或者物件及其等同，而不排除其他元件或者物件。“連接”或者“電連接”等類似的詞語並非限定於物理的或者機械的連接，而是可以包括電性的連接，不管是直接的還是間接的。

通常的OLED顯示面板包括襯底基板、設置在襯底基板上的畫素驅動電路、設置在畫素驅動電路遠離襯底基板的一側的平坦層、設置在平坦層遠離襯底基板一側的陽極、設置在陽極遠離襯底基板一側的發光層以及設置在發光層遠離襯底基板一側的陰極。

圖1a為一些顯示面板的俯視結構示意圖。圖1b為圖1a所示的顯示面板沿AA’方向的剖視結構示意圖。如圖1a和圖1b所示，顯示面板可以包括：襯底基板10、畫素驅動電路20、平坦層30、陽極40、發光層50、陰極60以及畫素限定層80；畫素限定層80具有開口70，以通過開口限定出有效發光區。畫素驅動電路20具有電晶體和電容，並通過電晶體和電容的相互作用產生電信號，產生的電信號通過連接線21輸入到陽極40。並且對陰極60載入相應的電壓，可以驅動發光層50發光。平坦層30中具有過孔31，陽極40通過過孔31與連接線21相互電連接。然而，由於過孔31具有一定深度，使得陽極40和陽極40上的發光層50在該過孔31存在的區域出現凹陷，從而導致陽極40不平整，進而導致顯示面板產生色偏現象。

結合圖2a所示，畫素驅動電路0121可以包括：畫素驅動電路0122、第一發光控制電路0123、第二發光控制電路0124、資料寫入電路0126、儲存電路0127、閾值補償電路0128和重置電路0129。其中，畫素驅動電路0122包括控制端、第一端和第二端，且被配置為發光元件0120提供驅動發光元件0120發光的驅動電流。例如，第一發光控制電路0123與畫素驅動電路0122的第一端和第一電壓端VDD連接，且被配置為實現畫素驅動電路0122和第一電壓端VDD之間的連接導通或斷開，第二發光控制電路0124與畫素驅動電路0122的第二端和發光元件0120的第一發光電壓施加電極電連接，且被配置為實現畫素驅動電路0122和發光元件0120之間的連接導通或斷開。資料寫入電路0126與畫素驅動電路0122的第一端電連接，且被配置為在掃描信號的控制下將資料信號寫入儲存電路0127；儲存電路0127與畫素驅動電路0122的控制端和第一電壓端VDD電連接，且被配置為儲存資料信號；閾值補償電路0128與畫素驅動電路0122的控制端和第二端電連接，且被配置為對畫素驅動電路0122進行閾值補償；重置電路0129與畫素驅動電路0122的控制端和發光元件0120的第一發光電壓施加電極電連接，且配置為在重置控制信號的控制下對畫素驅動電路0122的控制端和發光元件0120的第一發光電壓施加電極進行重置。其中，發光器件0120包括層疊設置的陽極40、發光層50、陰極60。

示例性地，結合圖2a所示，畫素驅動電路0122包括：驅動電晶體T1，畫素驅動電路0122的控制端包括驅動電晶體T1的閘極，畫素驅動電路0122的第一端包括驅動電晶體T1的第一極，畫素驅動電路0122的第二端包括驅動電晶體T1的第二極。

示例性地，結合圖2a所示，資料寫入電路0126包括資料寫入電晶體T2，儲存電路0127包括第三電容C2，閾值補償電路0128包括閾值補償電晶體T3，第一發光控制電路0123包括第一發光控制電晶體T4，第二發光控制電路0124包括第二發光控制電晶體T5，重置電路0129包括第一重置電晶體T6和第二重置電晶體T7，重置控制信號可以包括第一次重置控制信號和第二次重置控制信號。

具體地，資料寫入電晶體T2的第一極與驅動電晶體T1的第一極電連接，資料寫入電晶體T2的第二極被配置為與資料線Vd電連接以接收資料信號，資料寫入電晶體T2的閘極被配置為與第一掃描信號線Ga1a電連接以接收掃描信號；第三電容C2的第一極與第一電源端VDD電連接，第三電容C2的第二極與驅動電晶體T1的閘極電連接；閾值補償電晶體T3的第一極與驅動電晶體T1的第二極電連接，閾值補償電晶體T3的第二極與驅動電晶體T1的閘極電連接，閾值補償電晶體T3的閘極被配置為與第二掃描信號線Ga2a電連接以接收補償控制信號；第一重置電晶體T6的第一極被配置為與第一重置電源端Vinit1a電連接以接收第一重置信號，第一重置電晶體T6的第二極與驅動電晶體T1的閘極電連接，第一重置電晶體T6的閘極被配置為與第一重置控制信號線Rst1a電連接以接收第一次重置控制信號；第二重置電晶體T7的第一極被配置為與第二重置電源端Vinit2a電連接以接收第二重置信號，第二重置電晶體T7的第二極與發光元件0120的第一發光電壓施加電極電連接，第二重置電晶體T7的閘極被配置為與第二重置控制信號線Rst2a電連接以接收第二次重置控制信號；第一發光控制電晶體T4的第一極與第一電源端VDD電連接，第一發光控制電晶體T4的第二極與驅動電晶體T1的第一極電連接，第一發光控制電晶體T4的閘極被配置為與第一發光控制信號線EM1a電連接以接收第一發光控制信號；第二發光控制電晶體T5的第一極與驅動電晶體T1的第二極電連接，第二發光控制電晶體T5的第二極與發光元件0120的第一發光電壓施加電極電連接，第二發光控制電晶體T5的閘極被配置為與第二發光控制信號線EM2a電連接以接收第二發光控制信號；發光元件0120的第二發光電壓施加電極與第二電源端VSS電連接。其中，第一極和第二極可以根據實際應用確定為源極或汲極，在此不作限定。

示例性地，第一電源端VDD和第二電源端VSS之一為高壓端，另一個為低壓端。例如，如圖2a所示的實施例中，第一電源端VDD為電壓源以輸出恒定的第一電壓，第一電壓為正電壓；而第二電源端VSS可以為電壓源以輸出恒定的第二電壓，第二電壓為負電壓等。例如，在一些示例中，第二電源端VSS可以接地。

需要說明的是，在本公開實施例中，次畫素的畫素驅動電路除了可以為圖2a所示的結構之外，還可以為包括其他數量的電晶體的結構，本公開實施例對此不作限定。

圖2b至圖2g為本公開一些實施例提供的畫素驅動電路的各層的示意圖。下面結合附圖2b~2g描述畫素驅動電路中的各個電路在基板上的位置關係，圖2b~2g所示的示例以一個次畫素的畫素驅動電路為例。圖2b~2g還示出了連接到畫素驅動電路0121的第一掃描信號線Ga1a、第二掃描信號線Ga2a、第一重置控制信號線Rst1a、第二重置控制信號線Rst2a、第一重置電源端Vinit1a的第一重置電源信號線Init1a、第二重置電源端Vinit2a的第二重置電源信號線Init2a、第一發光控制信號線EM1a、第二發光控制信號線EM2a、資料線Vd、第一電源端VDD的第一電源信號線VDD1、第二電源信號線VDD2，第一電源信號線VDD1和第二電源信號線VDD2彼此電連接。需要說明的是，在圖2b~2g所示的示例中，第一掃描信號線Ga1a和第二掃描信號線Ga2a為同一條信號線，第一重置電源信號線Init1a和第二重置電源信號線Init2a為同一條信號線，第一重置控制信號線Rst1a和第二重置控制信號線Rst2a為同一條信號線，第一發光控制信號線EM1a和第二發光控制信號線EM2a為同一條信號線。

例如，圖2b示出了該畫素驅動電路0121的主動半導體層0310。主動半導體層0310可採用半導體材料圖案化形成。主動半導體層0310可用於製作上述的驅動電晶體T1、資料寫入電晶體T2、閾值補償電晶體T3、第一發光控制電晶體T4、第二發光控制電晶體T5、第一重置電晶體T6和第二重置電晶體T7的主動層，各主動層可包括源極區域、汲極區域以及源極區域和汲極區域之間的溝道區。例如，各電晶體的主動層一體設置。

例如，主動半導體層0310可採用非晶矽、多晶矽、氧化物半導體材料等製作。需要說明的是，上述的源極區域和汲極區域可為摻雜有n型雜質或p型雜質的區域。

例如，畫素驅動電路0121的閘極金屬層可以包括閘導電層0320。在上述的主動半導體層0310上形成有閘極絕緣層（未示出），用於保護上述的主動半導體層0310。圖2c示出了該畫素驅動電路0121的閘導電層0320，閘導電層0320設置在閘極絕緣層上，從而與主動半導體層0310絕緣。閘導電層0320可以包括第三電容C2的第二極CC2a、第一掃描信號線Ga1a、第二掃描信號線Ga2a、第一重置控制信號線Rst1a、第二重置控制信號線Rst2a、第一發光控制信號線EM1a、第二發光控制信號線EM2a、以及驅動電晶體T1、資料寫入電晶體T2、閾值補償電晶體T3、第一發光控制電晶體T4、第二發光控制電晶體T5、第一重置電晶體T6和第二重置電晶體T7的閘極。

例如，如圖2c所示，資料寫入電晶體T2的閘極可以為第一掃描信號線Ga1a與主動半導體層0310交疊的部分，第一發光控制電晶體T4的閘極可以為第一發光控制信號線EM1a/第二發光控制信號線EM2a與主動半導體層0310交疊的第一部分，第二發光控制電晶體T5的閘極可以為第一發光控制信號線EM1a/第二發光控制信號線EM2a與主動半導體層0310交疊的第二部分，第一重置電晶體T6的閘極為第一重置控制信號線Rst1a/第二重置控制信號線Rst2a與主動半導體層0310交疊的第一部分，第二重置電晶體T7的閘極為第一重置控制信號線Rst1a/第二重置控制信號線Rst2a與主動半導體層0310交疊的第二部分，閾值補償電晶體T3可為雙閘結構的薄膜電晶體，閾值補償電晶體T3的第一個閘極可為第二掃描信號線Ga2a與主動半導體層0310交疊的部分，閾值補償電晶體T3的第二個閘極可為從第二掃描信號線Ga2a突出的突出部與主動半導體層0310交疊的部分。如圖2a和2c所示，驅動電晶體T1的閘極可為第三電容C2的第二極CC2a。

需要說明的是，圖2b中的各虛線矩形框示出了閘導電層0320與主動半導體層0310交疊的各個部分。

例如，如圖2c所示，第一掃描信號線Ga1a/第二掃描信號線Ga2a、第一重置控制信號線Rst1a/第二重置控制信號線Rst2a和第一發光控制信號線EM1a/第二發光控制信號線EM2a沿第二方向F2排列。第一掃描信號線Ga1a/第二掃描信號線Ga2a位於第一重置控制信號線Rst1a/第二重置控制信號線Rst2a和第一發光控制信號線EM1a/第二發光控制信號線EM2a之間。

例如，在第二方向F2上，第三電容C2的第二極CC2a位於第一掃描信號線Ga1a/第二掃描信號線Ga2a和第一發光控制信號線EM1/a第二發光控制信號線EM2a之間。從第二掃描信號線Ga2a突出的突出部位於第二掃描信號線Ga2a的遠離第一發光控制信號線EM1a/第二發光控制信號線EM2a的一側。

例如，結合圖2b所示，在第二方向F2上，資料寫入電晶體T2的閘極、閾值補償電晶體T3的閘極、第一重置電晶體T6的閘極和第二重置電晶體T7的閘極均位於驅動電晶體T1的閘極的第一側，第一發光控制電晶體T4的閘極、第二發光控制電晶體T5的閘極均位於驅動電晶體T1的閘極的第二側。

例如，在一些實施例中，如圖2b至圖2g所示，在第一方向F1上，資料寫入電晶體T2的閘極和第一發光控制電晶體T4的閘極均位於驅動電晶體T1的閘極的第三側，閾值補償電晶體T3的第一個閘極、第二發光控制電晶體T5的閘極和第二重置電晶體T7的閘極均位於驅動電晶體T1的閘極的第四側。其中，驅動電晶體T1的閘極的第三側和第四側為在第一方向F1上驅動電晶體T1的閘極的彼此相對的兩側。

例如，在上述的閘導電層0320上形成有第一層間絕緣層（未示出），用於保護上述的閘導電層0320。圖2d示出了該畫素驅動電路120a的參考導電層0330，參考導電層0330包括第三電容C2的第一極CC1a、第一重置電源信號線Init1a、第二重置電源信號線Init2a。第三電容C2的第一極CC1a與第三電容C2的第二極CC2a至少部分交疊以形成第三電容C2。

例如，在上述的參考導電層0330上形成有第二層間絕緣層（未示出），用於保護上述的參考導電層0330。圖2e示出了該畫素驅動電路0121的源汲極金屬層0340，源汲極金屬層0340包括資料線Vd和第一電源信號線VDD1。

例如，在上述的源汲極金屬層0340上形成有第三層間絕緣層（未示出），用於保護上述的源汲極金屬層0340。圖2f示出了該畫素驅動電路0121的輔助金屬層0350，輔助金屬層0350包括第二電源信號線VDD2。

圖2g為上述的主動半導體層0310、閘導電層0320、參考導電層0330和源汲極金屬層0340以及輔助金屬層0350的層疊位置關係的示意圖。如圖2e至圖2g所示，資料線Vd通過閘極絕緣層、第一層間絕緣層和第二層間絕緣層中的至少一個過孔（例如，過孔381a）與主動半導體層0310中的資料寫入電晶體T2的源極區域電連接。第一電源信號線VDD1通過閘極絕緣層、第一層間絕緣層和第二層間絕緣層中的至少一個過孔（例如，過孔382a）與主動半導體層0310中對應的第一發光控制電晶體T4的源極區域電連接。第一電源信號線VDD1通過第二絕緣層中的至少一個過孔（例如，過孔3832a）與參考導電層0330中的第三電容C2的第一極CC1a電連接。第一電源信號線VDD1還通過第二絕緣層中的至少一個過孔（例如，過孔3831a）與輔助金屬層0350中的第二電源信號線VDD2電連接。

例如，如圖2e和2g所示，源汲極金屬層0340還包括連接部341a、連接部342a和連接部343a。連接部341a的一端通過閘極絕緣層、第一層間絕緣層和第二層間絕緣層中的至少一個過孔（例如，過孔384a）與主動半導體層0310中對應的閾值補償電晶體T3的汲極區域電連接。連接部341a的另一端通過第一層間絕緣層和第二層間絕緣層中的至少一個過孔（例如，過孔385a）與閘導電層0320中的驅動電晶體T1的閘極（即第三電容C2的第二極CC2a）電連接。連接部342a的一端通過第二絕緣層中的一個過孔（例如，過孔386a）與第一重置電源信號線Init1a/第二重置電源信號線Init2a電連接，連接部342a的另一端通過閘極絕緣層、第一層間絕緣層和第二層間絕緣層中的至少一個過孔（例如，過孔387a）與主動半導體層0310中的第二重置電晶體T7的汲極區域電連接。連接部343a通過閘極絕緣層、第一層間絕緣層和第二層間絕緣層中的至少一個過孔（例如，過孔388a）與主動半導體層0310中的第二發光控制電晶體T5的汲極區域電連接。

例如，如圖2f和2g所示，輔助金屬層0350還包括連接部351a。連接部351a通過貫穿第三層間絕緣層的過孔（例如，過孔385b）與連接部343a電連接。

例如，如圖2b至圖2g所示，在第二方向F2上，第一掃描信號線Ga1a、第二掃描信號線Ga2a、第一重置控制信號線Rst1a、第二重置控制信號線Rst2a、第一重置電源信號線Init1a和第二重置電源信號線Init2a均位於的驅動電晶體T1的閘極的第一側，第一發光控制信號線EM1a、第二發光控制信號線EM2a均位於驅動電晶體T1的第二側。

例如，第一掃描信號線Ga1a、第二掃描信號線Ga2a、第一重置控制信號線Rst1a、第二重置控制信號線Rst2a、第一發光控制信號線EM1a、第二發光控制信號線EM2a、第一重置電源信號線Init1a和第二重置電源信號線Init2a均沿第一方向F1延伸，資料線Vd沿第二方向F2延伸。

例如，第一電源信號線VDD1沿第二方向F2延伸，第二電源信號線VDD2沿第二方向F2延伸。也就是說，在整個顯示基板上，第一電源信號線VDD1和第二電源信號線VDD2電性連接，從而第一電源端VDD的信號線的電阻較小、壓降較低，進而可以提高第一電源端VDD提供的電源電壓的穩定性。

例如，第一掃描信號線Ga1a、第二掃描信號線Ga2a、第一重置控制信號線Rst1a、第二重置控制信號線Rst2a、第一發光控制信號線EM1a、第二發光控制信號線EM2a位於同一層，第一重置電源信號線Init1a、第二重置電源信號線Init2a和第二電源信號線VDD2a位於同一層。第一電源信號線VDD1和資料線Vd位於同一層。

需要說明的是，每個畫素驅動電路中的畫素驅動電路、第一發光控制電路、第二發光控制電路、資料寫入電路、儲存電路、閾值補償電路和重置電路等的位置排列關係不限於圖2b至圖2g所示的示例，根據實際應用需求，可以具體設置畫素驅動電路、第一發光控制電路、第二發光控制電路、資料寫入電路、儲存電路、閾值補償電路和重置電路的位置。

結合圖3a至圖8c所示，本公開實施例提供的電致發光顯示面板可以包括多個重複單元001，各重複單元001包括多個次畫素，各次畫素可以包括：位於基板100上方的第一導電層200，位於第一導電層200上方的第一絕緣層300，位於第一絕緣層300上的陽極400。第一絕緣層300包括第一過孔310，第一過孔310曝露第一導電層200的一部分。陽極400包括相互電連接的主體部分410和輔助部分420，輔助部分420通過第一過孔310與第一導電層200電連接。至少一個次畫素中，主體部分410在基板100的正投影與第一過孔310在基板100的正投影不交疊。並且，至少一個次畫素中，主體部分410在第一方向F1的尺寸大於在第二方向F2的尺寸，且至少一個次畫素中，第一過孔310與主體部分410在第二方向F2上排列；其中，第一方向F1與第二方向F2不同。例如，第一方向和第二方向均是平行於基板的平面內的方向。

本公開實施例提供的電致發光顯示面板，通過使陽極包括相互電連接的主體部分和輔助部分，採用輔助部分通過第一過孔與第一導電層電連接，以使陽極通過第一導電層與畫素驅動電路相互電連接。並且，至少一個次畫素中，主體部分在第一方向的尺寸大於在第二方向的尺寸，且至少一個次畫素中，第一過孔與主體部分在第二方向上排列；其中，第一方向與第二方向不同。由於至少一個次畫素中，主體部分在基板的正投影與第一過孔在基板的正投影不交疊，可以使該次畫素中的第一過孔進行避讓，以使該次畫素中陽極的主體部分不受第一過孔的深度影響，從而避免陽極的主體部分出現凹陷，以避免由於第一過孔導致的陽極不平整的情況出現，進而改善顯示面板的色偏現象。

在具體實施時，第一過孔與主體部分在第二方向上排列，例如可以為，所述第一過孔和所述主體部分在平行於第二方向的一條直線上投影，所述第一過孔的投影和所述主體部分的投影不完全重疊，例如第一過孔的投影和所述主體部分的投影不交疊，或者僅交疊一部分；所述第一過孔和所述主體部分在平行於第一方向的一條直線上投影，第一過孔的投影完全落入所述主體部分的投影內。在具體實施時，第一過孔與主體部分在第二方向上排列，例如可以為，所述主體部分具有大致平行於第一方向的第一邊，所述第一過孔位於所述主體部分第一邊遠離所述主體部分的一側。在具體實施時，第一過孔與主體部分在第二方向上排列，例如可以為，連接所述第一過孔中心和所述主體部分任意一點的一條虛擬線與第二方向的夾角小於90°，進一步的，可以小於60°，再進一步的，可以小於45°。

在具體實施時，在本公開實施例中，如圖3a至圖8c所示，同一次畫素中的主體部分和輔助部分是一體結構。例如，採用一次構圖工藝形成同一次畫素中的主體部分和輔助部分。

在具體實施時，在本公開實施例中，如圖3a至圖8c所示，第一導電層200可以包括：相互間隔設置的第一電源線210和第一連接線220；其中，各次畫素中，輔助部分420通過第一過孔310與第一連接線220電連接。示例性地，第一導電層200例如為上述的輔助金屬層0350。其中，第一電源線210例如為上述的第二電源信號線VDD2，第一連接線220例如為上述的連接部351a。並且，其中過孔的對應關係，在此不作贅述。

在具體實施時，在本公開實施例中，如圖3a至圖8c所示，電致發光顯示面板還可以包括：位於第一導電層200與基板100之間的第二導電層600，以及位於第二導電層600與第一導電層200之間的第二絕緣層500。第二導電層600具有間隔設置的第二電源線610和第二連接線620。第二絕緣層500具有曝露第二連接線620的第二過孔520以及曝露第二電源線610的一部分的第三過孔530。並且，第一電源線210通過第三過孔530與第二電源線610彼此電連接，以實現降低電阻的效果。第一連接線220通過第二過孔520與第二連接線620彼此電連接，第二連接線620與畫素驅動電路中的電晶體的汲極電連接，以實現信號的傳輸。示例性地，第二導電層600例如為上述的源汲極金屬層0340。第二電源線610例如為上述的第一電源信號線VDD1，第二連接線620例如為上述的連接部343a。並且，其中過孔和絕緣層以及其餘膜層的對應關係可以參見上述主動半導體層0310、閘導電層0320、參考導電層0330的實施，在此不作贅述。

在具體實施時，在本公開實施例中，如圖3a至圖8c所示，針對相互電連接的第一連接線220和第二連接線620，第一連接線220在基板100的正投影與第二連接線620在基板100的正投影至少部分交疊。可選地，第一連接線220在基板100的正投影與第二連接線620在基板100的正投影重疊。可選地，第一連接線220在基板100的正投影與第二連接線620在基板100的正投影部分交疊。這樣可以提高相互電連接的效果。

在具體實施時，在本公開實施例中，如圖3a至圖8c所示，第一電源線210在基板100的正投影與第二電源線610在基板100的正投影至少部分交疊。可選地，第一電源線210在基板100的正投影與第二電源線610在基板100的正投影重疊。可選地，第一電源線210在基板100的正投影與第二電源線610在基板100的正投影部分交疊。這樣可以提高相互電連接的效果。

在具體實施時，在本公開實施例中，如圖3a所示，第三過孔530陣列分佈於基板100上。示例性地，多個第三過孔530沿第一方向F1和第二方向F2進行均勻排列。示例性地，第一電源線210可以被配置為傳輸驅動電壓的電源線。這樣使得第二電源線610也可以被配置為傳輸驅動電壓的電源線。從而可以降低負載對傳輸的驅動電壓的不利影響。進一步地，在具體實施時，第二導電層600還具有分別與第二電源線610和第二連接線620間隔設置的資料線和橋接線。該橋接線被配置為使畫素驅動電路中的部分電晶體的閘極、源極以及汲極中的兩個極進行電連接。該資料線被配置為傳輸資料信號，並且資料線和橋接線的設置方式可以與相關技術中的設置方式基本相同，在此不作贅述。

在具體實施時，在本公開實施例中，如圖6a所示，各次畫素還可以包括位於陽極400背離基板100一側的畫素界定層80，位於陽極400背離基板100一側的發光層50，以及位於陽極背離發光層50一側的陰極60。其中，畫素限定層80具有開口，且開口曝露陽極400的主體部分410的至少部分區域，發光層50位於開口內且與開口曝露的主體部分410的區域接觸，則開口中的發光層50所處於的區域用於發光，從而可以通過開口限定出有效發光區90。也就是說，畫素限定層80的開口與陽極400的主體部分410交疊的部分區域為各次畫素的有效發光區90。示例性地，第三顏色次畫素030中的畫素限定層80的開口與陽極400的主體部分413交疊的部分區域為第三顏色次畫素030的有效發光區90-030。第一顏色次畫素010中的畫素限定層80的開口與陽極400的主體部分411交疊的部分區域為第一顏色次畫素010的有效發光區90-010。第二顏色次畫素021中的畫素限定層80的開口與陽極400的主體部分4121交疊的部分區域為第二顏色次畫素021的有效發光區90-021。第二顏色次畫素022中的畫素限定層80的開口與陽極400的主體部分4122交疊的部分區域為第二顏色次畫素022的有效發光區90-022。

需要說明的是，在本公開的實施例中，每個發光層可以包括電致發光層本身以及位於電致發光層兩側的其他公共層，例如，空穴注入層、空穴傳輸層、電子注入層以及電子傳輸層等等，但是在本公開的附圖中，僅示出了發光層中的電致發光層，而沒有示出其他公共層。示例性地，電致發光層的材料可以包括：有機電致發光材料，這樣可以使電致發光顯示面板為OLED顯示面板。或者，電致發光層的材料也可以包括：量子點電致發光材料，這樣可以使電致發光顯示面板為量子點發光二極體（Quantum Dot Light Emitting Diodes，QLED）顯示面板。

在具體實施時，在本公開實施例中，結合圖3a與圖4所示，同一次畫素中，第一過孔310在基板100的正投影與第二過孔520在基板100的正投影不交疊。這樣可以避免由於過孔過深導致陽極不能與第二連接線電連接的問題。

示例性地，在具體實施時，在本公開實施例中，如圖3a、圖3b與圖5a所示，第一電源線210可以包括：沿第一方向F1排列且沿第二方向F2延伸的多個次電源線211。其中，第一方向F1與第二方向F2不同。示例性地，第一方向F1與第二方向F2垂直。示例性地，第一方向F1可以為顯示面板的列方向，即閘線延伸的方向，第二方向F2可以為顯示面板的行方向，即資料線延伸的方向。當然，本公開實施例包括但不限於此。

在具體實施時，在本公開實施例中，如圖3c與圖5b所示，第一電源線210可以包括：沿第一方向F1排列且沿第二方向F2延伸的多個次電源線211以及電連接各個次電源線211的導通線212。這樣可以進一步降低第一電源線210的電阻。示例性地，第一方向F1與第二方向F2垂直。當然，本公開實施例包括但不限於此。

在具體實施時，在本公開實施例中，如圖3c與圖5b所示，次電源線211與導通線212大致形成網格結構，每個網格內部設置有一個第一連接線220，且第一連接線220與次電源線211和導通線212之間均有間隔。

一般在顯示領域，一個畫素通常包括多個可分別顯示單色（例如紅色、綠色或藍色）的次畫素，通過控制不同顏色的次畫素的比例以實現顯示不同的顏色，因此上述次畫素可以為單色次畫素。在具體實施時，在本公開實施例中，如圖3a至圖4所示，多個重複單元001中的每個可以包括：沿第二方向F2排列的一個第一顏色次畫素010、一個第二顏色次畫素對020以及一個第三顏色次畫素030。其中，第二顏色次畫素對020可以包括沿第一方向F1排列的兩個第二顏色次畫素021、022。其中，第一顏色次畫素010被配置為發第一顏色的光，第二顏色次畫素021、022被配置為發第二顏色的光，第三顏色次畫素被配置為發第三顏色的光。在一些示例中，第一顏色、第二顏色以及第三顏色可以從紅色、綠色以及藍色中進行選取。例如，第一顏色為紅色、第二顏色為綠色、第三顏色為藍色。由此，該重複單元001為紅綠藍次畫素的排列結構。當然，本公開實施例包括但不限於此。上述的第一顏色、第二顏色和第三顏色還可為其他顏色。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，多個重複單元001沿第二方向F2排列形成重複單元組，重複單元組沿第一方向F1排列，且相鄰兩個重複單元組中的重複單元001錯位排列。示例性地，相鄰兩個重複單元組中的重複單元001相差1/2個重複單元001的尺寸。需要說明的是，上述的一個重複單元001的尺寸可以為：第二方向F2上相鄰兩個重複單元001中的相同顏色次畫素的中心之間的距離。例如上述的一個重複單元001的尺寸可以為：第二方向F2上相鄰兩個重複單元001中的第一顏色次畫素010的中心之間的距離。

或者，例如，相鄰重複單元組中的重複單元沿第二方向是彼此錯開的，也就是說，相鄰的重複單元組中的相鄰的重複單元沿第二方向有一定的偏移量。因此，相鄰重複單元組中相同顏色的次畫素在第二方向上並不是對齊的。在一些示例中，相鄰重複單元組中的相同顏色次畫素在第二方向上的偏移量可以為重複單元在第二方向上的尺寸的一半。例如，重複單元在第二方向上的尺寸可以為重複單元在第二方向上的節距。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，由於第二顏色次畫素對020可以包括沿第一方向F1排列的兩個第二顏色次畫素021、022，在採用FMM蒸鍍工藝製備發光層時，可將每個第二顏色次畫素對020中的兩個第二顏色次畫素021、022的發光層連起來，通過FMM的一個蒸鍍孔來形成每個第二顏色次畫素對020中的兩個第二顏色次畫素021、022的發光層。在第二顏色為綠色時，可以在一定程度上降低製備綠色次畫素的發光層的工藝難度。

此外，雖然在附圖中的各次畫素的主體部分的形狀包括嚴格的由兩條線段形成的角，但在一些實施例中，各個次畫素的有效發光區的形狀可以均為圓角圖形。也就是說，在上述各種圖形形狀的基礎上，各個次畫素的有效發光區的角被倒圓。例如，對於發光層通過掩模版進行蒸鍍的情況下，發光層位於角落處的部分則可能會自然形成圓角形狀。

在一些示例中，如圖3a至圖4所示，第一顏色次畫素010和第三顏色次畫素030的主體部分的形狀可以均為六邊形，該六邊形的三組對邊均平行。每個第二顏色次畫素021、022的主體部分的形狀可以為五邊形，該五邊形包括非直角交叉的兩條邊、一組平行的對邊以及一條垂直邊，垂直邊與一組平行的對邊垂直，非直角交叉的兩條邊連接于一組平行的對邊之間；其中，每個第二顏色次畫素對020中的第二顏色次畫素021、022中的垂直邊相鄰設置。

在一些示例中，如圖3a至圖4所示，第一顏色次畫素010的主體部分中一組較長的平行對邊和第三顏色次畫素030的主體部分中一組較長的平行對邊，分別與第二顏色次畫素021、022中的主體部分的一組平行的對邊平行。進一步地，示例性地，第一顏色次畫素010的有效發光區90-010中一組較長的平行對邊和第三顏色次畫素030的有效發光區90-030中一組較長的平行對邊，分別與第二顏色次畫素021、022的有效發光區90-021、90-022中的一組平行的對邊平行。

在一些示例中，如圖3a至圖4所示，第一顏色次畫素010的面積大於一個第二顏色次畫素020的面積，第三顏色次畫素030的面積大於一個第二顏色次畫素020的面積。例如，第一顏色次畫素010的有效發光區90-010的面積大於一個第二顏色次畫素020的有效發光區90-021、90-022的面積，第三顏色次畫素030的有效發光區90-030的面積大於一個第二顏色次畫素020的有效發光區90-021、90-022的面積。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，在第一方向F1上相鄰的兩個重複單元在第二方向F2上的交錯距離大於從第一顏色次畫素010的最大跨度、第二顏色次畫素021的最大跨度、第二顏色次畫素022的最大跨度以及第三顏色次畫素030的最大跨度中的一個或其結合。例如，在第一方向F1上相鄰的兩個重複單元在第二方向F2上的交錯距離大於從第一顏色次畫素010的有效發光區90-010的最大跨度d010、第二顏色次畫素021的有效發光區90-021的最大跨度d020、第二顏色次畫素022的有效發光區90-022的最大跨度d020以及第三顏色次畫素030的有效發光區90-030的最大跨度d030中的一個或其結合。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，在一個重複單元001中，第二顏色次畫素對020中的第二顏色次畫素021與第二顏色次畫素022在第一方向F1上的最遠距離大於第一顏色次畫素010的任意兩點在第一方向F1上的最遠距離。例如，在一個重複單元001中，第二顏色次畫素對020中的第二顏色次畫素021的有效發光區90-021與第二顏色次畫素022的有效發光區90-022在第一方向F1上的最遠距離大於第一顏色次畫素010的有效發光區90-010的任意兩點在第一方向F1上的最遠距離。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，在一個重複單元001中，第二顏色次畫素對020中的第二顏色次畫素021與第二顏色次畫素022在第一方向F1上的最遠距離大於第三顏色次畫素030的任意兩點在第一方向F1上的最遠距離。例如，在一個重複單元001中，第二顏色次畫素對020中的第二顏色次畫素021的有效發光區90-021與第二顏色次畫素022的有效發光區90-022在第一方向F1上的最遠距離大於第三顏色次畫素030的有效發光區90-030的任意兩點在第一方向F1上的最遠距離。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，第一顏色次畫素的相鄰次畫素不包括第一顏色次畫素，第二顏色次畫素對的相鄰次畫素不包括第二顏色次畫素，第三顏色次畫素的相鄰次畫素不包括第三顏色次畫素。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，在第一方向F1和第二方向F2上，兩個第一顏色次畫素010由除第一顏色次畫素之外的其他次畫素分割，兩個第三顏色次畫素030由除第三顏色次畫素之外的其他次畫素分割，兩個第二顏色次畫素對由除第二顏色次畫素之外的其他次畫素分割。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，以第一方向F1上的兩個相鄰的重複單元排列為一個重複組。示例性地，同一個重複組中，一個重複單元中的第二顏色次畫素對在另一個重複單元中的一個第一顏色次畫素和一個第三顏色次畫素在第二方向F2上的最大跨度之間。例如，同一個重複組中，一個重複單元中的第二顏色次畫素對的有效發光區在另一個重複單元中的一個第一顏色次畫素的有效發光區和一個第三顏色次畫素的有效發光區在第二方向F2上的最大跨度之間。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，以第一方向F1上的兩個相鄰的重複單元排列為一個重複組。示例性地，同一個重複組中，一個重複單元中的第一顏色次畫素在另一個重複單元中的一個第二顏色次畫素對和一個第三顏色次畫素在第二方向F2上的最大跨度之間。例如，同一個重複組中，一個重複單元中的第一顏色次畫素的有效發光區在另一個重複單元中的一個第二顏色次畫素對的有效發光區和一個第三顏色次畫素的有效發光區在第二方向F2上的最大跨度之間。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，以第一方向F1上的兩個相鄰的重複單元排列為一個重複組。示例性地，同一個重複組中，一個重複單元中的第三顏色次畫素在另一個重複單元中的一個第二顏色次畫素對和一個第一顏色次畫素在第二方向F2上的最大跨度之間。例如，同一個重複組中，一個重複單元中的第三顏色次畫素的有效發光區在另一個重複單元中的一個第二顏色次畫素對的有效發光區和一個第一顏色次畫素的有效發光區在第二方向F2上的最大跨度之間。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，同一個重複單元001中，同一第二顏色次畫素對020中的兩個第二顏色次畫素021、022在第一方向F1上的最小距離小於一個第一顏色次畫素010在第一方向F1上的最大跨度。例如，同一個重複單元001中，同一第二顏色次畫素對020中的第二顏色次畫素021的有效發光區90-021與第二顏色次畫素022的有效發光區90-022在第一方向F1上的最小距離小於一個第一顏色次畫素010的有效發光區90-010在第一方向F1上的最大跨度d010。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，同一個重複單元001中，同一第二顏色次畫素對020中的兩個第二顏色次畫素021、022在第一方向F1上的最小距離小於一個第三顏色次畫素030在第一方向F1上的最大跨度。例如，同一個重複單元001中，同一第二顏色次畫素對020中的第二顏色次畫素021的有效發光區90-021與第二顏色次畫素022的有效發光區90-022在第一方向F1上的最小距離小於一個第三顏色次畫素030的有效發光區90-030在第一方向F1上的最大跨度d030。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，奇數重複單元組中重複單元中的次畫素排列方式相同，偶數重複單元組中重複單元中的次畫素排列方式相同。例如，可以沿第一方向對各個重複單元組依次進行編號，編號為奇數的稱為奇數重複單元組，編號為偶數的稱為偶數重複單元組。例如，除了在基板的顯示區的邊緣部分之外，每個重複單元中兩個綠色次畫素的中心連線位於相鄰的重複單元組中兩個相鄰的紅色和藍色次畫素的中心之間。此外，上述兩個綠色次畫素的邊緣在上述兩個相鄰的紅色和藍色次畫素的外側邊緣的內側，這裡的外側邊緣是指兩個次畫素的沿第一方向F1上彼此相對的邊緣。也就是說，在第一方向F1上，一個綠色次畫素對在第一方向F1上的延伸的範圍不大於上述兩個相鄰的紅色和藍色次畫素在第一方向F1上的延伸的範圍。另外，在本公開的實施例中，如果沒有特別說明，次畫素的“中心”是指次畫素（例如：第一顏色次畫素、第二顏色次畫素或第三顏色次畫素）的形狀的幾何中心。

需要說明的是，在對次畫素排列結構進行設計時，次畫素一般會設計為規則的形狀，比如，六邊形、五邊形、梯形或其他形狀。在進行設計時，次畫素的中心可以是上述規則形狀的幾何中心。然而，在實際製造工藝中，所形成的次畫素的形狀一般會與上述設計的規則形狀有一定的偏差。例如，上述規則的形狀的各個角可能會變成圓角，因此，次畫素的形狀可以為圓角圖形。此外，實際製造的次畫素的形狀還可能會與設計的形狀有其他的變化。例如，設計為六邊形的次畫素的形狀在實際製造中可能變成近似橢圓形。因此，次畫素的中心也可能並非製作形成的次畫素的不規則形狀的嚴格的幾何中心。在本公開的實施例中，次畫素的中心可以與次畫素的形狀的幾何中心有一定的偏移量。次畫素的中心是指從次畫素的幾何中心出發到次畫素的邊緣各點的輻射線段上的特定點所圍成的區域內的任一點，該輻射線段上的特定點在距離該幾何中心1/3該輻射線段的長度處。該次畫素中心的定義適用於規則形狀的次畫素形狀的中心，也適用於不規則形狀的次畫素的中心。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，在每相鄰的三個重複單元組中，該三個相鄰行沿著列方向（即第一方向F1）依次包括第一行、第二行和第三行，第二行中第二顏色次畫素020對中的兩個第二顏色次畫素021、022的中心在列方向上的最短距離小於第一行中第一顏色次畫素010的中心與第三行中第一顏色次畫素010的中心在列方向上的最小距離。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，第一顏色次畫素010在第二方向F2上的邊與第三顏色次畫素030在第二方向F2上的邊平行排列。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，每個重複單元001中，第一顏色次畫素010、第二顏色次畫素對020以及第三顏色次畫素030的排列順序相同。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，第一顏色次畫素010的主體部分411在第二方向F2上的尺寸小於第三顏色次畫素030的主體部分413在第二方向F2上的尺寸。並且，第一顏色次畫素010的主體部分411在第一方向F1上的尺寸大於第三顏色次畫素030的主體部分413在第一方向F1上的尺寸。示例性地，第三顏色次畫素030的主體部分413在第二方向F2上的尺寸小於第三顏色次畫素030的主體部分413在第一方向F1上的尺寸，並且第一顏色次畫素010的主體部分411在第二方向F2上的尺寸小於第一顏色次畫素010的主體部分411在第一方向F1上的尺寸。當然，本公開實施例包括但不限於此，上述的各尺寸之間的關係還可為其他形式。

在具體實施時，在本公開實施例中，如圖3a至圖8c所示，各次畫素還包括：位於第一導電層200面向基板100一側的畫素驅動電路；其中，各次畫素中畫素驅動電路陣列分佈。需要說明的是，畫素驅動電路的各層結構可以參見圖2a至圖2g所示的結構，在此不作贅述。

在具體實施時，在本公開實施例中，如圖2g與圖3b所示，第三顏色次畫素030中的畫素驅動電路、第一個第二顏色次畫素021中的畫素驅動電路、第一顏色次畫素010中的畫素驅動電路以及第二個第二顏色次畫素022中的畫素驅動電路沿第一方向F1依次排列。當然，本公開包括但不限於此。

在具體實施時，在本公開實施例中，如圖2g與圖3b所示，各畫素驅動電路中的各層圖案所在區域（也就是各畫素驅動電路所在的區域）在第二方向F2上的尺寸大於在第一方向F1上的尺寸。例如，可以將畫素驅動電路所在區域的尺寸較大的方向稱為長度方向S2。當然，本公開包括但不限於此。

在具體實施時，在本公開實施例中，如圖2g與圖3b所示，第一顏色次畫素010的主體部分411的延伸方向S1與第一顏色次畫素010的畫素驅動電路所在區域的長度方向S2之間具有第一夾角θ1；其中，第一夾角θ1在45度至165度之間。示例性地，θ1大致可以為90度，也就是說，第一顏色次畫素010的主體部分411的延伸方向S1（例如，第一顏色次畫素010的主體部分411的延伸方向可以為第一方向F1）與第一顏色次畫素010的畫素驅動電路所在區域的長度方向（例如，第一顏色次畫素010的畫素驅動電路所在區域的長度方向可以為第二方向F2）大致垂直。當然，θ1大致也可以為45度至135度之間，75度至115度之間，或者50度、80度、100度、120度、140度。本公開包括在不限於此。

在具體實施時，在本公開實施例中，如圖2g與圖3b所示，第三顏色次畫素030的主體部分413的延伸方向S3與第三顏色次畫素010的畫素驅動電路所在區域的長度方向S2之間具有第二夾角θ2；其中，第二夾角θ2在45度至165度之間。示例性地，θ2大致可以為90度，也就是說，第三顏色次畫素030的主體部分413的延伸方向S1（例如，第三顏色次畫素030的主體部分411的延伸方向為第一方向F1）與第三顏色次畫素010的畫素驅動電路所在區域的長度方向S2（例如，第三顏色次畫素010的畫素驅動電路所在區域的長度方向為第二方向F2）大致垂直。當然，θ2大致也可以為45度、75度、115度、135度。本公開包括在不限於此。

在具體實施時，在本公開實施例中，如圖2g與圖3b所示，第二顏色次畫素對020的延伸方向S4與第二顏色次畫素對020的畫素驅動電路所在區域的長度方向S2之間具有第三夾角θ3；其中，第三夾角θ3在45度至165度之間。示例性地，θ3大致可以為90度，也就是說，第二顏色次畫素對020的延伸方向S4（例如，第二顏色次畫素對020的延伸方向為第一方向F1）與第二顏色次畫素對020的畫素驅動電路所在區域的長度方向S2（例如，第二顏色次畫素對020的畫素驅動電路所在區域的長度方向為第二方向F2）大致垂直。當然，θ3大致也可以為45度至135度之間，75度至115度之間，或者50度、80度、100度、120度、140度。本公開包括在不限於此。例如，第二顏色次畫素對020的延伸方向是指第二顏色次畫素對中的兩個主體部分的中心連線的延伸方向。

在具體實施時，例如限定一個矩形區域包括一個次畫素的畫素驅動電路各個膜層的圖案，例如圖2g虛線框所示，限定各個次畫素的畫素驅動電路的矩形區域矩陣式排列於基板上，則該矩形區域的長邊方向與第一顏色次畫素的主體部分的延伸方向大致垂直。

在具體實施時，例如限定一個矩形區域包括一個次畫素的畫素驅動電路各個膜層的圖案，例如圖2g虛線框所示，限定各個次畫素的畫素驅動電路的矩形區域矩陣式排列於基板上，則該矩形區域的長邊方向與第三顏色次畫素的主體部分的延伸方向大致垂直。

在具體實施時，在本公開實施例中，如圖2a至圖6c所示，第三顏色次畫素030中，主體部分413在基板100的正投影與畫素驅動電路中的驅動電晶體不交疊，主體部分413在基板100的正投影與畫素驅動電路相鄰的下一行畫素驅動電路電連接的重置控制信號線（即下一行的第一重置控制信號線Rst1a或第二重置控制信號線Rst2a）和重置電源信號線（即下一行的第一重置電源信號線Init1a或第二重置電源信號線Init2a）在基板100的正投影交疊，主體部分413在基板100的正投影與兩條資料線Vd在基板100的正投影交疊，主體部分413在基板100的正投影與兩條第二電源線610在基板100的正投影交疊。示例性地，正投影與主體部分413交疊的資料線Vd和電源線610交替排列。當然，本公開包括但不限於此。如上所述，各次畫素的畫素驅動電路陣列分佈。例如，可以將第一方向看作列方向，將第二方向看作行方向。因此，上述“與畫素驅動電路相鄰的下一列畫素驅動電路”可以指與畫素驅動電路在第二方向上相鄰的畫素驅動電路。

在具體實施時，在本公開實施例中，如圖3a至圖5b所示，第三顏色次畫素030中，主體部分413在基板100的正投影覆蓋兩條次電源線211在基板100的正投影。並且與主體部分413在基板100的正投影交疊的兩條次電源線211平行設置於主體部分413的中心的兩側。示例性地，與主體部分413在基板100的正投影交疊的兩條次電源線211的正投影穿過主體部分413的正投影。

在具體實施時，在本公開實施例中，如圖3a至圖5b所示，第一顏色次畫素010中，主體部分411在基板100的正投影覆蓋兩條次電源線211在基板100的正投影。並且與主體部分411在基板100的正投影交疊的兩條次電源線211平行設置於主體部分411的中心的兩側。示例性地，與主體部分411在基板100的正投影交疊的兩條次電源線211的正投影穿過主體部分411的正投影。

在具體實施時，在本公開實施例中，如圖3a至圖6c所示，第一顏色次畫素010中，主體部分411在基板100的正投影與畫素驅動電路中的驅動電晶體交疊，主體部分411在基板100的正投影與畫素驅動電路電連接的發光控制信號線（第一發光控制信號線EM1a或第二發光控制信號線EM2a）在基板100的正投影交疊，主體部分411在基板100的正投影與兩條資料線Vd在基板100的正投影交疊，主體部分411在基板100的正投影與兩條第二電源線610在基板100的正投影交疊。當然，本公開包括但不限於此。

在具體實施時，在本公開實施例中，如圖3c與圖5b所示，第二顏色次畫素中，主體部分在基板的正投影與一條次電源線以及與次電源線電連接的導通線在基板的正投影至少部分交疊。示例性地，如圖3c與圖5b所示，第二顏色次畫素對020可以包括第一個第二顏色次畫素021和第二個第二顏色次畫素022。其中，第一個第二顏色次畫素021中，主體部分4121在基板100的正投影與一條次電源線211以及與次電源線211電連接的導通線212在基板100的正投影部分交疊。示例性地，與主體部分4121在基板100的正投影交疊的次電源線211和導通線212可以採用十字型設置。當然，本公開實施例包括但不限於此。上述的與主體部分4121在基板100的正投影交疊的次電源線211和導通線212還可設置為其他形式。

在具體實施時，在本公開實施例中，如圖3b、圖5b以及圖6c所示，第一個第二顏色次畫素021中，主體部分4121在基板100的正投影與畫素驅動電路中的驅動電晶體無交疊，主體部分4121在基板100的正投影與畫素驅動電路相鄰的下一行畫素驅動電路電連接的重置控制信號線（即下一行的第一重置控制信號線Rst1a或第二重置控制信號線Rst2a）和掃描信號線（即下一行的第一掃描信號線Ga1a或第二掃描信號線Ga2a）在基板的正投影交疊。當然，本公開包括但不限於此。

在具體實施時，在本公開實施例中，如圖3b、圖5b以及圖6c所示，第二個第二顏色次畫素022中，主體部分4122在基板100的正投影與畫素驅動電路中的驅動電晶體無交疊，主體部分4122在基板100的正投影與畫素驅動電路相鄰的下一行畫素驅動電路電連接的重置控制信號線（即下一行的第一重置控制信號線Rst1a或第二重置控制信號線Rst2a）和掃描信號線（即下一行的第一掃描信號線Ga1a或第二掃描信號線Ga2a）在基板100的正投影交疊。當然，本公開包括但不限於此。

示例性地，如圖3c與圖5b所示，第二個第二顏色次畫素022中，主體部分4122在基板100的正投影與一條次電源線211以及與次電源線211電連接的導通線212在基板100的正投影部分交疊。示例性地，與主體部分4122在基板100的正投影交疊的次電源線211和導通線212可以採用十字型設置。當然，本公開實施例包括但不限於此。上述的與主體部分4122在基板100的正投影交疊的次電源線211和導通線212還可設置為其他形式。

在具體實施時，在本公開實施例中，如圖3c與圖5b所示，次電源線211和導通線212相互電連接，使第一電源線210形成網格狀結構。示例性地，導通線212陣列排列於基板100上。例如，如圖3c與圖5b所示，針對同一重複單元組中相鄰的第三顏色次畫素030和第一顏色次畫素010，該第三顏色次畫素030中的主體部分413和第一顏色次畫素010中的主體部分411之間設置一條導通線212。第二顏色次畫素對020中的主體部分4121和主體部分4122覆蓋的導通線212沿第一方向F1延伸於同一直線上。

在具體實施時，在本公開實施例中，如圖3a至圖6c所示，各第三顏色次畫素030中，主體部分413和輔助部分423相互電連接，輔助部分423通過第一過孔310與第一連接線223相互電連接，第一連接線223通過第二過孔520與第二連接線623彼此電連接，第二連接線623與畫素驅動電路中的電晶體的汲極電連接，以將畫素驅動電路產生的電信號輸入陽極400，並且還通過對陰極60載入相應的電壓，以驅動發光層50發光。

在具體實施時，在本公開實施例中，如圖3a至圖4以及圖6a與圖6c所示，各第三顏色次畫素030中，主體部分413在基板100的正投影與第一過孔310在基板100的正投影不交疊。這樣可以使各第三顏色次畫素030中的主體部分413不受第一過孔310的影響，以避免由於第一過孔310導致的主體部分413出現不平整的情況，從而可以改善顯示面板的色偏現象。

一般，第一過孔310與第二過孔520之間的距離不應過遠或過近，在具體實施時，在本公開實施例中，各第三顏色次畫素030中，沿第二方向F2上，第一過孔310與第二過孔520之間的距離W中的最小值可以滿足的1微米~2微米範圍。其中，可以使第一過孔310與第二過孔520之間的距離W中的最小值為1微米。也可以使第一過孔310與第二過孔520之間的距離W中的最小值為1.5微米，也可以使第一過孔310與第二過孔520之間的距離W中的最小值為2.0微米。當然，在實際應用中，第一過孔310與第二過孔520之間的距離W可以根據實際應用環境來設計確定，在此不作限定。

可選地，第一絕緣層可以被配置為平坦層，從而使得位於第一絕緣層上的主體部分可以具有較高的平坦度。

在具體實施時，在本公開實施例中，如圖3a至圖4以及圖6a與圖6c所示，第三顏色次畫素030中，主體部分413在基板100的正投影與第二過孔520在基板100的正投影至少部分交疊。例如，主體部分413在基板100的正投影覆蓋第二過孔520在基板100的正投影。由於第二過孔520位於第二絕緣層500中，第二絕緣層500與主體部分413之間具有第一絕緣層300和第一導電層200，因此第二過孔520對主體部分413的影響較小，甚至可以忽略不計。

在具體實施時，在本公開實施例中，如圖3b與圖6c所示，第三顏色次畫素030中，第一過孔310相對第二過孔520靠近畫素驅動電路中的驅動電晶體設置。當然，本公開包括但不限於此。

在具體實施時，在本公開實施例中，如圖3b所示，各次畫素還包括：第四過孔710。可選地，第四過孔710沿第一方向F1排列於一條直線上，且位於同一直線上相鄰的兩個第四過孔710之間的間距大致相同。其中，第四過孔710可以為過孔388a。

在具體實施時，在本公開實施例中，如圖3b與圖6c所示，第三顏色次畫素030中，第四過孔710在基板100的正投影與第二過孔520在基板100的正投影交疊。當然，本公開包括但不限於此。

在具體實施時，在本公開實施例中，結合圖3b至圖8c所示，第三顏色次畫素030中，第一過孔310在基板100的正投影與驅動電路電連接的發光控制信號線（即當前列的第一發光控制信號線EM1a或第二發光控制信號線EM2a）在基板100的正投影交疊，且第二過孔520在基板100的正投影與驅動電路電連接的發光控制信號線（即當前列的第一發光控制信號線EM1a或第二發光控制信號線EM2a）在基板100的正投影不交疊，以及第四過孔710在基板100的正投影與驅動電路電連接的發光控制信號線（當前列的第一發光控制信號線EM1a或第二發光控制信號線EM2a）在基板100的正投影不交疊。

在具體實施時，在本公開實施例中，如圖3a與圖6b所示，第三顏色次畫素030中，主體部分413在基板100的正投影與兩個第三過孔530在基板100的正投影至少部分交疊。例如，第三顏色次畫素030中，主體部分413在基板100的正投影與兩個第三過孔530在基板100的正投影部分交疊。

在具體實施時，在本公開實施例中，如圖3a、圖3c與圖6b所示，第三顏色次畫素030中，第一過孔310靠近與主體部分413在基板100的正投影交疊的兩個第三過孔530的中心線LZ1的一側設置，並且第二過孔520靠近與主體部分413在基板100的正投影交疊的兩個第三過孔530的中心線LZ1的另一側設置。這樣可以使第三顏色次畫素030中的第一過孔310與第二過孔520可以距離較近設置。需要說明的是，中心線LZ1與第一方向F1平行。並且，中心線LZ1為通過這兩個第三過孔530的中心的線，其是虛擬的，並不是真實存在的線。

需要說明的是，在本公開實施例中，在平行於基板所在平面的平面中，過孔的截面可以為規則圖形，例如長方形、正多邊形（正方形、正五邊形、正六邊形等），圓形、橢圓形等，此時過孔的中心可以是指該規則圖形的幾何中心。當然，在平行於基板所在平面的平面中，過孔的截面也可以為不規則圖形，此時過孔的中心可以是指該不規則圖形的等效幾何中心。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，第三顏色次畫素030中，主體部分413可以為軸對稱圖形，第一過孔310可以位於主體部分413沿第二方向F2的對稱軸上。示例性地，第三顏色次畫素030中的主體部分413可以具有沿第二方向F2的第一對稱軸，第三顏色次畫素030中的第一過孔310關於第一對稱軸大致呈軸對稱設置，示例性地，第三顏色次畫素030中的主體部分413的形狀大致為六邊形或橢圓形，六邊形的長對稱軸或橢圓形的長軸與第一方向F1大致平行，六邊形的短對稱軸或橢圓形的短軸與第二方向F2大致平行，則可以將六邊形的短對稱軸或橢圓形的短軸作為第一對稱軸。示例性地，可以使第三顏色次畫素030中的第一過孔310關於第一對稱軸大致呈軸對稱設置，也可以使第三顏色次畫素030中的第一過孔310僅是與第一對稱軸相交，並不是關於第一對稱軸大致呈軸對稱設置。當然，在實際應用中，可以根據實際應用環境來設計確定第三顏色次畫素030中的第一過孔310的實施方式，在此不作限定。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，第三顏色次畫素030中，第二過孔520可以位於主體部分413沿第二方向F2的對稱軸上。示例性地，第三顏色次畫素030中的第二過孔520關於第一對稱軸大致呈軸對稱設置。示例性地，可以使第三顏色次畫素030中的第二過孔520關於第一對稱軸大致呈軸對稱設置，也可以使第三顏色次畫素030中的第二過孔520僅是與第一對稱軸相交，並不是關於第一對稱軸大致呈軸對稱設置。當然，在實際應用中，可以根據實際應用環境來設計確定第三顏色次畫素030中的第二過孔520的實施方式，在此不作限定。

在具體實施時，在本公開實施例中，如圖3a至圖3c以及圖6c與圖7a所示，各第一顏色次畫素010中，主體部分411和輔助部分421相互電連接，輔助部分421通過第一過孔310與第一連接線221相互電連接，第一連接線221通過第二過孔520與第二連接線621彼此電連接，第二連接線621與畫素驅動電路中的電晶體的汲極電連接，以將畫素驅動電路產生的電信號輸入陽極400，並且還通過對陰極60載入相應的電壓，以驅動發光層50發光。

在具體實施時，在本公開實施例中，如圖3a至圖4以及圖6c與圖7a所示，各第一顏色次畫素010中，主體部分411在基板100的正投影與第一過孔310在基板100的正投影不交疊。這樣可以使各第一顏色次畫素010中的主體部分411不受第一過孔310的影響，以避免由於第一過孔導致的主體部分411出現不平整的情況，從而可以改善顯示面板的色偏現象。

在具體實施時，在本公開實施例中，如圖3a至圖4以及圖6c至圖7a所示，第一顏色次畫素010中，主體部分411在基板100的正投影與第二過孔520在基板100的正投影至少部分交疊。示例性地，主體部分411在基板100的正投影覆蓋第二過孔520在基板100的正投影。由於第二過孔520位於第二絕緣層500中，第二絕緣層500與主體部分411之間具有第一絕緣層300和第一導電層200，因此第二過孔520對主體部分411的影響較小，甚至可以忽略不計。

在具體實施時，在本公開實施例中，如圖3b所示，第一顏色次畫素010中，第一過孔310相對第二過孔520遠離畫素驅動電路中的驅動電晶體設置。當然，本公開包括但不限於此。

在具體實施時，在本公開實施例中，如圖3b與圖6c所示，第一顏色次畫素010中，第四過孔710在基板100的正投影與第一過孔310在基板100的正投影交疊。當然，本公開包括但不限於此。

在具體實施時，在本公開實施例中，如圖3b與圖6c所示，第一顏色次畫素010中，第一過孔310在基板100的正投影與驅動電路電連接的發光控制信號線（即當前列的第一發光控制信號線EM1a或第二發光控制信號線EM2a）在基板100的正投影不交疊，且第二過孔520在基板100的正投影與驅動電路電連接的發光控制信號線（即當前列的第一發光控制信號線EM1a或第二發光控制信號線EM2a）在基板100的正投影交疊，以及第四過孔710在基板100的正投影與驅動電路電連接的發光控制信號線（即當前列的第一發光控制信號線EM1a或第二發光控制信號線EM2a）在基板100的正投影不交疊。當然，本公開包括但不限於此。

在具體實施時，在本公開實施例中，如圖3a至圖4以及圖6c與圖7b所示，第一顏色次畫素010中，主體部分411在基板100的正投影與兩個第三過孔530在基板100的正投影至少部分交疊。示例性地，第一顏色次畫素010中，主體部分411在基板100的正投影與兩個第三過孔530在基板100的正投影部分交疊。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，第一顏色次畫素010中，第一過孔310靠近正投影交疊的兩個第三過孔530的中心線LZ2的一側設置，並且第二過孔520靠近正投影交疊的兩個第三過孔530的中心線LZ2的另一側設置。這樣可以使第一顏色次畫素010中的第一過孔310與第二過孔520可以距離較近設置。需要說明的是，中心線LZ2與第一方向F1平行。並且中心線LZ2為通過這兩個第三過孔530的中心的線，其是虛擬的，並不是真實存在的線。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，第一顏色次畫素010中，主體部分411可以為軸對稱圖形，第一過孔310位於主體部分411沿第二方向F2的對稱軸上。示例性地，第一顏色次畫素010中的主體部分411可以具有沿第二方向F2的第二對稱軸。示例性地，第一顏色次畫素010中的主體部分411的形狀大致為六邊形或橢圓形，六邊形的長對稱軸或橢圓形的長軸與第一方向F1大致平行，六邊形的短對稱軸或橢圓形的短軸與第二方向F2大致平行，則可以將六邊形的短對稱軸或橢圓形的短軸作為第二對稱軸。示例性地，可以使第一顏色次畫素010中的第一過孔310關於第二對稱軸大致呈軸對稱設置，也可以使第一顏色次畫素010中的第一過孔310僅是與第二對稱軸相交，並不是關於第二對稱軸大致呈軸對稱設置。當然，在實際應用中，可以根據實際應用環境來設計確定第一顏色次畫素010中的第一過孔310的實施方式，在此不作限定。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，第一顏色次畫素010中，第二過孔520位於主體部分411沿第二方向F2的對稱軸上。示例性地，可以使第一顏色次畫素010中的第二過孔520關於第二對稱軸大致呈軸對稱設置，也可以使第一顏色次畫素010中的第二過孔520僅是與第二對稱軸相交，並不是關於第二對稱軸大致呈軸對稱設置。當然，在實際應用中，可以根據實際應用環境來設計確定第一顏色次畫素010中的第二過孔520的實施方式，在此不作限定。

在具體實施時，在本公開實施例中，如圖3a至圖4以及圖8a與圖8c所示，各第一個第二顏色次畫素021中，主體部分4121和輔助部分4221相互電連接，輔助部分4221通過第一過孔310與第一連接線2221相互電連接，第一連接線2221通過第二過孔520與第二連接線6221彼此電連接，第二連接線6221與畫素驅動電路中的電晶體的汲極電連接，以將畫素驅動電路產生的電信號輸入陽極400，並且還通過對陰極60載入相應的電壓，以驅動發光層50發光。

在具體實施時，在本公開實施例中，如圖3a至圖4以及圖8b與圖8c所示，各第二個第二顏色次畫素022中，主體部分4122和輔助部分4222相互電連接，輔助部分4222通過第一過孔310與第一連接線2222相互電連接，第一連接線2222通過第二過孔520與第二連接線6222彼此電連接，第二連接線6222與畫素驅動電路中的電晶體的汲極電連接，以將畫素驅動電路產生的電信號輸入陽極400，並且還通過對陰極60載入相應的電壓，以驅動發光層50發光。

可選地，如圖3a至圖4以及圖8a至圖8c所示，各第二顏色次畫素中，主體部分在基板的正投影與第一過孔在基板的正投影不交疊。示例性地，如圖3a至圖4以及圖8a與圖8c所示，第一個第二顏色次畫素021中，主體部分4121在基板100的正投影與第一過孔310在基板100的正投影不交疊。這樣可以使各第一個第二顏色次畫素021中的主體部分4121不受第一過孔310的影響，以避免由於第一過孔310導致的主體部分4121出現不平整的情況，從而可以改善顯示面板的色偏現象。

示例性地，如圖3a至圖4以及圖8a與圖8c所示，第二個第二顏色次畫素021中，主體部分4122在基板100的正投影與第一過孔310在基板100的正投影不交疊。這樣可以使各第二個第二顏色次畫素022中的主體部分4122不受第一過孔310的影響，以避免由於第一過孔310導致的主體部分4122出現不平整的情況，從而可以改善顯示面板的色偏現象。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，第二顏色次畫素對020包括第一個第二顏色次畫素021和第二個第二顏色次畫素022；其中，同一重複單元001中，第一個第二顏色次畫素021的第一過孔310位於該第一個第二顏色次畫素021背離第三顏色次畫素030一側。並且，同一重複單元001中，第二個第二顏色次畫素022的第一過孔310位於該第二個第二顏色次畫素022背離第三顏色次畫素030一側。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，針對同一重複單元001中的第一顏色次畫素010和第一個第二顏色次畫素021，以及針對與上述同一重複單元001中的第一顏色次畫素010和第一個第二顏色次畫素021均最近鄰的第三顏色次畫素030，第一個第二顏色次畫素021的第一過孔310位於該第一顏色次畫素010與該第三顏色次畫素030之間的間隙中。並且，針對同一重複單元001中的第一顏色次畫素010和第二個第二顏色次畫素022，以及針對與上述同一重複單元001中的第一顏色次畫素010和第二個第二顏色次畫素022均最近鄰的第三顏色次畫素030，該第二個第二顏色次畫素022的第一過孔310位於該第一顏色次畫素010與該第三顏色次畫素030之間的間隙中。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，針對同一重複單元001中的第一顏色次畫素010和第一個第二顏色次畫素021，以及針對與同一重複單元001中的第一顏色次畫素010和第一個第二顏色次畫素021均最近鄰的第三顏色次畫素030，第一個第二顏色次畫素021的第二過孔520位於該第一顏色次畫素010與該第三顏色次畫素030之間的間隙中。並且，針對同一重複單元001中的第一顏色次畫素010和第二個第二顏色次畫素022，以及針對與同一重複單元001中的第一顏色次畫素010和第二個第二顏色次畫素022均最近鄰的第三顏色次畫素030，第二個第二顏色次畫素022的第二過孔520位於第一顏色次畫素010與第三顏色次畫素030之間的間隙中。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，同種顏色次畫素中的第一過孔310位於該顏色次畫素的同一側。示例性地，第一顏色次畫素010的第一過孔310位於所在的第一顏色次畫素010的同一側。第二顏色次畫素021、022的第一過孔310位於所在的第二顏色次畫素021、022的同一側。第三顏色次畫素030的第一過孔310位於所在的第三顏色次畫素030的同一側。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，同一重複單元001中，第一個第二顏色次畫素021的第一過孔310和第二過孔520靠近第一顏色次畫素010的一側設置，第二個第二顏色次畫素022的第一過孔310和第二過孔520靠近第一顏色次畫素010的另一側設置。即第一個第二顏色次畫素021的第一過孔310和第二個第二顏色次畫素022的第一過孔310分別位於第一顏色次畫素010的兩側。第一個第二顏色次畫素021的第二過孔520和第二個第二顏色次畫素022的第二過孔520分別位於第一顏色次畫素010的兩側。示例性地，同一重複單元001中，第一個第二顏色次畫素021的第一過孔310和第二過孔520可以設置於該重複單元001中的第一顏色次畫素010中的主體部分411以及與該主體部分411左側相鄰的第三顏色次畫素030中的主體部分413之間。並且，同一重複單元001中，第二個第二顏色次畫素022的第一過孔310和第二過孔520可以設置於該重複單元001中的第一顏色次畫素010中的主體部分411以及與該主體部分411右側相鄰的第三顏色次畫素030中的主體部分413之間。

可選地，在具體實施時，在本公開實施例中，如圖3a至圖4所示，第一個第二顏色次畫素021中，可以使第二過孔520位於第一過孔310背離主體部分4121一側。當然，本公開實施例包括但不限於此。

可選地，在具體實施時，在本公開實施例中，如圖3a至圖4所示，第一個第二顏色次畫素021中，可以使第一過孔310和第二過孔520沿第二方向F2排列於同一直線上。當然，本公開實施例包括但不限於此。

可選地，在具體實施時，在本公開實施例中，如圖3b所示，第一個第二顏色次畫素021中，第一過孔310相對第二過孔520遠離畫素驅動電路中的驅動電晶體設置。當然，本公開實施例包括但不限於此。

可選地，在具體實施時，在本公開實施例中，如圖3b與圖8c所示，第一個第二顏色次畫素021中，第四過孔710在基板100的正投影與第一過孔310在基板100的正投影交疊。當然，本公開實施例包括但不限於此。

可選地，在具體實施時，在本公開實施例中，如圖3b與圖8c所示，第一個第二顏色次畫素021中，第一過孔310在基板100的正投影與驅動電路電連接的發光控制信號線（即當前列的第一發光控制信號線EM1a或第二發光控制信號線EM2a）在基板100的正投影不交疊，且第二過孔520在基板100的正投影與驅動電路電連接的發光控制信號線（即當前列的第一發光控制信號線EM1a或第二發光控制信號線EM2a）在基板100的正投影交疊，以及第四過孔710在基板100的正投影與驅動電路電連接的發光控制信號線（即當前列的第一發光控制信號線EM1a或第二發光控制信號線EM2a）在基板100的正投影不交疊。當然，本公開實施例包括但不限於此。

可選地，在具體實施時，在本公開實施例中，如圖3a至圖4以及圖8b與圖8c所示，第二個第二顏色次畫素022中，可以使第二過孔520位於第一過孔310背離主體部分4122一側。當然，本公開實施例包括但不限於此。

可選地，在具體實施時，在本公開實施例中，如圖3a至圖4以及圖8b與圖8c所示，第二個第二顏色次畫素022中，可以使第一過孔310和第二過孔520沿第二方向F2排列於同一直線上。當然，本公開實施例包括但不限於此。

可選地，在具體實施時，在本公開實施例中，如圖3b所示，第二個第二顏色次畫素022中，第一過孔310相對第二過孔520遠離畫素驅動電路中的驅動電晶體設置。當然，本公開實施例包括但不限於此。

可選地，在具體實施時，在本公開實施例中，如圖3b與圖8c所示，第二個第二顏色次畫素022中，第四過孔710在基板100的正投影與第一過孔310在基板100的正投影交疊。當然，本公開實施例包括但不限於此。

可選地，在具體實施時，在本公開實施例中，如圖3b與圖8c所示，第二個第二顏色次畫素022中，第一過孔310在基板100的正投影與驅動電路電連接的發光控制信號線（即當前列的第一發光控制信號線EM1a或第二發光控制信號線EM2a）在基板100的正投影不交疊，且第二過孔520在基板100的正投影與驅動電路電連接的發光控制信號線（即當前列的第一發光控制信號線EM1a或第二發光控制信號線EM2a）在基板100的正投影交疊，以及第四過孔710在基板100的正投影與驅動電路電連接的發光控制信號線（即當前列的第一發光控制信號線EM1a或第二發光控制信號線EM2a）在基板100的正投影不交疊。當然，本公開實施例包括但不限於此。

可選地，在具體實施時，在本公開實施例中，如圖3a至圖4所示，同一重複單元001中，第二顏色次畫素對020中的第一個第二顏色次畫素021的第一過孔310、第一顏色次畫素010的第一過孔310以及第二個第二顏色次畫素022的第一過孔310沿第一方向F1順序排列於同一第一線段Z1上。示例性地，第二行重複單元組的一個重複單元001中，第二顏色次畫素對020中的第一個第二顏色次畫素021的第一過孔310、第一顏色次畫素010的第一過孔310以及第二個第二顏色次畫素022的第一過孔310，可以使這三個第一過孔310沿第一方向F1的箭頭所指的方向順序排列於第一線段Z1上，從而可以降低製備這三個第一過孔310時使用的掩膜版（Mask）的設計難度。

可選地，在具體實施時，在本公開實施例中，如圖3a至圖4所示，針對一個重複單元組中的一個第二顏色次畫素021或022和相鄰重複單元組中且與該第二顏色次畫素021或022最近鄰的第三顏色次畫素030，第二顏色次畫素021或022的第一過孔310和第三顏色次畫素030的第一過孔310沿協力廠商向排列於同一第二線段Z2上；其中，協力廠商向與第一方向交叉且不垂直。例如，第一、第二和協力廠商向均為平行於基板的平面內的方向。

可選地，在具體實施時，在本公開實施例中，如圖3a至圖4所示，折線可以包括：第一線段Z1和第二線段Z2；不同行中的相鄰的兩個重複單元001中，第一個重複單元中的第三顏色次畫素030的第一過孔310與第二個重複單元中的第一個第二顏色次畫素021的第一過孔310、第一顏色次畫素010的第一過孔310以及第二個第二顏色次畫素022的第一過孔310依次順序排列於該折線上。也就是說，不同行中的相鄰的兩個重複單元001中，第一個重複單元中的第三顏色次畫素030的第一過孔310與第二個重複單元中的第一個第二顏色次畫素021的第一過孔310、第一顏色次畫素010的第一過孔310以及第二個第二顏色次畫素022的第一過孔310重複排列。這樣也可以降低製備這些第一過孔310時使用的掩膜版（Mask）的設計難度。

可選地，在具體實施時，在本公開實施例中，如圖3a至圖4所示，同一重複單元001中的第三顏色次畫素030的第一過孔310和第一顏色次畫素010的第一過孔310沿第二方向F2排列於同一直線上。這樣也可以降低製備這三個第一過孔310時使用的掩膜版（Mask）的設計難度。

可選地，在具體實施時，在本公開實施例中，如圖3a至圖4所示，不同行且相鄰的兩個重複單元001中，一個重複單元001中的第一個第二顏色次畫素021的第一過孔310與另一個重複單元001中的第二個第二顏色次畫素022的第一過孔310沿第二方向F2排列於同一直線上。這樣也可以降低製備這些第一過孔310時使用的掩膜版（Mask）的設計難度。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，奇數重複單元組中的第三顏色次畫素030的第二過孔520與偶數重複單元組中的第一顏色次畫素010的第一過孔310、第一個第二顏色次畫素021的第一過孔310以及第二個第二顏色次畫素022的第一過孔310沿第一方向F1排列於同一直線上。示例性地，第一行和第三行重複單元組中的第三顏色次畫素030的第二過孔520與第二行重複單元組中的第一顏色次畫素010的第一過孔310、第一個第二顏色次畫素021的第一過孔310以及第二個第二顏色次畫素022的第一過孔310沿第一方向F1排列於同一直線上。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，奇數重複單元組中，同一列重複單元001中的第一顏色次畫素010的第一過孔310、第二顏色次畫素對020中的第一個第二顏色次畫素021的第一過孔310以及第二個第二顏色次畫素022的第一過孔310沿第一方向F1排列於同一直線上。這樣也可以降低製備顯示面板中的這三個第一過孔310時使用的掩膜版（Mask）的設計難度。

如上所述，重複單元組沿第一方向排列，且相鄰的重複單元組中的相鄰的重複單元沿第二方向可以有一定的偏移量。如果忽略重複單元的偏移量，那麼，大致沿第一方向排列的重複單元也可以看做重複單元的列，只不過同一列重複單元中的重複單元的中心的連線為大致沿第一方向延伸的折線。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，奇數重複單元組中，同一列重複單元001中的第三顏色次畫素030的第一過孔310沿第一方向F1排列於同一直線上。這樣也可以降低製備顯示面板中的這三個第一過孔310時使用的掩膜版（Mask）的設計難度。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，偶數類重複單元組中，同一重複單元001中的第一顏色次畫素010的第一過孔310、第二顏色次畫素對020中的第一個第二顏色次畫素021的第一過孔310以及第二個第二顏色次畫素022的第一過孔310沿第一方向F1排列於同一直線上。這樣也可以降低製備顯示面板中的這三個第一過孔310時使用的掩膜版（Mask）的設計難度。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，偶數類重複單元組中，同一列重複單元001中的第三顏色次畫素030的第一過孔310沿第一方向F1排列於同一直線上。這樣也可以降低製備顯示面板中的這三個第一過孔310時使用的掩膜版（Mask）的設計難度。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，沿第一方向F1上的相鄰的兩個第一過孔310之間的間距可以大致相同。當然，本公開實施例包括但不限於此。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，沿第二方向F2上的相鄰的兩個第一過孔310之間的間距可以大致相同。當然，本公開實施例包括但不限於此。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，沿第一方向F1上的相鄰的兩個第二過孔520之間的間距可以大致相同。當然，本公開實施例包括但不限於此。

在具體實施時，在本公開實施例中，如圖3a至圖4所示，沿第二方向F2上的相鄰的兩個第二過孔520之間的間距可以大致相同。當然，本公開實施例包括但不限於此。

基於同一發明構思，本公開實施例還提供了另一些電致發光顯示面板，如圖9a至圖15所示，其針對上述實施例中的部分實施方式進行了變形。下面僅說明本實施例與上述實施例的區別之處，其相同之處在此不作贅述。

在具體實施時，在本公開實施例中，如圖9a至圖15所示，可以包括多個重複單元001，各重複單元001包括多個次畫素，各次畫素可以包括：位於基板100上方的第一導電層200，位於第一導電層200上方的第一絕緣層300，位於第一絕緣層300上的陽極400。第一絕緣層300包括第一過孔310，第一過孔310曝露第一導電層200的一部分。陽極400包括相互電連接的主體部分410和輔助部分420，輔助部分420通過第一過孔310與第一導電層200電連接。至少一個次畫素中，主體部分410在基板100的正投影與第一過孔310在基板100的正投影不交疊。並且，至少一個次畫素中，主體部分410在第一方向F1的尺寸大於在第二方向F2的尺寸，且至少一個次畫素中，第一過孔310與主體部分410在第二方向F2上排列；其中，第一方向F1與第二方向F2不同。

本公開實施例提供的電致發光顯示面板，通過使陽極包括相互電連接的主體部分和輔助部分，採用輔助部分通過第一過孔與第一導電層電連接，以使陽極通過第一導電層與畫素驅動電路相互電連接。並且，由於至少一個次畫素中，主體部分在基板的正投影與第一過孔在基板的正投影不交疊，可以使該次畫素中的第一過孔進行避讓，以使該次畫素中陽極的主體部分不受第一過孔的深度影響，從而避免陽極的主體部分出現凹陷，以避免由於第一過孔導致的陽極不平整的情況出現，進而改善顯示面板的色偏現象。

在具體實施時，在本公開實施例中，如圖9a、圖9b、圖11、圖12所示，第一導電層200可以包括：相互間隔設置的第一電源線210、第一連接線220以及資料線230。其中，各次畫素中，輔助部分420通過第一過孔310與第一連接線220電連接。第一連接線220與畫素驅動電路中的電晶體的汲極電連接，以實現信號的傳輸。需要說明的是，上述僅是以第三顏色次畫素030為例進行說明，其餘次畫素中的設置以此類推，在此不作贅述。

進一步地，在具體實施時，在本公開實施例中，如圖9a與圖9b、圖11、圖12所示，第一導電層200還可以包括：分別與第一電源線210、第一連接線220以及資料線230間隔設置的橋接線240。該橋接線被配置為使畫素驅動電路中的部分電晶體的閘極、源極以及汲極中的兩個極進行電連接。並且橋接線的設置方式可以與相關技術中的設置方式基本相同，在此不作贅述。

示例性地，第一導電層200例如可以為上述的源汲極金屬層0340。第一電源線210例如可以為上述的第一電源信號線VDD1，資料線230例如可以為上述的資料線Vd，第一連接線220例如可以為上述的連接部343a，橋接線240例如可以為上述的連接部341a、342a中的至少一個。也就是說，本實施例與上述實施例相比，未設置輔助金屬層0350，而其中過孔和絕緣層以及其餘膜層的對應關係可以參見上述主動半導體層0310、閘導電層0320、參考導電層0330的實施，在此不作贅述。

在具體實施時，在本公開實施例中，如圖12所示，各次畫素還可以包括位於陽極400背離基板100一側的畫素界定層80，位於陽極400背離基板100一側的發光層50，以及位於陽極背離發光層50一側的陰極60。其中，畫素限定層80具有開口，且開口曝露陽極400的主體部分410的至少部分區域，發光層50位於開口內且與開口曝露的主體部分410的區域接觸，則開口中的發光層50所處於的區域用於發光，從而可以通過開口限定出有效發光區90。需要說明的是，上述各次畫素的有效發光區90的實施方式可以參見上述實施例，在此不作贅述。

在具體實施時，第一電源線可以被配置為傳輸驅動電壓的電源線。資料線可以被配置為傳輸資料電壓的信號線。在本公開實施例中，如圖9a、圖9b與圖11所示，第一電源線210和資料線230沿第一方向F1排列且沿第二方向F2延伸；並且第一方向F1與第二方向F2不同。示例性地，第一方向F1與第二方向F2垂直。示例性地，第一方向F1可以為顯示面板的列方向，即閘線延伸的方向，第二方向F2可以為顯示面板的行方向，即資料線延伸的方向。當然，本公開實施例包括但不限於此。

一般在顯示領域，一個畫素通常包括多個可分別顯示單色（例如紅色、綠色或藍色）的次畫素，通過控制不同顏色的次畫素的比例以實現顯示不同的顏色，因此上述次畫素可以為單色次畫素。在具體實施時，在本公開實施例中，如圖9a至圖10所示，多個重複單元001中的每個可以包括：沿第二方向F2排列的一個第一顏色次畫素010、一個第二顏色次畫素對020以及一個第三顏色次畫素030。其中，第二顏色次畫素對020可以包括沿第一方向F1排列的兩個第二顏色次畫素021、022。第一顏色次畫素010被配置為發第一顏色的光，第二顏色次畫素021、022被配置為發第二顏色的光，第三顏色次畫素被配置為發第三顏色的光。在一些示例中，第一顏色、第二顏色以及第三顏色可以從紅色、綠色以及藍色中進行選取。例如，第一顏色為紅色、第二顏色為綠色、第三顏色為藍色。由此，該重複單元001為紅綠藍次畫素的排列結構。當然，本公開實施例包括但不限於此。上述的第一顏色、第二顏色和第三顏色還可為其他顏色。需要說明的是，上述各次畫素的排列方式可以參見上述實施方式，在此不作贅述。

在具體實施時，在本公開實施例中，如圖9a至圖10所示，多個重複單元001沿第二方向F2排列形成重複單元組，重複單元組沿第一方向F1排列，且相鄰兩個重複單元組中的重複單元001錯位排列。示例性地，相鄰兩個重複單元組中的重複單元001相差1/2個重複單元001的尺寸。需要說明的是，上述的一個重複單元001的尺寸可以為：第二方向F2上相鄰兩個重複單元001中的相同顏色次畫素的中心之間的距離。例如上述的一個重複單元001的尺寸可以為：第二方向F2上相鄰兩個重複單元001中的第一顏色次畫素010的中心之間的距離。

在具體實施時，在本公開實施例中，如圖9a至圖10所示，第一顏色次畫素010的主體部分411在第二方向F2上的尺寸小於第三顏色次畫素030的主體部分413在第二方向F2上的尺寸。並且，第一顏色次畫素010的主體部分411在第一方向F1上的尺寸大於第三顏色次畫素030的主體部分413在第一方向F1上的尺寸。示例性地，第三顏色次畫素030的主體部分413在第二方向F2上的尺寸小於第三顏色次畫素030的主體部分413在第一方向F1上的尺寸，並且第一顏色次畫素010的主體部分411在第二方向F2上的尺寸小於第一顏色次畫素010的主體部分411在第一方向F1上的尺寸。當然，本公開實施例包括但不限於此，上述的各尺寸之間的關係還可為其他形式。

在具體實施時，如圖9a至圖11所示，以相鄰的一條第一電源線210和一條資料線230為一個信號線組，在本公開實施例中，第三顏色次畫素030中，主體部分413在基板100的正投影覆蓋兩個信號線組在基板100的正投影。例如，主體部分413在基板100的正投影與兩個信號線組在基板100的正投影有交疊。並且，與主體部分413在基板100的正投影交疊的兩個信號線組平行設置於主體部分413的中心的兩側。示例性地，第三顏色次畫素030中，主體部分413在基板100的正投影覆蓋兩條第一電源線210和兩條資料線230在基板100的正投影。例如，主體部分413在基板100的正投影與兩條第一電源線210和兩條資料線230在基板100的正投影有交疊。並且，一條第一電源線210和一條資料線230平行設置於主體部分413一側，另一條第一電源線210和另一條資料線230平行設置於主體部分413另一側。

進一步地，在具體實施時，在本公開實施例中，如圖9a至圖11所示，第三顏色次畫素030中，主體部分413在基板100的正投影與兩條橋接線240在基板100的正投影至少部分交疊。示例性地，主體部分413在基板100的正投影覆蓋一條橋接線240在基板100的正投影交疊，並且，主體部分413在基板100的正投影與另一條橋接線240在基板100的正投影的邊緣交疊。

在具體實施時，如圖9a至圖11所示，第一顏色次畫素010中，主體部分411在基板100的正投影覆蓋兩個信號線組在基板100的正投影。並且，與主體部分411在基板100的正投影交疊的兩個信號線組平行設置於主體部分411兩側。示例性地，第一顏色次畫素010中，主體部分411在基板100的正投影覆蓋兩條第一電源線210和兩條資料線230在基板100的正投影。並且，一條第一電源線210和一條資料線230平行設置於主體部分411一側，另一條第一電源線210和另一條資料線230平行設置於主體部分411另一側。

進一步地，在具體實施時，在本公開實施例中，如圖9a至圖11所示，第一顏色次畫素010中，主體部分411在基板100的正投影與一條橋接線240在基板100的正投影交疊。示例性地，主體部分411在基板100的正投影與一條橋接線240在基板100的正投影的邊緣交疊。

在具體實施時，如圖9a至圖11所示，第二顏色次畫素中，主體部分在基板100的正投影與一個信號線組在基板100的正投影交疊。並且，同一第二顏色次畫素對020中，與兩個第二顏色次畫素的主體部分在基板100的正投影交疊的信號線組相鄰設置。示例性地，第二顏色次畫素對020可以包括第一個第二顏色次畫素021和第二個第二顏色次畫素022。其中，第一個第二顏色次畫素021中，主體部分4121在基板100的正投影與一條第一電源線210與一條資料線220在基板100的正投影交疊。第二個第二顏色次畫素022中，主體部分4122在基板100的正投影與另一條第一電源線210與另一條資料線220在基板100的正投影交疊。

進一步地，在具體實施時，如圖9a至圖11所示，第一個第二顏色次畫素021中的主體部分4121在基板100的正投影還可以與一條橋接線240在基板100的正投影的邊緣交疊。

進一步地，在具體實施時，如圖9a至圖11所示，第二個第二顏色次畫素022中的主體部分4122在基板100的正投影還可以與兩條橋接線240在基板100的正投影的邊緣交疊。

在具體實施時，在本公開實施例中，如圖9a、圖9b、圖12以及圖16所示，各第三顏色次畫素030中，主體部分413和輔助部分423相互電連接，輔助部分423通過第一過孔310與第一連接線223相互電連接，第一連接線223與畫素驅動電路20中的電晶體的汲極電連接，以將畫素驅動電路20產生的電信號輸入陽極400，並且還通過對陰極60載入相應的電壓，以驅動發光層50發光。

在具體實施時，在本公開實施例中，如圖9a、圖9b、圖12以及圖16所示，各第三顏色次畫素030中，主體部分413在基板100的正投影與第一過孔310在基板100的正投影不交疊。這樣可以使各第三顏色次畫素030中的主體部分413不受第一過孔310的影響，以避免由於第一過孔310導致的主體部分413出現不平整的情況，從而可以改善顯示面板的色偏現象。

可選地，第一絕緣層可以被配置為平坦層，從而使得位於第一絕緣層上的主體部分可以具有較高的平坦度。

在具體實施時，在本公開實施例中，如圖9a至圖10、圖12以及圖16所示，第三顏色次畫素030中，主體部分413可以為軸對稱圖形，並且第一過孔310可以位於主體部分413沿第二方向F2的對稱軸上。示例性地，第三顏色次畫素030中的主體部分413可以具有沿第二方向F2的第一對稱軸。示例性地，第三顏色次畫素030中的主體部分413的形狀大致為六邊形或橢圓形，六邊形的長對稱軸或橢圓形的長軸與第一方向F1大致平行，六邊形的短對稱軸或橢圓形的短軸與第二方向F2大致平行，則可以將六邊形的短對稱軸或橢圓形的短軸作為第一對稱軸。示例性地，可以使第三顏色次畫素030中的第一過孔310關於第一對稱軸大致呈軸對稱設置。也可以使第三顏色次畫素030中的第一過孔310僅是與第一對稱軸相交，並不是關於第一對稱軸大致呈軸對稱設置。當然，在實際應用中，可以根據實際應用環境來設計確定第三顏色次畫素030中的第一過孔310的實施方式，在此不作限定。

在具體實施時，在本公開實施例中，如圖9a、圖9b、圖13以及圖16所示，各第一顏色次畫素010中，主體部分411和輔助部分421相互電連接，輔助部分421通過第一過孔310與第一連接線221相互電連接，第一連接線221與畫素驅動電路20中的電晶體的汲極電連接，以將畫素驅動電路20產生的電信號輸入陽極400，並且還通過對陰極60載入相應的電壓，以驅動發光層50發光。

在具體實施時，在本公開實施例中，如圖9a、圖9b、圖13以及圖16所示，各第一顏色次畫素010中，主體部分411在基板100的正投影與第一過孔310在基板100的正投影不交疊。這樣可以使各第一顏色次畫素010中的主體部分411不受第一過孔310的影響，以避免由於第一過孔導致的主體部分411出現不平整的情況，從而可以改善顯示面板的色偏現象。

在具體實施時，在本公開實施例中，如圖9a、圖9b、圖10所示，第一顏色次畫素010中，主體部分411可以為軸對稱圖形，並且第一過孔310可以位於主體部分411沿第二方向F2的對稱軸上。示例性地，第一顏色次畫素010中的主體部分411可以具有沿第二方向F2的第二對稱軸。示例性地，第一顏色次畫素010中的主體部分411的形狀大致為六邊形或橢圓形，六邊形的長對稱軸或橢圓形的長軸與第一方向F1大致平行，六邊形的短對稱軸或橢圓形的短軸與第二方向F2大致平行，則可以將六邊形的短對稱軸或橢圓形的短軸作為第二對稱軸。示例性地，可以使第一顏色次畫素010中的第一過孔310關於第二對稱軸大致呈軸對稱設置。也可以使第一顏色次畫素010中的第一過孔310僅是與第二對稱軸相交，並不是關於第二對稱軸大致呈軸對稱設置。當然，在實際應用中，可以根據實際應用環境來設計確定第一顏色次畫素010中的第一過孔310的實施方式，在此不作限定。

在具體實施時，在本公開實施例中，如圖9a、圖9b、圖10、圖14與圖17所示，各第一個第二顏色次畫素021中，主體部分4121和輔助部分4221相互電連接，輔助部分4221通過第一過孔310與第一連接線2221相互電連接，第一連接線2221與畫素驅動電路20中的電晶體的汲極電連接，以將畫素驅動電路20產生的電信號輸入陽極400，並且還通過對陰極60載入相應的電壓，以驅動發光層50發光。

在具體實施時，在本公開實施例中，如圖9a、圖9b、圖10、圖15與圖17所示，各第二個第二顏色次畫素022中，主體部分4122和輔助部分4222相互電連接，輔助部分4222通過第一過孔310與第一連接線2222相互電連接，第一連接線2222與畫素驅動電路20中的電晶體的汲極電連接，以將畫素驅動電路20產生的電信號輸入陽極400，並且還通過對陰極60載入相應的電壓，以驅動發光層50發光。

可選地，如圖9a、圖9b、圖10、圖14至圖17所示，各第二顏色次畫素中，主體部分在基板的正投影與第一過孔在基板的正投影不交疊。示例性地，如圖9a、圖9b、圖10、圖14與圖17所示，第一個第二顏色次畫素021中，主體部分4121在基板100的正投影與第一過孔310在基板100的正投影不交疊。這樣可以使各第一個第二顏色次畫素021中的主體部分4121不受第一過孔310的影響，以避免由於第一過孔310導致的主體部分4121出現不平整的情況，從而可以改善顯示面板的色偏現象。

示例性地，如圖9a、圖9b、圖10、圖15與圖17所示，第二個第二顏色次畫素021中，主體部分4122在基板100的正投影與第一過孔310在基板100的正投影不交疊。這樣可以使各第二個第二顏色次畫素022中的主體部分4122不受第一過孔310的影響，以避免由於第一過孔310導致的主體部分4122出現不平整的情況，從而可以改善顯示面板的色偏現象。

在具體實施時，在本公開實施例中，如圖9a至圖10所示，同一重複單元001中，第一個第二顏色次畫素021的第一過孔310靠近第一顏色次畫素010的一側設置，第二個第二顏色次畫素022的第一過孔310靠近第一顏色次畫素010的另一側設置。即第一個第二顏色次畫素021的第一過孔310和第二個第二顏色次畫素022的第一過孔310分別位於第一顏色次畫素010的兩側。示例性地，同一重複單元001中，第一個第二顏色次畫素021的第一過孔310可以設置於該重複單元001中的第一顏色次畫素010中的主體部分411以及與該主體部分411左側相鄰的第三顏色次畫素030中的主體部分413之間。並且，同一重複單元001中，第二個第二顏色次畫素022的第一過孔310可以設置於該重複單元001中的第一顏色次畫素010中的主體部分411以及與該主體部分411右側相鄰的第三顏色次畫素030中的主體部分413之間。

可選地，在具體實施時，在本公開實施例中，如圖9a至圖10所示，同一重複單元001中，第一顏色次畫素010的第一過孔310、第二顏色次畫素對020中的第一個第二顏色次畫素021的第一過孔310以及第二個第二顏色次畫素022的第一過孔310沿第一方向F1排列於同一直線上。示例性地，第二行重複單元組的一個重複單元001中，第一顏色次畫素010的第一過孔310、第二顏色次畫素對020中的第一個第二顏色次畫素021的第一過孔310以及第二個第二顏色次畫素022的第一過孔310，可以使這三個第一過孔310沿第一方向F1排列於同一直線上，從而可以降低製備這三個第一過孔310時使用的掩膜版（Mask）的設計難度。

可選地，在具體實施時，在本公開實施例中，如圖9a至圖10所示，同一重複單元001中的第三顏色次畫素030的第一過孔310和第一顏色次畫素010的第一過孔310沿第二方向F2排列於同一直線上。這樣也可以降低製備這三個第一過孔310時使用的掩膜版（Mask）的設計難度。

可選地，在具體實施時，在本公開實施例中，如圖9a至圖10所示，同一重複單元組中，第三顏色次畫素030的第一過孔310和第一顏色次畫素010的第一過孔310沿第二方向F2排列於同一直線上。並且，同一重複單元組中，各第二顏色次畫素對020中的第一個第二顏色次畫素021的第一過孔310沿第二方向F2排列於同一直線上。以及同一重複單元組中，各第二顏色次畫素對020中的第二個第二顏色次畫素022的第一過孔310沿第二方向F2排列於同一直線上。這樣也可以降低製備這些第一過孔310時使用的掩膜版（Mask）的設計難度。

在具體實施時，在本公開實施例中，如圖9a至圖10所示，奇數類重複單元組中，同一列重複單元001中的第一顏色次畫素010的第一過孔310、第二顏色次畫素對020中的第一個第二顏色次畫素021的第一過孔310以及第二個第二顏色次畫素022的第一過孔310沿第一方向F1排列於同一直線上。這樣也可以降低製備顯示面板中的這三個第一過孔310時使用的掩膜版（Mask）的設計難度。

在具體實施時，在本公開實施例中，如圖9a至圖10所示，奇數類重複單元組中，同一列重複單元001中的第三顏色次畫素030的第一過孔310沿第一方向F1排列於同一直線上。這樣也可以降低製備顯示面板中的這三個第一過孔310時使用的掩膜版（Mask）的設計難度。

在具體實施時，在本公開實施例中，如圖9a至圖10所示，偶數類重複單元組中，同一列重複單元001中的第一顏色次畫素010的第一過孔310、第二顏色次畫素對020中的第一個第二顏色次畫素021的第一過孔310以及第二個第二顏色次畫素022的第一過孔310沿第一方向F1排列於同一直線上。這樣也可以降低製備顯示面板中的這三個第一過孔310時使用的掩膜版（Mask）的設計難度。

在具體實施時，在本公開實施例中，如圖9a至圖10所示，偶數類重複單元組中，同一列重複單元001中的第三顏色次畫素030的第一過孔310沿第一方向F1排列於同一直線上。這樣也可以降低製備顯示面板中的這三個第一過孔310時使用的掩膜版（Mask）的設計難度。

並且，需要說明的是，本實施例中的第一過孔的實施方式也可以參見上述實施例中第一過孔的實施方式，在此不作贅述。

需要說明的是，由於工藝條件的限制或其他因素，上述各特徵中的相同並不能完全相同，可能會有一些偏差，因此上述各特徵之間的相同關係只要大致滿足上述條件即可，均屬於本發明的保護範圍。例如，上述相同可以是在誤差允許範圍之內所允許的相同。

並且，由於工藝條件的限制或其他因素，也並不能使上述不同過孔完全沿第一方向或第二方向排列於一條直線上，可能會有一些偏差，因此上述排列於一條直線上的關係只要大致滿足上述條件即可，均屬於本發明的保護範圍。

基於同一發明構思，本公開實施例還提供了顯示裝置，包括本公開實施例提供的上述電致發光顯示面板。該顯示裝置解決問題的原理與前述電致發光顯示面板相似，因此該顯示裝置的實施可以參見前述電致發光顯示面板的實施，重複之處在此不再贅述。

在具體實施時，在本公開實施例中，顯示裝置可以為：手機、平板電腦、電視機、顯示器、筆記型電腦、數碼相框、導航儀等任何具有顯示功能的產品或部件。對於該顯示裝置的其它必不可少的組成部分均為本領域的普通技術人員應該理解具有的，在此不做贅述，也不應作為對本公開的限制。

本公開實施例提供的電致發光顯示面板及顯示裝置，通過使陽極包括相互電連接的主體部分和輔助部分，採用輔助部分通過第一過孔與第一導電層電連接，以使陽極通過第一導電層與畫素驅動電路相互電連接。並且，由於至少一個次畫素中，主體部分在基板的正投影與第一過孔在基板的正投影不交疊，可以使該次畫素中的第一過孔進行避讓，以使該次畫素中陽極的主體部分不受第一過孔的深度影響，從而避免陽極的主體部分出現凹陷，以避免由於第一過孔導致的陽極不平整的情況出現，進而改善顯示面板的色偏現象。

顯然，本領域的技術人員可以對本公開實施例進行各種改動和變型而不脫離本公開實施例的精神和範圍。這樣，倘若本公開實施例的這些修改和變型屬於本公開申請專利範圍及其等同技術的範圍之內，則本公開也意圖包含這些改動和變型在內。

10:襯底基板 20:畫素驅動電路 30:平坦層 40:陽極 50:發光層 60:陰極 70:開口 80:畫素限定層 90:有效發光區 31:過孔 21:連接線 0121:畫素驅動電路 0122:畫素驅動電路 0123:第一發光控制電路 0124:第二發光控制電路 0126:資料寫入電路 0127:儲存電路 0128:閾值補償電路 0129:重置電路 VDD:第一電壓端 VSS:第二電源端 0120:發光元件 C2:第三電容 T1:驅動電晶體 T2:資料寫入電晶體 T3:閾值補償電晶體T3 T4:第一發光控制電晶體T4 T5:第二發光控制電晶體T5 T6:第一重置電晶體T6 T7:第二重置電晶體 Ga1a:第一掃描信號線 Ga2a:第二掃描信號線 Rst1a:第一重置控制信號線 Rst2a:第二重置控制信號線 Vinit1a:第一重置電源端 Init1a:第一重置電源信號線 Vinit2a:第二重置電源端 Init2a:第二重置電源信號線 EM1a:第一發光控制信號線 EM2a:第二發光控制信號線 Vd、230:資料線 VDD1:第一電源信號線 VDD2:第二電源信號線 0310:主動半導體層 0320:閘導電層 0330:參考導電層 0340:源汲極金屬層 0350:輔助金屬層 CC1a:第一極 CC2a:第二極 F1:第一方向 F2:第二方向 341a、342a、343a、351a:連接部 381a、382a、3831a、3832a、381a、385a、385b、386a、387a、388a:過孔 001:重複單元 100:基板 200:第一導電層 300:第一絕緣層 400:陽極 500:第二絕緣層 600:第二導電層 310:第一過孔 520:第二過孔 530:第三過孔 710:第四過孔 410、411、4121、4122、413:主體部分 420、421、4221、4222、423:輔助部分 210:第一電源線 610:第二電源線 220、221、2221、223:第一連接線 620、621、6222、623:第二連接線 LZ1、LZ2:中心線 S1、S3、S4:延伸方向 S2:長度方向 θ1:第一夾角 θ2:第二夾角 010:第一顏色次畫素 020:第二顏色次畫素對 030:第三顏色次畫素 021、022:第二顏色次畫素 90-010、90-021、90-022:有效發光區 W:距離 d010、d020、d030:跨度 240:橋接線

圖1a為相關技術中的顯示面板的俯視結構示意圖； 圖1b為圖1a所示的顯示面板中沿AA’方向的剖視結構示意圖； 圖2a為本公開中的一些畫素驅動電路的結構示意圖； 圖2b為本公開中的一些主動半導體層的俯視結構示意圖； 圖2c為本公開中的一些閘導電層的俯視結構示意圖； 圖2d為本公開中的一些參考導電層的俯視結構示意圖； 圖2e為本公開中的一些源汲極金屬層的俯視結構示意圖； 圖2f為本公開中的一些輔助金屬層的俯視結構示意圖； 圖2g為本公開中的主動半導體層、閘導電層、參考導電層和源汲極金屬層以及輔助金屬層的層疊位置關係的示意圖； 圖3a為本公開中的一些顯示面板的俯視結構示意圖； 圖3b為本公開中的又一些顯示面板的俯視結構示意圖； 圖3c為本公開中的又一些顯示面板的俯視結構示意圖； 圖4為本公開中的一些顯示面板的陽極、第一過孔以及第二過孔的結構示意圖； 圖5a為本公開中的一些顯示面板中的第一導電層、第二過孔以及第三過孔的結構示意圖； 圖5b為本公開中的又一些顯示面板中的第一導電層、第二過孔以及第三過孔的結構示意圖； 圖6a為圖3a所示的顯示面板中沿AA’方向的剖視結構示意圖； 圖6b為圖3a所示的顯示面板中沿BB’方向的剖視結構示意圖； 圖6c為圖3b所示的顯示面板中沿AA’方向的剖視結構示意圖； 圖7a為圖3a所示的顯示面板中沿CC’方向的剖視結構示意圖； 圖7b為圖3a所示的顯示面板中沿DD’方向的剖視結構示意圖； 圖8a為圖3a所示的顯示面板中沿EE’方向的剖視結構示意圖； 圖8b為圖3a所示的顯示面板中沿FF’方向的剖視結構示意圖； 圖8c為圖3b所示的顯示面板中沿BB’方向的剖視結構示意圖； 圖9a為本公開中的又一些顯示面板的俯視結構示意圖； 圖9b為本公開中的又一些顯示面板的俯視結構示意圖； 圖10為圖9a所示的顯示面板的陽極與第一過孔的結構示意圖； 圖11為圖9a所示的顯示面板中的第一導電層與第一過孔的結構示意圖； 圖12為圖9a所示的顯示面板中沿AA’方向的剖視結構示意圖； 圖13為圖9a所示的顯示面板中沿BB’方向的剖視結構示意圖； 圖14為圖9a所示的顯示面板中沿CC’方向的剖視結構示意圖； 圖15為圖9a所示的顯示面板中沿DD’方向的剖視結構示意圖； 圖16為圖9b所示的顯示面板中沿AA’方向的剖視結構示意圖； 圖17為圖9b所示的顯示面板中沿BB’方向的剖視結構示意圖。

F1:第一方向

F2:第二方向

710:第四過孔

S2:長度方向

S3、S4:延伸方向

θ1:第一夾角

θ2:第二夾角

413、4121、4122:主體部分

Claims (40)

1. 一種電致發光顯示面板，包括： 多個重複單元，各所述重複單元包括多個次畫素，各所述次畫素包括： 第一導電層，位於基板上； 第一絕緣層，位於所述第一導電層的遠離所述基板的一側，並且包括第一過孔，所述第一過孔曝露所述第一導電層的一部分； 陽極，位於所述第一絕緣層上，並且包括相互電連接的主體部分和輔助部分；所述輔助部分通過所述第一過孔與所述第一導電層電連接； 至少一個所述次畫素中，所述主體部分在所述基板的正投影與所述第一過孔在所述基板的正投影不交疊； 至少一個所述次畫素中，所述主體部分在第一方向的尺寸大於在第二方向的尺寸，且至少一個所述次畫素中，所述第一過孔與所述主體部分在所述第二方向上排列；其中，所述第一方向與所述第二方向不同。
2. 如申請專利範圍第1項所述的電致發光顯示面板，其中，所述第一導電層包括：相互間隔設置的第一電源線和第一連接線； 各所述次畫素中，所述輔助部分通過所述第一過孔與所述第一連接線電連接。
3. 如申請專利範圍第2項所述的電致發光顯示面板，其中，所述第一電源線包括：沿所述第一方向排列且沿所述第二方向延伸的多個次電源線，以及電連接各個所述次電源線的導通線； 所述次電源線與所述導通線大致形成網格結構，每個網格內部設置有一個所述第一連接線，且所述第一連接線與所述次電源線和所述導通線之間均有間隔。
4. 如申請專利範圍第3項所述的電致發光顯示面板，其中，所述多個重複單元中的至少一個重複單元包括：沿所述第二方向排列的一個第一顏色次畫素、一個第二顏色次畫素對以及一個第三顏色次畫素；其中，所述第二顏色次畫素對包括沿所述第一方向排列的兩個第二顏色次畫素； 所述多個重複單元沿所述第二方向排列形成重複單元組，所述重複單元組沿所述第一方向排列，且相鄰兩個所述重複單元組中的重複單元錯位排列。
5. 如申請專利範圍第4項所述的電致發光顯示面板，其中，各所述次畫素還包括：位於所述第一導電層面向所述基板一側的畫素驅動電路；其中，各所述次畫素中畫素驅動電路陣列分佈。
6. 如申請專利範圍第5項所述的電致發光顯示面板，其中，所述第一顏色次畫素的主體部分的延伸方向與所述第一顏色次畫素的畫素驅動電路所在區域的長度方向之間具有第一夾角；其中，所述第一夾角在45度至165度之間； 所述第三顏色次畫素的主體部分的延伸方向與所述第三顏色次畫素的畫素驅動電路所在區域的長度方向之間具有第二夾角；其中，所述第二夾角在45度至165度之間； 所述第二顏色次畫素對的延伸方向與第二顏色次畫素對的畫素驅動電路所在區域的長度方向之間具有第三夾角；其中，所述第三夾角在45度至165度之間。
7. 如申請專利範圍第6項所述的電致發光顯示面板，其中，各所述畫素驅動電路所在區域在所述第二方向上的尺寸大於在第一方向上的尺寸。
8. 如申請專利範圍第4-7項中任一項所述的電致發光顯示面板，其中，所述第一顏色次畫素的主體部分在所述第二方向上的尺寸小於所述第三顏色次畫素的主體部分在所述第二方向上的尺寸； 所述第一顏色次畫素的主體部分在所述第一方向上的尺寸大於所述第三顏色次畫素的主體部分在所述第一方向上的尺寸。
9. 如申請專利範圍第4-8項中任一項所述的電致發光顯示面板，其中，各所述第三顏色次畫素中，所述主體部分在所述基板的正投影與所述第一過孔在所述基板的正投影不交疊； 各所述第一顏色次畫素中，所述主體部分在所述基板的正投影與所述第一過孔在所述基板的正投影不交疊； 各所述第二顏色次畫素中，所述主體部分在所述基板的正投影與所述第一過孔在所述基板的正投影不交疊。
10. 如申請專利範圍第9項所述的電致發光顯示面板，其中，所述第三顏色次畫素中，所述主體部分為軸對稱圖形，且所述第一過孔位於所述主體部分沿所述第二方向的對稱軸上； 所述第一顏色次畫素中，所述主體部分為軸對稱圖形，且所述第一過孔位於所述主體部分沿所述第二方向的對稱軸上。
11. 如申請專利範圍第5-10項中任一項所述的電致發光顯示面板，其中，所述第三顏色次畫素中，所述主體部分在所述基板的正投影與所述畫素驅動電路中的驅動電晶體在所述基板的正投影不交疊，所述主體部分在所述基板的正投影與所述畫素驅動電路在所述第二方向上相鄰的畫素驅動電路電連接的重置控制信號線和重置電源信號線在所述基板的正投影交疊，所述主體部分在所述基板的正投影與兩條資料線在所述基板的正投影交疊，所述主體部分在所述基板的正投影與兩條次電源線在所述基板的正投影交疊。
12. 如申請專利範圍第10項所述的電致發光顯示面板，其中，所述第一顏色次畫素中，所述主體部分在所述基板的正投影與所述畫素驅動電路中的驅動電晶體在所述基板的正投影交疊，所述主體部分在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影交疊，所述主體部分在所述基板的正投影與兩條資料線在所述基板的正投影交疊，所述主體部分在所述基板的正投影與兩條次電源線在所述基板的正投影交疊。
13. 如申請專利範圍第9項所述的電致發光顯示面板，其中，所述第二顏色次畫素對包括第一個第二顏色次畫素和第二個第二顏色次畫素；同一所述重複單元中，所述第一個第二顏色次畫素的第一過孔位於所述第一個第二顏色次畫素背離所述第三顏色次畫素一側； 同一所述重複單元中，所述第二個第二顏色次畫素的第一過孔位於所述第二個第二顏色次畫素背離所述第三顏色次畫素一側。
14. 如申請專利範圍第13項所述的電致發光顯示面板，其中，針對同一重複單元中的第一顏色次畫素和第一個第二顏色次畫素，以及針對與所述同一重複單元中的第一顏色次畫素和第一個第二顏色次畫素均最近鄰的第三顏色次畫素，所述第一個第二顏色次畫素的第一過孔位於所述第一顏色次畫素與所述第三顏色次畫素之間的間隙中； 針對同一重複單元中的第一顏色次畫素和第二個第二顏色次畫素，以及針對與所述同一重複單元中的第一顏色次畫素和第二個第二顏色次畫素均最近鄰的第三顏色次畫素，所述第二個第二顏色次畫素的第一過孔位於所述第一顏色次畫素與所述第三顏色次畫素之間的間隙中。
15. 如申請專利範圍第13項所述的電致發光顯示面板，其中，所述第一個第二顏色次畫素中，所述主體部分在所述基板的正投影與所述畫素驅動電路中的驅動電晶體在所述基板的正投影無交疊，所述主體部分在所述基板的正投影與所述畫素驅動電路在所述第二方向上相鄰的畫素驅動電路電連接的重置控制信號線和掃描信號線在所述基板的正投影交疊； 述第二個第二顏色次畫素中，所述主體部分在所述基板的正投影與所述畫素驅動電路中的驅動電晶體在所述基板的正投影無交疊，所述主體部分在所述基板的正投影與所述畫素驅動電路在所述第二方向上相鄰的畫素驅動電路電連接的重置控制信號線和掃描信號線在所述基板的正投影交疊。
16. 如申請專利範圍第13-15項中任一項所述的電致發光顯示面板，其中，所述第三顏色次畫素中的畫素驅動電路、所述第一個第二顏色次畫素中的畫素驅動電路、所述第一顏色次畫素中的畫素驅動電路以及所述第二個第二顏色次畫素中的畫素驅動電路沿所述第一方向依次排列。
17. 如申請專利範圍第4-16項中任一項所述的電致發光顯示面板，其中，同種顏色次畫素中的第一過孔位於所述顏色次畫素的同一側。
18. 如申請專利範圍第4-17項中任一項所述的電致發光顯示面板，其中，同一所述重複單元中，所述第一個第二顏色次畫素的第一過孔、所述第一顏色次畫素的第一過孔以及所述第二個第二顏色次畫素的第一過孔沿所述第一方向順序排列于同一第一線段上； 針對一個重複單元組中的一個第二顏色次畫素和相鄰重複單元組中且與所述一個第二顏色次畫素最近鄰的第三顏色次畫素，所述一個第二顏色次畫素的第一過孔和所述第三顏色次畫素的第一過孔沿協力廠商向排列於同一第二線段上；其中，所述協力廠商向與所述第一方向交叉。
19. 如申請專利範圍第18項所述的電致發光顯示面板，其中，分別位於相鄰的重複單元組中的相鄰的兩個重複單元中，第一個重複單元中的第三顏色次畫素的第一過孔與第二個重複單元中的所述第一個第二顏色次畫素的第一過孔、所述第一顏色次畫素的第一過孔以及所述第二個第二顏色次畫素的第一過孔依次順序排列於所述第一線段和所述第二線段所連接成的折線上。
20. 如申請專利範圍第19項所述的電致發光顯示面板，其中，同一所述重複單元中的所述第三顏色次畫素的第一過孔和所述第一顏色次畫素的第一過孔沿所述第二方向排列於同一直線上；分別位於相鄰兩個重複單元組中的相鄰的兩個重複單元中，一個重複單元中的第一個第二顏色次畫素的第一過孔與另一個重複單元中的第二個第二顏色次畫素的第一過孔沿所述第二方向排列於同一直線上； 奇數重複單元組和偶數重複單元組中的至少一類重複單元組中，沿所述第一方向排列的所述第一顏色次畫素的第一過孔、所述第二顏色次畫素對中的第一個第二顏色次畫素的第一過孔以及第二個第二顏色次畫素的第一過孔沿所述第一方向排列於同一直線上； 並且，奇數重複單元組和偶數重複單元組中的至少一類重複單元組中，沿所述第一方向排列的所述第三顏色次畫素的第一過孔沿所述第一方向排列於同一直線上。
21. 如申請專利範圍第2-20項中任一項所述的電致發光顯示面板，其中，所述電致發光顯示面板還包括： 第二導電層，位於所述第一導電層與所述基板之間，並且包括：間隔設置的第二電源線和第二連接線； 第二絕緣層，位於所述第二導電層與所述第一導電層之間，並且具有曝露所述第二連接線的第二過孔以及曝露所述第二電源線的一部分的第三過孔； 所述第一連接線通過所述第二過孔與所述第二連接線彼此電連接； 所述第一電源線通過所述第三過孔與所述第二電源線彼此電連接。
22. 如申請專利範圍第21項所述的電致發光顯示面板，其中，針對相互電連接的所述第一連接線和所述第二連接線，所述第一連接線在所述基板的正投影與所述第二連接線在所述基板的正投影至少部分交疊； 所述第一電源線在所述基板的正投影與所述第二電源線在所述基板的正投影至少部分交疊。
23. 如申請專利範圍第22項所述的電致發光顯示面板，其中，所述第三顏色次畫素中，所述第一過孔相對所述第二過孔靠近畫素驅動電路中的驅動電晶體設置； 所述第一顏色次畫素中，所述第一過孔相對所述第二過孔遠離畫素驅動電路中的驅動電晶體設置； 所述第二顏色次畫素中，所述第一過孔相對所述第二過孔遠離畫素驅動電路中的驅動電晶體設置。
24. 如申請專利範圍第21-23項中任一項所述的電致發光顯示面板，其中，同一所述次畫素中，所述第一過孔在所述基板的正投影與所述第二過孔在所述基板的正投影大致不交疊。
25. 如申請專利範圍第21-24項中任一項所述的電致發光顯示面板，其中，各所述次畫素還包括：第四過孔； 所述第三顏色次畫素中，所述第四過孔在所述基板的正投影與所述第二過孔在所述基板的正投影交疊； 所述第一顏色次畫素中，所述第四過孔在所述基板的正投影與所述第一過孔在所述基板的正投影交疊； 所述第二顏色次畫素中，所述第四過孔在所述基板的正投影與所述第一過孔在所述基板的正投影交疊。
26. 如申請專利範圍第25項中所述的電致發光顯示面板，其中，所述第四過孔沿所述第一方向排列於一條直線上，且位於同一直線上相鄰的兩個第四過孔之間的間距大致相同；沿所述第一方向上的相鄰的兩個第一過孔之間的間距大致相同，沿所述第二方向上的相鄰的兩個第一過孔之間的間距大致相同； 沿所述第一方向上的相鄰的兩個第二過孔之間的間距大致相同，沿所述第二方向上的相鄰的兩個第二過孔之間的間距大致相同。
27. 如申請專利範圍第5-26項中任一項所述的電致發光顯示面板，其中，所述第三顏色次畫素中，所述第一過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影交疊，且所述第二過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影不交疊，以及所述第四過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影不交疊； 所述第一顏色次畫素中，所述第一過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影不交疊，且所述第二過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影交疊，以及所述第四過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影不交疊； 所述第二顏色次畫素中，所述第一過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影不交疊，且所述第二過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影交疊，以及所述第四過孔在所述基板的正投影與所述畫素驅動電路電連接的發光控制信號線在所述基板的正投影不交疊。
28. 如申請專利範圍第20-27項中任一項所述的電致發光顯示面板，其中，所述第三顏色次畫素中，所述主體部分在所述基板的正投影與所述第二過孔在所述基板的正投影至少部分交疊； 所述第三顏色次畫素中，所述主體部分在所述基板的正投影與兩個第三過孔在所述基板的正投影至少部分交疊。
29. 如申請專利範圍第28項所述的電致發光顯示面板，其中，所述第三顏色次畫素中，所述第一過孔靠近與所述主體部分在所述基板的正投影交疊的所述兩個第三過孔的中心線的一側設置，並且所述第二過孔靠近與所述主體部分在所述基板的正投影交疊的所述兩個第三過孔的中心線的另一側設置。
30. 如申請專利範圍第21-29項中任一項所述的電致發光顯示面板，其中，所述第三顏色次畫素中，所述主體部分為軸對稱圖形，並且所述第二過孔位於所述主體部分沿所述第二方向的對稱軸上； 所述第一顏色次畫素中，所述主體部分為軸對稱圖形，並且所述第二過孔位於所述主體部分沿所述第二方向的對稱軸上。
31. 如申請專利範圍第21-30項中任一項所述的電致發光顯示面板，其中，所述第一顏色次畫素中，所述主體部分在所述基板的正投影與所述第二過孔在所述基板的正投影至少部分交疊； 所述第一顏色次畫素中，所述主體部分在所述基板的正投影與兩個第三過孔在所述基板的正投影至少部分交疊。
32. 如申請專利範圍第31項所述的電致發光顯示面板，其中，所述第一顏色次畫素中，所述第一過孔靠近正投影交疊的所述兩個第三過孔的中心線的一側設置，並且所述第二過孔靠近正投影交疊的所述兩個第三過孔的中心線的另一側設置。
33. 如申請專利範圍第20項所述的電致發光顯示面板，其中，針對同一重複單元中的第一顏色次畫素和第一個第二顏色次畫素，以及針對與所述同一重複單元中的第一顏色次畫素和第一個第二顏色次畫素均最近鄰的第三顏色次畫素，所述第一個第二顏色次畫素的第二過孔位於所述第一顏色次畫素與所述第三顏色次畫素之間的間隙中； 針對同一重複單元中的第一顏色次畫素和第二個第二顏色次畫素，以及針對與所述同一重複單元中的第一顏色次畫素和第二個第二顏色次畫素均最近鄰的第三顏色次畫素，所述第二個第二顏色次畫素的第二過孔位於所述第一顏色次畫素與所述第三顏色次畫素之間的間隙中。
34. 如申請專利範圍第33項所述的電致發光顯示面板，其中，所述第一個第二顏色次畫素中，所述第一過孔和所述第二過孔沿所述第二方向排列於同一直線上；所述第二個第二顏色次畫素中，所述第一過孔和所述第二過孔沿所述第二方向排列於同一直線上。
35. 如申請專利範圍第34項所述的電致發光顯示面板，其中，所述第一個第二顏色次畫素中，所述第二過孔位於所述第一過孔背離所述主體部分一側； 所述第二個第二顏色次畫素中，所述第二過孔位於所述第一過孔背離所述主體部分一側。
36. 如申請專利範圍第21-35項中任一項所述的電致發光顯示面板，其中，奇數重複單元組中的第三顏色次畫素的第二過孔與偶數重複單元組中的第一顏色次畫素的第一過孔、第一個第二顏色次畫素的第一過孔以及第二個第二顏色次畫素的第一過孔沿所述第一方向排列於同一直線上。
37. 如申請專利範圍第21-36項中任一項所述的電致發光顯示面板，其中，所述第三顏色次畫素中，所述主體部分在所述基板的正投影與兩條次電源線在所述基板的正投影有交疊；並且與所述主體部分在所述基板的正投影交疊的所述兩條次電源線平行設置於所述主體部分的中心的兩側； 所述第一顏色次畫素中，所述主體部分在所述基板的正投影與兩條次電源線在所述基板的正投影有交疊；並且與所述主體部分在所述基板的正投影交疊的所述兩條次電源線平行設置於所述主體部分的中心的兩側； 所述第二顏色次畫素中，所述主體部分在所述基板的正投影與一條所述次電源線以及與所述次電源線電連接的導通線在所述基板的正投影至少部分交疊。
38. 如申請專利範圍第2-20項中任一項所述的電致發光顯示面板，其中，所述第一導電層包括：相互間隔設置的第一電源線、第一連接線以及資料線； 各所述次畫素中，所述輔助部分通過所述第一過孔與所述第一連接線電連接。
39. 如申請專利範圍第38項所述的電致發光顯示面板，其中，所述第一電源線和所述資料線沿第一方向排列且沿第二方向延伸； 所述第一電源線被配置為傳輸驅動電壓的電源線。
40. 一種顯示裝置，包括如申請專利範圍第1-39項中任一項所述的電致發光顯示面板。

Images