KR20210066963A - 표시 장치 - Google Patents
표시 장치 Download PDFInfo
- Publication number
- KR20210066963A KR20210066963A KR1020190155067A KR20190155067A KR20210066963A KR 20210066963 A KR20210066963 A KR 20210066963A KR 1020190155067 A KR1020190155067 A KR 1020190155067A KR 20190155067 A KR20190155067 A KR 20190155067A KR 20210066963 A KR20210066963 A KR 20210066963A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring
- connection part
- vertex
- connection pattern
- connection
- Prior art date
Links
- 238000000034 method Methods 0.000 claims description 17
- 239000010410 layer Substances 0.000 description 120
- 239000003990 capacitor Substances 0.000 description 15
- 239000000758 substrate Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910044991 metal oxide Inorganic materials 0.000 description 8
- 150000004706 metal oxides Chemical class 0.000 description 8
- 230000007423 decrease Effects 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 150000003377 silicon compounds Chemical class 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 150000002894 organic compounds Chemical class 0.000 description 4
- 239000002096 quantum dot Substances 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- -1 poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- YUVHXHOPDQQZIV-UHFFFAOYSA-N 4-(4-anilinophenyl)-N-phenylaniline Chemical compound C1(=CC=CC=C1)NC1=CC=C(C2=CC=C(NC3=CC=CC=C3)C=C2)C=C1.C1(=CC=CC=C1)NC1=CC=C(C=C1)C1=CC=C(NC2=CC=CC=C2)C=C1 YUVHXHOPDQQZIV-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007385 chemical modification Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000011258 core-shell material Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021480 group 4 element Inorganic materials 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H01L27/3276—
-
- H01L27/3248—
-
- H01L51/52—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/341—Short-circuit prevention
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
표시 장치는 화소 회로, 화소 회로 상에 배치되고 제1 방향으로 연장되는 제1 배선, 제1 배선과 동일한 층에 배치되고 제1 배선으로부터 이격되어 제1 배선에 나란한 제2 배선, 제1 배선 및 제2 배선 상에 배치되는 발광 소자, 그리고 제1 배선과 동일한 층의 제1 배선과 제2 배선 사이에 배치되고 화소 회로와 발광 소자를 연결하며 적어도 6 개의 변들을 포함하는 다각형 형태를 가지는 연결 패턴을 포함할 수 있다. 제1 배선으로부터 연결 패턴까지의 최단 거리에 연결 패턴의 제1 꼭지점이 위치할 수 있다.
Description
본 발명은 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하기 위한 복수의 화소들을 포함할 수 있다. 표시 장치는 화소들의 구동을 위한 신호, 전원 등을 제공하는 배선들을 포함할 수 있다.
최근 표시 장치의 대형화, 고해상도화 등에 따라 단위 면적당 배치되는 화소들의 개수가 증가하고 있다. 이에 따라, 화소들에 신호, 전원 등을 제공하는 배선들 사이의 간격이 감소함으로써, 배선들 사이의 단락 등과 같은 불량이 발생할 수 있다.
본 발명의 일 목적은 단락 불량이 방지되는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 화소 회로, 상기 화소 회로 상에 배치되고 제1 방향으로 연장되는 제1 배선, 상기 제1 배선과 동일한 층에 배치되고 상기 제1 배선으로부터 이격되어 상기 제1 배선에 나란한 제2 배선, 상기 제1 배선 및 상기 제2 배선 상에 배치되는 발광 소자, 그리고 상기 제1 배선과 동일한 층의 상기 제1 배선과 상기 제2 배선 사이에 배치되고 상기 화소 회로와 상기 발광 소자를 연결하며 적어도 6 개의 변들을 포함하는 다각형 형태를 가지는 연결 패턴을 포함할 수 있다. 상기 제1 배선으로부터 상기 연결 패턴까지의 최단 거리에 상기 연결 패턴의 제1 꼭지점이 위치할 수 있다.
일 실시예에 있어서, 상기 제2 배선으로부터 상기 연결 패턴까지의 최단 거리에 상기 연결 패턴의 제2 꼭지점이 위치할 수 있다.
일 실시예에 있어서, 상기 연결 패턴은 상기 발광 소자에 연결되는 제1 연결부 및 상기 화소 회로에 연결되는 제2 연결부를 포함하고, 상기 제1 연결부는 마름모 형태를 가질 수 있다.
일 실시예에 있어서, 상기 제1 꼭지점은 상기 제1 연결부의 꼭지점일 수 있다.
일 실시예에 있어서, 상기 제2 꼭지점은 상기 제1 연결부의 꼭지점일 수 있다.
일 실시예에 있어서, 상기 제2 연결부는 마름모 형태를 가질 수 있다.
일 실시예에 있어서, 상기 제2 꼭지점은 상기 제2 연결부의 꼭지점일 수 있다.
일 실시예에 있어서, 상기 제2 연결부는 직사각형 형태를 가질 수 있다.
일 실시예에 있어서, 상기 제1 배선은 상기 화소 회로에 데이터 신호를 공급하는 데이터선일 수 있다.
일 실시예에 있어서, 상기 제2 배선은 상기 화소 회로에 전원 전압을 공급하는 전원 배선일 수 있다.
일 실시예에 있어서, 상기 표시 장치는 제1 화소 및 상기 제1 화소로부터 상기 제1 방향에 교차하는 제2 방향에 위치하는 제2 화소를 더 포함하고, 상기 제1 배선은 상기 제1 화소에 연결되며, 상기 제2 배선은 상기 제2 화소에 연결될 수 있다.
일 실시예에 있어서, 상기 발광 소자는 제1 전극, 상기 제1 전극 상에 배치되는 발광층, 및 상기 발광층 상에 배치되는 제2 전극을 포함하고, 상기 연결 패턴은 상기 제1 전극에 연결될 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 화소 회로, 상기 화소 회로 상에 배치되고 제1 방향으로 연장되는 제1 배선, 상기 제1 배선과 동일한 층에 배치되고 상기 제1 배선으로부터 이격되어 상기 제1 배선에 나란한 제2 배선, 상기 제1 배선 및 상기 제2 배선 상에 배치되는 발광 소자, 그리고 상기 제1 배선과 동일한 층의 상기 제1 배선과 상기 제2 배선 사이에 배치되고 상기 발광 소자에 연결되는 제1 연결부 및 상기 화소 회로에 연결되는 제2 연결부를 포함하는 연결 패턴을 포함할 수 있다. 상기 제1 연결부는 마름모 형태를 가질 수 있다.
일 실시예에 있어서, 상기 제1 배선으로부터 상기 연결 패턴까지의 최단 거리에 상기 제1 연결부의 꼭지점이 위치할 수 있다.
일 실시예에 있어서, 상기 제2 배선으로부터 상기 연결 패턴까지의 최단 거리에 상기 제1 연결부의 꼭지점이 위치할 수 있다.
일 실시예에 있어서, 상기 제2 연결부는 마름모 형태를 가질 수 있다.
일 실시예에 있어서, 상기 제2 배선으로부터 상기 연결 패턴까지의 최단 거리에 상기 제2 연결부의 꼭지점이 위치할 수 있다.
일 실시예에 있어서, 상기 제2 연결부는 직사각형 형태를 가질 수 있다.
일 실시예에 있어서, 상기 제2 연결부의 상기 제1 방향으로 연장되는 제1 변의 길이는 상기 제2 연결부의 상기 제1 방향에 교차하는 제2 방향으로 연장되는 제2 변과 상기 제1 연결부의 꼭지점 사이의 상기 제1 방향으로의 거리보다 작을 수 있다.
일 실시예에 있어서, 상기 제2 연결부의 상기 제1 변의 길이는 상기 제2 연결부와 상기 화소 회로가 연결되는 접촉 구멍의 상기 제1 방향으로의 폭보다 클 수 있다.
본 발명의 실시예들에 따른 표시 장치의 연결 패턴이 발광 소자에 연결되고 마름모 형태를 가지는 제1 연결부를 포함하고, 제1 배선으로부터 연결 패턴까지의 최단 거리에 연결 패턴의 제1 꼭지점이 위치할 수 있다. 이에 따라, 표시 장치의 고해상도화에 따라 제1 배선과 연결 패턴 사이의 거리가 감소하더라도 연결 패턴의 제1 꼭지점과 제1 배선의 변이 서로 마주하기 때문에, 제1 배선과 연결 패턴 사이에 단락 불량이 발생하는 것을 방지할 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치에 포함되는 화소를 나타내는 회로도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 제1 화소 및 제2 화소를 나타내는 평면도이다.
도 3, 도 4, 도 5, 도 6, 및 도 7은 도 2에 도시된 제1 화소 및 제2 화소의 서로 다른 층들을 나타내는 평면도들이다.
도 8은 도 2의 I-I' 선에 따른 단면도이다.
도 9는 본 발명의 일 실시예에 따른 제1 배선, 제2 배선, 및 연결 패턴을 나타내는 평면도이다.
도 10은 본 발명의 다른 실시예에 따른 제1 배선, 제2 배선, 및 연결 패턴을 나타내는 평면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 제1 배선, 제2 배선, 및 연결 패턴을 나타내는 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 제1 화소 및 제2 화소를 나타내는 평면도이다.
도 3, 도 4, 도 5, 도 6, 및 도 7은 도 2에 도시된 제1 화소 및 제2 화소의 서로 다른 층들을 나타내는 평면도들이다.
도 8은 도 2의 I-I' 선에 따른 단면도이다.
도 9는 본 발명의 일 실시예에 따른 제1 배선, 제2 배선, 및 연결 패턴을 나타내는 평면도이다.
도 10은 본 발명의 다른 실시예에 따른 제1 배선, 제2 배선, 및 연결 패턴을 나타내는 평면도이다.
도 11은 본 발명의 또 다른 실시예에 따른 제1 배선, 제2 배선, 및 연결 패턴을 나타내는 평면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치를 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치에 포함되는 화소를 나타내는 회로도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 복수의 화소들(PX)을 포함할 수 있다. 화소들(PX) 각각은 광을 방출하고, 상기 표시 장치는 화소들(PX)로부터 방출되는 광으로 형성되는 영상을 표시할 수 있다. 화소들(PX) 각각은 발광 소자(EL) 및 화소 회로(PC)를 포함할 수 있다.
발광 소자(EL)의 양극(anode)은 화소 회로(PC)에 연결되고, 발광 소자(EL)의 음극(cathode)은 제2 전압(ELVSS)을 수신할 수 있다. 발광 소자(EL)는 화소 회로(PC)로부터 공급되는 전류(IEL)의 크기에 대응하여 소정 휘도의 광을 생성할 수 있다. 발광 소자(EL)를 통해 전류(IEL)가 흐르기 위하여, 발광 소자(LE)의 양극으로 공급되는 제1 전압(ELVDD)은 제2 전압(ELVSS)보다 클 수 있다.
화소 회로(PC)는 데이터 신호(DT)에 대응하여 제1 전압(ELVDD)을 공급하는 제1 전원으로부터 발광 소자(EL)를 경유하여 제2 전압(ELVSS)을 공급하는 제2 전원으로 흐르는 전류(IEL)의 크기를 제어할 수 있다. 이를 위해, 화소 회로(PC)는 복수의 트랜지스터들 및 적어도 하나의 커패시터를 포함할 수 있다.
일 실시예에 있어서, 화소 회로(PC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7), 및 커패시터(CAP)를 포함할 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 화소 회로(PC)는 2 개 내지 6 개 또는 8 개 이상의 트랜지스터들 및/또는 두 개 이상의 커패시터들을 포함할 수도 있다.
제1 트랜지스터(T1)는 데이터 신호(DT)에 상응하는 전류(IEL)를 발광 소자(EL)에 제공하는 구동 트랜지스터일 수 있다. 일 실시예에 있어서, 제1 트랜지스터(T1)는 제1 노드(N1)에 연결되는 게이트 전극, 제2 노드(N2)에 연결되는 제1 전극, 및 제3 노드(N3)에 연결되는 제2 전극을 포함할 수 있다.
제2 트랜지스터(T2)는 제1 게이트 신호(GW)에 응답하여 데이터 신호(DT)를 제1 트랜지스터(T1)에 제공하는 스위칭 트랜지스터일 수 있다. 일 실시예에 있어서, 제2 트랜지스터(T2)는 제1 게이트 신호(GW)를 수신하는 게이트 전극, 데이터 신호(DT)를 수신하는 제1 전극, 및 제2 노드(N2)에 연결되는 제2 전극을 포함할 수 있다.
제3 트랜지스터(T3)는 제1 게이트 신호(GW)에 응답하여 제1 트랜지스터(T1)의 게이트 전극과 제2 전극을 다이오드 연결하는 보상 트랜지스터일 수 있다. 일 실시예에 있어서, 제3 트랜지스터(T3)는 제1 게이트 신호(GW)를 수신하는 게이트 전극, 제1 노드(N1)에 연결되는 제1 전극, 및 제3 노드(N3)에 연결되는 제2 전극을 포함할 수 있다.
제4 트랜지스터(T4)는 제2 게이트 신호(GI)에 응답하여 초기화 전압(VINT)을 제1 트랜지스터(T1)에 제공하는 제1 초기화 트랜지스터일 수 있다. 일 실시예에 있어서, 제4 트랜지스터(T4)는 제2 게이트 신호(GI)를 수신하는 게이트 전극, 초기화 전압(VINT)을 수신하는 제1 전극, 및 제1 노드(N1)에 연결되는 제2 전극을 포함할 수 있다.
제5 트랜지스터(T5) 및 제6 트랜지스터(T6) 각각은 발광 제어 신호(EM)에 응답하여 제1 전압(ELVDD)을 발광 소자(EL)에 제공하는 발광 제어 트랜지스터일 수 있다. 일 실시예에 있어서, 제5 트랜지스터(T5)는 발광 제어 신호(EM)를 수신하는 게이트 전극, 제1 전압(ELVDD)을 수신하는 제1 전극, 및 제2 노드(N2)에 연결되는 제2 전극을 포함할 수 있다. 또한, 제6 트랜지스터(T6)는 발광 제어 신호(EM)를 수신하는 게이트 전극, 제3 노드(N3)에 연결되는 제1 전극, 및 발광 소자(EL)의 양극에 연결되는 제2 전극을 포함할 수 있다.
제7 트랜지스터(T7)는 제3 게이트 신호(GB)에 응답하여 초기화 전압(VINT)을 발광 소자(EL)에 제공하는 제2 초기화 트랜지스터일 수 있다. 일 실시예에 있어서, 제7 트랜지스터(T7)는 제3 게이트 신호(GB)를 수신하는 게이트 전극, 초기화 전압(VINT)을 수신하는 제1 전극, 및 발광 소자(EL)의 양극에 연결되는 제2 전극을 포함할 수 있다.
커패시터(CAP)는 데이터 신호(DT) 및 제1 트랜지스터(T1)의 문턱 전압에 대응되는 전압을 저장할 수 있다. 일 실시예에 있어서, 커패시터(CAP)는 제1 노드(N1)에 연결되는 제1 커패시터 전극 및 제1 전압(ELVDD)을 수신하는 제2 커패시터 전극을 포함할 수 있다.
일 실시예에 있어서, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 각각의 상기 제1 전극은 소스 전극 및 드레인 전극 중 어느 하나이고, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 각각의 상기 제2 전극은 제1 전극과 다른 전극일 수 있다. 예를 들면, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 각각의 상기 제1 전극은 소스 전극이고, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 각각의 상기 제2 전극은 드레인 전극일 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 제1 화소 및 제2 화소를 나타내는 평면도이다. 도 3, 도 4, 도 5, 도 6, 및 도 7은 도 2에 도시된 제1 화소 및 제2 화소의 서로 다른 층들을 나타내는 평면도들이다. 도 8은 도 2의 I-I' 선에 따른 단면도이다.
도 1, 도 2, 도 3, 도 4, 도 5, 도 6, 도 7, 및 도 8을 참조하면, 일 실시예에 따른 표시 장치는 제1 화소(PX1) 및 제2 화소(PX2)를 포함하는 복수의 화소들(PX)을 포함할 수 있다. 복수의 화소들(PX)을 제1 방향(DR1) 및 제1 방향(DR1)과 교차하는 제2 방향(DR2)을 따라 실질적인 행렬 형태로 배열될 수 있다. 제1 화소(PX1)는 복수의 화소들(PX) 중 어느 하나의 화소이고, 제2 화소(PX2)는 제1 화소(PX1)로부터 제2 방향(DR2)에 위치할 수 있다. 제1 화소(PX1) 및 제2 화소(PX2) 각각은 화소 회로(PC) 및 발광 소자(EL)를 포함할 수 있다.
기판(100) 상에는 순차적으로 액티브층(110), 제1 도전층(121, 122, 123, 124), 제2 도전층(131, 132, 133), 제3 도전층(141, 142, 143, 144, 145), 제1 전극(150), 발광층(160), 및 제2 전극(170)이 배치될 수 있다. 액티브층(110), 제1 도전층(121, 122, 123, 124), 및 제2 도전층(131, 132, 133)은 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 및 커패시터(CAP)를 포함하는 화소 회로(PC)를 형성할 수 있다. 또한, 제1 전극(150), 발광층(160), 및 제2 전극(170)은 발광 소자(EL)를 형성할 수 있다.
기판(100)은 투명 절연 기판을 포함할 수 있다. 예를 들면, 기판(100)은 유리 기판, 석영 기판, 플라스틱 기판 등으로 형성될 수 있다. 일 실시예에 있어서, 기판(100)은 유기 절연층 및 무기 절연층이 교번적으로 적층된 구조를 포함할 수 있다. 예를 들면, 기판(100)은 폴리이미드(PI)를 포함하는 제1 유기 절연층, 실리콘 화합물 및/또는 비정질 실리콘을 포함하는 제1 무기 절연층, 폴리이미드를 포함하는 제2 유기 절연층, 및 실리콘 화합물을 포함하는 제2 무기 절연층이 적층된 구조로 형성될 수 있다.
기판(100) 상에는 액티브층(110)이 배치될 수 있다. 도면에는 도시되지 않았으나, 기판(100)과 액티브층(110) 사이에는 이들을 절연시키는 버퍼층이 개재될 수 있다. 상기 버퍼층은 기판(100)으로부터 불순물이 확산되는 것을 방지하고, 액티브층(110)을 형성하기 위한 결정화 공정에서 열의 전달 속도를 조절할 수 있다. 상기 버퍼층은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다. 액티브층(110)은 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 각각의 소스 영역, 드레인 영역, 및 채널 영역을 포함할 수 있다.
일 실시예에 있어서, 액티브층(110)은 다결정 실리콘으로 형성될 수 있다. 예를 들면, 상기 버퍼층 상에 비정질 실리콘을 증착한 후에, 이를 결정화하여 다결정 실리콘층을 형성할 수 있다. 그 다음, 상기 다결정 실리콘층을 패터닝하여 액티브층(110)을 형성할 수 있다. 그러나 본 발명은 이에 한정되지 아니하고, 다른 실시예에 있어서, 액티브층(110)은 산화물 반도체로 형성될 수도 있다. 예를 들면, 상기 버퍼층 상에 산화물 반도체를 증착한 후에, 이를 패터닝하여 액티브층(110)을 형성할 수 있다.
액티브층(110) 상에는 제1 도전층(121, 122, 123, 124)이 배치될 수 있다. 액티브층(110)과 제1 도전층(121, 122, 123, 124) 사이에는 이들을 절연시키는 제1 절연층(101)이 개재될 수 있다. 제1 절연층(101)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
제1 도전층(121, 122, 123, 124)은 제1 게이트선(121), 제2 게이트선(122), 발광 제어선(123), 및 제1 커패시터 전극(124)을 포함할 수 있다. 제1 게이트선(121), 제2 게이트선(122), 및 발광 제어선(123)은 제1 방향(DR1)을 따라 배치되고, 제2 방향(DR2)으로 연장될 수 있다. 일 실시예에 있어서, 제1 게이트선(121)은 화소 회로(PC)에 제1 게이트 신호(GW)를 공급하고, 제2 게이트선(122)은 화소 회로(PC)에 제2 게이트 신호(GI)를 공급하며, 발광 제어선(123)은 화소 회로(PC)에 발광 제어 신호(EM)를 공급할 수 있다. 제1 도전층(121, 122, 123, 124)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 형성될 수 있다.
액티브층(110)과 중첩하는 제1 게이트선(121)의 일 부분은 제2 트랜지스터(T2)의 게이트 전극으로 기능하고, 액티브층(110)과 중첩하는 제1 게이트선(121)의 다른 부분은 제3 트랜지스터(T3)의 게이트 전극으로 기능할 수 있다. 이에 따라, 액티브층(110)과 제1 게이트선(121)은 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 형성할 수 있다. 액티브층(110)과 중첩하는 제2 게이트선(122)의 일 부분은 제4 트랜지스터(T4)의 게이트 전극으로 기능할 수 있다. 이에 따라, 액티브층(110)과 제2 게이트선(122)은 제4 트랜지스터(T4)를 형성할 수 있다. 액티브층(110)과 중첩하는 발광 제어선(123)의 일 부분은 제5 트랜지스터(T5)의 게이트 전극으로 기능하고, 액티브층(110)과 중첩하는 발광 제어선(123)의 다른 부분은 제6 트랜지스터(T6)의 게이트 전극으로 기능할 수 있다. 이에 따라, 액티브층(110)과 발광 제어선(123)은 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)를 형성할 수 있다.
제1 도전층(121, 122, 123, 124) 상에는 제2 도전층(131, 132, 133)이 배치될 수 있다. 제1 도전층(121, 122, 123, 124)과 제2 도전층(131, 132, 133) 사이에는 이들을 절연시키는 제2 절연층(102)이 개재될 수 있다. 제2 절연층(102)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
제2 도전층(131, 132, 133)은 제3 게이트선(131), 초기화 전압선(132), 및 도전 패턴(133)을 포함할 수 있다. 제3 게이트선(131), 초기화 전압선(132), 및 도전 패턴(133)은 제1 방향(DR1)을 따라 배치되고, 제2 방향(DR2)으로 연장될 수 있다. 일 실시예에 있어서, 제3 게이트선(131)은 화소 회로(PC)에 제3 게이트 신호(GB)를 공급하고, 초기화 전압선(132)은 화소 회로(PC)에 초기화 전압(VINT)을 공급할 수 있다. 제2 도전층(131, 132, 133)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 형성될 수 있다.
액티브층(110)과 중첩하는 제3 게이트선(131)의 일 부분은 제7 트랜지스터(T7)의 게이트 전극으로 기능할 수 있다. 이에 따라, 액티브층(110)과 제3 게이트선(131)은 제7 트랜지스터(T7)를 형성할 수 있다. 제1 커패시터 전극(124)과 중첩하는 도전 패턴(133)의 일 부분은 커패시터(CAP)의 제2 커패시터 전극으로 기능할 수 있다. 이에 따라, 제1 커패시터 전극(124)과 도전 패턴(133)은 커패시터(CAP)를 형성할 수 있다.
제2 도전층(131, 132, 133) 상에는 제3 도전층(141, 142, 143, 144, 145)이 배치될 수 있다. 제2 도전층(131, 132, 133)과 제3 도전층(141, 142, 143, 144, 145) 사이에는 이들을 절연시키는 제3 절연층(103)이 개재될 수 있다. 제3 절연층(103)은 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
제3 도전층(141, 142, 143, 144, 145)은 제1 배선(141), 제2 배선(142), 연결 패턴(143), 게이트 연결 패턴(144), 및 초기화 연결 패턴(145)을 포함할 수 있다. 제1 배선(141) 및 제2 배선(142)은 제2 방향(DR2)을 따라 배치되고, 제1 방향(DR1)으로 연장될 수 있다. 일 실시예에 있어서, 제1 배선(141)은 화소 회로(PC)에 데이터 신호(DT)를 공급하고, 제2 배선(142)은 화소 회로(PC)에 전원 전압을 공급할 수 있다. 예를 들면, 상기 전원 전압은 제1 전압(ELVDD)일 수 있다. 제3 도전층(141, 142, 143, 144, 145)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 형성될 수 있다.
제1 배선(141)은 제1 절연층(101), 제2 절연층(102), 및 제3 절연층(103)에 형성되는 제1 접촉 구멍(CH1)을 통해 액티브층(110)에 연결될 수 있다. 제2 배선(142)은 제3 절연층(103)에 형성되는 제2 접촉 구멍(CH2)을 통해 도전 패턴(133)에 연결되고, 제1 절연층(101), 제2 절연층(102), 및 제3 절연층(103)에 형성되는 제3 접촉 구멍(CH3)을 통해 액티브층(110)에 연결될 수 있다. 연결 패턴(143)은 제1 절연층(101), 제2 절연층(102), 및 제3 절연층(103)에 형성되는 제4 접촉 구멍(CH4)을 통해 액티브층(110)에 연결될 수 있다. 게이트 연결 패턴(144)은 제2 절연층(102) 및 제3 절연층(103)에 형성되는 제5 접촉 구멍(CH5)을 통해 제1 커패시터 전극(124)에 연결되고, 제1 절연층(101), 제2 절연층(102), 및 제3 절연층(103)에 형성되는 제6 접촉 구멍(CH6)을 통해 액티브층(110)에 연결될 수 있다. 초기화 연결 패턴(145)은 제1 절연층(101), 제2 절연층(102), 및 제3 절연층(103)에 형성되는 제7 접촉 구멍(CH7) 및 제8 접촉 구멍(CH8)을 통해 액티브층(110)에 연결되고, 제3 절연층(103)에 형성되는 제9 접촉 구멍(CH9)을 통해 초기화 전압선(132)에 연결될 수 있다.
제3 도전층(141, 142, 143, 144, 145) 상에는 제1 전극(150)이 배치될 수 있다. 제3 도전층(141, 142, 143, 144, 145)과 제1 전극(150) 사이에는 이들을 절연시키는 제4 절연층(104)이 개재될 수 있다. 제4 절연층(104)은 폴리이미드 등을 포함할 수 있다.
제1 전극(150)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 형성될 수 있다. 예를 들면, 제1 전극(150)은 은(Ag), 인듐 주석 산화물(ITO) 등을 포함할 수 있다. 제1 전극(150)은 제4 절연층(104)에 형성되는 제10 접촉 구멍(CH10)을 통해 연결 패턴(143)에 연결될 수 있다.
제1 전극(150) 상에는 제5 절연층(105)이 배치될 수 있다. 제5 절연층(105)은 제1 전극(150)을 덮으며 제4 절연층(104) 상에 배치될 수 있다. 제5 절연층(105)은 제1 전극(150)의 적어도 일부를 노출하는 화소 개구를 가질 수 있다. 일 실시예에 있어서, 상기 화소 개구는 제1 전극(150)의 중앙부를 노출하고, 제5 절연층(105)은 제1 전극(150)의 주변부를 덮을 수 있다. 제5 절연층(105)은 폴리이미드 등으로 형성될 수 있다.
제1 전극(150) 상에는 발광층(160)이 배치될 수 있다. 발광층(160)은 상기 화소 개구에 의해 노출되는 제1 전극(150) 상에 배치될 수 있다. 발광층(160)은 유기 발광 물질 및 양자점 중에서 적어도 하나를 포함할 수 있다.
일 실시예에 있어서, 유기 발광 물질은 저분자 유기 화합물 또는 고분자 유기 화합물을 포함할 수 있다. 예를 들면, 저분자 유기 화합물은 구리 프탈로사이아닌(copper phthalocyanine), 다이페닐벤지딘(N,N'-diphenylbenzidine), 트리 하이드록시퀴놀린 알루미늄(tris-(8-hydroxyquinoline)aluminum) 등을 포함할 수 있고, 고분자 유기 화합물은 폴리에틸렌다이옥시티오펜(poly(3,4-ethylenedioxythiophene), 폴리아닐린(polyaniline), 폴리페닐렌비닐렌(poly-phenylenevinylene), 폴리플루오렌(polyfluorene) 등을 포함할 수 있다.
일 실시예에 있어서, 양자점은 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물, 및 이들의 조합을 포함하는 코어를 포함할 수 있다. 일 실시예에 있어서, 양자점은 코어 및 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층의 역할 및 양자점에 전기 영동 특성을 부여하기 위한 충전층(charging layer)의 역할을 수행할 수 있다.
발광층(160) 상에는 제2 전극(170)이 배치될 수 있다. 일 실시예에 있어서, 제2 전극(170)은 제5 절연층(105) 상에도 배치될 수 있다. 제2 전극(170)은 금속, 합금, 투명 도전성 산화물 등과 같은 도전 물질을 포함할 수 있다. 예를 들면, 제2 전극(170)은 알루미늄(Al), 백금(Pt), 은(Ag), 마그네슘(Mg), 금(Au), 크롬(Cr), 텅스텐(W), 티타늄(Ti) 등을 포함할 수 있다. 제1 전극(150), 발광층(160), 및 제2 전극(170)은 발광 소자(EL)를 형성할 수 있다.
도 9는 본 발명의 일 실시예에 따른 제1 배선, 제2 배선, 및 연결 패턴을 나타내는 평면도이다. 예를 들면, 도 9는 도 6의 II 영역의 일 예를 나타낼 수 있다.
도 1, 도 2, 도 3, 도 4, 도 5, 도 6, 도 7, 도 8, 및 도 9를 참조하면, 화소 회로(PC)와 발광 소자(EL) 사이에는 제1 배선(141), 제2 배선(142), 및 연결 패턴(143)이 배치될 수 있다. 제1 배선(141), 제2 배선(142), 및 연결 패턴(143)은 화소 회로(PC) 상에 배치되고, 발광 소자(EL)는 제1 배선(141), 제2 배선(142), 및 연결 패턴(143) 상에 배치될 수 있다. 제2 배선(142)은 제1 배선(141)과 동일한 층에 배치되고, 제1 배선(141)으로부터 제2 방향(DR2)으로 이격되어 제1 배선(141)에 나란할 수 있다. 연결 패턴(143)은 제1 배선(141) 및 제2 배선(142)과 동일한 층의 제1 배선(141)과 제2 배선(142) 사이에 배치될 수 있다.
일 실시예에 있어서, 제1 배선(141)은 제1 화소(PX1)에 연결되고, 제2 배선(142)은 제2 화소(PX2)에 연결될 수 있다. 이 경우, 연결 패턴(143)은 제2 화소(PX2)의 화소 회로(PC)와 발광 소자(EL)를 연결할 수 있다.
연결 패턴(143)은 평면상 적어도 6 개의 변들을 포함하는 다각형 형태를 가질 수 있다. 일 실시예에 있어서, 연결 패턴(143)은 6각형 형태를 가질 수 있다. 이 경우, 연결 패턴(143)은 6 개의 꼭지점들을 가질 수 있다.
연결 패턴(143)은 발광 소자(EL)에 연결되는 제1 연결부(143a) 및 화소 회로(PC)에 연결되는 제2 연결부(143b)를 포함할 수 있다. 제1 연결부(143a)는 제10 접촉 구멍(CH10)을 통해 발광 소자(EL)의 제1 전극(150)에 연결되고, 제2 연결부(143b)는 제4 접촉 구멍(CH4)을 통해 화소 회로(PC)의 액티브층(110)에 연결될 수 있다.
제1 연결부(143a)는 평면상 마름모 형태를 가질 수 있다. 예를 들면, 제1 연결부(143a)의 변들은 제1 방향(DR1) 및 제2 방향(DR2)과 상이한 방향으로 연장되고, 제1 연결부(143a)의 꼭지점들은 제1 연결부(143a)의 중심으로부터 제1 방향(DR1) 또는 제2 방향(DR2)에 위치할 수 있다.
일 실시예에 있어서, 제10 접촉 구멍(CH10)은 평면상 제1 연결부(143a)의 형태와 유사한 마름모 형태를 가질 수 있다. 예를 들면, 제10 접촉 구멍(CH10)의 면적은 제1 연결부(143a)의 면적보다 작을 수 있다.
제1 배선(141)으로부터 연결 패턴(143)까지의 최단 거리(DS1)에는 연결 패턴(143)의 제1 꼭지점이 위치할 수 있다. 다시 말해, 연결 패턴(143)의 가장자리 중에서 제1 배선(141)으로부터 가장 가까운 지점은 상기 제1 꼭지점일 수 있다. 이 경우, 연결 패턴(143)의 상기 제1 꼭지점은 제1 배선(141)의 변(141a)을 마주할 수 있다.
일 실시예에 있어서, 제1 배선(141)으로부터 연결 패턴(143)까지의 최단 거리(DS1)에는 제1 연결부(143a)의 꼭지점(VX1)이 위치할 수 있다. 다시 말해, 제1 연결부(143a)의 꼭지점(VX1)은 연결 패턴(143)의 상기 제1 꼭지점일 수 있다.
종래 기술의 비교예에 있어서, 연결 패턴은 평면상 직사각형 형태를 가질 수 있고, 이에 따라, 제1 방향(DR1)으로 연장되는 연결 패턴의 변들은 제1 방향(DR1)으로 연장되는 제1 배선의 변 또는 제2 배선의 변을 마주할 수 있다. 한편, 표시 장치의 고해상도화에 따라 제1 배선과 연결 패턴 사이의 거리 및 제2 배선과 연결 패턴 사이의 거리가 감소할 수 있고, 이에 따라, 서로 마주하는 제1 배선의 변과 연결 패턴의 변 사이의 거리 및 서로 마주하는 제2 배선의 변과 연결 패턴의 변 사이의 거리가 감소할 수 있다. 이 경우, 동일한 층에 배치되는 제1 배선, 제2 배선, 및 연결 패턴을 형성하는 과정에서 식각 공정의 오차, 식각 공정에서 발생하는 입자들 등에 의해 제1 배선과 연결 패턴 사이 및/또는 제2 배선과 연결 패턴 사이에 단락 불량이 발생할 수 있다.
그러나 본 발명의 일 실시예에 있어서, 연결 패턴(143)의 제1 연결부(143a)는 평면상 마름모 형태를 가지고, 제1 배선(141)으로부터 연결 패턴(143)까지의 최단 거리(DS1)에 제1 연결부(143a)의 꼭지점(VX1)에 상응하는 연결 패턴(143)의 상기 제1 꼭지점이 위치할 수 있다. 이에 따라, 표시 장치의 고해상도화에 따라 제1 배선(141)과 연결 패턴(143) 사이의 거리가 감소하더라도 연결 패턴(143)의 상기 제1 꼭지점과 제1 배선(141)의 변(141a)이 서로 마주하기 때문에, 제1 배선(141)과 연결 패턴(143) 사이에 단락 불량이 발생하는 것을 방지할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 제1 배선, 제2 배선, 및 연결 패턴을 나타내는 평면도이다. 예를 들면, 도 10은 도 6의 II 영역의 다른 예를 나타낼 수 있다.
도 1, 도 2, 도 3, 도 4, 도 5, 도 6, 도 7, 도 8, 및 도 10을 참조하면, 화소 회로(PC)와 발광 소자(EL) 사이에는 제1 배선(141), 제2 배선(142), 및 연결 패턴(1143)이 배치될 수 있다. 도 10을 참조하여 설명하는 제1 배선(141), 제2 배선(142), 및 연결 패턴(1143)에 있어서, 도 9를 참조하여 설명한 제1 배선(141), 제2 배선(142), 및 연결 패턴(143)과 실질적으로 동일하거나 유사한 내용들에 대한 설명은 생략한다.
연결 패턴(1143)은 평면상 적어도 6 개의 변들을 포함하는 다각형 형태를 가질 수 있다. 일 실시예에 있어서, 연결 패턴(1143)은 9각형 형태를 가질 수 있다. 이 경우, 연결 패턴(1143)은 9 개의 꼭지점들을 가질 수 있다.
연결 패턴(1143)은 발광 소자(EL)에 연결되는 제1 연결부(1143a) 및 화소 회로(PC)에 연결되는 제2 연결부(1143b)를 포함할 수 있다.
제2 연결부(1143b)는 평면상 마름모 형태를 가질 수 있다. 예를 들면, 제2 연결부(1143b)의 변들은 제1 방향(DR1) 및 제2 방향(DR2)과 상이한 방향으로 연장되고, 제2 연결부(1143b)의 꼭지점들은 제2 연결부(1143b)의 중심으로부터 제1 방향(DR1) 또는 제2 방향(DR2)에 위치할 수 있다.
일 실시예에 있어서, 제4 접촉 구멍(CH4)은 평면상 제2 연결부(1143b)의 형태와 유사한 마름모 형태를 가질 수 있다. 예를 들면, 제4 접촉 구멍(CH4)의 면적은 제2 연결부(1143b)의 면적보다 작을 수 있다.
제2 배선(142)으로부터 연결 패턴(1143)까지의 최단 거리에는 연결 패턴(1143)의 제2 꼭지점이 위치할 수 있다. 다시 말해, 연결 패턴(1143)의 가장자리 중에서 제2 배선(142)으로부터 가장 가까운 지점은 상기 제2 꼭지점일 수 있다. 이 경우, 연결 패턴(1143)의 상기 제2 꼭지점은 제2 배선(142)의 변(142a)을 마주할 수 있다.
일 실시예에 있어서, 제2 배선(142)으로부터 연결 패턴(1143)까지의 최단 거리(DS2)에는 제1 연결부(1143a)의 꼭지점(VX2)이 위치할 수 있다. 다시 말해, 제1 연결부(1143a)의 꼭지점(VX2)은 연결 패턴(1143)의 상기 제2 꼭지점일 수 있다.
다른 실시예에 있어서, 제2 배선(142)으로부터 연결 패턴(1143)까지의 최단 거리(DS3)에는 제2 연결부(1143b)의 꼭지점(VX3)이 위치할 수 있다. 다시 말해, 제2 연결부(1143b)의 꼭지점(VX3)은 연결 패턴(1143)의 상기 제2 꼭지점일 수 있다.
본 발명의 일 실시예에 있어서, 연결 패턴(1143)의 제2 연결부(1143b)는 평면상 마름모 형태를 가지고, 제2 배선(142)으로부터 연결 패턴(1143)까지의 최단 거리에 제1 연결부(1143a)의 꼭지점(VX2) 및/또는 제2 연결부(1143b)의 꼭지점(VX3)에 상응하는 연결 패턴(1143)의 상기 제2 꼭지점이 위치할 수 있다. 이에 따라, 표시 장치의 고해상도화에 따라 제2 배선(142)과 연결 패턴(1143) 사이의 거리가 감소하더라도 연결 패턴(1143)의 상기 제2 꼭지점과 제2 배선(142)의 변(142a)이 서로 마주하기 때문에, 제2 배선(142)과 연결 패턴(1143) 사이에 단락 불량이 발생하는 것을 방지할 수 있다.
도 11은 본 발명의 또 다른 실시예에 따른 제1 배선, 제2 배선, 및 연결 패턴을 나타내는 평면도이다. 예를 들면, 도 11은 도 6의 II 영역의 또 다른 예를 나타낼 수 있다.
도 1, 도 2, 도 3, 도 4, 도 5, 도 6, 도 7, 도 8, 및 도 11을 참조하면, 화소 회로(PC)와 발광 소자(EL) 사이에는 제1 배선(141), 제2 배선(142), 및 연결 패턴(2143)이 배치될 수 있다. 도 11을 참조하여 설명하는 제1 배선(141), 제2 배선(142), 및 연결 패턴(2143)에 있어서, 도 9를 참조하여 설명한 제1 배선(141), 제2 배선(142), 및 연결 패턴(143)과 실질적으로 동일하거나 유사한 내용들에 대한 설명은 생략한다.
연결 패턴(2143)은 평면상 적어도 6 개의 변들을 포함하는 다각형 형태를 가질 수 있다. 일 실시예에 있어서, 연결 패턴(2143)은 11각형 형태를 가질 수 있다. 이 경우, 연결 패턴(2143)은 11 개의 꼭지점들을 가질 수 있다.
연결 패턴(2143)은 발광 소자(EL)에 연결되는 제1 연결부(2143a) 및 화소 회로(PC)에 연결되는 제2 연결부(2143b)를 포함할 수 있다.
제2 연결부(2143b)는 평면상 직사각형 형태를 가질 수 있다. 예를 들면, 제2 연결부(2143b)는 제1 방향(DR1)으로 연장되는 제1 변(SD1) 및 제2 방향(DR2)으로 연장되는 제2 변(SD2)을 가질 수 있다.
일 실시예에 있어서, 제4 접촉 구멍(CH4)은 평면상 제2 연결부(2143b)의 형태와 유사한 직사각형 형태를 가질 수 있다. 예를 들면, 제4 접촉 구멍(CH4)의 면적은 제2 연결부(2143b)의 면적보다 작을 수 있다.
일 실시예에 있어서, 제2 연결부(2143b)의 제1 변(SD1)의 길이(LT)는 제2 연결부(2143b)의 제2 변(SD2)과 제1 연결부(2143a)의 꼭지점 사이의 제1 방향(DR1)으로의 거리(DS4)보다 작을 수 있다. 예를 들면, 제1 연결부(2143a)의 상기 꼭지점은 제1 연결부(2143a)의 중심으로부터 제2 방향(DR2)에 위치하는 제1 연결부(2143a)의 꼭지점(VX2)일 수 있다.
일 실시예에 있어서, 제2 연결부(2143b)의 제1 변(SD1)의 길이(LT)는 제4 접촉 구멍(CH4)의 제1 방향(DR1)으로의 폭(WT)보다 클 수 있다. 제2 연결부(2143b)의 제1 변(SD1)의 길이(LT)가 제4 접촉 구멍(CH4)의 제1 방향(DR1)으로의 폭(WT)보다 크게 형성됨으로써, 제2 연결부(2143b)가 제4 접촉 구멍(CH4)의 전부를 채울 수 있다.
본 발명의 일 실시예에 있어서, 연결 패턴(2143)의 제2 연결부(2143b)는 평면상 직사각형 형태를 가지고, 제2 연결부(2143b)의 제1 변(SD1)의 길이(LT)는 제2 연결부(2143b)의 제2 변(SD2)과 제1 연결부(2143a)의 꼭지점 사이의 제1 방향(DR1)으로의 거리(DS4)보다 작을 수 있다. 이에 따라, 표시 장치의 고해상도화에 따라 제1 배선(141)과 연결 패턴(2143) 사이의 거리 및 제2 배선(142)과 연결 패턴(2143) 사이의 거리 가 감소하더라도 제1 배선(141)의 변(141a) 및 제2 배선(142)의 변(142a)에 마주하는 제2 연결부(2143b)의 제1 변(SD1)의 길이(LT)가 감소하기 때문에, 제1 배선(141)과 연결 패턴(2143) 사이 및 제2 배선(142)과 연결 패턴(2143) 사이에 단락 불량이 발생하는 것을 방지할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
141: 제1 배선
142: 제2 배선
143, 1143, 2143: 연결 패턴
143a, 1143a, 2143a: 제1 연결부
143b, 1143b, 2143b: 제2 연결부
EL: 발광 소자
PC: 화소 회로
PX1: 제1 화소
PX2: 제2 화소
142: 제2 배선
143, 1143, 2143: 연결 패턴
143a, 1143a, 2143a: 제1 연결부
143b, 1143b, 2143b: 제2 연결부
EL: 발광 소자
PC: 화소 회로
PX1: 제1 화소
PX2: 제2 화소
Claims (20)
- 화소 회로;
상기 화소 회로 상에 배치되고, 제1 방향으로 연장되는 제1 배선;
상기 제1 배선과 동일한 층에 배치되고, 상기 제1 배선으로부터 이격되어 상기 제1 배선에 나란한 제2 배선;
상기 제1 배선 및 상기 제2 배선 상에 배치되는 발광 소자; 및
상기 제1 배선과 동일한 층의 상기 제1 배선과 상기 제2 배선 사이에 배치되고, 상기 화소 회로와 상기 발광 소자를 연결하며, 적어도 6 개의 변들을 포함하는 다각형 형태를 가지는 연결 패턴을 포함하고,
상기 제1 배선으로부터 상기 연결 패턴까지의 최단 거리에 상기 연결 패턴의 제1 꼭지점이 위치하는, 표시 장치. - 제1 항에 있어서,
상기 제2 배선으로부터 상기 연결 패턴까지의 최단 거리에 상기 연결 패턴의 제2 꼭지점이 위치하는, 표시 장치. - 제2 항에 있어서,
상기 연결 패턴은 상기 발광 소자에 연결되는 제1 연결부 및 상기 화소 회로에 연결되는 제2 연결부를 포함하고,
상기 제1 연결부는 마름모 형태를 가지는, 표시 장치. - 제3 항에 있어서,
상기 제1 꼭지점은 상기 제1 연결부의 꼭지점인, 표시 장치. - 제3 항에 있어서,
상기 제2 꼭지점은 상기 제1 연결부의 꼭지점인, 표시 장치. - 제3 항에 있어서,
상기 제2 연결부는 마름모 형태를 가지는, 표시 장치. - 제6 항에 있어서,
상기 제2 꼭지점은 상기 제2 연결부의 꼭지점인, 표시 장치. - 제3 항에 있어서,
상기 제2 연결부는 직사각형 형태를 가지는, 표시 장치. - 제1 항에 있어서,
상기 제1 배선은 상기 화소 회로에 데이터 신호를 공급하는 데이터선인, 표시 장치. - 제1 항에 있어서,
상기 제2 배선은 상기 화소 회로에 전원 전압을 공급하는 전원 배선인, 표시 장치. - 제1 항에 있어서,
제1 화소 및 상기 제1 화소로부터 상기 제1 방향에 교차하는 제2 방향에 위치하는 제2 화소를 더 포함하고,
상기 제1 배선은 상기 제1 화소에 연결되며,
상기 제2 배선은 상기 제2 화소에 연결되는, 표시 장치. - 제1 항에 있어서,
상기 발광 소자는 제1 전극, 상기 제1 전극 상에 배치되는 발광층, 및 상기 발광층 상에 배치되는 제2 전극을 포함하고,
상기 연결 패턴은 상기 제1 전극에 연결되는, 표시 장치. - 화소 회로;
상기 화소 회로 상에 배치되고, 제1 방향으로 연장되는 제1 배선;
상기 제1 배선과 동일한 층에 배치되고, 상기 제1 배선으로부터 이격되어 상기 제1 배선에 나란한 제2 배선;
상기 제1 배선 및 상기 제2 배선 상에 배치되는 발광 소자; 및
상기 제1 배선과 동일한 층의 상기 제1 배선과 상기 제2 배선 사이에 배치되고, 상기 발광 소자에 연결되는 제1 연결부 및 상기 화소 회로에 연결되는 제2 연결부를 포함하는 연결 패턴을 포함하고,
상기 제1 연결부는 마름모 형태를 가지는, 표시 장치. - 제13 항에 있어서,
상기 제1 배선으로부터 상기 연결 패턴까지의 최단 거리에 상기 제1 연결부의 꼭지점이 위치하는, 표시 장치. - 제13 항에 있어서,
상기 제2 배선으로부터 상기 연결 패턴까지의 최단 거리에 상기 제1 연결부의 꼭지점이 위치하는, 표시 장치. - 제13 항에 있어서,
상기 제2 연결부는 마름모 형태를 가지는, 표시 장치. - 제16 항에 있어서,
상기 제2 배선으로부터 상기 연결 패턴까지의 최단 거리에 상기 제2 연결부의 꼭지점이 위치하는, 표시 장치. - 제13 항에 있어서,
상기 제2 연결부는 직사각형 형태를 가지는, 표시 장치. - 제18 항에 있어서,
상기 제2 연결부의 상기 제1 방향으로 연장되는 제1 변의 길이는 상기 제2 연결부의 상기 제1 방향에 교차하는 제2 방향으로 연장되는 제2 변과 상기 제1 연결부의 꼭지점 사이의 상기 제1 방향으로의 거리보다 작은, 표시 장치. - 제19 항에 있어서,
상기 제2 연결부의 상기 제1 변의 길이는 상기 제2 연결부와 상기 화소 회로가 연결되는 접촉 구멍의 상기 제1 방향으로의 폭보다 큰, 표시 장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190155067A KR20210066963A (ko) | 2019-11-28 | 2019-11-28 | 표시 장치 |
| US17/022,272 US11744119B2 (en) | 2019-11-28 | 2020-09-16 | Display device including a connection pattern |
| CN202011188782.8A CN112864192A (zh) | 2019-11-28 | 2020-10-30 | 显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190155067A KR20210066963A (ko) | 2019-11-28 | 2019-11-28 | 표시 장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210066963A true KR20210066963A (ko) | 2021-06-08 |
Family
ID=75995424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190155067A KR20210066963A (ko) | 2019-11-28 | 2019-11-28 | 표시 장치 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11744119B2 (ko) |
| KR (1) | KR20210066963A (ko) |
| CN (1) | CN112864192A (ko) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102211966B1 (ko) * | 2013-10-14 | 2021-02-15 | 삼성디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치 |
| KR102606279B1 (ko) * | 2016-04-04 | 2023-11-27 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN107957645A (zh) * | 2016-10-14 | 2018-04-24 | 瀚宇彩晶股份有限公司 | 显示面板与其制作方法 |
| KR102354977B1 (ko) | 2017-07-03 | 2022-01-25 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR102563660B1 (ko) | 2018-01-15 | 2023-08-08 | 삼성디스플레이 주식회사 | 화소 및 이를 갖는 유기발광 표시장치 |
| JP7560247B2 (ja) * | 2019-07-31 | 2024-10-02 | 京東方科技集團股▲ふん▼有限公司 | エレクトロルミネセント表示パネル、及び表示装置 |
-
2019
- 2019-11-28 KR KR1020190155067A patent/KR20210066963A/ko active Search and Examination
-
2020
- 2020-09-16 US US17/022,272 patent/US11744119B2/en active Active
- 2020-10-30 CN CN202011188782.8A patent/CN112864192A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20210167150A1 (en) | 2021-06-03 |
| US11744119B2 (en) | 2023-08-29 |
| CN112864192A (zh) | 2021-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102600512B1 (ko) | 표시 장치 | |
| KR102675913B1 (ko) | 백플레인 기판 및 이를 이용한 유기 발광 표시 장치 | |
| KR102655009B1 (ko) | 전계발광 표시장치 | |
| KR101781506B1 (ko) | 유기전계 발광소자용 기판 | |
| KR102560393B1 (ko) | 유기 발광 표시 장치 | |
| KR20100049385A (ko) | 유기전계 발광소자용 어레이 기판 | |
| JP6462035B2 (ja) | バックプレーン基板及びそれを用いた有機発光表示装置 | |
| US20060274012A1 (en) | Thin film transistor substrate and display apparatus having the same | |
| KR20210010700A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20240144020A (ko) | 표시 장치 | |
| US20140097419A1 (en) | Organic light emitting diode display and method for manufacturing the same | |
| KR20210010696A (ko) | 표시 장치 | |
| KR20110070165A (ko) | 유기전계발광소자 | |
| CN113130568B (zh) | 显示装置及其制造方法 | |
| WO2021207930A1 (zh) | 显示基板及显示装置 | |
| KR20210037059A (ko) | 표시 장치 | |
| KR20210060721A (ko) | 표시 장치 | |
| KR20210066963A (ko) | 표시 장치 | |
| KR101148720B1 (ko) | 유기전계발광소자 및 그 제조방법 | |
| KR20210127276A (ko) | 표시 장치 | |
| US11711945B2 (en) | Display device | |
| US20230006022A1 (en) | Display device | |
| KR20240108898A (ko) | 표시 장치 및 이의 제조 방법 | |
| KR20220158130A (ko) | 표시 장치 | |
| KR20210107200A (ko) | 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |