TW201503093A - 閘極驅動電路 - Google Patents
閘極驅動電路 Download PDFInfo
- Publication number
- TW201503093A TW201503093A TW102124176A TW102124176A TW201503093A TW 201503093 A TW201503093 A TW 201503093A TW 102124176 A TW102124176 A TW 102124176A TW 102124176 A TW102124176 A TW 102124176A TW 201503093 A TW201503093 A TW 201503093A
- Authority
- TW
- Taiwan
- Prior art keywords
- electrically connected
- transistor
- gate
- unit
- signal
- Prior art date
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
閘極驅動電路之第N級移位暫存器包含上拉單元，電連接於閘極線，用以根據第一驅動電壓及高頻時脈訊號上拉該閘極線之第N級閘極訊號；儲能單元，具有第一及第二端，該儲能單元之第一端電連接於該上拉單元，用來根據第(N-1)級閘極訊號提供該第一驅動電壓至該上拉單元；驅動單元，電連接於該儲能單元之第一端及該閘極線，用來根據該第一驅動電壓及該第N級閘極訊號對第(N+1)級移位暫存器之儲能單元執行充電程序；及能量傳遞單元，電連接於該閘極線，用以於該第N級閘極訊號下拉時，根據後級閘極訊號傳遞該閘極線之電荷至後級移位暫存器之儲能單元。
Description
本發明係相關於一種閘極驅動電路，尤指一種可降低電源消耗之閘極驅動電路。
一般而言，液晶顯示面板包含有複數個畫素、閘極驅動電路以及源極驅動電路。源極驅動電路係用以寫入資料訊號於被開啟之畫素。閘極驅動電路包含複數級移位暫存器，用來提供複數個閘極訊號以控制畫素之開啟與關閉。然而，在習知移位暫存器的運作中，當移位暫存器之閘極訊號被下拉時，移位暫存器之閘極線上的電荷係被導引至低電壓源，而無法被進一步利用，進而增加習知移位暫存器之電源消耗。
本發明之目的在於提供一種可降低電源消耗之閘極驅動電路，以解決先前技術的問題。
本發明閘極驅動電路包含複數級移位暫存器，該些級移位暫存器之第N級移位暫存器包含一上拉單元，電連接於一閘極線，用以根據一第一驅動電壓及一高頻時脈訊號上拉該閘極線之一第N級閘極訊號；儲能單元，具有一第一端以及一第二端，該儲能單元之第一端電連接於該上拉單元，用來根據一第(N-1)級閘極訊號提供該第一驅動電壓至該上拉單元；驅動單元，電連接於該儲能單元之第一端及該閘極線，用來根據該第一驅動電壓及該第N級閘極訊號對一第(N+1)級移位暫存器之儲能單元執行充電程序；及能量傳
遞單元，電連接於該閘極線，用以於該第N級閘極訊號被下拉時，根據後級閘極訊號傳遞該閘極線上之電荷至一後級移位暫存器之儲能單元；其中N為大於1的正整數。
相較於先前技術，本發明閘極驅動電路可以在閘極訊號被下拉時，將閘極線上之電荷傳遞至後級移位暫存器之儲能單元，以減少閘極驅動電路的功率消耗。另外，本發明閘極驅動電路可以利用閘極線上之電荷對後級移位暫存器之儲能單元預先充電，進而增加閘極驅動電路的驅動能力。
110N‧‧‧移位暫存器
112‧‧‧上拉單元
114‧‧‧儲能單元
116‧‧‧驅動單元
118,218‧‧‧能量傳遞單元
120‧‧‧第一下拉單元
122‧‧‧第二下拉單元
124‧‧‧第一控制單元
126‧‧‧第二控制單元
GL(n)‧‧‧閘極線
T‧‧‧電晶體
C1,C2‧‧‧電容
HC1‧‧‧高頻時脈訊號
LC1,LC2‧‧‧低頻時脈訊號
Q(1)至Q(n+4)‧‧‧驅動電壓
P(n)‧‧‧第一控制訊號
K(n)‧‧‧第二控制訊號
G(n-1),G(n),G(n+1),G(n+2)‧‧‧閘極訊號
GL(n-1),GL(n),GL(n+1)‧‧‧閘極線
T‧‧‧電晶體
t1,t2,t3,t4,t5‧‧‧時段
第1圖為本發明閘極驅動電路的示意圖。
第2圖為第1圖閘極驅動電路之第N級移位暫存器之第一實施例的示意圖。
第3圖為第2圖之第N級移位暫存器的相關訊號波形示意圖。
第4圖為本發明第一實施例的驅動電壓之波形示意圖。
第5圖為第1圖閘極驅動電路之第N級移位暫存器之第二實施例的示意圖。
第6圖為第5圖之第N級移位暫存器的相關訊號波形示意圖。
第7圖為本發明第二實施例的驅動電壓之波形示意圖。
請同時參考第1圖及第2圖，第1圖為本發明閘極驅動電路的示意圖，第2圖為第1圖閘極驅動電路之第N級移位暫存器之第一實施例的示意圖。如圖所示，閘極驅動電路100包含複數級移位暫存器，為方便說明，閘極驅動電路100只顯示第(N-1)級移位暫存器110(N-1)、第N級移位暫存器110N及第(N+1)級移位暫存器110(N+1)，其中只有第N級移位暫存器110N於第2圖中顯示內部架構，其餘級移位暫存器係類同於第N級移位暫存器
110N，所以不另贅述。N為大於1的正整數。第(N-1)級移位暫存器110(N-1)用以提供閘極訊號G(n-1)，第N級移位暫存器110N用以提供閘極訊號G(n)，第(N+1)級移位暫存器110(N+1)用以提供閘極訊號G(n+1)。閘極訊號G(n-1)、G(n)、G(n+1)係依序經由閘極線GL(n-1)、GL(n)、GL(N+1)輸出，以控制顯示面板畫素之開啟與關閉。另外，閘極訊號G(n-1)會傳送至第N級移位暫存器110N，以驅動第N級移位暫存器210N；而閘極訊號G(n)會傳送至第(N+1)級移位暫存器210(N+1)，以驅動第(N+1)級移位暫存器110(N+1)。
第N級移位暫存器110N包含上拉單元112、儲能單元114、驅動單元116、能量傳遞單元118、第一下拉單元120、第二下拉單元122、第一控制單元124，以及第二控制單元126。上拉單元112係電連接於閘極線GL(n)，用以根據驅動電壓Qn及高頻時脈訊號HC1上拉閘極線GL(n)之閘極訊號G(n)。儲能單元114之第一端係電連接於上拉單元112。儲能單元114係用來根據第(N-1)級移位暫存器110(N-1)之驅動單元所輸出之閘極訊號G(n-1)執行充電程序，進而於儲能單元114之第一端產生驅動電壓Q(n)，並提供驅動電壓Q(n)至上拉單元112。驅動單元116係電連接於儲能單元114之第一端及閘極線GL(n)，用來根據驅動電壓Q(n)及閘極訊號G(n)對第(N+1)級移位暫存器110(N+1)之儲能單元執行充電程序。能量傳遞單元118係用以於第N級閘極訊號被下拉時，根據閘極訊號G(n+1)及閘極訊號G(n+2)傳遞閘極線GL(n)上之電荷至第(N+4)級移位暫存器之儲能單元。
第一下拉單元120係電連接於儲能單元114及閘極線GL(n)，用以根據第一控制訊號P(n)下拉驅動電壓Q(n)及閘極訊號G(n)。驅動電壓Q(n)係被下拉至和閘極訊號G(n)相同之電壓準位，而閘極訊號G(n)係被下拉至第一準位電壓VSS。第一控制單元124係電連接於第一下拉單元120，用以根據驅動電壓Q(n)、第一低頻時脈訊號LC1及第一準位電壓VSS產生第一控
制訊號P(n)。
相似地，第二下拉單元122係電連接於儲能單元114及閘極線GL(n)，用以根據第二控制訊號K(n)下拉驅動電壓Q(n)及閘極訊號G(n)。驅動電壓Q(n)係被下拉至和閘極訊號G(n)相同之電壓準位，而閘極訊號G(n)係被下拉至第一準位電壓VSS。第二控制單元126係電連接於第二下拉單元122，用以根據驅動電壓Q(n)、第二低頻時脈訊號LC2及第一準位電壓VSS產生第二控制訊號K(n)。
其中第二低頻時脈訊號LC2之相位係相反於第一低頻時脈訊號LC1之相位，因此第一下拉單元120及第二下拉單元122可交替地下拉驅動電壓Q(n)及閘極訊號G(n)。另外，第一準位電壓VSS係一低準位電壓，較其他訊號的準位低。
在本實施例中，上拉單元112包含電晶體T21。電晶體T21之第一端係用以接收高頻時脈訊號HC1，電晶體T21之控制端係電連接於儲能單元114之第一端以接收驅動電壓Q(n)，而電晶體T21之第二端係電連接於閘極線GL(n)。儲能單元114包含電容C1。驅動單元116包含電晶體T11及電晶體T12。電晶體T12之第一端係用以接收高頻時脈訊號HC1，電晶體T12之控制端係用以接收驅動電壓Q(n)，而電晶體T12之第二端係電連接於電晶體T11之控制端。電晶體T11之第一端係電連接於閘極線GL(n)，電晶體T11之控制端係電連接於電晶體T12之第二端，而電晶體T11之第二端係電連接於第(N+1)級移位暫存器110(N+1)之儲能單元。
能量傳遞單元118包含電晶體T32、電晶體T31、電晶體T33以及電容C2。電晶體T32之第一端及控制端係電連接於閘極線GL(n)。電晶體
T31之第一端係電連接於電晶體T32之第二端，電晶體T31之控制端係用以接收第(N+1)級閘極訊號G(n+1)。電容C2之第一端係電連接於電晶體T31之第二端，電容C2之第二端係電連接於第一準位電壓VSS。電晶體T33之第一端係電連接於電容C2之第一端，電晶體T33之控制端係用以接收一第(N+2)級閘極訊號，而電晶體T33之第二端係電連接於第(N+4)級移位暫存器之儲能單元。
第一下拉單元120包含電晶體T44及電晶體T42。電晶體T44之第一端係電連接於閘極線GL(n)，電晶體T44之控制端係電連接於第一控制單元124以接收第一控制訊號P(n)，而電晶體T44之第二端係電連接於第一準位電壓VSS。電晶體T42之第一端係電連接於儲能單元114之第一端，電晶體T42之控制端係電連接於第一控制單元124以接收第一控制訊號P(n)，而電晶體T42之第二端係電連接於閘極線GL(n)。
第一控制單元124包含電晶體T51、電晶體T52、電晶體T53及電晶體T54。電晶體T51之第一端係用以接收第一低頻時脈訊號LC1，電晶體T51之控制端係電連接於電晶體T51之第一端。電晶體T52之第一端係電連接於電晶體T51之第二端，電晶體T52之控制端係用以接收驅動電壓Q(n)，而電晶體T52之第二端係電連接於第一準位電壓VSS。電晶體T53之第一端係電連接於電晶體T51之第一端，電晶體T53之控制端係電連接於電晶體T51之第二端，而電晶體T53之第二端係電連接於第一下拉單元120。電晶體T54之第一端係電連接於電晶體T53之第二端，電晶體T54之控制端係電連接於電晶體T52之控制端，而電晶體T54之第二端係電連接於第一準位電壓VSS。
第一控制單元124另包含電晶體T55及電晶體T56。電晶體T55
及電晶體T56係用以根據第(N-2)級移位暫存器之驅動電壓Q(n-2)重置第一控制單元124，以避免驅動電壓Q(n)透過電晶體T42漏電。另外，電晶體T55及電晶體T56亦可根據第(N-1)級移位暫存器之驅動電壓Q(n-1)重置第一控制單元124。
另一方面，在本實施例中，第二下拉單元122及第二控制單元126之配置係分別相似於第一下拉單元120及第一控制單元124之配置，因此不再進一步說明。
第N級移位暫存器110N另包含電晶體T41。電晶體T41之第一端係電連接於儲能單元114之第一端，電晶體T41之控制端係用以接收另一移位暫存器之閘極訊號(例如第(N+2)級移位暫存器之閘極訊號G(n+2))，而電晶體T41之第二端係電連接於第一準位電壓VSS。
請參考第3圖，並一併參考第1圖及第2圖。第3圖為第2圖之第N級移位暫存器的相關訊號波形示意圖。如第3圖所示，於時段t1中，第一控制訊號P(n)及第二控制訊號K(n)因驅動電壓Q(n)為高準位而被下拉至第一準位電壓VSS，因此第一下拉單元120及第二下拉單元122皆不作動。
於時段t2中，第(N-1)級移位暫存器110(N-1)之閘極訊號G(n-1)由低準位上昇至高準位，進而對儲能單元114之電容C1進一步充電，用以提昇驅動電壓Q(n)至更高之準位。另外，雖上拉單元112之電晶體T21被驅動電壓Q(n)開啟，但因高頻時脈訊號HC1為低準位，所以閘極訊號G(n)亦為低準位。第一控制訊號P(n)及第二控制訊號K(n)因驅動電壓Q(n)仍為高準位而持續維持在第一準位電壓VSS，因此第一下拉單元120及第二下拉單元122皆不作動。
於時段t3中，高頻時脈訊號HC1由低準位上昇至高準位，進而上拉閘極訊號G(n)至高準位電壓，驅動電壓Q(n)也因電容耦合效應再度被提昇。第一控制訊號P(n)及第二控制訊號K(n)因驅動電壓Q(n)仍為高準位而持續維持在第一準位電壓VSS，因此第一下拉單元120及第二下拉單元122仍不作動。
於時段t4中，高頻時脈訊號HC1由高準位下降至低準位，閘極訊號G(n)進而被下拉至和高頻時脈訊號HC1相同之低準位，另外，由於能量傳遞單元118之電晶體T31被第(N+1)級閘極訊號G(n+1)開啟，因此當閘極訊號G(n)被下拉時，閘極線閘極線GL(n)上之部分電荷會經由電晶體T32及電晶體T31儲存至電容C2。
於時段t5中，第(N+2)級移位暫存器之閘極訊號G(n+2)由低準位上昇至高準位，進而開啟能量傳遞單元118之電晶體T33，以將電容C2儲存之電壓傳遞至第(N+4)級移位暫存器之儲能單元，以對第(N+4)級移位暫存器之儲能單元預先充電。第一控制訊號P(n)因第一低頻時脈訊號LC1為高準位且驅動電壓Q(n)為低準位而被提昇至高準位，進而開啟第一下拉單元120以下拉閘極訊號G(n)及驅動電壓Q(n)。
依據上述配置，如第4圖所示，除了第1至4級移位暫存器外，本發明閘極驅動電路100的移位暫存器之儲能單元都會被前級移位暫存器預先充電，因此可避免移位暫存器之儲能單元充電不足，並減少之儲能單元之充電時間，進而增加閘極驅動電路的驅動能力。另外，當閘極訊號被下拉時，閘極線上之電荷會被傳遞至後級移位暫存器之儲能單元，因此閘極驅動電路100的功率消耗可進一步減少。
請參考第5圖，並一併參考第1圖。第5圖為第1圖閘極驅動電路之第N級移位暫存器之第二實施例的示意圖。如第5圖所示，相異於第2圖之實施例的是，能量傳遞單元218只包含電晶體T32及電晶體T31。電晶體T32之第一端及控制端係電連接於閘極線GL(n)。電晶體T31之第一端係電連接於電晶體T32之第二端，電晶體T31之控制端係用以接收第(N+1)級閘極訊號G(n+1)，而電晶體T31之第二端係電連接於第(N+3)級移位暫存器之儲能單元。
請參考第6圖，並一併參考第1圖及第5圖。第6圖為第5圖之第N級移位暫存器的相關訊號波形示意圖。如第6圖所示，於時段t1中，第一控制訊號P(n)及第二控制訊號K(n)因驅動電壓Q(n)為高準位而被下拉至第一準位電壓VSS，因此第一下拉單元120及第二下拉單元122皆不作動。
於時段t2中，第(N-1)級移位暫存器110(N-1)之閘極訊號G(n-1)由低準位上昇至高準位，進而對儲能單元114之電容C1進一步充電，用以提昇驅動電壓Q(n)至更高之準位。另外，雖上拉單元112之電晶體T21被驅動電壓Q(n)開啟，但因高頻時脈訊號HC1為低準位，所以閘極訊號G(n)亦為低準位。第一控制訊號P(n)及第二控制訊號K(n)因驅動電壓Q(n)仍為高準位而持續維持在第一準位電壓VSS，因此第一下拉單元120及第二下拉單元122皆不作動。
於時段t3中，高頻時脈訊號HC1由低準位上昇至高準位，進而上拉閘極訊號G(n)至高準位電壓，驅動電壓Q(n)也因電容耦合效應再度被提昇。第一控制訊號P(n)及第二控制訊號K(n)因驅動電壓Q(n)仍為高準位而持續維持在第一準位電壓VSS，因此第一下拉單元120及第二下拉單元122仍
不作動。
於時段t4中，高頻時脈訊號HC1由高準位下降至低準位，閘極訊號G(n)進而被下拉至和高頻時脈訊號HC1相同之低準位，另外，由於能量傳遞單元218之電晶體T31被第(N+1)級閘極訊號G(n+1)開啟，因此當閘極訊號G(n)被下拉時，閘極線閘極線GL(n)上之部分電荷會經由電晶體T32及電晶體T31傳遞至第(N+3)級移位暫存器之儲能單元，以對第(N+3)級移位暫存器之儲能單元預先充電。
於時段t5中，第一控制訊號P(n)因第一低頻時脈訊號LC1為高準位且驅動電壓Q(n)為低準位而被提昇至高準位，進而開啟第一下拉單元120以下拉閘極訊號G(n)及驅動電壓Q(n)。
依據上述配置，如第7圖所示，除了第1至3級移位暫存器外，本發明閘極驅動電路100的移位暫存器之儲能單元都會被前級移位暫存器預先充電，因此可避免移位暫存器之儲能單元充電不足，並減少之儲能單元之充電時間，進而增加閘極驅動電路的驅動能力。另外，當閘極訊號被下拉時，閘極線上之電荷會被傳遞至後級移位暫存器之儲能單元，因此閘極驅動電路100的功率消耗可進一步減少。
相較於先前技術，本發明閘極驅動電路可以在閘極訊號被下拉時，將閘極線上之電荷傳遞至後級移位暫存器之儲能單元，以減少閘極驅動電路的功率消耗。另外，本發明閘極驅動電路可以利用閘極線上之電荷對後級移位暫存器之儲能單元預先充電，進而增加閘極驅動電路的驅動能力。
110N‧‧‧移位暫存器
112‧‧‧上拉單元
114‧‧‧儲能單元
116‧‧‧驅動單元
118‧‧‧能量傳遞單元
120‧‧‧第一下拉單元
122‧‧‧第二下拉單元
124‧‧‧第一控制單元
126‧‧‧第二控制單元
GL(n)‧‧‧閘極線
T‧‧‧電晶體
C1,C2‧‧‧電容
HC1‧‧‧高頻時脈訊號
LC1,LC2‧‧‧低頻時脈訊號
Q(n-2),Q(n),Q(n+1),Q(n+4)‧‧‧驅動電壓
P(n)‧‧‧第一控制訊號
K(n)‧‧‧第二控制訊號
G(n),G(n+1),G(n+2)‧‧‧閘極訊號
Claims (10)
- 一種閘極驅動電路，包含複數級移位暫存器，該些級移位暫存器之一第N級移位暫存器包含：一上拉單元，電連接於一閘極線，用以根據一第一驅動電壓及一高頻時脈訊號上拉該閘極線之一第N級閘極訊號；一儲能單元，具有一第一端以及一第二端，該儲能單元之第一端電連接於該上拉單元，用來根據一第(N-1)級閘極訊號提供該第一驅動電壓至該上拉單元；一驅動單元，電連接於該儲能單元之第一端及該閘極線，用來根據該第一驅動電壓及該第N級閘極訊號對一第(N+1)級移位暫存器之儲能單元執行充電程序；及一能量傳遞單元，電連接於該閘極線，用以於該第N級閘極訊號被下拉時，根據後級閘極訊號傳遞該閘極線上之電荷至一後級移位暫存器之儲能單元；其中N為大於1的正整數。
- 如請求項1所述之閘極驅動電路，其中該能量傳遞單元係用以於該第N級閘極訊號被下拉時，根據後級閘極訊號傳遞該閘極線上之電荷至一第(N+4)級移位暫存器之儲能單元。
- 如請求項2所述之閘極驅動電路，其中該能量傳遞單元包含：一第一電晶體，包含：一第一端，電連接於該閘極線；一控制端，電連接於該閘極線；及一第二端； 一第二電晶體，包含：一第一端，電連接於該第一電晶體之第二端；一控制端，用以接收一第(N+1)級閘極訊號；及一第二端；一電容，包含：一第一端，電連接於該第二電晶體之第二端；及一第二端，電連接於一第一準位電壓；及一第三電晶體，包含：一第一端，電連接於該電容之第一端；一控制端，用以接收一第(N+2)級閘極訊號；及一第二端，電連接於該第(N+4)級移位暫存器之儲能單元。
- 如請求項1所述之閘極驅動電路，其中該能量傳遞單元係用以於該第N級閘極訊號被下拉時，根據後級閘極訊號傳遞該閘極線上之電荷至一第(N+3)級移位暫存器之儲能單元。
- 如請求項4所述之閘極驅動電路，其中該能量傳遞單元包含：一第一電晶體，包含：一第一端，電連接於該閘極線；一控制端，電連接於該閘極線；及一第二端；及一第二電晶體，包含：一第一端，電連接於該第一電晶體之第二端；一控制端，用以接收一第(N+1)級閘極訊號；及一第二端，電連接於該第(N+3)級移位暫存器之儲能單元。
- 如請求項1所述之閘極驅動電路，另包含：一第一下拉單元，電連接於該儲能單元及該閘極線，用以根據一第一控制訊號下拉該第一驅動電壓及該第一閘極訊號；及一第一控制單元，電連接於該第一下拉單元，用以根據該第一驅動電壓及一第一低頻時脈訊號產生該第一控制訊號。
- 如請求項6所述之閘極驅動電路，其中該第一下拉單元包含：一第一電晶體，包含：一第一端，電連接於該閘極線；一控制端，電連接於該第一控制單元以接收該第一控制訊號；及一第二端，電連接於一第一準位電壓；及一第二電晶體，包含：一第一端，電連接於該儲能單元之第一端；一控制端，電連接於該第一控制單元以接收該第一控制訊號；及一第二端，電連接於該閘極線。
- 如請求項6所述之閘極驅動電路，其中該第一控制單元包含：一第一電晶體，包含：一第一端，用以接收該第一低頻時脈訊號；一控制端，電連接於該第一電晶體之該第一端；及一第二端；一第二電晶體，包含：一第一端，電連接於該第一電晶體之第二端；一控制端，用以接收該第一驅動電壓；及一第二端，電連接於該第一準位電壓；一第三電晶體，包含： 一第一端，電連接於該第一電晶體之該第一端；一控制端，電連接於該第一電晶體之第二端；及一第二端，電連接於該第一下拉單元；及一第四電晶體，包含：一第一端，電連接於該第三電晶體之第二端；一控制端，電連接於該第二電晶體之控制端；及一第二端，電連接於該第一準位電壓。
- 如請求項6所述之閘極驅動電路，另包含：一第二下拉單元，電連接於該儲能單元及該閘極線，用以根據一第二控制訊號下拉該第一驅動電壓及該第一閘極訊號；及一第二控制單元，電連接於該第二下拉單元，用以根據該第一驅動電壓及一第二低頻時脈訊號產生該第二控制訊號，其中該第二低頻時脈訊號之相位係相反於該第一低頻時脈訊號之相位。
- 如請求項1所述之閘極驅動電路，其中該驅動單元包含：一第一電晶體，包含：一第一端，用以接收該高頻時脈訊號；一控制端，電連接於該儲能單元之第一端以接收該第一驅動電壓；及一第二端；及一第二電晶體，包含：一第一端，電連接於該閘極線；一控制端，電連接於該第一電晶體之第二端；及一第二端，電連接於該第(N+1)級移位暫存器之儲能單元。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102124176A TWI509592B (zh) | 2013-07-05 | 2013-07-05 | 閘極驅動電路 |
| CN201310351700.0A CN103400562B (zh) | 2013-07-05 | 2013-08-13 | 栅极驱动电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102124176A TWI509592B (zh) | 2013-07-05 | 2013-07-05 | 閘極驅動電路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201503093A true TW201503093A (zh) | 2015-01-16 |
| TWI509592B TWI509592B (zh) | 2015-11-21 |
Family
ID=49564171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW102124176A TWI509592B (zh) | 2013-07-05 | 2013-07-05 | 閘極驅動電路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103400562B (zh) |
| TW (1) | TWI509592B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI721473B (zh) * | 2019-06-28 | 2021-03-11 | 友達光電股份有限公司 | 元件基板 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104505049B (zh) * | 2014-12-31 | 2017-04-19 | 深圳市华星光电技术有限公司 | 一种栅极驱动电路 |
| TWI527045B (zh) * | 2015-01-28 | 2016-03-21 | 友達光電股份有限公司 | 移位暫存器電路 |
| TWI563514B (en) * | 2015-06-05 | 2016-12-21 | Au Optronics Corp | Shift register circuit |
| TWI668682B (zh) * | 2018-05-28 | 2019-08-11 | 友達光電股份有限公司 | 閘極驅動器電路 |
| TWI690912B (zh) * | 2019-02-13 | 2020-04-11 | 友達光電股份有限公司 | 顯示面板及驅動方法 |
| CN111710274B (zh) * | 2020-06-12 | 2023-06-27 | 深圳市华星光电半导体显示技术有限公司 | 时钟信号判断电路及显示面板 |
| TWI769910B (zh) * | 2021-08-11 | 2022-07-01 | 友達光電股份有限公司 | 閘極驅動電路及包含其之顯示面板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5434899A (en) * | 1994-08-12 | 1995-07-18 | Thomson Consumer Electronics, S.A. | Phase clocked shift register with cross connecting between stages |
| GB0417132D0 (en) * | 2004-07-31 | 2004-09-01 | Koninkl Philips Electronics Nv | A shift register circuit |
| TWI353575B (en) * | 2006-12-29 | 2011-12-01 | Novatek Microelectronics Corp | Gate driver structure of tft-lcd display |
| TWI406218B (zh) * | 2009-01-09 | 2013-08-21 | Chunghwa Picture Tubes Ltd | 高可靠度閘極驅動電路 |
| TWI402814B (zh) * | 2009-01-16 | 2013-07-21 | Chunghwa Picture Tubes Ltd | 可抑制臨界電壓漂移之閘極驅動電路 |
| KR101340197B1 (ko) * | 2011-09-23 | 2013-12-10 | 하이디스 테크놀로지 주식회사 | 쉬프트 레지스터 및 이를 이용한 게이트 구동회로 |
| TWI505245B (zh) * | 2012-10-12 | 2015-10-21 | Au Optronics Corp | 移位暫存器 |
| TWI476774B (zh) * | 2012-11-02 | 2015-03-11 | Au Optronics Corp | 移位暫存器 |
-
2013
- 2013-07-05 TW TW102124176A patent/TWI509592B/zh active
- 2013-08-13 CN CN201310351700.0A patent/CN103400562B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI721473B (zh) * | 2019-06-28 | 2021-03-11 | 友達光電股份有限公司 | 元件基板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI509592B (zh) | 2015-11-21 |
| CN103400562A (zh) | 2013-11-20 |
| CN103400562B (zh) | 2016-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI509592B (zh) | 閘極驅動電路 | |
| TWI511459B (zh) | 可防止漏電之閘極驅動電路 | |
| TWI514361B (zh) | 閘極驅動電路 | |
| TWI400686B (zh) | 液晶顯示器之移位暫存器 | |
| TWI404036B (zh) | 液晶顯示器 | |
| TWI421872B (zh) | 能降低耦合效應之移位暫存器 | |
| TWI437823B (zh) | 移位暫存器電路 | |
| TWI505245B (zh) | 移位暫存器 | |
| US9406400B2 (en) | Gate driving circuit | |
| US8098791B2 (en) | Shift register | |
| CN102063858B (zh) | 移位寄存器电路 | |
| US20160133337A1 (en) | Shift register unit, shift register, gate drive circuit and display device | |
| TWI406218B (zh) | 高可靠度閘極驅動電路 | |
| US20150310819A1 (en) | Gate Driver for Narrow Bezel LCD | |
| WO2016065817A1 (zh) | 移位寄存器单元电路、移位寄存器、驱动方法及显示装置 | |
| TWI521490B (zh) | 顯示面板與閘極驅動器 | |
| WO2020019426A1 (zh) | 包括goa电路的液晶面板及其驱动方法 | |
| TWI478132B (zh) | 閘極驅動電路 | |
| TW201351883A (zh) | 移位暫存器電路 | |
| JP2018516384A (ja) | Ｇｏａ回路及び液晶表示装置 | |
| TW201643849A (zh) | 感測顯示裝置及其移位暫存器 | |
| CN104318883A (zh) | 移位寄存器及其单元、显示器和阈值电压补偿电路 | |
| CN104299591A (zh) | 阵列基板行驱动电路及液晶显示装置 | |
| TWI484465B (zh) | 閘極驅動電路 | |
| US10540925B2 (en) | Shift register unit circuit, method for driving the same, gate drive circuit and display device |