SU1555894A2 - Device for synchronization of code sequence - Google Patents
Device for synchronization of code sequence Download PDFInfo
- Publication number
- SU1555894A2 SU1555894A2 SU884448198A SU4448198A SU1555894A2 SU 1555894 A2 SU1555894 A2 SU 1555894A2 SU 884448198 A SU884448198 A SU 884448198A SU 4448198 A SU4448198 A SU 4448198A SU 1555894 A2 SU1555894 A2 SU 1555894A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- switch
- input
- output
- decoder
- outputs
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Изобретение относитс к электросв зи. Цель изобретени - увеличение числа передаваемых информационных сигналов. Устройство содержит дешифратор 1, эл-т ИЛИ 2, формирователь 3 синхроимпульсов, г-р 4 тактовых импульсов, регистр 5 сдвига с обратной св зью, состо щий из регистра 6, группы выходных ключей 7 и сумматора 8 по модулю два, а также коммутатор 9, переключатель 10, управл емый инвертор 11 и управл емый делитель 12 частоты. На дешифратор 1 поступают посылки входного сигнала в параллельной форме. Дл каждой посылки на одном из выходов дешифратора 1 по вл етс сигнал, который поступает в регистр 5, вырабатывающий различные М-последовательности. Сигналы с дешифратора 1 поступают также на переключатель 10 и через эл-т ИЛИ 2 на формирователь 3, который запускает г-р 4. Частота тактовых импульсов делитс в делителе 12 с коэффициентом делени , который зависит от значени входной посылки. При этом измен етс число посылок в формируемой М-последовательности. Управл емый переключателем 10 инвертор 11 позвол ет при определенных входных посылках измен ть формируемую М-последовательность на инверсную. 1 ил.The invention relates to telecommunications. The purpose of the invention is to increase the number of transmitted information signals. The device contains a decoder 1, electr OR 2, shaper 3 clock pulses, r-4 clock pulses, shift register 5 with feedback, consisting of register 6, group of output keys 7 and adder 8 modulo two, as well as a switch 9, a switch 10, a controllable inverter 11, and a controllable frequency divider 12. The decoder 1 receives the input signal in a parallel form. For each premise, at one of the outputs of the decoder 1, a signal appears that goes to register 5, generating different M-sequences. Signals from decoder 1 are also sent to switch 10 and via e-OR OR 2 to shaper 3, which starts G-4. The frequency of clock pulses is divided in divider 12 with a division factor that depends on the value of the input burst. This changes the number of bursts in the generated M-sequence. The inverter 11, which is controlled by the switch 10, allows changing the M-sequence being formed to inverse with certain input sequences. 1 il.
Description
СЛSL
елate
ЈДЈY
N) N)
10ten
1515
Изобретение относитс к электросв зи и вл етс усовершенствованием изобретени по авт.св.№ 1246399.The invention relates to telecommunications and is an improvement of the invention according to aut. No. 1246399.
Цель изобретени - увеличение числа передаваемых информационных сигналов .The purpose of the invention is to increase the number of transmitted information signals.
На чертеже приведена структурна электрическа схема устройства дл передачи дискретной информации.The drawing shows the structural electrical circuit of the device for transmitting discrete information.
Устройство содержит дешифратор 1, элемент ИЛИ 2, формирователь 3 синхроимпульсов , генератор 4 тактовых импульсов , регистр 5 сдвига с обратной св зью, включающий регистр 6, выходные ключи 7 и сумматор 8 по модулю два и коммутатор 9, а также содержит переключатель 10, управл емый инвертор 1 1 и управл емый делитель 12 частоты .The device contains a decoder 1, the element OR 2, the driver 3 clock pulses, the generator 4 clock pulses, the shift register 5 feedback, including register 6, output keys 7 and the adder 8 modulo two and switch 9, and inverter 1 1 and controlled frequency divider 12.
Устройство дл передачи дискретной информации работает следующим образом .A device for transmitting discrete information works as follows.
На входы дешифратора 1 поступаютThe inputs of the decoder 1 are received
посылки входного сигнала в параллель- 25 ной форме. Дл каждой посылки на одном из выходов дешифратора по влдетс сигнал , открывающий с помоа ъю коммутатора 9 определенную группу выходных ключей 7 регистра 5 сдвига с обратной св зью. Благодар этому к входам сумматора 8 по модулю два подключаютс выходы соответствующих разр дов регистра 6 и, таким образом, благодар изменению обратных св зей в регистреsending the input signal in parallel form. For each parcel, at one of the outputs of the decoder, there is a signal that opens, using switch 9, a certain group of output keys 7 of the shift register 5 with feedback. Due to this, the outputs of the corresponding bits of the register 6 are connected to the inputs of the modulator 8 modulo-2 and, thus, by changing the feedbacks in the register
2020
30thirty
тор 4 тактовых импульсов, благодар чему осуществл етс синхронизаци источника информации с генератором 4 тактовых импульсов. Тактовые импульсы дел тс с помощью управл емого делител 12 частоты, коэффициент делени которого зависит от значени входной посыпки. При этом измен етс число посылок в формируемой М-после- довательности. Управл емый инвертор 11 сигналом с отдельного выхода переключател 10 позвол ет при определенных входных посылках измен ть формируемую М-последовательность на инверс ную.4 clock pulse, thereby synchronizing the information source with the 4 clock pulse generator. The clock pulses are divided by a controlled frequency divider 12, the division factor of which depends on the value of the input dressing. At the same time, the number of parcels in the formed M-sequence changes. Controlled by the inverter 11 by a signal from a separate output of the switch 10 allows for certain input signals to change the generated M-sequence to inverse.
Таким образом, благодар введению новых блоков, увеличиваетс более, чем на пор док количество передаваемых посылок по сравнению с известным.Thus, due to the introduction of new units, the number of transmitted parcels increases by more than an order of magnitude compared to the known.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884448198A SU1555894A2 (en) | 1988-06-27 | 1988-06-27 | Device for synchronization of code sequence |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884448198A SU1555894A2 (en) | 1988-06-27 | 1988-06-27 | Device for synchronization of code sequence |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1246399 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1555894A2 true SU1555894A2 (en) | 1990-04-07 |
Family
ID=21384602
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884448198A SU1555894A2 (en) | 1988-06-27 | 1988-06-27 | Device for synchronization of code sequence |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1555894A2 (en) |
-
1988
- 1988-06-27 SU SU884448198A patent/SU1555894A2/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельствоСССР № 1246399, кл. Н 04 L 25У40,1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0640637B2 (en) | Multiplexing system | |
SU1555894A2 (en) | Device for synchronization of code sequence | |
US5216532A (en) | Optical multiplexing | |
JP2693758B2 (en) | Frame pulse generation method | |
GB1591805A (en) | Electric signal generators | |
SU1265973A1 (en) | Generator of pseudorandom binary sequences | |
SU1192152A1 (en) | Signal distortion input device | |
SU1693722A1 (en) | Driver of codes | |
KR950005611B1 (en) | Optical cable tv system | |
SU843193A1 (en) | Pseudorandom signal generator | |
RU1800633C (en) | Bipulse signal forming device | |
SU694982A1 (en) | Synchronization arrangement | |
RU1811022C (en) | Device for transmitting frequency-shift keyed signals | |
SU843271A1 (en) | Clock synchronization device | |
SU1262742A1 (en) | Digital generator of sine oscillations with variable frequency | |
SU606213A1 (en) | Discrete channel time-division multiplexing apparatus | |
SU1012228A1 (en) | Synchronization device | |
SU932644A1 (en) | Device for synchronizing pseudorandom train generators | |
SU758548A1 (en) | Device for shaping clock synchrosignal | |
SU907871A1 (en) | Address call system with positional coding | |
SU1501124A1 (en) | Multichannel telemetery system | |
SU1636993A1 (en) | Pseudo random sequence generator | |
SU1372601A2 (en) | Apparatus for shaping multiposition biorthogonal noise-like signals | |
SU542991A2 (en) | Frame sync device | |
SU1649634A1 (en) | Device for generating phase shifted signals |