[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

RU2469425C2 - Associative memory matrix for masked inclusion search - Google Patents

Associative memory matrix for masked inclusion search Download PDF

Info

Publication number
RU2469425C2
RU2469425C2 RU2010119752/08A RU2010119752A RU2469425C2 RU 2469425 C2 RU2469425 C2 RU 2469425C2 RU 2010119752/08 A RU2010119752/08 A RU 2010119752/08A RU 2010119752 A RU2010119752 A RU 2010119752A RU 2469425 C2 RU2469425 C2 RU 2469425C2
Authority
RU
Russia
Prior art keywords
input
matrix
output
associative storage
elements
Prior art date
Application number
RU2010119752/08A
Other languages
Russian (ru)
Other versions
RU2010119752A (en
Inventor
Евгений Анатольевич Титенко
Вячеслав Сергеевич Евсюков
Максим Викторович Шиленков
Евгений Анатольевич Семенихин
Олег Викторович Овчинкин
Дмитрий Юрьевич Неклюдов
Иван Сергеевич Зерин
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Юго-Западный государственный университет" (ЮЗГУ)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Юго-Западный государственный университет" (ЮЗГУ) filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Юго-Западный государственный университет" (ЮЗГУ)
Priority to RU2010119752/08A priority Critical patent/RU2469425C2/en
Publication of RU2010119752A publication Critical patent/RU2010119752A/en
Application granted granted Critical
Publication of RU2469425C2 publication Critical patent/RU2469425C2/en

Links

Images

Landscapes

  • Memory System Of A Hierarchy Structure (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

FIELD: information technology.
SUBSTANCE: when realising the engineering solution for masked search for all origins of inclusions of a sample, functional capabilities of the operation for searching for the origins of the inclusions are expanded by providing masking of bit sections (columns) of the associative memory matrix while performing associative masked search.
EFFECT: broader functional capabilities of the operation for searching for origins of inclusions owing to exclusion of the search for significant positions of the sample by masking bit sections of the associative memory matrix.
6 dwg

Description

Изобретение относится к области вычислительной техники, может быть использовано в высокопроизводительных системах обработки разнородной информации, в интеллектуальных системах обработки знаний, в информационно-поисковых и экспертных системах, в системах, ориентированных на решение задач обработки цифровых потоков (вхождение в синхронизм, поиск маркеров и т.д.) и позволяет расширить область применения операции поиска начал вхождений за счет использования ассоциативных принципов организации поиска по значимым позициям (разрядам) образца.The invention relates to the field of computer technology, can be used in high-performance heterogeneous information processing systems, in intelligent knowledge processing systems, in information retrieval and expert systems, in systems aimed at solving problems of processing digital streams (entering synchronism, searching for markers, etc. .d.) and allows you to expand the scope of the search operation for the beginning of occurrences through the use of associative principles of organizing the search for significant positions (categories) of the image ztsa.

Известен алгоритм приблизительного поиска (маскированного поиска) на основе алгоритма СДВИГ-И [1], состоящий в обработке n-характеристических векторов по m разрядов в каждом векторе и последовательном построении характеристической матрицы из m строк и n столбцов (где m - количество символов в образце, n - количество символов в тексте) и позволяющий последовательно отыскивать все вхождения образца в текст. Для каждой позиции текста характеристическая матрица отражает, является ли эта позиция текущим окончанием рассматриваемого образца. Недостатком данного алгоритма является последовательный характер обработки характеристических векторов (двоичных векторов), описывающих вхождение текущего префикса образца, и невозможность учета не значимых позиций при поиске.The known approximate search (masked search) algorithm based on the ADSIG-I algorithm [1], which consists in processing n-characteristic vectors of m bits in each vector and sequentially constructing the characteristic matrix of m rows and n columns (where m is the number of characters in the sample , n is the number of characters in the text) and allows one to sequentially search for all occurrences of the pattern in the text. For each position of the text, the characteristic matrix reflects whether this position is the current end of the sample in question. The disadvantage of this algorithm is the sequential nature of the processing of characteristic vectors (binary vectors) describing the occurrence of the current prefix of the sample, and the inability to account for insignificant positions in the search.

Известна ассоциативная запоминающая матрица, состоящая из n×m ассоциативных запоминающих элементов, содержащих n×m бит исходной битовой строки S, и коммутационных элементов, представляющих собой 1-n-полюсники [2]. Коммутационные элементы с помощью загружаемого в них настроечного кода, обеспечивают статическую настраиваемую реконфигурацию соединительных элементов перед поиском.Known associative storage matrix, consisting of n × m associative storage elements containing n × m bits of the original bit string S, and switching elements, which are 1-n-pole [2]. Switching elements with the help of the configuration code loaded into them provide static configurable reconfiguration of connecting elements before searching.

Недостатком этого устройства является ограниченность реализации операции поиска начал вхождений битового образца О в битовую строку S ввиду отсутствия возможности задания отношения следования между элементами смежных строк ассоциативной матрицы, что необходимо при проведении поиска.The disadvantage of this device is the limited implementation of the search operation for the occurrences of the bit pattern O in the bit string S due to the inability to set the sequence relationship between elements of adjacent rows of the associative matrix, which is necessary when conducting a search.

Наиболее близким устройством к заявленному является ассоциативная запоминающая матрица [3], состоящая из n×m ассоциативных запоминающих элементов, содержащих n×m бит исходной битовой строки S длиной v=n×m бит, коммутационных элементов, представляющих собой 1-n-полюсники, n×m элементов-селекторов, маскирующего элемента, элемента И. При проведении ассоциативного поиска обеспечивается гибкая реконфигурация ассоциативной запоминающей матрицы за счет динамического перестроения соединений ассоциативных запоминающих элементов матрицы по направлению к первому элементу и повышение быстродействия операции поиска всех начал вхождений битового образца в битовую строку за счет исключения операций повторной загрузки данных в ассоциативную матрицу.The closest device to the claimed one is an associative storage matrix [3], consisting of n × m associative storage elements containing n × m bits of the original bit string S of length v = n × m bits, switching elements, which are 1-n-poles, n × m element-selectors, masking element, element I. When conducting an associative search, a flexible reconfiguration of the associative storage matrix is provided due to the dynamic rearrangement of the connections of the associative storage elements of the matrix in the direction to the first element and increasing the speed of the search operation for all the beginnings of occurrences of the bit pattern in the bit string by eliminating the operations of reloading data into the associative matrix.

Недостатком этого устройства является ограниченность реализации операции точного поиска начал вхождений битового образца О в битовую строку S. При точном поиске представляется невозможным учесть не значимые позиции (разряды) образца, что не позволяет управлять допустимыми границами поиска при обработке неточных данных.The disadvantage of this device is the limited implementation of the operation of the exact search for the occurrences of the bit pattern O in the bit string S. In the exact search, it seems impossible to take into account the insignificant positions (digits) of the sample, which does not allow to control the valid search boundaries when processing inaccurate data.

Технической задачей изобретения является расширение функциональных возможностей операции поиска начал вхождений за счет исключения из поиска не значимых позиций (разрядов) образца путем маскирования разрядных срезов (столбцов) ассоциативной запоминающей матрицы маскированного поиска вхождений при осуществлении динамической реконфигурации соединений ассоциативных запоминающих элементов в структуре матрицы.An object of the invention is to expand the functionality of the search operation for the occurrences of entries by excluding from the search insignificant positions (bits) of the sample by masking the bit slices (columns) of the associative storage matrix of the masked search for occurrences when dynamically reconfiguring the connections of associative storage elements in the matrix structure.

Техническая задача решается тем, что в ассоциативную запоминающую матрицу маскированного поиска вхождений, содержащую n×m ассоциативных запоминающих элементов, первые входы которых в соответствующих строках матрицы объединены и являются соответствующими адресными входами матрицы, четвертые входы ассоциативных запоминающих элементов подключены к внешнему входу синхронизации "CLOCK", первые выходы ассоциативных запоминающих элементов в соответствующих столбцах матрицы объединены и являются соответствующими информационными выходами матрицы, коммутационные элементы, входы которых подключены ко вторым выходам соответствующих ассоциативных запоминающих элементов, а выходы коммутационных элементов соответственно объединены и являются соответствующими выходами результатов опроса, n×m элементов-селекторов, первые и вторые входы которых являются соответственно первыми и вторыми информационными входами матрицы в соответствующих столбцах, третьи входы элементов-селекторов подключены к первым выходам ассоциативных запоминающих элементов соответствующей строки матрицы, при этом третьи входы элементов-селекторов крайнего правого столбца матрицы подключены к первым выходам соответствующих ассоциативных запоминающих элементов крайнего левого столбца матрицы, расположенных строкой ниже, четвертые входы элементов-селекторов подключены к внешнему входу "РЕЖИМ", первые и вторые выходы n×m элементов-селекторов являются соответственно вторыми и третьими информационными входами ассоциативных запоминающих элементов соответствующей строки матрицы, маскирующий элемент, первый вход которого подключен к внешнему входу синхронизации "CLOCK", второй вход - к внешнему входу "РЕЖИМ", третий вход - к внешнему входу "СБРОС", а выход является индикатором произошедших реконфигураций матрицы из двухмерного вида в одномерный и обратно, элемент И, первый вход которого подключен к выходу результата опроса n-й строки матрицы, второй вход - к выходу маскирующего элемента, а выход является маскируемым выходом опроса n-й строки матрицы, ограничительный резистор, соединенный с третьим входом nm-го элемента-селектора и источником питания, дополнительно введены внешние информационные входы маскирования разрядных срезов (столбцов) ассоциативной запоминающей матрицы маскированного поиска вхождений, пятые входы ассоциативных запоминающих элементов, соединенные с соответствующими внешними информационными входами маскирования разрядных срезов (столбцов) ассоциативной запоминающей матрицы маскированного поиска вхождений, двухвходовой элемент И в состав каждого ассоциативного запоминающего элемента, первый вход двухвходового элемента И соединен с выходом элемента 2И-ИЛИ, второй вход двухвходового элемента И соединен с пятым входом ассоциативного запоминающего элемента, а выход двухвходового элемента И является вторым выходом ассоциативного запоминающего элемента.The technical problem is solved in that in the associative storage matrix of a masked search for entries containing n × m associative storage elements, the first inputs of which in the corresponding rows of the matrix are combined and are the corresponding address inputs of the matrix, the fourth inputs of the associative storage elements are connected to the external synchronization input "CLOCK" , the first outputs of associative storage elements in the corresponding columns of the matrix are combined and are the corresponding information outputs atria, switching elements, the inputs of which are connected to the second outputs of the corresponding associative storage elements, and the outputs of the switching elements are respectively combined and are the corresponding outputs of the survey results, n × m selector elements, the first and second inputs of which are the first and second information inputs of the matrix in corresponding columns, the third inputs of the selector elements are connected to the first outputs of the associative storage elements of the corresponding row of the matrix zy, while the third inputs of the selector elements of the far right column of the matrix are connected to the first outputs of the corresponding associative storage elements of the far left column of the matrix, located a row below, the fourth inputs of the selector elements are connected to the external input "MODE", the first and second outputs n × m selector elements are respectively the second and third information inputs of associative storage elements of the corresponding row of the matrix, a masking element, the first input of which is connected to the current synchronization input “CLOCK”, the second input - to the external input “MODE”, the third input - to the external input “RESET”, and the output is an indicator of the reconfiguration of the matrix from two-dimensional view to one-dimensional and vice versa, element I, the first input of which is connected to the output of the polling result of the nth matrix row, the second input is the output of the masking element, and the output is the masked polling output of the nth matrix row, the limiting resistor connected to the third input of the nmth selector element and the power supply are additionally introduced externally other information inputs for masking bit slices (columns) of the associative storage matrix of the masked search for entries, fifth inputs of associative memory elements connected to the corresponding external information inputs for masking the bit slices (columns) of the associative storage matrix of the masked search for entries, two-input element And in the composition of each associative storage element , the first input of the two-input element AND is connected to the output of the element 2 AND-OR, the second input of the two-input element And is connected to the fifth input of the associative storage element, and the output of the two-input element And is the second output of the associative storage element.

Стандартные процессы поиска вхождений образца в обрабатываемой битовой строке адекватно описываются в терминах конструктивной логики над линейными конструктивными объектами, в которых каждый разряд является значимым при поиске. Вместе с тем учет отношений следования разрядов во всех позициях позволяет вести только точный поиск вхождений, что ограничивает применение данного подхода для обработки неточных исходных данных. С другой стороны, трактовка обрабатываемых объектов (образец, битовая строка) только как линейных (одномерных) конструкций приводит к непродуктивным затратам времени вследствие последовательного переборного сравнения всех разрядов обрабатываемой битовой строки, что в худшем случае приводит к v×m (v - длина обрабатываемой битовой строки, m - длина битового образца) сравнениям битов и цикличности операции поиска в целом, при этом в случае отрицательного результата сопоставления осуществляется возврат на первый бит образца О для сравнения с очередным битом строки S.The standard processes for searching for occurrences of a sample in the processed bit string are adequately described in terms of constructive logic over linear constructive objects in which each bit is significant in the search. At the same time, taking into account the relations of the sequence of discharges in all positions allows only an accurate search of occurrences, which limits the application of this approach for processing inaccurate source data. On the other hand, the interpretation of the processed objects (sample, bit string) only as linear (one-dimensional) constructions leads to unproductive time expenditures due to sequential exhaustive comparison of all bits of the processed bit string, which in the worst case leads to v × m (v is the length of the processed bit strings, m is the length of the bit sample) to bit comparisons and the cyclic nature of the search operation as a whole, in this case, in the case of a negative result of matching, the sample O is returned to the first bit for comparison with the next bit of string S.

Задача маскированного поиска начал вхождений формулируется следующим образом. Пусть в двоичном алфавите Σ={0,1} заданы образец О и битовая строка S как последовательности бит длиной в m и v символов соответственно, при этом m<v. Пусть в двоичном алфавите Σ={0,1} задана маска М как последовательность бит длиной в m символов. Требуется найти все позиции начал вхождений О в S, т.е. определить все позиции р, при которых справедливо выражение

Figure 00000001
, где i=p..p+m-1, j=1..m, «=» - равенство i-го и j-го бит.The task of a masked search for the beginning of occurrences is formulated as follows. Suppose that in the binary alphabet Σ = {0,1} a pattern O and a bit string S are given as sequences of bits of length m and v characters, respectively, with m <v. Let the mask M be given in the binary alphabet Σ = {0,1} as a sequence of bits of length m characters. It is required to find all positions of the beginnings of occurrences of O in S, i.e. determine all the positions of p for which the expression
Figure 00000001
, where i = p..p + m-1, j = 1..m, "=" is the equality of the i-th and j-th bits.

При реализации технического решения необходимо так организовать поиск всех начал вхождений образца, чтобы не только уменьшить количество переборных сравнений по всей длине обрабатываемой битовой строки и сократить тем самым временные затраты на поиск до m-1 циклов сравнения, но и обеспечить маскирование разрядов образца для проведения поиска с учетом только его значащих разрядов.When implementing a technical solution, it is necessary to organize a search for all the occurrences of the sample so as not only to reduce the number of search comparisons along the entire length of the processed bit string and thereby reduce the time spent on searching to m-1 comparison cycles, but also to mask the discharges of the sample for the search taking into account only its significant digits.

Ассоциативный маскированный поиск всех начал вхождений обеспечивается путем представления исходной битовой строки S длиной до v=n×m разрядов в виде двухмерной матрицы из n строк по m разрядов в каждой строке, где m соответствует разрядности битового образца О. При таком представлении битовой строки S битовый образец О длиной в m разрядов и битовая маска М длиной в m разрядов подаются на информационные входы ассоциативной запоминающей матрицы и параллельно сравниваются по n строкам матрицы, что обеспечивает параллельный маскированный поиск всех вхождений.An associative masked search for all occurrences of occurrences is provided by presenting the original bit string S of length up to v = n × m bits in the form of a two-dimensional matrix of n lines of m bits in each line, where m corresponds to the bit capacity of bit pattern A. With this representation of the bit string S, the bit sample O with a length of m bits and a bit mask M with a length of m bits are fed to the information inputs of the associative storage matrix and are compared in parallel along n rows of the matrix, which provides a parallel masked search in sekh occurrences.

Основу ассоциативного поиска всех вхождений составляет динамическая реконфигурация структуры битовой строки S: двумерная матрица ↔ одномерный сдвиговый регистр. Двумерный вид S необходим для организации параллельного поиска всех вхождений по разрядным срезам ассоциативной запоминающей матрицы. Одномерный вид S необходим для выполнения сдвига строки S и переходу к следующей итерации поиска вхождений.The basis of the associative search for all occurrences is the dynamic reconfiguration of the structure of the bit string S: two-dimensional matrix ↔ one-dimensional shift register. The two-dimensional form S is necessary for organizing a parallel search for all occurrences by bit slices of an associative storage matrix. The one-dimensional form S is needed to perform a line shift S and go to the next iteration of the search for occurrences.

Сущность изобретения поясняется схемами, где на фиг.1 представлена схема точного ассоциативного поиска всех начал вхождений по всем позициям текста и образца, т.е. при М=1111, на фиг.2 представлена схема маскированного ассоциативного поиска всех начал вхождений с учетом значения маски М=0101, задающей поиск только по значащим позициям образца, на фиг.3 - схема ассоциативной запоминающей матрицы, на фиг.4 - схема ассоциативного запоминающего элемента и коммутационного элемента, на фиг.5 - схема элемента-селектора, на фиг.6 - схема маскирующего элемента.The invention is illustrated by diagrams, where Fig. 1 shows a diagram of an exact associative search for all the occurrences of occurrences in all positions of a text and a sample, i.e. when M = 1111, Fig. 2 shows a diagram of a masked associative search of all occurrences of occurrences, taking into account the value of the mask M = 0101, which defines a search only by the significant positions of the sample, Fig. 3 is a diagram of an associative storage matrix, Fig. 4 is a diagram of an associative storage element and switching element, figure 5 is a diagram of a selector element, figure 6 is a diagram of a masking element.

Па фиг.1 демонстрируется точный поиск вхождений для S=1100101011001100, O=1001 и М=1111, где М - маска разрядных срезов (столбцов) ассоциативной запоминающей матрицы (значения логических «1» в позициях маски разрешают параллельное сравнение по разрядным срезам (столбцам) ассоциативной запоминающей матрицы. Ассоциативный поиск всех начал вхождений состоит из m-1-циклов, включающих параллельное сравнение с учетом маски и сдвиг битовой строки на 1 разряд в сторону начальной позиции. В текущем цикле процесса поиска после сравнения - положительного (фиг.1в) или отрицательного (фиг.1а, 1д, 1ж) - выполняется сдвиг битовой строки S на 1 разряд в сторону начальной позиции (фиг.1б, 1г, 1е) и осуществляется следующий цикл параллельного сравнения образца О по n строкам матрицы. В случае положительного сравнения фиксируется начальная позиция точных вхождений битового образца О в битовую строку S. При втором и последующих циклах параллельного сравнения результат опроса n-й строки матрицы не учитывается, т.к. последний фрагмент битовой строки S не совпадает (меньше) с разрядностью битового образца О. Для обнаружения всех начал вхождений битового образца О в исходную битовую строку S потребуется не более чем m-1 сдвигов.In Fig. 1, an exact search of occurrences is shown for S = 1100101011001100, O = 1001 and M = 1111, where M is the mask of bit slices (columns) of the associative storage matrix (logical “1” values in mask positions allow parallel comparison by bit slices (columns) ) associative storage matrix. The associative search for all the beginning of occurrences consists of m-1-cycles, including parallel comparison taking into account the mask and shifting the bit string by 1 bit towards the initial position. In the current cycle of the search process after comparison, it is positive (Fig. 1c) or negative (figa, 1d, 1g) - the bit string S is shifted by 1 bit towards the initial position (fig.1b, 1d, 1e) and the next cycle of parallel comparison of sample O is performed along n rows of the matrix. the initial position of the exact occurrences of the bit pattern O in the bit string S. In the second and subsequent cycles of parallel comparison, the result of polling the nth row of the matrix is not taken into account, because the last fragment of the bit string S does not coincide (less) with the bit depth of the bit pattern O. To detect all the beginnings of occurrences of the bit pattern O in the original bit string S, no more than m-1 shifts are required.

На фиг.2 демонстрируется неточный поиск вхождений для S=1100101011001100, O=1001 и М=0101 (значения логических «0» в позициях маски запрещают параллельное сравнение по соответствующим разрядным срезам (столбцам) ассоциативной запоминающей матрицы). В текущем цикле поиска после сравнения - положительного (фиг.2в, 2д) или отрицательного (фиг.2а, 2ж) - выполняется сдвиг битовой строки S на 1 разряд в сторону начальной позиции (фиг.2б, 2г, 2е) и осуществляется следующий цикл параллельного сравнения образца О по n строкам матрицы. В случае положительного сравнения фиксируется начальная позиция неточных вхождений битового образца О в битовую строку S с учетом маски. При втором и последующих циклах параллельного сравнения результат опроса n-й строки матрицы не учитывается, т.к. последний фрагмент битовой строки S не совпадает (меньше) с разрядностью битового образца О. Для обнаружения всех начал вхождений битового образца О в исходную битовую строку S с учетом маски М потребуется не более чем m-1 сдвигов.Figure 2 shows an inaccurate search for occurrences for S = 1100101011001100, O = 1001 and M = 0101 (the values of logical "0" in the mask positions prohibit parallel comparisons on the corresponding bit slices (columns) of the associative storage matrix). In the current search cycle, after comparing - positive (Fig. 2c, 2e) or negative (Fig. 2a, 2g) - the bit string S is shifted by 1 digit towards the initial position (Fig. 2b, 2d, 2e) and the next cycle is carried out parallel comparison of sample O on n rows of the matrix. In the case of a positive comparison, the initial position of inaccurate occurrences of the bit pattern O in the bit string S is fixed taking into account the mask. In the second and subsequent cycles of parallel comparison, the result of the survey of the nth row of the matrix is not taken into account, because the last fragment of the bit string S does not coincide (less) with the bit depth of the bit pattern O. To detect all the beginnings of occurrences of the bit pattern O in the original bit string S, taking into account the mask M, no more than m-1 shifts are required.

Таким образом, ассоциативный маскированный поиск начал вхождений основан на динамической реконфигурации соединений между ассоциативными запоминающими элементами матрицы из двухмерного вида в одномерный и обратно, а также на маскировании разрядных срезов (столбцов) ассоциативной запоминающей матрицы.Thus, the associative masked search for the beginning of entries is based on the dynamic reconfiguration of the connections between the associative storage elements of the matrix from the two-dimensional form to the one-dimensional view and vice versa, as well as on masking the bit sections (columns) of the associative storage matrix.

Матрица (фиг.3) состоит из n×m ассоциативных запоминающих элементов 1 (n - количество битовых строк, необходимых для представления входной битовой строки длиной v=n×m бит, m - количество разрядов битового образца) с входами с первого 2 по четвертый 5 и пятый вход 46 и с выходами с первого 6 по второй 7, коммутационных элементов 10, представляющих собой 1-n-полюсники, элементов-селекторов 12 с входами с первого 13 по четвертый 16 и с выходами с первого 17 по второй 18, маскирующего элемента 36 с входами с первого 37 по третий 39 и с выходом 40, элемента И 44, первый вход которого подключен к выходу результата опроса n-й строки матрицы, второй вход - к выходу 40 маскирующего элемента 36, а выход является маскируемым выходом опроса n-й строки матрицы 11n, ограничительного резистора 27, соединенного с третьим входом 15 nm-го элемента-селектора 12 и источником питания, и имеет адресные входы 81÷8n, первые 191÷19m и вторые 201÷20m информационные входы, третьи 451÷45m информационные входы маскирования разрядных срезов (столбцов), внешний вход "РЕЖИМ", определяющий двумерный или одномерный вид структуры матрицы, внешний вход синхронизации "CLOCK", внешний вход "СБРОС", информационные выходы 91÷9m, выходы 111÷11n результатов опроса.The matrix (Fig. 3) consists of n × m associative storage elements 1 (n is the number of bit strings required to represent the input bit string of length v = n × m bits, m is the number of bits of the bit pattern) with inputs from the first 2 to the fourth 5 and the fifth input 46 and with outputs from the first 6 to the second 7, switching elements 10, which are 1-n-poles, selector elements 12 with inputs from the first 13 to the fourth 16 and with outputs from the first 17 to the second 18, masking element 36 with inputs from the first 37 to the third 39 and with the output 40, element And 44, the first input which is connected to the output of the polling result of the nth row of the matrix, the second input is to the output 40 of the masking element 36, and the output is the masked output of the polling of the nth row of the matrix 11 n , the limiting resistor 27 connected to the third input of the 15 nm element selector 12 and a power source, and has address inputs 8 1 ÷ 8 n , the first 19 1 ÷ 19 m and the second 20 1 ÷ 20 m information inputs, the third 45 1 ÷ 45 m information inputs for masking bit sections (columns), external input " MODE "defining a two-dimensional or one-dimensional form of the matrix structure, external input synchronization "CLOCK", external input "RESET", information outputs 9 1 ÷ 9 m , outputs 11 1 ÷ 11 n poll results.

Ассоциативный запоминающий элемент 1 (фиг.4) состоит из RS-триггера 21 с инверсными входами установки в "1" и "0", элементов И с первого 22 по второй 47, элементов И-НЕ с первого 23 по третий 25, элемента 2И-ИЛИ 26. Первый вход элемента И 22 подключен к первому входу 2 ассоциативного запоминающего элемента 1, второй вход элемента И 22 подключен к четвертому входу 5 ассоциативного запоминающего элемента 1, а выход элемента И 22 подключен к первому входу элемента И-НЕ 25, ко второму входу элемента И-НЕ 23, ко второму входу элемента И-НЕ 24. Первый вход элемента И-НЕ 23 подключен ко второму входу 3 ассоциативного запоминающего элемента 1, а выход элемента И-НЕ 23 подключен к входу S RS-триггера 21. Первый вход элемента И-НЕ 24 подключен к третьему входу 4 ассоциативного запоминающего элемента 1, а выход элемента И-НЕ 24 подключен к входу R RS-триггера 21. Выход Q RS-триггера 21 подключен ко второму входу элемента И-НЕ 25, а также к первому входу элемента 2И-ИЛИ 26, выход

Figure 00000002
RS-триггера 21 подключен к третьему входу элемента 2И-ИЛИ 26. Выход элемента И-НЕ 25 является первым выходом 6 ассоциативного запоминающего элемента 1. Второй вход элемента 2И-ИЛИ 26 подключен ко второму входу 3 ассоциативного запоминающего элемента 1, четвертый вход элемента 2И-ИЛИ 26 подключен к третьему входу 4 ассоциативного запоминающего элемента 1, выход элемента 2И-ИЛИ 26 подключен к первому входу элемента И 47. Второй вход элемента И 47 подключен к пятому входу 46 ассоциативного запоминающего элемента 1, а выход элемента И 47 является вторым выходом 7 ассоциативного запоминающего элемента 1.The associative storage element 1 (Fig. 4) consists of an RS-flip-flop 21 with inverse inputs of the setting “1” and “0”, AND elements from the first 22 to the second 47, AND elements NOT from the first 23 to the third 25, element 2I -OR 26. The first input of the And 22 element is connected to the first input 2 of the associative storage element 1, the second input of the And 22 element is connected to the fourth input 5 of the associative storage element 1, and the output of the And 22 element is connected to the first input of the AND-NOT 25 element, the second input of the AND-NOT 23 element, to the second input of the AND-NOT 24 element. The first input of the AND-NOT 23 element is connected to the second input 3 of the associative storage element 1, and the output of the AND-NOT 23 element is connected to the input S of the RS flip-flop 21. The first input of the AND-NOT 24 element is connected to the third input 4 of the associative memory element 1, and the output of the AND-NOT 24 element connected to the input R of the RS-flip-flop 21. The output Q of the RS-flip-flop 21 is connected to the second input of the AND-NOT element 25, as well as to the first input of the AND-OR element 26, the output
Figure 00000002
The RS-flip-flop 21 is connected to the third input of the AND-OR element 26. The output of the AND-NOT element 25 is the first output 6 of the associative memory element 1. The second input of the 2-OR-26 element is connected to the second input 3 of the associative memory element 1, the fourth input of the element 2I -OR 26 is connected to the third input 4 of the associative storage element 1, the output of the 2 AND-OR 26 element is connected to the first input of the AND element 47. The second input of the AND element 47 is connected to the fifth input 46 of the associative storage element 1, and the output of the AND element 47 is the second output 7 associative storage element 1.

Коммутационный элемент 10 (фиг.4) строго соответствует устройству-прототипу в структурном и в функциональном отношении, состоит из регистра 28 и n-элементов И-НЕ 32 и имеет n-входов данных 29 регистра 28, входы сигналов записи 30 и установки в начальное состояние 31 регистра 28, n-выходов полученного результата опроса ассоциативного запоминающего элемента 1. Первый вход каждого из n-элементов И-НЕ 32 подключен ко второму выходу 7 ассоциативного запоминающего элемента 1, а второй вход каждого из n-элементов И-НЕ 32 подключен к соответствующему выходу данных регистра 28, а выход каждого из n-элементов И-НЕ 32 является соответствующим выходом коммутационного элемента 10.The switching element 10 (figure 4) strictly corresponds to the prototype device structurally and functionally, consists of a register 28 and n-elements AND 32, and has n-data inputs 29 of the register 28, the inputs of the recording signals 30 and installation in the initial state 31 of the register 28, n-outputs of the obtained result of the poll of the associative storage element 1. The first input of each of the n-elements AND 32 is connected to the second output 7 of the associative memory 1, and the second input of each of the n-elements AND 32 is connected to the corresponding data output x register 28, and the output of each of the n-elements AND 32 is the corresponding output of the switching element 10.

На фиг.4 также представлены ограничительные элементы 27 в виде резисторов, подключенных к n-выходам коммутационного элемента 10, к первому выходу 6 ассоциативного запоминающего элемента 1 и к источникам питания.Figure 4 also presents the restrictive elements 27 in the form of resistors connected to the n-outputs of the switching element 10, to the first output 6 of the associative memory element 1 and to the power sources.

Элемент-селектор 12 (фиг.5) строго соответствует устройству-прототипу в структурном и в функциональном отношении, состоит из двух мультиплексоров 33 и 34, имеющих два однобитовых входа данных и один однобитовый адресный вход каждый, двухвходового элемента И-НЕ 35. При этом адресные входы мультиплексоров 33 и 34 подключены к четвертым входам 16 соответствующих элементов-селекторов 12, т.е. к внешнему входу "РЕЖИМ". Первые входы данных мультиплексоров 33 подключены к первым входам 13 соответствующих элементов-селекторов 12, первые входы данных 14 мультиплексоров 34 подключены ко вторым входам соответствующих элементов-селекторов 12, вторые входы данных мультиплексоров 33 подключены к третьим входам 15 соответствующих элементов-селекторов 12 через инвертирующий элемент И-НЕ 35, вторые входы данных мультиплексоров 34 напрямую подключены к третьим входам 15 соответствующих элементов-селекторов 12, выходы мультиплексоров 33 и 34 являются соответственно первыми 17 и вторыми 18 выходами элементов-селекторов 12.The selector element 12 (Fig. 5) strictly corresponds to the prototype device in structural and functional terms, consists of two multiplexers 33 and 34 having two single-bit data inputs and one single-bit address input each, of a two-input AND-NOT 35 element. the address inputs of the multiplexers 33 and 34 are connected to the fourth inputs 16 of the corresponding selector elements 12, i.e. to the external input "MODE". The first data inputs of multiplexers 33 are connected to the first inputs 13 of the corresponding selector elements 12, the first data inputs 14 of multiplexers 34 are connected to the second inputs of the corresponding selector elements 12, the second data inputs of multiplexers 33 are connected to the third inputs 15 of the corresponding selector elements 12 through an inverting element AND NOT 35, the second data inputs of the multiplexers 34 are directly connected to the third inputs 15 of the corresponding selector elements 12, the outputs of the multiplexers 33 and 34 are respectively the first 17 and the second 18 outputs of the selector elements 12.

Маскирующий элемент 36 (фиг.6) строго соответствует устройству-прототипу в структурном и в функциональном отношении, состоит из двухвходового элемента И 41, двоичного счетчика 42 с разрядностью m бит, элемента ИЛИ-НЕ 43 с m-входами. Первый вход элемента И 41 подключен к первому входу 37 маскирующего элемента 36, второй вход элемента И 41 подключен ко второму входу 38 маскирующего элемента 36. Первый вход двоичного счетчика 42 подключен к выходу элемента И 41, второй вход двоичного счетчика 42 подключен к третьему входу маскирующего элемента 36, а m-выходов счетчика подключены к m-входам элемента ИЛИ-НЕ 43. Выход элемента ИЛИ-НЕ 43 подключен к выходу 40 маскирующего элемента 36.The masking element 36 (Fig.6) strictly corresponds to the prototype device structurally and functionally, consists of a two-input element And 41, a binary counter 42 with a capacity of m bits, an element OR NOT 43 with m-inputs. The first input of the And 41 element is connected to the first input 37 of the masking element 36, the second input of the And 41 element is connected to the second input 38 of the masking element 36. The first input of the binary counter 42 is connected to the output of the And 41 element, the second input of the binary counter 42 is connected to the third input of the masking element 36, and the counter m-outputs are connected to the m-inputs of the OR-NOT 43 element. The output of the OR-NOT 43 element is connected to the output 40 of the masking element 36.

Сущность динамической реконфигурации, воплощенная на фиг.3, сводится к подключению первых 13 и вторых 14 входов или третьих входов 15 элементов-селекторов 12 к их выходам 17 и 18 соответственно в зависимости от значения внешнего входа РЕЖИМ. Если вход РЕЖИМ=0, то к выходам 17 и 18 подключаются входы 13 и 14 соответственно, т.е. обеспечивается ассоциативный поиск вхождений на двумерном представлении S. Если вход РЕЖИМ=1, то к выходам 17 и 18 подключаются вход 15, т.е. обеспечивается сдвиг на одномерном представлении S. Элементы-селекторы 12 (фиг.4) содержат два мультиплексора 33 и 34, которые обеспечивают ввод в ассоциативные запоминающие элементы 1 бит образца О (для ассоциативного поиска вхождений) или бит от соседнего справа ассоциативного запоминающего элемента (для сдвига).The essence of the dynamic reconfiguration, embodied in figure 3, is reduced to connecting the first 13 and second 14 inputs or third inputs 15 of the selector elements 12 to their outputs 17 and 18, respectively, depending on the value of the external input MODE. If the input MODE = 0, then inputs 13 and 14 are connected to outputs 17 and 18, respectively, i.e. an associative search of occurrences on the two-dimensional representation of S. is provided. If the input MODE = 1, then input 15 is connected to outputs 17 and 18, i.e. a shift is provided in the one-dimensional representation S. The selector elements 12 (Fig. 4) contain two multiplexers 33 and 34, which provide 1 bit of pattern O (for associative search of occurrences) or a bit from an associative memory element adjacent to the right (for shear).

Ассоциативная запоминающая матрица, как и устройство-прототип, работает в одном из четырех состояний: запись, чтение, ассоциативный маскированный поиск, реконфигурация - при этом работа ассоциативной запоминающей матрицы в любом из ее состояний начинается с подачи сигнала синхронизации "CLOCK"=1. Состояние записи, чтения и реконфигурации строго соответствует алгоритму, описанному в устройстве-прототипе.The associative storage matrix, like the prototype device, operates in one of four states: writing, reading, associative masked search, reconfiguration - in this case, the operation of the associative storage matrix in any of its states starts with the synchronization signal "CLOCK" = 1. The state of recording, reading and reconfiguration strictly corresponds to the algorithm described in the prototype device.

Перед выполнением ассоциативного маскированного поиска выполняется настройка ассоциативной запоминающей матрицы, заключающаяся в предварительной записи в регистры 28 всех коммутационных элементов 10 настроечных кодов, обеспечивающих подключение вторых выходов 7 соответствующих ассоциативных запоминающих элементов 1 к соответствующим выходам 11 результатов опроса. В общем случае настроечный код может быть как униполярным, обеспечивающим подключение выхода 7 ассоциативного запоминающего элемента 1 к одному выбранному выходу 11 результатов опроса, так и k-полярным (k=1…n), где k - число выходов 11 результатов опроса матрицы, к которым подключается выход 7 ассоциативного запоминающего элемента 1. В рассматриваемой ассоциативной запоминающей матрице при маскированном поиске начал вхождений образца по строкам матрицы настроечный код коммутационных элементов 10 соответствующих строк матрицы имеет следующий вид: 291=100..0, 292=010..0, …, 29n=000..1, что позволяет получить инверсное значение выходов 7 соответствующих ассоциативных запоминающих элементов 1 на выходах 11 результатов опросов соответствующих строк матрицы.Before performing an associative masked search, an associative storage matrix is set up, which consists in pre-recording in the registers 28 of all switching elements 10 of the tuning codes, which enable the second outputs 7 of the corresponding associative storage elements 1 to be connected to the corresponding outputs 11 of the polling results. In the general case, the tuning code can be either unipolar, connecting output 7 of the associative memory element 1 to one selected output 11 of the polling results, and k-polar (k = 1 ... n), where k is the number of outputs 11 of the matrix polling results, k which connects the output 7 of the associative storage element 1. In the associative storage matrix under consideration, in a masked search for the occurrences of the pattern along the matrix lines, the tuning code of the switching elements 10 of the corresponding matrix rows has the following view: 29 1 = 100..0, 29 2 = 010..0, ..., 29 n = 000..1, which allows you to get the inverse value of the outputs 7 of the corresponding associative storage elements 1 at the outputs 11 of the survey results of the corresponding rows of the matrix.

Также перед выполнением ассоциативного маскированного поиска на третий вход 39 маскирующего элемента 36 подается сигнал "СБРОС"=1, инициируя сброс двоичного счетчика 42 и получение на выходе 40 маскирующего элемента 36 значения логической "1".Also, before performing an associative masked search, the signal “RESET” = 1 is applied to the third input 39 of the masking element 36, initiating a reset of the binary counter 42 and receiving the logical value “1” at the output 40 of the masking element 36.

Для расширения функциональных возможностей в алгоритм работы устройства в состоянии ассоциативного маскированного поиска вносятся следующие дополнения.To expand the functionality, the following additions are made to the algorithm of the device in the state of associative masked search.

При осуществлении циклического ассоциативного маскированного поиска начал вхождений на первые 19 и вторые 20 информационные входы матрицы и, следовательно, на первые 13 и вторые 14 входы всех элементов-селекторов 12 соответствующей строки матрицы поступает одна из следующих комбинаций сигналов: 10 - код единицы, 01 - код нуля. При этом на четвертый вход 16 соответствующих элементов-селекторов 12 подается сигнал "РЕЖИМ"=0, что осуществляет подключение первых 13 и вторых 14 входов элементов-селекторов 12 к первым 17 и вторым 18 выходам элементов-селекторов 12 и соответственно ко вторым 3 и третьим 4 входам ассоциативных запоминающих элементов соответствующей строки матрицы. На внешние входы маскирования 45 ассоциативной запоминающей матрицы и, следовательно, на пятые входы 46 ассоциативных запоминающих элементов 1 соответствующих разрядных срезов (столбцов) матрицы подаются сигналы маскирования: логическая «1» - разрядный срез не замаскирован, т.е. поиск разрешен, логический «0» - разрядный срез замаскирован, т.е. поиск запрещен. Затем на соответствующие четвертые входы 5 ассоциативных запоминающих элементов 1 соответствующей строки матрицы подается сигнал синхронизации "CLOCK=1", инициируя сравнение с содержимым триггера 21 соответствующего ассоциативного запоминающего элемента 1 с учетом сигнала маскирования. Если происходит совпадение бит образца и битовой строки или соответствующий разрядный срез (столбец) матрицы замаскирован, то второй выход 7 ассоциативного запоминающего элемента 1 сохраняет уровень логического "0" и, следовательно, на выходе(ах) 11 результатов опроса матрицы, к которому(ым) подключен выход 7 этого ассоциативного запоминающего элемента 1, сохраняется уровень логической "1". Если происходит несовпадение и соответствующий разрядный срез матрицы не замаскирован, то на выходе 7 такого ассоциативного запоминающего элемента 1 появляется уровень логической "1", устанавливающий в "0" этот (эти) выход(ы) 11. При этом если была произведена хотя бы одна операция реконфигурации матрицы, на выходе 11n результатов опроса ассоциативных запоминающих элементов 1 n-й строки матрицы получается значение логического "0" в результате установки на выходе маскирующего элемента 36 значения логического "0".When performing a cyclic associative masked search for occurrences of entries on the first 19 and second 20 information inputs of the matrix and, therefore, on the first 13 and second 14 inputs of all selector elements 12 of the corresponding row of the matrix, one of the following signal combinations arrives: 10 - unit code, 01 - zero code. At the same time, the signal “MODE” = 0 is supplied to the fourth input 16 of the corresponding selector elements 12, which connects the first 13 and second 14 inputs of the selector elements 12 to the first 17 and second 18 outputs of the selector elements 12 and, respectively, to the second 3 and third 4 inputs of associative storage elements of the corresponding row of the matrix. Masking signals are applied to the external masking inputs 45 of the associative storage matrix and, therefore, to the fifth inputs of 46 associative storage elements 1 of the corresponding bit slices (columns) of the matrix: logical “1” - the bit slice is not masked, i.e. search is allowed, logical “0” - bit cut is masked, i.e. No search allowed. Then, to the corresponding fourth inputs 5 of the associative storage elements 1 of the corresponding row of the matrix, the synchronization signal "CLOCK = 1" is supplied, initiating a comparison with the contents of the trigger 21 of the corresponding associative storage element 1 taking into account the masking signal. If the bit of the sample coincides with the bit string or the corresponding bit slice (column) of the matrix is masked, then the second output 7 of the associative storage element 1 preserves the logic level “0” and, therefore, at the output (s) 11 of the results of polling the matrix to which ) the output 7 of this associative storage element 1 is connected, the logic level “1” is saved. If there is a mismatch and the corresponding bit cut of the matrix is not masked, then output 7 of such an associative storage element 1 displays a logic level of “1”, setting this (these) output (s) to 11. Moreover, if at least one the matrix reconfiguration operation, at the output 11 n of the results of the poll of associative storage elements 1 of the n-th row of the matrix, a logical “0” value is obtained as a result of setting the logical “0” value to the masking element 36.

Таким образом, достигается расширение функциональных возможностей операции поиска начал вхождений за счет обеспечения маскирования разрядных срезов (столбцов) ассоциативной запоминающей матрицы при осуществлении динамической реконфигурации соединений ассоциативных запоминающих элементов в структуре матрицы и реализация маскированного поиска начал вхождений, необходимого при обработке неточных данных.Thus, the expansion of the functionality of the search operation for the beginning of occurrences is achieved by providing masking of the bit slices (columns) of the associative storage matrix during dynamic reconfiguration of the connections of associative storage elements in the matrix structure and the implementation of the masked search for the beginning of occurrences required in processing inaccurate data.

Источники информацииInformation sources

1. Максимов В. Алгоритмы поиска, или как искать неизвестно что [Текст] / В.Максимов // Журнал "Монитор". - М.: Изд.-во "Открытые системы", 1995. - №6. С.10-15.1. Maksimov V. Search algorithms, or how to search, it is not known what [Text] / V. Maksimov // Journal "Monitor". - M.: Publishing House "Open Systems", 1995. - No. 6. S.10-15.

2. Пат. №2025797 РФ, МПК G11C 15/00. Ассоциативная запоминающая матрица [Текст] / Борисов В.В.; заявитель и патентообладатель Борисов В.В.; заявл. 02.09.1992; опубл. 30.12.1994.2. Pat. No. 2025797 of the Russian Federation, IPC G11C 15/00. Associative storage matrix [Text] / Borisov V.V .; Applicant and patent holder Borisov V.V .; declared 09/02/1992; publ. 12/30/1994.

3. Пат. №84615 РФ, МПК G11C 15/00. Ассоциативная запоминающая матрица [Текст] / Титенко Е.А., Евсюков В.С., Семенихин Е.А., Атакищев А.О.; заявитель и патентообладатель. Курск, гос. тех. ун-т. - №2009104196/22; заявл. 09.02.2009; опубл. 10.07.2009, Бюл. №19. - 14 с.: ил.3. Pat. No. 84615 of the Russian Federation, IPC G11C 15/00. Associative storage matrix [Text] / Titenko EA, Evsyukov VS, Semenikhin EA, Atakishchev A.O .; Applicant and patent holder. Kursk, state those. un-t - No. 2009104196/22; declared 02/09/2009; publ. 07/10/2009, bull. No. 19. - 14 p.: Ill.

Claims (1)

Ассоциативная запоминающая матрица маскированного поиска вхождений, содержащая n×m ассоциативных запоминающих элементов, каждый из которых содержит RS-триггер, первый элемент И, элементы И-НЕ с первого по третий, элемент 2И-ИЛИ, при этом первый вход первого элемента И подключен к первому входу ассоциативного запоминающего элемента, второй вход первого элемента И подключен к четвертому входу ассоциативного запоминающего элемента, а выход первого элемента И подключен к первому входу третьего элемента И-НЕ, ко второму входу первого элемента И-НЕ, ко второму входу второго элемента И-НЕ, первый вход первого элемента И-НЕ подключен ко второму входу ассоциативного запоминающего элемента, а выход первого элемента И-НЕ подключен к входу S RS-триггера, первый вход второго элемента И-НЕ подключен к третьему входу ассоциативного запоминающего элемента, а выход второго элемента И-НЕ подключен к входу R RS-триггера, выход Q RS-триггера подключен ко второму входу третьего элемента И-НЕ, а также к первому входу элемента 2И-ИЛИ, выход
Figure 00000003
RS-триггера подключен к третьему входу элемента 2И-ИЛИ, выход третьего элемента И-НЕ является первым выходом ассоциативного запоминающего элемента, второй вход элемента 2И-ИЛИ подключен ко второму входу ассоциативного запоминающего элемента, четвертый вход элемента 2И-ИЛИ подключен к третьему входу ассоциативного запоминающего элемента, первые входы ассоциативных запоминающих элементов в соответствующих строках матрицы объединены и являются соответствующими адресными входами матрицы, четвертые входы ассоциативных запоминающих элементов подключены к внешнему входу синхронизации "CLOCK", первые выходы ассоциативных запоминающих элементов в соответствующих столбцах матрицы объединены и являются соответствующими информационными выходами матрицы, коммутационные элементы, входы которых подключены ко вторым выходам соответствующих ассоциативных запоминающих элементов, а выходы коммутационных элементов соответственно объединены и являются соответствующими выходами результатов опроса, n×m элементов-селекторов, первые и вторые входы которых являются соответственно первыми и вторыми информационными входами матрицы в соответствующих столбцах, третьи входы элементов-селекторов подключены к первым выходам ассоциативных запоминающих элементов соответствующей строки матрицы, при этом третьи входы элементов-селекторов крайнего правого столбца матрицы подключены к первым выходам соответствующих ассоциативных запоминающих элементов крайнего левого столбца матрицы, расположенных строкой ниже, четвертые входы элементов-селекторов подключены к внешнему входу "РЕЖИМ", первые и вторые выходы n×m элементов-селекторов являются соответственно вторыми и третьими информационными входами ассоциативных запоминающих элементов соответствующей строки матрицы, маскирующий элемент, первый вход которого подключен к внешнему входу синхронизации "CLOCK", второй вход - к внешнему входу "РЕЖИМ", третий вход - к внешнему входу "СБРОС", а выход является индикатором произошедших реконфигураций матрицы из двухмерного вида в одномерный и обратно, элемент И, первый вход которого подключен к выходу результата опроса n-й строки матрицы, второй вход - к выходу маскирующего элемента, а выход элемента И является маскируемым выходом опроса n-й строки матрицы, ограничительный резистор, соединенный с третьим входом nm-го элемента-селектора и источником питания, отличающаяся тем, что в состав ассоциативной запоминающей матрицы маскированного поиска вхождений введены внешние информационные входы маскирования разрядных срезов (столбцов), а также в состав ассоциативных запоминающих элементов введены пятые входы, соединенные с внешними информационными входами маскирования разрядных срезов (столбцов) ассоциативной запоминающей матрицы маскированного поиска вхождений, в состав ассоциативного запоминающего элемента введен второй элемент И, первый вход которого подключен к выходу элемента 2И-ИЛИ, а второй вход второго элемента И подключен к пятому входу ассоциативного запоминающего элемента, выход второго элемента И является вторым выходом ассоциативного запоминающего элемента.
An associative storage mask for a masked search for entries containing n × m associative storage elements, each of which contains an RS trigger, a first AND element, AND-NOT elements from the first to the third, 2AND-OR element, while the first input of the first AND element is connected to the first input of the associative storage element, the second input of the first element And is connected to the fourth input of the associative storage element, and the output of the first element And is connected to the first input of the third element AND NOT, to the second input of the first element AND-NOT, to the second input of the second AND-NOT element, the first input of the first AND-NOT element is connected to the second input of the associative storage element, and the output of the first AND-NOT element is connected to the input S of the RS flip-flop, the first input of the second AND-NOT element connected to the third input of the associative storage element, and the output of the second AND-NOT element is connected to the input R of the RS-trigger, the output Q of the RS-trigger is connected to the second input of the third AND-NOT element, as well as to the first input of the 2 AND-OR element
Figure 00000003
RS-trigger is connected to the third input of the AND-OR element, the output of the third AND-NOT element is the first output of the associative storage element, the second input of the 2-OR element is connected to the second input of the associative storage element, the fourth input of the 2-OR gate is connected to the third input of the associative memory element memory element, the first inputs of associative memory elements in the corresponding rows of the matrix are combined and are the corresponding address inputs of the matrix, the fourth inputs of associative memory elements They are connected to the CLOCK external synchronization input, the first outputs of the associative storage elements in the corresponding columns of the matrix are combined and are the corresponding information outputs of the matrix, the switching elements whose inputs are connected to the second outputs of the corresponding associative storage elements, and the outputs of the switching elements are respectively combined and are corresponding outputs of the survey results, n × m selector elements, the first and second inputs of which are respectively by the first and second information inputs of the matrix in the respective columns, the third inputs of the selector elements are connected to the first outputs of the associative storage elements of the corresponding row of the matrix, while the third inputs of the selector elements of the far right column of the matrix are connected to the first outputs of the corresponding associative storage elements of the leftmost column of the matrix, located a line below, the fourth inputs of the selector elements are connected to the external input "MODE", the first and second outputs of n × m elements are selectors are respectively the second and third information inputs of associative storage elements of the corresponding row of the matrix, a masking element, the first input of which is connected to the external synchronization input "CLOCK", the second input to the external input "MODE", the third input to the external input "RESET", and the output is an indicator of the reconfigurations of the matrix from the two-dimensional form to the one-dimensional and vice versa, the And element, the first input of which is connected to the output of the polling result of the nth row of the matrix, the second input to the output of the masker element, and the output of the element And is the masked output of the polling of the nth row of the matrix, a limiting resistor connected to the third input of the nmth element of the selector and a power source, characterized in that external information inputs are introduced into the associative storage matrix of the masked search of entries masking of bit slices (columns), as well as associative storage elements introduced fifth inputs connected to external information inputs masking bit slices (columns) of associ of the active storage matrix of the masked search for entries, the second AND element is introduced into the associative storage element, the first input of which is connected to the output of the 2-OR element, and the second input of the second AND element is connected to the fifth input of the associative storage element, the output of the second AND element is the second output of the associative storage element.
RU2010119752/08A 2010-05-17 2010-05-17 Associative memory matrix for masked inclusion search RU2469425C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2010119752/08A RU2469425C2 (en) 2010-05-17 2010-05-17 Associative memory matrix for masked inclusion search

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2010119752/08A RU2469425C2 (en) 2010-05-17 2010-05-17 Associative memory matrix for masked inclusion search

Publications (2)

Publication Number Publication Date
RU2010119752A RU2010119752A (en) 2011-11-27
RU2469425C2 true RU2469425C2 (en) 2012-12-10

Family

ID=45317512

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2010119752/08A RU2469425C2 (en) 2010-05-17 2010-05-17 Associative memory matrix for masked inclusion search

Country Status (1)

Country Link
RU (1) RU2469425C2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2582053C2 (en) * 2014-07-01 2016-04-20 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Method and multifunctional associative matrix device for processing line data and solving tasks for recognising images
RU2760628C1 (en) * 2021-02-25 2021-11-29 Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет» (ЮЗГУ) (RU) Method and associative matrix apparatus for parallel search of a sample based on the prefixes thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1718274A1 (en) * 1990-04-09 1992-03-07 Московский энергетический институт Associative memory
RU1785039C (en) * 1990-10-30 1992-12-30 Московский энергетический институт Associative memory device
US20090141531A1 (en) * 2007-11-30 2009-06-04 Abedin Md Anwarul Associative memory and searching system using the same
RU84615U1 (en) * 2009-02-09 2009-07-10 Государственное образовательное учреждение высшего профессионального образования "Курский государственный технический университет" ASSOCIATIVE MEMORIAL MATRIX

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1718274A1 (en) * 1990-04-09 1992-03-07 Московский энергетический институт Associative memory
RU1785039C (en) * 1990-10-30 1992-12-30 Московский энергетический институт Associative memory device
US20090141531A1 (en) * 2007-11-30 2009-06-04 Abedin Md Anwarul Associative memory and searching system using the same
RU84615U1 (en) * 2009-02-09 2009-07-10 Государственное образовательное учреждение высшего профессионального образования "Курский государственный технический университет" ASSOCIATIVE MEMORIAL MATRIX

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2582053C2 (en) * 2014-07-01 2016-04-20 Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) Method and multifunctional associative matrix device for processing line data and solving tasks for recognising images
RU2760628C1 (en) * 2021-02-25 2021-11-29 Федеральное государственное бюджетное образовательное учреждение высшего образования «Юго-Западный государственный университет» (ЮЗГУ) (RU) Method and associative matrix apparatus for parallel search of a sample based on the prefixes thereof

Also Published As

Publication number Publication date
RU2010119752A (en) 2011-11-27

Similar Documents

Publication Publication Date Title
US9396143B2 (en) Hierarchical in-memory sort engine
US20110035566A1 (en) Hashing and serial decoding techniques
US3320594A (en) Associative computer
Yuan et al. Design space exploration for hardware-efficient stochastic computing: A case study on discrete cosine transformation
Abdelhadi et al. Modular SRAM-based binary content-addressable memories
RU84615U1 (en) ASSOCIATIVE MEMORIAL MATRIX
RU2469425C2 (en) Associative memory matrix for masked inclusion search
US3391390A (en) Information storage and processing system utilizing associative memory
US3389377A (en) Content addressable memories
RU2760628C1 (en) Method and associative matrix apparatus for parallel search of a sample based on the prefixes thereof
Yang et al. Conflict-free sorting algorithms under single-channel and multi-channel broadcast communication models
RU2509383C2 (en) Method for parallel search and row replacement and homogeneous memory matrix for realising said method
Brođanac et al. Parallelized rabin-karp method for exact string matching
RU72771U1 (en) DEVICE FOR PARALLEL SEARCH AND DATA PROCESSING
RU2569567C2 (en) Method and associative matrix device for processing line data
JP2015162257A (en) Reconfigurable content addressable memory
RU163442U1 (en) DEVICE FOR PARALLEL SEARCH FOR COMPOSITE SAMPLE
RU2549525C2 (en) Method and apparatus for searching for composite sample in sequence
RU2776602C1 (en) Matrix apparatus for parallel search of a composite sample
RU223472U1 (en) DEVICE FOR PROCESSING DESCRIPTORS AND PARALLEL SEARCHING FOR INTERNETWORK INTERACTION CANDIDATES
RU2792182C1 (en) Number ranking device
RU2789997C1 (en) Method and matrix device for parallel-pipeline pattern match search
Vinnakota et al. A new circuit for maximum value determination
Ranganathan et al. VLSI architectures for pattern matching
RU2717628C1 (en) Pulse selector

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20121110