RU2011124916A - Полупроводниковый слой и способ его формирования - Google Patents
Полупроводниковый слой и способ его формирования Download PDFInfo
- Publication number
- RU2011124916A RU2011124916A RU2011124916/28A RU2011124916A RU2011124916A RU 2011124916 A RU2011124916 A RU 2011124916A RU 2011124916/28 A RU2011124916/28 A RU 2011124916/28A RU 2011124916 A RU2011124916 A RU 2011124916A RU 2011124916 A RU2011124916 A RU 2011124916A
- Authority
- RU
- Russia
- Prior art keywords
- semiconductor layer
- etching
- layer according
- forming
- insulating
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract 56
- 238000000034 method Methods 0.000 title claims 12
- 230000015572 biosynthetic process Effects 0.000 title 1
- 238000005530 etching Methods 0.000 claims 19
- 239000010408 film Substances 0.000 claims 8
- 239000007789 gas Substances 0.000 claims 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 3
- 239000001301 oxygen Substances 0.000 claims 3
- 229910052760 oxygen Inorganic materials 0.000 claims 3
- 229920002120 photoresistant polymer Polymers 0.000 claims 2
- 239000000758 substrate Substances 0.000 claims 2
- 239000010409 thin film Substances 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000001312 dry etching Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 claims 1
- VMTCKFAPVIWNOF-UHFFFAOYSA-N methane tetrahydrofluoride Chemical compound C.F.F.F.F VMTCKFAPVIWNOF-UHFFFAOYSA-N 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
1. Полупроводниковый слой, содержащий верхнюю поверхность, нижнюю поверхность и боковую поверхность, в котором:тангенциальная линия к части боковой поверхности, которая находится около границы верхней поверхности, наклоняется по отношению к нормали к нижней поверхности;угол, образованный посредством тангенциальной линии к определенной части боковой поверхности, которая находится дальше от верхней поверхности, чем часть, находящаяся около границы, и плоскости, определенной посредством нижней поверхности, является большим по сравнению с углом, образованным посредством тангенциальной линии к части, находящейся около границы, и плоскости, определенной посредством нижней поверхности.2. Полупроводниковый слой по п.1, в котором угол, образованный посредством тангенциальной линии к каждой из частей боковой поверхности и плоскости, определенной посредством нижней поверхности, монотонно увеличивается от части, находящейся около границы верхней поверхности полупроводникового слоя, к части, находящейся около границы нижней поверхности полупроводникового слоя.3. Полупроводниковый слой по п.1 или 2, в котором боковая поверхность имеет закругленную часть.4. Полупроводниковый слой по п.3, в котором закругленная часть имеет радиус кривизны, равный 20 нм и более.5. Полупроводниковый слой по п.3, в котором закругленная часть имеет радиус кривизны, который равняется толщине полупроводникового слоя.6. Полупроводниковый слой по п.3, в котором закругленная часть располагается в верхней части боковой поверхности.7. Полупроводниковый слой по п.3, в котором закругленная часть расширяется на 1/3 или более толщины полупроводникового
Claims (24)
1. Полупроводниковый слой, содержащий верхнюю поверхность, нижнюю поверхность и боковую поверхность, в котором:
тангенциальная линия к части боковой поверхности, которая находится около границы верхней поверхности, наклоняется по отношению к нормали к нижней поверхности;
угол, образованный посредством тангенциальной линии к определенной части боковой поверхности, которая находится дальше от верхней поверхности, чем часть, находящаяся около границы, и плоскости, определенной посредством нижней поверхности, является большим по сравнению с углом, образованным посредством тангенциальной линии к части, находящейся около границы, и плоскости, определенной посредством нижней поверхности.
2. Полупроводниковый слой по п.1, в котором угол, образованный посредством тангенциальной линии к каждой из частей боковой поверхности и плоскости, определенной посредством нижней поверхности, монотонно увеличивается от части, находящейся около границы верхней поверхности полупроводникового слоя, к части, находящейся около границы нижней поверхности полупроводникового слоя.
3. Полупроводниковый слой по п.1 или 2, в котором боковая поверхность имеет закругленную часть.
4. Полупроводниковый слой по п.3, в котором закругленная часть имеет радиус кривизны, равный 20 нм и более.
5. Полупроводниковый слой по п.3, в котором закругленная часть имеет радиус кривизны, который равняется толщине полупроводникового слоя.
6. Полупроводниковый слой по п.3, в котором закругленная часть располагается в верхней части боковой поверхности.
7. Полупроводниковый слой по п.3, в котором закругленная часть расширяется на 1/3 или более толщины полупроводникового слоя.
8. Полупроводниковый слой по п.1 или 2, в котором боковая поверхность включает в себя наклонную плоскую поверхность.
9. Полупроводниковый слой по п.8, в котором наклонная плоская поверхность расширяется на 1/3 или более толщины полупроводникового слоя.
10. Полупроводниковый слой по п.8, в котором боковая поверхность дополнительно включает в себя плоскую поверхность, расположенную вертикально по отношению к нижней поверхности.
11. Полупроводниковый слой по п.8, в котором:
боковая поверхность дополнительно включает в себя другую наклонную плоскую поверхность, имеющую угол наклона относительно нижней поверхности, отличный от угла наклона наклонной плоской поверхности; и
угол, образованный посредством наклонной плоской поверхности и плоскости, определенной посредством нижней поверхности, меньше угла, образованного посредством другой наклонной плоской поверхности и плоскости, определенной посредством нижней поверхности.
12. Полупроводниковый слой по любому из пп.1, 2, 4-7 или 9-11, в котором полупроводниковый слой имеет толщину, равную 30 нм или более или 80 нм или менее.
13. Тонкопленочный транзистор, содержащий:
подложку, имеющую изолирующую поверхность;
полупроводниковый слой по любому из пп.1-12, который обеспечивается на изолирующей поверхности;
изолирующую пленку затвора для покрытия полупроводникового слоя; и
электрод затвора, находящийся перед частью полупроводникового слоя с размещаемой между ними изолирующей пленкой затвора.
14. Способ формирования полупроводникового слоя, содержащий этапы, на которых:
формируют полупроводниковую пленку;
формируют фоторезистивный слой на полупроводниковой пленке;
выполняют первое травление для удаления части полупроводниковой пленки посредством использования фоторезистивного слоя в качестве маски, благодаря чему формируется островной полупроводниковый слой;
выполняют второе травление после первого травления для удаления, по меньшей мере, части каждого края островного полупроводникового слоя и фоторезистивного слоя; и
удаляют фоторезистивный слой после второго травления.
15. Способ формирования полупроводникового слоя по п.14, в котором при втором травлении скорость травления для фоторезистивного слоя выше скорости травления для островного полупроводникового слоя.
16. Способ формирования полупроводникового слоя по п.14 или 15, в котором при первом травлении скорость травления для полупроводниковой пленки выше скорости травления для фоторезистивного слоя.
17. Способ формирования полупроводникового слоя по любому из пп.14 или 15, в котором период времени, в течение которого выполняется второе травление, короче периода времени, в течение которого выполняется первое травление.
18. Способ формирования полупроводникового слоя по любому из пп.14 или 15, в котором при втором травлении островной полупроводниковый слой протравливается анизотропно.
19. Способ формирования полупроводникового слоя по любому из пп.14 или 15, в котором на этапе выполнения второго травления закругленная часть или наклонная плоская поверхность формируется на краю полупроводникового слоя.
20. Способ формирования полупроводникового слоя по любому из пп.14 или 15, в котором первое травление включает в себя сухое травление, использующее смешанный газ.
21. Способ формирования полупроводникового слоя по п.20, в котором этап выполнения второго травления включает в себя этап создания состава смешанного газа, отличного от состава смешанного газа, применяемого при первом травлении.
22. Способ формирования полупроводникового слоя по п.21, в котором смешанный газ содержит тетрафторид метана и кислород.
23. Способ формирования полупроводникового слоя по п.22, в котором этап выполнения второго травления включает в себя этап увеличения коэффициента парциального давления кислорода по сравнению с коэффициентом парциального давления кислорода, применяемого при первом травлении.
24. Способ изготовления тонкопленочного транзистора, содержащий этапы, на которых:
подготавливают подложку, имеющую изолирующую поверхность;
формируют полупроводниковый слой на изолирующей поверхности, в соответствии со способом формирования полупроводникового слоя по любому из пп.14-23;
формируют изолирующую пленку затвора для покрытия полупроводникового слоя; и
формируют электрод затвора на полупроводниковом слое с размещаемой между ними изолирующей пленкой затвора.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008297296 | 2008-11-20 | ||
| JP2008-297296 | 2008-11-20 | ||
| PCT/JP2009/005824 WO2010058528A1 (ja) | 2008-11-20 | 2009-11-02 | 半導体層およびその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2011124916A true RU2011124916A (ru) | 2012-12-27 |
Family
ID=42197971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2011124916/28A RU2011124916A (ru) | 2008-11-20 | 2009-11-02 | Полупроводниковый слой и способ его формирования |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8415673B2 (ru) |
| EP (1) | EP2357672A1 (ru) |
| JP (1) | JPWO2010058528A1 (ru) |
| CN (1) | CN102217075A (ru) |
| BR (1) | BRPI0921984A2 (ru) |
| RU (1) | RU2011124916A (ru) |
| WO (1) | WO2010058528A1 (ru) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI627756B (zh) * | 2011-03-25 | 2018-06-21 | 半導體能源研究所股份有限公司 | 場效電晶體及包含該場效電晶體之記憶體與半導體電路 |
| WO2014103901A1 (en) | 2012-12-25 | 2014-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9166006B1 (en) * | 2013-12-08 | 2015-10-20 | Iman Rezanezhad Gatabi | Methods to improve the performance of compound semiconductor devices and field effect transistors |
| TWI577031B (zh) * | 2014-11-04 | 2017-04-01 | 群創光電股份有限公司 | 顯示裝置 |
| KR20180123028A (ko) | 2016-03-11 | 2018-11-14 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02122628A (ja) * | 1988-11-01 | 1990-05-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2717739B2 (ja) * | 1991-03-01 | 1998-02-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH06132303A (ja) | 1991-11-29 | 1994-05-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタおよびその作製方法 |
| JPH07211697A (ja) * | 1994-01-19 | 1995-08-11 | Fujitsu Ltd | 金属配線形成方法及び半導体装置の製造方法 |
| US5668045A (en) * | 1994-11-30 | 1997-09-16 | Sibond, L.L.C. | Process for stripping outer edge of BESOI wafers |
| JP4776801B2 (ja) * | 2001-04-24 | 2011-09-21 | 株式会社半導体エネルギー研究所 | メモリ回路 |
| JP4626410B2 (ja) | 2005-06-06 | 2011-02-09 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
| US8035103B2 (en) | 2005-08-11 | 2011-10-11 | Sharp Kabushiki Kaisha | Circuit board, electronic device, and method for producing circuit board |
| JP2007142287A (ja) * | 2005-11-21 | 2007-06-07 | Sharp Corp | 回路素子、半導体装置、表示装置及び回路素子の製造方法 |
| JP4793082B2 (ja) | 2006-04-28 | 2011-10-12 | コニカミノルタオプト株式会社 | ロール状反射型偏光素子、ロール状反射吸収一体型偏光素子、ロール状視野角拡大反射吸収一体型偏光素子及びロール状位相差補償反射吸収一体型偏光素子の製造方法 |
| KR101226974B1 (ko) | 2006-05-03 | 2013-01-28 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조 방법 |
| JP2008297296A (ja) | 2007-06-04 | 2008-12-11 | Hoyu Co Ltd | 毛髪処理用組成物 |
-
2009
- 2009-11-02 RU RU2011124916/28A patent/RU2011124916A/ru not_active Application Discontinuation
- 2009-11-02 US US13/130,141 patent/US8415673B2/en active Active
- 2009-11-02 JP JP2010539124A patent/JPWO2010058528A1/ja active Pending
- 2009-11-02 EP EP09827309A patent/EP2357672A1/en not_active Withdrawn
- 2009-11-02 CN CN2009801461110A patent/CN102217075A/zh active Pending
- 2009-11-02 BR BRPI0921984A patent/BRPI0921984A2/pt not_active IP Right Cessation
- 2009-11-02 WO PCT/JP2009/005824 patent/WO2010058528A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2010058528A1 (ja) | 2010-05-27 |
| BRPI0921984A2 (pt) | 2016-01-05 |
| JPWO2010058528A1 (ja) | 2012-04-19 |
| US20110220894A1 (en) | 2011-09-15 |
| EP2357672A1 (en) | 2011-08-17 |
| CN102217075A (zh) | 2011-10-12 |
| US8415673B2 (en) | 2013-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SG169292A1 (en) | Semiconductor device and production method thereof | |
| RU2011124916A (ru) | Полупроводниковый слой и способ его формирования | |
| JP2009111375A5 (ru) | ||
| WO2006095566A8 (en) | Nitride semiconductor light-emitting device and method for fabrication thereof | |
| US9583605B2 (en) | Method of forming a trench in a semiconductor device | |
| TW200729409A (en) | Method for fabricating semiconductor device | |
| TWI534889B (zh) | 減輕自我對準圖案化蝕刻中之非對稱輪廓 | |
| TW200743157A (en) | Method of fabricating metal oxide semiconductor | |
| CN101599429B (zh) | 形成侧墙方法 | |
| CN103854964B (zh) | 改善沟槽栅分立功率器件晶圆内应力的方法 | |
| CN104867826A (zh) | 一种避免硅片边缘薄膜剥离的方法 | |
| WO2008084519A1 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
| US9371427B2 (en) | Pattern forming method | |
| TW201933301A (zh) | 可撓性顯示器及其製造方法 | |
| TW200733189A (en) | Method for manufacturing semiconductor device | |
| TWI482214B (zh) | Method for manufacturing epitaxial substrate with low surface defect density | |
| TWI517300B (zh) | 一種減小ｌｔｐｓ接觸孔深寬比的工藝方法 | |
| CN107833890A (zh) | Sonos存储器栅极结构的制造方法 | |
| CN109860291A (zh) | 半导体结构及其形成方法 | |
| CN105374754B (zh) | 半导体器件的制造方法 | |
| US20130130503A1 (en) | Method for fabricating ultra-fine nanowire | |
| JP2007517398A5 (ru) | ||
| CN102856168B (zh) | 改善岛状光刻胶剥落的方法 | |
| JP2014006469A5 (ru) | ||
| TW200534393A (en) | Method for manufacturing a semiconductor device having a w/wn/polysilicon layered film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FA92 | Acknowledgement of application withdrawn (lack of supplementary materials submitted) |
Effective date: 20130711 |